TimeQuest Timing Analyzer report for ShiftRegister_Demo
Fri May 07 09:57:59 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:Clkdiver|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:Clkdiver|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:Clkdiver|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:Clkdiver|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:Clkdiver|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:Clkdiver|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; ShiftRegister_Demo                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; ClkDividerN:Clkdiver|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:Clkdiver|clkOut } ;
; CLOCK_50                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                    ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                  ; Note                                           ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
; 195.5 MHz   ; 195.5 MHz       ; CLOCK_50                    ;                                                ;
; 1117.32 MHz ; 437.64 MHz      ; ClkDividerN:Clkdiver|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -4.115 ; -65.097       ;
; ClkDividerN:Clkdiver|clkOut ; 0.105  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; ClkDividerN:Clkdiver|clkOut ; 0.451 ; 0.000         ;
; CLOCK_50                    ; 0.654 ; 0.000         ;
+-----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -3.000 ; -44.120       ;
; ClkDividerN:Clkdiver|clkOut ; -1.285 ; -10.280       ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.115 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.032      ;
; -4.099 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.016      ;
; -3.938 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.855      ;
; -3.814 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.731      ;
; -3.757 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.675      ;
; -3.737 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.655      ;
; -3.697 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.615      ;
; -3.673 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.591      ;
; -3.654 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.573      ;
; -3.640 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.559      ;
; -3.623 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.542      ;
; -3.621 ; ClkDividerN:Clkdiver|s_counter[19] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.540      ;
; -3.612 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.530      ;
; -3.611 ; ClkDividerN:Clkdiver|s_counter[14] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.530      ;
; -3.514 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.432      ;
; -3.504 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.423      ;
; -3.497 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.414      ;
; -3.481 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.398      ;
; -3.475 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.392      ;
; -3.364 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.281      ;
; -3.352 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.269      ;
; -3.341 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.260      ;
; -3.330 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.247      ;
; -3.225 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.142      ;
; -3.215 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.132      ;
; -3.202 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.120      ;
; -3.120 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.037      ;
; -3.049 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.966      ;
; -3.041 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.958      ;
; -2.970 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.887      ;
; -2.853 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.768      ;
; -2.850 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.767      ;
; -2.832 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.749      ;
; -2.826 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.799 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.716      ;
; -2.791 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.708      ;
; -2.762 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.677      ;
; -2.734 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.649      ;
; -2.722 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.637      ;
; -2.714 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.631      ;
; -2.706 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.621      ;
; -2.696 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.613      ;
; -2.689 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.604      ;
; -2.685 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.601      ;
; -2.668 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.585      ;
; -2.660 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.577      ;
; -2.637 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.552      ;
; -2.601 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.516      ;
; -2.598 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.513      ;
; -2.598 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.513      ;
; -2.598 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.513      ;
; -2.594 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.510      ;
; -2.587 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.502      ;
; -2.583 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.498      ;
; -2.583 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.500      ;
; -2.575 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.490      ;
; -2.573 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.488      ;
; -2.565 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.481      ;
; -2.565 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.482      ;
; -2.558 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.473      ;
; -2.554 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.470      ;
; -2.553 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.469      ;
; -2.542 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.459      ;
; -2.538 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.455      ;
; -2.534 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.450      ;
; -2.533 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.450      ;
; -2.526 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.443      ;
; -2.525 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.442      ;
; -2.522 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.439      ;
; -2.508 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.425      ;
; -2.507 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.422      ;
; -2.505 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.420      ;
; -2.492 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.407      ;
; -2.485 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.404      ;
; -2.473 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.388      ;
; -2.469 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.385      ;
; -2.467 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.386      ;
; -2.467 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.382      ;
; -2.467 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.382      ;
; -2.465 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.380      ;
; -2.462 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.378      ;
; -2.460 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.375      ;
; -2.455 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.372      ;
; -2.452 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.367      ;
; -2.451 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.368      ;
; -2.442 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.357      ;
; -2.440 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.355      ;
; -2.437 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.354      ;
; -2.436 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.353      ;
; -2.433 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.349      ;
; -2.432 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.349      ;
; -2.429 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.345      ;
; -2.423 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.338      ;
; -2.422 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.338      ;
; -2.421 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.337      ;
; -2.420 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.337      ;
; -2.419 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.335      ;
; -2.415 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.332      ;
; -2.413 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.330      ;
; -2.406 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.323      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.105 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.814      ;
; 0.106 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.813      ;
; 0.106 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.813      ;
; 0.107 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.812      ;
; 0.107 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.812      ;
; 0.108 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.811      ;
; 0.108 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.079     ; 0.811      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.451 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.716      ;
; 0.452 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.717      ;
; 0.452 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.079      ; 0.719      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.972 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.983 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.987 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.990 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.094 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.109 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.111 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.116 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.116 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.118 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.133 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.401      ;
; 1.143 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.409      ;
; 1.183 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.449      ;
; 1.186 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.452      ;
; 1.187 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.453      ;
; 1.214 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.481      ;
; 1.219 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.220 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.222 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.224 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.492      ;
; 1.226 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.227 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.493      ;
; 1.235 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.237 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.504      ;
; 1.239 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.242 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.509      ;
; 1.242 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.508      ;
; 1.245 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.259 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.527      ;
; 1.264 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.532      ;
; 1.269 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.535      ;
; 1.279 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.547      ;
; 1.294 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.560      ;
; 1.312 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.578      ;
; 1.313 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.579      ;
; 1.345 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.612      ;
; 1.347 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.351 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.618      ;
; 1.352 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.619      ;
; 1.353 ; ClkDividerN:Clkdiver|s_counter[14] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.621      ;
; 1.353 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.619      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                  ; Note                                           ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
; 211.73 MHz  ; 211.73 MHz      ; CLOCK_50                    ;                                                ;
; 1242.24 MHz ; 437.64 MHz      ; ClkDividerN:Clkdiver|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -3.723 ; -55.372       ;
; ClkDividerN:Clkdiver|clkOut ; 0.195  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; ClkDividerN:Clkdiver|clkOut ; 0.416 ; 0.000         ;
; CLOCK_50                    ; 0.599 ; 0.000         ;
+-----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -3.000 ; -44.120       ;
; ClkDividerN:Clkdiver|clkOut ; -1.285 ; -10.280       ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.723 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.650      ;
; -3.708 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.635      ;
; -3.572 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.499      ;
; -3.457 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.384      ;
; -3.387 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.315      ;
; -3.359 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.287      ;
; -3.325 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.253      ;
; -3.301 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.229      ;
; -3.235 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.163      ;
; -3.229 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.157      ;
; -3.229 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.157      ;
; -3.223 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.151      ;
; -3.205 ; ClkDividerN:Clkdiver|s_counter[19] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.133      ;
; -3.195 ; ClkDividerN:Clkdiver|s_counter[14] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.123      ;
; -3.182 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.109      ;
; -3.163 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.091      ;
; -3.153 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.080      ;
; -3.109 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.036      ;
; -3.105 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.033      ;
; -3.030 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.957      ;
; -3.028 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.955      ;
; -3.000 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.927      ;
; -2.957 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.885      ;
; -2.886 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.813      ;
; -2.852 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.780      ;
; -2.839 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.766      ;
; -2.787 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.714      ;
; -2.694 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.621      ;
; -2.687 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.614      ;
; -2.625 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.552      ;
; -2.514 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.442      ;
; -2.463 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.388      ;
; -2.458 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.385      ;
; -2.447 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.374      ;
; -2.383 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.308      ;
; -2.379 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.306      ;
; -2.372 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.299      ;
; -2.367 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.292      ;
; -2.347 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.272      ;
; -2.338 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.265      ;
; -2.327 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.254      ;
; -2.312 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.237      ;
; -2.288 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.213      ;
; -2.273 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.198      ;
; -2.271 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.197      ;
; -2.263 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.190      ;
; -2.258 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.183      ;
; -2.256 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.183      ;
; -2.250 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.175      ;
; -2.248 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.175      ;
; -2.247 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.172      ;
; -2.244 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.171      ;
; -2.238 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.163      ;
; -2.233 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.160      ;
; -2.232 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.157      ;
; -2.229 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.156      ;
; -2.228 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.153      ;
; -2.223 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.150      ;
; -2.212 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.139      ;
; -2.196 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.121      ;
; -2.191 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.117      ;
; -2.178 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.103      ;
; -2.174 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.100      ;
; -2.172 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.099      ;
; -2.172 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.100      ;
; -2.172 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.097      ;
; -2.171 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.096      ;
; -2.161 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.089      ;
; -2.158 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.083      ;
; -2.158 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.083      ;
; -2.155 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.081      ;
; -2.155 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.081      ;
; -2.151 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.078      ;
; -2.144 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.071      ;
; -2.142 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.067      ;
; -2.137 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.064      ;
; -2.136 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.063      ;
; -2.132 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.057      ;
; -2.131 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.058      ;
; -2.130 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.055      ;
; -2.129 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.056      ;
; -2.126 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.052      ;
; -2.122 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.047      ;
; -2.122 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.047      ;
; -2.117 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.042      ;
; -2.116 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.043      ;
; -2.114 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.040      ;
; -2.114 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.041      ;
; -2.112 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.039      ;
; -2.101 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.028      ;
; -2.097 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.024      ;
; -2.093 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.020      ;
; -2.093 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.020      ;
; -2.081 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.007      ;
; -2.081 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.007      ;
; -2.077 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.002      ;
; -2.075 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.001      ;
; -2.068 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.993      ;
; -2.058 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.984      ;
; -2.055 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.980      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.195 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.733      ;
; 0.196 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.732      ;
; 0.197 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.198 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.730      ;
; 0.199 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.071     ; 0.729      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.416 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.417 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.071      ; 0.660      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.624 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.885 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.987 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.997 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.008 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.012 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.041 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.285      ;
; 1.052 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.294      ;
; 1.094 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.094 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.097 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.099 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.342      ;
; 1.105 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.348      ;
; 1.107 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.108 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.351      ;
; 1.109 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.352      ;
; 1.111 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.354      ;
; 1.112 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.113 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.118 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.118 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.119 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.120 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.362      ;
; 1.122 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.365      ;
; 1.124 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.367      ;
; 1.151 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.395      ;
; 1.153 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.395      ;
; 1.157 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.401      ;
; 1.162 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.404      ;
; 1.172 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.416      ;
; 1.204 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.447      ;
; 1.207 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.449      ;
; 1.207 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.449      ;
; 1.208 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.451      ;
; 1.217 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.460      ;
; 1.217 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.460      ;
; 1.218 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.461      ;
; 1.219 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.462      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -1.521 ; -16.707       ;
; ClkDividerN:Clkdiver|clkOut ; 0.560  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; ClkDividerN:Clkdiver|clkOut ; 0.200 ; 0.000         ;
; CLOCK_50                    ; 0.299 ; 0.000         ;
+-----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLOCK_50                    ; -3.000 ; -36.984       ;
; ClkDividerN:Clkdiver|clkOut ; -1.000 ; -8.000        ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.521 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.466      ;
; -1.507 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.452      ;
; -1.434 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.379      ;
; -1.372 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.317      ;
; -1.342 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.288      ;
; -1.342 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.288      ;
; -1.339 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.285      ;
; -1.332 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.278      ;
; -1.327 ; ClkDividerN:Clkdiver|s_counter[19] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.273      ;
; -1.327 ; ClkDividerN:Clkdiver|s_counter[14] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.273      ;
; -1.326 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.272      ;
; -1.308 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.254      ;
; -1.289 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.235      ;
; -1.287 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.233      ;
; -1.282 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.227      ;
; -1.278 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.223      ;
; -1.272 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.217      ;
; -1.262 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.208      ;
; -1.233 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.179      ;
; -1.231 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.176      ;
; -1.225 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.170      ;
; -1.206 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.151      ;
; -1.188 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.134      ;
; -1.117 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.062      ;
; -1.073 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.019      ;
; -1.044 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.989      ;
; -1.022 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.967      ;
; -0.935 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.880      ;
; -0.934 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.879      ;
; -0.924 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.914 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.858      ;
; -0.913 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.859      ;
; -0.905 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.850      ;
; -0.899 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.890 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.884 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.829      ;
; -0.865 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.809      ;
; -0.851 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.795      ;
; -0.846 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.790      ;
; -0.842 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.787      ;
; -0.837 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.782      ;
; -0.836 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.780      ;
; -0.831 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.775      ;
; -0.831 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.823 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.768      ;
; -0.817 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.762      ;
; -0.797 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.741      ;
; -0.793 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.783 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.782 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.782 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.778 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.723      ;
; -0.774 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.719      ;
; -0.774 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.718      ;
; -0.774 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.719      ;
; -0.773 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.717      ;
; -0.769 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.713      ;
; -0.767 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.711      ;
; -0.766 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.710      ;
; -0.765 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.710      ;
; -0.763 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.707      ;
; -0.763 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.708      ;
; -0.759 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.704      ;
; -0.755 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.749 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.694      ;
; -0.729 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.673      ;
; -0.725 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.670      ;
; -0.725 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.670      ;
; -0.724 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.669      ;
; -0.724 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.668      ;
; -0.722 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.667      ;
; -0.717 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.661      ;
; -0.714 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.658      ;
; -0.714 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.658      ;
; -0.713 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.657      ;
; -0.713 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.659      ;
; -0.711 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.655      ;
; -0.710 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.709 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.654      ;
; -0.707 ; ClkDividerN:Clkdiver|s_counter[13] ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.653      ;
; -0.706 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.651      ;
; -0.706 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.651      ;
; -0.705 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.649      ;
; -0.704 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.649      ;
; -0.702 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.647      ;
; -0.701 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.645      ;
; -0.700 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.644      ;
; -0.698 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.643      ;
; -0.698 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.642      ;
; -0.696 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.641      ;
; -0.695 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.640      ;
; -0.691 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.635      ;
; -0.687 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.632      ;
; -0.681 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.626      ;
; -0.680 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.625      ;
; -0.676 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.622      ;
; -0.675 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.620      ;
; -0.670 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.616      ;
; -0.667 ; ClkDividerN:Clkdiver|s_counter[12] ; ClkDividerN:Clkdiver|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.612      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.560 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.387      ;
; 0.562 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.562 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.563 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.563 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.563 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.564 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 1.000        ; -0.040     ; 0.383      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:Clkdiver|clkOut'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.200 ; ShiftRegisterN:shiftN|s_shif[4] ; ShiftRegisterN:shiftN|s_shif[5] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; ShiftRegisterN:shiftN|s_shif[6] ; ShiftRegisterN:shiftN|s_shif[7] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; ShiftRegisterN:shiftN|s_shif[3] ; ShiftRegisterN:shiftN|s_shif[4] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; ShiftRegisterN:shiftN|s_shif[1] ; ShiftRegisterN:shiftN|s_shif[2] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; ShiftRegisterN:shiftN|s_shif[2] ; ShiftRegisterN:shiftN|s_shif[3] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; ShiftRegisterN:shiftN|s_shif[0] ; ShiftRegisterN:shiftN|s_shif[1] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; ShiftRegisterN:shiftN|s_shif[5] ; ShiftRegisterN:shiftN|s_shif[6] ; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 0.000        ; 0.040      ; 0.327      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                ;
+-------+------------------------------------+------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.299 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; ClkDividerN:Clkdiver|s_counter[30] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.312 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[0]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.409 ; ClkDividerN:Clkdiver|clkOut        ; ClkDividerN:Clkdiver|clkOut        ; ClkDividerN:Clkdiver|clkOut ; CLOCK_50    ; 0.000        ; 1.646      ; 2.274      ;
; 0.448 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:Clkdiver|s_counter[29] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.458 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[1]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:Clkdiver|s_counter[16] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[2]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:Clkdiver|s_counter[28] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.512 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; ClkDividerN:Clkdiver|s_counter[9]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; ClkDividerN:Clkdiver|s_counter[27] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.520 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.524 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[3]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; ClkDividerN:Clkdiver|s_counter[8]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[4]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:Clkdiver|s_counter[26] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.535 ; ClkDividerN:Clkdiver|s_counter[17] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.660      ;
; 0.536 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.661      ;
; 0.537 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.662      ;
; 0.557 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[7]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.682      ;
; 0.577 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.580 ; ClkDividerN:Clkdiver|s_counter[7]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.581 ; ClkDividerN:Clkdiver|s_counter[1]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.706      ;
; 0.582 ; ClkDividerN:Clkdiver|s_counter[21] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.707      ;
; 0.583 ; ClkDividerN:Clkdiver|s_counter[11] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.040      ; 0.707      ;
; 0.586 ; ClkDividerN:Clkdiver|s_counter[23] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.711      ;
; 0.586 ; ClkDividerN:Clkdiver|s_counter[22] ; ClkDividerN:Clkdiver|s_counter[26] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.712      ;
; 0.590 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.715      ;
; 0.591 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[5]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; ClkDividerN:Clkdiver|s_counter[6]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.716      ;
; 0.592 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[29] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.717      ;
; 0.593 ; ClkDividerN:Clkdiver|s_counter[4]  ; ClkDividerN:Clkdiver|s_counter[10] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.718      ;
; 0.593 ; ClkDividerN:Clkdiver|s_counter[2]  ; ClkDividerN:Clkdiver|s_counter[8]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.718      ;
; 0.594 ; ClkDividerN:Clkdiver|s_counter[0]  ; ClkDividerN:Clkdiver|s_counter[6]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; ClkDividerN:Clkdiver|s_counter[18] ; ClkDividerN:Clkdiver|s_counter[24] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.719      ;
; 0.595 ; ClkDividerN:Clkdiver|s_counter[24] ; ClkDividerN:Clkdiver|s_counter[30] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.595 ; ClkDividerN:Clkdiver|s_counter[10] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.040      ; 0.719      ;
; 0.599 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[27] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.724      ;
; 0.602 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[28] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.727      ;
; 0.603 ; ClkDividerN:Clkdiver|s_counter[15] ; ClkDividerN:Clkdiver|s_counter[18] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.728      ;
; 0.614 ; ClkDividerN:Clkdiver|s_counter[25] ; ClkDividerN:Clkdiver|s_counter[25] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.740      ;
; 0.621 ; ClkDividerN:Clkdiver|s_counter[14] ; ClkDividerN:Clkdiver|s_counter[16] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.747      ;
; 0.643 ; ClkDividerN:Clkdiver|s_counter[5]  ; ClkDividerN:Clkdiver|s_counter[11] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.768      ;
; 0.645 ; ClkDividerN:Clkdiver|s_counter[3]  ; ClkDividerN:Clkdiver|s_counter[9]  ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.041      ; 0.770      ;
; 0.647 ; ClkDividerN:Clkdiver|s_counter[20] ; ClkDividerN:Clkdiver|s_counter[20] ; CLOCK_50                    ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+------------------------------+---------+-------+----------+---------+---------------------+
; Clock                        ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack             ; -4.115  ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                    ; -4.115  ; 0.299 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:Clkdiver|clkOut ; 0.105   ; 0.200 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS              ; -65.097 ; 0.0   ; 0.0      ; 0.0     ; -54.4               ;
;  CLOCK_50                    ; -65.097 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:Clkdiver|clkOut ; 0.000   ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:Clkdiver|clkOut ; CLOCK_50                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                    ; CLOCK_50                    ; 908      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:Clkdiver|clkOut ; CLOCK_50                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                    ; CLOCK_50                    ; 908      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------+
; Clock Status Summary                                                           ;
+-----------------------------+-----------------------------+------+-------------+
; Target                      ; Clock                       ; Type ; Status      ;
+-----------------------------+-----------------------------+------+-------------+
; CLOCK_50                    ; CLOCK_50                    ; Base ; Constrained ;
; ClkDividerN:Clkdiver|clkOut ; ClkDividerN:Clkdiver|clkOut ; Base ; Constrained ;
+-----------------------------+-----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri May 07 09:57:57 2021
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:Clkdiver|clkOut ClkDividerN:Clkdiver|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.115             -65.097 CLOCK_50 
    Info (332119):     0.105               0.000 ClkDividerN:Clkdiver|clkOut 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 ClkDividerN:Clkdiver|clkOut 
    Info (332119):     0.654               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:Clkdiver|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.723             -55.372 CLOCK_50 
    Info (332119):     0.195               0.000 ClkDividerN:Clkdiver|clkOut 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 ClkDividerN:Clkdiver|clkOut 
    Info (332119):     0.599               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:Clkdiver|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.521
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.521             -16.707 CLOCK_50 
    Info (332119):     0.560               0.000 ClkDividerN:Clkdiver|clkOut 
Info (332146): Worst-case hold slack is 0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.200               0.000 ClkDividerN:Clkdiver|clkOut 
    Info (332119):     0.299               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.984 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:Clkdiver|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Fri May 07 09:57:59 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


