const e=JSON.parse('{"key":"v-c2567446","path":"/train/eda/chip-circuit/Part_5-std_cell/5_7_VLSI%E4%B8%AD%E7%9A%84%E9%9B%86%E6%88%90%E6%97%B6%E9%92%9F%E9%97%A8%E6%8E%A7.html","title":"5.7 集成时钟门控","lang":"zh-CN","frontmatter":{"title":"5.7 集成时钟门控","order":7},"headers":[{"level":2,"title":"为什么使用ICG电路？","slug":"为什么使用icg电路","link":"#为什么使用icg电路","children":[]},{"level":2,"title":"ICG电路的架构：","slug":"icg电路的架构","link":"#icg电路的架构","children":[]},{"level":2,"title":"ICG电路的功能：","slug":"icg电路的功能","link":"#icg电路的功能","children":[]},{"level":2,"title":"为什么不能使用AND门作为时钟门控？","slug":"为什么不能使用and门作为时钟门控","link":"#为什么不能使用and门作为时钟门控","children":[]},{"level":2,"title":"参考：","slug":"参考","link":"#参考","children":[]}],"git":{"createdTime":1721213548000,"updatedTime":1721213548000,"contributors":[{"name":"Xingquan-Li","email":"fzulxq@gmail.com","commits":1}]},"readingTime":{"minutes":6.34,"words":1902},"filePathRelative":"train/eda/chip-circuit/Part_5-std_cell/5_7_VLSI中的集成时钟门控.md","localizedDate":"2024年7月17日","excerpt":"<p>在如今科技飞速发展的时代，低功耗应用场景需求日益增多，尤其是对于手持电子设备。在众多手持产品中，用户都希望能够拥有更长的电池寿命。我们只有确保嵌入设备中的片上系统（SoC）耗电更低，才能够实现这一目标。目前，低功耗设计中采用了多种技术来降低应用特定集成电路（ASIC）的功耗。其中，集成时钟门控（ICG）技术就是广泛应用于低功耗设计的一项重要技术之一。本文将详细介绍ICG电路的架构、功能和布局。</p>\\n<h2> 为什么使用ICG电路？</h2>\\n<p>使用ICG电路的原因是，芯片功耗中有高达40%甚至更多是由时钟树消耗的。时钟树在系统中的切换频率最高，且包含许多时钟缓冲，它们具有高驱动强度以最小化时钟延迟。同时，即使输入和输出保持不变，接收时钟的触发器也会消耗一定的功耗，特别是动态功耗。为了减少时钟网络的功耗，最直接的方法是在不需要时钟时将其关闭，即利用门控时钟：clock gating。通过在ICG电路中引入低电平时钟使能信号，可以有效减少时钟信号在电路中的传输，这被称为时钟门控。当某个大型逻辑单元不需要被操作时，可以利用ICG电路阻止时钟信号传播至该单元。ICG电路的使用有助于降低动态功耗，因为时钟树对动态功耗的贡献很大，而ICG电路允许在其后停止时钟信号的传播。因此，使用ICG电路是一种有效降低芯片功耗的方法，能够提高芯片性能并延长设备的电池寿命。</p>","copyright":{"author":"iEDA","license":"GPL-3.0"}}');export{e as data};
