- id: 0
  name: "输出0"
  description: |-
    欢迎来到清华大学电子系VerilogOJ练习平台！
    最开始的这道题目希望帮助您快速上手VerilogOJ——
    请您构造一个输出常值`0`的电路。
  description_input: |-
    无输入信号
  description_output: |-
    输出单比特常值信号`0`

  top_module: "Zero"
  signals: ["out"]

  code_template: |-
    module Zero(
        output out
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_reference: |-
    module Zero(
        output out
    );
        assign out = 0;
    endmodule
  code_testbenches:
    - |-
      module testbench();
          wire out;
          Zero myZero(out);

          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              #1;
          end
      endmodule
