
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/alert_handler/rtl/alert_handler_reg_wrap.sv Cov: 89% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Breakout / remapping wrapper for register file. Generated from template.</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module alert_handler_reg_wrap import alert_pkg::*; (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input                                   clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input                                   rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10:   // Bus Interface (device)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input  tlul_pkg::tl_h2d_t               tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   output tlul_pkg::tl_d2h_t               tl_o,</pre>
<pre style="margin:0; padding:0 ">  13:   // interrupt</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   output logic [N_CLASSES-1:0] irq_o,</pre>
<pre style="margin:0; padding:0 ">  15:   // State information for HW crashdump</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   output alert_crashdump_t     crashdump_o,</pre>
<pre style="margin:0; padding:0 ">  17:   // hw2reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  hw2reg_wrap_t         hw2reg_wrap,</pre>
<pre style="margin:0; padding:0 ">  19:   // reg2hw</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   output reg2hw_wrap_t         reg2hw_wrap</pre>
<pre style="margin:0; padding:0 ">  21: );</pre>
<pre style="margin:0; padding:0 ">  22: </pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   //////////////////</pre>
<pre style="margin:0; padding:0 ">  25:   // reg instance //</pre>
<pre style="margin:0; padding:0 ">  26:   //////////////////</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   logic [N_CLASSES-1:0] class_autolock_en;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   alert_handler_reg_pkg::alert_handler_reg2hw_t reg2hw;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   alert_handler_reg_pkg::alert_handler_hw2reg_t hw2reg;</pre>
<pre style="margin:0; padding:0 ">  31: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   alert_handler_reg_top i_reg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:     .tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:     .tl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:     .reg2hw,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:     .hw2reg,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:     .devmode_i(1'b1)</pre>
<pre style="margin:0; padding:0 ">  40:   );</pre>
<pre style="margin:0; padding:0 ">  41: </pre>
<pre style="margin:0; padding:0 ">  42:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  43:   // interrupts //</pre>
<pre style="margin:0; padding:0 ">  44:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:     prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:       .Width(1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     ) i_irq_classa (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:       .event_intr_i           ( hw2reg_wrap.class_trig[0]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:       .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classa.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:       .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classa.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:       .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classa.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:       .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classa.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:       .hw2reg_intr_state_de_o ( hw2reg.intr_state.classa.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:       .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classa.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:       .intr_o                 ( irq_o[0]                     )</pre>
<pre style="margin:0; padding:0 ">  57:     );</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:       .Width(1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     ) i_irq_classb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:       .event_intr_i           ( hw2reg_wrap.class_trig[1]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:       .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classb.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:       .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classb.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:       .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classb.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:       .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classb.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:       .hw2reg_intr_state_de_o ( hw2reg.intr_state.classb.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:       .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classb.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:       .intr_o                 ( irq_o[1]                     )</pre>
<pre style="margin:0; padding:0 ">  70:     );</pre>
<pre style="margin:0; padding:0 ">  71: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:     prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:       .Width(1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:     ) i_irq_classc (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:       .event_intr_i           ( hw2reg_wrap.class_trig[2]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:       .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classc.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:       .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classc.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:       .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classc.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:       .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classc.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:       .hw2reg_intr_state_de_o ( hw2reg.intr_state.classc.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:       .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classc.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:       .intr_o                 ( irq_o[2]                     )</pre>
<pre style="margin:0; padding:0 ">  83:     );</pre>
<pre style="margin:0; padding:0 ">  84: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:     prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:       .Width(1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:     ) i_irq_classd (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:       .event_intr_i           ( hw2reg_wrap.class_trig[3]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:       .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classd.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:       .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classd.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:       .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classd.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:       .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classd.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:       .hw2reg_intr_state_de_o ( hw2reg.intr_state.classd.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:       .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classd.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:       .intr_o                 ( irq_o[3]                     )</pre>
<pre style="margin:0; padding:0 ">  96:     );</pre>
<pre style="margin:0; padding:0 ">  97: </pre>
<pre style="margin:0; padding:0 ">  98:   /////////////////////</pre>
<pre style="margin:0; padding:0 ">  99:   // hw2reg mappings //</pre>
<pre style="margin:0; padding:0 "> 100:   /////////////////////</pre>
<pre style="margin:0; padding:0 "> 101: </pre>
<pre style="margin:0; padding:0 "> 102:   // if an alert is enabled and it fires,</pre>
<pre style="margin:0; padding:0 "> 103:   // we have to set the corresponding cause bit</pre>
<pre id="id104" style="background-color: #FFB6C1; margin:0; padding:0 "> 104:   for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_cause</pre>
<pre id="id105" style="background-color: #FFB6C1; margin:0; padding:0 "> 105:     assign hw2reg.alert_cause[k].d  = 1'b1;</pre>
<pre id="id106" style="background-color: #FFB6C1; margin:0; padding:0 "> 106:     assign hw2reg.alert_cause[k].de = reg2hw.alert_cause[k].q |</pre>
<pre id="id107" style="background-color: #FFB6C1; margin:0; padding:0 "> 107:                                       hw2reg_wrap.alert_cause[k];</pre>
<pre style="margin:0; padding:0 "> 108:   end</pre>
<pre style="margin:0; padding:0 "> 109: </pre>
<pre style="margin:0; padding:0 "> 110:   // if a local alert is enabled and it fires,</pre>
<pre style="margin:0; padding:0 "> 111:   // we have to set the corresponding cause bit</pre>
<pre id="id112" style="background-color: #FFB6C1; margin:0; padding:0 "> 112:   for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_cause</pre>
<pre id="id113" style="background-color: #FFB6C1; margin:0; padding:0 "> 113:     assign hw2reg.loc_alert_cause[k].d  = 1'b1;</pre>
<pre id="id114" style="background-color: #FFB6C1; margin:0; padding:0 "> 114:     assign hw2reg.loc_alert_cause[k].de = reg2hw.loc_alert_cause[k].q |</pre>
<pre id="id115" style="background-color: #FFB6C1; margin:0; padding:0 "> 115:                                           hw2reg_wrap.loc_alert_cause[k];</pre>
<pre style="margin:0; padding:0 "> 116:   end</pre>
<pre style="margin:0; padding:0 "> 117: </pre>
<pre style="margin:0; padding:0 "> 118:   // ping timeout in cycles</pre>
<pre style="margin:0; padding:0 "> 119:   // autolock can clear these regs automatically upon entering escalation</pre>
<pre style="margin:0; padding:0 "> 120:   // note: the class must be activated for this to occur</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   assign { hw2reg.classd_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:            hw2reg.classc_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:            hw2reg.classb_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:            hw2reg.classa_clren.d } = '0;</pre>
<pre style="margin:0; padding:0 "> 125: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   assign { hw2reg.classd_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:            hw2reg.classc_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:            hw2reg.classb_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:            hw2reg.classa_clren.de } = hw2reg_wrap.class_esc_trig    &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:                                       class_autolock_en             &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:                                       reg2hw_wrap.class_en;</pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133:   // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   assign { hw2reg.classd_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:            hw2reg.classc_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:            hw2reg.classb_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:            hw2reg.classa_accum_cnt.d } = hw2reg_wrap.class_accum_cnt;</pre>
<pre style="margin:0; padding:0 "> 138: </pre>
<pre style="margin:0; padding:0 "> 139:   // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   assign { hw2reg.classd_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:            hw2reg.classc_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:            hw2reg.classb_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:            hw2reg.classa_esc_cnt.d } = hw2reg_wrap.class_esc_cnt;</pre>
<pre style="margin:0; padding:0 "> 144: </pre>
<pre style="margin:0; padding:0 "> 145:   // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   assign { hw2reg.classd_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:            hw2reg.classc_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:            hw2reg.classb_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:            hw2reg.classa_state.d } = hw2reg_wrap.class_esc_state;</pre>
<pre style="margin:0; padding:0 "> 150: </pre>
<pre style="margin:0; padding:0 "> 151:   /////////////////////</pre>
<pre style="margin:0; padding:0 "> 152:   // reg2hw mappings //</pre>
<pre style="margin:0; padding:0 "> 153:   /////////////////////</pre>
<pre style="margin:0; padding:0 "> 154: </pre>
<pre style="margin:0; padding:0 "> 155:   // config register lock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   assign reg2hw_wrap.config_locked = ~reg2hw.regen.q;</pre>
<pre style="margin:0; padding:0 "> 157: </pre>
<pre style="margin:0; padding:0 "> 158:   // alert enable and class assignments</pre>
<pre id="id159" style="background-color: #FFB6C1; margin:0; padding:0 "> 159:   for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_en_class</pre>
<pre id="id160" style="background-color: #FFB6C1; margin:0; padding:0 "> 160:     assign reg2hw_wrap.alert_en[k]    = reg2hw.alert_en[k].q;</pre>
<pre id="id161" style="background-color: #FFB6C1; margin:0; padding:0 "> 161:     assign reg2hw_wrap.alert_class[k] = reg2hw.alert_class[k].q;</pre>
<pre style="margin:0; padding:0 "> 162:   end</pre>
<pre style="margin:0; padding:0 "> 163: </pre>
<pre style="margin:0; padding:0 "> 164:   // local alert enable and class assignments</pre>
<pre id="id165" style="background-color: #FFB6C1; margin:0; padding:0 "> 165:   for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_en_class</pre>
<pre id="id166" style="background-color: #FFB6C1; margin:0; padding:0 "> 166:     assign reg2hw_wrap.loc_alert_en[k]    = reg2hw.loc_alert_en[k].q;</pre>
<pre id="id167" style="background-color: #FFB6C1; margin:0; padding:0 "> 167:     assign reg2hw_wrap.loc_alert_class[k] = reg2hw.loc_alert_class[k].q;</pre>
<pre style="margin:0; padding:0 "> 168:   end</pre>
<pre style="margin:0; padding:0 "> 169: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   assign reg2hw_wrap.ping_timeout_cyc = reg2hw.ping_timeout_cyc.q;</pre>
<pre style="margin:0; padding:0 "> 171: </pre>
<pre style="margin:0; padding:0 "> 172:   // class enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   assign reg2hw_wrap.class_en = { reg2hw.classd_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:                                   reg2hw.classc_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:                                   reg2hw.classb_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:                                   reg2hw.classa_ctrl.en };</pre>
<pre style="margin:0; padding:0 "> 177: </pre>
<pre style="margin:0; padding:0 "> 178:   // autolock enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   assign class_autolock_en = { reg2hw.classd_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:                                reg2hw.classc_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:                                reg2hw.classb_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:                                reg2hw.classa_ctrl.lock };</pre>
<pre style="margin:0; padding:0 "> 183: </pre>
<pre style="margin:0; padding:0 "> 184:   // escalation signal enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   assign reg2hw_wrap.class_esc_en = { reg2hw.classd_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:                                       reg2hw.classd_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:                                       reg2hw.classd_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:                                       reg2hw.classd_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 "> 189:                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:                                       reg2hw.classc_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:                                       reg2hw.classc_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:                                       reg2hw.classc_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:                                       reg2hw.classc_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 "> 194:                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:                                       reg2hw.classb_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:                                       reg2hw.classb_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:                                       reg2hw.classb_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:                                       reg2hw.classb_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 "> 199:                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:                                       reg2hw.classa_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:                                       reg2hw.classa_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:                                       reg2hw.classa_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:                                       reg2hw.classa_ctrl.en_e0 };</pre>
<pre style="margin:0; padding:0 "> 204: </pre>
<pre style="margin:0; padding:0 "> 205: </pre>
<pre style="margin:0; padding:0 "> 206:   // escalation phase to escalation signal mapping</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   assign reg2hw_wrap.class_esc_map = { reg2hw.classd_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:                                        reg2hw.classd_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:                                        reg2hw.classd_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:                                        reg2hw.classd_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 "> 211:                                        //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:                                        reg2hw.classc_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:                                        reg2hw.classc_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:                                        reg2hw.classc_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:                                        reg2hw.classc_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 "> 216:                                        //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:                                        reg2hw.classb_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:                                        reg2hw.classb_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:                                        reg2hw.classb_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:                                        reg2hw.classb_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 "> 221:                                        //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:                                        reg2hw.classa_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:                                        reg2hw.classa_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:                                        reg2hw.classa_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:                                        reg2hw.classa_ctrl.map_e0 };</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:   // TODO: check whether this is correctly locked inside the regfile</pre>
<pre style="margin:0; padding:0 "> 228:   // writing 1b1 to a class clr register clears the accumulator and</pre>
<pre style="margin:0; padding:0 "> 229:   // escalation state if autolock is not asserted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   assign reg2hw_wrap.class_clr = { reg2hw.classd_clr.q & reg2hw.classd_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:                                    reg2hw.classc_clr.q & reg2hw.classc_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:                                    reg2hw.classb_clr.q & reg2hw.classb_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:                                    reg2hw.classa_clr.q & reg2hw.classa_clr.qe };</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="margin:0; padding:0 "> 235:   // accumulator thresholds</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   assign reg2hw_wrap.class_accum_thresh = { reg2hw.classd_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:                                             reg2hw.classc_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:                                             reg2hw.classb_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:                                             reg2hw.classa_accum_thresh.q };</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241:   // interrupt timeout lengths</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   assign reg2hw_wrap.class_timeout_cyc = { reg2hw.classd_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:                                            reg2hw.classc_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:                                            reg2hw.classb_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:                                            reg2hw.classa_timeout_cyc.q };</pre>
<pre style="margin:0; padding:0 "> 246:   // escalation phase lengths</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   assign reg2hw_wrap.class_phase_cyc = { reg2hw.classd_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:                                          reg2hw.classd_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:                                          reg2hw.classd_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:                                          reg2hw.classd_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 "> 251:                                          //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:                                          reg2hw.classc_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:                                          reg2hw.classc_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:                                          reg2hw.classc_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:                                          reg2hw.classc_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 "> 256:                                          //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:                                          reg2hw.classb_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:                                          reg2hw.classb_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:                                          reg2hw.classb_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:                                          reg2hw.classb_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 "> 261:                                          //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:                                          reg2hw.classa_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:                                          reg2hw.classa_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:                                          reg2hw.classa_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:                                          reg2hw.classa_phase0_cyc.q};</pre>
<pre style="margin:0; padding:0 "> 266: </pre>
<pre style="margin:0; padding:0 "> 267:   //////////////////////</pre>
<pre style="margin:0; padding:0 "> 268:   // crashdump output //</pre>
<pre style="margin:0; padding:0 "> 269:   //////////////////////</pre>
<pre style="margin:0; padding:0 "> 270: </pre>
<pre style="margin:0; padding:0 "> 271:   // alert cause output</pre>
<pre id="id272" style="background-color: #FFB6C1; margin:0; padding:0 "> 272:   for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_cause_dump</pre>
<pre id="id273" style="background-color: #FFB6C1; margin:0; padding:0 "> 273:     assign crashdump_o.alert_cause[k]  = reg2hw.alert_cause[k].q;</pre>
<pre style="margin:0; padding:0 "> 274:   end</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="margin:0; padding:0 "> 276:   // local alert cause register output</pre>
<pre id="id277" style="background-color: #FFB6C1; margin:0; padding:0 "> 277:   for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_cause_dump</pre>
<pre id="id278" style="background-color: #FFB6C1; margin:0; padding:0 "> 278:     assign crashdump_o.loc_alert_cause[k]  = reg2hw.loc_alert_cause[k].q;</pre>
<pre style="margin:0; padding:0 "> 279:   end</pre>
<pre style="margin:0; padding:0 "> 280: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:   assign crashdump_o.class_accum_cnt = hw2reg_wrap.class_accum_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:   assign crashdump_o.class_esc_cnt   = hw2reg_wrap.class_esc_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:   assign crashdump_o.class_esc_state = hw2reg_wrap.class_esc_state;</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285: endmodule : alert_handler_reg_wrap</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
<pre style="margin:0; padding:0 "> 287: </pre>
</body>
</html>
