`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/12/01 03:15:34
// Design Name: 
// Module Name: register_block
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module register_block(
    input [1:0] r_addr_a,
    input [1:0] r_addr_b,
    input [15:0] w_data,
    input [1:0] w_addr,
    input [15:0] r_data_a,
    input [15:0] r_data_b,
    input clk
    );
endmodule
