System:
  PrbsRx[:]:
      checkPayload: False
  Fpga[:]:
    SsiPrbsTx:
      PacketLength: 530 # 8500
      TrigDly: 0xF42 # 40 kHz
      AxiEn: True
      TxEn: True
      FwCnt: False
      