+---------------------------------------------+
; Timing Summary (Hold)                       ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cclk               ; 0.123  ; 0.000         ;
; STREAM_clkout0     ; 0.130  ; 0.000         ;
; pcie_coreclkout    ; 0.138  ; 0.000         ;
; refclk_pci_express ; 0.143  ; 0.000         ;
; maxring_refclk     ; 1.250  ; 0.000         ;
; n/a                ; 12.377 ; 0.000         ;
+--------------------+--------+---------------+
+---------------------------------------------+
; Timing Summary (Setup)                      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; pcie_coreclkout    ; 1.984  ; 0.000         ;
; cclk               ; 3.034  ; 0.000         ;
; maxring_refclk     ; 3.970  ; 0.000         ;
; refclk_pci_express ; 6.263  ; 0.000         ;
; STREAM_clkout0     ; 7.226  ; 0.000         ;
; n/a                ; 15.374 ; 0.000         ;
+--------------------+--------+---------------+
+------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                         ;
+--------------+-----------------+--------------------+------------------------------------------------+
; Fmax         ; Restricted Fmax ; Clock Name         ; Note                                           ;
+--------------+-----------------+--------------------+------------------------------------------------+
; 58.94 MHz    ; 58.94 MHz       ; cclk               ;                                                ;
; 267.59 MHz   ; 267.59 MHz      ; refclk_pci_express ;                                                ;
; 360.49 MHz   ; 360.49 MHz      ; STREAM_clkout0     ;                                                ;
; 496.03 MHz   ; 405.02 MHz      ; pcie_coreclkout    ; limit due to minimum period restriction (tmin) ;
; 33333.33 MHz ; 800.0 MHz       ; maxring_refclk     ; limit due to minimum period restriction (tmin) ;
+--------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                                                                                                                                                    ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                                                                                                                                                                        ; Source                                                                                                                                                                                                                                         ; Targets                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; cclk                                                                                                                                                                                                                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { cclk }                                                                                                                                                                                                                                                                                                         ;
; maxring_refclk                                                                                                                                                                                                                                ; Base      ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { maxring_refclk }                                                                                                                                                                                                                                                                                               ;
; pcie_coreclkout                                                                                                                                                                                                                               ; Base      ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|stratixv_hssi_gen3_pcie_hip|coreclkout }                                                                                                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[2].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[3].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[5].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[6].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[7].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld                          ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|clocktopld }                                                                                         ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|rcvdclkpma                           ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_rx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout                              ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|clkout }                                                                                             ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock           ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|txpmalocalclk                        ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[8].inst_sv_pcs_ch|inst_sv_hssi_8g_tx_pcs|wys|observablebyteserdesclock }                                                                          ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.cdr_refclk_mux0|refiqclk1                    ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.cdr_refclk_mux0|refiqclk1                    ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[1].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.cdr_refclk_mux0|refiqclk1                    ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[2].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.cdr_refclk_mux0|refiqclk0                    ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[3].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.cdr_refclk_mux0|refiqclk0                    ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[5].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.cdr_refclk_mux0|refiqclk10                   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[6].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.cdr_refclk_mux0|refiqclk10                   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[7].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.cdr_refclk_mux0|clkout                      ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.cdr_refclk_mux0|refiqclk10                   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.cdr_refclk_mux0|clkout }                                                                                     ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_cdr|clk90bdes                            ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_cdr|clk90bdes }                                                                                           ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk33pcs                       ; Generated ; 13.200 ; 75.76 MHz  ; 0.000 ; 6.600  ; 50.00      ; 66        ; 10          ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b                         ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b                          ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk33pcs }                                                                                      ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b                         ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 10        ; 2           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_cdr|clk90bdes                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_cdr|clk90bdes                             ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[8].rx_pma.rx_pma_deser|clk90b }                                                                                        ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[1].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[2].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[3].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout }                                                                 ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout }                                                                 ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 10        ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] }                                                                ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] }                                                                ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 40        ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc   ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] }                                                                ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6dn  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6dn[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[5].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsexnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[6].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsexnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[7].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsexnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp     ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout  ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpxnup  ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp }                                                                    ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]    ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[0] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[0] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]    ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[1] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[1] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]    ; Generated ; 16.000 ; 62.5 MHz   ; 0.000 ; 8.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[4].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout[2] ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkxnup[2] ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[8].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[0].stratixv_hssi_avmm_interface_inst|pmatestbussel[0]    ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[0].stratixv_hssi_avmm_interface_inst|pmatestbussel[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[3].stratixv_hssi_avmm_interface_inst|pmatestbussel[0]    ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[3].stratixv_hssi_avmm_interface_inst|pmatestbussel[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[6].stratixv_hssi_avmm_interface_inst|pmatestbussel[0]    ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_xcvr_avmm|avmm_interface_insts[6].stratixv_hssi_avmm_interface_inst|pmatestbussel[0] }                                                                   ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr                                                               ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 25          ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|refclk                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|g_xcvr.sv_xcvr_pipe_native|sv_xcvr_tx_plls_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr }                                                                                                                              ;
; PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|stratixv_hssi_gen3_pcie_hip|observablecoreclkdiv                                                                                               ; Base      ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { PCIeBase_i|StratixVHardIPPCIe_i|pcie_SV_hard_ip_i|pcie_sv_hard_ip_inst|altpcie_hip_256_pipen1b|stratixv_hssi_gen3_pcie_hip|observablecoreclkdiv }                                                                                                                                                              ;
; refclk_pci_express                                                                                                                                                                                                                            ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { pcie_ref_clk }                                                                                                                                                                                                                                                                                                 ;
; STREAM0_clock_gen_i|inst_ln11_clockmanager|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]                                                                                                                                               ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ; 50.00      ; 5         ; 6           ;       ;        ;           ;            ; false    ; maxring_refclk                                                                                                                                                                                                                                ; STREAM0_clock_gen_i|inst_ln11_clockmanager|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin                                                                                                                                                ; { STREAM0_clock_gen_i|inst_ln11_clockmanager|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }                                                                                                                                                                                                              ;
; STREAM_clkout0                                                                                                                                                                                                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { STREAM0_clock_gen_i|inst_ln11_clockmanager|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk }                                                                                                                                                                                                            ;
; STREAM_clkout_inv0                                                                                                                                                                                                                            ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                ; { STREAM0_clock_gen_i|inst_ln11_clockmanager|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk }                                                                                                                                                                                                            ;
; sv_reconfig_pma_testbus_clk_0                                                                                                                                                                                                                 ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk_pci_express                                                                                                                                                                                                                            ; PCIeBase_i|pcie_xcvr_reconfig_i|inst_ln13_tranceiverreconfigext_v13_1|pcie_reconfig_inst|pcie_reconfig_sv_inst|basic|s5|reg_init[0]|clk                                                                                                        ; { StratixPCIeBase:PCIeBase_i|TransceiverReconfig:pcie_xcvr_reconfig_i|pcie_xcvr_reconfig_SV:inst_ln13_tranceiverreconfigext_v13_1|pcie_reconfig_SV:pcie_reconfig_inst|alt_xcvr_reconfig:pcie_reconfig_sv_inst|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|alt_xcvr_arbiter:pif[0].pif_arb|grant[0] } ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
