# 第四章 组合逻辑电路

## 4 概述
- 组合逻辑：输出仅由当前输入决定；设计关注功能正确、门级复杂度、延迟与冒险。

## 4.2 组合逻辑电路的分析方法
- 从电路图→写出逻辑表达式→化简→得真值表/功能；估算延迟与扇出。

## 4.3 组合逻辑电路的基本设计方法
- 自规格到实现：写真值表/布尔式→化简（卡诺图/Q–M）→选门实现（与或、或与、NAND/NOR）。
- 多输出共享公共项，减少门数与连线。

## 4.4 若干常用的组合逻辑模块
### 4.4.1 编码器
- 将 2ⁿ 路输入中的一位有效编码为 n 位输出；优先编码器解决多输入同时有效。

### 4.4.2 译码器
- n→2ⁿ；可级联扩展位数；常用 74HC138/154。

### 4.4.3 数据选择器（多路复用器）
- 2ⁿ:1 选择；可用作任意布尔函数发生器。

### 4.4.4 加法器
- 半加器/全加器；行波进位加法器延迟与位数线性；超前进位结构加速。

### 4.4.5 数值比较器
- 输出大小关系位；可级联实现多位比较。

## 4.5 层次化和模块化的设计方法
- 自顶向下分解模块，自底向上验证与集成；复用标准模块。

## 4.6 可编程逻辑器件
- PLA/PAL/GAL、CPLD/FPGA；资源：查找表 (LUT)、触发器、布线；开发流程：综合→布局布线→时序收敛。

## 4.7 硬件描述语言
- Verilog/VHDL 基本语法、组合过程块、阻塞/非阻塞赋值的区别。

## 4.8 用可编程通用模块设计组合逻辑电路
- 用多路复用器/译码器/加法器等通用器件构造复杂逻辑；关注扇入与延迟。

## 4.9 组合逻辑电路中的竞争—冒险
### 4.9.1 概述与类型
- 静态冒险（期望稳态却瞬变）、动态冒险（多次跳变）、功能冒险（路径选择引起）。

### 4.9.2 检查竞争—冒险的方法
- 卡诺图判定：检查未覆盖的相邻 1/0 单元；等延迟假设下分析路径。

### 4.9.3 消除竞争—冒险的方法
- 加冗余项（卡诺图补覆盖）；使用同类门实现并保持路径对称；引入同步/锁存避免毛刺影响。

## 本章小结
- 掌握从规格到门级实现流程，熟悉常用组合模块与冒险的识别和抑制。
