;************************************************************************
;*    eZ80F92.inc
;*
;*		eZ80F92 Registers
;*
;************************************************************************
;* Start eZ80F92 Include file

;* TIMER registers

TMR0_CTL:	.equ  %80
TMR0_DR_L:	.equ  %81
TMR0_RR_L:	.equ  %81
TMR0_DR_H:	.equ  %82
TMR0_RR_H:	.equ  %82
TMR1_CTL:	.equ  %83
TMR1_DR_L:	.equ  %84
TMR1_RR_L:	.equ  %84
TMR1_DR_H:	.equ  %85
TMR1_RR_H:	.equ  %85
TMR2_CTL:	.equ  %86
TMR2_DR_L:	.equ  %87
TMR2_RR_L:	.equ  %87
TMR2_DR_H:	.equ  %88
TMR2_RR_H:	.equ  %88
TMR3_CTL:	.equ  %89
TMR3_DR_L:	.equ  %8a
TMR3_RR_L:	.equ  %8a
TMR3_DR_H:	.equ  %8b
TMR3_RR_H:	.equ  %8b
TMR4_CTL:	.equ  %8c
TMR4_DR_L:	.equ  %8d
TMR4_RR_L:	.equ  %8d
TMR4_DR_H:	.equ  %8e
TMR4_RR_H:	.equ  %8e
TMR5_CTL:	.equ  %8f
TMR5_DR_L:	.equ  %90
TMR5_RR_L:	.equ  %90
TMR5_DR_H:	.equ  %91
TMR5_RR_H:	.equ  %91
TMR_ISS:	.equ  %92

;* WDT Registers

WDT_CTL:	.equ %93
WDT_RR:	.equ  %94


;* PORT Registers

PB_DR:		.equ %9A
PB_DDR:		.equ %9B
PB_ALT1:	.equ %9C
PB_ALT2:	.equ %9D
PC_DR:		.equ %9E
PC_DDR:		.equ %9F
PC_ALT1:	.equ %A0
PC_ALT2:	.equ %A1
PD_DR:		.equ %A2
PD_DDR:		.equ %A3
PD_ALT1:	.equ %A4
PD_ALT2:	.equ %A5

;* Chip Select
CS0_LBR:	.equ %A8
CS0_UBR:	.equ %A9
CS0_CTL:	.equ %AA
CS1_LBR:	.equ %AB
CS1_UBR:	.equ %AC
CS1_CTL:	.equ %AD
CS2_LBR:	.equ %AE
CS2_UBR:	.equ %AF
CS2_CTL:	.equ %B0
CS3_LBR:	.equ %B1
CS3_UBR:	.equ %B2
CS3_CTL:	.equ %B3

;* RAMCTL Registers
RAM_CTL0:	.equ %B4
RAM_CTL:	.equ %B4
RAM_ADDR_U:	.equ %B5

;* SPI Registers

SPI_BRG_L:	.equ %B8
SPI_BRG_H:	.equ %B9
SPI_CTL:	.equ %BA
SPI_SR:		.equ %BB
SPI_RBR:	.equ %BC
SPI_TSR:	.equ %BC

;* UART0 Registers

UART0_RBR:	.equ  %C0
UART0_THR:	.equ  %C0
UART0_BRG_L:	.equ  %C0
UART0_IER:	.equ  %C1
UART0_BRG_H:	.equ  %C1
UART0_IIR:	.equ  %C2
UART0_FCTL:	.equ  %C2
UART0_LCTL:	.equ  %C3
UART0_MCTL:	.equ  %C4
UART0_LSR:	.equ  %C5
UART0_MSR:	.equ  %C6
UART0_SPR:	.equ  %C7

;* I2C Registers

I2C_SAR:	.equ  %C8
I2C_XSAR:	.equ  %C9
I2C_DR:		.equ  %CA
I2C_CTL:	.equ  %CB
I2C_SR:		.equ  %CC
I2C_CCR:	.equ  %CC
I2C_SRR:	.equ  %CD

;* UART1 Registers

UART1_RBR:	.equ  %D0
UART1_THR:	.equ  %D0
UART1_BRG_L:	.equ  %D0
UART1_IER:	.equ  %D1
UART1_BRG_H:	.equ  %D1
UART1_IIR:	.equ  %D2
UART1_FCTL:	.equ  %D2
UART1_LCTL:	.equ  %D3
UART1_MCTL:	.equ  %D4
UART1_LSR:	.equ  %D5
UART1_MSR:	.equ  %D6
UART1_SPR:	.equ  %D7

;* IR Registers

IR_CTL:		.equ   %BF

;* CLK Registers

CLK_PPD1:	.equ   %DB
CLK_PPD2:	.equ   %DC

;* RTC Registers

RTC_SEC:	.equ  %E0
RTC_MIN:	.equ  %E1
RTC_HRS:	.equ  %E2
RTC_DOW:	.equ  %E3
RTC_DOM:	.equ  %E4
RTC_MON:	.equ  %E5
RTC_YR:		.equ  %E6
RTC_CEN:	.equ  %E7
RTC_ASEC:	.equ  %E8
RTC_AMIN:	.equ  %E9
RTC_AHRS:	.equ  %EA
RTC_ADOW:	.equ  %EB
RTC_ACTRL:	.equ  %EC
RTC_CTRL:	.equ  %ED

;* CSBMC Registers

CS0_BMC:	.equ %F0
CS1_BMC:	.equ %F1
CS2_BMC:	.equ %F2
CS3_BMC:	.equ %F3

;* FLASH Registers

FLASH_KEY:	.equ  %F5
FLASH_DATA:	.equ  %F6
FLASH_ADDR_U:	.equ  %F7
FLASH_CTRL:	.equ  %F8
FLASH_FDIV:	.equ  %F9
FLASH_PROT:	.equ  %FA
FLASH_IRQ:	.equ  %FB
FLASH_PAGE:	.equ  %FC
FLASH_ROW:	.equ  %FD
FLASH_COL:	.equ  %FE
FLASH_PGCTL:	.equ  %FF

;* End eZ80F92 inc file 
