Classic Timing Analyzer report for Verilog_Final
Tue Dec 01 00:10:54 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                 ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 13.078 ns                        ; right_btn            ; human_col[4]         ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 31.418 ns                        ; screen_col[27]$latch ; screen_col[27]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -5.360 ns                        ; function_btn         ; screen_state.0001    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 35.52 MHz ( period = 28.152 ns ) ; screen_row[0]~reg0   ; screen_col[20]$latch ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_row[14]~reg0  ; screen_col[0]$latch  ; clk        ; clk      ; 3452         ;
; Total number of failed paths ;                                          ;               ;                                  ;                      ;                      ;            ;          ; 3452         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 35.52 MHz ( period = 28.152 ns )                    ; screen_row[0]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 19.112 ns               ;
; N/A                                     ; 35.56 MHz ( period = 28.122 ns )                    ; screen_row[10]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 19.097 ns               ;
; N/A                                     ; 35.83 MHz ( period = 27.910 ns )                    ; screen_row[3]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.991 ns               ;
; N/A                                     ; 36.13 MHz ( period = 27.678 ns )                    ; screen_row[12]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.875 ns               ;
; N/A                                     ; 36.32 MHz ( period = 27.534 ns )                    ; screen_row[4]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.803 ns               ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; screen_row[0]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.716 ns               ;
; N/A                                     ; 36.51 MHz ( period = 27.388 ns )                    ; screen_row[10]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.701 ns               ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; screen_row[11]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.704 ns               ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; screen_row[0]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.696 ns               ;
; N/A                                     ; 36.62 MHz ( period = 27.306 ns )                    ; screen_row[10]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.681 ns               ;
; N/A                                     ; 36.80 MHz ( period = 27.176 ns )                    ; screen_row[3]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.595 ns               ;
; N/A                                     ; 36.91 MHz ( period = 27.094 ns )                    ; screen_row[3]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.575 ns               ;
; N/A                                     ; 37.10 MHz ( period = 26.956 ns )                    ; screen_row[6]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.514 ns               ;
; N/A                                     ; 37.11 MHz ( period = 26.944 ns )                    ; screen_row[12]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.479 ns               ;
; N/A                                     ; 37.12 MHz ( period = 26.940 ns )                    ; screen_row[15]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.506 ns               ;
; N/A                                     ; 37.23 MHz ( period = 26.862 ns )                    ; screen_row[12]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.459 ns               ;
; N/A                                     ; 37.31 MHz ( period = 26.800 ns )                    ; screen_row[4]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.407 ns               ;
; N/A                                     ; 37.43 MHz ( period = 26.718 ns )                    ; screen_row[4]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.387 ns               ;
; N/A                                     ; 37.59 MHz ( period = 26.602 ns )                    ; screen_row[11]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.308 ns               ;
; N/A                                     ; 37.71 MHz ( period = 26.520 ns )                    ; screen_row[11]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.288 ns               ;
; N/A                                     ; 37.87 MHz ( period = 26.408 ns )                    ; screen_row[2]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.240 ns               ;
; N/A                                     ; 38.07 MHz ( period = 26.266 ns )                    ; screen_row[1]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 18.169 ns               ;
; N/A                                     ; 38.14 MHz ( period = 26.222 ns )                    ; screen_row[6]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.118 ns               ;
; N/A                                     ; 38.16 MHz ( period = 26.206 ns )                    ; screen_row[15]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 18.110 ns               ;
; N/A                                     ; 38.26 MHz ( period = 26.140 ns )                    ; screen_row[6]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.098 ns               ;
; N/A                                     ; 38.28 MHz ( period = 26.124 ns )                    ; screen_row[15]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 18.090 ns               ;
; N/A                                     ; 38.70 MHz ( period = 25.838 ns )                    ; screen_row[8]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 17.955 ns               ;
; N/A                                     ; 38.82 MHz ( period = 25.760 ns )                    ; screen_row[7]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 17.916 ns               ;
; N/A                                     ; 38.95 MHz ( period = 25.674 ns )                    ; screen_row[2]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 17.844 ns               ;
; N/A                                     ; 39.07 MHz ( period = 25.592 ns )                    ; screen_row[2]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 17.824 ns               ;
; N/A                                     ; 39.17 MHz ( period = 25.532 ns )                    ; screen_row[1]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 17.773 ns               ;
; N/A                                     ; 39.29 MHz ( period = 25.450 ns )                    ; screen_row[1]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 17.753 ns               ;
; N/A                                     ; 39.61 MHz ( period = 25.246 ns )                    ; screen_row[9]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 17.659 ns               ;
; N/A                                     ; 39.83 MHz ( period = 25.104 ns )                    ; screen_row[8]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 17.559 ns               ;
; N/A                                     ; 39.96 MHz ( period = 25.026 ns )                    ; screen_row[7]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 17.520 ns               ;
; N/A                                     ; 39.96 MHz ( period = 25.022 ns )                    ; screen_row[8]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 17.539 ns               ;
; N/A                                     ; 40.09 MHz ( period = 24.944 ns )                    ; screen_row[7]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 40.80 MHz ( period = 24.512 ns )                    ; screen_row[9]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 17.263 ns               ;
; N/A                                     ; 40.91 MHz ( period = 24.442 ns )                    ; knife[2][6]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.478 ns               ;
; N/A                                     ; 40.93 MHz ( period = 24.430 ns )                    ; screen_row[9]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 17.243 ns               ;
; N/A                                     ; 41.23 MHz ( period = 24.254 ns )                    ; knife[2][7]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.384 ns               ;
; N/A                                     ; 41.39 MHz ( period = 24.162 ns )                    ; knife[2][8]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.338 ns               ;
; N/A                                     ; 41.42 MHz ( period = 24.144 ns )                    ; knife[2][10]        ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.329 ns               ;
; N/A                                     ; 41.46 MHz ( period = 24.118 ns )                    ; knife[2][9]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.316 ns               ;
; N/A                                     ; 41.48 MHz ( period = 24.110 ns )                    ; screen_row[5]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 17.091 ns               ;
; N/A                                     ; 41.59 MHz ( period = 24.044 ns )                    ; knife[2][0]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.279 ns               ;
; N/A                                     ; 41.90 MHz ( period = 23.868 ns )                    ; knife[2][2]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.191 ns               ;
; N/A                                     ; 41.93 MHz ( period = 23.850 ns )                    ; screen_row[0]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 17.261 ns               ;
; N/A                                     ; 42.03 MHz ( period = 23.794 ns )                    ; knife[2][5]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.154 ns               ;
; N/A                                     ; 42.08 MHz ( period = 23.762 ns )                    ; screen_row[13]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 16.917 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.702 ns )                    ; knife[2][1]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.108 ns               ;
; N/A                                     ; 42.36 MHz ( period = 23.608 ns )                    ; screen_row[3]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 17.140 ns               ;
; N/A                                     ; 42.48 MHz ( period = 23.540 ns )                    ; knife[2][3]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 17.027 ns               ;
; N/A                                     ; 42.78 MHz ( period = 23.378 ns )                    ; screen_row[0]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 16.791 ns               ;
; N/A                                     ; 42.78 MHz ( period = 23.376 ns )                    ; screen_row[5]~reg0  ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 16.695 ns               ;
; N/A                                     ; 42.93 MHz ( period = 23.294 ns )                    ; screen_row[5]~reg0  ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 16.675 ns               ;
; N/A                                     ; 43.04 MHz ( period = 23.232 ns )                    ; screen_row[4]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.952 ns               ;
; N/A                                     ; 43.22 MHz ( period = 23.136 ns )                    ; screen_row[3]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 16.670 ns               ;
; N/A                                     ; 43.34 MHz ( period = 23.072 ns )                    ; knife[2][4]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 16.793 ns               ;
; N/A                                     ; 43.43 MHz ( period = 23.028 ns )                    ; screen_row[13]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 16.521 ns               ;
; N/A                                     ; 43.44 MHz ( period = 23.020 ns )                    ; screen_row[0]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.727 ns               ;
; N/A                                     ; 43.50 MHz ( period = 22.990 ns )                    ; screen_row[10]~reg0 ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.712 ns               ;
; N/A                                     ; 43.58 MHz ( period = 22.946 ns )                    ; screen_row[13]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 16.501 ns               ;
; N/A                                     ; 43.78 MHz ( period = 22.844 ns )                    ; screen_row[0]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.515 ns               ;
; N/A                                     ; 43.83 MHz ( period = 22.814 ns )                    ; screen_row[10]~reg0 ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 43.90 MHz ( period = 22.778 ns )                    ; screen_row[3]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.606 ns               ;
; N/A                                     ; 43.94 MHz ( period = 22.760 ns )                    ; screen_row[4]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 16.482 ns               ;
; N/A                                     ; 44.14 MHz ( period = 22.654 ns )                    ; screen_row[6]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.663 ns               ;
; N/A                                     ; 44.24 MHz ( period = 22.602 ns )                    ; screen_row[3]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.394 ns               ;
; N/A                                     ; 44.35 MHz ( period = 22.546 ns )                    ; screen_row[12]~reg0 ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.490 ns               ;
; N/A                                     ; 44.40 MHz ( period = 22.522 ns )                    ; screen_row[0]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.458 ns               ;
; N/A                                     ; 44.46 MHz ( period = 22.492 ns )                    ; screen_row[10]~reg0 ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.443 ns               ;
; N/A                                     ; 44.64 MHz ( period = 22.402 ns )                    ; screen_row[4]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.418 ns               ;
; N/A                                     ; 44.70 MHz ( period = 22.370 ns )                    ; screen_row[12]~reg0 ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.278 ns               ;
; N/A                                     ; 44.88 MHz ( period = 22.280 ns )                    ; screen_row[3]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.337 ns               ;
; N/A                                     ; 44.99 MHz ( period = 22.226 ns )                    ; screen_row[4]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.206 ns               ;
; N/A                                     ; 45.04 MHz ( period = 22.204 ns )                    ; screen_row[11]~reg0 ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.319 ns               ;
; N/A                                     ; 45.08 MHz ( period = 22.182 ns )                    ; screen_row[6]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 16.193 ns               ;
; N/A                                     ; 45.24 MHz ( period = 22.106 ns )                    ; screen_row[2]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.389 ns               ;
; N/A                                     ; 45.29 MHz ( period = 22.078 ns )                    ; knife[3][9]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.375 ns               ;
; N/A                                     ; 45.36 MHz ( period = 22.048 ns )                    ; screen_row[12]~reg0 ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.221 ns               ;
; N/A                                     ; 45.40 MHz ( period = 22.028 ns )                    ; screen_row[11]~reg0 ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 16.107 ns               ;
; N/A                                     ; 45.53 MHz ( period = 21.964 ns )                    ; screen_row[1]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.318 ns               ;
; N/A                                     ; 45.53 MHz ( period = 21.962 ns )                    ; screen_row[0]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 16.083 ns               ;
; N/A                                     ; 45.60 MHz ( period = 21.932 ns )                    ; screen_row[10]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 16.068 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.904 ns )                    ; screen_row[10]~reg0 ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.273 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.904 ns )                    ; screen_row[4]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.149 ns               ;
; N/A                                     ; 45.68 MHz ( period = 21.892 ns )                    ; screen_row[0]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 16.046 ns               ;
; N/A                                     ; 45.74 MHz ( period = 21.862 ns )                    ; screen_row[10]~reg0 ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 16.031 ns               ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; knife[3][7]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.263 ns               ;
; N/A                                     ; 45.82 MHz ( period = 21.824 ns )                    ; screen_row[6]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.129 ns               ;
; N/A                                     ; 45.85 MHz ( period = 21.808 ns )                    ; screen_row[15]~reg0 ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.121 ns               ;
; N/A                                     ; 45.92 MHz ( period = 21.776 ns )                    ; screen_row[14]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.924 ns               ;
; N/A                                     ; 45.96 MHz ( period = 21.760 ns )                    ; knife[2][9]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.232 ns               ;
; N/A                                     ; 46.04 MHz ( period = 21.720 ns )                    ; screen_row[3]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.962 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.706 ns )                    ; screen_row[11]~reg0 ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 16.050 ns               ;
; N/A                                     ; 46.11 MHz ( period = 21.686 ns )                    ; screen_row[10]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.900 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.650 ns )                    ; screen_row[3]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.925 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.648 ns )                    ; screen_row[6]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.917 ns               ;
; N/A                                     ; 46.22 MHz ( period = 21.634 ns )                    ; screen_row[2]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.919 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.632 ns )                    ; screen_row[15]~reg0 ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.909 ns               ;
; N/A                                     ; 46.43 MHz ( period = 21.536 ns )                    ; screen_row[14]~reg0 ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.104 ns               ;
; N/A                                     ; 46.53 MHz ( period = 21.492 ns )                    ; screen_row[1]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.848 ns               ;
; N/A                                     ; 46.54 MHz ( period = 21.488 ns )                    ; screen_row[12]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.846 ns               ;
; N/A                                     ; 46.60 MHz ( period = 21.460 ns )                    ; screen_row[12]~reg0 ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.051 ns               ;
; N/A                                     ; 46.60 MHz ( period = 21.458 ns )                    ; screen_row[7]~reg0  ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 16.065 ns               ;
; N/A                                     ; 46.69 MHz ( period = 21.418 ns )                    ; screen_row[12]~reg0 ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.809 ns               ;
; N/A                                     ; 46.85 MHz ( period = 21.344 ns )                    ; screen_row[4]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.774 ns               ;
; N/A                                     ; 46.89 MHz ( period = 21.326 ns )                    ; screen_row[6]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.860 ns               ;
; N/A                                     ; 46.93 MHz ( period = 21.310 ns )                    ; screen_row[15]~reg0 ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.852 ns               ;
; N/A                                     ; 46.96 MHz ( period = 21.294 ns )                    ; screen_row[0]~reg0  ; screen_col[29]$latch ; clk        ; clk      ; None                        ; None                      ; 15.758 ns               ;
; N/A                                     ; 46.97 MHz ( period = 21.290 ns )                    ; screen_row[0]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.702 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.276 ns )                    ; screen_row[2]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.855 ns               ;
; N/A                                     ; 47.01 MHz ( period = 21.274 ns )                    ; screen_row[4]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.737 ns               ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; screen_row[12]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.678 ns               ;
; N/A                                     ; 47.23 MHz ( period = 21.172 ns )                    ; knife[6][9]         ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.826 ns               ;
; N/A                                     ; 47.29 MHz ( period = 21.146 ns )                    ; screen_row[11]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.675 ns               ;
; N/A                                     ; 47.32 MHz ( period = 21.134 ns )                    ; screen_row[1]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.784 ns               ;
; N/A                                     ; 47.35 MHz ( period = 21.118 ns )                    ; screen_row[11]~reg0 ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.880 ns               ;
; N/A                                     ; 47.39 MHz ( period = 21.100 ns )                    ; screen_row[2]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.643 ns               ;
; N/A                                     ; 47.43 MHz ( period = 21.084 ns )                    ; knife[2][4]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.894 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.076 ns )                    ; screen_row[11]~reg0 ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.638 ns               ;
; N/A                                     ; 47.47 MHz ( period = 21.064 ns )                    ; screen_row[14]~reg0 ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.634 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; screen_row[3]~reg0  ; screen_col[29]$latch ; clk        ; clk      ; None                        ; None                      ; 15.637 ns               ;
; N/A                                     ; 47.51 MHz ( period = 21.048 ns )                    ; screen_row[3]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.581 ns               ;
; N/A                                     ; 47.52 MHz ( period = 21.042 ns )                    ; screen_row[14]~reg0 ; screen_col[12]$latch ; clk        ; clk      ; None                        ; None                      ; 15.528 ns               ;
; N/A                                     ; 47.65 MHz ( period = 20.986 ns )                    ; screen_row[7]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.595 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.960 ns )                    ; knife[5][9]         ; screen_col[14]$latch ; clk        ; clk      ; None                        ; None                      ; 15.843 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.960 ns )                    ; knife[3][8]         ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.516 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.960 ns )                    ; screen_row[14]~reg0 ; screen_col[28]$latch ; clk        ; clk      ; None                        ; None                      ; 15.508 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.958 ns )                    ; screen_row[1]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.572 ns               ;
; N/A                                     ; 47.77 MHz ( period = 20.934 ns )                    ; knife[1][3]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.547 ns               ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; screen_row[11]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.507 ns               ;
; N/A                                     ; 47.89 MHz ( period = 20.882 ns )                    ; knife[3][8]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.777 ns               ;
; N/A                                     ; 47.96 MHz ( period = 20.852 ns )                    ; knife[2][3]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.778 ns               ;
; N/A                                     ; 47.98 MHz ( period = 20.840 ns )                    ; screen_row[12]~reg0 ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.756 ns               ;
; N/A                                     ; 48.05 MHz ( period = 20.810 ns )                    ; knife[3][9]         ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.441 ns               ;
; N/A                                     ; 48.13 MHz ( period = 20.778 ns )                    ; screen_row[2]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.586 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.766 ns )                    ; screen_row[6]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.485 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.764 ns )                    ; screen_row[0]~reg0  ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.703 ns               ;
; N/A                                     ; 48.19 MHz ( period = 20.750 ns )                    ; screen_row[15]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.477 ns               ;
; N/A                                     ; 48.20 MHz ( period = 20.746 ns )                    ; knife[5][9]         ; screen_col[3]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.743 ns               ;
; N/A                                     ; 48.23 MHz ( period = 20.732 ns )                    ; knife[3][5]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.702 ns               ;
; N/A                                     ; 48.26 MHz ( period = 20.722 ns )                    ; screen_row[15]~reg0 ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.682 ns               ;
; N/A                                     ; 48.30 MHz ( period = 20.706 ns )                    ; screen_row[8]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.570 ns               ;
; N/A                                     ; 48.32 MHz ( period = 20.696 ns )                    ; screen_row[6]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.448 ns               ;
; N/A                                     ; 48.36 MHz ( period = 20.680 ns )                    ; screen_row[15]~reg0 ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.440 ns               ;
; N/A                                     ; 48.37 MHz ( period = 20.676 ns )                    ; screen_row[4]~reg0  ; screen_col[29]$latch ; clk        ; clk      ; None                        ; None                      ; 15.449 ns               ;
; N/A                                     ; 48.37 MHz ( period = 20.672 ns )                    ; screen_row[4]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.393 ns               ;
; N/A                                     ; 48.38 MHz ( period = 20.668 ns )                    ; knife[3][7]         ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.370 ns               ;
; N/A                                     ; 48.40 MHz ( period = 20.662 ns )                    ; knife[2][7]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.683 ns               ;
; N/A                                     ; 48.40 MHz ( period = 20.660 ns )                    ; knife[1][2]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.410 ns               ;
; N/A                                     ; 48.45 MHz ( period = 20.638 ns )                    ; knife[3][6]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.655 ns               ;
; N/A                                     ; 48.46 MHz ( period = 20.636 ns )                    ; screen_row[1]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.515 ns               ;
; N/A                                     ; 48.48 MHz ( period = 20.628 ns )                    ; screen_row[7]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.531 ns               ;
; N/A                                     ; 48.59 MHz ( period = 20.580 ns )                    ; knife[4][9]         ; screen_col[14]$latch ; clk        ; clk      ; None                        ; None                      ; 15.620 ns               ;
; N/A                                     ; 48.65 MHz ( period = 20.554 ns )                    ; screen_row[0]~reg0  ; screen_col[3]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.631 ns               ;
; N/A                                     ; 48.70 MHz ( period = 20.534 ns )                    ; knife[1][0]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.340 ns               ;
; N/A                                     ; 48.71 MHz ( period = 20.530 ns )                    ; screen_row[8]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.358 ns               ;
; N/A                                     ; 48.72 MHz ( period = 20.526 ns )                    ; knife[2][2]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.615 ns               ;
; N/A                                     ; 48.72 MHz ( period = 20.524 ns )                    ; screen_row[10]~reg0 ; screen_col[3]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.616 ns               ;
; N/A                                     ; 48.73 MHz ( period = 20.522 ns )                    ; screen_row[3]~reg0  ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.582 ns               ;
; N/A                                     ; 48.76 MHz ( period = 20.508 ns )                    ; knife[3][6]         ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.290 ns               ;
; N/A                                     ; 48.77 MHz ( period = 20.504 ns )                    ; screen_row[15]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.309 ns               ;
; N/A                                     ; 48.78 MHz ( period = 20.502 ns )                    ; screen_row[0]~reg0  ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.446 ns               ;
; N/A                                     ; 48.79 MHz ( period = 20.498 ns )                    ; screen_row[11]~reg0 ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.585 ns               ;
; N/A                                     ; 48.87 MHz ( period = 20.462 ns )                    ; knife[2][4]         ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.464 ns               ;
; N/A                                     ; 48.89 MHz ( period = 20.452 ns )                    ; screen_row[7]~reg0  ; screen_col[30]$latch ; clk        ; clk      ; None                        ; None                      ; 15.319 ns               ;
; N/A                                     ; 48.97 MHz ( period = 20.420 ns )                    ; screen_row[0]~reg0  ; screen_col[14]$latch ; clk        ; clk      ; None                        ; None                      ; 15.557 ns               ;
; N/A                                     ; 48.99 MHz ( period = 20.414 ns )                    ; screen_row[15]~reg0 ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.543 ns               ;
; N/A                                     ; 49.04 MHz ( period = 20.390 ns )                    ; screen_row[10]~reg0 ; screen_col[14]$latch ; clk        ; clk      ; None                        ; None                      ; 15.542 ns               ;
; N/A                                     ; 49.06 MHz ( period = 20.384 ns )                    ; knife[3][9]         ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.294 ns               ;
; N/A                                     ; 49.10 MHz ( period = 20.368 ns )                    ; screen_row[12]~reg0 ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.286 ns               ;
; N/A                                     ; 49.12 MHz ( period = 20.358 ns )                    ; knife[3][5]         ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.215 ns               ;
; N/A                                     ; 49.23 MHz ( period = 20.312 ns )                    ; screen_row[3]~reg0  ; screen_col[3]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.510 ns               ;
; N/A                                     ; 49.29 MHz ( period = 20.288 ns )                    ; knife[1][4]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.224 ns               ;
; N/A                                     ; 49.36 MHz ( period = 20.260 ns )                    ; screen_row[3]~reg0  ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.325 ns               ;
; N/A                                     ; 49.44 MHz ( period = 20.228 ns )                    ; knife[2][3]         ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.347 ns               ;
; N/A                                     ; 49.46 MHz ( period = 20.218 ns )                    ; screen_row[2]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.211 ns               ;
; N/A                                     ; 49.47 MHz ( period = 20.216 ns )                    ; knife[1][3]         ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.372 ns               ;
; N/A                                     ; 49.48 MHz ( period = 20.210 ns )                    ; knife[1][1]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.178 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.208 ns )                    ; screen_row[8]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.301 ns               ;
; N/A                                     ; 49.50 MHz ( period = 20.200 ns )                    ; knife[3][9]         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.177 ns               ;
; N/A                                     ; 49.54 MHz ( period = 20.186 ns )                    ; knife[2][6]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.445 ns               ;
; N/A                                     ; 49.56 MHz ( period = 20.178 ns )                    ; screen_row[3]~reg0  ; screen_col[14]$latch ; clk        ; clk      ; None                        ; None                      ; 15.436 ns               ;
; N/A                                     ; 49.62 MHz ( period = 20.154 ns )                    ; screen_row[10]~reg0 ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.413 ns               ;
; N/A                                     ; 49.63 MHz ( period = 20.148 ns )                    ; screen_row[2]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.174 ns               ;
; N/A                                     ; 49.64 MHz ( period = 20.146 ns )                    ; screen_row[4]~reg0  ; screen_col[6]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.394 ns               ;
; N/A                                     ; 49.66 MHz ( period = 20.136 ns )                    ; screen_row[0]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.285 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.130 ns )                    ; screen_row[7]~reg0  ; screen_col[17]$latch ; clk        ; clk      ; None                        ; None                      ; 15.262 ns               ;
; N/A                                     ; 49.72 MHz ( period = 20.114 ns )                    ; screen_row[9]~reg0  ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.274 ns               ;
; N/A                                     ; 49.74 MHz ( period = 20.106 ns )                    ; screen_row[10]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.270 ns               ;
; N/A                                     ; 49.76 MHz ( period = 20.098 ns )                    ; screen_row[6]~reg0  ; screen_col[29]$latch ; clk        ; clk      ; None                        ; None                      ; 15.160 ns               ;
; N/A                                     ; 49.77 MHz ( period = 20.094 ns )                    ; screen_row[6]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.104 ns               ;
; N/A                                     ; 49.80 MHz ( period = 20.080 ns )                    ; screen_row[12]~reg0 ; screen_col[3]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.394 ns               ;
; N/A                                     ; 49.81 MHz ( period = 20.076 ns )                    ; screen_row[1]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.140 ns               ;
; N/A                                     ; 49.85 MHz ( period = 20.060 ns )                    ; knife[2][8]         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.382 ns               ;
; N/A                                     ; 49.94 MHz ( period = 20.026 ns )                    ; screen_row[11]~reg0 ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.115 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.006 ns )                    ; screen_row[1]~reg0  ; screen_col[23]$latch ; clk        ; clk      ; None                        ; None                      ; 15.103 ns               ;
; N/A                                     ; 50.03 MHz ( period = 19.990 ns )                    ; knife[3][9]         ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.052 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                     ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.216 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[2][9]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][9]                                         ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][1]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][2]                                         ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.633 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][1]                                         ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.660 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][9]                                         ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][3]                                         ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][1]                                         ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.209 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][9]                                         ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[2][1]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][9]                                         ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][9]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][0]                                         ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][9]                                         ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][2]                                         ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 6.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][9]                                         ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][3]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][1]                                         ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[5][8]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 6.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[5][9]                                         ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 6.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[7][0]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][0]                                         ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][0]                                         ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 6.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 6.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.980 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][2]                                         ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 6.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[2][0]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[7][1]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[2][7]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 6.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][4]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[7][9]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 6.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 6.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.139 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 6.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 6.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][9]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[3][9]                                         ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][0]                                         ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][0]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.204 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[7][2]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[7][9]                                         ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[4][2]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 6.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 6.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[5][9]                                         ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 6.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[2][9]                                         ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 6.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][2]                                         ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[6][1]                                         ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[0][7]                                         ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][1]                                         ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 6.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.280 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+--------------+-------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                ; To Clock ;
+-------+--------------+------------+--------------+-------------------+----------+
; N/A   ; None         ; 13.078 ns  ; right_btn    ; human_col[4]      ; clk      ;
; N/A   ; None         ; 12.998 ns  ; right_btn    ; human_col[3]      ; clk      ;
; N/A   ; None         ; 12.918 ns  ; right_btn    ; human_col[2]      ; clk      ;
; N/A   ; None         ; 12.838 ns  ; right_btn    ; human_col[1]      ; clk      ;
; N/A   ; None         ; 12.214 ns  ; right_btn    ; human_col[0]      ; clk      ;
; N/A   ; None         ; 11.731 ns  ; left_btn     ; human_col[4]      ; clk      ;
; N/A   ; None         ; 11.651 ns  ; left_btn     ; human_col[3]      ; clk      ;
; N/A   ; None         ; 11.571 ns  ; left_btn     ; human_col[2]      ; clk      ;
; N/A   ; None         ; 11.491 ns  ; left_btn     ; human_col[1]      ; clk      ;
; N/A   ; None         ; 10.867 ns  ; left_btn     ; human_col[0]      ; clk      ;
; N/A   ; None         ; 5.412 ns   ; function_btn ; screen_state.0001 ; clk      ;
+-------+--------------+------------+--------------+-------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 31.418 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 27.886 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 26.720 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 26.612 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 25.975 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 25.646 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 25.129 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 24.970 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 24.664 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 24.258 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 23.915 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 23.101 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 22.981 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 22.746 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 22.495 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 22.402 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 22.360 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 22.200 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.888 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 21.739 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 21.646 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 21.528 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 21.178 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 20.707 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 20.295 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 19.544 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 19.528 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 19.277 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 19.254 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 18.802 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 18.660 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 18.506 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 14.218 ns  ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 13.199 ns  ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 10.824 ns  ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 10.791 ns  ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 10.433 ns  ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 10.050 ns  ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 9.944 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 9.736 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 9.688 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 9.536 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 9.375 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 9.053 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.793 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 8.581 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 8.430 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 8.205 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+----------------------------------------------------------------------------------------+
; th                                                                                     ;
+---------------+-------------+------------+--------------+-------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                ; To Clock ;
+---------------+-------------+------------+--------------+-------------------+----------+
; N/A           ; None        ; -5.360 ns  ; function_btn ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -9.104 ns  ; right_btn    ; human_col[1]      ; clk      ;
; N/A           ; None        ; -9.130 ns  ; right_btn    ; human_col[3]      ; clk      ;
; N/A           ; None        ; -9.141 ns  ; right_btn    ; human_col[0]      ; clk      ;
; N/A           ; None        ; -9.186 ns  ; right_btn    ; human_col[4]      ; clk      ;
; N/A           ; None        ; -9.703 ns  ; right_btn    ; human_col[2]      ; clk      ;
; N/A           ; None        ; -10.813 ns ; left_btn     ; human_col[2]      ; clk      ;
; N/A           ; None        ; -10.814 ns ; left_btn     ; human_col[3]      ; clk      ;
; N/A           ; None        ; -10.814 ns ; left_btn     ; human_col[1]      ; clk      ;
; N/A           ; None        ; -10.815 ns ; left_btn     ; human_col[4]      ; clk      ;
; N/A           ; None        ; -10.815 ns ; left_btn     ; human_col[0]      ; clk      ;
+---------------+-------------+------------+--------------+-------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Tue Dec 01 00:10:54 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 47 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "screen_col[31]~27433" as buffer
    Info: Detected gated clock "Equal435~0" as buffer
    Info: Detected gated clock "Equal439~0" as buffer
    Info: Detected gated clock "Equal436~1" as buffer
    Info: Detected gated clock "Equal437~0" as buffer
    Info: Detected gated clock "Equal432~0" as buffer
    Info: Detected gated clock "Equal425~2" as buffer
    Info: Detected gated clock "Equal433~1" as buffer
    Info: Detected gated clock "Equal436~0" as buffer
    Info: Detected gated clock "Equal430~0" as buffer
    Info: Detected gated clock "Equal429~1" as buffer
    Info: Detected gated clock "Equal429~0" as buffer
    Info: Detected gated clock "Equal438~1" as buffer
    Info: Detected gated clock "Equal426~3" as buffer
    Info: Detected gated clock "Equal434~1" as buffer
    Info: Detected gated clock "Equal433~0" as buffer
    Info: Detected gated clock "Equal428~0" as buffer
    Info: Detected gated clock "Equal427~0" as buffer
    Info: Detected gated clock "Equal425~1" as buffer
    Info: Detected gated clock "Equal426~2" as buffer
    Info: Detected gated clock "Equal431~1" as buffer
    Info: Detected gated clock "Equal425~0" as buffer
    Info: Detected gated clock "Equal438~0" as buffer
    Info: Detected gated clock "Equal426~1" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected gated clock "Equal0~1" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected gated clock "Equal434~0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected gated clock "Equal0~0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected gated clock "Equal431~0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected gated clock "Equal426~0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal0~2" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0001" as buffer
Info: Clock "clk" has Internal fmax of 35.52 MHz between source register "screen_row[0]~reg0" and destination register "screen_col[20]$latch" (period= 28.152 ns)
    Info: + Longest register to register delay is 19.112 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y10_N9; Fanout = 7; REG Node = 'screen_row[0]~reg0'
        Info: 2: + IC(0.808 ns) + CELL(0.442 ns) = 1.250 ns; Loc. = LC_X9_Y10_N4; Fanout = 2; COMB Node = 'Equal426~0'
        Info: 3: + IC(0.707 ns) + CELL(0.442 ns) = 2.399 ns; Loc. = LC_X10_Y10_N0; Fanout = 4; COMB Node = 'Equal0~0'
        Info: 4: + IC(0.725 ns) + CELL(0.442 ns) = 3.566 ns; Loc. = LC_X11_Y10_N4; Fanout = 32; COMB Node = 'Equal438~1'
        Info: 5: + IC(11.865 ns) + CELL(0.590 ns) = 16.021 ns; Loc. = LC_X7_Y3_N9; Fanout = 1; COMB Node = 'Selector11~2'
        Info: 6: + IC(0.437 ns) + CELL(0.292 ns) = 16.750 ns; Loc. = LC_X7_Y3_N2; Fanout = 1; COMB Node = 'screen_col[20]~29691'
        Info: 7: + IC(1.178 ns) + CELL(0.442 ns) = 18.370 ns; Loc. = LC_X8_Y2_N7; Fanout = 1; COMB Node = 'screen_col[20]~29696'
        Info: 8: + IC(0.450 ns) + CELL(0.292 ns) = 19.112 ns; Loc. = LC_X8_Y2_N2; Fanout = 1; REG Node = 'screen_col[20]$latch'
        Info: Total cell delay = 2.942 ns ( 15.39 % )
        Info: Total interconnect delay = 16.170 ns ( 84.61 % )
    Info: - Smallest clock skew is 6.395 ns
        Info: + Shortest clock path from clock "clk" to destination register is 9.320 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X9_Y10_N4; Fanout = 7; REG Node = 'screen_row[2]~reg0'
            Info: 3: + IC(0.854 ns) + CELL(0.114 ns) = 4.117 ns; Loc. = LC_X8_Y10_N2; Fanout = 33; COMB Node = 'Equal428~0'
            Info: 4: + IC(0.470 ns) + CELL(0.292 ns) = 4.879 ns; Loc. = LC_X8_Y10_N5; Fanout = 1; COMB Node = 'screen_col[31]~27435'
            Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 5.175 ns; Loc. = LC_X8_Y10_N6; Fanout = 32; COMB Node = 'screen_col[31]~27436'
            Info: 6: + IC(4.031 ns) + CELL(0.114 ns) = 9.320 ns; Loc. = LC_X8_Y2_N2; Fanout = 1; REG Node = 'screen_col[20]$latch'
            Info: Total cell delay = 3.038 ns ( 32.60 % )
            Info: Total interconnect delay = 6.282 ns ( 67.40 % )
        Info: - Longest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N9; Fanout = 7; REG Node = 'screen_row[0]~reg0'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 1.135 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_row[14]~reg0" and destination pin or register "screen_col[0]$latch" for clock "clk" (Hold time is 8.328 ns)
    Info: + Largest clock skew is 12.176 ns
        Info: + Longest clock path from clock "clk" to destination register is 15.101 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X10_Y10_N4; Fanout = 7; REG Node = 'screen_row[10]~reg0'
            Info: 3: + IC(1.226 ns) + CELL(0.590 ns) = 4.965 ns; Loc. = LC_X10_Y10_N7; Fanout = 4; COMB Node = 'Equal438~0'
            Info: 4: + IC(0.435 ns) + CELL(0.590 ns) = 5.990 ns; Loc. = LC_X10_Y10_N5; Fanout = 5; COMB Node = 'Equal426~2'
            Info: 5: + IC(0.832 ns) + CELL(0.292 ns) = 7.114 ns; Loc. = LC_X9_Y10_N3; Fanout = 33; COMB Node = 'Equal430~0'
            Info: 6: + IC(1.163 ns) + CELL(0.590 ns) = 8.867 ns; Loc. = LC_X11_Y10_N3; Fanout = 1; COMB Node = 'screen_col[31]~27431'
            Info: 7: + IC(1.151 ns) + CELL(0.590 ns) = 10.608 ns; Loc. = LC_X8_Y10_N5; Fanout = 1; COMB Node = 'screen_col[31]~27435'
            Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 10.904 ns; Loc. = LC_X8_Y10_N6; Fanout = 32; COMB Node = 'screen_col[31]~27436'
            Info: 9: + IC(4.083 ns) + CELL(0.114 ns) = 15.101 ns; Loc. = LC_X10_Y13_N7; Fanout = 1; REG Node = 'screen_col[0]$latch'
            Info: Total cell delay = 5.284 ns ( 34.99 % )
            Info: Total interconnect delay = 9.817 ns ( 65.01 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X11_Y10_N4; Fanout = 8; REG Node = 'screen_row[14]~reg0'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 3.624 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y10_N4; Fanout = 8; REG Node = 'screen_row[14]~reg0'
        Info: 2: + IC(0.000 ns) + CELL(0.378 ns) = 0.378 ns; Loc. = LC_X11_Y10_N4; Fanout = 32; COMB Node = 'Equal438~1'
        Info: 3: + IC(1.619 ns) + CELL(0.590 ns) = 2.587 ns; Loc. = LC_X10_Y13_N1; Fanout = 1; COMB Node = 'screen_col[0]~27291'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 2.883 ns; Loc. = LC_X10_Y13_N2; Fanout = 1; COMB Node = 'screen_col[0]~27430'
        Info: 5: + IC(0.449 ns) + CELL(0.292 ns) = 3.624 ns; Loc. = LC_X10_Y13_N7; Fanout = 1; REG Node = 'screen_col[0]$latch'
        Info: Total cell delay = 1.374 ns ( 37.91 % )
        Info: Total interconnect delay = 2.250 ns ( 62.09 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "human_col[4]" (data pin = "right_btn", clock pin = "clk") is 13.078 ns
    Info: + Longest pin to register delay is 15.997 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 5; PIN Node = 'right_btn'
        Info: 2: + IC(7.535 ns) + CELL(0.442 ns) = 9.452 ns; Loc. = LC_X11_Y9_N5; Fanout = 4; COMB Node = 'human_col~41'
        Info: 3: + IC(0.414 ns) + CELL(0.442 ns) = 10.308 ns; Loc. = LC_X11_Y9_N3; Fanout = 1; COMB Node = 'LessThan2~0'
        Info: 4: + IC(0.430 ns) + CELL(0.114 ns) = 10.852 ns; Loc. = LC_X11_Y9_N8; Fanout = 13; COMB Node = 'human_col[3]~44'
        Info: 5: + IC(3.543 ns) + CELL(0.575 ns) = 14.970 ns; Loc. = LC_X14_Y15_N5; Fanout = 2; COMB Node = 'human_col[0]~34COUT1_53'
        Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 15.050 ns; Loc. = LC_X14_Y15_N6; Fanout = 2; COMB Node = 'human_col[1]~36COUT1_55'
        Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 15.130 ns; Loc. = LC_X14_Y15_N7; Fanout = 2; COMB Node = 'human_col[2]~38COUT1_57'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 15.210 ns; Loc. = LC_X14_Y15_N8; Fanout = 1; COMB Node = 'human_col[3]~32COUT1_59'
        Info: 9: + IC(0.000 ns) + CELL(0.787 ns) = 15.997 ns; Loc. = LC_X14_Y15_N9; Fanout = 79; REG Node = 'human_col[4]'
        Info: Total cell delay = 4.075 ns ( 25.47 % )
        Info: Total interconnect delay = 11.922 ns ( 74.53 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.956 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
        Info: 2: + IC(0.776 ns) + CELL(0.711 ns) = 2.956 ns; Loc. = LC_X14_Y15_N9; Fanout = 79; REG Node = 'human_col[4]'
        Info: Total cell delay = 2.180 ns ( 73.75 % )
        Info: Total interconnect delay = 0.776 ns ( 26.25 % )
Info: tco from clock "clk" to destination pin "screen_col[27]" through register "screen_col[27]$latch" is 31.418 ns
    Info: + Longest clock path from clock "clk" to source register is 15.280 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X10_Y10_N4; Fanout = 7; REG Node = 'screen_row[10]~reg0'
        Info: 3: + IC(1.226 ns) + CELL(0.590 ns) = 4.965 ns; Loc. = LC_X10_Y10_N7; Fanout = 4; COMB Node = 'Equal438~0'
        Info: 4: + IC(0.435 ns) + CELL(0.590 ns) = 5.990 ns; Loc. = LC_X10_Y10_N5; Fanout = 5; COMB Node = 'Equal426~2'
        Info: 5: + IC(0.832 ns) + CELL(0.292 ns) = 7.114 ns; Loc. = LC_X9_Y10_N3; Fanout = 33; COMB Node = 'Equal430~0'
        Info: 6: + IC(1.163 ns) + CELL(0.590 ns) = 8.867 ns; Loc. = LC_X11_Y10_N3; Fanout = 1; COMB Node = 'screen_col[31]~27431'
        Info: 7: + IC(1.151 ns) + CELL(0.590 ns) = 10.608 ns; Loc. = LC_X8_Y10_N5; Fanout = 1; COMB Node = 'screen_col[31]~27435'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 10.904 ns; Loc. = LC_X8_Y10_N6; Fanout = 32; COMB Node = 'screen_col[31]~27436'
        Info: 9: + IC(4.084 ns) + CELL(0.292 ns) = 15.280 ns; Loc. = LC_X33_Y3_N3; Fanout = 1; REG Node = 'screen_col[27]$latch'
        Info: Total cell delay = 5.462 ns ( 35.75 % )
        Info: Total interconnect delay = 9.818 ns ( 64.25 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 16.138 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X33_Y3_N3; Fanout = 1; REG Node = 'screen_col[27]$latch'
        Info: 2: + IC(14.014 ns) + CELL(2.124 ns) = 16.138 ns; Loc. = PIN_13; Fanout = 0; PIN Node = 'screen_col[27]'
        Info: Total cell delay = 2.124 ns ( 13.16 % )
        Info: Total interconnect delay = 14.014 ns ( 86.84 % )
Info: th for register "screen_state.0001" (data pin = "function_btn", clock pin = "clk") is -5.360 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 129; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y11_N4; Fanout = 93; REG Node = 'screen_state.0001'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.300 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 1; PIN Node = 'function_btn'
        Info: 2: + IC(6.218 ns) + CELL(0.607 ns) = 8.300 ns; Loc. = LC_X8_Y11_N4; Fanout = 93; REG Node = 'screen_state.0001'
        Info: Total cell delay = 2.082 ns ( 25.08 % )
        Info: Total interconnect delay = 6.218 ns ( 74.92 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Tue Dec 01 00:10:55 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


