TimeQuest Timing Analyzer report for DE2_programmer
Sun Sep 18 17:23:17 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'mem_clk'
 14. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'
 17. Slow Model Hold: 'mem_clk'
 18. Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'
 19. Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'
 20. Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'
 21. Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'
 22. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'
 23. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'
 24. Slow Model Minimum Pulse Width: 'clk'
 25. Slow Model Minimum Pulse Width: 'mem_clk'
 26. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'
 41. Fast Model Setup: 'mem_clk'
 42. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 43. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'
 45. Fast Model Hold: 'mem_clk'
 46. Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'
 47. Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'
 48. Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'
 49. Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'
 50. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'
 51. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'
 52. Fast Model Minimum Pulse Width: 'clk'
 53. Fast Model Minimum Pulse Width: 'mem_clk'
 54. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_programmer                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sun Sep 18 17:23:16 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                               ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+
; clk                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                      ;                                        ; { clk }                                  ;
; mem_clk                              ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; PLL_inst|altpll_component|pll|clk[2] ; PLL_inst|altpll_component|pll|clk[2]   ; { sdram_clk }                            ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
; PLL_inst|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[1] } ;
; PLL_inst|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[2] } ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                    ;
+------------+-----------------+--------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note ;
+------------+-----------------+--------------------------------------+------+
; 73.47 MHz  ; 73.47 MHz       ; PLL_inst|altpll_component|pll|clk[1] ;      ;
; 238.95 MHz ; 238.95 MHz      ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 6.389  ; 0.000         ;
; mem_clk                              ; 14.118 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 18.865 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; mem_clk                              ; 2.413 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Recovery Summary                                   ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 14.417 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 36.043 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Removal Summary                                   ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 3.726 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 3.727 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[2] ; 10.000 ; 0.000         ;
; clk                                  ; 10.000 ; 0.000         ;
; mem_clk                              ; 17.223 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 6.389 ; NeonFox:CPU_inst|dest_waddr2[3]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.646     ;
; 6.396 ; NeonFox:CPU_inst|dest_waddr2[3]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.639     ;
; 6.933 ; sdram_dq[15]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.507      ;
; 6.987 ; sdram_dq[11]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.453      ;
; 6.990 ; NeonFox:CPU_inst|H_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.045     ;
; 6.997 ; NeonFox:CPU_inst|H_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.038     ;
; 7.005 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.030     ;
; 7.012 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.023     ;
; 7.061 ; NeonFox:CPU_inst|I_field1[6]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 13.003     ;
; 7.067 ; NeonFox:CPU_inst|I_field1[5]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.997     ;
; 7.068 ; NeonFox:CPU_inst|I_field1[6]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.996     ;
; 7.074 ; NeonFox:CPU_inst|I_field1[5]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.990     ;
; 7.136 ; NeonFox:CPU_inst|dest_waddr2[1]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.928     ;
; 7.143 ; NeonFox:CPU_inst|dest_waddr2[1]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.921     ;
; 7.167 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.897     ;
; 7.174 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.890     ;
; 7.179 ; sdram_dq[14]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.261      ;
; 7.189 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[4] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.846     ;
; 7.196 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[4] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.839     ;
; 7.206 ; NeonFox:CPU_inst|dest_waddr2[0]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.858     ;
; 7.213 ; NeonFox:CPU_inst|dest_waddr2[4]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.822     ;
; 7.213 ; NeonFox:CPU_inst|dest_waddr2[0]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.851     ;
; 7.220 ; NeonFox:CPU_inst|dest_waddr2[4]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.815     ;
; 7.225 ; NeonFox:CPU_inst|I_field1[7]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.839     ;
; 7.225 ; sdram_dq[5]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.215      ;
; 7.228 ; sdram_dq[3]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.212      ;
; 7.232 ; NeonFox:CPU_inst|I_field1[7]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.832     ;
; 7.254 ; sdram_dq[0]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.186      ;
; 7.281 ; NeonFox:CPU_inst|reg_file:reg_file_inst|dio_read          ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 12.763     ;
; 7.288 ; NeonFox:CPU_inst|reg_file:reg_file_inst|dio_read          ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 12.756     ;
; 7.303 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[1] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.761     ;
; 7.310 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[1] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.754     ;
; 7.311 ; sdram_dq[9]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.129      ;
; 7.318 ; sdram_dq[8]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.122      ;
; 7.327 ; sdram_dq[10]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.113      ;
; 7.332 ; sdram_dq[7]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.108      ;
; 7.332 ; sdram_dq[13]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.108      ;
; 7.334 ; sdram_dq[12]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.106      ;
; 7.344 ; sdram_dq[4]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.096      ;
; 7.365 ; sdram_dq[1]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.075      ;
; 7.368 ; sdram_dq[6]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.072      ;
; 7.373 ; sdram_dq[2]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.596     ; 6.067      ;
; 7.417 ; NeonFox:CPU_inst|dest_waddr2[2]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.647     ;
; 7.424 ; NeonFox:CPU_inst|dest_waddr2[2]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.640     ;
; 7.509 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_l_en         ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.526     ;
; 7.516 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_l_en         ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.519     ;
; 7.702 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[0] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.362     ;
; 7.709 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[0] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.355     ;
; 7.725 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[2] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.339     ;
; 7.732 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[2] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.332     ;
; 7.751 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[4] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.284     ;
; 7.758 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[4] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.277     ;
; 7.778 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_h_en         ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.257     ;
; 7.781 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.559      ;
; 7.781 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.559      ;
; 7.781 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[6]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.559      ;
; 7.781 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[7]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.559      ;
; 7.785 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_h_en         ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.250     ;
; 7.788 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[2]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.552      ;
; 7.788 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.552      ;
; 7.798 ; NeonFox:CPU_inst|L_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.237     ;
; 7.805 ; NeonFox:CPU_inst|L_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.230     ;
; 7.808 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.532      ;
; 7.808 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.532      ;
; 7.829 ; DE2_SRAM_controller:SRAM_inst|sram_a[3]                   ; sram_a[3]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.497      ;
; 7.830 ; DE2_SRAM_controller:SRAM_inst|sram_a[7]                   ; sram_a[7]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.496      ;
; 7.831 ; DE2_SRAM_controller:SRAM_inst|sram_a[0]                   ; sram_a[0]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.495      ;
; 7.840 ; DE2_SRAM_controller:SRAM_inst|sram_a[6]                   ; sram_a[6]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.486      ;
; 7.844 ; DE2_SRAM_controller:SRAM_inst|sram_a[5]                   ; sram_a[5]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.482      ;
; 7.845 ; DE2_flash_controller:flash_controller_inst|flash_data[2]  ; flash_d[2]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.492      ;
; 7.848 ; DE2_SRAM_controller:SRAM_inst|sram_a[1]                   ; sram_a[1]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.478      ;
; 7.851 ; DE2_SRAM_controller:SRAM_inst|sram_a[2]                   ; sram_a[2]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.475      ;
; 7.856 ; DE2_flash_controller:flash_controller_inst|flash_data[5]  ; flash_d[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.481      ;
; 7.856 ; DE2_flash_controller:flash_controller_inst|flash_data[7]  ; flash_d[7]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.481      ;
; 7.863 ; DE2_flash_controller:flash_controller_inst|flash_data[6]  ; flash_d[6]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.474      ;
; 7.864 ; DE2_flash_controller:flash_controller_inst|flash_data[3]  ; flash_d[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.473      ;
; 7.874 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|z                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.190     ;
; 7.881 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|p                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 12.183     ;
; 7.892 ; DE2_flash_controller:flash_controller_inst|flash_a[0]     ; flash_a[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.652     ; 4.456      ;
; 7.893 ; DE2_SRAM_controller:SRAM_inst|sram_a[9]                   ; sram_a[9]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.429      ;
; 7.896 ; DE2_flash_controller:flash_controller_inst|flash_a[1]     ; flash_a[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.652     ; 4.452      ;
; 7.902 ; DE2_SRAM_controller:SRAM_inst|sram_a[4]                   ; sram_a[4]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.674     ; 4.424      ;
; 7.905 ; DE2_SRAM_controller:SRAM_inst|sram_a[8]                   ; sram_a[8]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.417      ;
; 7.907 ; DE2_flash_controller:flash_controller_inst|flash_data[4]  ; flash_d[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.430      ;
; 7.997 ; DE2_SRAM_controller:SRAM_inst|sram_a[13]                  ; sram_a[13]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.325      ;
; 8.056 ; DE2_SRAM_controller:SRAM_inst|sram_a[15]                  ; sram_a[15]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.266      ;
; 8.071 ; DE2_flash_controller:flash_controller_inst|flash_a[3]     ; flash_a[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.652     ; 4.277      ;
; 8.096 ; DE2_SRAM_controller:SRAM_inst|sram_a[10]                  ; sram_a[10]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.226      ;
; 8.097 ; DE2_SRAM_controller:SRAM_inst|sram_a[16]                  ; sram_a[16]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.240      ;
; 8.100 ; DE2_flash_controller:flash_controller_inst|flash_data[1]  ; flash_d[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.237      ;
; 8.100 ; DE2_SRAM_controller:SRAM_inst|sram_a[11]                  ; sram_a[11]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.222      ;
; 8.101 ; DE2_flash_controller:flash_controller_inst|flash_a[4]     ; flash_a[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.652     ; 4.247      ;
; 8.102 ; DE2_flash_controller:flash_controller_inst|flash_oe_n     ; flash_oe_n                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.660     ; 4.238      ;
; 8.103 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[1]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.666     ; 4.231      ;
; 8.104 ; DE2_flash_controller:flash_controller_inst|flash_a[5]     ; flash_a[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.652     ; 4.244      ;
; 8.107 ; DE2_flash_controller:flash_controller_inst|flash_data[0]  ; flash_d[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.663     ; 4.230      ;
; 8.109 ; DE2_flash_controller:flash_controller_inst|flash_we_n     ; flash_we_n                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.658     ; 4.233      ;
; 8.113 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[0]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.666     ; 4.221      ;
; 8.117 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[2]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.666     ; 4.217      ;
; 8.121 ; DE2_SRAM_controller:SRAM_inst|sram_a[12]                  ; sram_a[12]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.678     ; 4.201      ;
+-------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'mem_clk'                                                                                                                                                    ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 14.118 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.973      ;
; 14.118 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.973      ;
; 14.125 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.966      ;
; 14.125 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.966      ;
; 14.125 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.966      ;
; 14.141 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.950      ;
; 14.141 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.950      ;
; 14.144 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.947      ;
; 14.144 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.947      ;
; 14.144 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.947      ;
; 14.144 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.947      ;
; 14.148 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.943      ;
; 14.151 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.940      ;
; 14.151 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.940      ;
; 14.155 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.936      ;
; 14.380 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.590      ; 4.710      ;
; 14.405 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.695      ;
; 14.420 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.590      ; 4.670      ;
; 14.423 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.677      ;
; 14.425 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.589      ; 4.664      ;
; 14.428 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.589      ; 4.661      ;
; 14.456 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.589      ; 4.633      ;
; 14.470 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 4.621      ;
; 14.599 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.601      ; 4.502      ;
; 14.693 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.407      ;
; 14.724 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.376      ;
; 14.726 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.374      ;
; 14.731 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.369      ;
; 14.740 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.360      ;
; 14.747 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.600      ; 4.353      ;
; 14.887 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.602      ; 4.215      ;
; 14.892 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.182      ;
; 14.895 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.179      ;
; 14.902 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.575      ; 4.173      ;
; 14.909 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.575      ; 4.166      ;
; 14.916 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.158      ;
; 14.919 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.601      ; 4.182      ;
; 14.924 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.150      ;
; 14.924 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.602      ; 4.178      ;
; 14.933 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.141      ;
; 14.940 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.134      ;
; 14.950 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.124      ;
; 14.955 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.602      ; 4.147      ;
; 14.960 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.582      ; 4.122      ;
; 14.965 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.602      ; 4.137      ;
; 14.967 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.574      ; 4.107      ;
; 14.968 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.582      ; 4.114      ;
; 14.972 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.602      ; 4.130      ;
; 14.978 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.601      ; 4.123      ;
; 15.252 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.591      ; 3.839      ;
; 15.287 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.582      ; 3.795      ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 18.865 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.170      ;
; 18.866 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.169      ;
; 18.866 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.169      ;
; 18.867 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.168      ;
; 18.868 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.167      ;
; 18.868 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.167      ;
; 18.869 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.166      ;
; 18.870 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.165      ;
; 18.870 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.165      ;
; 18.870 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.165      ;
; 18.870 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.165      ;
; 18.871 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.164      ;
; 18.871 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.164      ;
; 18.872 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.163      ;
; 18.873 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.162      ;
; 18.873 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.162      ;
; 18.873 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.162      ;
; 18.874 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.161      ;
; 18.875 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.160      ;
; 18.875 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.160      ;
; 18.875 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.160      ;
; 18.876 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.159      ;
; 18.877 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.158      ;
; 18.878 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.157      ;
; 18.883 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.152      ;
; 18.884 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.151      ;
; 18.891 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.144      ;
; 18.895 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.140      ;
; 18.897 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.138      ;
; 18.897 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.138      ;
; 18.897 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.138      ;
; 18.897 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.138      ;
; 18.898 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.137      ;
; 18.898 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.137      ;
; 18.898 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.137      ;
; 18.899 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.136      ;
; 18.899 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.136      ;
; 18.899 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.136      ;
; 18.899 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.136      ;
; 18.899 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.136      ;
; 18.900 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.900 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.135      ;
; 18.901 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.134      ;
; 18.901 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.134      ;
; 18.901 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.134      ;
; 18.901 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.134      ;
; 18.902 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.133      ;
; 18.902 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.133      ;
; 18.902 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.133      ;
; 18.903 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.132      ;
; 18.903 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.132      ;
; 18.904 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.131      ;
; 18.904 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.131      ;
; 18.905 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.130      ;
; 18.905 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.130      ;
; 18.905 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.130      ;
; 18.905 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.130      ;
; 18.906 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.129      ;
; 18.908 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.127      ;
; 18.910 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.125      ;
; 18.910 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.125      ;
; 18.914 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.121      ;
; 18.922 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.113      ;
; 18.924 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.111      ;
; 18.924 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.111      ;
; 18.925 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.110      ;
; 18.925 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.110      ;
; 18.926 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.109      ;
; 18.926 ; hex_indicators_l[6]  ; DE2_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.109      ;
; 18.926 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.109      ;
; 18.927 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.108      ;
; 18.927 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.108      ;
; 18.927 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.108      ;
; 18.928 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.107      ;
; 18.928 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.107      ;
; 18.929 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.106      ;
; 18.929 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.106      ;
; 18.929 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.106      ;
; 18.929 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.106      ;
; 18.930 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.105      ;
; 18.930 ; hex_indicators_l[6]  ; DE2_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.105      ;
; 18.930 ; hex_indicators_l[14] ; DE2_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.105      ;
; 18.930 ; hex_indicators_l[14] ; DE2_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.105      ;
; 18.931 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.104      ;
; 18.932 ; hex_indicators_h[0]  ; DE2_hex_driver:hex_inst|hex4_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.103      ;
; 18.932 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.103      ;
; 18.932 ; hex_indicators_l[6]  ; DE2_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.103      ;
; 18.932 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.103      ;
; 18.932 ; hex_indicators_l[14] ; DE2_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.103      ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_3_count[0] ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_out[3]     ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_2_count[0] ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_out[2]     ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_1_count[0] ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_out[1]     ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_0_count[0] ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; button_debounce:debounce_inst|button_out[0]     ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; button_debounce:debounce_inst|button_1_count[3] ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; switch_s[0]                                     ; rst_s                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; button_debounce:debounce_inst|clk_div[15]       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; button_debounce:debounce_inst|button_0_count[3] ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.548 ; button_debounce:debounce_inst|button_2_count[3] ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.553 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.818      ;
; 0.554 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.819      ;
; 0.556 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.821      ;
; 0.557 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.822      ;
; 0.557 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.822      ;
; 0.558 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.823      ;
; 0.558 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.823      ;
; 0.558 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.823      ;
; 0.559 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.824      ;
; 0.560 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.825      ;
; 0.560 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.825      ;
; 0.560 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.825      ;
; 0.561 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.826      ;
; 0.562 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.827      ;
; 0.562 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.827      ;
; 0.563 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.828      ;
; 0.563 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.828      ;
; 0.563 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.828      ;
; 0.563 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.828      ;
; 0.563 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.828      ;
; 0.564 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.564 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.564 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.565 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.830      ;
; 0.565 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.830      ;
; 0.565 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.830      ;
; 0.565 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.830      ;
; 0.565 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.830      ;
; 0.583 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.848      ;
; 0.583 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.848      ;
; 0.584 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.849      ;
; 0.584 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.849      ;
; 0.586 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.851      ;
; 0.586 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.851      ;
; 0.589 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.854      ;
; 0.590 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.855      ;
; 0.590 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.855      ;
; 0.590 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.855      ;
; 0.590 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.855      ;
; 0.591 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.856      ;
; 0.592 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.857      ;
; 0.592 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.857      ;
; 0.592 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.857      ;
; 0.592 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.857      ;
; 0.593 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.858      ;
; 0.593 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.858      ;
; 0.594 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.859      ;
; 0.594 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.859      ;
; 0.594 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.859      ;
; 0.594 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.859      ;
; 0.595 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.860      ;
; 0.595 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.860      ;
; 0.595 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.860      ;
; 0.596 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.861      ;
; 0.596 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.861      ;
; 0.597 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.862      ;
; 0.676 ; rst_s                                           ; rst                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.942      ;
; 0.690 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.955      ;
; 0.690 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.955      ;
; 0.690 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.955      ;
; 0.691 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.956      ;
; 0.692 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.692 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.692 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.692 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.692 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.692 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.957      ;
; 0.693 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.958      ;
; 0.693 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.958      ;
; 0.693 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.958      ;
; 0.694 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.959      ;
; 0.696 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.961      ;
; 0.696 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.961      ;
; 0.697 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.962      ;
; 0.698 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.963      ;
; 0.698 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.963      ;
; 0.699 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
; 0.699 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.964      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_call                              ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_call                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]                      ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[7]                                     ; interrupt_controller:intcon_inst|status[7]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer_inst|count_active                                                  ; timer:timer_inst|count_active                                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[3]                                     ; interrupt_controller:intcon_inst|status[3]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[0]                                     ; interrupt_controller:intcon_inst|status[0]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|uart_gen2:uart_inst|rx_active                          ; serial_gen2:serial_inst|uart_gen2:uart_inst|rx_active                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[6]                                     ; interrupt_controller:intcon_inst|status[6]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]                  ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done                          ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|tx_active                                               ; keyboard:keyboard_inst|tx_active                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit                       ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[10]                                    ; interrupt_controller:intcon_inst|status[10]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; interrupt_controller:intcon_inst|status[14]                                    ; interrupt_controller:intcon_inst|status[14]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[0]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[0]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[1]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[1]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[2]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[2]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[0]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[1]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[2]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_ALL_WAIT ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_ALL_WAIT ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[0]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[0]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[1]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[1]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[2]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[2]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[0]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[2]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[2]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[2]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_REFRESH_WAIT       ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_REFRESH_WAIT       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[0]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[0]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[1]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[1]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[2]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[2]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|refresh_flag                       ; sdram_controller_gen2:SDRAM_controller_inst|refresh_flag                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|read_active                                             ; iomm16_gen2:IOMM_inst2|read_active                                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|read_pending                                            ; iomm16_gen2:IOMM_inst2|read_pending                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|wren                               ; sdram_controller_gen2:SDRAM_controller_inst|wren                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[3]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[3]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_INIT_WAIT          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_INIT_WAIT          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_WAIT     ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_WAIT     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_MODE_WAIT          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_MODE_WAIT          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_WRITE_NOP          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_WRITE_NOP          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[0]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[1]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|write_active                                            ; iomm16_gen2:IOMM_inst2|write_active                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[0]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[1]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[2]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[2]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[0]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[1]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[2]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|write_pending                                           ; iomm16_gen2:IOMM_inst2|write_pending                                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[0]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[0]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[1]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[1]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[2]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[2]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[3]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[3]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[1]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[2]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[0]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_ACTIVATE_WAIT      ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_ACTIVATE_WAIT      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_READ               ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_READ               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_FROM_MEM             ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_FROM_MEM             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_IDLE                 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_IDLE                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_TO_MEM               ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_TO_MEM               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[1]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out                           ; sdram_controller_gen2:SDRAM_controller_inst|gate_out                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IOMM:IOMM_inst0|read_active                                                    ; IOMM:IOMM_inst0|read_active                                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IOMM:IOMM_inst0|write_active                                                   ; IOMM:IOMM_inst0|write_active                                                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|p1_req_flag                         ; DE2_flash_controller:flash_controller_inst|p1_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE               ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE              ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RESET                 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RESET                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|p1_ready                            ; DE2_flash_controller:flash_controller_inst|p1_ready                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_flash_controller:flash_controller_inst|flash_gate_out                      ; DE2_flash_controller:flash_controller_inst|flash_gate_out                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IOMM:IOMM_inst1|write_active                                                   ; IOMM:IOMM_inst1|write_active                                                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IOMM:IOMM_inst1|read_active                                                    ; IOMM:IOMM_inst1|read_active                                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|p1_req_flag                                      ; DE2_SRAM_controller:SRAM_inst|p1_req_flag                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[0]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[0]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[1]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[1]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[2]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[2]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                ; DE2_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|p1_ready                                         ; DE2_SRAM_controller:SRAM_inst|p1_ready                                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out                                    ; DE2_SRAM_controller:SRAM_inst|sram_gate_out                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; keyboard:keyboard_inst|tx_overwrite                                            ; keyboard:keyboard_inst|tx_overwrite                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[0]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[0]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[0]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[0]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[1]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[1]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[1]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[1]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[3]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[3]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[3]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[3]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serial_gen2:serial_inst|tx_overwrite                                           ; serial_gen2:serial_inst|tx_overwrite                                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'mem_clk'                                                                                                                                                    ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 2.413 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.582      ; 3.795      ;
; 2.448 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 3.839      ;
; 2.722 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.601      ; 4.123      ;
; 2.728 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.602      ; 4.130      ;
; 2.732 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.582      ; 4.114      ;
; 2.733 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.107      ;
; 2.735 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.602      ; 4.137      ;
; 2.740 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.582      ; 4.122      ;
; 2.745 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.602      ; 4.147      ;
; 2.750 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.124      ;
; 2.760 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.134      ;
; 2.767 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.141      ;
; 2.776 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.150      ;
; 2.776 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.602      ; 4.178      ;
; 2.781 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.601      ; 4.182      ;
; 2.784 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.158      ;
; 2.791 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.575      ; 4.166      ;
; 2.798 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.575      ; 4.173      ;
; 2.805 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.179      ;
; 2.808 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.574      ; 4.182      ;
; 2.813 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.602      ; 4.215      ;
; 2.953 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.353      ;
; 2.960 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.360      ;
; 2.969 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.369      ;
; 2.974 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.374      ;
; 2.976 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.376      ;
; 3.007 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.407      ;
; 3.101 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.601      ; 4.502      ;
; 3.230 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.621      ;
; 3.244 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.589      ; 4.633      ;
; 3.272 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.589      ; 4.661      ;
; 3.275 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.589      ; 4.664      ;
; 3.277 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.677      ;
; 3.280 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.590      ; 4.670      ;
; 3.295 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.600      ; 4.695      ;
; 3.320 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.590      ; 4.710      ;
; 3.545 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.936      ;
; 3.549 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.940      ;
; 3.549 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.940      ;
; 3.552 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.943      ;
; 3.556 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.947      ;
; 3.556 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.947      ;
; 3.556 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.947      ;
; 3.556 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.947      ;
; 3.559 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.950      ;
; 3.559 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.950      ;
; 3.575 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.966      ;
; 3.575 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.966      ;
; 3.575 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.966      ;
; 3.582 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.973      ;
; 3.582 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.591      ; 4.973      ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                             ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[11]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[12]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[14]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[14]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[30]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[9]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[7]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[23]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[5]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[6]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[7]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[21]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[27]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[28]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[28]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[30]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[30]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[30]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[30]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[14]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[18]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[19]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[19]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[20]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[25]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 5.636      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[25]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 5.640      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[26]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[26]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[26]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[26]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[26]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.637      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[0]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[31]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[31]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 5.635      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|regf_wren2                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.024      ; 5.643      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[13]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.638      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|address_select1                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 5.644      ;
; 14.417 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|address_select2                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 5.644      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 5.628      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 5.616      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 5.611      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 5.611      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 5.611      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|decoder_prev_hazard           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 5.643      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[10]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[12]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[13]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[13]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[27]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[27]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[9]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 5.628      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 5.643      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[8]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 5.643      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 5.628      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[23]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[23]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[23]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 5.632      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[6]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[22]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 5.632      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[22]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[22]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[22]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[22]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 5.632      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[5]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 5.628      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 5.637      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
; 14.418 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[4]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 5.636      ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 3.996      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.994      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.994      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.994      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.994      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 4.002      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 4.002      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 4.002      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 4.002      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 4.002      ;
; 36.043 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 3.995      ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                  ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 3.726 ; rst       ; keyboard:keyboard_inst|tx_active                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 4.003      ;
; 3.726 ; rst       ; serial_gen2:serial_inst|to_cpu[6]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; keyboard:keyboard_inst|to_CPU[6]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 4.013      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_active                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.986      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_pending                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.986      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_active                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.986      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_pending                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.986      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[0]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[1]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[2]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[3]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[3]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[4]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[5]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[5]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[6]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[7]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[7]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[8]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[9]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[0]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[1]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[1]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[2]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[3]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[3]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[4]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[4]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[5]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[6]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[6]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[7]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[7]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[8]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[9]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[9]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[10]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[11]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[12]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[12]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[13]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[14]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[14]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[15]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[15]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[0]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.002      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[10]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[11]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[12]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[12]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[13]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[14]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[14]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[15]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[0]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[1]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[2]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[3]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[4]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[5]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 4.009      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 4.012      ;
; 3.726 ; rst       ; iomm16_gen2:IOMM_inst2|to_cpu[6]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.987      ;
; 3.726 ; rst       ; IOMM:IOMM_inst0|read_active                                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; IOMM:IOMM_inst0|write_active                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|prev_p1_req           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|p1_req_flag           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_INIT          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_WRITE   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 4.008      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.006      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
; 3.726 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.007      ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.996      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.994      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.994      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.994      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.994      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 4.002      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 4.002      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 4.002      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 4.002      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 4.002      ;
; 3.727 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.995      ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg4  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 17.223 ; 20.000       ; 2.777          ; Port Rate        ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'mem_clk'                                             ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; mem_clk ; Rise       ; sdram_clk ;
+--------+--------------+----------------+-----------+---------+------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex7_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex7_q[0] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 6.504 ; 6.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 6.004 ; 6.004 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 6.049 ; 6.049 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 6.077 ; 6.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 6.103 ; 6.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 6.276 ; 6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 6.504 ; 6.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 6.471 ; 6.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 6.383 ; 6.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.878 ; 5.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.767 ; 5.767 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.759 ; 5.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.904 ; 5.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.788 ; 5.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.907 ; 5.907 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.800 ; 5.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.814 ; 5.814 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.821 ; 5.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.805 ; 5.805 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 6.145 ; 6.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.798 ; 5.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.800 ; 5.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.953 ; 5.953 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 6.487 ; 6.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 6.481 ; 6.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 6.367 ; 6.367 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 6.401 ; 6.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 6.487 ; 6.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 5.988 ; 5.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 6.126 ; 6.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 6.136 ; 6.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 5.744 ; 5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.941 ; 5.941 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.789 ; 5.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.782 ; 5.782 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.796 ; 5.796 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.919 ; 5.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.919 ; 5.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.548 ; 5.548 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.684 ; 5.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -5.774 ; -5.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -5.774 ; -5.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -5.819 ; -5.819 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -5.847 ; -5.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -5.873 ; -5.873 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -6.046 ; -6.046 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -6.274 ; -6.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -6.241 ; -6.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -6.153 ; -6.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -5.529 ; -5.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -5.648 ; -5.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -5.537 ; -5.537 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -5.529 ; -5.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -5.674 ; -5.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -5.558 ; -5.558 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -5.677 ; -5.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -5.534 ; -5.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -5.570 ; -5.570 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -5.584 ; -5.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -5.591 ; -5.591 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -5.575 ; -5.575 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -5.915 ; -5.915 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -5.568 ; -5.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -5.570 ; -5.570 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -5.723 ; -5.723 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -5.969 ; -5.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -5.318 ; -5.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -6.251 ; -6.251 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -6.137 ; -6.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -6.171 ; -6.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -6.257 ; -6.257 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -5.758 ; -5.758 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -5.896 ; -5.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -5.906 ; -5.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -5.514 ; -5.514 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -5.711 ; -5.711 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -5.559 ; -5.559 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -5.552 ; -5.552 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -5.566 ; -5.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -5.689 ; -5.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -5.689 ; -5.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -5.318 ; -5.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -5.454 ; -5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 4.750 ; 4.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 4.750 ; 4.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 4.517 ; 4.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 4.571 ; 4.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 4.541 ; 4.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 4.538 ; 4.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 4.503 ; 4.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 4.295 ; 4.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 4.306 ; 4.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.342 ; 4.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 4.072 ; 4.072 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 4.058 ; 4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 4.054 ; 4.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 4.263 ; 4.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.283 ; 4.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.264 ; 4.264 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.262 ; 4.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 4.797 ; 4.797 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.535 ; 4.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.797 ; 4.797 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.735 ; 4.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.779 ; 4.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.540 ; 4.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.299 ; 4.299 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.533 ; 4.533 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 4.476 ; 4.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 4.435 ; 4.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 4.418 ; 4.418 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 4.476 ; 4.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.428 ; 4.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 4.400 ; 4.400 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 4.408 ; 4.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 4.116 ; 4.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 4.081 ; 4.081 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 4.466 ; 4.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 4.466 ; 4.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 4.943 ; 4.943 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.963 ; 4.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.390 ; 4.390 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.628 ; 4.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 4.637 ; 4.637 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 4.396 ; 4.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.621 ; 4.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 4.642 ; 4.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 4.413 ; 4.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 4.675 ; 4.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 4.449 ; 4.449 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 4.644 ; 4.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.769 ; 4.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.945 ; 4.945 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.963 ; 4.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 4.948 ; 4.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 4.912 ; 4.912 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 4.940 ; 4.940 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 4.813 ; 4.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 4.811 ; 4.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 4.794 ; 4.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 4.791 ; 4.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 4.813 ; 4.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 4.740 ; 4.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 4.798 ; 4.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 4.802 ; 4.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 4.812 ; 4.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 4.737 ; 4.737 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 4.749 ; 4.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 4.546 ; 4.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 4.521 ; 4.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 4.645 ; 4.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 4.500 ; 4.500 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 4.586 ; 4.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 4.545 ; 4.545 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 4.502 ; 4.502 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.375 ; 4.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.290 ; 4.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.086 ; 4.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.079 ; 4.079 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.061 ; 4.061 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.317 ; 4.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.375 ; 4.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.359 ; 4.359 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.083 ; 4.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.080 ; 4.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.076 ; 4.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.078 ; 4.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.065 ; 4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.067 ; 4.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.364 ; 4.364 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.479 ; 4.479 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.868 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.868 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 4.750 ; 4.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 4.517 ; 4.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 4.571 ; 4.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 4.541 ; 4.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 4.538 ; 4.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 4.503 ; 4.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 4.295 ; 4.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 4.306 ; 4.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.342 ; 4.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 4.072 ; 4.072 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 4.058 ; 4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 4.054 ; 4.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 4.263 ; 4.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.283 ; 4.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.264 ; 4.264 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.262 ; 4.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 4.535 ; 4.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.535 ; 4.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.797 ; 4.797 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.735 ; 4.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.779 ; 4.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.540 ; 4.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.299 ; 4.299 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.533 ; 4.533 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 4.081 ; 4.081 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 4.435 ; 4.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 4.418 ; 4.418 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 4.476 ; 4.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.428 ; 4.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 4.400 ; 4.400 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 4.408 ; 4.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 4.116 ; 4.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 4.081 ; 4.081 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 4.466 ; 4.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 4.943 ; 4.943 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.390 ; 4.390 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.390 ; 4.390 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.628 ; 4.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 4.637 ; 4.637 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 4.396 ; 4.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.621 ; 4.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 4.642 ; 4.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 4.413 ; 4.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 4.675 ; 4.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 4.449 ; 4.449 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 4.644 ; 4.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.769 ; 4.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.945 ; 4.945 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.963 ; 4.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 4.948 ; 4.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 4.948 ; 4.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 4.912 ; 4.912 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 4.940 ; 4.940 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 4.500 ; 4.500 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 4.811 ; 4.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 4.794 ; 4.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 4.791 ; 4.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 4.813 ; 4.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 4.740 ; 4.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 4.798 ; 4.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 4.802 ; 4.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 4.812 ; 4.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 4.737 ; 4.737 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 4.749 ; 4.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 4.546 ; 4.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 4.521 ; 4.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 4.645 ; 4.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 4.500 ; 4.500 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 4.586 ; 4.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 4.545 ; 4.545 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 4.502 ; 4.502 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.061 ; 4.061 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.290 ; 4.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.086 ; 4.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.079 ; 4.079 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.061 ; 4.061 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.317 ; 4.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.375 ; 4.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.359 ; 4.359 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.083 ; 4.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.080 ; 4.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.076 ; 4.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.078 ; 4.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.065 ; 4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.067 ; 4.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.364 ; 4.364 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.479 ; 4.479 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.868 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.868 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.898 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.220 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.250 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.250 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.213 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.217 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.217 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.227 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.227 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.898 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.529 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.539 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.525 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.505 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.241 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.455 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.455 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.218 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.268 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.268 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.247 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.247 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.237 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.232 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.834 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.854 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.861 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.898 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.220 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.250 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.250 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.224 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.213 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.243 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.217 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.217 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.227 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.227 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.898 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.529 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.539 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.525 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.505 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.241 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.455 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.455 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.218 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.268 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.268 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.020 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.247 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.247 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.237 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.232 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.898     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.220     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.250     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.250     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.213     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.217     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.217     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.227     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.227     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.898     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.529     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.539     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.525     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.505     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.241     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.455     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.455     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.218     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.268     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.268     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.247     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.247     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.237     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.232     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.834     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.854     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.861     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.898     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.220     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.250     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.250     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.224     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.213     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.243     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.217     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.217     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.227     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.227     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.898     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.529     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.539     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.525     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.505     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.241     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.455     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.455     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.218     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.268     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.268     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.020     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.247     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.247     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.237     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.232     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 10.167 ; 0.000         ;
; mem_clk                              ; 16.088 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 19.461 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; mem_clk                              ; 1.071 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Recovery Summary                                   ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 16.967 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 37.744 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Removal Summary                                   ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 2.135 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 2.136 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[2] ; 10.000 ; 0.000         ;
; clk                                  ; 10.000 ; 0.000         ;
; mem_clk                              ; 17.223 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 10.167 ; sdram_dq[15]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.739      ;
; 10.189 ; sdram_dq[11]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.717      ;
; 10.262 ; sdram_dq[14]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.644      ;
; 10.306 ; sdram_dq[5]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.600      ;
; 10.307 ; sdram_dq[3]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.599      ;
; 10.316 ; sdram_dq[0]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.590      ;
; 10.343 ; sdram_dq[9]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.563      ;
; 10.353 ; sdram_dq[10]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.553      ;
; 10.359 ; sdram_dq[8]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.547      ;
; 10.360 ; sdram_dq[12]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.546      ;
; 10.360 ; sdram_dq[13]                                              ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.546      ;
; 10.363 ; sdram_dq[7]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.543      ;
; 10.378 ; sdram_dq[4]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.528      ;
; 10.387 ; sdram_dq[1]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.519      ;
; 10.391 ; sdram_dq[2]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.515      ;
; 10.395 ; sdram_dq[6]                                               ; sdram_controller_gen2:SDRAM_controller_inst|from_mem[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 3.511      ;
; 10.862 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.408      ;
; 10.862 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.408      ;
; 10.862 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[6]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.408      ;
; 10.862 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[7]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.408      ;
; 10.868 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[2]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.402      ;
; 10.868 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.402      ;
; 10.871 ; DE2_SRAM_controller:SRAM_inst|sram_a[0]                   ; sram_a[0]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.389      ;
; 10.872 ; DE2_SRAM_controller:SRAM_inst|sram_a[7]                   ; sram_a[7]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.388      ;
; 10.877 ; DE2_SRAM_controller:SRAM_inst|sram_a[3]                   ; sram_a[3]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.383      ;
; 10.881 ; DE2_SRAM_controller:SRAM_inst|sram_a[6]                   ; sram_a[6]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.379      ;
; 10.884 ; DE2_SRAM_controller:SRAM_inst|sram_a[1]                   ; sram_a[1]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.376      ;
; 10.886 ; DE2_flash_controller:flash_controller_inst|flash_data[2]  ; flash_d[2]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.382      ;
; 10.886 ; DE2_SRAM_controller:SRAM_inst|sram_a[5]                   ; sram_a[5]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.374      ;
; 10.888 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.382      ;
; 10.888 ; DE2_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.382      ;
; 10.892 ; DE2_SRAM_controller:SRAM_inst|sram_a[2]                   ; sram_a[2]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.368      ;
; 10.893 ; DE2_flash_controller:flash_controller_inst|flash_data[5]  ; flash_d[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.375      ;
; 10.894 ; DE2_flash_controller:flash_controller_inst|flash_data[7]  ; flash_d[7]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.374      ;
; 10.897 ; DE2_flash_controller:flash_controller_inst|flash_data[6]  ; flash_d[6]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.371      ;
; 10.899 ; DE2_flash_controller:flash_controller_inst|flash_data[3]  ; flash_d[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.369      ;
; 10.916 ; DE2_SRAM_controller:SRAM_inst|sram_a[9]                   ; sram_a[9]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.340      ;
; 10.923 ; DE2_flash_controller:flash_controller_inst|flash_data[4]  ; flash_d[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.345      ;
; 10.923 ; DE2_SRAM_controller:SRAM_inst|sram_a[4]                   ; sram_a[4]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.740     ; 2.337      ;
; 10.926 ; DE2_SRAM_controller:SRAM_inst|sram_a[13]                  ; sram_a[13]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.330      ;
; 10.928 ; DE2_SRAM_controller:SRAM_inst|sram_a[8]                   ; sram_a[8]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.328      ;
; 10.934 ; DE2_flash_controller:flash_controller_inst|flash_a[0]     ; flash_a[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.722     ; 2.344      ;
; 10.937 ; DE2_flash_controller:flash_controller_inst|flash_a[1]     ; flash_a[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.340      ;
; 10.993 ; DE2_SRAM_controller:SRAM_inst|sram_a[15]                  ; sram_a[15]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.263      ;
; 11.002 ; DE2_flash_controller:flash_controller_inst|flash_a[3]     ; flash_a[3]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.275      ;
; 11.003 ; DE2_SRAM_controller:SRAM_inst|sram_a[11]                  ; sram_a[11]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.253      ;
; 11.008 ; DE2_SRAM_controller:SRAM_inst|sram_a[10]                  ; sram_a[10]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.248      ;
; 11.010 ; DE2_flash_controller:flash_controller_inst|flash_data[1]  ; flash_d[1]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.258      ;
; 11.011 ; DE2_SRAM_controller:SRAM_inst|sram_a[16]                  ; sram_a[16]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.261      ;
; 11.016 ; DE2_flash_controller:flash_controller_inst|flash_data[0]  ; flash_d[0]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.252      ;
; 11.017 ; DE2_flash_controller:flash_controller_inst|flash_a[4]     ; flash_a[4]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.260      ;
; 11.017 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[1]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.251      ;
; 11.020 ; DE2_flash_controller:flash_controller_inst|flash_a[5]     ; flash_a[5]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.257      ;
; 11.020 ; DE2_SRAM_controller:SRAM_inst|sram_a[12]                  ; sram_a[12]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.236      ;
; 11.022 ; DE2_flash_controller:flash_controller_inst|flash_we_n     ; flash_we_n                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.729     ; 2.249      ;
; 11.025 ; DE2_flash_controller:flash_controller_inst|flash_oe_n     ; flash_oe_n                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.245      ;
; 11.027 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[0]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.241      ;
; 11.028 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[2]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.240      ;
; 11.033 ; DE2_flash_controller:flash_controller_inst|flash_a[2]     ; flash_a[2]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.244      ;
; 11.039 ; DE2_SRAM_controller:SRAM_inst|sram_a[17]                  ; sram_a[17]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.233      ;
; 11.045 ; DE2_SRAM_controller:SRAM_inst|sram_a[14]                  ; sram_a[14]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.744     ; 2.211      ;
; 11.048 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[3]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.220      ;
; 11.053 ; DE2_SRAM_controller:SRAM_inst|sram_we_n                   ; sram_we_n                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.215      ;
; 11.055 ; DE2_flash_controller:flash_controller_inst|flash_a[7]     ; flash_a[7]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.222      ;
; 11.067 ; DE2_SRAM_controller:SRAM_inst|sram_oe_n                   ; sram_oe_n                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.201      ;
; 11.074 ; DE2_flash_controller:flash_controller_inst|flash_a[6]     ; flash_a[6]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.203      ;
; 11.086 ; DE2_SRAM_controller:SRAM_inst|sram_data[6]                ; sram_d[6]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.176      ;
; 11.096 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[5]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.172      ;
; 11.096 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[6]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.172      ;
; 11.096 ; DE2_SRAM_controller:SRAM_inst|sram_data[15]               ; sram_d[15]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.176      ;
; 11.098 ; DE2_SRAM_controller:SRAM_inst|sram_data[7]                ; sram_d[7]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.164      ;
; 11.104 ; DE2_flash_controller:flash_controller_inst|flash_a[10]    ; flash_a[10]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.173      ;
; 11.117 ; DE2_SRAM_controller:SRAM_inst|sram_data[5]                ; sram_d[5]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.145      ;
; 11.126 ; DE2_flash_controller:flash_controller_inst|flash_reset_n  ; flash_reset_n                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.144      ;
; 11.127 ; DE2_SRAM_controller:SRAM_inst|sram_data[0]                ; sram_d[0]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.135      ;
; 11.128 ; DE2_flash_controller:flash_controller_inst|flash_a[9]     ; flash_a[9]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.149      ;
; 11.129 ; DE2_flash_controller:flash_controller_inst|flash_a[11]    ; flash_a[11]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.148      ;
; 11.135 ; DE2_flash_controller:flash_controller_inst|flash_a[8]     ; flash_a[8]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.723     ; 2.142      ;
; 11.135 ; DE2_SRAM_controller:SRAM_inst|sram_data[14]               ; sram_d[14]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.137      ;
; 11.137 ; DE2_SRAM_controller:SRAM_inst|sram_data[4]                ; sram_d[4]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.125      ;
; 11.144 ; DE2_flash_controller:flash_controller_inst|flash_a[19]    ; flash_a[19]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.126      ;
; 11.149 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[8]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.119      ;
; 11.149 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[9]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.119      ;
; 11.155 ; DE2_flash_controller:flash_controller_inst|flash_a[21]    ; flash_a[21]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.115      ;
; 11.156 ; DE2_flash_controller:flash_controller_inst|flash_a[20]    ; flash_a[20]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.114      ;
; 11.157 ; DE2_flash_controller:flash_controller_inst|flash_a[18]    ; flash_a[18]                                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.730     ; 2.113      ;
; 11.166 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[12]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.102      ;
; 11.166 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[13]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.102      ;
; 11.176 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[14]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.092      ;
; 11.177 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[15]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.091      ;
; 11.184 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[4]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.084      ;
; 11.199 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[7]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.732     ; 2.069      ;
; 11.212 ; DE2_SRAM_controller:SRAM_inst|sram_data[1]                ; sram_d[1]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.050      ;
; 11.213 ; DE2_SRAM_controller:SRAM_inst|sram_data[2]                ; sram_d[2]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.738     ; 2.049      ;
; 11.221 ; DE2_SRAM_controller:SRAM_inst|sram_data[8]                ; sram_d[8]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.051      ;
; 11.221 ; DE2_SRAM_controller:SRAM_inst|sram_data[9]                ; sram_d[9]                                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.051      ;
; 11.221 ; DE2_SRAM_controller:SRAM_inst|sram_data[10]               ; sram_d[10]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.051      ;
; 11.223 ; DE2_SRAM_controller:SRAM_inst|sram_data[11]               ; sram_d[11]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.049      ;
; 11.230 ; DE2_SRAM_controller:SRAM_inst|sram_data[13]               ; sram_d[13]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.042      ;
; 11.231 ; DE2_SRAM_controller:SRAM_inst|sram_data[12]               ; sram_d[12]                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.728     ; 2.041      ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'mem_clk'                                                                                                                                                    ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 16.088 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.532      ;
; 16.088 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.532      ;
; 16.093 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.527      ;
; 16.093 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.527      ;
; 16.093 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.527      ;
; 16.107 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.513      ;
; 16.107 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.513      ;
; 16.113 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.507      ;
; 16.113 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.507      ;
; 16.113 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.507      ;
; 16.113 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.507      ;
; 16.117 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.503      ;
; 16.117 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.503      ;
; 16.118 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.502      ;
; 16.123 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.497      ;
; 16.180 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.121      ; 2.441      ;
; 16.209 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.119      ; 2.410      ;
; 16.214 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.119      ; 2.405      ;
; 16.214 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.415      ;
; 16.218 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.411      ;
; 16.220 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.121      ; 2.401      ;
; 16.232 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.119      ; 2.387      ;
; 16.271 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.120      ; 2.349      ;
; 16.289 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.131      ; 2.342      ;
; 16.336 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.293      ;
; 16.339 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.290      ;
; 16.354 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.275      ;
; 16.371 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.258      ;
; 16.373 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.256      ;
; 16.381 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.129      ; 2.248      ;
; 16.412 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.106      ; 2.194      ;
; 16.413 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.192      ;
; 16.415 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.190      ;
; 16.415 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.106      ; 2.191      ;
; 16.426 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.132      ; 2.206      ;
; 16.434 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.171      ;
; 16.439 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.131      ; 2.192      ;
; 16.442 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.132      ; 2.190      ;
; 16.446 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.159      ;
; 16.454 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.151      ;
; 16.454 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.151      ;
; 16.456 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.149      ;
; 16.469 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.113      ; 2.144      ;
; 16.471 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.132      ; 2.161      ;
; 16.473 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.113      ; 2.140      ;
; 16.474 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.105      ; 2.131      ;
; 16.479 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.132      ; 2.153      ;
; 16.483 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.132      ; 2.149      ;
; 16.494 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.131      ; 2.137      ;
; 16.599 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.121      ; 2.022      ;
; 16.629 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.113      ; 1.984      ;
+--------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 19.461 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.570      ;
; 19.461 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.570      ;
; 19.462 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.569      ;
; 19.462 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.569      ;
; 19.462 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.569      ;
; 19.462 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.569      ;
; 19.463 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.568      ;
; 19.464 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.567      ;
; 19.464 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.567      ;
; 19.465 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.566      ;
; 19.465 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.566      ;
; 19.465 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.566      ;
; 19.466 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.565      ;
; 19.466 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.565      ;
; 19.467 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.564      ;
; 19.467 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.564      ;
; 19.467 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.564      ;
; 19.467 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.564      ;
; 19.469 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.562      ;
; 19.469 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.562      ;
; 19.470 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.561      ;
; 19.470 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.561      ;
; 19.470 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.561      ;
; 19.471 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.560      ;
; 19.471 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.560      ;
; 19.472 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.559      ;
; 19.472 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.559      ;
; 19.473 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.558      ;
; 19.473 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.558      ;
; 19.474 ; hex_indicators_l[7]  ; DE2_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.557      ;
; 19.474 ; hex_indicators_h[2]  ; DE2_hex_driver:hex_inst|hex4_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.557      ;
; 19.474 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.557      ;
; 19.474 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.557      ;
; 19.474 ; hex_indicators_h[15] ; DE2_hex_driver:hex_inst|hex7_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.557      ;
; 19.475 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.556      ;
; 19.475 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.556      ;
; 19.475 ; hex_indicators_h[12] ; DE2_hex_driver:hex_inst|hex7_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.556      ;
; 19.476 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.555      ;
; 19.476 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.555      ;
; 19.477 ; hex_indicators_l[1]  ; DE2_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.554      ;
; 19.477 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.554      ;
; 19.478 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.553      ;
; 19.478 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.553      ;
; 19.478 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.553      ;
; 19.479 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.552      ;
; 19.479 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.552      ;
; 19.480 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.551      ;
; 19.481 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.550      ;
; 19.481 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.550      ;
; 19.482 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.549      ;
; 19.482 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.549      ;
; 19.482 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.549      ;
; 19.483 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.548      ;
; 19.483 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.548      ;
; 19.484 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.547      ;
; 19.484 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.547      ;
; 19.484 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.547      ;
; 19.485 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.546      ;
; 19.485 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.546      ;
; 19.485 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.546      ;
; 19.485 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.546      ;
; 19.485 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.546      ;
; 19.486 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.545      ;
; 19.486 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.545      ;
; 19.486 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.545      ;
; 19.487 ; hex_indicators_h[4]  ; DE2_hex_driver:hex_inst|hex5_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.487 ; hex_indicators_l[11] ; DE2_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.544      ;
; 19.488 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.488 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.488 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.488 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.488 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.488 ; hex_indicators_h[7]  ; DE2_hex_driver:hex_inst|hex5_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.543      ;
; 19.489 ; hex_indicators_h[10] ; DE2_hex_driver:hex_inst|hex6_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.489 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.489 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.489 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.489 ; hex_indicators_l[10] ; DE2_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.489 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.542      ;
; 19.490 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.541      ;
; 19.490 ; hex_indicators_h[3]  ; DE2_hex_driver:hex_inst|hex4_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.541      ;
; 19.491 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.540      ;
; 19.491 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.540      ;
; 19.491 ; hex_indicators_l[6]  ; DE2_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.540      ;
; 19.492 ; hex_indicators_l[12] ; DE2_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.539      ;
; 19.492 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.539      ;
; 19.492 ; hex_indicators_l[2]  ; DE2_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.539      ;
; 19.492 ; hex_indicators_h[8]  ; DE2_hex_driver:hex_inst|hex6_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.539      ;
; 19.493 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.538      ;
; 19.494 ; hex_indicators_h[0]  ; DE2_hex_driver:hex_inst|hex4_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.537      ;
; 19.494 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.537      ;
; 19.494 ; hex_indicators_h[13] ; DE2_hex_driver:hex_inst|hex7_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.537      ;
; 19.494 ; hex_indicators_l[6]  ; DE2_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.537      ;
; 19.494 ; hex_indicators_h[0]  ; DE2_hex_driver:hex_inst|hex4_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 0.537      ;
+--------+----------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_3_count[0] ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[3]     ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_2_count[0] ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[2]     ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_1_count[0] ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[1]     ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_0_count[0] ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[0]     ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; button_debounce:debounce_inst|button_1_count[3] ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; button_debounce:debounce_inst|clk_div[15]       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; button_debounce:debounce_inst|button_0_count[3] ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.256 ; button_debounce:debounce_inst|button_2_count[3] ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.409      ;
; 0.259 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.410      ;
; 0.260 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.411      ;
; 0.261 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.412      ;
; 0.262 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.413      ;
; 0.262 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.413      ;
; 0.262 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.413      ;
; 0.262 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.413      ;
; 0.263 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.414      ;
; 0.264 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.415      ;
; 0.264 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.415      ;
; 0.264 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.415      ;
; 0.265 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.416      ;
; 0.267 ; switch_s[0]                                     ; rst_s                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.419      ;
; 0.267 ; hex_indicators_l[0]                             ; DE2_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.418      ;
; 0.267 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.418      ;
; 0.267 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.418      ;
; 0.267 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.418      ;
; 0.267 ; hex_indicators_h[11]                            ; DE2_hex_driver:hex_inst|hex6_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.418      ;
; 0.268 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.419      ;
; 0.268 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.419      ;
; 0.269 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.420      ;
; 0.269 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.420      ;
; 0.269 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.420      ;
; 0.270 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.421      ;
; 0.270 ; hex_indicators_l[13]                            ; DE2_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.421      ;
; 0.270 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.421      ;
; 0.270 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.421      ;
; 0.270 ; hex_indicators_h[1]                             ; DE2_hex_driver:hex_inst|hex4_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.421      ;
; 0.275 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.426      ;
; 0.276 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.427      ;
; 0.276 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.427      ;
; 0.276 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.427      ;
; 0.276 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.427      ;
; 0.277 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.428      ;
; 0.279 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.430      ;
; 0.279 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.430      ;
; 0.279 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.430      ;
; 0.279 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.430      ;
; 0.280 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.431      ;
; 0.280 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.431      ;
; 0.281 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.432      ;
; 0.281 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.432      ;
; 0.282 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.433      ;
; 0.283 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.434      ;
; 0.283 ; hex_indicators_l[8]                             ; DE2_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.434      ;
; 0.283 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.434      ;
; 0.283 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.434      ;
; 0.284 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.435      ;
; 0.284 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.435      ;
; 0.284 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.435      ;
; 0.285 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.436      ;
; 0.285 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.436      ;
; 0.285 ; hex_indicators_h[14]                            ; DE2_hex_driver:hex_inst|hex7_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.436      ;
; 0.286 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.437      ;
; 0.286 ; hex_indicators_l[4]                             ; DE2_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.437      ;
; 0.286 ; hex_indicators_h[6]                             ; DE2_hex_driver:hex_inst|hex5_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.437      ;
; 0.313 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.313 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.313 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.313 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.314 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.465      ;
; 0.314 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.465      ;
; 0.315 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.315 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.315 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.315 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.315 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.316 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.467      ;
; 0.317 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.468      ;
; 0.318 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.469      ;
; 0.319 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.470      ;
; 0.320 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.471      ;
; 0.320 ; hex_indicators_l[9]                             ; DE2_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.471      ;
; 0.321 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.472      ;
; 0.321 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.472      ;
; 0.322 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.322 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.322 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.322 ; hex_indicators_l[5]                             ; DE2_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.322 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.322 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.323 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; hex_indicators_h[9]                             ; DE2_hex_driver:hex_inst|hex6_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; hex_indicators_l[15]                            ; DE2_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; hex_indicators_h[5]                             ; DE2_hex_driver:hex_inst|hex5_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_call                              ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_call                              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]                      ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[7]                                     ; interrupt_controller:intcon_inst|status[7]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer_inst|count_active                                                  ; timer:timer_inst|count_active                                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[3]                                     ; interrupt_controller:intcon_inst|status[3]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[0]                                     ; interrupt_controller:intcon_inst|status[0]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|uart_gen2:uart_inst|rx_active                          ; serial_gen2:serial_inst|uart_gen2:uart_inst|rx_active                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[6]                                     ; interrupt_controller:intcon_inst|status[6]                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]                        ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]                  ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done                          ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|tx_active                                               ; keyboard:keyboard_inst|tx_active                                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]                         ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit                       ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[10]                                    ; interrupt_controller:intcon_inst|status[10]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[14]                                    ; interrupt_controller:intcon_inst|status[14]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[0]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[0]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[1]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[1]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[2]                             ; serial_gen2:serial_inst|fifo:rx_queue|read_addr[2]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]                         ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[0]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[1]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[2]                ; sdram_controller_gen2:SDRAM_controller_inst|cycles_remaining[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_ALL_WAIT ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_ALL_WAIT ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[0]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[0]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[1]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[1]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[2]                           ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|read_addr[2]                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[0]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[2]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[2]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[2]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_REFRESH_WAIT       ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_REFRESH_WAIT       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[0]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[0]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[1]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[1]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[2]              ; sdram_controller_gen2:SDRAM_controller_inst|init_refresh_count[2]              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|refresh_flag                       ; sdram_controller_gen2:SDRAM_controller_inst|refresh_flag                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|read_active                                             ; iomm16_gen2:IOMM_inst2|read_active                                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|read_pending                                            ; iomm16_gen2:IOMM_inst2|read_pending                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|wren                               ; sdram_controller_gen2:SDRAM_controller_inst|wren                               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[3]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[3]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_INIT_WAIT          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_INIT_WAIT          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_WAIT     ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_PRECHARGE_WAIT     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_MODE_WAIT          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_MODE_WAIT          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_WRITE_NOP          ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_WRITE_NOP          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[0]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[1]                     ; sdram_controller_gen2:SDRAM_controller_inst|burst_count[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|write_active                                            ; iomm16_gen2:IOMM_inst2|write_active                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[0]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[1]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[2]                          ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|read_addr[2]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[0]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[1]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[2]                         ; iomm16_gen2:IOMM_inst2|fifo:write_buffer|write_addr[2]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|write_pending                                           ; iomm16_gen2:IOMM_inst2|write_pending                                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[0]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[0]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[1]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[1]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[2]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[2]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[3]                    ; sdram_controller_gen2:SDRAM_controller_inst|has_open_row[3]                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[1]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[2]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[0]                     ; sdram_controller_gen2:SDRAM_controller_inst|cycle_count[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_ACTIVATE_WAIT      ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_ACTIVATE_WAIT      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_READ               ; sdram_controller_gen2:SDRAM_controller_inst|cmd_state.S_CMD_READ               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_FROM_MEM             ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_FROM_MEM             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_IDLE                 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_IDLE                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_TO_MEM               ; sdram_controller_gen2:SDRAM_controller_inst|io_state.S_IO_TO_MEM               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[1]                          ; iomm16_gen2:IOMM_inst2|fifo:read_buffer|write_addr[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out                           ; sdram_controller_gen2:SDRAM_controller_inst|gate_out                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|read_active                                                    ; IOMM:IOMM_inst0|read_active                                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|write_active                                                   ; IOMM:IOMM_inst0|write_active                                                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|p1_req_flag                         ; DE2_flash_controller:flash_controller_inst|p1_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE               ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE              ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE              ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RESET                 ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RESET                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|p1_ready                            ; DE2_flash_controller:flash_controller_inst|p1_ready                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_flash_controller:flash_controller_inst|flash_gate_out                      ; DE2_flash_controller:flash_controller_inst|flash_gate_out                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|write_active                                                   ; IOMM:IOMM_inst1|write_active                                                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|read_active                                                    ; IOMM:IOMM_inst1|read_active                                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|p1_req_flag                                      ; DE2_SRAM_controller:SRAM_inst|p1_req_flag                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[0]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[0]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[1]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[1]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|sram_cycle[2]                                    ; DE2_SRAM_controller:SRAM_inst|sram_cycle[2]                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                ; DE2_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|p1_ready                                         ; DE2_SRAM_controller:SRAM_inst|p1_ready                                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE2_SRAM_controller:SRAM_inst|sram_gate_out                                    ; DE2_SRAM_controller:SRAM_inst|sram_gate_out                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|tx_overwrite                                            ; keyboard:keyboard_inst|tx_overwrite                                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[0]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[0]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[0]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[0]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[1]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[1]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[1]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[1]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[3]                             ; serial_gen2:serial_inst|fifo:tx_queue|read_addr[3]                             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[3]                            ; serial_gen2:serial_inst|fifo:tx_queue|write_addr[3]                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_gen2:serial_inst|tx_overwrite                                           ; serial_gen2:serial_inst|tx_overwrite                                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'mem_clk'                                                                                                                                                    ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 1.071 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.113      ; 1.984      ;
; 1.101 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.121      ; 2.022      ;
; 1.206 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.131      ; 2.137      ;
; 1.217 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.132      ; 2.149      ;
; 1.221 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.132      ; 2.153      ;
; 1.226 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.131      ;
; 1.227 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.113      ; 2.140      ;
; 1.229 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.132      ; 2.161      ;
; 1.231 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.113      ; 2.144      ;
; 1.244 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.149      ;
; 1.246 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.151      ;
; 1.246 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.151      ;
; 1.254 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.159      ;
; 1.258 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.132      ; 2.190      ;
; 1.261 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.131      ; 2.192      ;
; 1.266 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.171      ;
; 1.274 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.132      ; 2.206      ;
; 1.285 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.190      ;
; 1.285 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.106      ; 2.191      ;
; 1.287 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.105      ; 2.192      ;
; 1.288 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.106      ; 2.194      ;
; 1.319 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.248      ;
; 1.327 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.256      ;
; 1.329 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.258      ;
; 1.346 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.275      ;
; 1.361 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.290      ;
; 1.364 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.293      ;
; 1.411 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.131      ; 2.342      ;
; 1.429 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.349      ;
; 1.468 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.119      ; 2.387      ;
; 1.480 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.121      ; 2.401      ;
; 1.482 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.411      ;
; 1.486 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.119      ; 2.405      ;
; 1.486 ; sdram_controller_gen2:SDRAM_controller_inst|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.129      ; 2.415      ;
; 1.491 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.119      ; 2.410      ;
; 1.520 ; sdram_controller_gen2:SDRAM_controller_inst|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.121      ; 2.441      ;
; 1.577 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.497      ;
; 1.582 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.502      ;
; 1.583 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.503      ;
; 1.583 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.503      ;
; 1.587 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.507      ;
; 1.587 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.507      ;
; 1.587 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.507      ;
; 1.587 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.507      ;
; 1.593 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.513      ;
; 1.593 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.513      ;
; 1.607 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.527      ;
; 1.607 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.527      ;
; 1.607 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.527      ;
; 1.612 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.532      ;
; 1.612 ; sdram_controller_gen2:SDRAM_controller_inst|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.120      ; 2.532      ;
+-------+----------------------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                             ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 3.060      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[12]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[30]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[9]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[23]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 3.060      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[3]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 3.083      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 3.060      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 3.060      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[6]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[21]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[21]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[30]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[14]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[18]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[18]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[19]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[19]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[19]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[19]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[20]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[20]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 3.066      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[25]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.078      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[26]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[26]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[0]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|regf_wren2                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 3.085      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[13]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.080      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|take_brx_hold                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|take_brx1                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|take_jmp_hold                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|take_jmp1                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|pc_ret_hold                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|pc_ret1                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.967 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|extend_flush                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.061      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.071      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 3.054      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 3.054      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 3.054      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|decoder_prev_hazard           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.085      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[10]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[11]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[12]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[13]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[14]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[14]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[27]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[9]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.071      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.085      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[8]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.085      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.071      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[7]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 3.078      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[23]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[23]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[23]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.075      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[6]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[22]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.075      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[22]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[22]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[22]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[22]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.075      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[5]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.071      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[5]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 3.082      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[4]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.076      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.076      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[2]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 3.080      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.076      ;
; 16.968 ; button_debounce:debounce_inst|button_out[3] ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[1]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 3.079      ;
+--------+---------------------------------------------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 2.294      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 2.300      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 2.300      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 2.300      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 2.300      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 2.300      ;
; 37.744 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 2.293      ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                  ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 2.135 ; rst       ; keyboard:keyboard_inst|tx_active                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 2.299      ;
; 2.135 ; rst       ; serial_gen2:serial_inst|to_cpu[6]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; keyboard:keyboard_inst|to_CPU[6]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.308      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_active                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.282      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_pending                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.282      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_active                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.282      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_pending                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.282      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[0]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[1]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[2]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[3]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[3]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[4]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[5]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[5]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[6]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[7]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[7]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[8]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[9]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[0]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[1]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[1]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[2]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[3]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[3]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[4]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[4]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[5]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[6]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[6]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[7]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[7]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[8]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[9]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[9]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[10]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.297      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[11]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[12]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[12]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[13]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[14]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[14]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_increment[15]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_low[15]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[0]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.298      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[10]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[11]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[12]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[12]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[13]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[14]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[14]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_increment[15]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_low[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[0]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[1]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 2.301      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[2]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[3]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[4]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|write_address_high[5]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.303      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|read_address_high[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.307      ;
; 2.135 ; rst       ; iomm16_gen2:IOMM_inst2|to_cpu[6]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.282      ;
; 2.135 ; rst       ; IOMM:IOMM_inst0|read_active                                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 2.302      ;
; 2.135 ; rst       ; IOMM:IOMM_inst0|write_active                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 2.302      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|prev_p1_req           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|p1_req_flag           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_INIT          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_WRITE   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 2.305      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 2.305      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
; 2.135 ; rst       ; DE2_flash_controller:flash_controller_inst|flash_cycle[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.304      ;
+-------+-----------+------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.294      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.300      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.300      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.300      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.300      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.300      ;
; 2.136 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.293      ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_16K:main_mem|altsyncram:altsyncram_component|altsyncram_74a2:auto_generated|ram_block1a10~portb_address_reg4  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 17.223 ; 20.000       ; 2.777          ; Port Rate        ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'mem_clk'                                             ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; mem_clk ; Rise       ; sdram_clk ;
+--------+--------------+----------------+-----------+---------+------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex0_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex1_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex2_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex3_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex4_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex5_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex6_q[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex7_q[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE2_hex_driver:hex_inst|hex7_q[0] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 3.832 ; 3.832 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 3.540 ; 3.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 3.552 ; 3.552 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 3.578 ; 3.578 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 3.610 ; 3.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 3.659 ; 3.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 3.832 ; 3.832 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 3.808 ; 3.808 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 3.749 ; 3.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 3.679 ; 3.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 3.530 ; 3.530 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 3.459 ; 3.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 3.455 ; 3.455 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 3.539 ; 3.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 3.468 ; 3.468 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 3.540 ; 3.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 3.451 ; 3.451 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 3.483 ; 3.483 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 3.487 ; 3.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 3.503 ; 3.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 3.493 ; 3.493 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 3.657 ; 3.657 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 3.486 ; 3.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 3.486 ; 3.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 3.584 ; 3.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 3.679 ; 3.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 3.822 ; 3.822 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 3.822 ; 3.822 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 3.741 ; 3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 3.760 ; 3.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 3.814 ; 3.814 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 3.506 ; 3.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 3.593 ; 3.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 3.615 ; 3.615 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 3.391 ; 3.391 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 3.534 ; 3.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 3.438 ; 3.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 3.434 ; 3.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 3.443 ; 3.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 3.515 ; 3.515 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 3.513 ; 3.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 3.321 ; 3.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 3.406 ; 3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -3.432 ; -3.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -3.458 ; -3.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -3.490 ; -3.490 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -3.539 ; -3.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -3.712 ; -3.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -3.688 ; -3.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -3.629 ; -3.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -3.331 ; -3.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -3.410 ; -3.410 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -3.339 ; -3.339 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -3.335 ; -3.335 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -3.419 ; -3.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -3.348 ; -3.348 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -3.331 ; -3.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -3.363 ; -3.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -3.367 ; -3.367 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -3.383 ; -3.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -3.373 ; -3.373 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -3.537 ; -3.537 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -3.366 ; -3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -3.366 ; -3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -3.464 ; -3.464 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -3.559 ; -3.559 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -3.201 ; -3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -3.702 ; -3.702 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -3.621 ; -3.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -3.640 ; -3.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -3.694 ; -3.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -3.386 ; -3.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -3.473 ; -3.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -3.495 ; -3.495 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -3.271 ; -3.271 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -3.414 ; -3.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -3.318 ; -3.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -3.314 ; -3.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -3.323 ; -3.323 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -3.395 ; -3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -3.393 ; -3.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -3.201 ; -3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -3.286 ; -3.286 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 2.395 ; 2.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.395 ; 2.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.255 ; 2.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201 ; 2.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.225 ; 2.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.090 ; 2.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.078 ; 2.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.096 ; 2.096 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.076 ; 2.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.173 ; 2.173 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 2.174 ; 2.174 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.313 ; 2.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.430 ; 2.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.432 ; 2.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.435 ; 2.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 2.304 ; 2.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 2.203 ; 2.203 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.307 ; 2.307 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 2.241 ; 2.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.198 ; 2.198 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.220 ; 2.220 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.241 ; 2.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.208 ; 2.208 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.180 ; 2.180 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.181 ; 2.181 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.055 ; 2.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.025 ; 2.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.242 ; 2.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.242 ; 2.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.160 ; 2.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.283 ; 2.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.228 ; 2.228 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.281 ; 2.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.171 ; 2.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.273 ; 2.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.175 ; 2.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.300 ; 2.300 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.183 ; 2.183 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.215 ; 2.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.315 ; 2.315 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.365 ; 2.365 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.474 ; 2.474 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.474 ; 2.474 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.434 ; 2.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.422 ; 2.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.437 ; 2.437 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.457 ; 2.457 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.413 ; 2.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.326 ; 2.326 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.403 ; 2.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.336 ; 2.336 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.290 ; 2.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.202 ; 2.202 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.117 ; 2.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.116 ; 2.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.097 ; 2.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.192 ; 2.192 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.231 ; 2.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.106 ; 2.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.098 ; 2.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.099 ; 2.099 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.233 ; 2.233 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.262 ; 2.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 2.276 ; 2.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.154 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.154 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.395 ; 2.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.255 ; 2.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201 ; 2.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.225 ; 2.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.090 ; 2.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.078 ; 2.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.096 ; 2.096 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.076 ; 2.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.173 ; 2.173 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 2.174 ; 2.174 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 2.313 ; 2.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.313 ; 2.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.430 ; 2.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.432 ; 2.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.435 ; 2.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 2.304 ; 2.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 2.203 ; 2.203 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.307 ; 2.307 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 2.025 ; 2.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.198 ; 2.198 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.220 ; 2.220 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.241 ; 2.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.208 ; 2.208 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.180 ; 2.180 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.181 ; 2.181 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.055 ; 2.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.025 ; 2.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.242 ; 2.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.160 ; 2.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.160 ; 2.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.283 ; 2.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.228 ; 2.228 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.281 ; 2.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.171 ; 2.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.273 ; 2.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.175 ; 2.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.300 ; 2.300 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.183 ; 2.183 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.215 ; 2.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.315 ; 2.315 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.365 ; 2.365 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.434 ; 2.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.474 ; 2.474 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.434 ; 2.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.422 ; 2.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.437 ; 2.437 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.457 ; 2.457 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.413 ; 2.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.326 ; 2.326 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.403 ; 2.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.336 ; 2.336 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.290 ; 2.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.097 ; 2.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.202 ; 2.202 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.117 ; 2.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.116 ; 2.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.097 ; 2.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.192 ; 2.192 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.231 ; 2.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.106 ; 2.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.098 ; 2.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.099 ; 2.099 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.233 ; 2.233 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.262 ; 2.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 2.276 ; 2.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.154 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.154 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.461 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.461 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.383 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.536 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.566 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.566 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.531 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.383 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.302 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.312 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.301 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.281 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.145 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.233 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.233 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.130 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.180 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.180 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.163 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.163 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.153 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.152 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.441 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.461 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.461 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.467 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.383 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.536 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.566 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.566 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.541 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.531 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.561 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.383 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.302 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.312 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.301 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.281 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.145 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.233 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.233 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.130 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.180 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.180 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.065 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.163 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.163 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.153 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.152 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.461     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.461     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.383     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.536     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.566     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.566     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.531     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.383     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.302     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.312     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.301     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.281     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.145     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.233     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.233     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.130     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.180     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.180     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.163     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.163     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.153     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.152     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.441     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.461     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.461     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.467     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.383     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.536     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.566     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.566     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.541     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.531     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.561     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.383     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.302     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.312     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.301     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.281     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.145     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.233     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.233     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.130     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.180     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.180     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.065     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.163     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.163     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.153     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.152     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 6.389  ; 0.215 ; 14.417   ; 2.135   ; 7.873               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 18.865 ; 0.215 ; 36.043   ; 2.136   ; 19.000              ;
;  PLL_inst|altpll_component|pll|clk[1] ; 6.389  ; 0.215 ; 14.417   ; 2.135   ; 7.873               ;
;  PLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  clk                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  mem_clk                              ; 14.118 ; 1.071 ; N/A      ; N/A     ; 17.223              ;
; Design-wide TNS                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem_clk                              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 6.504 ; 6.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 6.004 ; 6.004 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 6.049 ; 6.049 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 6.077 ; 6.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 6.103 ; 6.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 6.276 ; 6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 6.504 ; 6.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 6.471 ; 6.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 6.383 ; 6.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.878 ; 5.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.767 ; 5.767 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.759 ; 5.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.904 ; 5.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.788 ; 5.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.907 ; 5.907 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.800 ; 5.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.814 ; 5.814 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.821 ; 5.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.805 ; 5.805 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 6.145 ; 6.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.798 ; 5.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.800 ; 5.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.953 ; 5.953 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 6.199 ; 6.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 6.487 ; 6.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 6.481 ; 6.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 6.367 ; 6.367 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 6.401 ; 6.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 6.487 ; 6.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 5.988 ; 5.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 6.126 ; 6.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 6.136 ; 6.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 5.744 ; 5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.941 ; 5.941 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.789 ; 5.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.782 ; 5.782 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.796 ; 5.796 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.919 ; 5.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.919 ; 5.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.548 ; 5.548 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.684 ; 5.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -3.432 ; -3.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -3.458 ; -3.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -3.490 ; -3.490 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -3.539 ; -3.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -3.712 ; -3.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -3.688 ; -3.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -3.629 ; -3.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -3.331 ; -3.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -3.410 ; -3.410 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -3.339 ; -3.339 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -3.335 ; -3.335 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -3.419 ; -3.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -3.348 ; -3.348 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -3.420 ; -3.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -3.331 ; -3.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -3.363 ; -3.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -3.367 ; -3.367 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -3.383 ; -3.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -3.373 ; -3.373 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -3.537 ; -3.537 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -3.366 ; -3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -3.366 ; -3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -3.464 ; -3.464 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -3.559 ; -3.559 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -3.201 ; -3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -3.702 ; -3.702 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -3.621 ; -3.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -3.640 ; -3.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -3.694 ; -3.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -3.386 ; -3.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -3.473 ; -3.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -3.495 ; -3.495 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -3.271 ; -3.271 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -3.414 ; -3.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -3.318 ; -3.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -3.314 ; -3.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -3.323 ; -3.323 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -3.395 ; -3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -3.393 ; -3.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -3.201 ; -3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -3.286 ; -3.286 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 4.750 ; 4.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 4.750 ; 4.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 4.517 ; 4.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 4.571 ; 4.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 4.541 ; 4.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 4.538 ; 4.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 4.503 ; 4.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 4.295 ; 4.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 4.306 ; 4.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.342 ; 4.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 4.072 ; 4.072 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 4.058 ; 4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 4.054 ; 4.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 4.263 ; 4.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.283 ; 4.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.264 ; 4.264 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.262 ; 4.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 4.797 ; 4.797 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.535 ; 4.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.797 ; 4.797 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.735 ; 4.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.779 ; 4.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.786 ; 4.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.540 ; 4.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.299 ; 4.299 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.533 ; 4.533 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 4.476 ; 4.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 4.435 ; 4.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 4.418 ; 4.418 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.473 ; 4.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 4.476 ; 4.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.428 ; 4.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 4.400 ; 4.400 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 4.408 ; 4.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 4.116 ; 4.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 4.081 ; 4.081 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 4.466 ; 4.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 4.466 ; 4.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 4.943 ; 4.943 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.963 ; 4.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.390 ; 4.390 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.628 ; 4.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 4.637 ; 4.637 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 4.396 ; 4.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.621 ; 4.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 4.642 ; 4.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 4.413 ; 4.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 4.675 ; 4.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 4.449 ; 4.449 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 4.644 ; 4.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.769 ; 4.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.945 ; 4.945 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.963 ; 4.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 4.948 ; 4.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 4.912 ; 4.912 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 4.940 ; 4.940 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 4.813 ; 4.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 4.811 ; 4.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 4.794 ; 4.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 4.791 ; 4.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 4.813 ; 4.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 4.740 ; 4.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 4.798 ; 4.798 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 4.802 ; 4.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 4.812 ; 4.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 4.737 ; 4.737 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 4.749 ; 4.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 4.546 ; 4.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 4.542 ; 4.542 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 4.521 ; 4.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 4.645 ; 4.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 4.500 ; 4.500 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 4.586 ; 4.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 4.545 ; 4.545 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 4.502 ; 4.502 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.375 ; 4.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.290 ; 4.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.086 ; 4.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.079 ; 4.079 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 4.061 ; 4.061 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.317 ; 4.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.375 ; 4.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.359 ; 4.359 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.083 ; 4.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.080 ; 4.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.076 ; 4.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.078 ; 4.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.065 ; 4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.067 ; 4.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.289 ; 4.289 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.364 ; 4.364 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 4.459 ; 4.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.479 ; 4.479 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.868 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.868 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.395 ; 2.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.255 ; 2.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201 ; 2.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.225 ; 2.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.090 ; 2.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.078 ; 2.078 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.096 ; 2.096 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.076 ; 2.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.173 ; 2.173 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 2.174 ; 2.174 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 2.313 ; 2.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 2.313 ; 2.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.430 ; 2.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.432 ; 2.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.435 ; 2.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 2.304 ; 2.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 2.203 ; 2.203 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.307 ; 2.307 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 2.025 ; 2.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.198 ; 2.198 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.220 ; 2.220 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.241 ; 2.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.208 ; 2.208 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.180 ; 2.180 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.181 ; 2.181 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.185 ; 2.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.055 ; 2.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.025 ; 2.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.239 ; 2.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.242 ; 2.242 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.160 ; 2.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.160 ; 2.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.283 ; 2.283 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.228 ; 2.228 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.281 ; 2.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.171 ; 2.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.273 ; 2.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.175 ; 2.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.300 ; 2.300 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.183 ; 2.183 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.215 ; 2.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.315 ; 2.315 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.365 ; 2.365 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.434 ; 2.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.474 ; 2.474 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.434 ; 2.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.422 ; 2.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.445 ; 2.445 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.437 ; 2.437 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.406 ; 2.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.443 ; 2.443 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.457 ; 2.457 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.413 ; 2.413 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.326 ; 2.326 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.309 ; 2.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.403 ; 2.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.336 ; 2.336 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.290 ; 2.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.097 ; 2.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.202 ; 2.202 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.117 ; 2.117 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.116 ; 2.116 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.097 ; 2.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.192 ; 2.192 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.212 ; 2.212 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.231 ; 2.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.108 ; 2.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.106 ; 2.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.098 ; 2.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.099 ; 2.099 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.194 ; 2.194 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.233 ; 2.233 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.262 ; 2.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 2.276 ; 2.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 0.154 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 0.154 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[1] ; mem_clk                              ; 51       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 798      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 16       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 1217     ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 196248   ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[1] ; mem_clk                              ; 51       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 798      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 16       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 1217     ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 196248   ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 820      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 820      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Sep 18 17:23:15 2022
Info: Command: quartus_sta DE2_programmer -c DE2_programmer
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[1]} {PLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[2]} {PLL_inst|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.389         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    14.118         0.000 mem_clk 
    Info (332119):    18.865         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     2.413         0.000 mem_clk 
Info (332146): Worst-case recovery slack is 14.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.417         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    36.043         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.726         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     3.727         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 PLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    10.000         0.000 clk 
    Info (332119):    17.223         0.000 mem_clk 
    Info (332119):    19.000         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 10.167
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.167         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    16.088         0.000 mem_clk 
    Info (332119):    19.461         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     1.071         0.000 mem_clk 
Info (332146): Worst-case recovery slack is 16.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.967         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    37.744         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.135         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     2.136         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 PLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    10.000         0.000 clk 
    Info (332119):    17.223         0.000 mem_clk 
    Info (332119):    19.000         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Sun Sep 18 17:23:17 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


