# 5.2 面積・タイミングの評価とレポート解釈

本節では、OpenLaneによる物理設計の結果として得られた面積情報とタイミングレポートを読み解き、設計の性能や効率を評価します。  
レポートは単なる出力結果ではなく、**設計改善のヒントが詰まったフィードバック源**です。

---

## 📦 評価対象のレポートファイル

| 項目 | 出力ファイル例 | 説明 |
|------|----------------|------|
| 面積情報 | `reports/floorplan/area.rpt` | Cell/Die面積、利用率など |
| タイミング | `reports/signoff/timing/timing.rpt` | Slack、Critical Pathなど |
| 合成情報 | `reports/synthesis/` | セル数、ゲート数など |

---

## 📐 面積評価のポイント

### ▶ 用語整理

- **Cell Area**：論理セルの実装に必要な面積（セル合計）
- **Die Area**：チップ全体の面積（I/O、マージン含む）
- **Utilization**：セル面積 ÷ Die 面積（≒ 密度）

### ▶ 観察ポイント

- 利用率が高すぎる → 配置困難・配線競合のリスク
- 利用率が低すぎる → 無駄なダイサイズ（コスト増）
- ブロックごとの面積比較で構造の重さを判断

---

## ⏱️ タイミング評価のポイント

### ▶ 用語整理

- **Slack**：希望タイミングと実現タイミングの差
  - 正 → 成功（余裕あり）
  - 負 → タイミング違反
- **Critical Path**：最も遅いパス
- **Worst Negative Slack (WNS)**：Slackが最も悪い箇所

### ▶ 観察ポイント

- Slackが負 → 設計再検討 or 制約緩和が必要
- Adder系は遅延が出やすい → 桁数増加で悪化
- FSMの状態遷移もクロック制約に敏感

---

## 🧩 ブロック別の参考評価（例）

| ブロック | Cell Area (um²) | Die Area (um²) | Slack (ns) | コメント |
|----------|------------------|----------------|------------|----------|
| FSM      | 240              | 800            | +0.85      | 良好 |
| MUX      | 64               | 400            | +1.10      | 非常に良好 |
| Adder    | 480              | 1200           | +0.25      | ややギリギリ |

> ※ 上記は参考値。実行環境や制約条件で変動します。

---

## 💡 改善へのヒント

- **面積圧縮**：
  - Floorplanでマージン調整
  - セルの最小化（合成制約を変更）
- **タイミング改善**：
  - SDC制約を見直す（クロック周期を緩く）
  - 論理構造の簡素化（Adder分割、並列化など）

---

## 🎓 教材的意義

レポートを読む力は、**「設計を客観的に評価する力」**です。  
これは回路設計者として必要不可欠なスキルであり、数字の裏にある構造を見抜く訓練につながります。

---

## 🔗 次節への接続

次節 [5.3](5.3_drc_and_lvs_check.md) では、設計の物理的妥当性を確認するDRC/LVSチェックの評価手法と、エラーの読み解き方を解説します。
