module part4(clk, HEX0, HEX1, HEX2, HEX3);
input clk;

output [0:6] HEX0; // 7-seg display
output [0:6] HEX1; // 7-seg display
output [0:6] HEX2; // 7-seg display
output [0:6] HEX3; // 7-seg display

endmodule