TimeQuest Timing Analyzer report for HW13_TOP
Fri Dec 20 15:43:59 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'
 15. Slow 1200mV 85C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'
 18. Slow 1200mV 85C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'
 19. Slow 1200mV 85C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'
 40. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 41. Slow 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'
 42. Slow 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'
 43. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 44. Slow 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'
 45. Slow 1200mV 0C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'
 46. Slow 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'
 66. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 67. Fast 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'
 68. Fast 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'
 69. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 70. Fast 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'
 71. Fast 1200mV 0C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'
 72. Fast 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Output Enable Times
 82. Minimum Output Enable Times
 83. Output Disable Times
 84. Minimum Output Disable Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Signal Integrity Metrics (Slow 1200mv 0c Model)
 94. Signal Integrity Metrics (Slow 1200mv 85c Model)
 95. Signal Integrity Metrics (Fast 1200mv 0c Model)
 96. Setup Transfers
 97. Hold Transfers
 98. Report TCCS
 99. Report RSKM
100. Unconstrained Paths
101. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HW13_TOP                                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_main:u1|AUD_inout:u3|BCLK }    ;
; AUD_main:u1|clk_256fs:u1|clock25 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_main:u1|clk_256fs:u1|clock25 } ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_main:u1|clk_256fs:u1|MCLK }    ;
; CLOCK_50                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                         ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 150.4 MHz  ; 150.4 MHz       ; AUD_main:u1|AUD_inout:u3|BCLK ;      ;
; 194.78 MHz ; 194.78 MHz      ; CLOCK_50                      ;      ;
; 417.71 MHz ; 417.71 MHz      ; AUD_main:u1|clk_256fs:u1|MCLK ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; -8.470 ; -404.729      ;
; CLOCK_50                         ; -4.735 ; -4664.276     ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -1.394 ; -11.723       ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.108  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -0.185 ; -0.185        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.010  ; 0.000         ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; 0.386  ; 0.000         ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; 0.601  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -3198.759     ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; -1.285 ; -86.095       ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -1.285 ; -11.565       ;
; AUD_main:u1|clk_256fs:u1|clock25 ; -1.285 ; -1.285        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                           ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -8.470 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.638     ; 8.320      ;
; -8.327 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a166~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.577     ; 8.238      ;
; -8.292 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a260~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.593     ; 8.187      ;
; -8.255 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.575     ; 8.168      ;
; -8.251 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a293~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.603     ; 8.136      ;
; -8.239 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a298~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 8.100      ;
; -8.205 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a297~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.644     ; 8.049      ;
; -8.200 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a94~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.608     ; 8.080      ;
; -8.191 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a339~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 8.066      ;
; -8.183 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a309~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.606     ; 8.065      ;
; -8.179 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a178~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.610     ; 8.057      ;
; -8.161 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.604     ; 8.045      ;
; -8.153 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a296~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.620     ; 8.021      ;
; -8.130 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a276~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.638     ; 7.980      ;
; -8.130 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a147~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.614     ; 8.004      ;
; -8.123 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 8.020      ;
; -8.117 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.638     ; 7.967      ;
; -8.115 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.592     ; 8.011      ;
; -8.111 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a134~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.586     ; 8.013      ;
; -8.110 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a73~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.634     ; 7.964      ;
; -8.110 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a214~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.657     ; 7.941      ;
; -8.108 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a251~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.605     ; 7.991      ;
; -8.104 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.638     ; 7.954      ;
; -8.103 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a44~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.619     ; 7.972      ;
; -8.103 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.626     ; 7.965      ;
; -8.100 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a204~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.997      ;
; -8.100 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a181~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.612     ; 7.976      ;
; -8.097 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a83~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.960      ;
; -8.094 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a234~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.599     ; 7.983      ;
; -8.083 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a75~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.946      ;
; -8.070 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.654     ; 7.904      ;
; -8.063 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a71~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.638     ; 7.913      ;
; -8.062 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a162~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.923      ;
; -8.058 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a89~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.639     ; 7.907      ;
; -8.052 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a280~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.630     ; 7.910      ;
; -8.052 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a220~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.602     ; 7.938      ;
; -8.051 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.603     ; 7.936      ;
; -8.050 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a345~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.642     ; 7.896      ;
; -8.049 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a26~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.635     ; 7.902      ;
; -8.048 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a331~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.623     ; 7.913      ;
; -8.047 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a324~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.922      ;
; -8.047 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a239~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.612     ; 7.923      ;
; -8.044 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a292~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.649     ; 7.883      ;
; -8.037 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.587     ; 7.938      ;
; -8.036 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a349~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.597     ; 7.927      ;
; -8.036 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.582     ; 7.942      ;
; -8.035 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a184~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.585     ; 7.938      ;
; -8.033 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.226     ; 8.295      ;
; -8.032 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a252~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.623     ; 7.897      ;
; -8.028 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a41~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.624     ; 7.892      ;
; -8.021 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a50~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.624     ; 7.885      ;
; -8.021 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a187~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.592     ; 7.917      ;
; -8.017 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a29~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.632     ; 7.873      ;
; -8.015 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.612     ; 7.891      ;
; -8.009 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.621     ; 7.876      ;
; -8.008 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a14~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.639     ; 7.857      ;
; -8.003 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.594     ; 7.897      ;
; -8.002 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a203~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.576     ; 7.914      ;
; -7.998 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a86~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.640     ; 7.846      ;
; -7.997 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a263~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.576     ; 7.909      ;
; -7.993 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a135~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.599     ; 7.882      ;
; -7.992 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a254~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.651     ; 7.829      ;
; -7.991 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a186~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.602     ; 7.877      ;
; -7.988 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a188~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.599     ; 7.877      ;
; -7.981 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a82~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.844      ;
; -7.979 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.583     ; 7.884      ;
; -7.978 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a341~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.649     ; 7.817      ;
; -7.975 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a182~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.632     ; 7.831      ;
; -7.973 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a166~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.577     ; 7.884      ;
; -7.965 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a35~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.592     ; 7.861      ;
; -7.959 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a306~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.611     ; 7.836      ;
; -7.953 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.628     ; 7.813      ;
; -7.952 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a361~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.636     ; 7.804      ;
; -7.951 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a289~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.812      ;
; -7.949 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a268~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.628     ; 7.809      ;
; -7.949 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a92~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.630     ; 7.807      ;
; -7.945 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a317~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.629     ; 7.804      ;
; -7.939 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a260~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.593     ; 7.834      ;
; -7.937 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.808      ;
; -7.937 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a28~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.584     ; 7.841      ;
; -7.932 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a42~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.636     ; 7.784      ;
; -7.931 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a321~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.623     ; 7.796      ;
; -7.930 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a232~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.620     ; 7.798      ;
; -7.929 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.646     ; 7.771      ;
; -7.928 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a218~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.597     ; 7.819      ;
; -7.926 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a291~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.622     ; 7.792      ;
; -7.924 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a251~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.605     ; 7.807      ;
; -7.920 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a248~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.629     ; 7.779      ;
; -7.919 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a169~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.629     ; 7.778      ;
; -7.918 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a87~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.630     ; 7.776      ;
; -7.917 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a57~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.612     ; 7.793      ;
; -7.915 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a202~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.602     ; 7.801      ;
; -7.913 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a204~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.810      ;
; -7.913 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a20~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.600     ; 7.801      ;
; -7.910 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a364~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.602     ; 7.796      ;
; -7.908 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a44~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATR[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.619     ; 7.777      ;
; -7.908 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a51~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.783      ;
; -7.907 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a236~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.575     ; 7.820      ;
; -7.903 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.575     ; 7.816      ;
; -7.899 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a75~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATR[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.762      ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                   ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                             ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.735 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.293      ;
; -4.734 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.292      ;
; -4.734 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.292      ;
; -4.733 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.291      ;
; -4.733 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.291      ;
; -4.696 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.069      ; 5.253      ;
; -4.696 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.069      ; 5.253      ;
; -4.625 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.159      ;
; -4.596 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.130      ;
; -4.596 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.130      ;
; -4.596 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.130      ;
; -4.595 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.129      ;
; -4.595 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.129      ;
; -4.595 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.129      ;
; -4.595 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.129      ;
; -4.595 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.046      ; 5.129      ;
; -4.588 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.147      ;
; -4.587 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.146      ;
; -4.587 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.146      ;
; -4.586 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.145      ;
; -4.586 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.145      ;
; -4.575 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.057      ; 5.120      ;
; -4.574 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[1]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.057      ; 5.119      ;
; -4.573 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[16]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.057      ; 5.118      ;
; -4.570 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[18]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.057      ; 5.115      ;
; -4.564 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.123      ;
; -4.563 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.122      ;
; -4.563 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.122      ;
; -4.562 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.121      ;
; -4.562 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.121      ;
; -4.549 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.107      ;
; -4.549 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.107      ;
; -4.525 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.083      ;
; -4.525 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 5.083      ;
; -4.478 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 5.013      ;
; -4.458 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.017      ;
; -4.457 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.016      ;
; -4.457 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.016      ;
; -4.456 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.015      ;
; -4.456 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.015      ;
; -4.454 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.989      ;
; -4.450 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.061      ; 4.999      ;
; -4.450 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.009      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.061      ; 4.998      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.061      ; 4.998      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.008      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.008      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.008      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 5.008      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.984      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.984      ;
; -4.449 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.984      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.061      ; 4.997      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.061      ; 4.997      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.983      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.983      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.983      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.983      ;
; -4.448 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.983      ;
; -4.447 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.367      ; 5.342      ;
; -4.447 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.367      ; 5.342      ;
; -4.445 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.373      ; 5.346      ;
; -4.443 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.371      ; 5.342      ;
; -4.443 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.371      ; 5.342      ;
; -4.441 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.377      ; 5.346      ;
; -4.432 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.376      ; 5.336      ;
; -4.432 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.376      ; 5.336      ;
; -4.430 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.387      ; 5.345      ;
; -4.430 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.387      ; 5.345      ;
; -4.430 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.382      ; 5.340      ;
; -4.428 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.393      ; 5.349      ;
; -4.428 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.058      ; 4.974      ;
; -4.427 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[1]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.058      ; 4.973      ;
; -4.426 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[16]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.058      ; 4.972      ;
; -4.425 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.960      ;
; -4.425 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.960      ;
; -4.425 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.960      ;
; -4.424 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.959      ;
; -4.424 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.959      ;
; -4.424 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.959      ;
; -4.424 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.959      ;
; -4.424 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.047      ; 4.959      ;
; -4.423 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[18]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.058      ; 4.969      ;
; -4.421 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.356      ; 5.305      ;
; -4.421 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.356      ; 5.305      ;
; -4.419 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.362      ; 5.309      ;
; -4.419 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 4.977      ;
; -4.419 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 4.977      ;
; -4.416 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.351      ; 5.295      ;
; -4.416 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.351      ; 5.295      ;
; -4.414 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.357      ; 5.299      ;
; -4.413 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 4.971      ;
; -4.413 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.070      ; 4.971      ;
; -4.411 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.060      ; 4.959      ;
; -4.411 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.060      ; 4.959      ;
; -4.405 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 4.964      ;
; -4.404 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.058      ; 4.950      ;
; -4.404 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 4.963      ;
; -4.404 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 4.963      ;
; -4.404 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.071      ; 4.963      ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.394 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.311      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.251 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.168      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.247 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.164      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.243 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.160      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.194 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.111      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.118 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.035      ;
; -1.100 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.017      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.095 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 2.012      ;
; -1.001 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.918      ;
; -0.968 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.885      ;
; -0.965 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.882      ;
; -0.965 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.882      ;
; -0.965 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.882      ;
; -0.965 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.882      ;
; -0.965 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.882      ;
; -0.571 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.488      ;
; -0.490 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.407      ;
; -0.442 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.359      ;
; -0.379 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.296      ;
; -0.179 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.081     ; 1.096      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.108 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.500        ; 0.861      ; 1.493      ;
; 0.674 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 1.000        ; 0.861      ; 1.427      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.185 ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                                                                                    ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; 0.000        ; 3.077      ; 3.330      ;
; 0.354  ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                                                                                    ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; -0.500       ; 3.077      ; 3.369      ;
; 0.383  ; AUD_main:u1|delay[9]                             ; AUD_main:u1|delay[9]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; AUD_main:u1|delay[20]                            ; AUD_main:u1|delay[20]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; AUD_main:u1|delay[21]                            ; AUD_main:u1|delay[21]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.100      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|state.S1                 ; AUD_main:u1|AUD_init:u2|state.S1                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|index[1]                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10] ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10]                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|AUD_init:u2|index[2]                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[11]                            ; AUD_main:u1|delay[11]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[13]                            ; AUD_main:u1|delay[13]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[14]                            ; AUD_main:u1|delay[14]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[15]                            ; AUD_main:u1|delay[15]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[22]                            ; AUD_main:u1|delay[22]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[23]                            ; AUD_main:u1|delay[23]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[24]                            ; AUD_main:u1|delay[24]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.400  ; AUD_main:u1|delay[25]                            ; AUD_main:u1|delay[25]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|count[0]                 ; AUD_main:u1|AUD_init:u2|count[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|count[1]                 ; AUD_main:u1|AUD_init:u2|count[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|count[2]                 ; AUD_main:u1|AUD_init:u2|count[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|count[3]                 ; AUD_main:u1|AUD_init:u2|count[3]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|state.S2                 ; AUD_main:u1|AUD_init:u2|state.S2                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|ctrl                                 ; AUD_main:u1|ctrl                                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|delay[1]                             ; AUD_main:u1|delay[1]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|delay[10]                            ; AUD_main:u1|delay[10]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|delay[16]                            ; AUD_main:u1|delay[16]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|delay[18]                            ; AUD_main:u1|delay[18]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|select[0]                            ; AUD_main:u1|select[0]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|play                                 ; AUD_main:u1|play                                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; AUD_main:u1|select[1]                            ; AUD_main:u1|select[1]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[0]                             ; AUD_main:u1|delay[0]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[2]                             ; AUD_main:u1|delay[2]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[3]                             ; AUD_main:u1|delay[3]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[4]                             ; AUD_main:u1|delay[4]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[5]                             ; AUD_main:u1|delay[5]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[6]                             ; AUD_main:u1|delay[6]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[7]                             ; AUD_main:u1|delay[7]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[8]                             ; AUD_main:u1|delay[8]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[12]                            ; AUD_main:u1|delay[12]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[17]                            ; AUD_main:u1|delay[17]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; AUD_main:u1|delay[19]                            ; AUD_main:u1|delay[19]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.405  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.674      ;
; 0.405  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S4                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.674      ;
; 0.428  ; AUD_main:u1|AUD_init:u2|addr2[2]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.696      ;
; 0.429  ; AUD_main:u1|AUD_init:u2|addr2[3]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.697      ;
; 0.551  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.819      ;
; 0.551  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.819      ;
; 0.551  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.819      ;
; 0.552  ; AUD_main:u1|AUD_init:u2|data[1]                  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.820      ;
; 0.553  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.821      ;
; 0.553  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.821      ;
; 0.554  ; AUD_main:u1|AUD_init:u2|addr2[0]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.822      ;
; 0.565  ; AUD_main:u1|AUD_inout:u3|addr[1]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 0.977      ;
; 0.568  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S6                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.836      ;
; 0.587  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[3]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.856      ;
; 0.592  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.861      ;
; 0.595  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[8]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[9]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.862      ;
; 0.595  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[18]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.862      ;
; 0.600  ; AUD_main:u1|AUD_inout:u3|addr[3]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 1.012      ;
; 0.621  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.889      ;
; 0.625  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.894      ;
; 0.625  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.894      ;
; 0.630  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.899      ;
; 0.632  ; AUD_main:u1|AUD_inout:u3|addr[9]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 1.044      ;
; 0.636  ; AUD_main:u1|AUD_init:u2|addr2[1]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.904      ;
; 0.637  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[15]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.905      ;
; 0.637  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[19]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.905      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[26]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[10]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.906      ;
; 0.638  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.907      ;
; 0.639  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[7]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.907      ;
; 0.639  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.907      ;
; 0.639  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.907      ;
; 0.639  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.907      ;
; 0.641  ; AUD_main:u1|AUD_inout:u3|DATL[12]                ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a76~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.670      ; 1.063      ;
; 0.641  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.910      ;
; 0.648  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.916      ;
; 0.652  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.920      ;
; 0.652  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.920      ;
; 0.655  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.656  ; AUD_main:u1|AUD_inout:u3|addr[2]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 1.068      ;
; 0.669  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 0.937      ;
; 0.672  ; AUD_main:u1|AUD_inout:u3|addr[0]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 1.084      ;
; 0.681  ; AUD_main:u1|AUD_inout:u3|addr[4]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.660      ; 1.093      ;
; 0.690  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.959      ;
; 0.691  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.960      ;
; 0.692  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S1                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 0.961      ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.010 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.000        ; 0.917      ; 1.355      ;
; 0.583 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; -0.500       ; 0.917      ; 1.428      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                            ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.386 ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.674      ;
; 0.438 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.704      ;
; 0.450 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.716      ;
; 0.452 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.718      ;
; 0.474 ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.739      ;
; 0.482 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.748      ;
; 0.589 ; AUD_main:u1|AUD_inout:u3|DATR[12]         ; AUD_main:u1|AUD_inout:u3|DATR[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.516      ; 1.291      ;
; 0.659 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.924      ;
; 0.661 ; AUD_main:u1|AUD_inout:u3|DATL[13]         ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.927      ;
; 0.663 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.928      ;
; 0.665 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.930      ;
; 0.666 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.931      ;
; 0.667 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.932      ;
; 0.672 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.937      ;
; 0.673 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 0.939      ;
; 0.686 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.951      ;
; 0.689 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.954      ;
; 0.690 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.955      ;
; 0.694 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.959      ;
; 0.704 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.969      ;
; 0.706 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 0.971      ;
; 0.735 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.001      ;
; 0.786 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.052      ;
; 0.789 ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|DATR[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.054      ;
; 0.819 ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.114      ; 1.119      ;
; 0.873 ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.138      ;
; 0.878 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.144      ;
; 0.880 ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.145      ;
; 0.880 ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.146      ;
; 0.883 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.149      ;
; 0.957 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.223      ;
; 0.976 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.241      ;
; 0.983 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.248      ;
; 0.984 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.249      ;
; 0.989 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; AUD_main:u1|AUD_inout:u3|DATR[5]          ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.076      ; 1.251      ;
; 0.990 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.255      ;
; 0.992 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.257      ;
; 0.993 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.258      ;
; 0.993 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.258      ;
; 0.995 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.260      ;
; 0.997 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.262      ;
; 0.998 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.263      ;
; 0.998 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.263      ;
; 0.998 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.263      ;
; 1.003 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.268      ;
; 1.006 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.271      ;
; 1.007 ; AUD_main:u1|AUD_inout:u3|DATR[14]         ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.094      ; 1.287      ;
; 1.011 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.277      ;
; 1.013 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.278      ;
; 1.017 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.282      ;
; 1.020 ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.094      ; 1.300      ;
; 1.022 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.287      ;
; 1.022 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.287      ;
; 1.023 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.288      ;
; 1.024 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|DATL[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.081      ; 1.291      ;
; 1.049 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.315      ;
; 1.078 ; AUD_main:u1|AUD_inout:u3|DATL[11]         ; AUD_main:u1|AUD_inout:u3|DATL[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.078      ; 1.342      ;
; 1.081 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.347      ;
; 1.090 ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.114      ; 1.390      ;
; 1.091 ; AUD_main:u1|AUD_inout:u3|DATR[9]          ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.356      ;
; 1.093 ; AUD_main:u1|AUD_inout:u3|DATR[2]          ; AUD_main:u1|AUD_inout:u3|DATR[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.359      ;
; 1.097 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.362      ;
; 1.102 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.367      ;
; 1.104 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.369      ;
; 1.105 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.370      ;
; 1.109 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.375      ;
; 1.109 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.374      ;
; 1.110 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.375      ;
; 1.114 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.380      ;
; 1.116 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.383      ;
; 1.119 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.384      ;
; 1.119 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.384      ;
; 1.121 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.386      ;
; 1.122 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.388      ;
; 1.123 ; AUD_main:u1|AUD_inout:u3|DATL[9]          ; AUD_main:u1|AUD_inout:u3|DATL[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.388      ;
; 1.124 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.389      ;
; 1.124 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.389      ;
; 1.124 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.389      ;
; 1.127 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.392      ;
; 1.128 ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|DATR[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.393      ;
; 1.129 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.394      ;
; 1.132 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.397      ;
; 1.143 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.408      ;
; 1.143 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.408      ;
; 1.144 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.409      ;
; 1.149 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.079      ; 1.414      ;
; 1.199 ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.465      ;
; 1.203 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.080      ; 1.469      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.601 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.868      ;
; 0.645 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.912      ;
; 0.647 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.914      ;
; 0.649 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.916      ;
; 0.652 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.919      ;
; 0.658 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.925      ;
; 0.670 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 0.937      ;
; 0.807 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.074      ;
; 0.823 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.090      ;
; 0.924 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.191      ;
; 0.946 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.213      ;
; 0.967 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.234      ;
; 0.972 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.239      ;
; 0.974 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.246      ;
; 1.026 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.293      ;
; 1.083 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.350      ;
; 1.088 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.355      ;
; 1.093 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.360      ;
; 1.096 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.368      ;
; 1.105 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.372      ;
; 1.105 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.372      ;
; 1.124 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.391      ;
; 1.150 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.417      ;
; 1.155 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.422      ;
; 1.214 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.481      ;
; 1.222 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.489      ;
; 1.226 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.493      ;
; 1.227 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.494      ;
; 1.231 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.498      ;
; 1.245 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.512      ;
; 1.276 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.543      ;
; 1.348 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.615      ;
; 1.352 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.619      ;
; 1.626 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.893      ;
; 1.626 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.893      ;
; 1.626 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.893      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.628 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.895      ;
; 1.730 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.997      ;
; 1.730 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.997      ;
; 1.730 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.997      ;
; 1.730 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.997      ;
; 1.730 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 1.997      ;
; 1.737 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.004      ;
; 1.737 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.004      ;
; 1.737 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.004      ;
; 1.737 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.004      ;
; 1.762 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.029      ;
; 1.762 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.029      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.765 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.032      ;
; 1.935 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.081      ; 2.202      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                             ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                            ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~en    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|RW               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S1         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S2         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S3         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[6]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[7]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[8]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[12]       ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[12]         ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[15]         ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[3]          ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[6]          ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[7]          ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[12]         ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[15]         ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[3]          ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[6]          ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[7]          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 4.223 ; 4.727 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.357 ; 6.748 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.357 ; 6.748 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; 5.536 ; 5.974 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; 5.536 ; 5.974 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; 5.497 ; 5.936 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; 4.483 ; 4.930 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; 5.296 ; 5.683 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; 6.097 ; 6.574 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; 6.097 ; 6.574 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; -3.612 ; -4.086 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; -2.971 ; -3.435 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; -2.971 ; -3.435 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; -2.195 ; -2.641 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; -2.439 ; -2.923 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; -2.195 ; -2.641 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; -2.706 ; -3.137 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; -2.380 ; -2.815 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; -2.632 ; -3.087 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; -2.632 ; -3.087 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.168  ;        ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.146 ; 13.121 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;        ; 5.151  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.263 ; 10.379 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.583 ; 11.523 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.024 ; 13.077 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.024 ; 13.077 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 12.894 ; 12.680 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 7.896  ;        ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;        ; 7.864  ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 11.232 ; 11.265 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 11.927 ; 12.015 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 10.952 ; 10.860 ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 9.252  ; 9.321  ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 10.665 ; 10.677 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 10.952 ; 10.860 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 4.988  ;        ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 12.637 ; 12.613 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;        ; 4.971  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.869  ; 9.980  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.135 ; 11.078 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.608 ; 10.702 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.608 ; 10.738 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.895 ; 10.702 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 7.607  ;        ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;        ; 7.575  ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 10.829 ; 10.862 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 11.496 ; 11.582 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 8.928  ; 8.992  ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 8.928  ; 8.992  ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 10.284 ; 10.293 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 10.562 ; 10.472 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.895 ; 11.818 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 9.576  ; 9.479  ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.443 ; 11.366 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 9.213  ; 9.116  ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.898    ; 11.975    ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 9.637     ; 9.734     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.443    ; 11.520    ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 9.269     ; 9.366     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 163.21 MHz ; 163.21 MHz      ; AUD_main:u1|AUD_inout:u3|BCLK ;                                                ;
; 214.27 MHz ; 214.27 MHz      ; CLOCK_50                      ;                                                ;
; 459.14 MHz ; 437.64 MHz      ; AUD_main:u1|clk_256fs:u1|MCLK ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; -7.633 ; -368.994      ;
; CLOCK_50                         ; -4.245 ; -4131.005     ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -1.178 ; -9.865        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.140  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -0.151 ; -0.151        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.002  ; 0.000         ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; 0.339  ; 0.000         ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; 0.554  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -3149.127     ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; -1.285 ; -86.095       ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -1.285 ; -11.565       ;
; AUD_main:u1|clk_256fs:u1|clock25 ; -1.285 ; -1.285        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                           ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -7.633 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.497      ;
; -7.545 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a293~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.443      ;
; -7.493 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a166~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.564     ; 7.418      ;
; -7.491 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a260~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.580     ; 7.400      ;
; -7.490 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a83~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.615     ; 7.364      ;
; -7.480 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a298~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.615     ; 7.354      ;
; -7.452 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a297~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.631     ; 7.310      ;
; -7.450 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.326      ;
; -7.444 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a309~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.594     ; 7.339      ;
; -7.442 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a44~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.608     ; 7.323      ;
; -7.442 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a147~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.602     ; 7.329      ;
; -7.430 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a178~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.600     ; 7.319      ;
; -7.428 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a339~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.601     ; 7.316      ;
; -7.421 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.283      ;
; -7.419 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a214~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.644     ; 7.264      ;
; -7.414 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.563     ; 7.340      ;
; -7.408 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.576     ; 7.321      ;
; -7.403 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a296~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.609     ; 7.283      ;
; -7.387 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.592     ; 7.284      ;
; -7.381 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a94~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.598     ; 7.272      ;
; -7.380 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a75~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.256      ;
; -7.370 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.608     ; 7.251      ;
; -7.361 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a71~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.626     ; 7.224      ;
; -7.353 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.581     ; 7.261      ;
; -7.352 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a26~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.621     ; 7.220      ;
; -7.346 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a135~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.586     ; 7.249      ;
; -7.345 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a162~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.217      ;
; -7.340 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a292~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.639     ; 7.190      ;
; -7.338 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a73~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.623     ; 7.204      ;
; -7.338 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a276~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.626     ; 7.201      ;
; -7.331 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.643     ; 7.177      ;
; -7.326 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a134~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.573     ; 7.242      ;
; -7.325 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a324~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.601     ; 7.213      ;
; -7.325 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a184~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.574     ; 7.240      ;
; -7.324 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a268~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.196      ;
; -7.323 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a349~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.585     ; 7.227      ;
; -7.320 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.605     ; 7.204      ;
; -7.315 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.179      ;
; -7.315 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a331~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.610     ; 7.194      ;
; -7.306 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a204~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.580     ; 7.215      ;
; -7.303 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a181~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.600     ; 7.192      ;
; -7.302 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.200      ;
; -7.300 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a89~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.162      ;
; -7.297 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a251~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.593     ; 7.193      ;
; -7.296 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a82~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.614     ; 7.171      ;
; -7.296 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a87~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.618     ; 7.167      ;
; -7.295 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.600     ; 7.184      ;
; -7.295 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a220~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.193      ;
; -7.294 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a234~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.587     ; 7.196      ;
; -7.293 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a51~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.600     ; 7.182      ;
; -7.293 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a42~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.625     ; 7.157      ;
; -7.292 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a29~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.620     ; 7.161      ;
; -7.291 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a35~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.579     ; 7.201      ;
; -7.290 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a186~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.188      ;
; -7.286 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a188~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.587     ; 7.188      ;
; -7.280 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.583     ; 7.186      ;
; -7.279 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a254~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.640     ; 7.128      ;
; -7.276 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a321~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.612     ; 7.153      ;
; -7.274 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a92~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.619     ; 7.144      ;
; -7.274 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a263~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.562     ; 7.201      ;
; -7.271 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a280~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.143      ;
; -7.268 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a14~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.130      ;
; -7.268 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.574     ; 7.183      ;
; -7.267 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.263     ; 7.493      ;
; -7.267 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a86~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.629     ; 7.127      ;
; -7.265 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a345~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.629     ; 7.125      ;
; -7.264 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.569     ; 7.184      ;
; -7.261 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a41~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.137      ;
; -7.258 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a44~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATR[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.608     ; 7.139      ;
; -7.257 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a19~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.615     ; 7.131      ;
; -7.252 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.571     ; 7.170      ;
; -7.250 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a341~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.636     ; 7.103      ;
; -7.248 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a187~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.580     ; 7.157      ;
; -7.247 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a291~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.610     ; 7.126      ;
; -7.245 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a28~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.572     ; 7.162      ;
; -7.244 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a252~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.610     ; 7.123      ;
; -7.243 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a239~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.599     ; 7.133      ;
; -7.241 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a248~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.113      ;
; -7.241 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a320~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.260     ; 7.470      ;
; -7.238 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a50~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.114      ;
; -7.237 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a232~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.610     ; 7.116      ;
; -7.235 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a347~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.623     ; 7.101      ;
; -7.228 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a131~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.090      ;
; -7.228 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a169~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.100      ;
; -7.228 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.605     ; 7.112      ;
; -7.224 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a63~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.617     ; 7.096      ;
; -7.220 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a136~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.637     ; 7.072      ;
; -7.213 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a374~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.627     ; 7.075      ;
; -7.212 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a293~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.591     ; 7.110      ;
; -7.211 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a236~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.564     ; 7.136      ;
; -7.210 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a75~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATR[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.613     ; 7.086      ;
; -7.210 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.615     ; 7.084      ;
; -7.207 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a31~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.620     ; 7.076      ;
; -7.207 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a221~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.630     ; 7.066      ;
; -7.204 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a289~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.616     ; 7.077      ;
; -7.202 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a203~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.563     ; 7.128      ;
; -7.202 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a288~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.232     ; 7.459      ;
; -7.200 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a74~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.630     ; 7.059      ;
; -7.193 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a159~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.582     ; 7.100      ;
; -7.192 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a95~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.628     ; 7.053      ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                             ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.245 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.859      ;
; -4.244 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.858      ;
; -4.244 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.858      ;
; -4.244 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.858      ;
; -4.243 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.857      ;
; -4.208 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.822      ;
; -4.208 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.822      ;
; -4.141 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.732      ;
; -4.116 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.730      ;
; -4.115 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.729      ;
; -4.115 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.729      ;
; -4.115 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.729      ;
; -4.114 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.728      ;
; -4.112 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.703      ;
; -4.111 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.702      ;
; -4.110 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.701      ;
; -4.110 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.701      ;
; -4.110 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.701      ;
; -4.109 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.700      ;
; -4.109 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.700      ;
; -4.109 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.700      ;
; -4.097 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[1]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.699      ;
; -4.097 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.699      ;
; -4.095 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[16]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.697      ;
; -4.095 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.709      ;
; -4.094 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.708      ;
; -4.094 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.708      ;
; -4.094 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.708      ;
; -4.093 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.707      ;
; -4.092 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[18]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.694      ;
; -4.079 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.693      ;
; -4.079 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.693      ;
; -4.058 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.672      ;
; -4.058 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.672      ;
; -4.012 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.603      ;
; -3.991 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[12]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.582      ;
; -3.983 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.574      ;
; -3.982 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.573      ;
; -3.981 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.572      ;
; -3.981 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.572      ;
; -3.981 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.572      ;
; -3.980 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.571      ;
; -3.980 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.571      ;
; -3.980 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.571      ;
; -3.970 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.584      ;
; -3.969 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.583      ;
; -3.969 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.583      ;
; -3.969 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.583      ;
; -3.968 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.582      ;
; -3.968 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[1]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.570      ;
; -3.968 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.570      ;
; -3.967 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.571      ;
; -3.966 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.570      ;
; -3.966 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.570      ;
; -3.966 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.570      ;
; -3.966 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[16]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.568      ;
; -3.965 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.569      ;
; -3.963 ; AUD_main:u1|AUD_inout:u3|addr[15]   ; AUD_main:u1|delay[18]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.565      ;
; -3.962 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[19]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.553      ;
; -3.961 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[6]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.552      ;
; -3.960 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[2]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.551      ;
; -3.960 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[3]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.551      ;
; -3.960 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[17]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.551      ;
; -3.959 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[4]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.550      ;
; -3.959 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[5]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.550      ;
; -3.959 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[8]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.102      ; 4.550      ;
; -3.955 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.569      ;
; -3.954 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.568      ;
; -3.954 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.568      ;
; -3.954 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.568      ;
; -3.953 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.567      ;
; -3.948 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.562      ;
; -3.947 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[1]                                                                                                ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.549      ;
; -3.947 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[10]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.549      ;
; -3.947 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.561      ;
; -3.947 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.561      ;
; -3.947 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.561      ;
; -3.946 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.560      ;
; -3.945 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[16]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.547      ;
; -3.942 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|delay[18]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.113      ; 4.544      ;
; -3.933 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.547      ;
; -3.933 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.547      ;
; -3.930 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.534      ;
; -3.930 ; AUD_main:u1|AUD_inout:u3|state.S0   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 4.534      ;
; -3.926 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.396      ; 4.842      ;
; -3.926 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.396      ; 4.842      ;
; -3.924 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.401      ; 4.845      ;
; -3.918 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.376      ; 4.814      ;
; -3.918 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.381      ; 4.819      ;
; -3.918 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.376      ; 4.814      ;
; -3.918 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.532      ;
; -3.918 ; AUD_main:u1|AUD_inout:u3|addr_e[10] ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.532      ;
; -3.911 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.357      ; 4.788      ;
; -3.911 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.362      ; 4.793      ;
; -3.911 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.357      ; 4.788      ;
; -3.911 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.525      ;
; -3.911 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.125      ; 4.525      ;
; -3.900 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a287~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.418      ; 4.838      ;
; -3.900 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a287~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.423      ; 4.843      ;
; -3.900 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a287~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.418      ; 4.838      ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.178 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 2.104      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.064 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.990      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.059 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.985      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.044 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.970      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -1.011 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.937      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.937 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.863      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.847      ;
; -0.887 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.813      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.797 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.723      ;
; -0.441 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.367      ;
; -0.341 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.267      ;
; -0.319 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.245      ;
; -0.246 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 1.172      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.073     ; 0.982      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.140 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.500        ; 0.788      ; 1.370      ;
; 0.711 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 1.000        ; 0.788      ; 1.299      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.151 ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                                                                                    ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; 0.000        ; 2.793      ; 3.046      ;
; 0.336  ; AUD_main:u1|delay[9]                             ; AUD_main:u1|delay[9]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; AUD_main:u1|delay[20]                            ; AUD_main:u1|delay[20]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; AUD_main:u1|delay[21]                            ; AUD_main:u1|delay[21]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.090      ; 0.597      ;
; 0.352  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|count[0]                 ; AUD_main:u1|AUD_init:u2|count[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|count[1]                 ; AUD_main:u1|AUD_init:u2|count[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|count[2]                 ; AUD_main:u1|AUD_init:u2|count[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|count[3]                 ; AUD_main:u1|AUD_init:u2|count[3]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|state.S2                 ; AUD_main:u1|AUD_init:u2|state.S2                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|state.S1                 ; AUD_main:u1|AUD_init:u2|state.S1                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|index[1]                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10] ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10]                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|AUD_init:u2|index[2]                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[11]                            ; AUD_main:u1|delay[11]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[13]                            ; AUD_main:u1|delay[13]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[14]                            ; AUD_main:u1|delay[14]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[15]                            ; AUD_main:u1|delay[15]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[22]                            ; AUD_main:u1|delay[22]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[23]                            ; AUD_main:u1|delay[23]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[24]                            ; AUD_main:u1|delay[24]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[25]                            ; AUD_main:u1|delay[25]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|ctrl                                 ; AUD_main:u1|ctrl                                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[0]                             ; AUD_main:u1|delay[0]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[1]                             ; AUD_main:u1|delay[1]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[7]                             ; AUD_main:u1|delay[7]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[10]                            ; AUD_main:u1|delay[10]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[16]                            ; AUD_main:u1|delay[16]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|delay[18]                            ; AUD_main:u1|delay[18]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|select[0]                            ; AUD_main:u1|select[0]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|play                                 ; AUD_main:u1|play                                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; AUD_main:u1|select[1]                            ; AUD_main:u1|select[1]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[2]                             ; AUD_main:u1|delay[2]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[3]                             ; AUD_main:u1|delay[3]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[4]                             ; AUD_main:u1|delay[4]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[5]                             ; AUD_main:u1|delay[5]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[6]                             ; AUD_main:u1|delay[6]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[8]                             ; AUD_main:u1|delay[8]                                                                                                ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[12]                            ; AUD_main:u1|delay[12]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[17]                            ; AUD_main:u1|delay[17]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; AUD_main:u1|delay[19]                            ; AUD_main:u1|delay[19]                                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.364  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.608      ;
; 0.364  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S4                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.608      ;
; 0.379  ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                                                                                    ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; -0.500       ; 2.793      ; 3.076      ;
; 0.395  ; AUD_main:u1|AUD_init:u2|addr2[2]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.639      ;
; 0.397  ; AUD_main:u1|AUD_init:u2|addr2[3]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.641      ;
; 0.505  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.750      ;
; 0.505  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.750      ;
; 0.506  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.750      ;
; 0.507  ; AUD_main:u1|AUD_init:u2|data[1]                  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.751      ;
; 0.507  ; AUD_main:u1|AUD_init:u2|addr2[0]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.752      ;
; 0.507  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.752      ;
; 0.507  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.752      ;
; 0.515  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S6                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.759      ;
; 0.531  ; AUD_main:u1|AUD_inout:u3|addr[1]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.651      ; 0.913      ;
; 0.540  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.785      ;
; 0.540  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[3]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.784      ;
; 0.549  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[8]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[9]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.793      ;
; 0.549  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[18]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.793      ;
; 0.561  ; AUD_main:u1|AUD_inout:u3|addr[3]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.651      ; 0.943      ;
; 0.572  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.816      ;
; 0.573  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]                                                                     ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.817      ;
; 0.578  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.822      ;
; 0.581  ; AUD_main:u1|AUD_init:u2|addr2[1]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.825      ;
; 0.582  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[19]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.827      ;
; 0.583  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.827      ;
; 0.583  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[15]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.828      ;
; 0.583  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.828      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.829      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[26]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.829      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[10]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 0.829      ;
; 0.584  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[0]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.585  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[7]                                                                          ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.586  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]                                                                         ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.590  ; AUD_main:u1|AUD_inout:u3|addr[9]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.650      ; 0.971      ;
; 0.593  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.837      ;
; 0.594  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.838      ;
; 0.596  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.840      ;
; 0.596  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.840      ;
; 0.596  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.840      ;
; 0.597  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.841      ;
; 0.605  ; AUD_main:u1|AUD_inout:u3|DATL[12]                ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a76~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.659      ; 0.995      ;
; 0.611  ; AUD_main:u1|AUD_inout:u3|addr[2]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.651      ; 0.993      ;
; 0.612  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]                                                                       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.856      ;
; 0.628  ; AUD_main:u1|AUD_inout:u3|addr[0]                 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a167~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50    ; -0.500       ; 0.651      ; 1.010      ;
; 0.631  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[2]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.875      ;
; 0.632  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[1]                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.876      ;
; 0.633  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S1                                                                                    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.877      ;
; 0.634  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW                                                                               ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.878      ;
+--------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.002 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.000        ; 0.838      ; 1.234      ;
; 0.578 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; -0.500       ; 0.838      ; 1.310      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.339 ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.608      ;
; 0.396 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.638      ;
; 0.407 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.649      ;
; 0.409 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.651      ;
; 0.426 ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.669      ;
; 0.443 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.685      ;
; 0.562 ; AUD_main:u1|AUD_inout:u3|DATR[12]         ; AUD_main:u1|AUD_inout:u3|DATR[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.459      ; 1.192      ;
; 0.602 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.845      ;
; 0.605 ; AUD_main:u1|AUD_inout:u3|DATL[13]         ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.850      ;
; 0.609 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.852      ;
; 0.614 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.856      ;
; 0.619 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.861      ;
; 0.625 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.868      ;
; 0.627 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.870      ;
; 0.628 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.870      ;
; 0.633 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.875      ;
; 0.642 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.885      ;
; 0.642 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 0.885      ;
; 0.669 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.911      ;
; 0.732 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.974      ;
; 0.733 ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|DATR[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 0.975      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.102      ; 1.013      ;
; 0.803 ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.045      ;
; 0.813 ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.056      ;
; 0.814 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.056      ;
; 0.815 ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.057      ;
; 0.820 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.062      ;
; 0.881 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.123      ;
; 0.889 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.132      ;
; 0.894 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.136      ;
; 0.895 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.138      ;
; 0.896 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.138      ;
; 0.896 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.138      ;
; 0.897 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.139      ;
; 0.900 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.142      ;
; 0.901 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.143      ;
; 0.905 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.147      ;
; 0.906 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.149      ;
; 0.907 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.149      ;
; 0.911 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.153      ;
; 0.913 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.156      ;
; 0.915 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.158      ;
; 0.915 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.157      ;
; 0.920 ; AUD_main:u1|AUD_inout:u3|DATR[5]          ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.068      ; 1.159      ;
; 0.926 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.169      ;
; 0.928 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.171      ;
; 0.929 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.172      ;
; 0.938 ; AUD_main:u1|AUD_inout:u3|DATR[14]         ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.084      ; 1.193      ;
; 0.940 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.182      ;
; 0.957 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|DATL[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.958 ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.084      ; 1.213      ;
; 0.966 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.208      ;
; 0.978 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.220      ;
; 0.988 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.102      ; 1.262      ;
; 0.995 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.237      ;
; 0.996 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.074      ; 1.242      ;
; 0.999 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.242      ;
; 1.001 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.074      ; 1.246      ;
; 1.002 ; AUD_main:u1|AUD_inout:u3|DATR[9]          ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.070      ; 1.243      ;
; 1.004 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.246      ;
; 1.004 ; AUD_main:u1|AUD_inout:u3|DATL[11]         ; AUD_main:u1|AUD_inout:u3|DATL[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.246      ;
; 1.005 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.248      ;
; 1.006 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.248      ;
; 1.006 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.248      ;
; 1.007 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.249      ;
; 1.007 ; AUD_main:u1|AUD_inout:u3|DATL[9]          ; AUD_main:u1|AUD_inout:u3|DATL[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.070      ; 1.248      ;
; 1.008 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.074      ; 1.253      ;
; 1.010 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.252      ;
; 1.012 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.074      ; 1.257      ;
; 1.012 ; AUD_main:u1|AUD_inout:u3|DATR[2]          ; AUD_main:u1|AUD_inout:u3|DATR[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.073      ; 1.256      ;
; 1.014 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.256      ;
; 1.015 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.257      ;
; 1.016 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.259      ;
; 1.017 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.259      ;
; 1.021 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.263      ;
; 1.025 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.268      ;
; 1.025 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.071      ; 1.267      ;
; 1.027 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.270      ;
; 1.028 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.271      ;
; 1.039 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.282      ;
; 1.048 ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|DATR[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.291      ;
; 1.086 ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.074      ; 1.331      ;
; 1.087 ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.072      ; 1.330      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.554 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.798      ;
; 0.589 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.836      ;
; 0.596 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.840      ;
; 0.602 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.846      ;
; 0.612 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.856      ;
; 0.750 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 0.994      ;
; 0.762 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.006      ;
; 0.853 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.097      ;
; 0.854 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.098      ;
; 0.877 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.121      ;
; 0.878 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.122      ;
; 0.879 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.123      ;
; 0.889 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.134      ;
; 0.948 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.192      ;
; 0.977 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.221      ;
; 0.979 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.223      ;
; 0.988 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.232      ;
; 0.989 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.233      ;
; 0.999 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.244      ;
; 1.037 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.281      ;
; 1.042 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.286      ;
; 1.061 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.305      ;
; 1.087 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.331      ;
; 1.098 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.342      ;
; 1.099 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.343      ;
; 1.099 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.343      ;
; 1.109 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.353      ;
; 1.110 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.354      ;
; 1.112 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.356      ;
; 1.152 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.396      ;
; 1.208 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.452      ;
; 1.209 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.453      ;
; 1.492 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.736      ;
; 1.492 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.736      ;
; 1.492 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.736      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.739      ;
; 1.599 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.843      ;
; 1.599 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.843      ;
; 1.599 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.843      ;
; 1.599 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.843      ;
; 1.607 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.851      ;
; 1.607 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.851      ;
; 1.607 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.851      ;
; 1.607 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.851      ;
; 1.607 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.851      ;
; 1.614 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.858      ;
; 1.614 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.858      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.621 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 1.865      ;
; 1.784 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.073      ; 2.028      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                            ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a122~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a123~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a125~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a126~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a129~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~en    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|RW               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S1         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S2         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S3         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~en    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[10]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[11]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[15]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[5]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[8]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[9]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[10]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[11]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[15]         ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[5]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[8]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[9]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.342  ; 0.528        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 3.905 ; 4.160 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.889 ; 5.989 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.889 ; 5.989 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; 4.968 ; 5.296 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; 4.968 ; 5.296 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; 4.920 ; 5.277 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; 4.021 ; 4.325 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; 4.732 ; 5.046 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; 5.574 ; 5.764 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; 5.574 ; 5.764 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; -3.356 ; -3.592 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; -2.726 ; -3.018 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; -2.726 ; -3.018 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; -1.959 ; -2.232 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; -2.191 ; -2.471 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; -1.959 ; -2.232 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; -2.408 ; -2.693 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; -2.136 ; -2.394 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; -2.372 ; -2.635 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; -2.372 ; -2.635 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 4.703  ;        ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 12.098 ; 11.729 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;        ; 4.606  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.349  ; 9.265  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.338 ; 10.538 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.734 ; 11.873 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.651 ; 11.873 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.734 ; 11.339 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 7.319  ;        ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;        ; 7.007  ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 10.121 ; 10.307 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 10.727 ; 11.047 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 10.007 ; 9.763  ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 8.409  ; 8.374  ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 9.724  ; 9.616  ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 10.007 ; 9.763  ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 4.524  ;        ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.615 ; 11.259 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;        ; 4.430  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 8.976  ; 8.894  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.924  ; 10.116 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.486  ; 9.564  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.486  ; 9.700  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 9.892  ; 9.564  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 7.035  ;        ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;        ; 6.735  ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 9.742  ; 9.921  ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 10.324 ; 10.632 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 8.097  ; 8.063  ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 8.097  ; 8.063  ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 9.360  ; 9.256  ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 9.633  ; 9.398  ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.862 ; 10.774 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 8.706  ; 8.637  ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.448 ; 10.360 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 8.367  ; 8.298  ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.606    ; 10.694    ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 8.658     ; 8.727     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.198    ; 10.286    ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 8.319     ; 8.388     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; -3.813 ; -180.889      ;
; CLOCK_50                         ; -2.243 ; -2150.558     ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -0.138 ; -1.104        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.330  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -0.252 ; -0.252        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; 0.000  ; 0.000         ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; 0.169  ; 0.000         ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; 0.265  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -1404.590     ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; -1.000 ; -67.000       ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; -1.000 ; -9.000        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; -1.000 ; -1.000        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                           ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -3.813 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.307     ; 3.983      ;
; -3.721 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a293~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.273     ; 3.925      ;
; -3.717 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a309~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.278     ; 3.916      ;
; -3.705 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.247     ; 3.935      ;
; -3.705 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a298~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.300     ; 3.882      ;
; -3.689 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a260~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.257     ; 3.909      ;
; -3.687 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a297~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.312     ; 3.852      ;
; -3.684 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a83~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.298     ; 3.863      ;
; -3.682 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a166~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.243     ; 3.916      ;
; -3.681 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a296~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.293     ; 3.865      ;
; -3.671 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a147~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.286     ; 3.862      ;
; -3.668 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a94~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.280     ; 3.865      ;
; -3.667 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.269     ; 3.875      ;
; -3.661 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a276~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.302     ; 3.836      ;
; -3.658 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a339~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.281     ; 3.854      ;
; -3.649 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a234~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.272     ; 3.854      ;
; -3.648 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a178~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.284     ; 3.841      ;
; -3.647 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a26~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.304     ; 3.820      ;
; -3.643 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a329~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.307     ; 3.813      ;
; -3.628 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a181~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.282     ; 3.823      ;
; -3.621 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a331~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.288     ; 3.810      ;
; -3.617 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.289     ; 3.805      ;
; -3.616 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a134~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.253     ; 3.840      ;
; -3.615 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a345~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.311     ; 3.781      ;
; -3.614 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a324~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.276     ; 3.815      ;
; -3.613 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a214~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.320     ; 3.770      ;
; -3.610 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a162~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.299     ; 3.788      ;
; -3.609 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a204~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.261     ; 3.825      ;
; -3.608 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a50~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.294     ; 3.791      ;
; -3.607 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.260     ; 3.824      ;
; -3.606 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a186~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.273     ; 3.810      ;
; -3.606 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a82~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.294     ; 3.789      ;
; -3.604 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a73~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.307     ; 3.774      ;
; -3.597 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a361~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.308     ; 3.766      ;
; -3.596 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a44~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.287     ; 3.786      ;
; -3.595 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a251~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.269     ; 3.803      ;
; -3.594 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a317~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.300     ; 3.771      ;
; -3.593 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.255     ; 3.815      ;
; -3.589 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a292~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.317     ; 3.749      ;
; -3.588 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.277     ; 3.788      ;
; -3.584 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a252~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.291     ; 3.770      ;
; -3.584 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a135~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.263     ; 3.798      ;
; -3.583 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.266     ; 3.794      ;
; -3.583 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a29~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.302     ; 3.758      ;
; -3.578 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a280~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.294     ; 3.761      ;
; -3.577 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a239~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.282     ; 3.772      ;
; -3.575 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a89~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.310     ; 3.742      ;
; -3.575 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a220~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.268     ; 3.784      ;
; -3.572 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a218~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.267     ; 3.782      ;
; -3.571 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a103~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.302     ; 3.746      ;
; -3.569 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a254~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.320     ; 3.726      ;
; -3.568 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.270     ; 3.775      ;
; -3.567 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.254     ; 3.790      ;
; -3.567 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a108~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.319     ; 3.725      ;
; -3.565 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a128~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.087     ; 3.955      ;
; -3.565 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.254     ; 3.788      ;
; -3.559 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a349~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.258     ; 3.778      ;
; -3.558 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a184~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.254     ; 3.781      ;
; -3.556 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a71~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.304     ; 3.729      ;
; -3.552 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a159~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.264     ; 3.765      ;
; -3.552 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a374~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.310     ; 3.719      ;
; -3.551 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a14~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.305     ; 3.723      ;
; -3.550 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a182~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.304     ; 3.723      ;
; -3.549 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a293~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.273     ; 3.753      ;
; -3.549 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a341~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.316     ; 3.710      ;
; -3.549 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a86~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.311     ; 3.715      ;
; -3.548 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a75~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.293     ; 3.732      ;
; -3.547 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a20~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[4]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.269     ; 3.755      ;
; -3.547 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a203~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.246     ; 3.778      ;
; -3.546 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a306~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[2]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.280     ; 3.743      ;
; -3.545 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a268~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.297     ; 3.725      ;
; -3.545 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a309~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.278     ; 3.744      ;
; -3.544 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a187~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.263     ; 3.758      ;
; -3.544 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a364~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.270     ; 3.751      ;
; -3.542 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a169~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.303     ; 3.716      ;
; -3.541 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a263~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[7]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.238     ; 3.780      ;
; -3.539 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a346~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.305     ; 3.711      ;
; -3.539 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a347~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[11] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.306     ; 3.710      ;
; -3.539 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.286     ; 3.730      ;
; -3.537 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a302~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[14] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.309     ; 3.705      ;
; -3.537 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a92~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.301     ; 3.713      ;
; -3.536 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a298~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.300     ; 3.713      ;
; -3.535 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATR[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.247     ; 3.765      ;
; -3.535 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a57~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.285     ; 3.727      ;
; -3.533 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a118~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.313     ; 3.697      ;
; -3.532 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a42~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.308     ; 3.701      ;
; -3.532 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a188~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.267     ; 3.742      ;
; -3.532 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a41~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[9]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.295     ; 3.714      ;
; -3.531 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a314~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[10] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.266     ; 3.742      ;
; -3.529 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[6]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.289     ; 3.717      ;
; -3.529 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a28~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[12] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.255     ; 3.751      ;
; -3.528 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a333~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.316     ; 3.689      ;
; -3.527 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a248~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.298     ; 3.706      ;
; -3.526 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a320~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[0]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.083     ; 3.920      ;
; -3.525 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a221~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[13] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.308     ; 3.694      ;
; -3.524 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a321~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[1]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.287     ; 3.714      ;
; -3.524 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a232~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[8]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.296     ; 3.705      ;
; -3.523 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a19~porta_we_reg  ; AUD_main:u1|AUD_inout:u3|DATL[3]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.295     ; 3.705      ;
; -3.523 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a133~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[5]  ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.284     ; 3.716      ;
; -3.523 ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a111~porta_we_reg ; AUD_main:u1|AUD_inout:u3|DATL[15] ; CLOCK_50     ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.500        ; -0.285     ; 3.715      ;
+--------+---------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                             ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.243 ; AUD_main:u1|AUD_inout:u3|addr[1]    ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a39~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.174      ; 2.916      ;
; -2.232 ; AUD_main:u1|AUD_inout:u3|addr[1]    ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a46~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.178      ; 2.909      ;
; -2.219 ; AUD_main:u1|AUD_inout:u3|addr[1]    ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a380~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.176      ; 2.894      ;
; -2.211 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.129      ; 2.839      ;
; -2.211 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.129      ; 2.839      ;
; -2.209 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.840      ;
; -2.195 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.119      ; 2.813      ;
; -2.195 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.119      ; 2.813      ;
; -2.193 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a98~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.122      ; 2.814      ;
; -2.184 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.133      ; 2.816      ;
; -2.184 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.133      ; 2.816      ;
; -2.182 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a301~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.136      ; 2.817      ;
; -2.177 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a219~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.126      ; 2.802      ;
; -2.171 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.140      ; 2.810      ;
; -2.171 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.140      ; 2.810      ;
; -2.169 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a295~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.143      ; 2.811      ;
; -2.161 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.117      ; 2.777      ;
; -2.161 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.117      ; 2.777      ;
; -2.159 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a290~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.120      ; 2.778      ;
; -2.153 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.146      ; 2.798      ;
; -2.153 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.146      ; 2.798      ;
; -2.151 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a210~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.146      ; 2.796      ;
; -2.151 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a127~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.149      ; 2.799      ;
; -2.150 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a288~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.133      ; 2.782      ;
; -2.150 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a288~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.133      ; 2.782      ;
; -2.148 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a288~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.136      ; 2.783      ;
; -2.144 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.156      ; 2.799      ;
; -2.144 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.156      ; 2.799      ;
; -2.142 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a121~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.159      ; 2.800      ;
; -2.141 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.140      ; 2.780      ;
; -2.141 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.140      ; 2.780      ;
; -2.139 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a119~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.143      ; 2.781      ;
; -2.135 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.148      ; 2.782      ;
; -2.135 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.148      ; 2.782      ;
; -2.133 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a124~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.783      ;
; -2.123 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[11]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.613      ;
; -2.123 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[13]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.613      ;
; -2.123 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[14]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.613      ;
; -2.123 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.124      ; 2.746      ;
; -2.123 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.124      ; 2.746      ;
; -2.122 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[15]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.612      ;
; -2.122 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[22]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.612      ;
; -2.122 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a219~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.126      ; 2.747      ;
; -2.121 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a299~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.127      ; 2.747      ;
; -2.112 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a315~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.121      ; 2.732      ;
; -2.112 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a315~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.121      ; 2.732      ;
; -2.110 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a315~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.124      ; 2.733      ;
; -2.108 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.128      ; 2.735      ;
; -2.108 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.128      ; 2.735      ;
; -2.106 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a308~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.131      ; 2.736      ;
; -2.106 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a312~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 2.720      ;
; -2.106 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a312~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 2.720      ;
; -2.104 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a312~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.118      ; 2.721      ;
; -2.104 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a380~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.176      ; 2.779      ;
; -2.104 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a380~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.176      ; 2.779      ;
; -2.103 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.734      ;
; -2.103 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.734      ;
; -2.102 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a380~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.179      ; 2.780      ;
; -2.101 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.135      ; 2.735      ;
; -2.098 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[23]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.588      ;
; -2.098 ; AUD_main:u1|AUD_inout:u3|addr_e[11] ; AUD_main:u1|delay[24]                                                                                               ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.013      ; 2.588      ;
; -2.098 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.748      ;
; -2.098 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.748      ;
; -2.096 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.154      ; 2.749      ;
; -2.096 ; AUD_main:u1|AUD_inout:u3|addr[17]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a210~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.146      ; 2.741      ;
; -2.089 ; AUD_main:u1|AUD_inout:u3|addr[13]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a219~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.126      ; 2.714      ;
; -2.083 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a96~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.116      ; 2.698      ;
; -2.083 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a96~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.116      ; 2.698      ;
; -2.083 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a97~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.733      ;
; -2.083 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a97~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.733      ;
; -2.082 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.713      ;
; -2.082 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.713      ;
; -2.081 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a96~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.119      ; 2.699      ;
; -2.081 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a97~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.154      ; 2.734      ;
; -2.080 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.108      ; 2.687      ;
; -2.080 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.108      ; 2.687      ;
; -2.080 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a258~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.135      ; 2.714      ;
; -2.078 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a305~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.111      ; 2.688      ;
; -2.078 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a281~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.154      ; 2.731      ;
; -2.078 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a281~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.154      ; 2.731      ;
; -2.078 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a286~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.150      ; 2.727      ;
; -2.078 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a286~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.150      ; 2.727      ;
; -2.077 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.727      ;
; -2.077 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_we_reg       ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.151      ; 2.727      ;
; -2.076 ; AUD_main:u1|AUD_inout:u3|addr[2]    ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a210~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.146      ; 2.721      ;
; -2.076 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a281~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.157      ; 2.732      ;
; -2.076 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a286~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.153      ; 2.728      ;
; -2.075 ; AUD_main:u1|AUD_inout:u3|addr[2]    ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a288~porta_address_reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.133      ; 2.707      ;
; -2.075 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.118      ; 2.692      ;
; -2.075 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.118      ; 2.692      ;
; -2.075 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a262~porta_datain_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.154      ; 2.728      ;
; -2.074 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.112      ; 2.685      ;
; -2.074 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.112      ; 2.685      ;
; -2.073 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a22~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.121      ; 2.693      ;
; -2.073 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.129      ; 2.701      ;
; -2.073 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.129      ; 2.701      ;
; -2.072 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a47~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.115      ; 2.686      ;
; -2.071 ; AUD_main:u1|AUD_inout:u3|addr[16]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a36~porta_datain_reg0   ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.132      ; 2.702      ;
; -2.069 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a57~porta_address_reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.149      ; 2.717      ;
; -2.069 ; AUD_main:u1|AUD_inout:u3|addr[14]   ; AUD_main:u1|mem:u5|altsyncram:altsyncram_component|altsyncram_vmi1:auto_generated|ram_block1a57~porta_we_reg        ; AUD_main:u1|AUD_inout:u3|BCLK ; CLOCK_50    ; 0.500        ; 0.149      ; 2.717      ;
+--------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.138 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.083      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.025      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 1.001      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.042 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.987      ;
; -0.009 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.954      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.015  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.930      ;
; 0.027  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.918      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.028  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.917      ;
; 0.059  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.886      ;
; 0.088  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.857      ;
; 0.088  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.857      ;
; 0.088  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.857      ;
; 0.088  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.857      ;
; 0.088  ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.857      ;
; 0.253  ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.692      ;
; 0.259  ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.686      ;
; 0.314  ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.631      ;
; 0.316  ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.629      ;
; 0.418  ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 1.000        ; -0.042     ; 0.527      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.330 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.500        ; 0.416      ; 0.688      ;
; 0.841 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 1.000        ; 0.416      ; 0.677      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.252 ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; 0.000        ; 1.646      ; 1.603      ;
; 0.172  ; AUD_main:u1|delay[9]                             ; AUD_main:u1|delay[9]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; AUD_main:u1|delay[20]                            ; AUD_main:u1|delay[20]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; AUD_main:u1|delay[21]                            ; AUD_main:u1|delay[21]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.051      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|count[1]                 ; AUD_main:u1|AUD_init:u2|count[1]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|count[2]                 ; AUD_main:u1|AUD_init:u2|count[2]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|count[3]                 ; AUD_main:u1|AUD_init:u2|count[3]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10] ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|delay[23]                            ; AUD_main:u1|delay[23]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|delay[24]                            ; AUD_main:u1|delay[24]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; AUD_main:u1|delay[25]                            ; AUD_main:u1|delay[25]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|count[0]                 ; AUD_main:u1|AUD_init:u2|count[0]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|state.S2                 ; AUD_main:u1|AUD_init:u2|state.S2                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|state.S1                 ; AUD_main:u1|AUD_init:u2|state.S1                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|index[1]                 ; AUD_main:u1|AUD_init:u2|index[1]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|AUD_init:u2|index[2]                 ; AUD_main:u1|AUD_init:u2|index[2]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[11]                            ; AUD_main:u1|delay[11]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[13]                            ; AUD_main:u1|delay[13]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[14]                            ; AUD_main:u1|delay[14]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[15]                            ; AUD_main:u1|delay[15]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[22]                            ; AUD_main:u1|delay[22]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|ctrl                                 ; AUD_main:u1|ctrl                                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[0]                             ; AUD_main:u1|delay[0]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[1]                             ; AUD_main:u1|delay[1]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[2]                             ; AUD_main:u1|delay[2]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[3]                             ; AUD_main:u1|delay[3]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[4]                             ; AUD_main:u1|delay[4]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[5]                             ; AUD_main:u1|delay[5]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[6]                             ; AUD_main:u1|delay[6]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[7]                             ; AUD_main:u1|delay[7]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[8]                             ; AUD_main:u1|delay[8]                             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[10]                            ; AUD_main:u1|delay[10]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[12]                            ; AUD_main:u1|delay[12]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[16]                            ; AUD_main:u1|delay[16]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[17]                            ; AUD_main:u1|delay[17]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[18]                            ; AUD_main:u1|delay[18]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|delay[19]                            ; AUD_main:u1|delay[19]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|select[0]                            ; AUD_main:u1|select[0]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|play                                 ; AUD_main:u1|play                                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; AUD_main:u1|select[1]                            ; AUD_main:u1|select[1]                            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; AUD_main:u1|AUD_init:u2|addr2[2]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[0]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S4                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.190  ; AUD_main:u1|AUD_init:u2|addr2[3]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.316      ;
; 0.246  ; AUD_main:u1|AUD_init:u2|addr2[0]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.373      ;
; 0.246  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.373      ;
; 0.247  ; AUD_main:u1|AUD_init:u2|data[1]                  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.373      ;
; 0.247  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.373      ;
; 0.247  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.374      ;
; 0.248  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.375      ;
; 0.248  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.375      ;
; 0.254  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.381      ;
; 0.256  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[8]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[9]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.382      ;
; 0.257  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[18]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.383      ;
; 0.261  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S6      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.388      ;
; 0.266  ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25                 ; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50    ; -0.500       ; 1.646      ; 1.621      ;
; 0.267  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[3]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.393      ;
; 0.272  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.398      ;
; 0.274  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.401      ;
; 0.275  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.402      ;
; 0.279  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[2]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.405      ;
; 0.282  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[1]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.408      ;
; 0.284  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|index[0]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.410      ;
; 0.288  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[15]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.415      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[7]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[19]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[26]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; AUD_main:u1|AUD_init:u2|addr2[1]                 ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.290  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[10]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.417      ;
; 0.291  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.295  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.422      ;
; 0.297  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.424      ;
; 0.299  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.426      ;
; 0.306  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]    ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]    ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.433      ;
; 0.313  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[9]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[10]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.440      ;
; 0.316  ; AUD_main:u1|AUD_init:u2|data[4]                  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.442      ;
; 0.318  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.444      ;
; 0.319  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[2]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.445      ;
; 0.319  ; AUD_main:u1|AUD_init:u2|state.S4                 ; AUD_main:u1|AUD_init:u2|state.S1                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.445      ;
; 0.320  ; AUD_main:u1|AUD_init:u2|index[0]                 ; AUD_main:u1|AUD_init:u2|index[1]                 ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.446      ;
; 0.328  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.454      ;
; 0.332  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[7]       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[8]       ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.458      ;
; 0.354  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S4      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.480      ;
; 0.354  ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[18]      ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[19]      ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.481      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|clock25'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; 0.000 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; 0.000        ; 0.444      ; 0.643      ;
; 0.518 ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|clock25 ; -0.500       ; 0.444      ; 0.661      ;
+-------+-------------------------------+-------------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.169 ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|DATL[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.054      ; 0.307      ;
; 0.169 ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|DATR[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.054      ; 0.307      ;
; 0.178 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.314      ;
; 0.196 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.325      ;
; 0.204 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.333      ;
; 0.206 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.335      ;
; 0.213 ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.341      ;
; 0.213 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.342      ;
; 0.215 ; AUD_main:u1|AUD_inout:u3|DATR[12]         ; AUD_main:u1|AUD_inout:u3|DATR[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.272      ; 0.571      ;
; 0.298 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; AUD_main:u1|AUD_inout:u3|DATL[13]         ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.427      ;
; 0.300 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.429      ;
; 0.301 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.431      ;
; 0.304 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.433      ;
; 0.311 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.439      ;
; 0.312 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.441      ;
; 0.313 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.442      ;
; 0.315 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.443      ;
; 0.324 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.452      ;
; 0.324 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.452      ;
; 0.333 ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|DATR[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.462      ;
; 0.333 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.462      ;
; 0.340 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.469      ;
; 0.361 ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.067      ; 0.512      ;
; 0.389 ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.517      ;
; 0.393 ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.522      ;
; 0.393 ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.522      ;
; 0.394 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.523      ;
; 0.400 ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.529      ;
; 0.432 ; AUD_main:u1|AUD_inout:u3|DATR[5]          ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.043      ; 0.559      ;
; 0.436 ; AUD_main:u1|AUD_inout:u3|state.S0         ; AUD_main:u1|AUD_inout:u3|d_count[0]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.565      ;
; 0.438 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|state.S3         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.567      ;
; 0.443 ; AUD_main:u1|AUD_inout:u3|DATR[14]         ; AUD_main:u1|AUD_inout:u3|DATR[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.053      ; 0.580      ;
; 0.447 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.575      ;
; 0.450 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.579      ;
; 0.450 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.579      ;
; 0.453 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.582      ;
; 0.456 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; AUD_main:u1|AUD_inout:u3|state.S1         ; AUD_main:u1|AUD_inout:u3|DATL[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.046      ; 0.586      ;
; 0.458 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.587      ;
; 0.459 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.588      ;
; 0.459 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.588      ;
; 0.460 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.589      ;
; 0.460 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.590      ;
; 0.461 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.590      ;
; 0.462 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.591      ;
; 0.463 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.591      ;
; 0.463 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.592      ;
; 0.464 ; AUD_main:u1|AUD_inout:u3|DATL[14]         ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.053      ; 0.601      ;
; 0.466 ; AUD_main:u1|AUD_inout:u3|DATR[9]          ; AUD_main:u1|AUD_inout:u3|DATR[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.594      ;
; 0.469 ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.597      ;
; 0.472 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.601      ;
; 0.473 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.601      ;
; 0.473 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.601      ;
; 0.473 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.601      ;
; 0.476 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.604      ;
; 0.480 ; AUD_main:u1|AUD_inout:u3|state.S2         ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.609      ;
; 0.480 ; AUD_main:u1|AUD_inout:u3|DATL[15]         ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.067      ; 0.631      ;
; 0.481 ; AUD_main:u1|AUD_inout:u3|DATR[2]          ; AUD_main:u1|AUD_inout:u3|DATR[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.046      ; 0.611      ;
; 0.489 ; AUD_main:u1|AUD_inout:u3|DATL[11]         ; AUD_main:u1|AUD_inout:u3|DATL[12]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.617      ;
; 0.496 ; AUD_main:u1|AUD_inout:u3|DATR[6]          ; AUD_main:u1|AUD_inout:u3|DATR[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.625      ;
; 0.498 ; AUD_main:u1|AUD_inout:u3|DATL[9]          ; AUD_main:u1|AUD_inout:u3|DATL[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.626      ;
; 0.510 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.638      ;
; 0.513 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.642      ;
; 0.513 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.642      ;
; 0.513 ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.641      ;
; 0.516 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.645      ;
; 0.516 ; AUD_main:u1|AUD_inout:u3|addr[1]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.645      ;
; 0.516 ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.645      ;
; 0.519 ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.648      ;
; 0.522 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.651      ;
; 0.524 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[9]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.653      ;
; 0.524 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[5]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.653      ;
; 0.525 ; AUD_main:u1|AUD_inout:u3|addr[2]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.654      ;
; 0.525 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[7]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.654      ;
; 0.526 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.654      ;
; 0.526 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.655      ;
; 0.527 ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.656      ;
; 0.527 ; AUD_main:u1|AUD_inout:u3|addr[3]          ; AUD_main:u1|AUD_inout:u3|addr[6]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.656      ;
; 0.528 ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|addr[8]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.657      ;
; 0.529 ; AUD_main:u1|AUD_inout:u3|addr[12]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.657      ;
; 0.529 ; AUD_main:u1|AUD_inout:u3|addr[0]          ; AUD_main:u1|AUD_inout:u3|addr[4]          ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.658      ;
; 0.535 ; AUD_main:u1|AUD_inout:u3|d_count[1]       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.045      ; 0.664      ;
; 0.536 ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.664      ;
; 0.536 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[15]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.664      ;
; 0.539 ; AUD_main:u1|AUD_inout:u3|addr[13]         ; AUD_main:u1|AUD_inout:u3|addr[16]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.667      ;
; 0.539 ; AUD_main:u1|AUD_inout:u3|addr[14]         ; AUD_main:u1|AUD_inout:u3|addr[17]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.667      ;
; 0.547 ; AUD_main:u1|AUD_inout:u3|addr[10]         ; AUD_main:u1|AUD_inout:u3|addr[11]         ; AUD_main:u1|AUD_inout:u3|BCLK ; AUD_main:u1|AUD_inout:u3|BCLK ; 0.000        ; 0.044      ; 0.675      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.265 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.391      ;
; 0.293 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.419      ;
; 0.295 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.426      ;
; 0.305 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.431      ;
; 0.361 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.487      ;
; 0.368 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.494      ;
; 0.403 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.529      ;
; 0.447 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.573      ;
; 0.449 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.579      ;
; 0.455 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.582      ;
; 0.510 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.639      ;
; 0.515 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|BCLK         ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.641      ;
; 0.518 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.645      ;
; 0.521 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.647      ;
; 0.522 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.648      ;
; 0.526 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.652      ;
; 0.529 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.655      ;
; 0.573 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.699      ;
; 0.576 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.702      ;
; 0.578 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.704      ;
; 0.581 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.707      ;
; 0.584 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.710      ;
; 0.585 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.711      ;
; 0.587 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.713      ;
; 0.592 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.718      ;
; 0.644 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.770      ;
; 0.650 ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.776      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.866      ;
; 0.765 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.891      ;
; 0.767 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.893      ;
; 0.767 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.893      ;
; 0.767 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.893      ;
; 0.767 ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.893      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[2] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[3] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[4] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[5] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; AUD_main:u1|AUD_inout:u3|clk_count[7] ; AUD_main:u1|AUD_inout:u3|clk_count[6] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 0.928      ;
; 0.875 ; AUD_main:u1|AUD_inout:u3|clk_count[1] ; AUD_main:u1|AUD_inout:u3|clk_count[0] ; AUD_main:u1|clk_256fs:u1|MCLK ; AUD_main:u1|clk_256fs:u1|MCLK ; 0.000        ; 0.042      ; 1.001      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|DATA[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|I2C_SCLK      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|RW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|SDIN          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|clk_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|d_count[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|AUD_i2c:u1|state.S7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|addr2[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|addr2[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|addr2[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|addr2[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|count[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|count[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|count[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|count[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|done                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|index[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|index[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|index[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|index[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S4                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|AUD_init:u2|state.S5                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|clk_256fs:u1|clock25                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|ctrl                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[10]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[11]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[12]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[13]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[14]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[15]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[16]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[17]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[18]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[19]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[20]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[22]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; AUD_main:u1|delay[24]                            ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|AUD_inout:u3|BCLK'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|RW               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|d_count[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|state.S3         ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|RW               ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[0]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[0]          ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATR[13]         ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[0]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[1]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[2]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[3]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[4]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[5]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[6]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[7]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[8]          ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[12]       ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_ADCLRCK~reg0 ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACLRCK~reg0 ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[10]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[11]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[12]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[13]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[14]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[15]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[16]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[17]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr[9]          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[10]       ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|addr_e[11]       ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~en    ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|AUD_DACDAT~reg0  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[12]         ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[13]         ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[14]         ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; AUD_main:u1|AUD_inout:u3|BCLK ; Fall       ; AUD_main:u1|AUD_inout:u3|DATL[1]          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|MCLK'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK         ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[0] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[1] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[2] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[3] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[4] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[5] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[6] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; AUD_main:u1|AUD_inout:u3|clk_count[7] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK|q                          ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|inclk[0]           ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u1|MCLK~clkctrl|outclk             ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|BCLK|clk                        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[0]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[1]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[2]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[3]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[4]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[5]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[6]|clk                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|MCLK ; Rise       ; u1|u3|clk_count[7]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'AUD_main:u1|clk_256fs:u1|clock25'                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|clock25|q               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; AUD_main:u1|clk_256fs:u1|clock25 ; Rise       ; u1|u1|MCLK|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.009 ; 2.854 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.985 ; 3.851 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.985 ; 3.851 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; 2.730 ; 3.403 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; 2.730 ; 3.361 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; 2.725 ; 3.403 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; 2.177 ; 2.842 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; 2.594 ; 3.263 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; 2.927 ; 3.862 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; 2.927 ; 3.862 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.700 ; -2.523 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.387 ; -2.125 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.387 ; -2.125 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; -1.022 ; -1.729 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; -1.150 ; -1.897 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; -1.022 ; -1.729 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; -1.295 ; -1.975 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; -1.103 ; -1.803 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; -1.297 ; -2.024 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; -1.297 ; -2.024 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.770 ;       ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.833 ; 7.335 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;       ; 2.944 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.433 ; 5.780 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.459 ; 6.040 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 7.112 ; 6.954 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 7.112 ; 6.753 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.643 ; 6.954 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 4.050 ;       ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;       ; 4.398 ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 6.273 ; 5.910 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 6.629 ; 6.257 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 5.675 ; 5.964 ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 4.879 ; 5.109 ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 5.600 ; 5.918 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 5.675 ; 5.964 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.684 ;       ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.576 ; 7.059 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;       ; 2.851 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.232 ; 5.566 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.218 ; 5.814 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.629 ; 5.569 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.805 ; 5.569 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.629 ; 5.859 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 3.912 ;       ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;       ; 4.247 ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 6.051 ; 5.703 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 6.393 ; 6.035 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 4.710 ; 4.931 ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 4.710 ; 4.931 ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 5.403 ; 5.709 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 5.478 ; 5.756 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.245 ; 6.244 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 5.079 ; 5.065 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.016 ; 6.015 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 4.903 ; 4.889 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.661     ; 6.662     ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 5.341     ; 5.355     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; AUD_DACDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.415     ; 6.416     ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; I2C_SDAT   ; CLOCK_50                      ; 5.155     ; 5.169     ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -8.470    ; -0.252 ; N/A      ; N/A     ; -3.000              ;
;  AUD_main:u1|AUD_inout:u3|BCLK    ; -8.470    ; 0.169  ; N/A      ; N/A     ; -1.285              ;
;  AUD_main:u1|clk_256fs:u1|MCLK    ; -1.394    ; 0.265  ; N/A      ; N/A     ; -1.285              ;
;  AUD_main:u1|clk_256fs:u1|clock25 ; 0.108     ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  CLOCK_50                         ; -4.735    ; -0.252 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                   ; -5080.728 ; -0.252 ; 0.0      ; 0.0     ; -3297.704           ;
;  AUD_main:u1|AUD_inout:u3|BCLK    ; -404.729  ; 0.000  ; N/A      ; N/A     ; -86.095             ;
;  AUD_main:u1|clk_256fs:u1|MCLK    ; -11.723   ; 0.000  ; N/A      ; N/A     ; -11.565             ;
;  AUD_main:u1|clk_256fs:u1|clock25 ; 0.000     ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  CLOCK_50                         ; -4664.276 ; -0.252 ; N/A      ; N/A     ; -3198.759           ;
+-----------------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; 4.223 ; 4.727 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.357 ; 6.748 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.357 ; 6.748 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; 5.536 ; 5.974 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; 5.536 ; 5.974 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; 5.497 ; 5.936 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; 4.483 ; 4.930 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; 5.296 ; 5.683 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; 6.097 ; 6.574 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; 6.097 ; 6.574 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_ADCDAT ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.700 ; -2.523 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.387 ; -2.125 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  KEY[2]    ; AUD_main:u1|AUD_inout:u3|BCLK ; -1.387 ; -2.125 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; KEY[*]     ; CLOCK_50                      ; -1.022 ; -1.729 ; Rise       ; CLOCK_50                      ;
;  KEY[0]    ; CLOCK_50                      ; -1.150 ; -1.897 ; Rise       ; CLOCK_50                      ;
;  KEY[1]    ; CLOCK_50                      ; -1.022 ; -1.729 ; Rise       ; CLOCK_50                      ;
;  KEY[2]    ; CLOCK_50                      ; -1.295 ; -1.975 ; Rise       ; CLOCK_50                      ;
;  KEY[3]    ; CLOCK_50                      ; -1.103 ; -1.803 ; Rise       ; CLOCK_50                      ;
; SW[*]      ; CLOCK_50                      ; -1.297 ; -2.024 ; Rise       ; CLOCK_50                      ;
;  SW[0]     ; CLOCK_50                      ; -1.297 ; -2.024 ; Rise       ; CLOCK_50                      ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.168  ;        ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.146 ; 13.121 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;        ; 5.151  ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 10.263 ; 10.379 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 11.583 ; 11.523 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.024 ; 13.077 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 13.024 ; 13.077 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 12.894 ; 12.680 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 7.896  ;        ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;        ; 7.864  ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 11.232 ; 11.265 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 11.927 ; 12.015 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 10.952 ; 10.860 ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 9.252  ; 9.321  ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 10.665 ; 10.677 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 10.952 ; 10.860 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ; 2.684 ;       ; Rise       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_ADCLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.576 ; 7.059 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK ;       ; 2.851 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACDAT  ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.232 ; 5.566 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_DACLRCK ; AUD_main:u1|AUD_inout:u3|BCLK ; 6.218 ; 5.814 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; LEDG[*]     ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.629 ; 5.569 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[6]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.805 ; 5.569 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
;  LEDG[7]    ; AUD_main:u1|AUD_inout:u3|BCLK ; 5.629 ; 5.859 ; Fall       ; AUD_main:u1|AUD_inout:u3|BCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ; 3.912 ;       ; Rise       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; AUD_XCK     ; AUD_main:u1|clk_256fs:u1|MCLK ;       ; 4.247 ; Fall       ; AUD_main:u1|clk_256fs:u1|MCLK ;
; I2C_SCLK    ; CLOCK_50                      ; 6.051 ; 5.703 ; Rise       ; CLOCK_50                      ;
; I2C_SDAT    ; CLOCK_50                      ; 6.393 ; 6.035 ; Rise       ; CLOCK_50                      ;
; LEDG[*]     ; CLOCK_50                      ; 4.710 ; 4.931 ; Rise       ; CLOCK_50                      ;
;  LEDG[0]    ; CLOCK_50                      ; 4.710 ; 4.931 ; Rise       ; CLOCK_50                      ;
;  LEDG[1]    ; CLOCK_50                      ; 5.403 ; 5.709 ; Rise       ; CLOCK_50                      ;
;  LEDG[7]    ; CLOCK_50                      ; 5.478 ; 5.756 ; Rise       ; CLOCK_50                      ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_XCK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_BCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCLRCK             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_DACLRCK             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I2C_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK    ; 0        ; 0        ; 0        ; 3154     ;
; CLOCK_50                         ; AUD_main:u1|AUD_inout:u3|BCLK    ; 0        ; 0        ; 2032     ; 0        ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; AUD_main:u1|clk_256fs:u1|clock25 ; 1        ; 1        ; 0        ; 0        ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; AUD_main:u1|clk_256fs:u1|MCLK    ; 105      ; 0        ; 0        ; 0        ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50                         ; 0        ; 14609    ; 0        ; 0        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                         ; CLOCK_50                         ; 4203     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; AUD_main:u1|AUD_inout:u3|BCLK    ; AUD_main:u1|AUD_inout:u3|BCLK    ; 0        ; 0        ; 0        ; 3154     ;
; CLOCK_50                         ; AUD_main:u1|AUD_inout:u3|BCLK    ; 0        ; 0        ; 2032     ; 0        ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; AUD_main:u1|clk_256fs:u1|clock25 ; 1        ; 1        ; 0        ; 0        ;
; AUD_main:u1|clk_256fs:u1|MCLK    ; AUD_main:u1|clk_256fs:u1|MCLK    ; 105      ; 0        ; 0        ; 0        ;
; AUD_main:u1|AUD_inout:u3|BCLK    ; CLOCK_50                         ; 0        ; 14609    ; 0        ; 0        ;
; AUD_main:u1|clk_256fs:u1|clock25 ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                         ; CLOCK_50                         ; 4203     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 422   ; 422  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 20 15:43:53 2019
Info: Command: quartus_sta HW13_TOP -c HW13_TOP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HW13_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name AUD_main:u1|AUD_inout:u3|BCLK AUD_main:u1|AUD_inout:u3|BCLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name AUD_main:u1|clk_256fs:u1|MCLK AUD_main:u1|clk_256fs:u1|MCLK
    Info (332105): create_clock -period 1.000 -name AUD_main:u1|clk_256fs:u1|clock25 AUD_main:u1|clk_256fs:u1|clock25
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.470      -404.729 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -4.735     -4664.276 CLOCK_50 
    Info (332119):    -1.394       -11.723 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):     0.108         0.000 AUD_main:u1|clk_256fs:u1|clock25 
Info (332146): Worst-case hold slack is -0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.185        -0.185 CLOCK_50 
    Info (332119):     0.010         0.000 AUD_main:u1|clk_256fs:u1|clock25 
    Info (332119):     0.386         0.000 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):     0.601         0.000 AUD_main:u1|clk_256fs:u1|MCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3198.759 CLOCK_50 
    Info (332119):    -1.285       -86.095 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -1.285       -11.565 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):    -1.285        -1.285 AUD_main:u1|clk_256fs:u1|clock25 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.633      -368.994 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -4.245     -4131.005 CLOCK_50 
    Info (332119):    -1.178        -9.865 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):     0.140         0.000 AUD_main:u1|clk_256fs:u1|clock25 
Info (332146): Worst-case hold slack is -0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.151        -0.151 CLOCK_50 
    Info (332119):     0.002         0.000 AUD_main:u1|clk_256fs:u1|clock25 
    Info (332119):     0.339         0.000 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):     0.554         0.000 AUD_main:u1|clk_256fs:u1|MCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3149.127 CLOCK_50 
    Info (332119):    -1.285       -86.095 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -1.285       -11.565 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):    -1.285        -1.285 AUD_main:u1|clk_256fs:u1|clock25 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.813      -180.889 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -2.243     -2150.558 CLOCK_50 
    Info (332119):    -0.138        -1.104 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):     0.330         0.000 AUD_main:u1|clk_256fs:u1|clock25 
Info (332146): Worst-case hold slack is -0.252
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.252        -0.252 CLOCK_50 
    Info (332119):     0.000         0.000 AUD_main:u1|clk_256fs:u1|clock25 
    Info (332119):     0.169         0.000 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):     0.265         0.000 AUD_main:u1|clk_256fs:u1|MCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1404.590 CLOCK_50 
    Info (332119):    -1.000       -67.000 AUD_main:u1|AUD_inout:u3|BCLK 
    Info (332119):    -1.000        -9.000 AUD_main:u1|clk_256fs:u1|MCLK 
    Info (332119):    -1.000        -1.000 AUD_main:u1|clk_256fs:u1|clock25 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Fri Dec 20 15:43:59 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


