<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:16.3516</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0018422</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>수직 비휘발성 메모리 소자, 이를 포함하는 전자 장치, 및 메모리 소자의 제조 방법</inventionTitle><inventionTitleEng>VERTICAL NONVOLATILE MEMORY DEVICE, ELECTRONIC APPARATUS  INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF</inventionTitleEng><openDate>2025.08.13</openDate><openNumber>10-2025-0122314</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 셀 스트링을 포함하는 수직 비휘발성 메모리 소자가 개시된다. 복수의 셀 스트링 각각은, 채널층, 전하 터널링층, 복수의 전하 저장층, 복수의 전하 블로킹층, 복수의 게이트 전극이 횡방향으로 배열된 구조를 갖는다. 복수의 전하 저장층, 복수의 전하 블로킹층, 및 복수의 게이트 전극은 복수의 분리층에 의하여 길이 방향으로 구분(isolation)된다. 전하 저장층은 1018atm/cm3 이상의 도핑 농도로 도펀트로 도핑된 반도체 물질을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 셀 스트링을 포함하는 수직 비휘발성 메모리 소자에 있어서,상기 복수의 셀 스트링 각각은,채널층;상기 채널층의 길이 방향에 수직한 횡방향의 외측에 마련되는 전하 터널링층;상기 전하 터널링층의 상기 횡방향의 외측에 상기 길이 방향으로 이격되게 배치되는 복수의 전하 저장층;상기 복수의 전하 저장층 각각의 상기 횡방향의 외측에 배치되는 복수의 전하 블로킹층;상기 복수의 전하 블로킹층 각각의 상기 횡방향의 외측에 배치되는 복수의 게이트 전극;상기 복수의 전하 저장층, 상기 복수의 전하 블로킹층, 및 상기 복수의 게이트 전극을 상기 길이 방향으로 구분(isolation)하는 복수의 분리층;를 포함하며,상기 전하 저장층은 1018atm/cm3 이상의 도핑 농도로 도펀트로 도핑된 반도체 물질을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>2. 제 1항에 있어서,상기 반도체 물질은 실리콘(Si)을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>3. 제 2항에 있어서,상기 반도체 물질은 폴리 실리콘을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>4. 제 1항에 있어서,상기 도펀트는 n형 도펀트를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>5. 제 4항에 있어서,상기 n형 도펀트는 비소(As) 또는 인(P)을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>6. 제 1항에 있어서,상기 도펀트는 붕소(B), 탄소(C), 또는 저마늄(Ge)을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>7. 제 1항에 있어서,상기 전하 터널링층은 상기 복수의 전하 저장층에 대하여 공유되도록 상기 채널층의 길이 방향으로 연장된 메모리 소자.</claim></claimInfo><claimInfo><claim>8. 제 1항에 있어서,상기 전하 터널링층은 상기 복수의 전하 저장층에 각각 대응되도록 상기 복수의 분리층에 의하여 복수의 전하 터널링층으로 구분된 메모리 소자.</claim></claimInfo><claimInfo><claim>9. 제 8항에 있어서,상기 전하 터널링층은 상기 채널층의 외주면으로부터 상기 채널층의 내측으로 돌출된 메모리 소자.</claim></claimInfo><claimInfo><claim>10. 제 8항에 있어서,상기 전하 터널링층은 실리콘 산화물을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>11. 제 1항에 있어서,상기 전하 블로킹층의 압축 스트레스는 -50 ~ -300MPa인 메모리 소자.</claim></claimInfo><claimInfo><claim>12. 기판 상에 복수의 분리층과 복수의 반도체 물질층을 교대로 적층하는 단계;상기 복수의 분리층과 상기 복수의 반도체 물질층을 관통하는 관통 홀을 형성하는 단계;상기 관통 홀을 통하여 상기 복수의 반도체 물질층이 도펀트를 주입하여 상기 복수의 반도체 물질층에 상기 도펀트에 의하여 도핑되고 상기 관통 홀에 인접한 제1영역과 상기 제1영역의 외측에 도핑되지 않은 제2영역을 형성하는 단계;상기 관통 홀의 내벽에 전하 터널링층을 형성하는 단계;상기 전하 터널링층의 내벽에 채널층을 형성하는 단계;복수의 셀 스트링을 구획하는 구획 홈을 형성하는 단계;상기 구획 홈을 통하여 상기 복수의 반도체 물질층의 상기 제2영역을 식각하여 제거하고 상기 제1영역을 남겨서 전하 저장층을 형성하는 단계;를 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 반도체 물질은 실리콘(Si)을 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1영역의 도핑 농도는 1018atm/cm3 이상인 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 전하 터널링층은 실리콘 산화물을 포함하며, 상기 관통 홀의 내벽에 전체적으로 형성되는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 전하 터널링층은 상기 복수의 반도체 물질층 각각의 상기 제1영역에 대응되는 위치에 형성되는 복수의 전하 터널링층을 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 복수의 전하 터널링층을 형성하는 단계는, 상기 제1영역의 실리콘(Si)을 부분적으로 산화시켜 실리콘 산화물을 형성하는 단계를 포함하며,상기 실리콘 산화물은 상기 관통 홀의 내벽으로부터 내측으로 돌출되는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 구획 홈을 통하여 상기 제1영역의 외측에 전하 블로킹층을 형성하는 단계;상기 전하 블로킹층의 외측에 게이트 전극을 형성하는 단계;를 포함하는 메모리 소자의 제조 방법</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 반도체 물질층은 실리콘(Si)을 포함하며,상기 전하 블로킹층을 형성하는 단계는, 상기 제1영역의 실리콘을 부분적으로 산화시켜 실리콘 산화물을 형성하는 단계를 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 메모리; 및상기 메모리로부터의 데이터 독출 및/또는 메모리로의 데이터 기입을 위하여 상기 메모리를 제어하도록 구성된 메모리 제어기;를 포함하고, 상기 메모리는 상기 제1항 내지 제11항 중 어느 한 항에 기재된 메모리 소자를 포함하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420170493630</code><country>대한민국</country><engName>Lee Min-Hyun</engName><name>이민현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420180432499</code><country>대한민국</country><engName>PARK, Jin Joo</engName><name>박진주</name></inventorInfo><inventorInfo><address>경기도 수원시 권선구...</address><code>420240035311</code><country>대한민국</country><engName>JANG, Seong Hun</engName><name>장성훈</name></inventorInfo><inventorInfo><address>서울특별시 강남구...</address><code>420220855701</code><country>대한민국</country><engName>Choi, Seokhoon</engName><name>최석훈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.06</receiptDate><receiptNumber>1-1-2024-0149122-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240018422.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c935dd25500f183f27182a5f1bcfbdf0d4241229d5cceab4980218d94cde4575de3435139c8b8a3088259fa45072dda5ddbec1737450198ee30</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd4f1dd4b663eea770a979c95cce78c6328bfb1b655f1a01374ae44415cfe44308ff7b530f15f7a0740232e33ef9e0ec70e3460cba67b8990</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>