# AC2: Laboratorio 1

- make build: usando verilator, genera el simulador del modulo adder_4bits (adder_4bits.sv) bajo el banco de pruebas tb_adder_4bits.sv
- make sim: Ejecuta el simulador, mostrando por terminal los diferentes aserciones de verificación colocadas en el banco de prueba. Tambien genera el waveform.vcd con las diferentes formas de onda de las diferentes señales internas del modulo

- make build_n: usando verilator, genera el simulador2 del modulo adder_nbits (adder_nbits.sv) bajo el banco de pruebas tb_adder_nbits.sv
- make sim_n: Ejecuta el simulador2, mostrando por terminal los diferentes aserciones de verificación colocadas en el banco de prueba. Tambien genera el waveform.vcd con las diferentes formas de onda de las diferentes señales internas del modulo

- make build: usando verilator, genera el simulador3 del modulo accum_nbits (accum_nbits.sv) bajo el banco de pruebas tb_accum_nbits.sv
- make sim: Ejecuta el simulador3, mostrando por terminal los diferentes aserciones de verificación colocadas en el banco de prueba. Tambien genera el waveform.vcd con las diferentes formas de onda de las diferentes señales internas del modulo
