# Zoom Digital: Redimensionamento de Imagens com FPGA em Verilog  

## üë• Equipe

- **Davi Medeiros Rocha**  
  [github.com/UEFS-Davi](https://github.com/UEFS-Davi)

- **Guilherme de Oliveira Lima**  
  [github.com/GuiLima08](https://github.com/GuiLima08)

- **Nycolas de Lima Oliveira Silva**  
  [github.com/NycolasDeLima](https://github.com/NycolasDeLima)


## 1. Introdu√ß√£o  
Este reposit√≥rio apresenta a primeira etapa do projeto **"Zoom Digital: Redimensionamento de Imagens com FPGA em Verilog"**, referente ao **Problema 1** do componente curricular **Sistemas Digitais** do semestre **2025.2**.  

O problema consiste na constru√ß√£o de um **coprocessador gr√°fico** para sistemas de vigil√¢ncia e exibi√ß√£o em tempo real. O processamento √© executado diretamente na **FPGA** da placa fornecida, modelo **DE1-SoC**.  

---

## 2. Requisitos  

- O c√≥digo deve ser escrito em **Verilog**.  
- Devem ser implementados os seguintes algoritmos de redimensionamento de imagens:  
  - **Vizinho Mais Pr√≥ximo (Nearest Neighbor Interpolation)**  
  - **Replica√ß√£o de Pixel (Pixel Replication)**  
  - **Decima√ß√£o / Amostragem (Nearest Neighbor for Zoom Out)**  
  - **M√©dia de Blocos (Block Averaging)**  
- As imagens s√£o representadas em **escala de cinza** e cada **pixel** √© representado por um n√∫mero inteiro de **8 bits**.  
- Devem ser utilizadas **chaves e/ou bot√µes** para determinar a amplia√ß√£o e redu√ß√£o da imagem.  
- O coprocessador deve ser **compat√≠vel com o processador ARM (HPS - Hard Processor System)** para viabilizar o desenvolvimento das pr√≥ximas etapas.  

---

## 3. Detalhamento do Software  

| Categoria                        | Software              | Vers√£o          | Fun√ß√£o no Projeto                             |
|----------------------------------|-----------------------|-----------------|-----------------------------------------------|
| Ambiente de Desenvolvimento FPGA | Intel Quartus Prime   | 23.1 Lite Edition | Cria√ß√£o dos m√≥dulos e programa√ß√£o da FPGA.  |
| Biblioteca de m√≥dulos            | Quartus IP Catalog    | 23.1 Lite Edition | Importa√ß√£o dos m√≥dulos preexistentes (RAM, PLL) |
| Simula√ß√£o                        | Icarus Verilog        | v11-20210204    | Simula√ß√£o dos algoritmos na mem√≥ria           |
| Linguagem HDL                    | Verilog               | Verilog 2001    | Implementa√ß√£o do c√≥digo do coprocessador.     |

---

## 4. Especifica√ß√£o dos Hardwares Usados nos Testes  

- **Placa de Desenvolvimento**: Kit **DE1-SoC (Cyclone V SE 5CSEMA5F31C6)**  

### Interfaces de Entrada Utilizadas  
- **Chaves**: Sele√ß√£o do algoritmo e fator de amplia√ß√£o/redu√ß√£o.  
- **Bot√µes**: Aplicar o redimensionamento e redefinir (reset) o sistema.  

### Interface de Sa√≠da Utilizada  
- **VGA**: Exibi√ß√£o da imagem processada.  

### Perif√©ricos Adicionais  
- **Monitor 640x480** com entrada VGA.

## 5. (nycolas coloca tua parte aq)



---

## 6. Testes

Os algoritmos de **vizinho mais pr√≥ximo, replica√ß√£o de pixel, decima√ß√£o** e **m√©dia de blocos** foram testados utilizando a ferramenta **Icarus Verilog**, um simulador de hardware de c√≥digo aberto que compila e executa projetos descritos em linguagem Verilog. Os c√≥digos para testes no Icarus Verilog (encontrados na pasta *PBL-SD-1/Testes_Algoritmos* dentro do reposit√≥rio) utilizaram matrizes pequenas para testar os algoritmos, e foram subsequentemente adaptados para matrizes de larga escala e implementados no projeto.

Durante a implementa√ß√£o dos algoritmos em conjun√ß√£o com o m√≥dulo do VGA, os testes foram feitos de forma pr√°tica na placa DE1-SoC, juntamente com um monitor VGA. Foi produzida uma imagem espec√≠fica para testes de sincronismo:

![checker160.jpg](https://github.com/user-attachments/assets/c716bad4-4e0b-4010-95a3-c0e52d8585f7)

A imagem acima possui √¢ngulos retos e quadrados perfeitos, utilizados para melhor visualizar erros de sincronismo e *offset*. A √°rea cinza nos lado esquerdo e superior da imagem serve para verificar se a imagem possui duplica√ß√£o de linhas ou colunas de pixel.

---

## 7. An√°lise dos Resultados

Em an√°lise do produto obtido nesta etapa do desenvolvimento, pode-se afirmar que os requisitos do problema foram implementados. Todos os algoritmos foram implementados, controlados pelo usu√°rio atrav√©s das chaves e bot√µes da placa, como foi pedido. Um erro observado, por√©m, foram *‚Äúestrias‚Äù* min√∫sculas de colora√ß√£o vermelha na imagem, provavelmente um produto de algum erro no sincronismo entre a RAM e o VGA. Tal erro deve ser corrigido na segunda etapa do desenvolvimento.

| Requisito | Resultado |
|---|---|
| C√≥digo escrito em Verilog | Cumprido |
| Implementar os 4 algoritmos de zoom-in e zoom-out | Cumprido |
| Imagens em escala de cinza | Parcialmente cumprido (estrias vermelhas foram encontradas) |
| Controle do zoom atrav√©s de chaves e bot√µes | Cumprido |

Em uma an√°lise do processo de desenvolvimento e aprendizado decorrido durante a etapa do PBL, pode-se dizer que os desafios iniciais do problema, e suas subsequentes solu√ß√µes, culminaram em uma forte e consolidada base de aprendizado, gerando melhor entendimento sobre a estrutura de um coprocessador e elabora√ß√£o de circuitos verilog, assim como o incentivo de encontrar uma abordagem pr√°tica e eficiente para problemas relacionados ao campo de sistemas digitais. O maior desafio encontrado, por√©m, seria a implementa√ß√£o do sincronismo entre os componentes do sistema; fato evidenciado pelo erro discutido no par√°grafo anterior.

## 8. Observa√ß√µes
- O c√≥digo acompanha dois arquivos .mif para teste: "gatinho2_convertido" e "checker160". Para mudar, deve-se alterar o caminho no m√≥dulo "ram_initial.v".
- Similarmente, caso os m√≥dulos da RAM n√£o forem instanciados corretamente, eles podem ser criados novamente usando a fun√ß√£o RAM 1-PORT do IP Catalog. Note que eles devem ter o mesmo nome, largura e profundidade dos disponibilizados no reposit√≥rio.

## 9. Bibliografia
- Manual DE1-SoC <http://www.ee.ic.ac.uk/pcheung/teaching/ee2_digital/de1-soc_user_manual.pdf>
- M√≥dulo VGA Driver. Adams, V. Hunter <https://vanhunteradams.com/DE1/VGA_Driver/Driver.html> 
