# 计算机组成原理  实验报告 

> 姓名：赵涛  
>
> 学号：PB20081605  
>
> 实验日期：2022-3-24

### 一、实验题目

​	Lab1  运算器及其应用



### 二、实验目的：

1. 掌握算术逻辑单元 (ALU) 的功能。
2. 掌握数据通路和控制器的设计方法。
3. 掌握组合电路和时序电路，以及参数化和结构化的Verilog描述方法。
4. 了解查看电路性能和资源使用情况。



### 三、实验平台：

- Vivado
- FPGAOL平台



### 四、实验过程：

#### **32位操作数ALU:** 

​		1. 在新建的VIvado项目中添加设计文件，编写代码如下所示：

```verilog
`timescale 1ns / 1ps

module ALU_32bits #(parameter WIDTH = 32)
    (input [WIDTH-1:0] a, b,
    input[2:0] f,
    output reg [WIDTH-1:0] y,
    output reg z
    );

    always @(*) 
    begin
        case (f)
            3'b000: y = a + b;
            3'b001: y = a - b;
            3'b010: y = a & b;
            3'b011: y = a | b;
            3'b100: y = a ^ b;
            default: 
            begin
                y = 0;
                z = 1;
            end
        endcase    
    end

endmodule
```



​		2. 新建仿真文件，写入如下代码，进行仿真：

```verilog
`timescale 1ns / 1ps
module ALU_32bits_sim();
    
    reg [31:0] a, b;
    reg [2:0] f;
    wire [31:0] y;
    wire z;

    ALU_32bits ALU_32bits(a, b, f, y, z);

    initial 
    begin
        a = 10; b = 5;  f = 3'o0; #20;
        a = 10; b = 5;  f = 3'o1; #20;
        a = 10; b = 5;  f = 3'o2; #20;
        a = 10; b = 5;  f = 3'o3; #20;
        a = 10; b = 5;  f = 3'o4; #20;
        a = 10; b = 5;  f = 3'o5; #20;
        a = 10; b = 5;  f = 3'o6; #20;
        $finish;
    end

endmodule
```



​		3.查看32位操作数 ALU的RTL电路：

​									<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\32bitALU_RTL.png" alt="32bitALU_RTL" style="zoom:33%;" />



​		4. 查看32位操作数 ALU的综合电路:

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\32bitsALU_综合电路.png" alt="32bitsALU_综合电路" style="zoom:33%;" />



​		5. 查看32位操作数  ALU的资源使用情况：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\32bits_ALU_综合资源报告.png" alt="32bits_ALU_综合资源报告" style="zoom:33%;" />





#### 6位操作数 ALU:

​		1. 在新建的Vivado项目中添加设计文件，编写代码如下所示：

```verilog
`timescale 1ns / 1ps

module ALU_6bits
(
    input clk,
    input en,
    input [1:0] sel,
    input [5:0] x,
    output reg [5:0] y,
    output reg z
);

    reg [5:0] a, b;
    reg [2:0] f;

    always @(posedge clk) 
    begin
        if(en)
        begin
            case(sel)
                2'b00: a = x;
                2'b01: b = x;
                default: f = x[2:0]; 
            endcase
        end
    end

    always @(*) begin
        case (f)
            3'o0: 
                y = a + b;
            3'o1: 
                y = a - b;
            3'o2: 
                y = a & b;
            3'o3: 
                y = a | b;
            3'o4: 
                y = a ^ b;
            default: 
            begin
                z = 1;
                y = 5'b00000;
            end
        endcase
    end
endmodule
```



​		2. 新建仿真文件，写入如下代码，进行仿真：

```verilog
`timescale 1ns / 1ps

module ALU_6bits_sim();

    reg clk, en;
    reg [1:0] sel;
    reg [5:0] x;
    wire [5:0] y;
    wire z;

    ALU_6bits ALU_6bits(clk, en, sel, x, y, z);

    initial begin  
        clk = 0;  
        #1;
    forever  
        #1 clk = ~clk;  
    end  

    initial 
    begin
        en = 0;
        #4;
    forever 
    begin
        en = 1; #4;
        en = 0; #6;
    end    
    end

    initial 
    begin
        x = 5'b01011; sel = 2'b00; #10;
        x = 5'b00011; sel = 2'b01; #10;
        x = 5'b00000; sel = 2'b10; #10;
        x = 5'b00001; #10;
        x = 5'b00010; #10;
        x = 5'b00011; #10;
        x = 5'b00100; #10;
        x = 5'b00101; #10;
        x = 5'b00110; #10;
        x = 5'b00111; #10;
        $finish;
    end

endmodule
```



​		3. 查看6位操作数 ALU的RTL电路：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\6bits_ALU_RTL.png" alt="6bits_ALU_RTL" style="zoom:33%;" />



​		4. 查看6位操作数 ALU的综合电路:

![6bits_ALU_综合电路](D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\6bits_ALU_综合电路.png)

​		

​		5. 查看6位操作数  ALU的资源使用情况：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\32bits_ALU_综合资源报告.png" alt="32bits_ALU_综合资源报告" style="zoom:33%;" />



​		

​		6. 查看6位操作数  ALU的时间性能报告：

![6bits_ALU_时间性能报告](D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\6bits_ALU_时间性能报告.jpg)



​		7.添加约束文件，下载测试。



#### FLS

​		1. 画出有限状态机状态转换图：

<img src="C:\Users\86186\AppData\Roaming\Typora\typora-user-images\image-20220326173912047.png" alt="image-20220326173912047" style="zoom:25%;" />



​			2. 在新建的Vivado项目中添加设计文件，编写代码如下所示：

```verilog
`timescale 1ns / 1ps

module FLS
(
    input clk, rst,
    input en,
    input [6:0] d,
    output [6:0] f
    );

    //en去抖动
    // reg [3:0]   cnt; 
    // wire button_clean;  //去抖动后的数据
    // always@(posedge clk)
    // begin 
    //     if(en == 1'b0) 
    //         cnt <= 4'h0; 
    //     else if(cnt<4'h8) 
    //         cnt <= cnt + 1'b1; 
    // end 
    // assign button_clean = cnt[3]; 


    //取边沿
    wire button_redge;  //取边沿后的数据
    reg button_r1,button_r2; 
    always@(posedge clk) 
        button_r1 <= en; 
    always@(posedge clk) 
        button_r2 <= button_r1; 
    assign button_redge = button_r1 & (~button_r2); 

    parameter C1 = 2'b00;
    parameter C2 = 2'b01;
    parameter C3 = 2'b10;
    reg [1:0] curr_state;
    reg [1:0] next_state;
    reg [6:0] f0, f1;
    reg flag;

    always @(*) 
    begin
        if(button_redge)
        begin
            case(curr_state)
                C1:  next_state = C2;
                C2:  next_state = C3;
                C3:  next_state = C3;
                default:;
            endcase
        end
        else
            next_state = curr_state;
    end

    always @(posedge clk or posedge rst) 
    begin
        if(rst)
            curr_state <= C1;
        else
            curr_state <= next_state;
    end

    always @(posedge clk) 
    begin
        if(button_redge) 
        begin
            if(curr_state == C1)
            begin
                flag <= 0;
                f0 <= d;
            end
            else if(curr_state == C2)
            begin
                flag <= 1;
                f1 <= d;
            end
            else
            begin
                f1 <= f1 + f0;
                f0 <= f1;
            end
        end   
    end
    assign f = (flag == 0) ? f0 : f1;

endmodule
```



​		3. 新建仿真文件，写入如下代码，进行仿真：

```verilog
`timescale 1ns / 1ps

module FLS_sim();
    reg clk;
    reg rst;
    reg en;
    reg [6:0] d;
    wire [6:0] f;

    FLS FLS(clk, rst, en, d, f);

    initial begin  
        clk = 0;  
        #1;
    forever  
        #1 clk = ~clk;  
    end  
    
    initial begin
        rst = 1;
        #3 rst =0;
    end

    initial 
    begin
        forever 
        begin
            en = 0; #5;
            en = 1; #5;    
        end
    end

    initial 
    begin
        d = 2; #10;
        d = 3; #10;
        d = 4; #80;

        $finish;
    end

endmodule
```





​		4. 查看FLS的数据通路：

![FLS_REL电路](D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\FLS_REL电路.png)



​		5. 添加约束文件，下载测试。



### **五**、实验结果：

##### 32位操作数ALU的仿真结果：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\ALU_32bits_仿真.png" alt="ALU_32bits_仿真" style="zoom:40%;" />



##### 6位操作数ALU的仿真结果：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\6bite_ALU_仿真.png" alt="6bite_ALU_仿真" style="zoom:33%;" />



##### 6位操作数ALU下载测试：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\6bits_ALU下载测试截图.png" alt="6bits_ALU下载测试截图" style="zoom:33%;" />



##### FLS仿真结果：

![FLS_仿真](D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\FLS_仿真.png)

​	

##### FLS下载测试：

<img src="D:\OneDrive - USTC\2022spring\计算机组成原理\实验\lab1\Lab1\截图\FLS下载测试.png" alt="FLS下载测试" style="zoom:33%;" />



​		经检验，上述结果均无误。



### **心得体会：**

```markdown
	1. 在本次实验中，复习巩固了verilog的语法，利用vivado仿真，以及在FPGA测试bit文件的方法。
	2. 在改bug的过程中，锻炼了自己的观察以及调试能力。
	3. 在助教的指导下，熟练了通过三段式结构实现有限状态机的方法，在上学期的数字电路实验中，自己并没有使用三段式，导致容易出bug，经过助教的指导，自己在学会使用三段式的同时，也体会到了这种方法的优越性，使得自己的代码逻辑更加清晰，直观。
	4. 在助教的指导下，学会了如何在调试过程中，将input 和 output信号以外的信号的波形图展示出，回想起之前在调试时，想知道导中间某个信号的状态变化，都是直接修改design文件和simulation文件，非常的不便利，非常的愚蠢。
```



​		

​		