Copyright 1986-2014 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2014.1 (lin64) Build 881834 Fri Apr  4 14:00:25 MDT 2014
| Date         : Fri Apr 22 13:02:57 2016
| Host         : bdbm11 running 64-bit Ubuntu 14.04.3 LTS
| Command      : report_timing_summary -warn_on_violation -delay_type min_max -check_timing_verbose -max_paths 10 -input_pins -file /mnt/nfs/var/nfs/ldemeyer/speck/Bluespec/scemi2/fpga/xilinx/mkBridge/mkBridge.runs/impl_1/mkBridge_timing_detailed_routed.rpt
| Design       : mkBridge
| Device       : 7vx485t-ffg1761
| Speed File   : -2  PRODUCTION 1.12 2014-03-13
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Summary Report

------------------------------------------------------------------------------------------------
| Timer Settings
| --------------
------------------------------------------------------------------------------------------------

  Enable Multi Corner Analysis               :  Yes
  Enable Pessimism Removal                   :  Yes
  Pessimism Removal Resolution               :  Nearest Common Node
  Enable Input Delay Default Clock           :  No
  Enable Preset / Clear Arcs                 :  No
  Disable Flight Delays                      :  No

  Corner  Analyze    Analyze    
  Name    Max Paths  Min Paths  
  ------  ---------  ---------  
  Slow    Yes        Yes        
  Fast    Yes        Yes        



check_timing report

Table of Contents
-----------------
1. checking no_clock
2. checking constant clock
3. checking pulse_width_clock
4. checking unconstrained_internal_endpoints
5. checking no_input_delay
6. checking no_output_delay
7. checking multiple_clock
8. checking generated_clocks
9. checking loops
10. checking partial_input_delay
11. checking partial_output_delay
12. checking unexpandable_clocks
13. checking latch_loops

1. checking no_clock
--------------------
 There are 0 register/latch pins with no clock.


2. checking constant clock
--------------------------
 There are 2608 register/latch pins with constant_clock. (MEDIUM)

scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[0]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[1]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[2]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[3]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[4]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[5]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[6]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[7]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[0]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[1]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[2]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[3]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[4]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[5]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[6]/C
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/phy_rdy_n_int_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txdlyen_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXUSRCLK2
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_start_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_exit_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/pclk_sel_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_out_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/ratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/sysclksel_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txpmareset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.txsync_done_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[16]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[17]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[18]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[19]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[20]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[21]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_gen3_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rst_idle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_START_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16X20_MODE_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/gtreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rxusrclk_rst_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rxusrclk_rst_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__1/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__2/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/mmcm_lock_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/ovrd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/reset_n_reg1_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/reset_n_reg2_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/reg_clock_locked_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPECLK
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_phy_status_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_polarity_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_valid_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_compliance_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[10]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[11]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[12]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[13]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[14]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[15]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[3]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[4]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[5]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[6]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[7]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[8]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[9]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__1/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__1/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__1/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__1/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rate_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__0/C
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__1/C


3. checking pulse_width_clock
-----------------------------
 There are 0 register/latch pins which need pulse_width check


4. checking unconstrained_internal_endpoints
--------------------------------------------
 There are 0 pins that are not constrained for maximum delay.

 There are 5892 pins that are not constrained for maximum delay due to constant clock. (MEDIUM)

scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[0]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[1]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[2]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[3]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[4]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[5]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[6]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg1_reg[7]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[0]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[1]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[2]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[3]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[4]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[5]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[6]/D
scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_sel_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[0].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[1].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[2].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[3].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[4].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[5].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[6].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxcharisk_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxdata_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxelecidle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/gt_rxvalid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_state_eios_det_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/gt_rx_valid_filter[7].GT_RX_VALID_FILTER_7x_inst/reg_symbol_after_eios_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/phy_rdy_n_int_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDMASTER
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txdlyen_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txdlyen_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDI[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXCHBONDSLAVE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXMCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPCOMMAALIGNEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXPOLARITY
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/RXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TX8B10BEN
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARDISPMODE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXCHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXDETECTRX
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXPD[1]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXRATE[0]
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_rx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_adapt_done_reg_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_new_txcoeff_req_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_preset_valid_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_cnt_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/adapt_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/new_txcoeff_req_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/rxeq_scan_i/preset_valid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_deemph_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_deemph_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_preset_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_eq.pipe_eq_i/txeq_txcoeff_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_start_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_start_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/drp_x16x20_mode_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_exit_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_exit_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/gen3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/pclk_sel_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/pclk_sel_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/phystatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qplllock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/qpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_out_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rate_out_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/ratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/resetovrd_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/resetovrd_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxpmaresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/rxsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/sysclksel_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/sysclksel_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txdata_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txpmareset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txpmareset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txratedone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_rate.pipe_rate_i/txsync_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txdlysresetdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphaligndone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txphinitdone_reg3_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.fsm_tx_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.txsync_done_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_fsm.txsync_done_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_sync_i/txsync_start_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[0]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[10]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[11]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[12]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[13]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[14]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[15]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[16]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[16]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[16]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[17]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[17]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[17]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[18]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[18]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[18]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[19]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[19]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[19]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[1]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[20]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[20]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[20]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[21]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[21]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[21]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[2]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[3]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[4]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[5]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[6]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[7]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[8]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[9]/CE
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_cnt_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/converge_gen3_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/oobclk_div.oobclk_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/pclk_sel_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_gen3_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rate_rxsync_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rst_idle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rst_idle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxcdrlock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxeq_adapt_done_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxstatus_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/rxvalid_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txcompliance_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txelecidle_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_user_i/txresetdone_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_START_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_START_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16X20_MODE_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16X20_MODE_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/RST_DRP_X16_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cfg_wait_cnt_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cplllock_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/cpllreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/drp_done_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/fsm_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/gtreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/gtreset_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg1_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/phystatus_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rate_idle_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/resetdone_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rxusrclk_rst_reg1_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rxusrclk_rst_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/rxusrclk_rst_reg2_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/txsync_done_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__0/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__1/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__2/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/userrdy_reg_rep__2/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[2]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[3]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[4]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[5]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[6]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg1_reg[7]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[2]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[3]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[4]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[5]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[6]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/cplllock_reg2_reg[7]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/drp_done_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/fsm_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/mmcm_lock_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/mmcm_lock_reg2_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/ovrd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/ovrd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qplllock_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg1_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_in_reg2_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllpd_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[2]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[3]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[4]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[5]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[6]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg1_reg[7]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[0]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[2]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[3]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[4]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[5]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[6]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_in_reg2_reg[7]/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/qpll_reset.qpll_reset_i/qpllreset_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/reset_n_reg1_reg/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/reset_n_reg2_reg/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/reset_n_reg2_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[0]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[1]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[2]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[3]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[4]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[5]/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pl_ltssm_state_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/reg_clock_locked_reg/CLR
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX0VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX1VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX2VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX3VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX4VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX5VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX6VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7CHANISALIGNED
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7CHARISK[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7CHARISK[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[10]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[11]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[12]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[13]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[14]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[15]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[3]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[4]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[5]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[6]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[7]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[8]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7DATA[9]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7ELECIDLE
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7PHYSTATUS
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7STATUS[0]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7STATUS[1]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7STATUS[2]
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/PIPERX7VALID
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_2_lane.pipe_lane_1_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_2_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_4_lane.pipe_lane_3_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_4_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_5_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_6_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_8_lane.pipe_lane_7_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_chanisaligned_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_elec_idle_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_phy_status_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_phy_status_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_polarity_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_polarity_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_status_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_valid_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_rx_valid_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_char_is_k_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_compliance_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_compliance_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[10]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[10]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[11]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[11]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[12]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[12]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[13]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[13]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[14]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[14]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[15]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[15]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[3]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[3]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[4]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[4]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[5]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[5]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[6]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[6]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[7]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[7]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[8]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[8]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[9]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_data_q_reg[9]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_elec_idle_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_lane_0_i/pipe_stages_1.pipe_tx_powerdown_q_reg[1]/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__0/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_deemph_q_reg_rep__1/S
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__0/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[0]_rep__1/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__0/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[1]_rep__1/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__0/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_margin_q_reg[2]_rep__1/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rate_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rate_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__0/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__0/R
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__1/D
scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_pipe_pipeline_i/pipe_misc_i/pipe_stages_1.pipe_tx_rcvr_det_q_reg_rep__1/R


5. checking no_input_delay
--------------------------
 There is 1 input port with no input delay specified. (HIGH)

CLK_sys_clk_p

 There is 1 input port with no input delay but user has a false path constraint. (MEDIUM)

RST_N_pci_sys_reset_n


6. checking no_output_delay
---------------------------
 There are 2 ports with no output delay specified. (HIGH)

leds[0]
leds[1]

 There are 0 ports with no output delay but user has a false path constraint

 There are 0 ports with no output delay but has a clock definition.


7. checking multiple_clock
--------------------------
 There are 0 register/latch pins with multiple clocks.


8. checking generated_clocks
----------------------------
 There are 0 generated clocks that are not connected to a clock source.


9. checking loops
-----------------
 There are 0 combinational loops in the design.


10. checking partial_input_delay
--------------------------------
 There are 0 input ports with partial input delay specified.


11. checking partial_output_delay
---------------------------------
 There are 0 ports with partial output delay specified.


12. checking unexpandable_clocks
--------------------------------
 There are 0 unexpandable clock pairs.


13. checking latch_loops
------------------------
 There are 0 combinational latch loops in the design through latch input



------------------------------------------------------------------------------------------------
| Design Timing Summary
| ---------------------
------------------------------------------------------------------------------------------------

    WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
    -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
      0.391        0.000                      0                20671        0.024        0.000                      0                20491        0.000        0.000                       0                  9707  


All user specified timing constraints are met.


------------------------------------------------------------------------------------------------
| Clock Summary
| -------------
------------------------------------------------------------------------------------------------

Clock                               Waveform(ns)         Period(ns)      Frequency(MHz)
-----                               ------------         ----------      --------------
noc_clk                             {0.000 4.000}        8.000           125.000         
  core_clock                        {0.000 5.000}        10.000          100.000         
    cclock                          {0.000 10.000}       20.000          50.000          
    uclock                          {0.000 10.000}       20.000          50.000          
  scemi_scemi_clkgen_mmcm$CLKFBOUT  {0.000 4.000}        8.000           125.000         
pci_refclk                          {0.000 5.000}        10.000          100.000         
sys_clk                             {0.000 2.500}        5.000           200.000         
  my_clk_usr                        {0.000 5.000}        10.000          100.000         
  usrClk_mmcm_pll$CLKFBOUT          {0.000 2.500}        5.000           200.000         
txoutclk                            {0.000 5.000}        10.000          100.000         
  clk_125mhz                        {0.000 4.000}        8.000           125.000         
  clk_250mhz                        {0.000 2.000}        4.000           250.000         
  mmcm_fb                           {0.000 5.000}        10.000          100.000         
  userclk1                          {0.000 2.000}        4.000           250.000         
  userclk2                          {0.000 2.000}        4.000           250.000         
    scemi_clkgen_pll$CLKFBOUT       {0.000 2.000}        4.000           250.000         


------------------------------------------------------------------------------------------------
| Intra Clock Table
| -----------------
------------------------------------------------------------------------------------------------

Clock                                   WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
-----                                   -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
noc_clk                                   0.391        0.000                      0                13383        0.073        0.000                      0                13383        1.500        0.000                       0                  6811  
  core_clock                              5.967        0.000                      0                  463        0.155        0.000                      0                  463        4.600        0.000                       0                   176  
    cclock                               13.655        0.000                      0                  174        0.057        0.000                      0                  174        9.232        0.000                       0                   118  
    uclock                               10.337        0.000                      0                 1167        0.065        0.000                      0                 1167        9.232        0.000                       0                   492  
  scemi_scemi_clkgen_mmcm$CLKFBOUT                                                                                                                                                    6.591        0.000                       0                     3  
pci_refclk                                                                                                                                                                            8.462        0.000                       0                    10  
sys_clk                                                                                                                                                                               1.100        0.000                       0                    13  
  my_clk_usr                              6.179        0.000                      0                  627        0.106        0.000                      0                  627        4.232        0.000                       0                   247  
  usrClk_mmcm_pll$CLKFBOUT                                                                                                                                                            3.592        0.000                       0                     3  
txoutclk                                                                                                                                                                              3.000        0.000                       0                     8  
  clk_125mhz                              1.522        0.000                      0                 1778        0.085        0.000                      0                 1778        2.286        0.000                       0                   762  
  clk_250mhz                                                                                                                                                                          2.592        0.000                       0                     2  
  mmcm_fb                                                                                                                                                                             8.929        0.000                       0                     2  
  userclk1                                1.381        0.000                      0                  466        0.024        0.000                      0                  466        0.084        0.000                       0                    19  
  userclk2                                0.433        0.000                      0                 2190        0.085        0.000                      0                 2190        0.000        0.000                       0                  1049  
    scemi_clkgen_pll$CLKFBOUT                                                                                                                                                         2.592        0.000                       0                     3  


------------------------------------------------------------------------------------------------
| Inter Clock Table
| -----------------
------------------------------------------------------------------------------------------------

From Clock    To Clock          WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------    --------          -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  
userclk2      noc_clk             3.053        0.000                      0                  953                                                                        
core_clock    cclock             11.225        0.000                      0                   59                                                                        
uclock        cclock             15.330        0.000                      0                   47                                                                        
my_clk_usr    cclock             16.785        0.000                      0                   18                                                                        
core_clock    uclock             10.380        0.000                      0                  715                                                                        
cclock        uclock             12.112        0.000                      0                   34                                                                        
cclock        my_clk_usr          8.541        0.000                      0                   34                                                                        
noc_clk       userclk2            4.363        0.000                      0                  582                                                                        


------------------------------------------------------------------------------------------------
| Other Path Groups Table
| -----------------------
------------------------------------------------------------------------------------------------

Path Group         From Clock         To Clock               WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------         ----------         --------               -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  
**async_default**  cclock             cclock                  12.491        0.000                      0                   51        0.362        0.000                      0                   51  
**async_default**  core_clock         core_clock               2.956        0.000                      0                    6        0.797        0.000                      0                    6  
**async_default**  my_clk_usr         my_clk_usr               6.830        0.000                      0                   11        1.540        0.000                      0                   11  
**async_default**  noc_clk            noc_clk                  0.919        0.000                      0                   74        1.981        0.000                      0                   74  
**async_default**  uclock             uclock                  15.376        0.000                      0                   92        0.594        0.000                      0                   92  
**async_default**  userclk2           userclk2                 1.008        0.000                      0                    9        0.483        0.000                      0                    9  


------------------------------------------------------------------------------------------------
| Timing Details
| --------------
------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------
From Clock:  noc_clk
  To Clock:  noc_clk

Setup :            0  Failing Endpoints,  Worst Slack        0.391ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.073ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        1.500ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.391ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[212]/S
                            (rising edge-triggered cell FDSE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.172ns  (logic 0.309ns (4.308%)  route 6.863ns (95.692%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.019ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.735ns = ( 11.735 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.828    11.113    scemi_bridge/I1
    SLICE_X179Y53        FDSE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[212]/S
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.639    11.735    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X179Y53                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[212]/C
                         clock pessimism              0.225    11.960    
                         clock uncertainty           -0.063    11.897    
    SLICE_X179Y53        FDSE (Setup_fdse_C_S)       -0.393    11.504    scemi_bridge/pbb_dma_rd_data_vec_reg[212]
  -------------------------------------------------------------------
                         required time                         11.504    
                         arrival time                         -11.113    
  -------------------------------------------------------------------
                         slack                                  0.391    

Slack (MET) :             0.442ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[204]/R
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.122ns  (logic 0.309ns (4.339%)  route 6.813ns (95.661%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.020ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.736ns = ( 11.736 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.779    11.063    scemi_bridge/I1
    SLICE_X181Y56        FDRE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[204]/R
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.640    11.736    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y56                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[204]/C
                         clock pessimism              0.225    11.961    
                         clock uncertainty           -0.063    11.898    
    SLICE_X181Y56        FDRE (Setup_fdre_C_R)       -0.393    11.505    scemi_bridge/pbb_dma_rd_data_vec_reg[204]
  -------------------------------------------------------------------
                         required time                         11.505    
                         arrival time                         -11.063    
  -------------------------------------------------------------------
                         slack                                  0.442    

Slack (MET) :             0.442ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[213]/R
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.122ns  (logic 0.309ns (4.339%)  route 6.813ns (95.661%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.020ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.736ns = ( 11.736 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.779    11.063    scemi_bridge/I1
    SLICE_X181Y56        FDRE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[213]/R
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.640    11.736    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y56                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[213]/C
                         clock pessimism              0.225    11.961    
                         clock uncertainty           -0.063    11.898    
    SLICE_X181Y56        FDRE (Setup_fdre_C_R)       -0.393    11.505    scemi_bridge/pbb_dma_rd_data_vec_reg[213]
  -------------------------------------------------------------------
                         required time                         11.505    
                         arrival time                         -11.063    
  -------------------------------------------------------------------
                         slack                                  0.442    

Slack (MET) :             0.473ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[205]/S
                            (rising edge-triggered cell FDSE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.115ns  (logic 0.309ns (4.343%)  route 6.806ns (95.657%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.021ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.737ns = ( 11.737 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.771    11.056    scemi_bridge/I1
    SLICE_X180Y55        FDSE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[205]/S
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.641    11.737    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X180Y55                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[205]/C
                         clock pessimism              0.225    11.962    
                         clock uncertainty           -0.063    11.899    
    SLICE_X180Y55        FDSE (Setup_fdse_C_S)       -0.370    11.529    scemi_bridge/pbb_dma_rd_data_vec_reg[205]
  -------------------------------------------------------------------
                         required time                         11.529    
                         arrival time                         -11.056    
  -------------------------------------------------------------------
                         slack                                  0.473    

Slack (MET) :             0.483ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[186]/R
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.083ns  (logic 0.309ns (4.362%)  route 6.774ns (95.638%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.022ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.738ns = ( 11.738 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.740    11.024    scemi_bridge/I1
    SLICE_X183Y57        FDRE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[186]/R
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.642    11.738    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X183Y57                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[186]/C
                         clock pessimism              0.225    11.963    
                         clock uncertainty           -0.063    11.900    
    SLICE_X183Y57        FDRE (Setup_fdre_C_R)       -0.393    11.507    scemi_bridge/pbb_dma_rd_data_vec_reg[186]
  -------------------------------------------------------------------
                         required time                         11.507    
                         arrival time                         -11.024    
  -------------------------------------------------------------------
                         slack                                  0.483    

Slack (MET) :             0.506ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[187]/S
                            (rising edge-triggered cell FDSE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.060ns  (logic 0.309ns (4.377%)  route 6.751ns (95.623%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.021ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.737ns = ( 11.737 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.716    11.001    scemi_bridge/I1
    SLICE_X181Y53        FDSE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[187]/S
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.641    11.737    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y53                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[187]/C
                         clock pessimism              0.225    11.962    
                         clock uncertainty           -0.063    11.899    
    SLICE_X181Y53        FDSE (Setup_fdse_C_S)       -0.393    11.506    scemi_bridge/pbb_dma_rd_data_vec_reg[187]
  -------------------------------------------------------------------
                         required time                         11.506    
                         arrival time                         -11.001    
  -------------------------------------------------------------------
                         slack                                  0.506    

Slack (MET) :             0.508ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[178]/S
                            (rising edge-triggered cell FDSE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        7.059ns  (logic 0.309ns (4.378%)  route 6.750ns (95.622%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.023ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.739ns = ( 11.739 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.715    11.000    scemi_bridge/I1
    SLICE_X183Y53        FDSE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[178]/S
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.643    11.739    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X183Y53                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[178]/C
                         clock pessimism              0.225    11.964    
                         clock uncertainty           -0.063    11.901    
    SLICE_X183Y53        FDSE (Setup_fdse_C_S)       -0.393    11.508    scemi_bridge/pbb_dma_rd_data_vec_reg[178]
  -------------------------------------------------------------------
                         required time                         11.508    
                         arrival time                         -11.000    
  -------------------------------------------------------------------
                         slack                                  0.508    

Slack (MET) :             0.612ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_csr_msix_entry_3_3_reg/S
                            (rising edge-triggered cell FDSE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.906ns  (logic 0.309ns (4.474%)  route 6.597ns (95.526%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.667ns = ( 11.667 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.563    10.847    scemi_bridge/I1
    SLICE_X170Y58        FDSE                                         r  scemi_bridge/pbb_csr_msix_entry_3_3_reg/S
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.571    11.667    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X170Y58                                                     r  scemi_bridge/pbb_csr_msix_entry_3_3_reg/C
                         clock pessimism              0.225    11.892    
                         clock uncertainty           -0.063    11.829    
    SLICE_X170Y58        FDSE (Setup_fdse_C_S)       -0.370    11.459    scemi_bridge/pbb_csr_msix_entry_3_3_reg
  -------------------------------------------------------------------
                         required time                         11.459    
                         arrival time                         -10.847    
  -------------------------------------------------------------------
                         slack                                  0.612    

Slack (MET) :             0.632ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[215]/R
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.961ns  (logic 0.309ns (4.439%)  route 6.652ns (95.561%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.026ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.742ns = ( 11.742 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.618    10.902    scemi_bridge/I1
    SLICE_X188Y58        FDRE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[215]/R
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.646    11.742    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X188Y58                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[215]/C
                         clock pessimism              0.225    11.967    
                         clock uncertainty           -0.063    11.904    
    SLICE_X188Y58        FDRE (Setup_fdre_C_R)       -0.370    11.534    scemi_bridge/pbb_dma_rd_data_vec_reg[215]
  -------------------------------------------------------------------
                         required time                         11.534    
                         arrival time                         -10.902    
  -------------------------------------------------------------------
                         slack                                  0.632    

Slack (MET) :             0.646ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_rd_data_vec_reg[168]/R
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.946ns  (logic 0.309ns (4.449%)  route 6.637ns (95.551%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.741ns = ( 11.741 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.225ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 f  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    f  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 r  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.602    10.887    scemi_bridge/I1
    SLICE_X186Y58        FDRE                                         r  scemi_bridge/pbb_dma_rd_data_vec_reg[168]/R
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.645    11.741    scemi_bridge/scemi_clkgen_clkout0buffer$O
    SLICE_X186Y58                                                     r  scemi_bridge/pbb_dma_rd_data_vec_reg[168]/C
                         clock pessimism              0.225    11.966    
                         clock uncertainty           -0.063    11.903    
    SLICE_X186Y58        FDRE (Setup_fdre_C_R)       -0.370    11.533    scemi_bridge/pbb_dma_rd_data_vec_reg[168]
  -------------------------------------------------------------------
                         required time                         11.533    
                         arrival time                         -10.887    
  -------------------------------------------------------------------
                         slack                                  0.646    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.073ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_csr_intr_info/data0_reg_reg[83]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_intr_info/data0_reg_reg[83]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.304ns  (logic 0.146ns (47.993%)  route 0.158ns (52.007%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.144ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.994ns
    Source Clock Delay      (SCD):    1.752ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.780     1.752    scemi_bridge/pbb_csr_intr_info/scemi_clkgen_clkout0buffer$O
    SLICE_X186Y96                                                     r  scemi_bridge/pbb_csr_intr_info/data0_reg_reg[83]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X186Y96        FDRE (Prop_fdre_C_Q)         0.118     1.870 r  scemi_bridge/pbb_csr_intr_info/data0_reg_reg[83]/Q
                         net (fo=2, routed)           0.158     2.028    scemi_bridge/pbb_dma_intr_info/I3[81]
    SLICE_X186Y100                                                    r  scemi_bridge/pbb_dma_intr_info/data0_reg[83]_i_1__1/I1
    SLICE_X186Y100       LUT4 (Prop_lut4_I1_O)        0.028     2.056 r  scemi_bridge/pbb_dma_intr_info/data0_reg[83]_i_1__1/O
                         net (fo=1, routed)           0.000     2.056    scemi_bridge/pbb_dma_intr_info/n_0_data0_reg[83]_i_1__1
    SLICE_X186Y100       FDRE                                         r  scemi_bridge/pbb_dma_intr_info/data0_reg_reg[83]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.952     1.994    scemi_bridge/pbb_dma_intr_info/scemi_clkgen_clkout0buffer$O
    SLICE_X186Y100                                                    r  scemi_bridge/pbb_dma_intr_info/data0_reg_reg[83]/C
                         clock pessimism             -0.098     1.896    
    SLICE_X186Y100       FDRE (Hold_fdre_C_D)         0.087     1.983    scemi_bridge/pbb_dma_intr_info/data0_reg_reg[83]
  -------------------------------------------------------------------
                         required time                         -1.983    
                         arrival time                           2.056    
  -------------------------------------------------------------------
                         slack                                  0.073    

Slack (MET) :             0.075ns  (arrival time - required time)
  Source:                 scemi_init_state_msgFIFO/dEnqPtr_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_init_state_msgFIFO/dNotEmptyReg_reg/D
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.428ns  (logic 0.174ns (40.666%)  route 0.254ns (59.334%))
  Logic Levels:           2  (LUT3=1 LUT5=1)
  Clock Path Skew:        0.266ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.987ns
    Source Clock Delay      (SCD):    1.643ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.671     1.643    scemi_init_state_msgFIFO/scemi_clkgen_clkout0buffer$O
    SLICE_X180Y150                                                    r  scemi_init_state_msgFIFO/dEnqPtr_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y150       FDCE (Prop_fdce_C_Q)         0.118     1.761 r  scemi_init_state_msgFIFO/dEnqPtr_reg[3]/Q
                         net (fo=1, routed)           0.139     1.900    scemi_init_state_msgFIFO/dEnqPtr[3]
    SLICE_X180Y150                                                    r  scemi_init_state_msgFIFO/dDoutReg[73]_i_2/I1
    SLICE_X180Y150       LUT3 (Prop_lut3_I1_O)        0.028     1.928 r  scemi_init_state_msgFIFO/dDoutReg[73]_i_2/O
                         net (fo=2, routed)           0.115     2.043    scemi_init_state_msgFIFO/dNextNotEmpty
    SLICE_X180Y149                                                    r  scemi_init_state_msgFIFO/dNotEmptyReg_i_1/I0
    SLICE_X180Y149       LUT5 (Prop_lut5_I0_O)        0.028     2.071 r  scemi_init_state_msgFIFO/dNotEmptyReg_i_1/O
                         net (fo=1, routed)           0.000     2.071    scemi_init_state_msgFIFO/n_0_dNotEmptyReg_i_1
    SLICE_X180Y149       FDCE                                         r  scemi_init_state_msgFIFO/dNotEmptyReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.945     1.987    scemi_init_state_msgFIFO/scemi_clkgen_clkout0buffer$O
    SLICE_X180Y149                                                    r  scemi_init_state_msgFIFO/dNotEmptyReg_reg/C
                         clock pessimism             -0.078     1.909    
    SLICE_X180Y149       FDCE (Hold_fdce_C_D)         0.087     1.996    scemi_init_state_msgFIFO/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         -1.996    
                         arrival time                           2.071    
  -------------------------------------------------------------------
                         slack                                  0.075    

Slack (MET) :             0.076ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_csr_intr_info/data0_reg_reg[75]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dma_intr_info/data0_reg_reg[75]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.280ns  (logic 0.128ns (45.642%)  route 0.152ns (54.358%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.143ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.990ns
    Source Clock Delay      (SCD):    1.749ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.777     1.749    scemi_bridge/pbb_csr_intr_info/scemi_clkgen_clkout0buffer$O
    SLICE_X185Y98                                                     r  scemi_bridge/pbb_csr_intr_info/data0_reg_reg[75]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y98        FDRE (Prop_fdre_C_Q)         0.100     1.849 r  scemi_bridge/pbb_csr_intr_info/data0_reg_reg[75]/Q
                         net (fo=2, routed)           0.152     2.001    scemi_bridge/pbb_dma_intr_info/I3[73]
    SLICE_X185Y101                                                    r  scemi_bridge/pbb_dma_intr_info/data0_reg[75]_i_1__1/I1
    SLICE_X185Y101       LUT4 (Prop_lut4_I1_O)        0.028     2.029 r  scemi_bridge/pbb_dma_intr_info/data0_reg[75]_i_1__1/O
                         net (fo=1, routed)           0.000     2.029    scemi_bridge/pbb_dma_intr_info/n_0_data0_reg[75]_i_1__1
    SLICE_X185Y101       FDRE                                         r  scemi_bridge/pbb_dma_intr_info/data0_reg_reg[75]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.948     1.990    scemi_bridge/pbb_dma_intr_info/scemi_clkgen_clkout0buffer$O
    SLICE_X185Y101                                                    r  scemi_bridge/pbb_dma_intr_info/data0_reg_reg[75]/C
                         clock pessimism             -0.098     1.892    
    SLICE_X185Y101       FDRE (Hold_fdre_C_D)         0.061     1.953    scemi_bridge/pbb_dma_intr_info/data0_reg_reg[75]
  -------------------------------------------------------------------
                         required time                         -1.953    
                         arrival time                           2.029    
  -------------------------------------------------------------------
                         slack                                  0.076    

Slack (MET) :             0.084ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data1_reg_reg[27]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg_reg[27]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.182ns  (logic 0.128ns (70.512%)  route 0.054ns (29.488%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.978ns
    Source Clock Delay      (SCD):    1.687ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.715     1.687    scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X185Y129                                                    r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data1_reg_reg[27]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y129       FDRE (Prop_fdre_C_Q)         0.100     1.787 r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data1_reg_reg[27]/Q
                         net (fo=1, routed)           0.054     1.841    scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data1_reg[27]
    SLICE_X184Y129                                                    r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg[27]_i_1__6/I4
    SLICE_X184Y129       LUT5 (Prop_lut5_I4_O)        0.028     1.869 r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg[27]_i_1__6/O
                         net (fo=1, routed)           0.000     1.869    scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/n_0_data0_reg[27]_i_1__6
    SLICE_X184Y129       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg_reg[27]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.936     1.978    scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X184Y129                                                    r  scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg_reg[27]/C
                         clock pessimism             -0.280     1.698    
    SLICE_X184Y129       FDRE (Hold_fdre_C_D)         0.087     1.785    scemi_bridge/pbb_arbiter/tlp_out_dma_fifo/data0_reg_reg[27]
  -------------------------------------------------------------------
                         required time                         -1.785    
                         arrival time                           1.869    
  -------------------------------------------------------------------
                         slack                                  0.084    

Slack (MET) :             0.084ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[125]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[125]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.182ns  (logic 0.128ns (70.512%)  route 0.054ns (29.488%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.977ns
    Source Clock Delay      (SCD):    1.686ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.714     1.686    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X179Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[125]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X179Y117       FDRE (Prop_fdre_C_Q)         0.100     1.786 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[125]/Q
                         net (fo=1, routed)           0.054     1.840    scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg[125]
    SLICE_X178Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[125]_i_1__2/I5
    SLICE_X178Y117       LUT6 (Prop_lut6_I5_O)        0.028     1.868 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[125]_i_1__2/O
                         net (fo=1, routed)           0.000     1.868    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[125]_i_1__2
    SLICE_X178Y117       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[125]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.935     1.977    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X178Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[125]/C
                         clock pessimism             -0.280     1.697    
    SLICE_X178Y117       FDRE (Hold_fdre_C_D)         0.087     1.784    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[125]
  -------------------------------------------------------------------
                         required time                         -1.784    
                         arrival time                           1.868    
  -------------------------------------------------------------------
                         slack                                  0.084    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[50]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[50]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.990ns
    Source Clock Delay      (SCD):    1.697ns
    Clock Pessimism Removal (CPR):    0.282ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.725     1.697    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X183Y102                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[50]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X183Y102       FDRE (Prop_fdre_C_Q)         0.100     1.797 r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[50]/Q
                         net (fo=1, routed)           0.055     1.852    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg[50]
    SLICE_X182Y102                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg[50]_i_1__7/I3
    SLICE_X182Y102       LUT6 (Prop_lut6_I3_O)        0.028     1.880 r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg[50]_i_1__7/O
                         net (fo=1, routed)           0.000     1.880    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/n_0_data0_reg[50]_i_1__7
    SLICE_X182Y102       FDRE                                         r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[50]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.948     1.990    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X182Y102                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[50]/C
                         clock pessimism             -0.282     1.708    
    SLICE_X182Y102       FDRE (Hold_fdre_C_D)         0.087     1.795    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[50]
  -------------------------------------------------------------------
                         required time                         -1.795    
                         arrival time                           1.880    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[149]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[149]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.985ns
    Source Clock Delay      (SCD):    1.694ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.722     1.694    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X199Y120                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[149]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X199Y120       FDRE (Prop_fdre_C_Q)         0.100     1.794 r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg_reg[149]/Q
                         net (fo=1, routed)           0.055     1.849    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data1_reg[149]
    SLICE_X198Y120                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg[149]_i_1__0/I3
    SLICE_X198Y120       LUT6 (Prop_lut6_I3_O)        0.028     1.877 r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg[149]_i_1__0/O
                         net (fo=1, routed)           0.000     1.877    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/n_0_data0_reg[149]_i_1__0
    SLICE_X198Y120       FDRE                                         r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[149]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.943     1.985    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X198Y120                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[149]/C
                         clock pessimism             -0.280     1.705    
    SLICE_X198Y120       FDRE (Hold_fdre_C_D)         0.087     1.792    scemi_bridge/pbb_dispatcher/tlp_in_cfg_fifo/data0_reg_reg[149]
  -------------------------------------------------------------------
                         required time                         -1.792    
                         arrival time                           1.877    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data1_reg_reg[41]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg_reg[41]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.926ns
    Source Clock Delay      (SCD):    1.638ns
    Clock Pessimism Removal (CPR):    0.277ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.666     1.638    scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X169Y126                                                    r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data1_reg_reg[41]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X169Y126       FDRE (Prop_fdre_C_Q)         0.100     1.738 r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data1_reg_reg[41]/Q
                         net (fo=1, routed)           0.055     1.793    scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data1_reg[41]
    SLICE_X168Y126                                                    r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg[41]_i_1__4/I3
    SLICE_X168Y126       LUT5 (Prop_lut5_I3_O)        0.028     1.821 r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg[41]_i_1__4/O
                         net (fo=1, routed)           0.000     1.821    scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/n_0_data0_reg[41]_i_1__4
    SLICE_X168Y126       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg_reg[41]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.884     1.926    scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y126                                                    r  scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg_reg[41]/C
                         clock pessimism             -0.277     1.649    
    SLICE_X168Y126       FDRE (Hold_fdre_C_D)         0.087     1.736    scemi_bridge/pbb_arbiter/tlp_out_cfg_fifo/data0_reg_reg[41]
  -------------------------------------------------------------------
                         required time                         -1.736    
                         arrival time                           1.821    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data1_reg_reg[14]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg_reg[14]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.982ns
    Source Clock Delay      (SCD):    1.691ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.719     1.691    scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X183Y116                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data1_reg_reg[14]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X183Y116       FDRE (Prop_fdre_C_Q)         0.100     1.791 r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data1_reg_reg[14]/Q
                         net (fo=1, routed)           0.055     1.846    scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data1_reg[14]
    SLICE_X182Y116                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg[14]_i_1__12/I3
    SLICE_X182Y116       LUT6 (Prop_lut6_I3_O)        0.028     1.874 r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg[14]_i_1__12/O
                         net (fo=1, routed)           0.000     1.874    scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/n_0_data0_reg[14]_i_1__12
    SLICE_X182Y116       FDRE                                         r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg_reg[14]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.940     1.982    scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X182Y116                                                    r  scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg_reg[14]/C
                         clock pessimism             -0.280     1.702    
    SLICE_X182Y116       FDRE (Hold_fdre_C_D)         0.087     1.789    scemi_bridge/pbb_dispatcher/tlp_in_dma_fifo/data0_reg_reg[14]
  -------------------------------------------------------------------
                         required time                         -1.789    
                         arrival time                           1.874    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[113]/C
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[113]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             noc_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.948ns
    Source Clock Delay      (SCD):    1.658ns
    Clock Pessimism Removal (CPR):    0.279ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.686     1.658    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X177Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[113]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X177Y117       FDRE (Prop_fdre_C_Q)         0.100     1.758 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg_reg[113]/Q
                         net (fo=1, routed)           0.055     1.813    scemi_bridge/pbb_arbiter/tlp_out_fifo/data1_reg[113]
    SLICE_X176Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[113]_i_1__2/I5
    SLICE_X176Y117       LUT6 (Prop_lut6_I5_O)        0.028     1.841 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[113]_i_1__2/O
                         net (fo=1, routed)           0.000     1.841    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[113]_i_1__2
    SLICE_X176Y117       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[113]/D
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.906     1.948    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_clkgen_clkout0buffer$O
    SLICE_X176Y117                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[113]/C
                         clock pessimism             -0.279     1.669    
    SLICE_X176Y117       FDRE (Hold_fdre_C_D)         0.087     1.756    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[113]
  -------------------------------------------------------------------
                         required time                         -1.756    
                         arrival time                           1.841    
  -------------------------------------------------------------------
                         slack                                  0.085    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         noc_clk
Waveform:           { 0 4 }
Period:             8.000
Sources:            { scemi_clkgen_pll/CLKOUT0 }

Check Type        Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period        n/a     MMCME2_ADV/DCLK      n/a            4.999     8.000   3.001    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/DCLK
Min Period        n/a     RAMB36E1/CLKARDCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y19    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_0/CLKARDCLK
Min Period        n/a     RAMB36E1/CLKBWRCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y19    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_0/CLKBWRCLK
Min Period        n/a     RAMB36E1/CLKARDCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y22    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_1/CLKARDCLK
Min Period        n/a     RAMB36E1/CLKBWRCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y22    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_1/CLKBWRCLK
Min Period        n/a     RAMB36E1/CLKARDCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y23    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_2/CLKARDCLK
Min Period        n/a     RAMB36E1/CLKBWRCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y23    scemi_bridge/pbb_dma_rd_buffer_queue_memory/RAM_reg_2/CLKBWRCLK
Min Period        n/a     RAMB36E1/CLKARDCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y20    scemi_bridge/pbb_dma_wr_buffer_queue_memory/RAM_reg_0/CLKARDCLK
Min Period        n/a     RAMB36E1/CLKBWRCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y20    scemi_bridge/pbb_dma_wr_buffer_queue_memory/RAM_reg_0/CLKBWRCLK
Min Period        n/a     RAMB36E1/CLKARDCLK   n/a            1.839     8.000   6.161    RAMB36_X12Y21    scemi_bridge/pbb_dma_wr_buffer_queue_memory/RAM_reg_1/CLKARDCLK
Max Period        n/a     MMCME2_ADV/CLKIN1    n/a            100.000   8.000   92.000   MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKIN1
Max Period        n/a     MMCME2_ADV/CLKOUT0   n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT0
Max Period        n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKFBOUT
Max Period        n/a     MMCME2_ADV/CLKOUT0   n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT0
Max Period        n/a     MMCME2_ADV/CLKOUT0B  n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT0B
Max Period        n/a     MMCME2_ADV/CLKOUT1   n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT1
Max Period        n/a     MMCME2_ADV/CLKOUT1B  n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT1B
Max Period        n/a     MMCME2_ADV/CLKOUT2   n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT2
Max Period        n/a     MMCME2_ADV/CLKOUT2B  n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT2B
Max Period        n/a     MMCME2_ADV/CLKOUT3   n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT3
Low Pulse Width   Slow    MMCME2_ADV/DCLK      n/a            2.500     4.000   1.500    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/DCLK
Low Pulse Width   Fast    MMCME2_ADV/DCLK      n/a            2.500     4.000   1.500    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/DCLK
Low Pulse Width   Slow    MMCME2_ADV/CLKIN1    n/a            2.000     4.000   2.000    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKIN1
Low Pulse Width   Fast    MMCME2_ADV/CLKIN1    n/a            2.000     4.000   2.000    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKIN1
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMA/CLK
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMA_D1/CLK
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMB/CLK
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMB_D1/CLK
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMC/CLK
Low Pulse Width   Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMC_D1/CLK
High Pulse Width  Slow    MMCME2_ADV/DCLK      n/a            2.500     4.000   1.500    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/DCLK
High Pulse Width  Fast    MMCME2_ADV/DCLK      n/a            2.500     4.000   1.500    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/DCLK
High Pulse Width  Fast    MMCME2_ADV/CLKIN1    n/a            2.000     4.000   2.000    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKIN1
High Pulse Width  Slow    MMCME2_ADV/CLKIN1    n/a            2.000     4.000   2.000    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKIN1
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMA/CLK
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMA_D1/CLK
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMB/CLK
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMB_D1/CLK
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMC/CLK
High Pulse Width  Fast    RAMD32/CLK           n/a            0.768     4.000   3.232    SLICE_X204Y112   scemi_bridge/pbb_dma_last_tag_queue/arr_reg_0_31_0_4/RAMC_D1/CLK



---------------------------------------------------------------------------------------------------
From Clock:  core_clock
  To Clock:  core_clock

Setup :            0  Failing Endpoints,  Worst Slack        5.967ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.155ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        4.600ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             5.967ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[60]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.744ns  (logic 0.446ns (11.913%)  route 3.298ns (88.087%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.790     7.444    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y145       FDRE                                         r  scemi_init_state_cycle_stamp_reg[60]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y145                                                    r  scemi_init_state_cycle_stamp_reg[60]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y145       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[60]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.444    
  -------------------------------------------------------------------
                         slack                                  5.967    

Slack (MET) :             5.967ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[61]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.744ns  (logic 0.446ns (11.913%)  route 3.298ns (88.087%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.790     7.444    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y145       FDRE                                         r  scemi_init_state_cycle_stamp_reg[61]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y145                                                    r  scemi_init_state_cycle_stamp_reg[61]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y145       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[61]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.444    
  -------------------------------------------------------------------
                         slack                                  5.967    

Slack (MET) :             5.967ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[62]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.744ns  (logic 0.446ns (11.913%)  route 3.298ns (88.087%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.790     7.444    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y145       FDRE                                         r  scemi_init_state_cycle_stamp_reg[62]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y145                                                    r  scemi_init_state_cycle_stamp_reg[62]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y145       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[62]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.444    
  -------------------------------------------------------------------
                         slack                                  5.967    

Slack (MET) :             5.967ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[63]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.744ns  (logic 0.446ns (11.913%)  route 3.298ns (88.087%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.790     7.444    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y145       FDRE                                         r  scemi_init_state_cycle_stamp_reg[63]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y145                                                    r  scemi_init_state_cycle_stamp_reg[63]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y145       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[63]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.444    
  -------------------------------------------------------------------
                         slack                                  5.967    

Slack (MET) :             6.052ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[56]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.659ns  (logic 0.446ns (12.190%)  route 3.213ns (87.810%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.705     7.359    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y144       FDRE                                         r  scemi_init_state_cycle_stamp_reg[56]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y144                                                    r  scemi_init_state_cycle_stamp_reg[56]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y144       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[56]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.359    
  -------------------------------------------------------------------
                         slack                                  6.052    

Slack (MET) :             6.052ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[57]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.659ns  (logic 0.446ns (12.190%)  route 3.213ns (87.810%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.705     7.359    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y144       FDRE                                         r  scemi_init_state_cycle_stamp_reg[57]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y144                                                    r  scemi_init_state_cycle_stamp_reg[57]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y144       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[57]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.359    
  -------------------------------------------------------------------
                         slack                                  6.052    

Slack (MET) :             6.052ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[58]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.659ns  (logic 0.446ns (12.190%)  route 3.213ns (87.810%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.705     7.359    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y144       FDRE                                         r  scemi_init_state_cycle_stamp_reg[58]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y144                                                    r  scemi_init_state_cycle_stamp_reg[58]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y144       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[58]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.359    
  -------------------------------------------------------------------
                         slack                                  6.052    

Slack (MET) :             6.052ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[59]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.659ns  (logic 0.446ns (12.190%)  route 3.213ns (87.810%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 13.438 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.705     7.359    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y144       FDRE                                         r  scemi_init_state_cycle_stamp_reg[59]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.342    13.438    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y144                                                    r  scemi_init_state_cycle_stamp_reg[59]/C
                         clock pessimism              0.223    13.661    
                         clock uncertainty           -0.072    13.589    
    SLICE_X154Y144       FDRE (Setup_fdre_C_CE)      -0.178    13.411    scemi_init_state_cycle_stamp_reg[59]
  -------------------------------------------------------------------
                         required time                         13.411    
                         arrival time                          -7.359    
  -------------------------------------------------------------------
                         slack                                  6.052    

Slack (MET) :             6.061ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[52]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.649ns  (logic 0.446ns (12.223%)  route 3.203ns (87.777%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.437ns = ( 13.437 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.694     7.349    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y143       FDRE                                         r  scemi_init_state_cycle_stamp_reg[52]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.341    13.437    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y143                                                    r  scemi_init_state_cycle_stamp_reg[52]/C
                         clock pessimism              0.223    13.660    
                         clock uncertainty           -0.072    13.588    
    SLICE_X154Y143       FDRE (Setup_fdre_C_CE)      -0.178    13.410    scemi_init_state_cycle_stamp_reg[52]
  -------------------------------------------------------------------
                         required time                         13.410    
                         arrival time                          -7.349    
  -------------------------------------------------------------------
                         slack                                  6.061    

Slack (MET) :             6.061ns  (required time - arrival time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_init_state_cycle_stamp_reg[53]/CE
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        3.649ns  (logic 0.446ns (12.223%)  route 3.203ns (87.777%))
  Logic Levels:           3  (LUT4=1 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.437ns = ( 13.437 - 10.000 ) 
    Source Clock Delay      (SCD):    3.700ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.469     3.700    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X144Y106       FDRE (Prop_fdre_C_Q)         0.236     3.936 f  scemi_clockGenerators_one_to_one_cclock_count_reg[3]/Q
                         net (fo=2, routed)           0.708     4.644    scemi_clockGenerators_one_to_one_cclock_count[3]
    SLICE_X141Y106                                                    f  scemi_init_state_cycle_stamp[0]_i_13/I1
    SLICE_X141Y106       LUT6 (Prop_lut6_I1_O)        0.124     4.768 r  scemi_init_state_cycle_stamp[0]_i_13/O
                         net (fo=1, routed)           0.236     5.004    n_0_scemi_init_state_cycle_stamp[0]_i_13
    SLICE_X141Y106                                                    r  scemi_init_state_cycle_stamp[0]_i_4/I4
    SLICE_X141Y106       LUT5 (Prop_lut5_I4_O)        0.043     5.047 r  scemi_init_state_cycle_stamp[0]_i_4/O
                         net (fo=33, routed)          0.564     5.611    n_0_scemi_init_state_cycle_stamp[0]_i_4
    SLICE_X145Y107                                                    r  scemi_init_state_cycle_stamp[0]_i_2/I0
    SLICE_X145Y107       LUT4 (Prop_lut4_I0_O)        0.043     5.654 r  scemi_init_state_cycle_stamp[0]_i_2/O
                         net (fo=64, routed)          1.694     7.349    CAN_FIRE_RL_scemi_clockGenerators_incr_cycle_stamp
    SLICE_X154Y143       FDRE                                         r  scemi_init_state_cycle_stamp_reg[53]/CE
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.341    13.437    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X154Y143                                                    r  scemi_init_state_cycle_stamp_reg[53]/C
                         clock pessimism              0.223    13.660    
                         clock uncertainty           -0.072    13.588    
    SLICE_X154Y143       FDRE (Setup_fdre_C_CE)      -0.178    13.410    scemi_init_state_cycle_stamp_reg[53]
  -------------------------------------------------------------------
                         required time                         13.410    
                         arrival time                          -7.349    
  -------------------------------------------------------------------
                         slack                                  6.061    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.155ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_one_to_one_cclock_count_reg[26]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.262ns  (logic 0.130ns (49.691%)  route 0.132ns (50.309%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.900ns
    Source Clock Delay      (SCD):    1.609ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.637     1.609    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X145Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X145Y106       FDRE (Prop_fdre_C_Q)         0.100     1.709 f  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/Q
                         net (fo=35, routed)          0.132     1.841    scemi_clockGenerators_one_to_one_cclock_count[0]
    SLICE_X144Y106                                                    f  scemi_clockGenerators_one_to_one_cclock_count[26]_i_1/I1
    SLICE_X144Y106       LUT4 (Prop_lut4_I1_O)        0.030     1.871 r  scemi_clockGenerators_one_to_one_cclock_count[26]_i_1/O
                         net (fo=1, routed)           0.000     1.871    IF_scemi_clockGenerators_one_to_one_cclock_cou_ETC___d1427[26]
    SLICE_X144Y106       FDRE                                         r  scemi_clockGenerators_one_to_one_cclock_count_reg[26]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.858     1.900    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[26]/C
                         clock pessimism             -0.280     1.620    
    SLICE_X144Y106       FDRE (Hold_fdre_C_D)         0.096     1.716    scemi_clockGenerators_one_to_one_cclock_count_reg[26]
  -------------------------------------------------------------------
                         required time                         -1.716    
                         arrival time                           1.871    
  -------------------------------------------------------------------
                         slack                                  0.155    

Slack (MET) :             0.159ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_one_to_one_cclock_count_reg[8]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.266ns  (logic 0.132ns (49.695%)  route 0.134ns (50.305%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.900ns
    Source Clock Delay      (SCD):    1.609ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.637     1.609    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X145Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X145Y106       FDRE (Prop_fdre_C_Q)         0.100     1.709 f  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/Q
                         net (fo=35, routed)          0.134     1.843    scemi_clockGenerators_one_to_one_cclock_count[0]
    SLICE_X144Y106                                                    f  scemi_clockGenerators_one_to_one_cclock_count[8]_i_1/I1
    SLICE_X144Y106       LUT4 (Prop_lut4_I1_O)        0.032     1.875 r  scemi_clockGenerators_one_to_one_cclock_count[8]_i_1/O
                         net (fo=1, routed)           0.000     1.875    IF_scemi_clockGenerators_one_to_one_cclock_cou_ETC___d1427[8]
    SLICE_X144Y106       FDRE                                         r  scemi_clockGenerators_one_to_one_cclock_count_reg[8]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.858     1.900    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[8]/C
                         clock pessimism             -0.280     1.620    
    SLICE_X144Y106       FDRE (Hold_fdre_C_D)         0.096     1.716    scemi_clockGenerators_one_to_one_cclock_count_reg[8]
  -------------------------------------------------------------------
                         required time                         -1.716    
                         arrival time                           1.875    
  -------------------------------------------------------------------
                         slack                                  0.159    

Slack (MET) :             0.162ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_one_to_one_cclock_count_reg[10]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.260ns  (logic 0.128ns (49.303%)  route 0.132ns (50.697%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.900ns
    Source Clock Delay      (SCD):    1.609ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.637     1.609    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X145Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X145Y106       FDRE (Prop_fdre_C_Q)         0.100     1.709 f  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/Q
                         net (fo=35, routed)          0.132     1.841    scemi_clockGenerators_one_to_one_cclock_count[0]
    SLICE_X144Y106                                                    f  scemi_clockGenerators_one_to_one_cclock_count[10]_i_1/I1
    SLICE_X144Y106       LUT4 (Prop_lut4_I1_O)        0.028     1.869 r  scemi_clockGenerators_one_to_one_cclock_count[10]_i_1/O
                         net (fo=1, routed)           0.000     1.869    IF_scemi_clockGenerators_one_to_one_cclock_cou_ETC___d1427[10]
    SLICE_X144Y106       FDRE                                         r  scemi_clockGenerators_one_to_one_cclock_count_reg[10]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.858     1.900    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[10]/C
                         clock pessimism             -0.280     1.620    
    SLICE_X144Y106       FDRE (Hold_fdre_C_D)         0.087     1.707    scemi_clockGenerators_one_to_one_cclock_count_reg[10]
  -------------------------------------------------------------------
                         required time                         -1.707    
                         arrival time                           1.869    
  -------------------------------------------------------------------
                         slack                                  0.162    

Slack (MET) :             0.164ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_one_to_one_cclock_count_reg[29]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.262ns  (logic 0.128ns (48.926%)  route 0.134ns (51.074%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.900ns
    Source Clock Delay      (SCD):    1.609ns
    Clock Pessimism Removal (CPR):    0.280ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.637     1.609    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X145Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X145Y106       FDRE (Prop_fdre_C_Q)         0.100     1.709 f  scemi_clockGenerators_one_to_one_cclock_count_reg[0]/Q
                         net (fo=35, routed)          0.134     1.843    scemi_clockGenerators_one_to_one_cclock_count[0]
    SLICE_X144Y106                                                    f  scemi_clockGenerators_one_to_one_cclock_count[29]_i_1/I1
    SLICE_X144Y106       LUT4 (Prop_lut4_I1_O)        0.028     1.871 r  scemi_clockGenerators_one_to_one_cclock_count[29]_i_1/O
                         net (fo=1, routed)           0.000     1.871    IF_scemi_clockGenerators_one_to_one_cclock_cou_ETC___d1427[29]
    SLICE_X144Y106       FDRE                                         r  scemi_clockGenerators_one_to_one_cclock_count_reg[29]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.858     1.900    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X144Y106                                                    r  scemi_clockGenerators_one_to_one_cclock_count_reg[29]/C
                         clock pessimism             -0.280     1.620    
    SLICE_X144Y106       FDRE (Hold_fdre_C_D)         0.087     1.707    scemi_clockGenerators_one_to_one_cclock_count_reg[29]
  -------------------------------------------------------------------
                         required time                         -1.707    
                         arrival time                           1.871    
  -------------------------------------------------------------------
                         slack                                  0.164    

Slack (MET) :             0.191ns  (arrival time - required time)
  Source:                 scemi_rstgen_init_reg__0/C
                            (falling edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_rstgen_inv_rstgen/rst_reg/D
                            (falling edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock fall@5.000ns - core_clock fall@5.000ns)
  Data Path Delay:        0.238ns  (logic 0.107ns (45.047%)  route 0.131ns (54.953%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.899ns = ( 6.899 - 5.000 ) 
    Source Clock Delay      (SCD):    1.610ns = ( 6.610 - 5.000 ) 
    Clock Pessimism Removal (CPR):    0.289ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     5.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     5.972 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     6.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925     4.813 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     5.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     5.972 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.638     6.610    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y130                                                    r  scemi_rstgen_init_reg__0/C  (IS_INVERTED)
  -------------------------------------------------------------------    -------------------
    SLICE_X159Y130       FDCE (Prop_fdce_C_Q)         0.107     6.717 r  scemi_rstgen_init_reg__0/Q
                         net (fo=1, routed)           0.131     6.848    scemi_rstgen_inv_rstgen/scemi_rstgen_init
    SLICE_X159Y130       FDCE                                         r  scemi_rstgen_inv_rstgen/rst_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     6.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     7.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267     4.811 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     6.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.857     6.899    scemi_rstgen_inv_rstgen/scemi_rstgen_inv_clk$CLK_OUT
    SLICE_X159Y130                                                    r  scemi_rstgen_inv_rstgen/rst_reg/C  (IS_INVERTED)
                         clock pessimism             -0.289     6.610    
    SLICE_X159Y130       FDCE (Hold_fdce_C_D)         0.047     6.657    scemi_rstgen_inv_rstgen/rst_reg
  -------------------------------------------------------------------
                         required time                         -6.657    
                         arrival time                           6.848    
  -------------------------------------------------------------------
                         slack                                  0.191    

Slack (MET) :             0.200ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_clock_gens_reset_counter_reg[3]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_clock_gens_reset_counter_reg[3]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.271ns  (logic 0.177ns (65.390%)  route 0.094ns (34.610%))
  Logic Levels:           1  (CARRY4=1)
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.905ns
    Source Clock Delay      (SCD):    1.615ns
    Clock Pessimism Removal (CPR):    0.290ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.643     1.615    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y112                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X159Y112       FDRE (Prop_fdre_C_Q)         0.100     1.715 r  scemi_clockGenerators_clock_gens_reset_counter_reg[3]/Q
                         net (fo=1, routed)           0.094     1.809    scemi_clockGenerators_clock_gens_reset_counter_reg[3]
    SLICE_X159Y112                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[0]_i_2/S[3]
    SLICE_X159Y112       CARRY4 (Prop_carry4_S[3]_O[3])
                                                      0.077     1.886 r  scemi_clockGenerators_clock_gens_reset_counter_reg[0]_i_2/O[3]
                         net (fo=1, routed)           0.000     1.886    n_4_scemi_clockGenerators_clock_gens_reset_counter_reg[0]_i_2
    SLICE_X159Y112       FDRE                                         r  scemi_clockGenerators_clock_gens_reset_counter_reg[3]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.863     1.905    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y112                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[3]/C
                         clock pessimism             -0.290     1.615    
    SLICE_X159Y112       FDRE (Hold_fdre_C_D)         0.071     1.686    scemi_clockGenerators_clock_gens_reset_counter_reg[3]
  -------------------------------------------------------------------
                         required time                         -1.686    
                         arrival time                           1.886    
  -------------------------------------------------------------------
                         slack                                  0.200    

Slack (MET) :             0.200ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_network_status/rstSync/reset_hold_reg[1]/D
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.248ns  (logic 0.100ns (40.286%)  route 0.148ns (59.714%))
  Logic Levels:           0  
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.897ns
    Source Clock Delay      (SCD):    1.607ns
    Clock Pessimism Removal (CPR):    0.279ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635     1.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X161Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X161Y122       FDCE (Prop_fdce_C_Q)         0.100     1.707 r  scemi_network_status/rstSync/reset_hold_reg[0]/Q
                         net (fo=1, routed)           0.148     1.855    scemi_network_status/rstSync/n_0_reset_hold_reg[0]
    SLICE_X160Y122       FDCE                                         r  scemi_network_status/rstSync/reset_hold_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.855     1.897    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[1]/C
                         clock pessimism             -0.279     1.618    
    SLICE_X160Y122       FDCE (Hold_fdce_C_D)         0.037     1.655    scemi_network_status/rstSync/reset_hold_reg[1]
  -------------------------------------------------------------------
                         required time                         -1.655    
                         arrival time                           1.855    
  -------------------------------------------------------------------
                         slack                                  0.200    

Slack (MET) :             0.204ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_clock_gens_reset_counter_reg[27]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_clock_gens_reset_counter_reg[27]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.275ns  (logic 0.177ns (64.425%)  route 0.098ns (35.575%))
  Logic Levels:           1  (CARRY4=1)
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.900ns
    Source Clock Delay      (SCD):    1.611ns
    Clock Pessimism Removal (CPR):    0.289ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.639     1.611    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y118                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[27]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X159Y118       FDRE (Prop_fdre_C_Q)         0.100     1.711 r  scemi_clockGenerators_clock_gens_reset_counter_reg[27]/Q
                         net (fo=2, routed)           0.098     1.809    scemi_clockGenerators_clock_gens_reset_counter_reg[27]
    SLICE_X159Y118                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[24]_i_1/S[3]
    SLICE_X159Y118       CARRY4 (Prop_carry4_S[3]_O[3])
                                                      0.077     1.886 r  scemi_clockGenerators_clock_gens_reset_counter_reg[24]_i_1/O[3]
                         net (fo=1, routed)           0.000     1.886    n_4_scemi_clockGenerators_clock_gens_reset_counter_reg[24]_i_1
    SLICE_X159Y118       FDRE                                         r  scemi_clockGenerators_clock_gens_reset_counter_reg[27]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.858     1.900    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y118                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[27]/C
                         clock pessimism             -0.289     1.611    
    SLICE_X159Y118       FDRE (Hold_fdre_C_D)         0.071     1.682    scemi_clockGenerators_clock_gens_reset_counter_reg[27]
  -------------------------------------------------------------------
                         required time                         -1.682    
                         arrival time                           1.886    
  -------------------------------------------------------------------
                         slack                                  0.204    

Slack (MET) :             0.204ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_clock_gens_reset_counter_reg[19]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_clock_gens_reset_counter_reg[19]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.275ns  (logic 0.177ns (64.425%)  route 0.098ns (35.575%))
  Logic Levels:           1  (CARRY4=1)
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.902ns
    Source Clock Delay      (SCD):    1.613ns
    Clock Pessimism Removal (CPR):    0.289ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.641     1.613    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y116                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[19]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X159Y116       FDRE (Prop_fdre_C_Q)         0.100     1.713 r  scemi_clockGenerators_clock_gens_reset_counter_reg[19]/Q
                         net (fo=2, routed)           0.098     1.811    scemi_clockGenerators_clock_gens_reset_counter_reg[19]
    SLICE_X159Y116                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[16]_i_1/S[3]
    SLICE_X159Y116       CARRY4 (Prop_carry4_S[3]_O[3])
                                                      0.077     1.888 r  scemi_clockGenerators_clock_gens_reset_counter_reg[16]_i_1/O[3]
                         net (fo=1, routed)           0.000     1.888    n_4_scemi_clockGenerators_clock_gens_reset_counter_reg[16]_i_1
    SLICE_X159Y116       FDRE                                         r  scemi_clockGenerators_clock_gens_reset_counter_reg[19]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.860     1.902    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y116                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[19]/C
                         clock pessimism             -0.289     1.613    
    SLICE_X159Y116       FDRE (Hold_fdre_C_D)         0.071     1.684    scemi_clockGenerators_clock_gens_reset_counter_reg[19]
  -------------------------------------------------------------------
                         required time                         -1.684    
                         arrival time                           1.888    
  -------------------------------------------------------------------
                         slack                                  0.204    

Slack (MET) :             0.204ns  (arrival time - required time)
  Source:                 scemi_clockGenerators_clock_gens_reset_counter_reg[31]/C
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clockGenerators_clock_gens_reset_counter_reg[31]/D
                            (rising edge-triggered cell FDRE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             core_clock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.275ns  (logic 0.177ns (64.425%)  route 0.098ns (35.575%))
  Logic Levels:           1  (CARRY4=1)
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.899ns
    Source Clock Delay      (SCD):    1.610ns
    Clock Pessimism Removal (CPR):    0.289ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.638     1.610    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y119                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[31]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X159Y119       FDRE (Prop_fdre_C_Q)         0.100     1.710 r  scemi_clockGenerators_clock_gens_reset_counter_reg[31]/Q
                         net (fo=2, routed)           0.098     1.808    scemi_clockGenerators_clock_gens_reset_counter_reg[31]
    SLICE_X159Y119                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[28]_i_1/S[3]
    SLICE_X159Y119       CARRY4 (Prop_carry4_S[3]_O[3])
                                                      0.077     1.885 r  scemi_clockGenerators_clock_gens_reset_counter_reg[28]_i_1/O[3]
                         net (fo=1, routed)           0.000     1.885    n_4_scemi_clockGenerators_clock_gens_reset_counter_reg[28]_i_1
    SLICE_X159Y119       FDRE                                         r  scemi_clockGenerators_clock_gens_reset_counter_reg[31]/D
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.857     1.899    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y119                                                    r  scemi_clockGenerators_clock_gens_reset_counter_reg[31]/C
                         clock pessimism             -0.289     1.610    
    SLICE_X159Y119       FDRE (Hold_fdre_C_D)         0.071     1.681    scemi_clockGenerators_clock_gens_reset_counter_reg[31]
  -------------------------------------------------------------------
                         required time                         -1.681    
                         arrival time                           1.885    
  -------------------------------------------------------------------
                         slack                                  0.204    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         core_clock
Waveform:           { 0 5 }
Period:             10.000
Sources:            { scemi_scemi_clkgen_mmcm/CLKOUT0 }

Check Type        Corner  Lib Pin             Reference Pin  Required  Actual  Slack    Location         Pin
Min Period        n/a     BUFG/I              n/a            1.408     10.000  8.592    BUFGCTRL_X0Y7    scemi_scemi_clkgen_clkout0buf/I
Min Period        n/a     MMCME2_ADV/CLKOUT0  n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT0
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[17]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X156Y109   scemi_clockGenerators_clock_gens_counters_count_reg[18]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X158Y109   scemi_clockGenerators_clock_gens_counters_count_reg[19]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X156Y111   scemi_clockGenerators_clock_gens_counters_count_reg[20]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X156Y110   scemi_clockGenerators_clock_gens_counters_count_reg[27]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[28]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X156Y107   scemi_clockGenerators_clock_gens_counters_count_reg[2]/C
Min Period        n/a     FDRE/C              n/a            0.750     10.000  9.250    SLICE_X156Y113   scemi_clockGenerators_clock_gens_counters_count_reg[30]/C
Max Period        n/a     MMCME2_ADV/CLKOUT0  n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKOUT0
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[17]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y109   scemi_clockGenerators_clock_gens_counters_count_reg[18]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X158Y109   scemi_clockGenerators_clock_gens_counters_count_reg[19]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y111   scemi_clockGenerators_clock_gens_counters_count_reg[20]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y110   scemi_clockGenerators_clock_gens_counters_count_reg[27]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[28]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y107   scemi_clockGenerators_clock_gens_counters_count_reg[2]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y109   scemi_clockGenerators_clock_gens_counters_count_reg[31]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X156Y107   scemi_clockGenerators_clock_gens_counters_count_reg[3]/C
Low Pulse Width   Fast    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X158Y109   scemi_clockGenerators_clock_gens_counters_count_reg[4]/C
High Pulse Width  Slow    FDCE/C              n/a            0.350     5.000   4.650    SLICE_X148Y119   scemi_uclkgen/CLK_VAL_OUT_reg/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y107   scemi_clockGenerators_clock_gens_counters_count_reg[0]/C
High Pulse Width  Fast    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y111   scemi_clockGenerators_clock_gens_counters_count_reg[10]/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X158Y109   scemi_clockGenerators_clock_gens_counters_count_reg[11]/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y109   scemi_clockGenerators_clock_gens_counters_count_reg[12]/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y110   scemi_clockGenerators_clock_gens_counters_count_reg[13]/C
High Pulse Width  Fast    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y110   scemi_clockGenerators_clock_gens_counters_count_reg[13]/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X156Y109   scemi_clockGenerators_clock_gens_counters_count_reg[14]/C
High Pulse Width  Slow    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[15]/C
High Pulse Width  Fast    FDRE/C              n/a            0.350     5.000   4.650    SLICE_X158Y110   scemi_clockGenerators_clock_gens_counters_count_reg[15]/C



---------------------------------------------------------------------------------------------------
From Clock:  cclock
  To Clock:  cclock

Setup :            0  Failing Endpoints,  Worst Slack       13.655ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.057ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        9.232ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             13.655ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_resetting_reg/D
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        6.828ns  (logic 0.537ns (7.865%)  route 6.291ns (92.135%))
  Logic Levels:           3  (BUFG=1 LUT2=1 LUT5=1)
  Clock Path Skew:        0.489ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.211ns = ( 25.211 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.732    11.828    scemi_settabledut_dut_dutIfc_myrst/scemi_clk_port_scemi_cReset$O
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_myrst/scemi_settabledut_dut_dutIfc_resetting_i_1/I0
    SLICE_X190Y156       LUT5 (Prop_lut5_I0_O)        0.043    11.871 r  scemi_settabledut_dut_dutIfc_myrst/scemi_settabledut_dut_dutIfc_resetting_i_1/O
                         net (fo=1, routed)           0.000    11.871    n_2_scemi_settabledut_dut_dutIfc_myrst
    SLICE_X190Y156       FDRE                                         r  scemi_settabledut_dut_dutIfc_resetting_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.571    25.211    scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_resetting_reg/C
                         clock pessimism              0.322    25.533    
                         clock uncertainty           -0.072    25.460    
    SLICE_X190Y156       FDRE (Setup_fdre_C_D)        0.066    25.526    scemi_settabledut_dut_dutIfc_resetting_reg
  -------------------------------------------------------------------
                         required time                         25.526    
                         arrival time                         -11.871    
  -------------------------------------------------------------------
                         slack                                 13.655    

Slack (MET) :             13.773ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_didreset/full_reg_reg/D
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        6.710ns  (logic 0.537ns (8.003%)  route 6.173ns (91.997%))
  Logic Levels:           3  (BUFG=1 LUT2=1 LUT6=1)
  Clock Path Skew:        0.489ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.211ns = ( 25.211 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 f  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    f  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 f  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     f  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 f  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.614    11.710    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_cReset$O
    SLICE_X190Y156                                                    f  scemi_settabledut_dut_dutIfc_didreset/full_reg_i_1__13/I0
    SLICE_X190Y156       LUT6 (Prop_lut6_I0_O)        0.043    11.753 r  scemi_settabledut_dut_dutIfc_didreset/full_reg_i_1__13/O
                         net (fo=1, routed)           0.000    11.753    scemi_settabledut_dut_dutIfc_didreset/n_0_full_reg_i_1__13
    SLICE_X190Y156       FDRE                                         r  scemi_settabledut_dut_dutIfc_didreset/full_reg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.571    25.211    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_didreset/full_reg_reg/C
                         clock pessimism              0.322    25.533    
                         clock uncertainty           -0.072    25.460    
    SLICE_X190Y156       FDRE (Setup_fdre_C_D)        0.066    25.526    scemi_settabledut_dut_dutIfc_didreset/full_reg_reg
  -------------------------------------------------------------------
                         required time                         25.526    
                         arrival time                         -11.753    
  -------------------------------------------------------------------
                         slack                                 13.773    

Slack (MET) :             13.782ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_didreset/empty_reg_reg/D
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        6.699ns  (logic 0.537ns (8.016%)  route 6.162ns (91.984%))
  Logic Levels:           3  (BUFG=1 LUT2=1 LUT6=1)
  Clock Path Skew:        0.489ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.211ns = ( 25.211 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.604    11.700    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_cReset$O
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_didreset/empty_reg_i_1__19/I0
    SLICE_X190Y156       LUT6 (Prop_lut6_I0_O)        0.043    11.743 r  scemi_settabledut_dut_dutIfc_didreset/empty_reg_i_1__19/O
                         net (fo=1, routed)           0.000    11.743    scemi_settabledut_dut_dutIfc_didreset/n_0_empty_reg_i_1__19
    SLICE_X190Y156       FDRE                                         r  scemi_settabledut_dut_dutIfc_didreset/empty_reg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.571    25.211    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_didreset/empty_reg_reg/C
                         clock pessimism              0.322    25.533    
                         clock uncertainty           -0.072    25.460    
    SLICE_X190Y156       FDRE (Setup_fdre_C_D)        0.065    25.525    scemi_settabledut_dut_dutIfc_didreset/empty_reg_reg
  -------------------------------------------------------------------
                         required time                         25.525    
                         arrival time                         -11.743    
  -------------------------------------------------------------------
                         slack                                 13.782    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[0]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[0]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[0]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[0]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[1]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[1]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[1]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[1]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[2]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[2]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[2]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[2]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[3]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[3]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[3]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[3]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[4]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[4]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[4]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[4]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.622ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dDoutReg_reg[5]/CE
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.819ns  (logic 0.309ns (16.989%)  route 1.510ns (83.011%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.286ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.113ns = ( 25.113 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.316     7.541    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X193Y144       FDRE                                         r  scemi_setkey_res_fifo/dDoutReg_reg[5]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.473    25.113    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X193Y144                                                    r  scemi_setkey_res_fifo/dDoutReg_reg[5]/C
                         clock pessimism              0.322    25.435    
                         clock uncertainty           -0.072    25.363    
    SLICE_X193Y144       FDRE (Setup_fdre_C_CE)      -0.201    25.162    scemi_setkey_res_fifo/dDoutReg_reg[5]
  -------------------------------------------------------------------
                         required time                         25.162    
                         arrival time                          -7.541    
  -------------------------------------------------------------------
                         slack                                 17.622    

Slack (MET) :             17.747ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_setkey_res_fifo/dGDeqPtr1_reg[0]/CE
                            (rising edge-triggered cell FDPE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        1.785ns  (logic 0.309ns (17.310%)  route 1.476ns (82.690%))
  Logic Levels:           2  (LUT2=1 LUT6=1)
  Clock Path Skew:        -0.195ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.205ns = ( 25.205 - 20.000 ) 
    Source Clock Delay      (SCD):    5.722ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.760     5.722    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y153       FDCE (Prop_fdce_C_Q)         0.223     5.945 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/Q
                         net (fo=1, routed)           0.537     6.481    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/RDY_setkey_put
    SLICE_X193Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/I0
    SLICE_X193Y152       LUT2 (Prop_lut2_I0_O)        0.043     6.524 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5_i_1/O
                         net (fo=17, routed)          0.658     7.182    scemi_setkey_res_fifo/E[0]
    SLICE_X194Y144                                                    r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/I1
    SLICE_X194Y144       LUT6 (Prop_lut6_I1_O)        0.043     7.225 r  scemi_setkey_res_fifo/dDoutReg[5]_i_1/O
                         net (fo=12, routed)          0.282     7.507    scemi_setkey_res_fifo/n_0_dDoutReg[5]_i_1
    SLICE_X194Y146       FDPE                                         r  scemi_setkey_res_fifo/dGDeqPtr1_reg[0]/CE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.565    25.205    scemi_setkey_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X194Y146                                                    r  scemi_setkey_res_fifo/dGDeqPtr1_reg[0]/C
                         clock pessimism              0.322    25.527    
                         clock uncertainty           -0.072    25.455    
    SLICE_X194Y146       FDPE (Setup_fdpe_C_CE)      -0.201    25.254    scemi_setkey_res_fifo/dGDeqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         25.254    
                         arrival time                          -7.507    
  -------------------------------------------------------------------
                         slack                                 17.747    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.057ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/I
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.268ns  (logic 0.118ns (44.098%)  route 0.150ns (55.902%))
  Logic Levels:           0  
  Clock Path Skew:        0.101ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.241ns
    Source Clock Delay      (SCD):    2.821ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.089     2.821    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X188Y158                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X188Y158       FDRE (Prop_fdre_C_Q)         0.118     2.939 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/Q
                         net (fo=2, routed)           0.150     3.089    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/D
    SLICE_X186Y156       RAMD32                                       r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/I
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.190     3.241    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X186Y156                                                    r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
                         clock pessimism             -0.319     2.922    
    SLICE_X186Y156       RAMD32 (Hold_ramd32_CLK_I)
                                                      0.110     3.032    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP
  -------------------------------------------------------------------
                         required time                         -3.032    
                         arrival time                           3.089    
  -------------------------------------------------------------------
                         slack                                  0.057    

Slack (MET) :             0.077ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/I
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.324ns  (logic 0.118ns (36.453%)  route 0.206ns (63.547%))
  Logic Levels:           0  
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.268ns
    Source Clock Delay      (SCD):    2.797ns
    Clock Pessimism Removal (CPR):    0.330ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.065     2.797    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X190Y156       FDRE (Prop_fdre_C_Q)         0.118     2.915 r  scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/Q
                         net (fo=3, routed)           0.206     3.120    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/D
    SLICE_X188Y157       RAMD32                                       r  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/I
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.217     3.268    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X188Y157                                                    r  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
                         clock pessimism             -0.330     2.938    
    SLICE_X188Y157       RAMD32 (Hold_ramd32_CLK_I)
                                                      0.106     3.044    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP
  -------------------------------------------------------------------
                         required time                         -3.044    
                         arrival time                           3.120    
  -------------------------------------------------------------------
                         slack                                  0.077    

Slack (MET) :             0.088ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sGEnqPtr1_reg[1]/C
                            (rising edge-triggered cell FDPE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/D
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.320ns  (logic 0.157ns (49.064%)  route 0.163ns (50.936%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.172ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.771ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.039     2.771    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y152                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sGEnqPtr1_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y152       FDPE (Prop_fdpe_C_Q)         0.091     2.862 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sGEnqPtr1_reg[1]/Q
                         net (fo=3, routed)           0.163     3.025    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/n_0_sGEnqPtr1_reg[1]
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_i_1/I2
    SLICE_X189Y153       LUT6 (Prop_lut6_I2_O)        0.066     3.091 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_i_1/O
                         net (fo=1, routed)           0.000     3.091    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/n_0_sNotFullReg_i_1
    SLICE_X189Y153       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Hold_fdce_C_D)         0.060     3.003    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         -3.003    
                         arrival time                           3.091    
  -------------------------------------------------------------------
                         slack                                  0.088    

Slack (MET) :             0.110ns  (arrival time - required time)
  Source:                 scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sNotFullReg_reg/D
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.358ns  (logic 0.174ns (48.614%)  route 0.184ns (51.386%))
  Logic Levels:           2  (LUT5=1 LUT6=1)
  Clock Path Skew:        0.161ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.238ns
    Source Clock Delay      (SCD):    2.758ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.026     2.758    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X186Y155       FDCE (Prop_fdce_C_Q)         0.118     2.876 r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/Q
                         net (fo=2, routed)           0.084     2.960    scemi_processor_resp_res_fifo/p_0_in_0[1]
    SLICE_X187Y155                                                    r  scemi_processor_resp_res_fifo/sNotFullReg_i_2__7/I2
    SLICE_X187Y155       LUT5 (Prop_lut5_I2_O)        0.028     2.988 r  scemi_processor_resp_res_fifo/sNotFullReg_i_2__7/O
                         net (fo=1, routed)           0.100     3.088    scemi_processor_resp_res_fifo/n_0_sNotFullReg_i_2__7
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sNotFullReg_i_1__7/I5
    SLICE_X188Y155       LUT6 (Prop_lut6_I5_O)        0.028     3.116 r  scemi_processor_resp_res_fifo/sNotFullReg_i_1__7/O
                         net (fo=1, routed)           0.000     3.116    scemi_processor_resp_res_fifo/n_0_sNotFullReg_i_1__7
    SLICE_X188Y155       FDCE                                         r  scemi_processor_resp_res_fifo/sNotFullReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.187     3.238    scemi_processor_resp_res_fifo/sCLK
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sNotFullReg_reg/C
                         clock pessimism             -0.319     2.919    
    SLICE_X188Y155       FDCE (Hold_fdce_C_D)         0.087     3.006    scemi_processor_resp_res_fifo/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         -3.006    
                         arrival time                           3.116    
  -------------------------------------------------------------------
                         slack                                  0.110    

Slack (MET) :             0.113ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/I
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.320ns  (logic 0.118ns (36.881%)  route 0.202ns (63.118%))
  Logic Levels:           0  
  Clock Path Skew:        0.101ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.241ns
    Source Clock Delay      (SCD):    2.821ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.089     2.821    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X188Y158                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X188Y158       FDRE (Prop_fdre_C_Q)         0.118     2.939 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dDoutReg_reg[0]/Q
                         net (fo=2, routed)           0.202     3.141    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/D
    SLICE_X186Y156       RAMD32                                       r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/I
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.190     3.241    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X186Y156                                                    r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
                         clock pessimism             -0.319     2.922    
    SLICE_X186Y156       RAMD32 (Hold_ramd32_CLK_I)
                                                      0.106     3.028    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP
  -------------------------------------------------------------------
                         required time                         -3.028    
                         arrival time                           3.141    
  -------------------------------------------------------------------
                         slack                                  0.113    

Slack (MET) :             0.125ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/I
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.376ns  (logic 0.118ns (31.378%)  route 0.258ns (68.622%))
  Logic Levels:           0  
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.268ns
    Source Clock Delay      (SCD):    2.797ns
    Clock Pessimism Removal (CPR):    0.330ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.065     2.797    scemi_settabledut_dut_dutIfc_didreset/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X190Y156                                                    r  scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X190Y156       FDRE (Prop_fdre_C_Q)         0.118     2.915 r  scemi_settabledut_dut_dutIfc_didreset/data0_reg_reg[0]/Q
                         net (fo=3, routed)           0.258     3.173    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/D
    SLICE_X188Y157       RAMD32                                       r  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/I
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.217     3.268    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X188Y157                                                    r  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
                         clock pessimism             -0.330     2.938    
    SLICE_X188Y157       RAMD32 (Hold_ramd32_CLK_I)
                                                      0.110     3.048    scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP
  -------------------------------------------------------------------
                         required time                         -3.048    
                         arrival time                           3.173    
  -------------------------------------------------------------------
                         slack                                  0.125    

Slack (MET) :             0.164ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg/D
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.380ns  (logic 0.146ns (38.458%)  route 0.234ns (61.542%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.128ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.225ns
    Source Clock Delay      (SCD):    2.767ns
    Clock Pessimism Removal (CPR):    0.330ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.035     2.767    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X186Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X186Y154       FDCE (Prop_fdce_C_Q)         0.118     2.885 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]/Q
                         net (fo=2, routed)           0.234     3.119    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr[0]
    SLICE_X186Y157                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_i_1/I1
    SLICE_X186Y157       LUT6 (Prop_lut6_I1_O)        0.028     3.147 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_i_1/O
                         net (fo=1, routed)           0.000     3.147    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/n_0_dNotEmptyReg_i_1
    SLICE_X186Y157       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.174     3.225    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X186Y157                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg/C
                         clock pessimism             -0.330     2.895    
    SLICE_X186Y157       FDCE (Hold_fdce_C_D)         0.087     2.982    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         -2.982    
                         arrival time                           3.147    
  -------------------------------------------------------------------
                         slack                                  0.164    

Slack (MET) :             0.169ns  (arrival time - required time)
  Source:                 scemi_settabledut_softrst_req_res_fifo/dSyncReg1_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/dEnqPtr_reg[1]/D
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.207ns  (logic 0.100ns (48.254%)  route 0.107ns (51.746%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.727ns
    Source Clock Delay      (SCD):    2.304ns
    Clock Pessimism Removal (CPR):    0.423ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.572     2.304    scemi_settabledut_softrst_req_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X167Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/dSyncReg1_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X167Y152       FDCE (Prop_fdce_C_Q)         0.100     2.404 r  scemi_settabledut_softrst_req_res_fifo/dSyncReg1_reg[1]/Q
                         net (fo=1, routed)           0.107     2.511    scemi_settabledut_softrst_req_res_fifo/dSyncReg1[1]
    SLICE_X167Y152       FDCE                                         r  scemi_settabledut_softrst_req_res_fifo/dEnqPtr_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.676     2.727    scemi_settabledut_softrst_req_res_fifo/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X167Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/dEnqPtr_reg[1]/C
                         clock pessimism             -0.423     2.304    
    SLICE_X167Y152       FDCE (Hold_fdce_C_D)         0.038     2.342    scemi_settabledut_softrst_req_res_fifo/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.342    
                         arrival time                           2.511    
  -------------------------------------------------------------------
                         slack                                  0.169    

Slack (MET) :             0.173ns  (arrival time - required time)
  Source:                 scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/WADR0
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.582ns  (logic 0.107ns (18.396%)  route 0.475ns (81.604%))
  Logic Levels:           0  
  Clock Path Skew:        0.150ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.241ns
    Source Clock Delay      (SCD):    2.758ns
    Clock Pessimism Removal (CPR):    0.333ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.026     2.758    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X186Y155       FDCE (Prop_fdce_C_Q)         0.107     2.865 r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/Q
                         net (fo=3, routed)           0.475     3.340    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/A0
    SLICE_X186Y156       RAMD32                                       r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/WADR0
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.190     3.241    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X186Y156                                                    r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
                         clock pessimism             -0.333     2.908    
    SLICE_X186Y156       RAMD32 (Hold_ramd32_CLK_WADR0)
                                                      0.259     3.167    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP
  -------------------------------------------------------------------
                         required time                         -3.167    
                         arrival time                           3.340    
  -------------------------------------------------------------------
                         slack                                  0.173    

Slack (MET) :             0.173ns  (arrival time - required time)
  Source:                 scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/WADR0
                            (rising edge-triggered cell RAMD32 clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             cclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.582ns  (logic 0.107ns (18.396%)  route 0.475ns (81.604%))
  Logic Levels:           0  
  Clock Path Skew:        0.150ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.241ns
    Source Clock Delay      (SCD):    2.758ns
    Clock Pessimism Removal (CPR):    0.333ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.026     2.758    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X186Y155       FDCE (Prop_fdce_C_Q)         0.107     2.865 r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/Q
                         net (fo=3, routed)           0.475     3.340    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/A0
    SLICE_X186Y156       RAMD32                                       r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/WADR0
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.190     3.241    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/WCLK
    SLICE_X186Y156                                                    r  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
                         clock pessimism             -0.333     2.908    
    SLICE_X186Y156       RAMD32 (Hold_ramd32_CLK_WADR0)
                                                      0.259     3.167    scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP
  -------------------------------------------------------------------
                         required time                         -3.167    
                         arrival time                           3.340    
  -------------------------------------------------------------------
                         slack                                  0.173    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         cclock
Waveform:           { 0 10 }
Period:             20.000
Sources:            { scemi_clk_port_scemi_clkgen/current_clk_reg/Q }

Check Type        Corner  Lib Pin     Reference Pin  Required  Actual  Slack   Location        Pin
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X194Y153  scemi_processor_req_res_fifo/dEnqPtr_reg[0]/C
Min Period        n/a     FDPE/C      n/a            0.750     20.000  19.250  SLICE_X192Y153  scemi_processor_req_res_fifo/dGDeqPtr1_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X192Y153  scemi_processor_req_res_fifo/dGDeqPtr_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X188Y155  scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/C
Min Period        n/a     FDPE/C      n/a            0.750     20.000  19.250  SLICE_X186Y155  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X186Y155  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
Min Period        n/a     FDRE/C      n/a            0.750     20.000  19.250  SLICE_X193Y144  scemi_setkey_res_fifo/dDoutReg_reg[4]/C
Min Period        n/a     FDRE/C      n/a            0.750     20.000  19.250  SLICE_X193Y144  scemi_setkey_res_fifo/dDoutReg_reg[5]/C
Min Period        n/a     FDPE/C      n/a            0.750     20.000  19.250  SLICE_X194Y146  scemi_setkey_res_fifo/dGDeqPtr1_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X194Y146  scemi_setkey_res_fifo/dGDeqPtr_reg[0]/C
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X188Y157  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X188Y157  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X186Y156  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X186Y156  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMA/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMA_D1/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMB/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMB_D1/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMC/CLK
Low Pulse Width   Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMC_D1/CLK
High Pulse Width  Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X186Y156  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
High Pulse Width  Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X186Y156  scemi_processor_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
High Pulse Width  Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X188Y157  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/DP/CLK
High Pulse Width  Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X188Y157  scemi_settabledut_softrst_resp_res_fifo/fifoMem_reg_0_1_0_0/SP/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMA/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMA_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMB/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMB_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMC/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X192Y144  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/fifoMem_reg_0_1_0_5/RAMC_D1/CLK



---------------------------------------------------------------------------------------------------
From Clock:  uclock
  To Clock:  uclock

Setup :            0  Failing Endpoints,  Worst Slack       10.337ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.065ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        9.232ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD/WE
                            (rising edge-triggered cell RAMS32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMS32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMS32 (Setup_rams32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.337ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1/WE
                            (rising edge-triggered cell RAMS32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.669ns  (logic 0.661ns (7.625%)  route 8.008ns (92.375%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.618ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.824ns = ( 24.824 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609    14.423    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMS32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.223    24.824    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WCLK
    SLICE_X182Y137                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1/CLK
                         clock pessimism              0.312    25.136    
                         clock uncertainty           -0.072    25.063    
    SLICE_X182Y137       RAMS32 (Setup_rams32_CLK_WE)
                                                     -0.303    24.760    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1
  -------------------------------------------------------------------
                         required time                         24.760    
                         arrival time                         -14.423    
  -------------------------------------------------------------------
                         slack                                 10.337    

Slack (MET) :             10.408ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.580ns  (logic 0.661ns (7.704%)  route 7.919ns (92.296%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.638ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.804ns = ( 24.804 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.520    14.333    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/WE
    SLICE_X176Y136       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.203    24.804    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/WCLK
    SLICE_X176Y136                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA/CLK
                         clock pessimism              0.312    25.116    
                         clock uncertainty           -0.072    25.044    
    SLICE_X176Y136       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.741    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA
  -------------------------------------------------------------------
                         required time                         24.741    
                         arrival time                         -14.333    
  -------------------------------------------------------------------
                         slack                                 10.408    

Slack (MET) :             10.408ns  (required time - arrival time)
  Source:                 scemi_init_state_msgFIFO/sNotFullReg_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        8.580ns  (logic 0.661ns (7.704%)  route 7.919ns (92.296%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Clock Path Skew:        -0.638ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.804ns = ( 24.804 - 20.000 ) 
    Source Clock Delay      (SCD):    5.754ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.841     5.754    scemi_init_state_msgFIFO/dCLK
    SLICE_X178Y152                                                    r  scemi_init_state_msgFIFO/sNotFullReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X178Y152       FDCE (Prop_fdce_C_Q)         0.259     6.013 f  scemi_init_state_msgFIFO/sNotFullReg_reg/Q
                         net (fo=3, routed)           0.557     6.570    scemi_init_state_msgFIFO/sFULL_N
    SLICE_X185Y152                                                    f  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I1
    SLICE_X185Y152       LUT2 (Prop_lut2_I1_O)        0.043     6.613 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     6.974    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     7.017 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     7.887    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     7.930 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     9.500    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     9.551 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     9.892    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136    10.028 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287    10.315    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043    10.358 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413    12.771    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043    12.814 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.520    14.333    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/WE
    SLICE_X176Y136       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA_D1/WE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.203    24.804    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/WCLK
    SLICE_X176Y136                                                    r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA_D1/CLK
                         clock pessimism              0.312    25.116    
                         clock uncertainty           -0.072    25.044    
    SLICE_X176Y136       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    24.741    scemi_init_state_msgFIFO/fifoMem_reg_0_7_30_35/RAMA_D1
  -------------------------------------------------------------------
                         required time                         24.741    
                         arrival time                         -14.333    
  -------------------------------------------------------------------
                         slack                                 10.408    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.065ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[31]/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_data_out_beats_reg[31]/D
                            (rising edge-triggered cell FDSE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.420ns  (logic 0.100ns (23.802%)  route 0.320ns (76.198%))
  Logic Levels:           0  
  Clock Path Skew:        0.316ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.427ns
    Source Clock Delay      (SCD):    2.799ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.095     2.799    scemi_settabledut_dut_prb_control_ackFifo/p_0_in
    SLICE_X195Y140                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[31]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X195Y140       FDRE (Prop_fdre_C_Q)         0.100     2.899 r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[31]/Q
                         net (fo=2, routed)           0.320     3.219    scemi_settabledut_dut_prb_control_ackFifo$D_OUT[31]
    SLICE_X195Y138       FDSE                                         r  scemi_settabledut_dut_prb_control_data_out_beats_reg[31]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.411     3.427    p_0_in_0
    SLICE_X195Y138                                                    r  scemi_settabledut_dut_prb_control_data_out_beats_reg[31]/C
                         clock pessimism             -0.312     3.115    
    SLICE_X195Y138       FDSE (Hold_fdse_C_D)         0.040     3.155    scemi_settabledut_dut_prb_control_data_out_beats_reg[31]
  -------------------------------------------------------------------
                         required time                         -3.155    
                         arrival time                           3.219    
  -------------------------------------------------------------------
                         slack                                  0.065    

Slack (MET) :             0.071ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_status_reg[0]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.338ns  (logic 0.155ns (45.884%)  route 0.183ns (54.116%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        0.180ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.261ns
    Source Clock Delay      (SCD):    2.769ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.065     2.769    scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/p_0_in
    SLICE_X201Y142                                                    r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X201Y142       FDCE (Prop_fdce_C_Q)         0.091     2.860 r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/Q
                         net (fo=2, routed)           0.183     3.043    scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/n_0_dLastState_reg
    SLICE_X200Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/scemi_settabledut_dut_prb_control_control_in_status[0]_i_1/I4
    SLICE_X200Y141       LUT5 (Prop_lut5_I4_O)        0.064     3.107 r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/scemi_settabledut_dut_prb_control_control_in_status[0]_i_1/O
                         net (fo=1, routed)           0.000     3.107    n_2_scemi_settabledut_dut_prb_control_control_in_buffer_full_sp
    SLICE_X200Y141       FDRE                                         r  scemi_settabledut_dut_prb_control_control_in_status_reg[0]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.245     3.261    p_0_in_0
    SLICE_X200Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_status_reg[0]/C
                         clock pessimism             -0.312     2.949    
    SLICE_X200Y141       FDRE (Hold_fdre_C_D)         0.087     3.036    scemi_settabledut_dut_prb_control_control_in_status_reg[0]
  -------------------------------------------------------------------
                         required time                         -3.036    
                         arrival time                           3.107    
  -------------------------------------------------------------------
                         slack                                  0.071    

Slack (MET) :             0.071ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_status_reg[1]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.338ns  (logic 0.155ns (45.884%)  route 0.183ns (54.116%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.180ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.261ns
    Source Clock Delay      (SCD):    2.769ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.065     2.769    scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/p_0_in
    SLICE_X201Y142                                                    r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X201Y142       FDCE (Prop_fdce_C_Q)         0.091     2.860 r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/dLastState_reg/Q
                         net (fo=2, routed)           0.183     3.043    scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/n_0_dLastState_reg
    SLICE_X200Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/scemi_settabledut_dut_prb_control_control_in_status[1]_i_1/I5
    SLICE_X200Y141       LUT6 (Prop_lut6_I5_O)        0.064     3.107 r  scemi_settabledut_dut_prb_control_control_in_buffer_full_sp/scemi_settabledut_dut_prb_control_control_in_status[1]_i_1/O
                         net (fo=1, routed)           0.000     3.107    n_3_scemi_settabledut_dut_prb_control_control_in_buffer_full_sp
    SLICE_X200Y141       FDRE                                         r  scemi_settabledut_dut_prb_control_control_in_status_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.245     3.261    p_0_in_0
    SLICE_X200Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_status_reg[1]/C
                         clock pessimism             -0.312     2.949    
    SLICE_X200Y141       FDRE (Hold_fdre_C_D)         0.087     3.036    scemi_settabledut_dut_prb_control_control_in_status_reg[1]
  -------------------------------------------------------------------
                         required time                         -3.036    
                         arrival time                           3.107    
  -------------------------------------------------------------------
                         slack                                  0.071    

Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_prb_control_ackFifo/data1_reg_reg[30]/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[30]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.586ns  (logic 0.199ns (33.977%)  route 0.387ns (66.023%))
  Logic Levels:           2  (LUT3=1 LUT6=1)
  Clock Path Skew:        0.414ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.461ns
    Source Clock Delay      (SCD):    2.735ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.031     2.735    scemi_settabledut_dut_prb_control_ackFifo/p_0_in
    SLICE_X197Y139                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data1_reg_reg[30]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X197Y139       FDRE (Prop_fdre_C_Q)         0.100     2.835 r  scemi_settabledut_dut_prb_control_ackFifo/data1_reg_reg[30]/Q
                         net (fo=1, routed)           0.156     2.991    scemi_settabledut_dut_prb_control_ackFifo/data1_reg[30]
    SLICE_X197Y139                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg[30]_i_3/I2
    SLICE_X197Y139       LUT3 (Prop_lut3_I2_O)        0.030     3.021 r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg[30]_i_3/O
                         net (fo=1, routed)           0.231     3.252    scemi_settabledut_dut_prb_control_enff/I36
    SLICE_X196Y138                                                    r  scemi_settabledut_dut_prb_control_enff/data0_reg[30]_i_1__4/I2
    SLICE_X196Y138       LUT6 (Prop_lut6_I2_O)        0.069     3.321 r  scemi_settabledut_dut_prb_control_enff/data0_reg[30]_i_1__4/O
                         net (fo=1, routed)           0.000     3.321    scemi_settabledut_dut_prb_control_ackFifo/I13[14]
    SLICE_X196Y138       FDRE                                         r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[30]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.445     3.461    scemi_settabledut_dut_prb_control_ackFifo/p_0_in
    SLICE_X196Y138                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[30]/C
                         clock pessimism             -0.312     3.149    
    SLICE_X196Y138       FDRE (Hold_fdre_C_D)         0.087     3.236    scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[30]
  -------------------------------------------------------------------
                         required time                         -3.236    
                         arrival time                           3.321    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.096ns  (arrival time - required time)
  Source:                 scemi_settabledut_softrst_req_inport_status_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_inport_dataF_rv_reg[1]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.326ns  (logic 0.146ns (44.787%)  route 0.180ns (55.213%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.143ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.425ns
    Source Clock Delay      (SCD):    2.970ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.266     2.970    p_0_in_0
    SLICE_X192Y152                                                    r  scemi_settabledut_softrst_req_inport_status_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X192Y152       FDRE (Prop_fdre_C_Q)         0.118     3.088 f  scemi_settabledut_softrst_req_inport_status_reg[0]/Q
                         net (fo=8, routed)           0.180     3.268    scemi_clk_port_scemi_rstgen_rstgen/I4
    SLICE_X190Y152                                                    f  scemi_clk_port_scemi_rstgen_rstgen/scemi_settabledut_softrst_req_inport_dataF_rv[1]_i_1/I5
    SLICE_X190Y152       LUT6 (Prop_lut6_I5_O)        0.028     3.296 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_settabledut_softrst_req_inport_dataF_rv[1]_i_1/O
                         net (fo=1, routed)           0.000     3.296    n_3_scemi_clk_port_scemi_rstgen_rstgen
    SLICE_X190Y152       FDRE                                         r  scemi_settabledut_softrst_req_inport_dataF_rv_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.409     3.425    p_0_in_0
    SLICE_X190Y152                                                    r  scemi_settabledut_softrst_req_inport_dataF_rv_reg[1]/C
                         clock pessimism             -0.312     3.113    
    SLICE_X190Y152       FDRE (Hold_fdre_C_D)         0.087     3.200    scemi_settabledut_softrst_req_inport_dataF_rv_reg[1]
  -------------------------------------------------------------------
                         required time                         -3.200    
                         arrival time                           3.296    
  -------------------------------------------------------------------
                         slack                                  0.096    

Slack (MET) :             0.100ns  (arrival time - required time)
  Source:                 scemi_shutdown_ctrl_in_buffer_full_sp/dLastState_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_shutdown_ctrl_in_status_reg[1]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.611ns  (logic 0.146ns (23.879%)  route 0.465ns (76.121%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.424ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.476ns
    Source Clock Delay      (SCD):    2.702ns
    Clock Pessimism Removal (CPR):    0.350ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.998     2.702    scemi_shutdown_ctrl_in_buffer_full_sp/p_0_in
    SLICE_X180Y151                                                    r  scemi_shutdown_ctrl_in_buffer_full_sp/dLastState_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y151       FDCE (Prop_fdce_C_Q)         0.118     2.820 r  scemi_shutdown_ctrl_in_buffer_full_sp/dLastState_reg/Q
                         net (fo=2, routed)           0.465     3.286    scemi_shutdown_ctrl_in_buffer_full_sp/n_0_dLastState_reg
    SLICE_X180Y152                                                    r  scemi_shutdown_ctrl_in_buffer_full_sp/scemi_shutdown_ctrl_in_status[1]_i_1/I5
    SLICE_X180Y152       LUT6 (Prop_lut6_I5_O)        0.028     3.314 r  scemi_shutdown_ctrl_in_buffer_full_sp/scemi_shutdown_ctrl_in_status[1]_i_1/O
                         net (fo=1, routed)           0.000     3.314    n_1_scemi_shutdown_ctrl_in_buffer_full_sp
    SLICE_X180Y152       FDRE                                         r  scemi_shutdown_ctrl_in_status_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.460     3.476    p_0_in_0
    SLICE_X180Y152                                                    r  scemi_shutdown_ctrl_in_status_reg[1]/C
                         clock pessimism             -0.350     3.126    
    SLICE_X180Y152       FDRE (Hold_fdre_C_D)         0.087     3.213    scemi_shutdown_ctrl_in_status_reg[1]
  -------------------------------------------------------------------
                         required time                         -3.213    
                         arrival time                           3.314    
  -------------------------------------------------------------------
                         slack                                  0.100    

Slack (MET) :             0.101ns  (arrival time - required time)
  Source:                 scemi_settabledut_softrst_resp_res_fifo/dDoutReg_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_outport_beats_reg[0]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.472ns  (logic 0.128ns (27.111%)  route 0.344ns (72.889%))
  Logic Levels:           1  (LUT3=1)
  Clock Path Skew:        0.311ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.349ns
    Source Clock Delay      (SCD):    2.711ns
    Clock Pessimism Removal (CPR):    0.326ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.007     2.711    scemi_settabledut_softrst_resp_res_fifo/p_0_in
    SLICE_X189Y158                                                    r  scemi_settabledut_softrst_resp_res_fifo/dDoutReg_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X189Y158       FDRE (Prop_fdre_C_Q)         0.100     2.811 r  scemi_settabledut_softrst_resp_res_fifo/dDoutReg_reg[0]/Q
                         net (fo=1, routed)           0.344     3.155    scemi_settabledut_softrst_resp_res_fifo/n_0_dDoutReg_reg[0]
    SLICE_X189Y156                                                    r  scemi_settabledut_softrst_resp_res_fifo/scemi_settabledut_softrst_resp_outport_beats[0]_i_1/I0
    SLICE_X189Y156       LUT3 (Prop_lut3_I0_O)        0.028     3.183 r  scemi_settabledut_softrst_resp_res_fifo/scemi_settabledut_softrst_resp_outport_beats[0]_i_1/O
                         net (fo=1, routed)           0.000     3.183    n_2_scemi_settabledut_softrst_resp_res_fifo
    SLICE_X189Y156       FDRE                                         r  scemi_settabledut_softrst_resp_outport_beats_reg[0]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.333     3.349    p_0_in_0
    SLICE_X189Y156                                                    r  scemi_settabledut_softrst_resp_outport_beats_reg[0]/C
                         clock pessimism             -0.326     3.023    
    SLICE_X189Y156       FDRE (Hold_fdre_C_D)         0.060     3.083    scemi_settabledut_softrst_resp_outport_beats_reg[0]
  -------------------------------------------------------------------
                         required time                         -3.083    
                         arrival time                           3.183    
  -------------------------------------------------------------------
                         slack                                  0.101    

Slack (MET) :             0.101ns  (arrival time - required time)
  Source:                 scemi_processor_req_inport_buffer_empty_sp/dSyncReg1_reg/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_req_inport_buffer_empty_sp/dSyncReg2_reg/D
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.436ns  (logic 0.118ns (27.079%)  route 0.318ns (72.921%))
  Logic Levels:           0  
  Clock Path Skew:        0.303ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.480ns
    Source Clock Delay      (SCD):    2.865ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.161     2.865    scemi_processor_req_inport_buffer_empty_sp/dCLK
    SLICE_X190Y151                                                    r  scemi_processor_req_inport_buffer_empty_sp/dSyncReg1_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X190Y151       FDCE (Prop_fdce_C_Q)         0.118     2.983 r  scemi_processor_req_inport_buffer_empty_sp/dSyncReg1_reg/Q
                         net (fo=1, routed)           0.318     3.301    scemi_processor_req_inport_buffer_empty_sp/dSyncReg1
    SLICE_X195Y152       FDCE                                         r  scemi_processor_req_inport_buffer_empty_sp/dSyncReg2_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.464     3.480    scemi_processor_req_inport_buffer_empty_sp/dCLK
    SLICE_X195Y152                                                    r  scemi_processor_req_inport_buffer_empty_sp/dSyncReg2_reg/C
                         clock pessimism             -0.312     3.168    
    SLICE_X195Y152       FDCE (Hold_fdce_C_D)         0.032     3.200    scemi_processor_req_inport_buffer_empty_sp/dSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         -3.200    
                         arrival time                           3.301    
  -------------------------------------------------------------------
                         slack                                  0.101    

Slack (MET) :             0.101ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_prb_control_ackFifo/full_reg_reg/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[29]/D
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.539ns  (logic 0.156ns (28.966%)  route 0.383ns (71.034%))
  Logic Levels:           2  (LUT3=1 LUT6=1)
  Clock Path Skew:        0.350ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.461ns
    Source Clock Delay      (SCD):    2.799ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.095     2.799    scemi_settabledut_dut_prb_control_ackFifo/p_0_in
    SLICE_X194Y140                                                    r  scemi_settabledut_dut_prb_control_ackFifo/full_reg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X194Y140       FDRE (Prop_fdre_C_Q)         0.100     2.899 r  scemi_settabledut_dut_prb_control_ackFifo/full_reg_reg/Q
                         net (fo=37, routed)          0.329     3.228    scemi_settabledut_dut_prb_control_ackFifo/scemi_settabledut_dut_prb_control_ackFifo$FULL_N
    SLICE_X196Y138                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg[29]_i_3/I0
    SLICE_X196Y138       LUT3 (Prop_lut3_I0_O)        0.028     3.256 f  scemi_settabledut_dut_prb_control_ackFifo/data0_reg[29]_i_3/O
                         net (fo=1, routed)           0.053     3.310    scemi_settabledut_dut_prb_control_enff/I51
    SLICE_X196Y138                                                    f  scemi_settabledut_dut_prb_control_enff/data0_reg[29]_i_1__4/I5
    SLICE_X196Y138       LUT6 (Prop_lut6_I5_O)        0.028     3.338 r  scemi_settabledut_dut_prb_control_enff/data0_reg[29]_i_1__4/O
                         net (fo=1, routed)           0.000     3.338    scemi_settabledut_dut_prb_control_ackFifo/I13[13]
    SLICE_X196Y138       FDRE                                         r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[29]/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.445     3.461    scemi_settabledut_dut_prb_control_ackFifo/p_0_in
    SLICE_X196Y138                                                    r  scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[29]/C
                         clock pessimism             -0.312     3.149    
    SLICE_X196Y138       FDRE (Hold_fdre_C_D)         0.087     3.236    scemi_settabledut_dut_prb_control_ackFifo/data0_reg_reg[29]
  -------------------------------------------------------------------
                         required time                         -3.236    
                         arrival time                           3.338    
  -------------------------------------------------------------------
                         slack                                  0.101    

Slack (MET) :             0.116ns  (arrival time - required time)
  Source:                 scemi_settabledut_softrst_req_inport_status_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_reg/D
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             uclock
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.319ns  (logic 0.146ns (45.770%)  route 0.173ns (54.230%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.143ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.425ns
    Source Clock Delay      (SCD):    2.970ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.266     2.970    p_0_in_0
    SLICE_X192Y152                                                    r  scemi_settabledut_softrst_req_inport_status_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X192Y152       FDRE (Prop_fdre_C_Q)         0.118     3.088 r  scemi_settabledut_softrst_req_inport_status_reg[0]/Q
                         net (fo=8, routed)           0.173     3.261    scemi_settabledut_softrst_req_inport_next_sp/I3
    SLICE_X191Y152                                                    r  scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_i_1/I3
    SLICE_X191Y152       LUT6 (Prop_lut6_I3_O)        0.028     3.289 r  scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_i_1/O
                         net (fo=1, routed)           0.000     3.289    scemi_settabledut_softrst_req_inport_next_sp/n_0_sToggleReg_i_1
    SLICE_X191Y152       FDCE                                         r  scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.409     3.425    scemi_settabledut_softrst_req_inport_next_sp/p_0_in
    SLICE_X191Y152                                                    r  scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_reg/C
                         clock pessimism             -0.312     3.113    
    SLICE_X191Y152       FDCE (Hold_fdce_C_D)         0.060     3.173    scemi_settabledut_softrst_req_inport_next_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         -3.173    
                         arrival time                           3.289    
  -------------------------------------------------------------------
                         slack                                  0.116    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         uclock
Waveform:           { 0 10 }
Period:             20.000
Sources:            { scemi_uclkgen/current_clk_reg/Q }

Check Type        Corner  Lib Pin     Reference Pin  Required  Actual  Slack   Location        Pin
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X178Y152  scemi_init_state_msgFIFO/sDeqPtr_reg[0]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X178Y152  scemi_init_state_msgFIFO/sDeqPtr_reg[1]/C
Min Period        n/a     FDPE/C      n/a            0.750     20.000  19.250  SLICE_X177Y150  scemi_init_state_msgFIFO/sGEnqPtr1_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X176Y150  scemi_init_state_msgFIFO/sGEnqPtr1_reg[4]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X176Y150  scemi_init_state_msgFIFO/sGEnqPtr_reg[2]/C
Min Period        n/a     FDRE/C      n/a            0.750     20.000  19.250  SLICE_X184Y152  scemi_init_state_out_port_reg[1]/C
Min Period        n/a     FDPE/C      n/a            0.750     20.000  19.250  SLICE_X195Y153  scemi_processor_req_res_fifo/sGEnqPtr1_reg[1]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X184Y151  scemi_processor_resp_outport_finished/dLastState_reg/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X187Y155  scemi_processor_resp_res_fifo/dEnqPtr_reg[0]/C
Min Period        n/a     FDCE/C      n/a            0.750     20.000  19.250  SLICE_X187Y155  scemi_processor_resp_res_fifo/dEnqPtr_reg[1]/C
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMA/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMA_D1/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMB/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMB_D1/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMC/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMC_D1/CLK
Low Pulse Width   Slow    RAMS32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMD/CLK
Low Pulse Width   Slow    RAMS32/CLK  n/a            0.768     10.000  9.232   SLICE_X180Y140  scemi_init_state_msgFIFO/fifoMem_reg_0_7_72_73/RAMD_D1/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA/CLK
Low Pulse Width   Slow    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMB/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMB_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMC/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMC_D1/CLK
High Pulse Width  Fast    RAMS32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMD/CLK
High Pulse Width  Fast    RAMS32/CLK  n/a            0.768     10.000  9.232   SLICE_X182Y138  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMD_D1/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X176Y135  scemi_init_state_msgFIFO/fifoMem_reg_0_7_24_29/RAMA/CLK
High Pulse Width  Fast    RAMD32/CLK  n/a            0.768     10.000  9.232   SLICE_X176Y135  scemi_init_state_msgFIFO/fifoMem_reg_0_7_24_29/RAMA_D1/CLK



---------------------------------------------------------------------------------------------------
From Clock:  scemi_scemi_clkgen_mmcm$CLKFBOUT
  To Clock:  scemi_scemi_clkgen_mmcm$CLKFBOUT

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        6.591ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         scemi_scemi_clkgen_mmcm$CLKFBOUT
Waveform:           { 0 4 }
Period:             8.000
Sources:            { scemi_scemi_clkgen_mmcm/CLKFBOUT }

Check Type  Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period  n/a     BUFG/I               n/a            1.408     8.000   6.591    BUFGCTRL_X0Y9    scemi_scemi_clkgen_clkfbbuf/I
Min Period  n/a     MMCME2_ADV/CLKFBIN   n/a            1.071     8.000   6.929    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKFBIN
Min Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     8.000   6.929    MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKFBOUT
Max Period  n/a     MMCME2_ADV/CLKFBIN   n/a            100.000   8.000   92.000   MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKFBIN
Max Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y0  scemi_scemi_clkgen_mmcm/CLKFBOUT



---------------------------------------------------------------------------------------------------
From Clock:  pci_refclk
  To Clock:  pci_refclk

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        8.462ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         pci_refclk
Waveform:           { 0 5 }
Period:             10.000
Sources:            { scemi_sys_clk_buf/O }

Check Type  Corner  Lib Pin                  Reference Pin  Required  Actual  Slack  Location             Pin
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y11  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y10  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y9   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y8   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y7   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y6   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y5   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_CHANNEL/GTREFCLK0  n/a            1.538     10.000  8.462  GTXE2_CHANNEL_X1Y4   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/GTREFCLK0
Min Period  n/a     GTXE2_COMMON/GTREFCLK0   n/a            1.493     10.000  8.507  GTXE2_COMMON_X1Y2    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_wrapper_i/gtx_common.gtxe2_common_i/GTREFCLK0
Min Period  n/a     GTXE2_COMMON/GTREFCLK0   n/a            1.493     10.000  8.507  GTXE2_COMMON_X1Y1    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_wrapper_i/gtx_common.gtxe2_common_i/GTREFCLK0



---------------------------------------------------------------------------------------------------
From Clock:  sys_clk
  To Clock:  sys_clk

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        1.100ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         sys_clk
Waveform:           { 0 2.5 }
Period:             5.000
Sources:            { sys_clk/O }

Check Type        Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period        n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBOUT
Min Period        n/a     MMCME2_ADV/CLKIN1    n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1
Min Period        n/a     MMCME2_ADV/CLKOUT0   n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0
Min Period        n/a     MMCME2_ADV/CLKOUT0B  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0B
Min Period        n/a     MMCME2_ADV/CLKOUT1   n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT1
Min Period        n/a     MMCME2_ADV/CLKOUT1B  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT1B
Min Period        n/a     MMCME2_ADV/CLKOUT2   n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT2
Min Period        n/a     MMCME2_ADV/CLKOUT2B  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT2B
Min Period        n/a     MMCME2_ADV/CLKOUT3   n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT3
Min Period        n/a     MMCME2_ADV/CLKOUT3B  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT3B
Max Period        n/a     MMCME2_ADV/CLKIN1    n/a            100.000   5.000   95.000   MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1
Max Period        n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBOUT
Max Period        n/a     MMCME2_ADV/CLKOUT0   n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0
Max Period        n/a     MMCME2_ADV/CLKOUT0B  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0B
Max Period        n/a     MMCME2_ADV/CLKOUT1   n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT1
Max Period        n/a     MMCME2_ADV/CLKOUT1B  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT1B
Max Period        n/a     MMCME2_ADV/CLKOUT2   n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT2
Max Period        n/a     MMCME2_ADV/CLKOUT2B  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT2B
Max Period        n/a     MMCME2_ADV/CLKOUT3   n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT3
Max Period        n/a     MMCME2_ADV/CLKOUT3B  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT3B
Low Pulse Width   Fast    MMCME2_ADV/CLKIN1    n/a            1.400     2.500   1.100    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1
Low Pulse Width   Slow    MMCME2_ADV/CLKIN1    n/a            1.400     2.500   1.100    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1
High Pulse Width  Slow    MMCME2_ADV/CLKIN1    n/a            1.400     2.500   1.100    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1
High Pulse Width  Fast    MMCME2_ADV/CLKIN1    n/a            1.400     2.500   1.100    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKIN1



---------------------------------------------------------------------------------------------------
From Clock:  my_clk_usr
  To Clock:  my_clk_usr

Setup :            0  Failing Endpoints,  Worst Slack        6.179ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.106ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        4.232ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             6.179ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[12]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.551ns  (logic 0.445ns (12.532%)  route 3.106ns (87.468%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.026ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.354ns = ( 7.646 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.747     0.494    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y162       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[12]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.245     7.646    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y162                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[12]/C
                         clock pessimism             -0.729     6.917    
                         clock uncertainty           -0.066     6.851    
    SLICE_X176Y162       FDRE (Setup_fdre_C_CE)      -0.178     6.673    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[12]
  -------------------------------------------------------------------
                         required time                          6.673    
                         arrival time                          -0.494    
  -------------------------------------------------------------------
                         slack                                  6.179    

Slack (MET) :             6.179ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[13]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.551ns  (logic 0.445ns (12.532%)  route 3.106ns (87.468%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.026ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.354ns = ( 7.646 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.747     0.494    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y162       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[13]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.245     7.646    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y162                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[13]/C
                         clock pessimism             -0.729     6.917    
                         clock uncertainty           -0.066     6.851    
    SLICE_X176Y162       FDRE (Setup_fdre_C_CE)      -0.178     6.673    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[13]
  -------------------------------------------------------------------
                         required time                          6.673    
                         arrival time                          -0.494    
  -------------------------------------------------------------------
                         slack                                  6.179    

Slack (MET) :             6.179ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[14]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.551ns  (logic 0.445ns (12.532%)  route 3.106ns (87.468%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.026ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.354ns = ( 7.646 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.747     0.494    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y162       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[14]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.245     7.646    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y162                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[14]/C
                         clock pessimism             -0.729     6.917    
                         clock uncertainty           -0.066     6.851    
    SLICE_X176Y162       FDRE (Setup_fdre_C_CE)      -0.178     6.673    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[14]
  -------------------------------------------------------------------
                         required time                          6.673    
                         arrival time                          -0.494    
  -------------------------------------------------------------------
                         slack                                  6.179    

Slack (MET) :             6.179ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[15]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.551ns  (logic 0.445ns (12.532%)  route 3.106ns (87.468%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.026ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.354ns = ( 7.646 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.747     0.494    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y162       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[15]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.245     7.646    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y162                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[15]/C
                         clock pessimism             -0.729     6.917    
                         clock uncertainty           -0.066     6.851    
    SLICE_X176Y162       FDRE (Setup_fdre_C_CE)      -0.178     6.673    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[15]
  -------------------------------------------------------------------
                         required time                          6.673    
                         arrival time                          -0.494    
  -------------------------------------------------------------------
                         slack                                  6.179    

Slack (MET) :             6.208ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[4]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.548ns  (logic 0.445ns (12.543%)  route 3.103ns (87.457%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        0.000ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.353ns = ( 7.647 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.704ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.744     0.491    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y160       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[4]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.246     7.647    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[4]/C
                         clock pessimism             -0.704     6.943    
                         clock uncertainty           -0.066     6.877    
    SLICE_X176Y160       FDRE (Setup_fdre_C_CE)      -0.178     6.699    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[4]
  -------------------------------------------------------------------
                         required time                          6.699    
                         arrival time                          -0.491    
  -------------------------------------------------------------------
                         slack                                  6.208    

Slack (MET) :             6.208ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.548ns  (logic 0.445ns (12.543%)  route 3.103ns (87.457%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        0.000ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.353ns = ( 7.647 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.704ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.744     0.491    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y160       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.246     7.647    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                         clock pessimism             -0.704     6.943    
                         clock uncertainty           -0.066     6.877    
    SLICE_X176Y160       FDRE (Setup_fdre_C_CE)      -0.178     6.699    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]
  -------------------------------------------------------------------
                         required time                          6.699    
                         arrival time                          -0.491    
  -------------------------------------------------------------------
                         slack                                  6.208    

Slack (MET) :             6.208ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[6]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.548ns  (logic 0.445ns (12.543%)  route 3.103ns (87.457%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        0.000ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.353ns = ( 7.647 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.704ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.744     0.491    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y160       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[6]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.246     7.647    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[6]/C
                         clock pessimism             -0.704     6.943    
                         clock uncertainty           -0.066     6.877    
    SLICE_X176Y160       FDRE (Setup_fdre_C_CE)      -0.178     6.699    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[6]
  -------------------------------------------------------------------
                         required time                          6.699    
                         arrival time                          -0.491    
  -------------------------------------------------------------------
                         slack                                  6.208    

Slack (MET) :             6.208ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[7]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.548ns  (logic 0.445ns (12.543%)  route 3.103ns (87.457%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        0.000ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.353ns = ( 7.647 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.704ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.744     0.491    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y160       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[7]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.246     7.647    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[7]/C
                         clock pessimism             -0.704     6.943    
                         clock uncertainty           -0.066     6.877    
    SLICE_X176Y160       FDRE (Setup_fdre_C_CE)      -0.178     6.699    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[7]
  -------------------------------------------------------------------
                         required time                          6.699    
                         arrival time                          -0.491    
  -------------------------------------------------------------------
                         slack                                  6.208    

Slack (MET) :             6.282ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[0]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.449ns  (logic 0.445ns (12.901%)  route 3.004ns (87.099%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.024ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.352ns = ( 7.648 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.646     0.392    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y159       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[0]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.247     7.648    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[0]/C
                         clock pessimism             -0.729     6.919    
                         clock uncertainty           -0.066     6.853    
    SLICE_X176Y159       FDRE (Setup_fdre_C_CE)      -0.178     6.675    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[0]
  -------------------------------------------------------------------
                         required time                          6.675    
                         arrival time                          -0.392    
  -------------------------------------------------------------------
                         slack                                  6.282    

Slack (MET) :             6.282ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[1]/CE
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        3.449ns  (logic 0.445ns (12.901%)  route 3.004ns (87.099%))
  Logic Levels:           3  (LUT3=1 LUT4=1 LUT6=1)
  Clock Path Skew:        -0.024ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.352ns = ( 7.648 - 10.000 ) 
    Source Clock Delay      (SCD):    -3.057ns
    Clock Pessimism Removal (CPR):    -0.729ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.381    -3.057    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y160       FDRE (Prop_fdre_C_Q)         0.236    -2.821 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[5]/Q
                         net (fo=2, routed)           1.001    -1.820    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/I5[5]
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/I5
    SLICE_X176Y159       LUT6 (Prop_lut6_I5_O)        0.123    -1.697 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_6/O
                         net (fo=1, routed)           0.533    -1.165    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/n_0_decrypt_round[23]_i_6
    SLICE_X176Y162                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/I1
    SLICE_X176Y162       LUT4 (Prop_lut4_I1_O)        0.043    -1.122 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_3/O
                         net (fo=29, routed)          0.825    -0.296    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/O3
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/I1
    SLICE_X182Y163       LUT3 (Prop_lut3_I1_O)        0.043    -0.253 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/decrypt_round[23]_i_1/O
                         net (fo=24, routed)          0.646     0.392    scemi_settabledut_dut_dutIfc_m_dut/tpDec/WILL_FIRE_RL_decrypt_pipeline
    SLICE_X176Y159       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[1]/CE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.247     7.648    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y159                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[1]/C
                         clock pessimism             -0.729     6.919    
                         clock uncertainty           -0.066     6.853    
    SLICE_X176Y159       FDRE (Setup_fdre_C_CE)      -0.178     6.675    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[1]
  -------------------------------------------------------------------
                         required time                          6.675    
                         arrival time                          -0.392    
  -------------------------------------------------------------------
                         slack                                  6.282    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.106ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_2/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_3/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.155ns  (logic 0.100ns (64.566%)  route 0.055ns (35.434%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.120ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_2/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_2/Q
                         net (fo=1, routed)           0.055    -0.728    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/n_0_reset_hold_reg_c_2
    SLICE_X187Y153       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_3/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_3/C
                         clock pessimism              0.120    -0.883    
    SLICE_X187Y153       FDCE (Hold_fdce_C_D)         0.049    -0.834    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_3
  -------------------------------------------------------------------
                         required time                          0.834    
                         arrival time                          -0.728    
  -------------------------------------------------------------------
                         slack                                  0.106    

Slack (MET) :             0.153ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_empty_ehrReg_reg/C
                            (rising edge-triggered cell FDSE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_deqP_ehrReg_reg[2]/D
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.225ns  (logic 0.146ns (64.854%)  route 0.079ns (35.146%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.040ns
    Source Clock Delay      (SCD):    -0.919ns
    Clock Pessimism Removal (CPR):    -0.132ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.642    -0.919    scemi_settabledut_dut_dutIfc_m_dut/tpEnc/usrClk_mmcm_clkout0buffer$O
    SLICE_X176Y156                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_empty_ehrReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X176Y156       FDSE (Prop_fdse_C_Q)         0.118    -0.801 r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_empty_ehrReg_reg/Q
                         net (fo=5, routed)           0.079    -0.722    scemi_settabledut_dut_dutIfc_m_dut/tpEnc/encrypt_plaintextFIFO/tp_inputFIFO_empty_ehrReg
    SLICE_X177Y156                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/encrypt_plaintextFIFO/tp_inputFIFO_deqP_ehrReg[2]_i_1__0/I5
    SLICE_X177Y156       LUT6 (Prop_lut6_I5_O)        0.028    -0.694 r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/encrypt_plaintextFIFO/tp_inputFIFO_deqP_ehrReg[2]_i_1__0/O
                         net (fo=3, routed)           0.000    -0.694    scemi_settabledut_dut_dutIfc_m_dut/tpEnc/IF_tp_inputFIFO_deqP_wires_0_whas__84_THEN_tp__ETC___d487[2]
    SLICE_X177Y156       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_deqP_ehrReg_reg[2]/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.844    -1.040    scemi_settabledut_dut_dutIfc_m_dut/tpEnc/usrClk_mmcm_clkout0buffer$O
    SLICE_X177Y156                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_deqP_ehrReg_reg[2]/C
                         clock pessimism              0.132    -0.908    
    SLICE_X177Y156       FDRE (Hold_fdre_C_D)         0.061    -0.847    scemi_settabledut_dut_dutIfc_m_dut/tpEnc/tp_inputFIFO_deqP_ehrReg_reg[2]
  -------------------------------------------------------------------
                         required time                          0.847    
                         arrival time                          -0.694    
  -------------------------------------------------------------------
                         slack                                  0.153    

Slack (MET) :             0.155ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_reg/D
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.253ns  (logic 0.128ns (50.653%)  route 0.125ns (49.347%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.012ns
    Source Clock Delay      (SCD):    -0.891ns
    Clock Pessimism Removal (CPR):    -0.132ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.670    -0.891    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/usrClk_mmcm_clkout0buffer$O
    SLICE_X183Y163                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X183Y163       FDRE (Prop_fdre_C_Q)         0.100    -0.791 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/Q
                         net (fo=9, routed)           0.125    -0.666    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/decrypt_ciphertextFIFO$EMPTY_N
    SLICE_X182Y163                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_i_1__20/I2
    SLICE_X182Y163       LUT6 (Prop_lut6_I2_O)        0.028    -0.638 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_i_1__20/O
                         net (fo=1, routed)           0.000    -0.638    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/n_0_empty_reg_i_1__20
    SLICE_X182Y163       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.872    -1.012    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/usrClk_mmcm_clkout0buffer$O
    SLICE_X182Y163                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_reg/C
                         clock pessimism              0.132    -0.880    
    SLICE_X182Y163       FDRE (Hold_fdre_C_D)         0.087    -0.793    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/empty_reg_reg
  -------------------------------------------------------------------
                         required time                          0.793    
                         arrival time                          -0.638    
  -------------------------------------------------------------------
                         slack                                  0.155    

Slack (MET) :             0.156ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.216ns  (logic 0.157ns (72.824%)  route 0.059ns (27.176%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.120ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y154       FDCE (Prop_fdce_C_Q)         0.091    -0.792 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/Q
                         net (fo=2, routed)           0.059    -0.733    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr[0]
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_i_1__1/I0
    SLICE_X187Y154       LUT6 (Prop_lut6_I0_O)        0.066    -0.667 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_i_1__1/O
                         net (fo=1, routed)           0.000    -0.667    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/n_0_sNotFullReg_i_1__1
    SLICE_X187Y154       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/C
                         clock pessimism              0.120    -0.883    
    SLICE_X187Y154       FDCE (Hold_fdce_C_D)         0.060    -0.823    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                          0.823    
                         arrival time                          -0.667    
  -------------------------------------------------------------------
                         slack                                  0.156    

Slack (MET) :             0.157ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/C
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_reg/D
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.255ns  (logic 0.128ns (50.255%)  route 0.127ns (49.745%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.012ns
    Source Clock Delay      (SCD):    -0.891ns
    Clock Pessimism Removal (CPR):    -0.132ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.670    -0.891    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/usrClk_mmcm_clkout0buffer$O
    SLICE_X183Y163                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X183Y163       FDRE (Prop_fdre_C_Q)         0.100    -0.791 f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/empty_reg_reg/Q
                         net (fo=9, routed)           0.127    -0.664    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/decrypt_ciphertextFIFO$EMPTY_N
    SLICE_X182Y163                                                    f  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_i_1__16/I2
    SLICE_X182Y163       LUT6 (Prop_lut6_I2_O)        0.028    -0.636 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_i_1__16/O
                         net (fo=1, routed)           0.000    -0.636    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/n_0_full_reg_i_1__16
    SLICE_X182Y163       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.872    -1.012    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/usrClk_mmcm_clkout0buffer$O
    SLICE_X182Y163                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_reg/C
                         clock pessimism              0.132    -0.880    
    SLICE_X182Y163       FDRE (Hold_fdre_C_D)         0.087    -0.793    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_plaintextFIFO/full_reg_reg
  -------------------------------------------------------------------
                         required time                          0.793    
                         arrival time                          -0.636    
  -------------------------------------------------------------------
                         slack                                  0.157    

Slack (MET) :             0.157ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_reg/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.252ns  (logic 0.146ns (57.884%)  route 0.106ns (42.116%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.035ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X188Y153       FDCE (Prop_fdce_C_Q)         0.118    -0.765 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/Q
                         net (fo=2, routed)           0.106    -0.659    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/n_0_dEnqPtr_reg[1]
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_i_1/I0
    SLICE_X187Y153       LUT6 (Prop_lut6_I0_O)        0.028    -0.631 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_i_1/O
                         net (fo=1, routed)           0.000    -0.631    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/n_0_dNotEmptyReg_i_1
    SLICE_X187Y153       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_reg/C
                         clock pessimism              0.155    -0.848    
    SLICE_X187Y153       FDCE (Hold_fdce_C_D)         0.060    -0.788    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                          0.788    
                         arrival time                          -0.631    
  -------------------------------------------------------------------
                         slack                                  0.157    

Slack (MET) :             0.160ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.207ns  (logic 0.100ns (48.254%)  route 0.107ns (51.746%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.120ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y154       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/Q
                         net (fo=1, routed)           0.107    -0.676    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1[0]
    SLICE_X187Y154       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
                         clock pessimism              0.120    -0.883    
    SLICE_X187Y154       FDCE (Hold_fdce_C_D)         0.047    -0.836    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                          0.836    
                         arrival time                          -0.676    
  -------------------------------------------------------------------
                         slack                                  0.160    

Slack (MET) :             0.163ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_empty_ehrReg_reg/C
                            (rising edge-triggered cell FDSE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_deqP_ehrReg_reg[0]/D
                            (rising edge-triggered cell FDRE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.260ns  (logic 0.146ns (56.118%)  route 0.114ns (43.882%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.010ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.022ns
    Source Clock Delay      (SCD):    -0.898ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.663    -0.898    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X182Y172                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_empty_ehrReg_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X182Y172       FDSE (Prop_fdse_C_Q)         0.118    -0.780 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_empty_ehrReg_reg/Q
                         net (fo=5, routed)           0.114    -0.666    scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/tp_inputFIFO_empty_ehrReg
    SLICE_X182Y173                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/tp_inputFIFO_deqP_ehrReg[0]_i_1/I0
    SLICE_X182Y173       LUT6 (Prop_lut6_I0_O)        0.028    -0.638 r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_ciphertextFIFO/tp_inputFIFO_deqP_ehrReg[0]_i_1/O
                         net (fo=2, routed)           0.000    -0.638    scemi_settabledut_dut_dutIfc_m_dut/tpDec/IF_tp_inputFIFO_deqP_wires_0_whas__85_THEN_tp__ETC___d488[0]
    SLICE_X182Y173       FDRE                                         r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_deqP_ehrReg_reg[0]/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.862    -1.022    scemi_settabledut_dut_dutIfc_m_dut/tpDec/usrClk_mmcm_clkout0buffer$O
    SLICE_X182Y173                                                    r  scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_deqP_ehrReg_reg[0]/C
                         clock pessimism              0.134    -0.888    
    SLICE_X182Y173       FDRE (Hold_fdre_C_D)         0.087    -0.801    scemi_settabledut_dut_dutIfc_m_dut/tpDec/tp_inputFIFO_deqP_ehrReg_reg[0]
  -------------------------------------------------------------------
                         required time                          0.801    
                         arrival time                          -0.638    
  -------------------------------------------------------------------
                         slack                                  0.163    

Slack (MET) :             0.166ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dSyncReg1_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.225ns  (logic 0.118ns (52.459%)  route 0.107ns (47.541%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.119ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dSyncReg1_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X188Y153       FDCE (Prop_fdce_C_Q)         0.118    -0.765 r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dSyncReg1_reg[1]/Q
                         net (fo=1, routed)           0.107    -0.658    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/n_0_dSyncReg1_reg[1]
    SLICE_X188Y153       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]/C
                         clock pessimism              0.119    -0.883    
    SLICE_X188Y153       FDCE (Hold_fdce_C_D)         0.059    -0.824    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          0.824    
                         arrival time                          -0.658    
  -------------------------------------------------------------------
                         slack                                  0.166    

Slack (MET) :             0.169ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/D
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             my_clk_usr
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        0.207ns  (logic 0.100ns (48.254%)  route 0.107ns (51.746%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.120ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y154       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/Q
                         net (fo=1, routed)           0.107    -0.676    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1[1]
    SLICE_X187Y154       FDCE                                         r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/D
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/C
                         clock pessimism              0.120    -0.883    
    SLICE_X187Y154       FDCE (Hold_fdce_C_D)         0.038    -0.845    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          0.845    
                         arrival time                          -0.676    
  -------------------------------------------------------------------
                         slack                                  0.169    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         my_clk_usr
Waveform:           { 0 5 }
Period:             10.000
Sources:            { usrClk_mmcm_pll/CLKOUT0 }

Check Type        Corner  Lib Pin             Reference Pin  Required  Actual  Slack    Location         Pin
Min Period        n/a     BUFG/I              n/a            1.408     10.000  8.592    BUFGCTRL_X0Y16   usrClk_mmcm_clkout0buffer/I
Min Period        n/a     MMCME2_ADV/CLKOUT0  n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X187Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
Min Period        n/a     FDPE/C              n/a            0.750     10.000  9.250    SLICE_X188Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/C
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X187Y153   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c/C
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X187Y153   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_0/C
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X187Y153   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_1/C
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X187Y153   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_3/C
Min Period        n/a     FDPE/C              n/a            0.750     10.000  9.250    SLICE_X188Y152   scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[1]/C
Min Period        n/a     FDCE/C              n/a            0.750     10.000  9.250    SLICE_X188Y152   scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[0]/C
Max Period        n/a     MMCME2_ADV/CLKOUT0  n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKOUT0
Low Pulse Width   Slow    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/DP/CLK
Low Pulse Width   Fast    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/DP/CLK
Low Pulse Width   Slow    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/SP/CLK
Low Pulse Width   Fast    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/SP/CLK
Low Pulse Width   Slow    SRL16E/CLK          n/a            0.642     5.000   4.358    SLICE_X184Y154   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[3]_srl4_scemi_settabledut_dut_dutIfc_m_dut_rst_usr_reset_hold_reg_c_2/CLK
Low Pulse Width   Fast    SRL16E/CLK          n/a            0.642     5.000   4.358    SLICE_X184Y154   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[3]_srl4_scemi_settabledut_dut_dutIfc_m_dut_rst_usr_reset_hold_reg_c_2/CLK
Low Pulse Width   Slow    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X176Y161   scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[11]/C
Low Pulse Width   Slow    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X176Y162   scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[13]/C
Low Pulse Width   Slow    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X176Y162   scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[15]/C
Low Pulse Width   Slow    FDRE/C              n/a            0.400     5.000   4.600    SLICE_X176Y163   scemi_settabledut_dut_dutIfc_m_dut/tpDec/decrypt_round_reg[17]/C
High Pulse Width  Fast    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/DP/CLK
High Pulse Width  Fast    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/SP/CLK
High Pulse Width  Slow    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/DP/CLK
High Pulse Width  Slow    RAMD32/CLK          n/a            0.768     5.000   4.232    SLICE_X188Y156   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/fifoMem_reg_0_1_0_0/SP/CLK
High Pulse Width  Fast    SRL16E/CLK          n/a            0.642     5.000   4.358    SLICE_X184Y154   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[3]_srl4_scemi_settabledut_dut_dutIfc_m_dut_rst_usr_reset_hold_reg_c_2/CLK
High Pulse Width  Slow    SRL16E/CLK          n/a            0.642     5.000   4.358    SLICE_X184Y154   scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[3]_srl4_scemi_settabledut_dut_dutIfc_m_dut_rst_usr_reset_hold_reg_c_2/CLK
High Pulse Width  Fast    FDCE/C              n/a            0.350     5.000   4.650    SLICE_X187Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
High Pulse Width  Fast    FDCE/C              n/a            0.350     5.000   4.650    SLICE_X187Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/C
High Pulse Width  Fast    FDPE/C              n/a            0.350     5.000   4.650    SLICE_X188Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/C
High Pulse Width  Fast    FDPE/C              n/a            0.350     5.000   4.650    SLICE_X188Y154   scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/C



---------------------------------------------------------------------------------------------------
From Clock:  usrClk_mmcm_pll$CLKFBOUT
  To Clock:  usrClk_mmcm_pll$CLKFBOUT

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        3.592ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         usrClk_mmcm_pll$CLKFBOUT
Waveform:           { 0 2.5 }
Period:             5.000
Sources:            { usrClk_mmcm_pll/CLKFBOUT }

Check Type  Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period  n/a     BUFG/I               n/a            1.408     5.000   3.592    BUFGCTRL_X0Y17   usrClk_mmcm_pll_clkfbbuf/I
Min Period  n/a     MMCME2_ADV/CLKFBIN   n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBIN
Min Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     5.000   3.929    MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBOUT
Max Period  n/a     MMCME2_ADV/CLKFBIN   n/a            100.000   5.000   95.000   MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBIN
Max Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   5.000   208.360  MMCME2_ADV_X1Y5  usrClk_mmcm_pll/CLKFBOUT



---------------------------------------------------------------------------------------------------
From Clock:  txoutclk
  To Clock:  txoutclk

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        3.000ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         txoutclk
Waveform:           { 0 5 }
Period:             10.000
Sources:            { scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK }

Check Type        Corner  Lib Pin                 Reference Pin  Required  Actual  Slack    Location             Pin
Min Period        n/a     GTXE2_CHANNEL/TXOUTCLK  n/a            2.424     10.000  7.576    GTXE2_CHANNEL_X1Y11  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
Min Period        n/a     BUFG/I                  n/a            1.408     10.000  8.592    BUFGCTRL_X0Y6        scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
Min Period        n/a     MMCME2_ADV/CLKFBOUT     n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBOUT
Min Period        n/a     MMCME2_ADV/CLKIN1       n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
Min Period        n/a     MMCME2_ADV/CLKOUT0      n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
Min Period        n/a     MMCME2_ADV/CLKOUT1      n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT1
Min Period        n/a     MMCME2_ADV/CLKOUT2      n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
Min Period        n/a     MMCME2_ADV/CLKOUT3      n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
Max Period        n/a     MMCME2_ADV/CLKIN1       n/a            100.000   10.000  90.000   MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
Max Period        n/a     MMCME2_ADV/CLKFBOUT     n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBOUT
Max Period        n/a     MMCME2_ADV/CLKOUT0      n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
Max Period        n/a     MMCME2_ADV/CLKOUT1      n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT1
Max Period        n/a     MMCME2_ADV/CLKOUT2      n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
Max Period        n/a     MMCME2_ADV/CLKOUT3      n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
Low Pulse Width   Slow    MMCME2_ADV/CLKIN1       n/a            2.000     5.000   3.000    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
Low Pulse Width   Fast    MMCME2_ADV/CLKIN1       n/a            2.000     5.000   3.000    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
High Pulse Width  Slow    MMCME2_ADV/CLKIN1       n/a            2.000     5.000   3.000    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
High Pulse Width  Fast    MMCME2_ADV/CLKIN1       n/a            2.000     5.000   3.000    MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1



---------------------------------------------------------------------------------------------------
From Clock:  clk_125mhz
  To Clock:  clk_125mhz

Setup :            0  Failing Endpoints,  Worst Slack        1.522ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.085ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        2.286ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[15]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[15]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[15]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[15]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[8]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[8]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[8]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/di_reg_reg[8]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[15]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[15]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[15]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[15]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[8]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[8]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[8]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[8]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[15]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[15]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[15]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[15]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.522ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[8]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X221Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[8]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[8]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X221Y51        FDRE (Setup_fdre_C_R)       -0.387    14.938    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[8]
  -------------------------------------------------------------------
                         required time                         14.938    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.522    

Slack (MET) :             1.545ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[3]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X220Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[3]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[3]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X220Y51        FDRE (Setup_fdre_C_R)       -0.364    14.961    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[3]
  -------------------------------------------------------------------
                         required time                         14.961    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.545    

Slack (MET) :             1.545ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[4]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X220Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[4]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[4]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X220Y51        FDRE (Setup_fdre_C_R)       -0.364    14.961    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[4]
  -------------------------------------------------------------------
                         required time                         14.961    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.545    

Slack (MET) :             1.545ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[6]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X220Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[6]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[6]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X220Y51        FDRE (Setup_fdre_C_R)       -0.364    14.961    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg1_reg[6]
  -------------------------------------------------------------------
                         required time                         14.961    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.545    

Slack (MET) :             1.545ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[3]/R
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (clk_125mhz rise@8.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        6.177ns  (logic 0.204ns (3.303%)  route 5.973ns (96.697%))
  Logic Levels:           0  
  Clock Path Skew:        0.157ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.950ns = ( 14.950 - 8.000 ) 
    Source Clock Delay      (SCD):    7.239ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.071ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.124ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.553     7.239    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/CLK
    SLICE_X174Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X174Y106       FDRE (Prop_fdre_C_Q)         0.204     7.443 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_reset.pipe_reset_i/dclk_rst_reg2_reg/Q
                         net (fo=747, routed)         5.973    13.416    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/RST_DCLK_RESET
    SLICE_X220Y51        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[3]/R
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      8.000     8.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     8.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     9.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     9.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449    11.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.073    11.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           1.682    13.172    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.083    13.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.695    14.950    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y51                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[3]/C
                         clock pessimism              0.446    15.396    
                         clock uncertainty           -0.071    15.325    
    SLICE_X220Y51        FDRE (Setup_fdre_C_R)       -0.364    14.961    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].pipe_drp.pipe_drp_i/do_reg2_reg[3]
  -------------------------------------------------------------------
                         required time                         14.961    
                         arrival time                         -13.416    
  -------------------------------------------------------------------
                         slack                                  1.545    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/do_reg2_reg[15]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.792ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.600ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/CLK
    SLICE_X221Y112                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/do_reg2_reg[15]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X221Y112       FDRE (Prop_fdre_C_Q)         0.100     3.281 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/do_reg2_reg[15]/Q
                         net (fo=1, routed)           0.055     3.336    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/do_reg2[15]
    SLICE_X220Y112                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg[15]_i_1__1/I5
    SLICE_X220Y112       LUT6 (Prop_lut6_I5_O)        0.028     3.364 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg[15]_i_1__1/O
                         net (fo=1, routed)           0.000     3.364    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/n_0_di_reg[15]_i_1__1
    SLICE_X220Y112       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.978     3.792    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y112                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg_reg[15]/C
                         clock pessimism             -0.600     3.192    
    SLICE_X220Y112       FDRE (Hold_fdre_C_D)         0.087     3.279    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].pipe_drp.pipe_drp_i/di_reg_reg[15]
  -------------------------------------------------------------------
                         required time                         -3.279    
                         arrival time                           3.364    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/fsm_reg[2]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index_reg[3]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.379%)  route 0.081ns (38.621%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.787ns
    Source Clock Delay      (SCD):    3.177ns
    Clock Pessimism Removal (CPR):    0.599ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.752     3.177    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/CLK
    SLICE_X217Y131                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/fsm_reg[2]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y131       FDRE (Prop_fdre_C_Q)         0.100     3.277 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/fsm_reg[2]/Q
                         net (fo=14, routed)          0.081     3.358    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/n_0_fsm_reg[2]
    SLICE_X216Y131                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index[3]_i_1__0/I1
    SLICE_X216Y131       LUT6 (Prop_lut6_I1_O)        0.028     3.386 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index[3]_i_1__0/O
                         net (fo=1, routed)           0.000     3.386    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/n_0_index[3]_i_1__0
    SLICE_X216Y131       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index_reg[3]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.973     3.787    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/CLK
    SLICE_X216Y131                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index_reg[3]/C
                         clock pessimism             -0.599     3.188    
    SLICE_X216Y131       FDRE (Hold_fdre_C_D)         0.087     3.275    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/index_reg[3]
  -------------------------------------------------------------------
                         required time                         -3.275    
                         arrival time                           3.386    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.115ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg1_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg2_reg/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.162ns  (logic 0.100ns (61.615%)  route 0.062ns (38.385%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.796ns
    Source Clock Delay      (SCD):    3.184ns
    Clock Pessimism Removal (CPR):    0.612ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.759     3.184    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X215Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg1_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X215Y106       FDRE (Prop_fdre_C_Q)         0.100     3.284 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg1_reg/Q
                         net (fo=2, routed)           0.062     3.346    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/I2
    SLICE_X215Y106       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg2_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.982     3.796    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X215Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg2_reg/C
                         clock pessimism             -0.612     3.184    
    SLICE_X215Y106       FDRE (Hold_fdre_C_D)         0.047     3.231    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/ovrd_reg2_reg
  -------------------------------------------------------------------
                         required time                         -3.231    
                         arrival time                           3.346    
  -------------------------------------------------------------------
                         slack                                  0.115    

Slack (MET) :             0.119ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/start_reg1_reg/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/start_reg2_reg/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.163ns  (logic 0.100ns (61.333%)  route 0.063ns (38.667%))
  Logic Levels:           0  
  Clock Path Skew:        0.000ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.796ns
    Source Clock Delay      (SCD):    3.184ns
    Clock Pessimism Removal (CPR):    0.612ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.759     3.184    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X215Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/start_reg1_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X215Y106       FDRE (Prop_fdre_C_Q)         0.100     3.284 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/start_reg1_reg/Q
                         net (fo=2, routed)           0.063     3.347    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/I1
    SLICE_X215Y106       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/start_reg2_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.982     3.796    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X215Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/start_reg2_reg/C
                         clock pessimism             -0.612     3.184    
    SLICE_X215Y106       FDRE (Hold_fdre_C_D)         0.044     3.228    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/start_reg2_reg
  -------------------------------------------------------------------
                         required time                         -3.228    
                         arrival time                           3.347    
  -------------------------------------------------------------------
                         slack                                  0.119    

Slack (MET) :             0.126ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[0]/C
                            (rising edge-triggered cell FDSE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_reg/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.224ns  (logic 0.128ns (57.211%)  route 0.096ns (42.789%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.867ns
    Source Clock Delay      (SCD):    3.235ns
    Clock Pessimism Removal (CPR):    0.621ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.810     3.235    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X217Y58                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y58        FDSE (Prop_fdse_C_Q)         0.100     3.335 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[0]/Q
                         net (fo=9, routed)           0.096     3.431    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_fsm_reg[0]
    SLICE_X216Y58                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_i_1__0/I2
    SLICE_X216Y58        LUT6 (Prop_lut6_I2_O)        0.028     3.459 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_i_1__0/O
                         net (fo=1, routed)           0.000     3.459    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_done_i_1__0
    SLICE_X216Y58        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_reg/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.053     3.867    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X216Y58                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_reg/C
                         clock pessimism             -0.621     3.246    
    SLICE_X216Y58        FDRE (Hold_fdre_C_D)         0.087     3.333    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/done_reg
  -------------------------------------------------------------------
                         required time                         -3.333    
                         arrival time                           3.459    
  -------------------------------------------------------------------
                         slack                                  0.126    

Slack (MET) :             0.130ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[4]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.228ns  (logic 0.128ns (56.137%)  route 0.100ns (43.863%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.868ns
    Source Clock Delay      (SCD):    3.236ns
    Clock Pessimism Removal (CPR):    0.621ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.811     3.236    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X217Y56                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y56        FDRE (Prop_fdre_C_Q)         0.100     3.336 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[4]/Q
                         net (fo=9, routed)           0.100     3.436    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_fsm_reg[4]
    SLICE_X216Y56                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm[5]_i_1__0/I1
    SLICE_X216Y56        LUT5 (Prop_lut5_I1_O)        0.028     3.464 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm[5]_i_1__0/O
                         net (fo=1, routed)           0.000     3.464    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_fsm[5]_i_1__0
    SLICE_X216Y56        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.054     3.868    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X216Y56                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/C
                         clock pessimism             -0.621     3.247    
    SLICE_X216Y56        FDRE (Hold_fdre_C_D)         0.087     3.334    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]
  -------------------------------------------------------------------
                         required time                         -3.334    
                         arrival time                           3.464    
  -------------------------------------------------------------------
                         slack                                  0.130    

Slack (MET) :             0.131ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/index_reg[2]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[6]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.494ns  (logic 0.156ns (31.596%)  route 0.338ns (68.404%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        0.267ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.869ns
    Source Clock Delay      (SCD):    3.185ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.760     3.185    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/CLK
    SLICE_X214Y101                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/index_reg[2]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X214Y101       FDRE (Prop_fdre_C_Q)         0.091     3.276 f  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/index_reg[2]/Q
                         net (fo=43, routed)          0.338     3.614    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/index[2]
    SLICE_X220Y97                                                     f  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg[6]_i_1__3/I0
    SLICE_X220Y97        LUT5 (Prop_lut5_I0_O)        0.065     3.679 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg[6]_i_1__3/O
                         net (fo=1, routed)           0.000     3.679    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/n_0_addr_reg[6]_i_1__3
    SLICE_X220Y97        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[6]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.055     3.869    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/CLK
    SLICE_X220Y97                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[6]/C
                         clock pessimism             -0.417     3.452    
    SLICE_X220Y97        FDRE (Hold_fdre_C_D)         0.096     3.548    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[6]
  -------------------------------------------------------------------
                         required time                         -3.548    
                         arrival time                           3.679    
  -------------------------------------------------------------------
                         slack                                  0.131    

Slack (MET) :             0.135ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/crscode_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.231ns  (logic 0.128ns (55.372%)  route 0.103ns (44.628%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.867ns
    Source Clock Delay      (SCD):    3.234ns
    Clock Pessimism Removal (CPR):    0.597ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.809     3.234    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X218Y60                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/crscode_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X218Y60        FDRE (Prop_fdre_C_Q)         0.100     3.334 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/crscode_reg[5]/Q
                         net (fo=1, routed)           0.103     3.437    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_crscode_reg[5]
    SLICE_X221Y59                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di[15]_i_1__0/I5
    SLICE_X221Y59        LUT6 (Prop_lut6_I5_O)        0.028     3.465 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di[15]_i_1__0/O
                         net (fo=1, routed)           0.000     3.465    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/n_0_di[15]_i_1__0
    SLICE_X221Y59        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.053     3.867    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X221Y59                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di_reg[15]/C
                         clock pessimism             -0.597     3.270    
    SLICE_X221Y59        FDRE (Hold_fdre_C_D)         0.060     3.330    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_drp_i/di_reg[15]
  -------------------------------------------------------------------
                         required time                         -3.330    
                         arrival time                           3.465    
  -------------------------------------------------------------------
                         slack                                  0.135    

Slack (MET) :             0.135ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[0]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[2]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.233ns  (logic 0.128ns (54.874%)  route 0.105ns (45.126%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.862ns
    Source Clock Delay      (SCD):    3.231ns
    Clock Pessimism Removal (CPR):    0.620ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.806     3.231    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/CLK
    SLICE_X213Y62                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[0]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X213Y62        FDRE (Prop_fdre_C_Q)         0.100     3.331 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[0]/Q
                         net (fo=9, routed)           0.105     3.436    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/n_0_fsm_reg[0]
    SLICE_X212Y62                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm[2]_i_1__15/I1
    SLICE_X212Y62        LUT4 (Prop_lut4_I1_O)        0.028     3.464 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm[2]_i_1__15/O
                         net (fo=1, routed)           0.000     3.464    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/n_0_fsm[2]_i_1__15
    SLICE_X212Y62        FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[2]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         1.048     3.862    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/CLK
    SLICE_X212Y62                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[2]/C
                         clock pessimism             -0.620     3.242    
    SLICE_X212Y62        FDRE (Hold_fdre_C_D)         0.087     3.329    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].pipe_drp.pipe_drp_i/fsm_reg[2]
  -------------------------------------------------------------------
                         required time                         -3.329    
                         arrival time                           3.464    
  -------------------------------------------------------------------
                         slack                                  0.135    

Slack (MET) :             0.136ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/C
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[6]/D
                            (rising edge-triggered cell FDRE clocked by clk_125mhz  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             clk_125mhz
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (clk_125mhz rise@0.000ns - clk_125mhz rise@0.000ns)
  Data Path Delay:        0.234ns  (logic 0.128ns (54.680%)  route 0.106ns (45.320%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.781ns
    Source Clock Delay      (SCD):    3.172ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.747     3.172    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X217Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y123       FDRE (Prop_fdre_C_Q)         0.100     3.272 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[5]/Q
                         net (fo=13, routed)          0.106     3.378    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/n_0_fsm_reg[5]
    SLICE_X216Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm[6]_i_1/I1
    SLICE_X216Y123       LUT4 (Prop_lut4_I1_O)        0.028     3.406 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm[6]_i_1/O
                         net (fo=1, routed)           0.000     3.406    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/n_0_fsm[6]_i_1
    SLICE_X216Y123       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[6]/D
  -------------------------------------------------------------------    -------------------

                         (clock clk_125mhz rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
                         net (fo=2, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/clk_125mhz
    BUFGCTRL_X0Y3                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/I
    BUFGCTRL_X0Y3        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/dclk_i_bufg.dclk_i/O
                         net (fo=759, routed)         0.967     3.781    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/CLK
    SLICE_X216Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[6]/C
                         clock pessimism             -0.598     3.183    
    SLICE_X216Y123       FDRE (Hold_fdre_C_D)         0.087     3.270    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_drp_i/fsm_reg[6]
  -------------------------------------------------------------------
                         required time                         -3.270    
                         arrival time                           3.406    
  -------------------------------------------------------------------
                         slack                                  0.136    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         clk_125mhz
Waveform:           { 0 4 }
Period:             8.000
Sources:            { scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0 }

Check Type        Corner  Lib Pin               Reference Pin  Required  Actual  Slack    Location             Pin
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y11  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_COMMON/DRPCLK   n/a            5.714     8.000   2.286    GTXE2_COMMON_X1Y2    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_quad.pipe_common.qpll_wrapper_i/gtx_common.gtxe2_common_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y10  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y9   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[2].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y8   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y7   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_COMMON/DRPCLK   n/a            5.714     8.000   2.286    GTXE2_COMMON_X1Y1    scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_quad.pipe_common.qpll_wrapper_i/gtx_common.gtxe2_common_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y6   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[5].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y5   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[6].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Min Period        n/a     GTXE2_CHANNEL/DRPCLK  n/a            5.714     8.000   2.286    GTXE2_CHANNEL_X1Y4   scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[7].gt_wrapper_i/gtx_channel.gtxe2_channel_i/DRPCLK
Max Period        n/a     MMCME2_ADV/CLKOUT0    n/a            213.360   8.000   205.360  MMCME2_ADV_X1Y2      scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT0
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X220Y139       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_drp.pipe_drp_i/do_reg1_reg[4]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X221Y139       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_drp.pipe_drp_i/do_reg1_reg[5]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X220Y139       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_drp.pipe_drp_i/do_reg2_reg[4]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X221Y139       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_drp.pipe_drp_i/do_reg2_reg[5]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X219Y139       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].pipe_drp.pipe_drp_i/rdy_reg1_reg/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X220Y130       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/addr_reg_reg[5]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X220Y130       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/addr_reg_reg[6]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X219Y130       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/do_reg1_reg[0]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X219Y130       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/do_reg1_reg[10]/C
Low Pulse Width   Slow    FDRE/C                n/a            0.400     4.000   3.600    SLICE_X219Y131       scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[1].pipe_drp.pipe_drp_i/do_reg1_reg[13]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X216Y99        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_drp.pipe_drp_i/do_reg1_reg[0]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X216Y99        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[3].pipe_drp.pipe_drp_i/do_reg2_reg[0]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y98        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[0]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[1]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[2]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y98        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[3]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[4]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[5]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[6]/C
High Pulse Width  Fast    FDRE/C                n/a            0.350     4.000   3.650    SLICE_X220Y97        scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[4].pipe_drp.pipe_drp_i/addr_reg_reg[7]/C



---------------------------------------------------------------------------------------------------
From Clock:  clk_250mhz
  To Clock:  clk_250mhz

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        2.592ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         clk_250mhz
Waveform:           { 0 2 }
Period:             4.000
Sources:            { scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT1 }

Check Type  Corner  Lib Pin             Reference Pin  Required  Actual  Slack    Location         Pin
Min Period  n/a     BUFGCTRL/I1         n/a            1.408     4.000   2.592    BUFGCTRL_X0Y1    scemi_pcie_ep/ext_clk.pipe_clock_i/pclk_i1_bufgctrl.pclk_i1/I1
Min Period  n/a     MMCME2_ADV/CLKOUT1  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT1
Max Period  n/a     MMCME2_ADV/CLKOUT1  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT1



---------------------------------------------------------------------------------------------------
From Clock:  mmcm_fb
  To Clock:  mmcm_fb

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        8.929ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         mmcm_fb
Waveform:           { 0 5 }
Period:             10.000
Sources:            { scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBOUT }

Check Type  Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period  n/a     MMCME2_ADV/CLKFBIN   n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBIN
Min Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     10.000  8.929    MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBOUT
Max Period  n/a     MMCME2_ADV/CLKFBIN   n/a            100.000   10.000  90.000   MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBIN
Max Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   10.000  203.360  MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKFBOUT



---------------------------------------------------------------------------------------------------
From Clock:  userclk1
  To Clock:  userclk1

Setup :            0  Failing Endpoints,  Worst Slack        1.381ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.024ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        0.084ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.381ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[6]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.115ns  (logic 0.493ns (23.304%)  route 1.622ns (76.696%))
  Logic Levels:           0  
  Clock Path Skew:        -0.023ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.805ns = ( 10.805 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[2])
                                                      0.493     7.840 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[2]
                         net (fo=4, routed)           1.622     9.462    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/MIMTXWADDR[2]
    RAMB36_X13Y21        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[6]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.550    10.805    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y21                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism              0.519    11.324    
                         clock uncertainty           -0.065    11.259    
    RAMB36_X13Y21        RAMB36E1 (Setup_ramb36e1_CLKARDCLK_ADDRARDADDR[6])
                                                     -0.416    10.843    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.843    
                         arrival time                          -9.462    
  -------------------------------------------------------------------
                         slack                                  1.381    

Slack (MET) :             1.383ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[12]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.211ns  (logic 0.511ns (23.107%)  route 1.700ns (76.893%))
  Logic Levels:           0  
  Clock Path Skew:        0.075ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.976ns = ( 10.976 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[8])
                                                      0.511     7.858 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[8]
                         net (fo=4, routed)           1.700     9.558    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXWADDR[8]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[12]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.721    10.976    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism              0.446    11.422    
                         clock uncertainty           -0.065    11.357    
    RAMB36_X13Y18        RAMB36E1 (Setup_ramb36e1_CLKARDCLK_ADDRARDADDR[12])
                                                     -0.416    10.941    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.941    
                         arrival time                          -9.558    
  -------------------------------------------------------------------
                         slack                                  1.383    

Slack (MET) :             1.508ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[12]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.081ns  (logic 0.506ns (24.314%)  route 1.575ns (75.686%))
  Logic Levels:           0  
  Clock Path Skew:        0.070ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.970ns = ( 10.970 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXRADDR[8])
                                                      0.506     7.853 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRADDR[8]
                         net (fo=4, routed)           1.575     9.428    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXRADDR[8]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[12]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.715    10.970    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism              0.446    11.416    
                         clock uncertainty           -0.065    11.352    
    RAMB36_X13Y18        RAMB36E1 (Setup_ramb36e1_CLKBWRCLK_ADDRBWRADDR[12])
                                                     -0.416    10.936    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.936    
                         arrival time                          -9.428    
  -------------------------------------------------------------------
                         slack                                  1.508    

Slack (MET) :             1.561ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[7]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.034ns  (logic 0.512ns (25.169%)  route 1.522ns (74.831%))
  Logic Levels:           0  
  Clock Path Skew:        0.076ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.977ns = ( 10.977 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[3])
                                                      0.512     7.859 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[3]
                         net (fo=4, routed)           1.522     9.381    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/MIMTXWADDR[3]
    RAMB36_X13Y19        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[7]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.722    10.977    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y19                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism              0.446    11.423    
                         clock uncertainty           -0.065    11.358    
    RAMB36_X13Y19        RAMB36E1 (Setup_ramb36e1_CLKARDCLK_ADDRARDADDR[7])
                                                     -0.416    10.942    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.942    
                         arrival time                          -9.381    
  -------------------------------------------------------------------
                         slack                                  1.561    

Slack (MET) :             1.565ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[68]
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.186ns  (logic 0.622ns (28.448%)  route 1.564ns (71.552%))
  Logic Levels:           0  
  Clock Path Skew:        -0.325ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.777ns = ( 10.777 - 4.000 ) 
    Source Clock Delay      (SCD):    7.548ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.862     7.548    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
  -------------------------------------------------------------------    -------------------
    RAMB36_X13Y18        RAMB36E1 (Prop_ramb36e1_CLKBWRCLK_DOBDO[14])
                                                      0.622     8.170 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/DOBDO[14]
                         net (fo=1, routed)           1.564     9.734    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/n_0_pcie_bram_top
    PCIE_X1Y0            PCIE_2_1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[68]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.522    10.777    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                         clock pessimism              0.446    11.223    
                         clock uncertainty           -0.065    11.158    
    PCIE_X1Y0            PCIE_2_1 (Setup_pcie_2_1_USERCLK_MIMTXRDATA[68])
                                                      0.141    11.299    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i
  -------------------------------------------------------------------
                         required time                         11.299    
                         arrival time                          -9.734    
  -------------------------------------------------------------------
                         slack                                  1.565    

Slack (MET) :             1.596ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[5]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        1.898ns  (logic 0.514ns (27.078%)  route 1.384ns (72.922%))
  Logic Levels:           0  
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.803ns = ( 10.803 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMRXWADDR[1])
                                                      0.514     7.861 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMRXWADDR[1]
                         net (fo=4, routed)           1.384     9.245    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/MIMRXWADDR[1]
    RAMB36_X13Y22        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[5]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.548    10.803    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y22                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism              0.519    11.322    
                         clock uncertainty           -0.065    11.257    
    RAMB36_X13Y22        RAMB36E1 (Setup_ramb36e1_CLKARDCLK_ADDRARDADDR[5])
                                                     -0.416    10.841    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.841    
                         arrival time                          -9.245    
  -------------------------------------------------------------------
                         slack                                  1.596    

Slack (MET) :             1.611ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[11]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        1.983ns  (logic 0.516ns (26.017%)  route 1.467ns (73.983%))
  Logic Levels:           0  
  Clock Path Skew:        0.075ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.976ns = ( 10.976 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[7])
                                                      0.516     7.863 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[7]
                         net (fo=4, routed)           1.467     9.330    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXWADDR[7]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[11]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.721    10.976    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism              0.446    11.422    
                         clock uncertainty           -0.065    11.357    
    RAMB36_X13Y18        RAMB36E1 (Setup_ramb36e1_CLKARDCLK_ADDRARDADDR[11])
                                                     -0.416    10.941    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.941    
                         arrival time                          -9.330    
  -------------------------------------------------------------------
                         slack                                  1.611    

Slack (MET) :             1.618ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[43]
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.140ns  (logic 0.622ns (29.070%)  route 1.518ns (70.930%))
  Logic Levels:           0  
  Clock Path Skew:        -0.327ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.777ns = ( 10.777 - 4.000 ) 
    Source Clock Delay      (SCD):    7.550ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.864     7.550    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y19                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
  -------------------------------------------------------------------    -------------------
    RAMB36_X13Y19        RAMB36E1 (Prop_ramb36e1_CLKBWRCLK_DOBDO[7])
                                                      0.622     8.172 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/DOBDO[7]
                         net (fo=1, routed)           1.518     9.689    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/n_25_pcie_bram_top
    PCIE_X1Y0            PCIE_2_1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[43]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.522    10.777    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                         clock pessimism              0.446    11.223    
                         clock uncertainty           -0.065    11.158    
    PCIE_X1Y0            PCIE_2_1 (Setup_pcie_2_1_USERCLK_MIMTXRDATA[43])
                                                      0.149    11.307    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i
  -------------------------------------------------------------------
                         required time                         11.307    
                         arrival time                          -9.689    
  -------------------------------------------------------------------
                         slack                                  1.618    

Slack (MET) :             1.630ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[11]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        1.861ns  (logic 0.528ns (28.375%)  route 1.333ns (71.625%))
  Logic Levels:           0  
  Clock Path Skew:        -0.028ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.799ns = ( 10.799 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMRXRADDR[7])
                                                      0.528     7.875 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMRXRADDR[7]
                         net (fo=4, routed)           1.333     9.208    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/MIMRXRADDR[7]
    RAMB36_X13Y22        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[11]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.544    10.799    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y22                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism              0.519    11.318    
                         clock uncertainty           -0.065    11.254    
    RAMB36_X13Y22        RAMB36E1 (Setup_ramb36e1_CLKBWRCLK_ADDRBWRADDR[11])
                                                     -0.416    10.838    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         10.838    
                         arrival time                          -9.208    
  -------------------------------------------------------------------
                         slack                                  1.630    

Slack (MET) :             1.644ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[66]
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk1 rise@4.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        2.076ns  (logic 0.622ns (29.956%)  route 1.454ns (70.044%))
  Logic Levels:           0  
  Clock Path Skew:        -0.325ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.777ns = ( 10.777 - 4.000 ) 
    Source Clock Delay      (SCD):    7.548ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.862     7.548    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
  -------------------------------------------------------------------    -------------------
    RAMB36_X13Y18        RAMB36E1 (Prop_ramb36e1_CLKBWRCLK_DOBDO[12])
                                                      0.622     8.170 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/DOBDO[12]
                         net (fo=1, routed)           1.454     9.624    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/n_2_pcie_bram_top
    PCIE_X1Y0            PCIE_2_1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRDATA[66]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.522    10.777    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                         clock pessimism              0.446    11.223    
                         clock uncertainty           -0.065    11.158    
    PCIE_X1Y0            PCIE_2_1 (Setup_pcie_2_1_USERCLK_MIMTXRDATA[66])
                                                      0.110    11.268    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i
  -------------------------------------------------------------------
                         required time                         11.268    
                         arrival time                          -9.624    
  -------------------------------------------------------------------
                         slack                                  1.644    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.024ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[10]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.504ns  (logic 0.042ns (8.336%)  route 0.462ns (91.664%))
  Logic Levels:           0  
  Clock Path Skew:        0.297ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.895ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXRADDR[6])
                                                      0.042     3.223 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRADDR[6]
                         net (fo=4, routed)           0.462     3.685    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/MIMTXRADDR[6]
    RAMB36_X13Y19        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[10]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.081     3.895    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y19                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism             -0.417     3.478    
    RAMB36_X13Y19        RAMB36E1 (Hold_ramb36e1_CLKBWRCLK_ADDRBWRADDR[10])
                                                      0.183     3.661    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.661    
                         arrival time                           3.685    
  -------------------------------------------------------------------
                         slack                                  0.024    

Slack (MET) :             0.040ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[14]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.287ns  (logic 0.029ns (10.116%)  route 0.258ns (89.885%))
  Logic Levels:           0  
  Clock Path Skew:        0.064ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.822ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[10])
                                                      0.029     3.210 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[10]
                         net (fo=4, routed)           0.258     3.467    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/MIMTXWADDR[10]
    RAMB36_X13Y21        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[14]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.008     3.822    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y21                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.577     3.245    
    RAMB36_X13Y21        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[14])
                                                      0.183     3.428    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.428    
                         arrival time                           3.467    
  -------------------------------------------------------------------
                         slack                                  0.040    

Slack (MET) :             0.040ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[14]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.288ns  (logic 0.031ns (10.776%)  route 0.257ns (89.224%))
  Logic Levels:           0  
  Clock Path Skew:        0.065ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.823ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXRADDR[10])
                                                      0.031     3.212 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRADDR[10]
                         net (fo=4, routed)           0.257     3.468    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/MIMTXRADDR[10]
    RAMB36_X13Y21        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[14]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.009     3.823    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y21                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism             -0.577     3.246    
    RAMB36_X13Y21        RAMB36E1 (Hold_ramb36e1_CLKBWRCLK_ADDRBWRADDR[14])
                                                      0.183     3.429    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.429    
                         arrival time                           3.468    
  -------------------------------------------------------------------
                         slack                                  0.040    

Slack (MET) :             0.044ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[9]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.292ns  (logic 0.036ns (12.342%)  route 0.256ns (87.658%))
  Logic Levels:           0  
  Clock Path Skew:        0.065ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.823ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[5])
                                                      0.036     3.217 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[5]
                         net (fo=4, routed)           0.256     3.472    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/MIMTXWADDR[5]
    RAMB36_X13Y20        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[9]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.009     3.823    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y20                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.577     3.246    
    RAMB36_X13Y20        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[9])
                                                      0.183     3.429    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.429    
                         arrival time                           3.472    
  -------------------------------------------------------------------
                         slack                                  0.044    

Slack (MET) :             0.049ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[12]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.296ns  (logic 0.042ns (14.171%)  route 0.254ns (85.829%))
  Logic Levels:           0  
  Clock Path Skew:        0.065ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.823ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[8])
                                                      0.042     3.223 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[8]
                         net (fo=4, routed)           0.254     3.477    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/MIMTXWADDR[8]
    RAMB36_X13Y20        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[12]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.009     3.823    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y20                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.577     3.246    
    RAMB36_X13Y20        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[12])
                                                      0.183     3.429    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.429    
                         arrival time                           3.477    
  -------------------------------------------------------------------
                         slack                                  0.049    

Slack (MET) :             0.050ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[5]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.530ns  (logic 0.046ns (8.673%)  route 0.484ns (91.327%))
  Logic Levels:           0  
  Clock Path Skew:        0.297ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.895ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[1])
                                                      0.046     3.227 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[1]
                         net (fo=4, routed)           0.484     3.711    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXWADDR[1]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[5]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.081     3.895    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.417     3.478    
    RAMB36_X13Y18        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[5])
                                                      0.183     3.661    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.661    
                         arrival time                           3.711    
  -------------------------------------------------------------------
                         slack                                  0.050    

Slack (MET) :             0.051ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[11]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.530ns  (logic 0.041ns (7.734%)  route 0.489ns (92.266%))
  Logic Levels:           0  
  Clock Path Skew:        0.296ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.894ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXRADDR[7])
                                                      0.041     3.222 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRADDR[7]
                         net (fo=4, routed)           0.489     3.711    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXRADDR[7]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[11]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.080     3.894    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism             -0.417     3.477    
    RAMB36_X13Y18        RAMB36E1 (Hold_ramb36e1_CLKBWRCLK_ADDRBWRADDR[11])
                                                      0.183     3.660    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.660    
                         arrival time                           3.711    
  -------------------------------------------------------------------
                         slack                                  0.051    

Slack (MET) :             0.053ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[8]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.532ns  (logic 0.043ns (8.089%)  route 0.489ns (91.911%))
  Logic Levels:           0  
  Clock Path Skew:        0.296ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.894ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXRADDR[4])
                                                      0.043     3.224 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXRADDR[4]
                         net (fo=4, routed)           0.489     3.712    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/MIMTXRADDR[4]
    RAMB36_X13Y18        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRBWRADDR[8]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.080     3.894    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y18                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
                         clock pessimism             -0.417     3.477    
    RAMB36_X13Y18        RAMB36E1 (Hold_ramb36e1_CLKBWRCLK_ADDRBWRADDR[8])
                                                      0.183     3.660    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.660    
                         arrival time                           3.712    
  -------------------------------------------------------------------
                         slack                                  0.053    

Slack (MET) :             0.053ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[6]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.301ns  (logic 0.025ns (8.315%)  route 0.276ns (91.685%))
  Logic Levels:           0  
  Clock Path Skew:        0.065ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.823ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[2])
                                                      0.025     3.206 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[2]
                         net (fo=4, routed)           0.276     3.481    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/MIMTXWADDR[2]
    RAMB36_X13Y20        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[6]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.009     3.823    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y20                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.577     3.246    
    RAMB36_X13Y20        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[6])
                                                      0.183     3.429    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.429    
                         arrival time                           3.481    
  -------------------------------------------------------------------
                         slack                                  0.053    

Slack (MET) :             0.057ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
                            (rising edge-triggered cell PCIE_2_1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[4]
                            (rising edge-triggered cell RAMB36E1 clocked by userclk1  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk1
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk1 rise@0.000ns - userclk1 rise@0.000ns)
  Data Path Delay:        0.538ns  (logic 0.033ns (6.132%)  route 0.505ns (93.868%))
  Logic Levels:           0  
  Clock Path Skew:        0.298ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.896ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.417ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/user_clk
    PCIE_X1Y0                                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
  -------------------------------------------------------------------    -------------------
    PCIE_X1Y0            PCIE_2_1 (Prop_pcie_2_1_USERCLK_MIMTXWADDR[0])
                                                      0.033     3.214 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/MIMTXWADDR[0]
                         net (fo=4, routed)           0.505     3.719    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/MIMTXWADDR[0]
    RAMB36_X13Y19        RAMB36E1                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/ADDRARDADDR[4]
  -------------------------------------------------------------------    -------------------

                         (clock userclk1 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT2)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1
    BUFGCTRL_X0Y4                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/I
    BUFGCTRL_X0Y4        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk1_i1.usrclk1_i1/O
                         net (fo=17, routed)          1.082     3.896    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/user_clk
    RAMB36_X13Y19                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
                         clock pessimism             -0.417     3.479    
    RAMB36_X13Y19        RAMB36E1 (Hold_ramb36e1_CLKARDCLK_ADDRARDADDR[4])
                                                      0.183     3.662    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl
  -------------------------------------------------------------------
                         required time                         -3.662    
                         arrival time                           3.719    
  -------------------------------------------------------------------
                         slack                                  0.057    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         userclk1
Waveform:           { 0 2 }
Period:             4.000
Sources:            { scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2 }

Check Type  Corner  Lib Pin             Reference Pin      Required  Actual  Slack    Location         Pin
Min Period  n/a     PCIE_2_1/USERCLK    n/a                2.000     4.000   2.000    PCIE_X1Y0        scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
Min Period  n/a     RAMB36E1/CLKARDCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y22    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
Min Period  n/a     RAMB36E1/CLKBWRCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y22    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
Min Period  n/a     RAMB36E1/CLKARDCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y23    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
Min Period  n/a     RAMB36E1/CLKBWRCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y23    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[1].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
Min Period  n/a     RAMB36E1/CLKARDCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y24    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
Min Period  n/a     RAMB36E1/CLKBWRCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y24    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[2].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
Min Period  n/a     RAMB36E1/CLKARDCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y25    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
Min Period  n/a     RAMB36E1/CLKBWRCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y25    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_rx/brams[3].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKBWRCLK
Min Period  n/a     RAMB36E1/CLKARDCLK  n/a                1.839     4.000   2.161    RAMB36_X13Y21    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_tdp.ramb36/genblk5_0.bram36_tdp_bl.bram36_tdp_bl/CLKARDCLK
Max Period  n/a     MMCME2_ADV/CLKOUT2  n/a                213.360   4.000   209.360  MMCME2_ADV_X1Y2  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT2
Max Skew    Fast    PCIE_2_1/USERCLK    PCIE_2_1/USERCLK2  0.560     0.476   0.084    PCIE_X1Y0        scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK
Max Skew    Slow    PCIE_2_1/USERCLK    PCIE_2_1/USERCLK2  0.640     0.451   0.189    PCIE_X1Y0        scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK



---------------------------------------------------------------------------------------------------
From Clock:  userclk2
  To Clock:  userclk2

Setup :            0  Failing Endpoints,  Worst Slack        0.433ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.085ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        0.000ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.433ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[0]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.968ns  (logic 0.204ns (6.874%)  route 2.764ns (93.126%))
  Logic Levels:           0  
  Clock Path Skew:        -0.171ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.657ns = ( 10.657 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.764    10.315    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X176Y125       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[0]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.402    10.657    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X176Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[0]/C
                         clock pessimism              0.519    11.176    
                         clock uncertainty           -0.065    11.111    
    SLICE_X176Y125       FDRE (Setup_fdre_C_R)       -0.364    10.747    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[0]
  -------------------------------------------------------------------
                         required time                         10.747    
                         arrival time                         -10.315    
  -------------------------------------------------------------------
                         slack                                  0.433    

Slack (MET) :             0.433ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[11]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.968ns  (logic 0.204ns (6.874%)  route 2.764ns (93.126%))
  Logic Levels:           0  
  Clock Path Skew:        -0.171ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.657ns = ( 10.657 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.764    10.315    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X176Y125       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[11]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.402    10.657    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X176Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[11]/C
                         clock pessimism              0.519    11.176    
                         clock uncertainty           -0.065    11.111    
    SLICE_X176Y125       FDRE (Setup_fdre_C_R)       -0.364    10.747    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[11]
  -------------------------------------------------------------------
                         required time                         10.747    
                         arrival time                         -10.315    
  -------------------------------------------------------------------
                         slack                                  0.433    

Slack (MET) :             0.433ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[26]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.968ns  (logic 0.204ns (6.874%)  route 2.764ns (93.126%))
  Logic Levels:           0  
  Clock Path Skew:        -0.171ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.657ns = ( 10.657 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.764    10.315    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X176Y125       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[26]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.402    10.657    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X176Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[26]/C
                         clock pessimism              0.519    11.176    
                         clock uncertainty           -0.065    11.111    
    SLICE_X176Y125       FDRE (Setup_fdre_C_R)       -0.364    10.747    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[26]
  -------------------------------------------------------------------
                         required time                         10.747    
                         arrival time                         -10.315    
  -------------------------------------------------------------------
                         slack                                  0.433    

Slack (MET) :             0.433ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[60]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.968ns  (logic 0.204ns (6.874%)  route 2.764ns (93.126%))
  Logic Levels:           0  
  Clock Path Skew:        -0.171ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.657ns = ( 10.657 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.764    10.315    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X176Y125       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[60]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.402    10.657    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X176Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[60]/C
                         clock pessimism              0.519    11.176    
                         clock uncertainty           -0.065    11.111    
    SLICE_X176Y125       FDRE (Setup_fdre_C_R)       -0.364    10.747    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[60]
  -------------------------------------------------------------------
                         required time                         10.747    
                         arrival time                         -10.315    
  -------------------------------------------------------------------
                         slack                                  0.433    

Slack (MET) :             0.493ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[46]/CE
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        3.134ns  (logic 0.330ns (10.530%)  route 2.804ns (89.470%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        -0.107ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.721ns = ( 10.721 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.213     8.764    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I1
    SLICE_X214Y119                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[63]_i_1/I0
    SLICE_X214Y119       LUT2 (Prop_lut2_I0_O)        0.126     8.890 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[63]_i_1/O
                         net (fo=64, routed)          1.591    10.481    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_trn_rd_prev[63]_i_1
    SLICE_X193Y122       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[46]/CE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.466    10.721    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X193Y122                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[46]/C
                         clock pessimism              0.519    11.240    
                         clock uncertainty           -0.065    11.175    
    SLICE_X193Y122       FDRE (Setup_fdre_C_CE)      -0.201    10.974    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[46]
  -------------------------------------------------------------------
                         required time                         10.974    
                         arrival time                         -10.481    
  -------------------------------------------------------------------
                         slack                                  0.493    

Slack (MET) :             0.493ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[52]/CE
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        3.134ns  (logic 0.330ns (10.530%)  route 2.804ns (89.470%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        -0.107ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.721ns = ( 10.721 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.213     8.764    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I1
    SLICE_X214Y119                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[63]_i_1/I0
    SLICE_X214Y119       LUT2 (Prop_lut2_I0_O)        0.126     8.890 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[63]_i_1/O
                         net (fo=64, routed)          1.591    10.481    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_trn_rd_prev[63]_i_1
    SLICE_X193Y122       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[52]/CE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.466    10.721    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X193Y122                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[52]/C
                         clock pessimism              0.519    11.240    
                         clock uncertainty           -0.065    11.175    
    SLICE_X193Y122       FDRE (Setup_fdre_C_CE)      -0.201    10.974    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[52]
  -------------------------------------------------------------------
                         required time                         10.974    
                         arrival time                         -10.481    
  -------------------------------------------------------------------
                         slack                                  0.493    

Slack (MET) :             0.503ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[44]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.958ns  (logic 0.204ns (6.897%)  route 2.754ns (93.103%))
  Logic Levels:           0  
  Clock Path Skew:        -0.111ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.717ns = ( 10.717 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.754    10.305    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X180Y131       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[44]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.462    10.717    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X180Y131                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[44]/C
                         clock pessimism              0.519    11.236    
                         clock uncertainty           -0.065    11.171    
    SLICE_X180Y131       FDRE (Setup_fdre_C_R)       -0.364    10.807    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[44]
  -------------------------------------------------------------------
                         required time                         10.807    
                         arrival time                         -10.305    
  -------------------------------------------------------------------
                         slack                                  0.503    

Slack (MET) :             0.528ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[37]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.904ns  (logic 0.204ns (7.024%)  route 2.700ns (92.976%))
  Logic Levels:           0  
  Clock Path Skew:        -0.116ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.712ns = ( 10.712 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.700    10.251    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X181Y126       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[37]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.457    10.712    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X181Y126                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[37]/C
                         clock pessimism              0.519    11.231    
                         clock uncertainty           -0.065    11.166    
    SLICE_X181Y126       FDRE (Setup_fdre_C_R)       -0.387    10.779    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[37]
  -------------------------------------------------------------------
                         required time                         10.779    
                         arrival time                         -10.251    
  -------------------------------------------------------------------
                         slack                                  0.528    

Slack (MET) :             0.528ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[48]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.904ns  (logic 0.204ns (7.024%)  route 2.700ns (92.976%))
  Logic Levels:           0  
  Clock Path Skew:        -0.116ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.712ns = ( 10.712 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.700    10.251    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X181Y126       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[48]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.457    10.712    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X181Y126                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[48]/C
                         clock pessimism              0.519    11.231    
                         clock uncertainty           -0.065    11.166    
    SLICE_X181Y126       FDRE (Setup_fdre_C_R)       -0.387    10.779    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[48]
  -------------------------------------------------------------------
                         required time                         10.779    
                         arrival time                         -10.251    
  -------------------------------------------------------------------
                         slack                                  0.528    

Slack (MET) :             0.528ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[55]/R
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.904ns  (logic 0.204ns (7.024%)  route 2.700ns (92.976%))
  Logic Levels:           0  
  Clock Path Skew:        -0.116ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.712ns = ( 10.712 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.700    10.251    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I1
    SLICE_X181Y126       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[55]/R
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.457    10.712    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/I2
    SLICE_X181Y126                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[55]/C
                         clock pessimism              0.519    11.231    
                         clock uncertainty           -0.065    11.166    
    SLICE_X181Y126       FDRE (Setup_fdre_C_R)       -0.387    10.779    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/tx_pipeline_inst/throttle_ctl_pipeline.reg_tdata_reg[55]
  -------------------------------------------------------------------
                         required time                         10.779    
                         arrival time                         -10.251    
  -------------------------------------------------------------------
                         slack                                  0.528    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.085ns  (arrival time - required time)
  Source:                 scemi_fAxiRx_rv_reg[6]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data1_reg_reg[38]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.183ns  (logic 0.128ns (70.125%)  route 0.055ns (29.875%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.778ns
    Source Clock Delay      (SCD):    3.169ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.744     3.169    scemi_pcie_ep$user_clk_out
    SLICE_X205Y126                                                    r  scemi_fAxiRx_rv_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X205Y126       FDRE (Prop_fdre_C_Q)         0.100     3.269 r  scemi_fAxiRx_rv_reg[6]/Q
                         net (fo=1, routed)           0.055     3.324    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/scemi_fAxiRx_rv[6]
    SLICE_X204Y126                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[38]_i_1__0/I0
    SLICE_X204Y126       LUT4 (Prop_lut4_I0_O)        0.028     3.352 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[38]_i_1__0/O
                         net (fo=2, routed)           0.000     3.352    scemi_inFifo/D[38]
    SLICE_X204Y126       FDRE                                         r  scemi_inFifo/data1_reg_reg[38]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.964     3.778    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X204Y126                                                    r  scemi_inFifo/data1_reg_reg[38]/C
                         clock pessimism             -0.598     3.180    
    SLICE_X204Y126       FDRE (Hold_fdre_C_D)         0.087     3.267    scemi_inFifo/data1_reg_reg[38]
  -------------------------------------------------------------------
                         required time                         -3.267    
                         arrival time                           3.352    
  -------------------------------------------------------------------
                         slack                                  0.085    

Slack (MET) :             0.086ns  (arrival time - required time)
  Source:                 scemi_fAxiRx_rv_reg[56]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data1_reg_reg[24]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.184ns  (logic 0.128ns (69.743%)  route 0.056ns (30.257%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.780ns
    Source Clock Delay      (SCD):    3.171ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.746     3.171    scemi_pcie_ep$user_clk_out
    SLICE_X217Y124                                                    r  scemi_fAxiRx_rv_reg[56]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y124       FDRE (Prop_fdre_C_Q)         0.100     3.271 r  scemi_fAxiRx_rv_reg[56]/Q
                         net (fo=1, routed)           0.056     3.327    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/scemi_fAxiRx_rv[56]
    SLICE_X216Y124                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[24]_i_1__1/I0
    SLICE_X216Y124       LUT4 (Prop_lut4_I0_O)        0.028     3.355 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[24]_i_1__1/O
                         net (fo=2, routed)           0.000     3.355    scemi_inFifo/D[24]
    SLICE_X216Y124       FDRE                                         r  scemi_inFifo/data1_reg_reg[24]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.966     3.780    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X216Y124                                                    r  scemi_inFifo/data1_reg_reg[24]/C
                         clock pessimism             -0.598     3.182    
    SLICE_X216Y124       FDRE (Hold_fdre_C_D)         0.087     3.269    scemi_inFifo/data1_reg_reg[24]
  -------------------------------------------------------------------
                         required time                         -3.269    
                         arrival time                           3.355    
  -------------------------------------------------------------------
                         slack                                  0.086    

Slack (MET) :             0.086ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[2]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[2]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.184ns  (logic 0.128ns (69.743%)  route 0.056ns (30.257%))
  Logic Levels:           1  (LUT3=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.787ns
    Source Clock Delay      (SCD):    3.177ns
    Clock Pessimism Removal (CPR):    0.599ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.752     3.177    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X217Y118                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[2]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X217Y118       FDRE (Prop_fdre_C_Q)         0.100     3.277 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[2]/Q
                         net (fo=1, routed)           0.056     3.333    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[2]
    SLICE_X216Y118                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[2]_i_1/I0
    SLICE_X216Y118       LUT3 (Prop_lut3_I0_O)        0.028     3.361 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[2]_i_1/O
                         net (fo=1, routed)           0.000     3.361    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_m_axis_rx_tdata[2]_i_1
    SLICE_X216Y118       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[2]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.973     3.787    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X216Y118                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[2]/C
                         clock pessimism             -0.599     3.188    
    SLICE_X216Y118       FDRE (Hold_fdre_C_D)         0.087     3.275    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[2]
  -------------------------------------------------------------------
                         required time                         -3.275    
                         arrival time                           3.361    
  -------------------------------------------------------------------
                         slack                                  0.086    

Slack (MET) :             0.110ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[53]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[53]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.182ns  (logic 0.128ns (70.416%)  route 0.054ns (29.584%))
  Logic Levels:           1  (LUT3=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.781ns
    Source Clock Delay      (SCD):    3.170ns
    Clock Pessimism Removal (CPR):    0.600ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.745     3.170    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X206Y122                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[53]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X206Y122       FDRE (Prop_fdre_C_Q)         0.100     3.270 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[53]/Q
                         net (fo=1, routed)           0.054     3.324    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[53]
    SLICE_X207Y122                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[53]_i_1/I0
    SLICE_X207Y122       LUT3 (Prop_lut3_I0_O)        0.028     3.352 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[53]_i_1/O
                         net (fo=1, routed)           0.000     3.352    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_m_axis_rx_tdata[53]_i_1
    SLICE_X207Y122       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[53]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.967     3.781    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X207Y122                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[53]/C
                         clock pessimism             -0.600     3.181    
    SLICE_X207Y122       FDRE (Hold_fdre_C_D)         0.061     3.242    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[53]
  -------------------------------------------------------------------
                         required time                         -3.242    
                         arrival time                           3.352    
  -------------------------------------------------------------------
                         slack                                  0.110    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_inFifo/data1_reg_reg[16]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data0_reg_reg[16]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.751ns
    Source Clock Delay      (SCD):    3.142ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.717     3.142    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X193Y125                                                    r  scemi_inFifo/data1_reg_reg[16]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X193Y125       FDRE (Prop_fdre_C_Q)         0.100     3.242 r  scemi_inFifo/data1_reg_reg[16]/Q
                         net (fo=1, routed)           0.081     3.323    scemi_inFifo/data1_reg[16]
    SLICE_X192Y125                                                    r  scemi_inFifo/data0_reg[16]_i_1__3/I4
    SLICE_X192Y125       LUT6 (Prop_lut6_I4_O)        0.028     3.351 r  scemi_inFifo/data0_reg[16]_i_1__3/O
                         net (fo=1, routed)           0.000     3.351    scemi_inFifo/n_0_data0_reg[16]_i_1__3
    SLICE_X192Y125       FDRE                                         r  scemi_inFifo/data0_reg_reg[16]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.937     3.751    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X192Y125                                                    r  scemi_inFifo/data0_reg_reg[16]/C
                         clock pessimism             -0.598     3.153    
    SLICE_X192Y125       FDRE (Hold_fdre_C_D)         0.087     3.240    scemi_inFifo/data0_reg_reg[16]
  -------------------------------------------------------------------
                         required time                         -3.240    
                         arrival time                           3.351    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_fAxiRx_rv_reg[11]/C
                            (rising edge-triggered cell FDSE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data1_reg_reg[43]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.751ns
    Source Clock Delay      (SCD):    3.142ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.717     3.142    scemi_pcie_ep$user_clk_out
    SLICE_X197Y125                                                    r  scemi_fAxiRx_rv_reg[11]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X197Y125       FDSE (Prop_fdse_C_Q)         0.100     3.242 r  scemi_fAxiRx_rv_reg[11]/Q
                         net (fo=1, routed)           0.081     3.323    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/scemi_fAxiRx_rv[11]
    SLICE_X196Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[43]_i_1__0/I0
    SLICE_X196Y125       LUT4 (Prop_lut4_I0_O)        0.028     3.351 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[43]_i_1__0/O
                         net (fo=2, routed)           0.000     3.351    scemi_inFifo/D[43]
    SLICE_X196Y125       FDRE                                         r  scemi_inFifo/data1_reg_reg[43]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.937     3.751    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X196Y125                                                    r  scemi_inFifo/data1_reg_reg[43]/C
                         clock pessimism             -0.598     3.153    
    SLICE_X196Y125       FDRE (Hold_fdre_C_D)         0.087     3.240    scemi_inFifo/data1_reg_reg[43]
  -------------------------------------------------------------------
                         required time                         -3.240    
                         arrival time                           3.351    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_fAxiRx_rv_reg[51]/C
                            (rising edge-triggered cell FDSE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data1_reg_reg[19]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT4=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.753ns
    Source Clock Delay      (SCD):    3.144ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.719     3.144    scemi_pcie_ep$user_clk_out
    SLICE_X201Y124                                                    r  scemi_fAxiRx_rv_reg[51]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X201Y124       FDSE (Prop_fdse_C_Q)         0.100     3.244 r  scemi_fAxiRx_rv_reg[51]/Q
                         net (fo=1, routed)           0.081     3.325    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/scemi_fAxiRx_rv[51]
    SLICE_X200Y124                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[19]_i_1__2/I0
    SLICE_X200Y124       LUT4 (Prop_lut4_I0_O)        0.028     3.353 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/data1_reg[19]_i_1__2/O
                         net (fo=2, routed)           0.000     3.353    scemi_inFifo/D[19]
    SLICE_X200Y124       FDRE                                         r  scemi_inFifo/data1_reg_reg[19]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.939     3.753    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X200Y124                                                    r  scemi_inFifo/data1_reg_reg[19]/C
                         clock pessimism             -0.598     3.155    
    SLICE_X200Y124       FDRE (Hold_fdre_C_D)         0.087     3.242    scemi_inFifo/data1_reg_reg[19]
  -------------------------------------------------------------------
                         required time                         -3.242    
                         arrival time                           3.353    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[20]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[20]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT3=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.754ns
    Source Clock Delay      (SCD):    3.145ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.720     3.145    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X203Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[20]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X203Y123       FDRE (Prop_fdre_C_Q)         0.100     3.245 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[20]/Q
                         net (fo=1, routed)           0.081     3.326    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[20]
    SLICE_X202Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[20]_i_1/I0
    SLICE_X202Y123       LUT3 (Prop_lut3_I0_O)        0.028     3.354 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[20]_i_1/O
                         net (fo=1, routed)           0.000     3.354    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_m_axis_rx_tdata[20]_i_1
    SLICE_X202Y123       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[20]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.940     3.754    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X202Y123                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[20]/C
                         clock pessimism             -0.598     3.156    
    SLICE_X202Y123       FDRE (Hold_fdre_C_D)         0.087     3.243    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[20]
  -------------------------------------------------------------------
                         required time                         -3.243    
                         arrival time                           3.354    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_inFifo/data1_reg_reg[11]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_inFifo/data0_reg_reg[11]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT6=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.762ns
    Source Clock Delay      (SCD):    3.152ns
    Clock Pessimism Removal (CPR):    0.599ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.727     3.152    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X201Y133                                                    r  scemi_inFifo/data1_reg_reg[11]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X201Y133       FDRE (Prop_fdre_C_Q)         0.100     3.252 r  scemi_inFifo/data1_reg_reg[11]/Q
                         net (fo=1, routed)           0.081     3.333    scemi_inFifo/data1_reg[11]
    SLICE_X200Y133                                                    r  scemi_inFifo/data0_reg[11]_i_1__4/I2
    SLICE_X200Y133       LUT6 (Prop_lut6_I2_O)        0.028     3.361 r  scemi_inFifo/data0_reg[11]_i_1__4/O
                         net (fo=1, routed)           0.000     3.361    scemi_inFifo/n_0_data0_reg[11]_i_1__4
    SLICE_X200Y133       FDRE                                         r  scemi_inFifo/data0_reg_reg[11]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.948     3.762    scemi_inFifo/scemi_pcie_ep$user_clk_out
    SLICE_X200Y133                                                    r  scemi_inFifo/data0_reg_reg[11]/C
                         clock pessimism             -0.599     3.163    
    SLICE_X200Y133       FDRE (Hold_fdre_C_D)         0.087     3.250    scemi_inFifo/data0_reg_reg[11]
  -------------------------------------------------------------------
                         required time                         -3.250    
                         arrival time                           3.361    
  -------------------------------------------------------------------
                         slack                                  0.111    

Slack (MET) :             0.111ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[19]/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[19]/D
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             userclk2
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.209ns  (logic 0.128ns (61.382%)  route 0.081ns (38.618%))
  Logic Levels:           1  (LUT3=1)
  Clock Path Skew:        0.011ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.752ns
    Source Clock Delay      (SCD):    3.143ns
    Clock Pessimism Removal (CPR):    0.598ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.718     3.143    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X199Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[19]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X199Y125       FDRE (Prop_fdre_C_Q)         0.100     3.243 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev_reg[19]/Q
                         net (fo=1, routed)           0.081     3.324    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/trn_rd_prev[19]
    SLICE_X198Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[19]_i_1/I0
    SLICE_X198Y125       LUT3 (Prop_lut3_I0_O)        0.028     3.352 r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata[19]_i_1/O
                         net (fo=1, routed)           0.000     3.352    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/n_0_m_axis_rx_tdata[19]_i_1
    SLICE_X198Y125       FDRE                                         r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[19]/D
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.938     3.752    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/I2
    SLICE_X198Y125                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[19]/C
                         clock pessimism             -0.598     3.154    
    SLICE_X198Y125       FDRE (Hold_fdre_C_D)         0.087     3.241    scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/rx_inst/rx_pipeline_inst/m_axis_rx_tdata_reg[19]
  -------------------------------------------------------------------
                         required time                         -3.241    
                         arrival time                           3.352    
  -------------------------------------------------------------------
                         slack                                  0.111    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         userclk2
Waveform:           { 0 2 }
Period:             4.000
Sources:            { scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3 }

Check Type        Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period        n/a     PCIE_2_1/USERCLK2    n/a            4.000     4.000   0.000    PCIE_X1Y0        scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/pcie_7x_i/pcie_block_i/USERCLK2
Min Period        n/a     BUFG/I               n/a            1.408     4.000   2.592    BUFGCTRL_X0Y2    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
Min Period        n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBOUT
Min Period        n/a     MMCME2_ADV/CLKIN1    n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
Min Period        n/a     MMCME2_ADV/CLKOUT0   n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT0
Min Period        n/a     MMCME2_ADV/CLKOUT0B  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT0B
Min Period        n/a     MMCME2_ADV/CLKOUT1   n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT1
Min Period        n/a     MMCME2_ADV/CLKOUT1B  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT1B
Min Period        n/a     MMCME2_ADV/CLKOUT2   n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT2
Min Period        n/a     MMCME2_ADV/CLKOUT2B  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT2B
Max Period        n/a     MMCME2_ADV/CLKIN1    n/a            100.000   4.000   96.000   MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
Max Period        n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBOUT
Max Period        n/a     MMCME2_ADV/CLKOUT0   n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT0
Max Period        n/a     MMCME2_ADV/CLKOUT0B  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT0B
Max Period        n/a     MMCME2_ADV/CLKOUT1   n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT1
Max Period        n/a     MMCME2_ADV/CLKOUT1B  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT1B
Max Period        n/a     MMCME2_ADV/CLKOUT2   n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT2
Max Period        n/a     MMCME2_ADV/CLKOUT2B  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT2B
Max Period        n/a     MMCME2_ADV/CLKOUT3   n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT3
Max Period        n/a     MMCME2_ADV/CLKOUT3B  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKOUT3B
Low Pulse Width   Slow    MMCME2_ADV/CLKIN1    n/a            1.167     2.000   0.833    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
Low Pulse Width   Fast    MMCME2_ADV/CLKIN1    n/a            1.167     2.000   0.833    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
Low Pulse Width   Slow    FDRE/C               n/a            0.400     2.000   1.600    SLICE_X205Y116   scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/thrtl_ctl_enabled.tx_thrl_ctl_inst/reg_tcfg_gnt_reg/C
Low Pulse Width   Slow    FDRE/C               n/a            0.400     2.000   1.600    SLICE_X205Y116   scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/thrtl_ctl_enabled.tx_thrl_ctl_inst/trn_tcfg_req_d_reg/C
Low Pulse Width   Slow    FDSE/C               n/a            0.400     2.000   1.600    SLICE_X205Y116   scemi_pcie_ep/pcie_7x_v1_10_i/pcie_top_i/axi_basic_top/tx_inst/thrtl_ctl_enabled.tx_thrl_ctl_inst/trn_tdst_rdy_d_reg/C
Low Pulse Width   Fast    FDRE/C               n/a            0.400     2.000   1.600    SLICE_X176Y127   scemi_1_fifoTxData_elem0_status_1_reg/C
Low Pulse Width   Fast    FDSE/C               n/a            0.400     2.000   1.600    SLICE_X216Y125   scemi_fAxiRx_rv_reg[47]/C
Low Pulse Width   Slow    FDSE/C               n/a            0.400     2.000   1.600    SLICE_X191Y128   scemi_fAxiRx_rv_reg[53]/C
Low Pulse Width   Slow    FDRE/C               n/a            0.400     2.000   1.600    SLICE_X191Y128   scemi_fAxiRx_rv_reg[54]/C
Low Pulse Width   Fast    FDSE/C               n/a            0.400     2.000   1.600    SLICE_X211Y127   scemi_fAxiRx_rv_reg[55]/C
High Pulse Width  Slow    MMCME2_ADV/CLKIN1    n/a            1.167     2.000   0.833    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
High Pulse Width  Fast    MMCME2_ADV/CLKIN1    n/a            1.167     2.000   0.833    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKIN1
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X207Y131   scemi_fifoRxData_elem_0_reg[26]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X205Y131   scemi_fifoRxData_elem_0_reg[38]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X205Y131   scemi_fifoRxData_elem_0_reg[57]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X207Y131   scemi_fifoRxData_elem_1_reg[24]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X206Y131   scemi_fifoRxData_elem_1_reg[25]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X206Y131   scemi_fifoRxData_elem_1_reg[41]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X208Y131   scemi_fifoRxData_elem_1_reg[47]/C
High Pulse Width  Slow    FDRE/C               n/a            0.350     2.000   1.650    SLICE_X207Y131   scemi_fifoRxData_elem_2_reg[26]/C



---------------------------------------------------------------------------------------------------
From Clock:  scemi_clkgen_pll$CLKFBOUT
  To Clock:  scemi_clkgen_pll$CLKFBOUT

Setup :               Failing Endpoints,  Worst Slack               ,  Total Violation             
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
PW    :            0  Failing Endpoints,  Worst Slack        2.592ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         scemi_clkgen_pll$CLKFBOUT
Waveform:           { 0 2 }
Period:             4.000
Sources:            { scemi_clkgen_pll/CLKFBOUT }

Check Type  Corner  Lib Pin              Reference Pin  Required  Actual  Slack    Location         Pin
Min Period  n/a     BUFG/I               n/a            1.408     4.000   2.592    BUFGCTRL_X0Y5    scemi_clkgen_pll_clkfbbuf/I
Min Period  n/a     MMCME2_ADV/CLKFBIN   n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBIN
Min Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            1.071     4.000   2.929    MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBOUT
Max Period  n/a     MMCME2_ADV/CLKFBIN   n/a            100.000   4.000   96.000   MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBIN
Max Period  n/a     MMCME2_ADV/CLKFBOUT  n/a            213.360   4.000   209.360  MMCME2_ADV_X1Y1  scemi_clkgen_pll/CLKFBOUT



---------------------------------------------------------------------------------------------------
From Clock:  userclk2
  To Clock:  noc_clk

Setup :            0  Failing Endpoints,  Worst Slack        3.053ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             3.053ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[51]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.981ns  (logic 0.431ns (8.653%)  route 4.550ns (91.347%))
  Logic Levels:           4  (LUT2=1 LUT3=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         1.087     2.400    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X179Y122                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/I1
    SLICE_X179Y122       LUT3 (Prop_lut3_I1_O)        0.043     2.443 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/O
                         net (fo=129, routed)         2.495     4.938    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_3
    SLICE_X171Y118                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[51]_i_1__6/I2
    SLICE_X171Y118       LUT6 (Prop_lut6_I2_O)        0.043     4.981 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[51]_i_1__6/O
                         net (fo=1, routed)           0.000     4.981    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[51]_i_1__6
    SLICE_X171Y118       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[51]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X171Y118       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[51]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.981    
  -------------------------------------------------------------------
                         slack                                  3.053    

Slack (MET) :             3.058ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[129]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.976ns  (logic 0.431ns (8.662%)  route 4.545ns (91.338%))
  Logic Levels:           4  (LUT2=1 LUT3=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         1.087     2.400    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X179Y122                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/I1
    SLICE_X179Y122       LUT3 (Prop_lut3_I1_O)        0.043     2.443 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/O
                         net (fo=129, routed)         2.490     4.933    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_3
    SLICE_X171Y118                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[129]_i_1__1/I2
    SLICE_X171Y118       LUT6 (Prop_lut6_I2_O)        0.043     4.976 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[129]_i_1__1/O
                         net (fo=1, routed)           0.000     4.976    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[129]_i_1__1
    SLICE_X171Y118       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[129]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X171Y118       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[129]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.976    
  -------------------------------------------------------------------
                         slack                                  3.058    

Slack (MET) :             3.083ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[54]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.951ns  (logic 0.388ns (7.837%)  route 4.563ns (92.163%))
  Logic Levels:           3  (LUT2=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         3.595     4.908    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X171Y120                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[54]_i_1__6/I0
    SLICE_X171Y120       LUT6 (Prop_lut6_I0_O)        0.043     4.951 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[54]_i_1__6/O
                         net (fo=1, routed)           0.000     4.951    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[54]_i_1__6
    SLICE_X171Y120       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[54]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X171Y120       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[54]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.951    
  -------------------------------------------------------------------
                         slack                                  3.083    

Slack (MET) :             3.159ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[138]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.875ns  (logic 0.431ns (8.841%)  route 4.444ns (91.159%))
  Logic Levels:           4  (LUT2=1 LUT3=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         1.087     2.400    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X179Y122                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/I1
    SLICE_X179Y122       LUT3 (Prop_lut3_I1_O)        0.043     2.443 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/O
                         net (fo=129, routed)         2.390     4.832    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_3
    SLICE_X169Y118                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[138]_i_1__1/I2
    SLICE_X169Y118       LUT6 (Prop_lut6_I2_O)        0.043     4.875 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[138]_i_1__1/O
                         net (fo=1, routed)           0.000     4.875    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[138]_i_1__1
    SLICE_X169Y118       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[138]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X169Y118       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[138]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.875    
  -------------------------------------------------------------------
                         slack                                  3.159    

Slack (MET) :             3.164ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[130]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.870ns  (logic 0.431ns (8.850%)  route 4.439ns (91.150%))
  Logic Levels:           4  (LUT2=1 LUT3=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         1.087     2.400    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X179Y122                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/I1
    SLICE_X179Y122       LUT3 (Prop_lut3_I1_O)        0.043     2.443 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/O
                         net (fo=129, routed)         2.385     4.827    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_3
    SLICE_X169Y118                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[130]_i_1__1/I2
    SLICE_X169Y118       LUT6 (Prop_lut6_I2_O)        0.043     4.870 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[130]_i_1__1/O
                         net (fo=1, routed)           0.000     4.870    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[130]_i_1__1
    SLICE_X169Y118       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[130]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X169Y118       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[130]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.870    
  -------------------------------------------------------------------
                         slack                                  3.164    

Slack (MET) :             3.188ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[52]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.846ns  (logic 0.388ns (8.007%)  route 4.458ns (91.993%))
  Logic Levels:           3  (LUT2=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         3.490     4.803    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X171Y120                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[52]_i_1__6/I0
    SLICE_X171Y120       LUT6 (Prop_lut6_I0_O)        0.043     4.846 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[52]_i_1__6/O
                         net (fo=1, routed)           0.000     4.846    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[52]_i_1__6
    SLICE_X171Y120       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[52]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X171Y120       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[52]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -4.846    
  -------------------------------------------------------------------
                         slack                                  3.188    

Slack (MET) :             3.192ns  (required time - arrival time)
  Source:                 scemi_1_fifoTxData_elem1_status_0_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Destination:            scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[72]/D
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.873ns  (logic 0.431ns (8.845%)  route 4.442ns (91.155%))
  Logic Levels:           4  (LUT2=1 LUT3=1 LUT6=2)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X180Y126                                    0.000     0.000 r  scemi_1_fifoTxData_elem1_status_0_reg/C
    SLICE_X180Y126       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_1_fifoTxData_elem1_status_0_reg/Q
                         net (fo=6, routed)           0.596     0.855    scemi_bridge/pbb_arbiter/tlp_out_fifo/scemi_1_fifoTxData_elem1_status_0
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/I0
    SLICE_X178Y127       LUT2 (Prop_lut2_I0_O)        0.043     0.898 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_6/O
                         net (fo=2, routed)           0.371     1.269    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_6
    SLICE_X178Y127                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/I3
    SLICE_X178Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.312 f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_2/O
                         net (fo=128, routed)         1.087     2.400    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_2
    SLICE_X179Y122                                                    f  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/I1
    SLICE_X179Y122       LUT3 (Prop_lut3_I1_O)        0.043     2.443 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[151]_i_3/O
                         net (fo=129, routed)         2.387     4.830    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[151]_i_3
    SLICE_X168Y116                                                    r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[72]_i_1__5/I2
    SLICE_X168Y116       LUT6 (Prop_lut6_I2_O)        0.043     4.873 r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg[72]_i_1__5/O
                         net (fo=1, routed)           0.000     4.873    scemi_bridge/pbb_arbiter/tlp_out_fifo/n_0_data0_reg[72]_i_1__5
    SLICE_X168Y116       FDRE                                         r  scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[72]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X168Y116       FDRE (Setup_fdre_C_D)        0.065     8.065    scemi_bridge/pbb_arbiter/tlp_out_fifo/data0_reg_reg[72]
  -------------------------------------------------------------------
                         required time                          8.065    
                         arrival time                          -4.873    
  -------------------------------------------------------------------
                         slack                                  3.192    

Slack (MET) :             3.223ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2)
  Destination:            scemi_epReset125/reset_hold_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.540ns  (logic 0.204ns (4.494%)  route 4.336ns (95.506%))
  Logic Levels:           0  
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106                                    0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     0.204 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         4.336     4.540    scemi_epReset125/scemi_pcie_ep$user_reset_out
    SLICE_X162Y97        FDCE                                         f  scemi_epReset125/reset_hold_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X162Y97        FDCE (Recov_fdce_C_CLR)     -0.237     7.763    scemi_epReset125/reset_hold_reg[1]
  -------------------------------------------------------------------
                         required time                          7.763    
                         arrival time                          -4.540    
  -------------------------------------------------------------------
                         slack                                  3.223    

Slack (MET) :             3.223ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2)
  Destination:            scemi_epReset125/reset_hold_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.540ns  (logic 0.204ns (4.494%)  route 4.336ns (95.506%))
  Logic Levels:           0  
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106                                    0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     0.204 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         4.336     4.540    scemi_epReset125/scemi_pcie_ep$user_reset_out
    SLICE_X162Y97        FDCE                                         f  scemi_epReset125/reset_hold_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X162Y97        FDCE (Recov_fdce_C_CLR)     -0.237     7.763    scemi_epReset125/reset_hold_reg[2]
  -------------------------------------------------------------------
                         required time                          7.763    
                         arrival time                          -4.540    
  -------------------------------------------------------------------
                         slack                                  3.223    

Slack (MET) :             3.223ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2)
  Destination:            scemi_user_reset_half/reset_hold_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by noc_clk)
  Path Group:             noc_clk
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        4.540ns  (logic 0.204ns (4.494%)  route 4.336ns (95.506%))
  Logic Levels:           0  
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106                                    0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     0.204 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         4.336     4.540    scemi_user_reset_half/scemi_pcie_ep$user_reset_out
    SLICE_X162Y97        FDCE                                         f  scemi_user_reset_half/reset_hold_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X162Y97        FDCE (Recov_fdce_C_CLR)     -0.237     7.763    scemi_user_reset_half/reset_hold_reg[0]
  -------------------------------------------------------------------
                         required time                          7.763    
                         arrival time                          -4.540    
  -------------------------------------------------------------------
                         slack                                  3.223    





---------------------------------------------------------------------------------------------------
From Clock:  core_clock
  To Clock:  cclock

Setup :            0  Failing Endpoints,  Worst Slack       11.225ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             11.225ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDPE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDPE (Recov_fdpe_C_PRE)     -0.187    19.813    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.225    

Slack (MET) :             11.225ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.187    19.813    scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.225    

Slack (MET) :             11.258ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDPE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDPE (Recov_fdpe_C_PRE)     -0.154    19.846    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.258    

Slack (MET) :             11.258ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.258    

Slack (MET) :             11.258ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.258    

Slack (MET) :             11.258ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.588ns  (logic 0.533ns (6.206%)  route 8.055ns (93.794%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     8.588    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.588    
  -------------------------------------------------------------------
                         slack                                 11.258    

Slack (MET) :             11.405ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.408ns  (logic 0.533ns (6.339%)  route 7.875ns (93.661%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605     8.408    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.187    19.813    scemi_processor_resp_res_fifo/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -8.408    
  -------------------------------------------------------------------
                         slack                                 11.405    

Slack (MET) :             11.425ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_settabledut_dut_dutIfc_myrst/rst_reg/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.421ns  (logic 0.533ns (6.330%)  route 7.888ns (93.670%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.618     8.421    scemi_settabledut_dut_dutIfc_myrst/I2
    SLICE_X190Y155       FDCE                                         f  scemi_settabledut_dut_dutIfc_myrst/rst_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X190Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_myrst/rst_reg
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.421    
  -------------------------------------------------------------------
                         slack                                 11.425    

Slack (MET) :             11.438ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sDeqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.408ns  (logic 0.533ns (6.339%)  route 7.875ns (93.661%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605     8.408    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_processor_resp_res_fifo/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.408    
  -------------------------------------------------------------------
                         slack                                 11.438    

Slack (MET) :             11.438ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                            (rising edge-triggered cell FDCE clocked by core_clock)
  Destination:            scemi_processor_resp_res_fifo/sNotFullReg_reg/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        8.408ns  (logic 0.533ns (6.339%)  route 7.875ns (93.661%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X156Y114                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
    SLICE_X156Y114       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/Q
                         net (fo=5, routed)           2.054     2.313    scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_rstgen_rstgen$OUT_RST
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I0
    SLICE_X178Y150       LUT2 (Prop_lut2_I0_O)        0.047     2.360 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     5.782    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.966 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     7.760    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     7.803 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605     8.408    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_processor_resp_res_fifo/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -8.408    
  -------------------------------------------------------------------
                         slack                                 11.438    





---------------------------------------------------------------------------------------------------
From Clock:  uclock
  To Clock:  cclock

Setup :            0  Failing Endpoints,  Worst Slack       15.330ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             15.330ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr1_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDCE                                         f  scemi_setkey_res_fifo/dGDeqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dGDeqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.330    

Slack (MET) :             15.330ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDCE                                         f  scemi_setkey_res_fifo/dGDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dGDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.330    

Slack (MET) :             15.330ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDCE                                         f  scemi_setkey_res_fifo/dGDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dGDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.330    

Slack (MET) :             15.330ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDCE                                         f  scemi_setkey_res_fifo/dGDeqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dGDeqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.330    

Slack (MET) :             15.340ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dNotEmptyReg_reg/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.448ns  (logic 0.266ns (5.980%)  route 4.182ns (94.020%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.295     4.448    scemi_setkey_res_fifo/I3
    SLICE_X194Y144       FDCE                                         f  scemi_setkey_res_fifo/dNotEmptyReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y144       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.448    
  -------------------------------------------------------------------
                         slack                                 15.340    

Slack (MET) :             15.364ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr1_reg[0]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDPE                                         f  scemi_setkey_res_fifo/dGDeqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDPE (Recov_fdpe_C_PRE)     -0.178    19.822    scemi_setkey_res_fifo/dGDeqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.822    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.364    

Slack (MET) :             15.364ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dGDeqPtr1_reg[1]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.458ns  (logic 0.266ns (5.967%)  route 4.192ns (94.033%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.305     4.458    scemi_setkey_res_fifo/I3
    SLICE_X194Y146       FDPE                                         f  scemi_setkey_res_fifo/dGDeqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y146       FDPE (Recov_fdpe_C_PRE)     -0.178    19.822    scemi_setkey_res_fifo/dGDeqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.822    
                         arrival time                          -4.458    
  -------------------------------------------------------------------
                         slack                                 15.364    

Slack (MET) :             15.426ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dEnqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.362ns  (logic 0.266ns (6.098%)  route 4.096ns (93.902%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.209     4.362    scemi_setkey_res_fifo/I3
    SLICE_X194Y149       FDCE                                         f  scemi_setkey_res_fifo/dEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y149       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.362    
  -------------------------------------------------------------------
                         slack                                 15.426    

Slack (MET) :             15.426ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dEnqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.362ns  (logic 0.266ns (6.098%)  route 4.096ns (93.902%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.209     4.362    scemi_setkey_res_fifo/I3
    SLICE_X194Y149       FDCE                                         f  scemi_setkey_res_fifo/dEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y149       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.362    
  -------------------------------------------------------------------
                         slack                                 15.426    

Slack (MET) :             15.426ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock)
  Destination:            scemi_setkey_res_fifo/dSyncReg1_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        4.362ns  (logic 0.266ns (6.098%)  route 4.096ns (93.902%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136                                    0.000     0.000 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     1.110    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     1.153 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.209     4.362    scemi_setkey_res_fifo/I3
    SLICE_X194Y149       FDCE                                         f  scemi_setkey_res_fifo/dSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X194Y149       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_setkey_res_fifo/dSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -4.362    
  -------------------------------------------------------------------
                         slack                                 15.426    





---------------------------------------------------------------------------------------------------
From Clock:  my_clk_usr
  To Clock:  cclock

Setup :            0  Failing Endpoints,  Worst Slack       16.785ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             16.785ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[0]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDPE (Recov_fdpe_C_PRE)     -0.187    19.813    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.785    

Slack (MET) :             16.785ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDCE (Recov_fdce_C_CLR)     -0.187    19.813    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.785    

Slack (MET) :             16.818ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[1]/PRE
                            (rising edge-triggered cell FDPE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDPE (Recov_fdpe_C_PRE)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.818    

Slack (MET) :             16.818ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.818    

Slack (MET) :             16.818ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.818    

Slack (MET) :             16.818ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        3.028ns  (logic 0.266ns (8.784%)  route 2.762ns (91.216%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.108     3.028    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y158       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y158       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dGDeqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -3.028    
  -------------------------------------------------------------------
                         slack                                 16.818    

Slack (MET) :             16.870ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        2.943ns  (logic 0.266ns (9.039%)  route 2.677ns (90.961%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.023     2.943    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y157       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y157       FDCE (Recov_fdce_C_CLR)     -0.187    19.813    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.813    
                         arrival time                          -2.943    
  -------------------------------------------------------------------
                         slack                                 16.870    

Slack (MET) :             16.903ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        2.943ns  (logic 0.266ns (9.039%)  route 2.677ns (90.961%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.023     2.943    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y157       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y157       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -2.943    
  -------------------------------------------------------------------
                         slack                                 16.903    

Slack (MET) :             16.903ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dSyncReg1_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        2.943ns  (logic 0.266ns (9.039%)  route 2.677ns (90.961%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         2.023     2.943    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y157       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y157       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -2.943    
  -------------------------------------------------------------------
                         slack                                 16.903    

Slack (MET) :             17.087ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by cclock)
  Path Group:             cclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654     0.877    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043     0.920 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840     2.759    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X186Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X186Y154       FDCE (Recov_fdce_C_CLR)     -0.154    19.846    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/dEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.846    
                         arrival time                          -2.759    
  -------------------------------------------------------------------
                         slack                                 17.087    





---------------------------------------------------------------------------------------------------
From Clock:  core_clock
  To Clock:  uclock

Setup :            0  Failing Endpoints,  Worst Slack       10.380ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMA_D1
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMB_D1
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMC_D1
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD/WE
                            (rising edge-triggered cell RAMS32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMS32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMS32 (Setup_rams32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.380ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1/WE
                            (rising edge-triggered cell RAMS32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.317ns  (logic 0.661ns (7.095%)  route 8.656ns (92.905%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.609     9.317    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/WE
    SLICE_X182Y137       RAMS32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y137       RAMS32 (Setup_rams32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_6_11/RAMD_D1
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.317    
  -------------------------------------------------------------------
                         slack                                 10.380    

Slack (MET) :             10.462ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.235ns  (logic 0.661ns (7.158%)  route 8.574ns (92.842%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.527     9.235    scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/WE
    SLICE_X182Y138       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y138       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.235    
  -------------------------------------------------------------------
                         slack                                 10.462    

Slack (MET) :             10.462ns  (required time - arrival time)
  Source:                 scemi_init_state_any_in_reset_uclk_reg/C
                            (rising edge-triggered cell FDRE clocked by core_clock)
  Destination:            scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA_D1/WE
                            (rising edge-triggered cell RAMD32 clocked by uclock)
  Path Group:             uclock
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        9.235ns  (logic 0.661ns (7.158%)  route 8.574ns (92.842%))
  Logic Levels:           7  (LUT2=2 LUT3=2 LUT4=1 LUT6=2)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X170Y141                                    0.000     0.000 r  scemi_init_state_any_in_reset_uclk_reg/C
    SLICE_X170Y141       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_init_state_any_in_reset_uclk_reg/Q
                         net (fo=3, routed)           1.205     1.464    scemi_init_state_msgFIFO/scemi_init_state_any_in_reset_uclk
    SLICE_X185Y152                                                    r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/I0
    SLICE_X185Y152       LUT2 (Prop_lut2_I0_O)        0.043     1.507 r  scemi_init_state_msgFIFO/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_5/O
                         net (fo=2, routed)           0.361     1.868    scemi_settabledut_dut_prb_control_data_out_next/I6
    SLICE_X185Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/I1
    SLICE_X185Y152       LUT6 (Prop_lut6_I1_O)        0.043     1.911 r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4/O
                         net (fo=11, routed)          0.870     2.781    scemi_settabledut_dut_prb_control_data_out_next/n_0_scemi_settabledut_dut_prb_control_data_out_beats[6]_i_4
    SLICE_X193Y141                                                    r  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/I1
    SLICE_X193Y141       LUT3 (Prop_lut3_I1_O)        0.043     2.824 f  scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats[6]_i_2/O
                         net (fo=89, routed)          1.570     4.394    scemi_settabledut_dut_prb_control_data_out_next/scemi_settabledut_dut_prb_control_data_out_beats$EN
    SLICE_X183Y152                                                    f  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/I0
    SLICE_X183Y152       LUT3 (Prop_lut3_I0_O)        0.051     4.445 r  scemi_settabledut_dut_prb_control_data_out_next/sNotFullReg_i_3/O
                         net (fo=2, routed)           0.341     4.786    scemi_settabledut_dut_prb_control_data_out_next/O1
    SLICE_X181Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/I0
    SLICE_X181Y152       LUT6 (Prop_lut6_I0_O)        0.136     4.922 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_8/O
                         net (fo=2, routed)           0.287     5.209    scemi_settabledut_dut_prb_control_data_out_next/n_0_fifoMem_reg_0_7_0_5_i_8
    SLICE_X180Y152                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/I1
    SLICE_X180Y152       LUT2 (Prop_lut2_I1_O)        0.043     5.252 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_5/O
                         net (fo=70, routed)          2.413     7.665    scemi_settabledut_dut_prb_control_data_out_next/MUX_scemi_init_state_msgFIFO$enq_1__SEL_1
    SLICE_X173Y147                                                    r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/I0
    SLICE_X173Y147       LUT4 (Prop_lut4_I0_O)        0.043     7.708 r  scemi_settabledut_dut_prb_control_data_out_next/fifoMem_reg_0_7_0_5_i_1/O
                         net (fo=114, routed)         1.527     9.235    scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/WE
    SLICE_X182Y138       RAMD32                                       r  scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA_D1/WE
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X182Y138       RAMD32 (Setup_ramd32_CLK_WE)
                                                     -0.303    19.697    scemi_init_state_msgFIFO/fifoMem_reg_0_7_0_5/RAMA_D1
  -------------------------------------------------------------------
                         required time                         19.697    
                         arrival time                          -9.235    
  -------------------------------------------------------------------
                         slack                                 10.462    





---------------------------------------------------------------------------------------------------
From Clock:  cclock
  To Clock:  uclock

Setup :            0  Failing Endpoints,  Worst Slack       12.112ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_processor_resp_res_fifo/dEnqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_processor_resp_res_fifo/O1
    SLICE_X187Y155       FDCE                                         f  scemi_processor_resp_res_fifo/dEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_processor_resp_res_fifo/dEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_processor_resp_res_fifo/dEnqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_processor_resp_res_fifo/O1
    SLICE_X187Y155       FDCE                                         f  scemi_processor_resp_res_fifo/dEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_processor_resp_res_fifo/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_processor_resp_res_fifo/dNotEmptyReg_reg/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_processor_resp_res_fifo/O1
    SLICE_X187Y155       FDCE                                         f  scemi_processor_resp_res_fifo/dNotEmptyReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_processor_resp_res_fifo/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_processor_resp_res_fifo/dSyncReg1_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_processor_resp_res_fifo/O1
    SLICE_X187Y155       FDCE                                         f  scemi_processor_resp_res_fifo/dSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_processor_resp_res_fifo/dSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_processor_resp_res_fifo/dSyncReg1_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_processor_resp_res_fifo/O1
    SLICE_X187Y155       FDCE                                         f  scemi_processor_resp_res_fifo/dSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_processor_resp_res_fifo/dSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.112ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_softrst_resp_res_fifo/dNotEmptyReg_reg/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785     7.676    scemi_settabledut_softrst_resp_res_fifo/I1
    SLICE_X187Y155       FDCE                                         f  scemi_settabledut_softrst_resp_res_fifo/dNotEmptyReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X187Y155       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_settabledut_softrst_resp_res_fifo/dNotEmptyReg_reg
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.676    
  -------------------------------------------------------------------
                         slack                                 12.112    

Slack (MET) :             12.376ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.412ns  (logic 0.537ns (7.245%)  route 6.875ns (92.755%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.522     7.412    scemi_settabledut_softrst_resp_res_fifo/I1
    SLICE_X189Y157       FDCE                                         f  scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X189Y157       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.412    
  -------------------------------------------------------------------
                         slack                                 12.376    

Slack (MET) :             12.376ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.412ns  (logic 0.537ns (7.245%)  route 6.875ns (92.755%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.522     7.412    scemi_settabledut_softrst_resp_res_fifo/I1
    SLICE_X189Y157       FDCE                                         f  scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X189Y157       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_settabledut_softrst_resp_res_fifo/dEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.412    
  -------------------------------------------------------------------
                         slack                                 12.376    

Slack (MET) :             12.376ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.412ns  (logic 0.537ns (7.245%)  route 6.875ns (92.755%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.522     7.412    scemi_settabledut_softrst_resp_res_fifo/I1
    SLICE_X189Y157       FDCE                                         f  scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X189Y157       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.412    
  -------------------------------------------------------------------
                         slack                                 12.376    

Slack (MET) :             12.376ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by uclock)
  Path Group:             uclock
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (MaxDelay Path 20.000ns)
  Data Path Delay:        7.412ns  (logic 0.537ns (7.245%)  route 6.875ns (92.755%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Timing Exception:       MaxDelay Path 20.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150                                    0.000     0.000 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     1.396    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     1.447 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     4.869    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184     5.053 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795     6.847    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043     6.890 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.522     7.412    scemi_settabledut_softrst_resp_res_fifo/I1
    SLICE_X189Y157       FDCE                                         f  scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   20.000    20.000    
    SLICE_X189Y157       FDCE (Recov_fdce_C_CLR)     -0.212    19.788    scemi_settabledut_softrst_resp_res_fifo/dSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                         19.788    
                         arrival time                          -7.412    
  -------------------------------------------------------------------
                         slack                                 12.376    





---------------------------------------------------------------------------------------------------
From Clock:  cclock
  To Clock:  my_clk_usr

Setup :            0  Failing Endpoints,  Worst Slack        8.541ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             8.541ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[0]/PRE
                            (rising edge-triggered cell FDPE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDPE (Recov_fdpe_C_PRE)     -0.187     9.813    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                          9.813    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.541    

Slack (MET) :             8.541ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[0]/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDCE (Recov_fdce_C_CLR)     -0.187     9.813    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                          9.813    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.541    

Slack (MET) :             8.574ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[1]/PRE
                            (rising edge-triggered cell FDPE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDPE (Recov_fdpe_C_PRE)     -0.154     9.846    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                          9.846    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.574    

Slack (MET) :             8.574ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDCE (Recov_fdce_C_CLR)     -0.154     9.846    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                          9.846    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.574    

Slack (MET) :             8.574ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[1]/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDCE (Recov_fdce_C_CLR)     -0.154     9.846    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          9.846    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.574    

Slack (MET) :             8.574ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[2]/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.272ns  (logic 0.266ns (20.915%)  route 1.006ns (79.085%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.590     1.272    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X188Y152       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X188Y152       FDCE (Recov_fdce_C_CLR)     -0.154     9.846    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/dGDeqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                          9.846    
                         arrival time                          -1.272    
  -------------------------------------------------------------------
                         slack                                  8.574    

Slack (MET) :             8.609ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.179ns  (logic 0.266ns (22.566%)  route 0.913ns (77.434%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.497     1.179    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/I1
    SLICE_X187Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X187Y153       FDCE (Recov_fdce_C_CLR)     -0.212     9.788    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]
  -------------------------------------------------------------------
                         required time                          9.788    
                         arrival time                          -1.179    
  -------------------------------------------------------------------
                         slack                                  8.609    

Slack (MET) :             8.609ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.179ns  (logic 0.266ns (22.566%)  route 0.913ns (77.434%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.497     1.179    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/I1
    SLICE_X187Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X187Y153       FDCE (Recov_fdce_C_CLR)     -0.212     9.788    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c
  -------------------------------------------------------------------
                         required time                          9.788    
                         arrival time                          -1.179    
  -------------------------------------------------------------------
                         slack                                  8.609    

Slack (MET) :             8.609ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_0/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.179ns  (logic 0.266ns (22.566%)  route 0.913ns (77.434%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.497     1.179    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/I1
    SLICE_X187Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_0/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X187Y153       FDCE (Recov_fdce_C_CLR)     -0.212     9.788    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_0
  -------------------------------------------------------------------
                         required time                          9.788    
                         arrival time                          -1.179    
  -------------------------------------------------------------------
                         slack                                  8.609    

Slack (MET) :             8.609ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock)
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_1/CLR
                            (rising edge-triggered cell FDCE clocked by my_clk_usr)
  Path Group:             my_clk_usr
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (MaxDelay Path 10.000ns)
  Data Path Delay:        1.179ns  (logic 0.266ns (22.566%)  route 0.913ns (77.434%))
  Logic Levels:           1  (LUT1=1)
  Timing Exception:       MaxDelay Path 10.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155                                    0.000     0.000 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.223     0.223 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.415     0.638    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.043     0.681 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.497     1.179    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/I1
    SLICE_X187Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_1/CLR
  -------------------------------------------------------------------    -------------------

                         max delay                   10.000    10.000    
    SLICE_X187Y153       FDCE (Recov_fdce_C_CLR)     -0.212     9.788    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg_c_1
  -------------------------------------------------------------------
                         required time                          9.788    
                         arrival time                          -1.179    
  -------------------------------------------------------------------
                         slack                                  8.609    





---------------------------------------------------------------------------------------------------
From Clock:  noc_clk
  To Clock:  userclk2

Setup :            0  Failing Endpoints,  Worst Slack        4.363ns,  Total Violation        0.000ns
Hold  :               Failing Endpoints,  Worst Slack               ,  Total Violation             
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             4.363ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk)
  Destination:            scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
                            (rising edge-triggered cell FDPE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.459ns  (logic 0.302ns (8.730%)  route 3.157ns (91.270%))
  Logic Levels:           1  (LUT2=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97                                     0.000     0.000 r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     0.259 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         2.837     3.096    scemi_epReset250/I1
    SLICE_X189Y126                                                    r  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/I1
    SLICE_X189Y126       LUT2 (Prop_lut2_I1_O)        0.043     3.139 f  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/O
                         net (fo=2, routed)           0.321     3.459    n_2_scemi_epReset250
    SLICE_X189Y126       FDPE                                         f  scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X189Y126       FDPE (Recov_fdpe_C_PRE)     -0.178     7.822    scemi_1_fifoTxData_dInReset_pre_isInReset_reg
  -------------------------------------------------------------------
                         required time                          7.822    
                         arrival time                          -3.459    
  -------------------------------------------------------------------
                         slack                                  4.363    

Slack (MET) :             4.594ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[10]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.471ns  (logic 0.530ns (15.269%)  route 2.941ns (84.731%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.448     3.428    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X172Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[10]_i_1/I2
    SLICE_X172Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.471 r  scemi_inFifo/scemi_fifoRxData_elem_1[10]_i_1/O
                         net (fo=1, routed)           0.000     3.471    n_266_scemi_inFifo
    SLICE_X172Y125       FDRE                                         r  scemi_fifoRxData_elem_1_reg[10]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X172Y125       FDRE (Setup_fdre_C_D)        0.065     8.065    scemi_fifoRxData_elem_1_reg[10]
  -------------------------------------------------------------------
                         required time                          8.065    
                         arrival time                          -3.471    
  -------------------------------------------------------------------
                         slack                                  4.594    

Slack (MET) :             4.595ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[33]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.469ns  (logic 0.530ns (15.277%)  route 2.939ns (84.723%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.446     3.426    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X170Y126                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[33]_i_1/I2
    SLICE_X170Y126       LUT4 (Prop_lut4_I2_O)        0.043     3.469 r  scemi_inFifo/scemi_fifoRxData_elem_1[33]_i_1/O
                         net (fo=1, routed)           0.000     3.469    n_243_scemi_inFifo
    SLICE_X170Y126       FDRE                                         r  scemi_fifoRxData_elem_1_reg[33]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y126       FDRE (Setup_fdre_C_D)        0.064     8.064    scemi_fifoRxData_elem_1_reg[33]
  -------------------------------------------------------------------
                         required time                          8.064    
                         arrival time                          -3.469    
  -------------------------------------------------------------------
                         slack                                  4.595    

Slack (MET) :             4.598ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[43]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.467ns  (logic 0.530ns (15.286%)  route 2.937ns (84.714%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.444     3.424    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X170Y126                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[43]_i_1/I2
    SLICE_X170Y126       LUT4 (Prop_lut4_I2_O)        0.043     3.467 r  scemi_inFifo/scemi_fifoRxData_elem_1[43]_i_1/O
                         net (fo=1, routed)           0.000     3.467    n_233_scemi_inFifo
    SLICE_X170Y126       FDRE                                         r  scemi_fifoRxData_elem_1_reg[43]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y126       FDRE (Setup_fdre_C_D)        0.065     8.065    scemi_fifoRxData_elem_1_reg[43]
  -------------------------------------------------------------------
                         required time                          8.065    
                         arrival time                          -3.467    
  -------------------------------------------------------------------
                         slack                                  4.598    

Slack (MET) :             4.618ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[51]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.416ns  (logic 0.530ns (15.514%)  route 2.886ns (84.486%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.393     3.373    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X171Y126                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[51]_i_1/I2
    SLICE_X171Y126       LUT4 (Prop_lut4_I2_O)        0.043     3.416 r  scemi_inFifo/scemi_fifoRxData_elem_1[51]_i_1/O
                         net (fo=1, routed)           0.000     3.416    n_225_scemi_inFifo
    SLICE_X171Y126       FDRE                                         r  scemi_fifoRxData_elem_1_reg[51]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X171Y126       FDRE (Setup_fdre_C_D)        0.034     8.034    scemi_fifoRxData_elem_1_reg[51]
  -------------------------------------------------------------------
                         required time                          8.034    
                         arrival time                          -3.416    
  -------------------------------------------------------------------
                         slack                                  4.618    

Slack (MET) :             4.637ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[16]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.427ns  (logic 0.530ns (15.466%)  route 2.897ns (84.534%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.404     3.384    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X170Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[16]_i_1/I2
    SLICE_X170Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.427 r  scemi_inFifo/scemi_fifoRxData_elem_1[16]_i_1/O
                         net (fo=1, routed)           0.000     3.427    n_260_scemi_inFifo
    SLICE_X170Y125       FDRE                                         r  scemi_fifoRxData_elem_1_reg[16]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y125       FDRE (Setup_fdre_C_D)        0.064     8.064    scemi_fifoRxData_elem_1_reg[16]
  -------------------------------------------------------------------
                         required time                          8.064    
                         arrival time                          -3.427    
  -------------------------------------------------------------------
                         slack                                  4.637    

Slack (MET) :             4.639ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_3_reg[31]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.427ns  (logic 0.530ns (15.466%)  route 2.897ns (84.534%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.378     1.845    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_3[63]_i_2/I0
    SLICE_X195Y128       LUT5 (Prop_lut5_I0_O)        0.136     1.981 r  scemi_inFifo/scemi_fifoRxData_elem_3[63]_i_2/O
                         net (fo=64, routed)          1.403     3.384    scemi_inFifo/n_0_scemi_fifoRxData_elem_3[63]_i_2
    SLICE_X170Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_3[31]_i_1/I2
    SLICE_X170Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.427 r  scemi_inFifo/scemi_fifoRxData_elem_3[31]_i_1/O
                         net (fo=1, routed)           0.000     3.427    n_179_scemi_inFifo
    SLICE_X170Y125       FDRE                                         r  scemi_fifoRxData_elem_3_reg[31]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y125       FDRE (Setup_fdre_C_D)        0.066     8.066    scemi_fifoRxData_elem_3_reg[31]
  -------------------------------------------------------------------
                         required time                          8.066    
                         arrival time                          -3.427    
  -------------------------------------------------------------------
                         slack                                  4.639    

Slack (MET) :             4.640ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[20]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.393ns  (logic 0.530ns (15.619%)  route 2.863ns (84.381%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.371     3.350    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X173Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[20]_i_1/I2
    SLICE_X173Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.393 r  scemi_inFifo/scemi_fifoRxData_elem_1[20]_i_1/O
                         net (fo=1, routed)           0.000     3.393    n_256_scemi_inFifo
    SLICE_X173Y125       FDRE                                         r  scemi_fifoRxData_elem_1_reg[20]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X173Y125       FDRE (Setup_fdre_C_D)        0.033     8.033    scemi_fifoRxData_elem_1_reg[20]
  -------------------------------------------------------------------
                         required time                          8.033    
                         arrival time                          -3.393    
  -------------------------------------------------------------------
                         slack                                  4.640    

Slack (MET) :             4.640ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_1_reg[31]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.425ns  (logic 0.530ns (15.475%)  route 2.895ns (84.525%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.377     1.844    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/I1
    SLICE_X195Y128       LUT5 (Prop_lut5_I1_O)        0.136     1.980 r  scemi_inFifo/scemi_fifoRxData_elem_1[79]_i_3/O
                         net (fo=65, routed)          1.402     3.382    scemi_inFifo/n_0_scemi_fifoRxData_elem_1[79]_i_3
    SLICE_X170Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_1[31]_i_1/I2
    SLICE_X170Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.425 r  scemi_inFifo/scemi_fifoRxData_elem_1[31]_i_1/O
                         net (fo=1, routed)           0.000     3.425    n_245_scemi_inFifo
    SLICE_X170Y125       FDRE                                         r  scemi_fifoRxData_elem_1_reg[31]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y125       FDRE (Setup_fdre_C_D)        0.065     8.065    scemi_fifoRxData_elem_1_reg[31]
  -------------------------------------------------------------------
                         required time                          8.065    
                         arrival time                          -3.425    
  -------------------------------------------------------------------
                         slack                                  4.640    

Slack (MET) :             4.643ns  (required time - arrival time)
  Source:                 scemi_fifoRxData_block1_status_reg/C
                            (rising edge-triggered cell FDRE clocked by noc_clk)
  Destination:            scemi_fifoRxData_elem_3_reg[16]/D
                            (rising edge-triggered cell FDRE clocked by userclk2)
  Path Group:             userclk2
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            8.000ns  (MaxDelay Path 8.000ns)
  Data Path Delay:        3.423ns  (logic 0.530ns (15.484%)  route 2.893ns (84.516%))
  Logic Levels:           4  (LUT3=1 LUT4=1 LUT5=1 LUT6=1)
  Timing Exception:       MaxDelay Path 8.000ns -datapath_only

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
    SLICE_X196Y127                                    0.000     0.000 r  scemi_fifoRxData_block1_status_reg/C
    SLICE_X196Y127       FDRE (Prop_fdre_C_Q)         0.259     0.259 r  scemi_fifoRxData_block1_status_reg/Q
                         net (fo=11, routed)          0.747     1.006    scemi_inFifo/scemi_fifoRxData_block1_status
    SLICE_X197Y127                                                    r  scemi_inFifo/full_reg_i_3__4/I3
    SLICE_X197Y127       LUT6 (Prop_lut6_I3_O)        0.043     1.049 f  scemi_inFifo/full_reg_i_3__4/O
                         net (fo=5, routed)           0.368     1.417    scemi_inFifo/O1
    SLICE_X197Y125                                                    f  scemi_inFifo/scemi_rSendInvalid_i_2/I2
    SLICE_X197Y125       LUT3 (Prop_lut3_I2_O)        0.049     1.466 r  scemi_inFifo/scemi_rSendInvalid_i_2/O
                         net (fo=11, routed)          0.378     1.845    scemi_inFifo/scemi_rOddBeat$EN
    SLICE_X195Y128                                                    r  scemi_inFifo/scemi_fifoRxData_elem_3[63]_i_2/I0
    SLICE_X195Y128       LUT5 (Prop_lut5_I0_O)        0.136     1.981 r  scemi_inFifo/scemi_fifoRxData_elem_3[63]_i_2/O
                         net (fo=64, routed)          1.399     3.380    scemi_inFifo/n_0_scemi_fifoRxData_elem_3[63]_i_2
    SLICE_X170Y125                                                    r  scemi_inFifo/scemi_fifoRxData_elem_3[16]_i_1/I2
    SLICE_X170Y125       LUT4 (Prop_lut4_I2_O)        0.043     3.423 r  scemi_inFifo/scemi_fifoRxData_elem_3[16]_i_1/O
                         net (fo=1, routed)           0.000     3.423    n_194_scemi_inFifo
    SLICE_X170Y125       FDRE                                         r  scemi_fifoRxData_elem_3_reg[16]/D
  -------------------------------------------------------------------    -------------------

                         max delay                    8.000     8.000    
    SLICE_X170Y125       FDRE (Setup_fdre_C_D)        0.066     8.066    scemi_fifoRxData_elem_3_reg[16]
  -------------------------------------------------------------------
                         required time                          8.066    
                         arrival time                          -3.423    
  -------------------------------------------------------------------
                         slack                                  4.643    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  cclock
  To Clock:  cclock

Setup :            0  Failing Endpoints,  Worst Slack       12.491ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.362ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             12.491ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]/PRE
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDPE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDPE (Recov_fdpe_C_PRE)     -0.187    25.210    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         25.210    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.491    

Slack (MET) :             12.491ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.187    25.210    scemi_processor_resp_res_fifo/sGEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         25.210    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.491    

Slack (MET) :             12.524ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/PRE
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDPE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDPE (Recov_fdpe_C_PRE)     -0.154    25.243    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         25.243    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.524    

Slack (MET) :             12.524ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.243    scemi_processor_resp_res_fifo/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         25.243    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.524    

Slack (MET) :             12.524ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.243    scemi_processor_resp_res_fifo/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         25.243    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.524    

Slack (MET) :             12.524ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.676ns  (logic 0.537ns (6.996%)  route 7.139ns (93.004%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.426ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.121ns = ( 25.121 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.348ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.785    12.719    scemi_processor_resp_res_fifo/O1
    SLICE_X186Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.481    25.121    scemi_processor_resp_res_fifo/sCLK
    SLICE_X186Y155                                                    r  scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]/C
                         clock pessimism              0.348    25.469    
                         clock uncertainty           -0.072    25.397    
    SLICE_X186Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.243    scemi_processor_resp_res_fifo/sGEnqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         25.243    
                         arrival time                         -12.719    
  -------------------------------------------------------------------
                         slack                                 12.524    

Slack (MET) :             12.664ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.495ns  (logic 0.537ns (7.164%)  route 6.958ns (92.836%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.419ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.140ns = ( 25.140 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605    12.539    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.500    25.140    scemi_processor_resp_res_fifo/sCLK
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sDeqPtr_reg[0]/C
                         clock pessimism              0.322    25.462    
                         clock uncertainty           -0.072    25.390    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.187    25.203    scemi_processor_resp_res_fifo/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         25.203    
                         arrival time                         -12.539    
  -------------------------------------------------------------------
                         slack                                 12.664    

Slack (MET) :             12.697ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sDeqPtr_reg[1]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.495ns  (logic 0.537ns (7.164%)  route 6.958ns (92.836%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.419ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.140ns = ( 25.140 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605    12.539    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.500    25.140    scemi_processor_resp_res_fifo/sCLK
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sDeqPtr_reg[1]/C
                         clock pessimism              0.322    25.462    
                         clock uncertainty           -0.072    25.390    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.236    scemi_processor_resp_res_fifo/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         25.236    
                         arrival time                         -12.539    
  -------------------------------------------------------------------
                         slack                                 12.697    

Slack (MET) :             12.697ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sNotFullReg_reg/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.495ns  (logic 0.537ns (7.164%)  route 6.958ns (92.836%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.419ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.140ns = ( 25.140 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605    12.539    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.500    25.140    scemi_processor_resp_res_fifo/sCLK
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sNotFullReg_reg/C
                         clock pessimism              0.322    25.462    
                         clock uncertainty           -0.072    25.390    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.236    scemi_processor_resp_res_fifo/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         25.236    
                         arrival time                         -12.539    
  -------------------------------------------------------------------
                         slack                                 12.697    

Slack (MET) :             12.697ns  (required time - arrival time)
  Source:                 scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_resp_res_fifo/sSyncReg1_reg[0]/CLR
                            (recovery check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (cclock rise@20.000ns - cclock rise@0.000ns)
  Data Path Delay:        7.495ns  (logic 0.537ns (7.164%)  route 6.958ns (92.836%))
  Logic Levels:           3  (BUFG=1 LUT1=1 LUT2=1)
  Clock Path Skew:        0.419ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.140ns = ( 25.140 - 20.000 ) 
    Source Clock Delay      (SCD):    5.043ns
    Clock Pessimism Removal (CPR):    0.322ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.472     3.703    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.259     3.962 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.081     5.043    scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/sCLK
    SLICE_X166Y150                                                    r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X166Y150       FDCE (Prop_fdce_C_Q)         0.259     5.302 r  scemi_clk_port_scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=1, routed)           1.137     6.440    scemi_clk_port_scemi_rstgen_rstgen/Q[0]
    SLICE_X178Y150                                                    r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/I1
    SLICE_X178Y150       LUT2 (Prop_lut2_I1_O)        0.051     6.491 r  scemi_clk_port_scemi_rstgen_rstgen/scemi_clk_port_scemi_cReset_i_1/O
                         net (fo=1, routed)           3.422     9.912    scemi_clk_port_scemi_rstgen_final_reset$RST_OUT
    BUFGCTRL_X0Y8                                                     r  scemi_clk_port_scemi_cReset/I
    BUFGCTRL_X0Y8        BUFG (Prop_bufg_I_O)         0.184    10.096 r  scemi_clk_port_scemi_cReset/O
                         net (fo=4, routed)           1.795    11.891    scemi_processor_resp_res_fifo/scemi_clk_port_scemi_cReset$O
    SLICE_X187Y158                                                    r  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/I0
    SLICE_X187Y158       LUT1 (Prop_lut1_I0_O)        0.043    11.934 f  scemi_processor_resp_res_fifo/dGDeqPtr[2]_i_1__4/O
                         net (fo=45, routed)          0.605    12.539    scemi_processor_resp_res_fifo/O1
    SLICE_X188Y155       FDCE                                         f  scemi_processor_resp_res_fifo/sSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    23.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.206    23.640 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.500    25.140    scemi_processor_resp_res_fifo/sCLK
    SLICE_X188Y155                                                    r  scemi_processor_resp_res_fifo/sSyncReg1_reg[0]/C
                         clock pessimism              0.322    25.462    
                         clock uncertainty           -0.072    25.390    
    SLICE_X188Y155       FDCE (Recov_fdce_C_CLR)     -0.154    25.236    scemi_processor_resp_res_fifo/sSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         25.236    
                         arrival time                         -12.539    
  -------------------------------------------------------------------
                         slack                                 12.697    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.362ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[2]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.606ns  (logic 0.128ns (21.111%)  route 0.478ns (78.889%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.313ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.313ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.247     3.287    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.262     3.313    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[2]/C
                         clock pessimism             -0.319     2.994    
    SLICE_X189Y154       FDCE (Remov_fdce_C_CLR)     -0.069     2.925    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         -2.925    
                         arrival time                           3.287    
  -------------------------------------------------------------------
                         slack                                  0.362    

Slack (MET) :             0.362ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[1]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.606ns  (logic 0.128ns (21.111%)  route 0.478ns (78.889%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.313ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.313ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.247     3.287    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.262     3.313    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[1]/C
                         clock pessimism             -0.319     2.994    
    SLICE_X189Y154       FDCE (Remov_fdce_C_CLR)     -0.069     2.925    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.925    
                         arrival time                           3.287    
  -------------------------------------------------------------------
                         slack                                  0.362    

Slack (MET) :             0.362ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[2]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.606ns  (logic 0.128ns (21.111%)  route 0.478ns (78.889%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.313ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.313ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.247     3.287    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.262     3.313    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[2]/C
                         clock pessimism             -0.319     2.994    
    SLICE_X189Y154       FDCE (Remov_fdce_C_CLR)     -0.069     2.925    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         -2.925    
                         arrival time                           3.287    
  -------------------------------------------------------------------
                         slack                                  0.362    

Slack (MET) :             0.365ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[0]/PRE
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.606ns  (logic 0.128ns (21.111%)  route 0.478ns (78.889%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.313ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.313ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.247     3.287    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.262     3.313    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[0]/C
                         clock pessimism             -0.319     2.994    
    SLICE_X189Y154       FDPE (Remov_fdpe_C_PRE)     -0.072     2.922    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.922    
                         arrival time                           3.287    
  -------------------------------------------------------------------
                         slack                                  0.365    

Slack (MET) :             0.365ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[1]/PRE
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.606ns  (logic 0.128ns (21.111%)  route 0.478ns (78.889%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.313ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.313ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.247     3.287    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.262     3.313    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[1]/C
                         clock pessimism             -0.319     2.994    
    SLICE_X189Y154       FDPE (Remov_fdpe_C_PRE)     -0.072     2.922    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.922    
                         arrival time                           3.287    
  -------------------------------------------------------------------
                         slack                                  0.365    

Slack (MET) :             0.370ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sDeqPtr_reg[0]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.563ns  (logic 0.128ns (22.739%)  route 0.435ns (77.261%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.262ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.204     3.243    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X189Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sDeqPtr_reg[0]/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Remov_fdce_C_CLR)     -0.069     2.874    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.874    
                         arrival time                           3.243    
  -------------------------------------------------------------------
                         slack                                  0.370    

Slack (MET) :             0.370ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.563ns  (logic 0.128ns (22.739%)  route 0.435ns (77.261%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.262ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.204     3.243    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X189Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Remov_fdce_C_CLR)     -0.069     2.874    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         -2.874    
                         arrival time                           3.243    
  -------------------------------------------------------------------
                         slack                                  0.370    

Slack (MET) :             0.370ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sSyncReg1_reg[0]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.563ns  (logic 0.128ns (22.739%)  route 0.435ns (77.261%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.262ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.204     3.243    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/I1
    SLICE_X189Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sSyncReg1_reg[0]/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Remov_fdce_C_CLR)     -0.069     2.874    scemi_settabledut_dut_dutIfc_m_dut/toKeySyncQ/sSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.874    
                         arrival time                           3.243    
  -------------------------------------------------------------------
                         slack                                  0.370    

Slack (MET) :             0.370ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[0]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.563ns  (logic 0.128ns (22.739%)  route 0.435ns (77.261%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.262ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.204     3.243    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[0]/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Remov_fdce_C_CLR)     -0.069     2.874    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.874    
                         arrival time                           3.243    
  -------------------------------------------------------------------
                         slack                                  0.370    

Slack (MET) :             0.370ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
                            (rising edge-triggered cell FDCE clocked by cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[1]/CLR
                            (removal check against rising-edge clock cclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (cclock rise@0.000ns - cclock rise@0.000ns)
  Data Path Delay:        0.563ns  (logic 0.128ns (22.739%)  route 0.435ns (77.261%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.262ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.262ns
    Source Clock Delay      (SCD):    2.680ns
    Clock Pessimism Removal (CPR):    0.319ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.642     1.614    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.118     1.732 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         0.948     2.680    scemi_settabledut_dut_dutIfc_myrst/rstSync/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X185Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X185Y155       FDCE (Prop_fdce_C_Q)         0.100     2.780 r  scemi_settabledut_dut_dutIfc_myrst/rstSync/reset_hold_reg[6]/Q
                         net (fo=1, routed)           0.231     3.012    scemi_settabledut_dut_dutIfc_myrst/rstSync/OUT_RST
    SLICE_X186Y155                                                    r  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/I0
    SLICE_X186Y155       LUT1 (Prop_lut1_I0_O)        0.028     3.040 f  scemi_settabledut_dut_dutIfc_myrst/rstSync/dGDeqPtr[2]_i_1__1/O
                         net (fo=48, routed)          0.204     3.243    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/I1
    SLICE_X189Y153       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock cclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
    SLICE_X158Y114       FDCE (Prop_fdce_C_Q)         0.147     2.051 r  scemi_clk_port_scemi_clkgen/current_clk_reg/Q
                         net (fo=119, routed)         1.211     3.262    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/scemi_clk_port_scemi_clkgen$CLK_OUT
    SLICE_X189Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[1]/C
                         clock pessimism             -0.319     2.943    
    SLICE_X189Y153       FDCE (Remov_fdce_C_CLR)     -0.069     2.874    scemi_settabledut_dut_dutIfc_m_dut/toSyncQ/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.874    
                         arrival time                           3.243    
  -------------------------------------------------------------------
                         slack                                  0.370    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  core_clock
  To Clock:  core_clock

Setup :            0  Failing Endpoints,  Worst Slack        2.956ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.797ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             2.956ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_rstgen_init_reg__0/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            5.000ns  (core_clock fall@5.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.722ns  (logic 0.302ns (17.543%)  route 1.420ns (82.457%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.042ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.430ns = ( 8.430 - 5.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.981     5.417    n_0_scemi_network_status
    SLICE_X159Y130       FDCE                                         f  scemi_rstgen_init_reg__0/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013     7.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083     7.096 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789     8.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     4.669 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344     7.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083     7.096 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.334     8.430    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y130                                                    r  scemi_rstgen_init_reg__0/C  (IS_INVERTED)
                         clock pessimism              0.223     8.653    
                         clock uncertainty           -0.072     8.581    
    SLICE_X159Y130       FDCE (Recov_fdce_C_CLR)     -0.208     8.373    scemi_rstgen_init_reg__0
  -------------------------------------------------------------------
                         required time                          8.373    
                         arrival time                          -5.417    
  -------------------------------------------------------------------
                         slack                                  2.956    

Slack (MET) :             2.956ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_rstgen_inv_rstgen/rst_reg/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            5.000ns  (core_clock fall@5.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.722ns  (logic 0.302ns (17.543%)  route 1.420ns (82.457%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.042ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.430ns = ( 8.430 - 5.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.981     5.417    scemi_rstgen_inv_rstgen/I1
    SLICE_X159Y130       FDCE                                         f  scemi_rstgen_inv_rstgen/rst_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013     7.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083     7.096 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789     8.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     4.669 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344     7.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083     7.096 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.334     8.430    scemi_rstgen_inv_rstgen/scemi_rstgen_inv_clk$CLK_OUT
    SLICE_X159Y130                                                    r  scemi_rstgen_inv_rstgen/rst_reg/C  (IS_INVERTED)
                         clock pessimism              0.223     8.653    
                         clock uncertainty           -0.072     8.581    
    SLICE_X159Y130       FDCE (Recov_fdce_C_CLR)     -0.208     8.373    scemi_rstgen_inv_rstgen/rst_reg
  -------------------------------------------------------------------
                         required time                          8.373    
                         arrival time                          -5.417    
  -------------------------------------------------------------------
                         slack                                  2.956    

Slack (MET) :             6.799ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_uclkgen/CLK_VAL_OUT_reg/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        2.927ns  (logic 0.302ns (10.316%)  route 2.625ns (89.684%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.047ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.425ns = ( 13.425 - 10.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         2.187     6.622    scemi_uclkgen/I1
    SLICE_X148Y119       FDCE                                         f  scemi_uclkgen/CLK_VAL_OUT_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.329    13.425    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X148Y119                                                    r  scemi_uclkgen/CLK_VAL_OUT_reg/C
                         clock pessimism              0.223    13.648    
                         clock uncertainty           -0.072    13.576    
    SLICE_X148Y119       FDCE (Recov_fdce_C_CLR)     -0.154    13.422    scemi_uclkgen/CLK_VAL_OUT_reg
  -------------------------------------------------------------------
                         required time                         13.422    
                         arrival time                          -6.622    
  -------------------------------------------------------------------
                         slack                                  6.799    

Slack (MET) :             8.113ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clk_port_scemi_rstgen_rstgen/rst_reg/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.623ns  (logic 0.302ns (18.608%)  route 1.321ns (81.392%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.038ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.434ns = ( 13.434 - 10.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.882     5.318    scemi_clk_port_scemi_rstgen_rstgen/I1
    SLICE_X156Y114       FDCE                                         f  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    13.434    scemi_clk_port_scemi_rstgen_rstgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X156Y114                                                    r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                         clock pessimism              0.223    13.657    
                         clock uncertainty           -0.072    13.585    
    SLICE_X156Y114       FDCE (Recov_fdce_C_CLR)     -0.154    13.431    scemi_clk_port_scemi_rstgen_rstgen/rst_reg
  -------------------------------------------------------------------
                         required time                         13.431    
                         arrival time                          -5.318    
  -------------------------------------------------------------------
                         slack                                  8.113    

Slack (MET) :             8.189ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_uclkgen/current_clk_reg/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.478ns  (logic 0.302ns (20.436%)  route 1.176ns (79.564%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.423ns = ( 13.423 - 10.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.737     5.173    scemi_uclkgen/I1
    SLICE_X155Y125       FDCE                                         f  scemi_uclkgen/current_clk_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    13.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
                         clock pessimism              0.223    13.646    
                         clock uncertainty           -0.072    13.574    
    SLICE_X155Y125       FDCE (Recov_fdce_C_CLR)     -0.212    13.362    scemi_uclkgen/current_clk_reg
  -------------------------------------------------------------------
                         required time                         13.362    
                         arrival time                          -5.173    
  -------------------------------------------------------------------
                         slack                                  8.189    

Slack (MET) :             8.189ns  (required time - arrival time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clk_port_scemi_clkgen/current_clk_reg/CLR
                            (recovery check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (core_clock rise@10.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.547ns  (logic 0.302ns (19.527%)  route 1.245ns (80.473%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.038ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.434ns = ( 13.434 - 10.000 ) 
    Source Clock Delay      (SCD):    3.695ns
    Clock Pessimism Removal (CPR):    0.223ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.464     3.695    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.259     3.954 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.439     4.393    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.043     4.436 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.806     5.242    scemi_clk_port_scemi_clkgen/I1
    SLICE_X158Y114       FDCE                                         f  scemi_clk_port_scemi_clkgen/current_clk_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    12.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    13.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216     9.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    12.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    12.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.338    13.434    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
                         clock pessimism              0.223    13.657    
                         clock uncertainty           -0.072    13.585    
    SLICE_X158Y114       FDCE (Recov_fdce_C_CLR)     -0.154    13.431    scemi_clk_port_scemi_clkgen/current_clk_reg
  -------------------------------------------------------------------
                         required time                         13.431    
                         arrival time                          -5.242    
  -------------------------------------------------------------------
                         slack                                  8.189    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.797ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clk_port_scemi_clkgen/current_clk_reg/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.786ns  (logic 0.146ns (18.585%)  route 0.640ns (81.415%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.039ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.904ns
    Source Clock Delay      (SCD):    1.607ns
    Clock Pessimism Removal (CPR):    0.258ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635     1.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118     1.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228     1.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028     1.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.412     2.393    scemi_clk_port_scemi_clkgen/I1
    SLICE_X158Y114       FDCE                                         f  scemi_clk_port_scemi_clkgen/current_clk_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_clkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X158Y114                                                    r  scemi_clk_port_scemi_clkgen/current_clk_reg/C
                         clock pessimism             -0.258     1.646    
    SLICE_X158Y114       FDCE (Remov_fdce_C_CLR)     -0.050     1.596    scemi_clk_port_scemi_clkgen/current_clk_reg
  -------------------------------------------------------------------
                         required time                         -1.596    
                         arrival time                           2.393    
  -------------------------------------------------------------------
                         slack                                  0.797    

Slack (MET) :             0.797ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_uclkgen/current_clk_reg/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.755ns  (logic 0.146ns (19.344%)  route 0.609ns (80.656%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.027ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.892ns
    Source Clock Delay      (SCD):    1.607ns
    Clock Pessimism Removal (CPR):    0.258ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635     1.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118     1.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228     1.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028     1.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.381     2.362    scemi_uclkgen/I1
    SLICE_X155Y125       FDCE                                         f  scemi_uclkgen/current_clk_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
                         clock pessimism             -0.258     1.634    
    SLICE_X155Y125       FDCE (Remov_fdce_C_CLR)     -0.069     1.565    scemi_uclkgen/current_clk_reg
  -------------------------------------------------------------------
                         required time                         -1.565    
                         arrival time                           2.362    
  -------------------------------------------------------------------
                         slack                                  0.797    

Slack (MET) :             0.833ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_clk_port_scemi_rstgen_rstgen/rst_reg/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        0.822ns  (logic 0.146ns (17.763%)  route 0.676ns (82.237%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.039ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.904ns
    Source Clock Delay      (SCD):    1.607ns
    Clock Pessimism Removal (CPR):    0.258ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635     1.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118     1.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228     1.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028     1.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.448     2.429    scemi_clk_port_scemi_rstgen_rstgen/I1
    SLICE_X156Y114       FDCE                                         f  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.862     1.904    scemi_clk_port_scemi_rstgen_rstgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X156Y114                                                    r  scemi_clk_port_scemi_rstgen_rstgen/rst_reg/C
                         clock pessimism             -0.258     1.646    
    SLICE_X156Y114       FDCE (Remov_fdce_C_CLR)     -0.050     1.596    scemi_clk_port_scemi_rstgen_rstgen/rst_reg
  -------------------------------------------------------------------
                         required time                         -1.596    
                         arrival time                           2.429    
  -------------------------------------------------------------------
                         slack                                  0.833    

Slack (MET) :             1.581ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_uclkgen/CLK_VAL_OUT_reg/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (core_clock rise@0.000ns - core_clock rise@0.000ns)
  Data Path Delay:        1.560ns  (logic 0.146ns (9.357%)  route 1.414ns (90.643%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.029ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.894ns
    Source Clock Delay      (SCD):    1.607ns
    Clock Pessimism Removal (CPR):    0.258ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635     1.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118     1.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228     1.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028     1.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         1.187     3.167    scemi_uclkgen/I1
    SLICE_X148Y119       FDCE                                         f  scemi_uclkgen/CLK_VAL_OUT_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock rise edge)
                                                      0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.852     1.894    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X148Y119                                                    r  scemi_uclkgen/CLK_VAL_OUT_reg/C
                         clock pessimism             -0.258     1.636    
    SLICE_X148Y119       FDCE (Remov_fdce_C_CLR)     -0.050     1.586    scemi_uclkgen/CLK_VAL_OUT_reg
  -------------------------------------------------------------------
                         required time                         -1.586    
                         arrival time                           3.167    
  -------------------------------------------------------------------
                         slack                                  1.581    

Slack (MET) :             5.846ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_rstgen_init_reg__0/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            -5.000ns  (core_clock fall@5.000ns - core_clock rise@10.000ns)
  Data Path Delay:        0.892ns  (logic 0.146ns (16.376%)  route 0.746ns (83.624%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.034ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.899ns = ( 6.899 - 5.000 ) 
    Source Clock Delay      (SCD):    1.607ns = ( 11.607 - 10.000 ) 
    Clock Pessimism Removal (CPR):    0.258ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946    10.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026    10.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766    11.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925     9.813 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133    10.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026    10.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635    11.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118    11.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228    11.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028    11.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.518    12.499    n_0_scemi_network_status
    SLICE_X159Y130       FDCE                                         f  scemi_rstgen_init_reg__0/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     6.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     7.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267     4.811 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     6.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.857     6.899    scemi_scemi_clkgen_clkout0buf$O
    SLICE_X159Y130                                                    r  scemi_rstgen_init_reg__0/C  (IS_INVERTED)
                         clock pessimism             -0.258     6.641    
                         clock uncertainty            0.072     6.713    
    SLICE_X159Y130       FDCE (Remov_fdce_C_CLR)     -0.061     6.652    scemi_rstgen_init_reg__0
  -------------------------------------------------------------------
                         required time                         -6.652    
                         arrival time                          12.499    
  -------------------------------------------------------------------
                         slack                                  5.846    

Slack (MET) :             5.846ns  (arrival time - required time)
  Source:                 scemi_network_status/rstSync/reset_hold_reg[4]/C
                            (rising edge-triggered cell FDCE clocked by core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_rstgen_inv_rstgen/rst_reg/CLR
                            (removal check against rising-edge clock core_clock  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            -5.000ns  (core_clock fall@5.000ns - core_clock rise@10.000ns)
  Data Path Delay:        0.892ns  (logic 0.146ns (16.376%)  route 0.746ns (83.624%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.034ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.899ns = ( 6.899 - 5.000 ) 
    Source Clock Delay      (SCD):    1.607ns = ( 11.607 - 10.000 ) 
    Clock Pessimism Removal (CPR):    0.258ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock core_clock rise edge)
                                                     10.000    10.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    10.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946    10.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026    10.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766    11.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925     9.813 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133    10.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026    10.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.635    11.607    scemi_network_status/rstSync/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/reset_hold_reg[4]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X160Y122       FDCE (Prop_fdce_C_Q)         0.118    11.725 r  scemi_network_status/rstSync/reset_hold_reg[4]/Q
                         net (fo=1, routed)           0.228    11.953    scemi_network_status/rstSync/OUT_RST
    SLICE_X160Y122                                                    r  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/I0
    SLICE_X160Y122       LUT1 (Prop_lut1_I0_O)        0.028    11.981 f  scemi_network_status/rstSync/scemi_init_state_cycle_stamp[0]_i_1/O
                         net (fo=169, routed)         0.518    12.499    scemi_rstgen_inv_rstgen/I1
    SLICE_X159Y130       FDCE                                         f  scemi_rstgen_inv_rstgen/rst_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock core_clock fall edge)
                                                      5.000     5.000 f  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     5.000 f  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     6.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     f  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     7.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   f  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267     4.811 f  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     6.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     f  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     6.042 f  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.857     6.899    scemi_rstgen_inv_rstgen/scemi_rstgen_inv_clk$CLK_OUT
    SLICE_X159Y130                                                    r  scemi_rstgen_inv_rstgen/rst_reg/C  (IS_INVERTED)
                         clock pessimism             -0.258     6.641    
                         clock uncertainty            0.072     6.713    
    SLICE_X159Y130       FDCE (Remov_fdce_C_CLR)     -0.061     6.652    scemi_rstgen_inv_rstgen/rst_reg
  -------------------------------------------------------------------
                         required time                         -6.652    
                         arrival time                          12.499    
  -------------------------------------------------------------------
                         slack                                  5.846    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  my_clk_usr
  To Clock:  my_clk_usr

Setup :            0  Failing Endpoints,  Worst Slack        6.830ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        1.540ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             6.830ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[0]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.843ns  (logic 0.266ns (9.355%)  route 2.577ns (90.645%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.289ns = ( 7.711 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.753ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.923    -0.150    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X189Y155       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.310     7.711    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X189Y155                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[0]/C
                         clock pessimism             -0.753     6.958    
                         clock uncertainty           -0.066     6.892    
    SLICE_X189Y155       FDCE (Recov_fdce_C_CLR)     -0.212     6.680    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                          6.680    
                         arrival time                           0.150    
  -------------------------------------------------------------------
                         slack                                  6.830    

Slack (MET) :             6.937ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.290ns = ( 7.710 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.728ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840    -0.234    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.309     7.710    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
                         clock pessimism             -0.728     6.982    
                         clock uncertainty           -0.066     6.916    
    SLICE_X187Y154       FDCE (Recov_fdce_C_CLR)     -0.212     6.704    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                          6.704    
                         arrival time                           0.234    
  -------------------------------------------------------------------
                         slack                                  6.937    

Slack (MET) :             6.937ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.290ns = ( 7.710 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.728ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840    -0.234    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.309     7.710    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/C
                         clock pessimism             -0.728     6.982    
                         clock uncertainty           -0.066     6.916    
    SLICE_X187Y154       FDCE (Recov_fdce_C_CLR)     -0.212     6.704    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          6.704    
                         arrival time                           0.234    
  -------------------------------------------------------------------
                         slack                                  6.937    

Slack (MET) :             6.937ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.290ns = ( 7.710 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.728ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840    -0.234    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.309     7.710    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/C
                         clock pessimism             -0.728     6.982    
                         clock uncertainty           -0.066     6.916    
    SLICE_X187Y154       FDCE (Recov_fdce_C_CLR)     -0.212     6.704    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                          6.704    
                         arrival time                           0.234    
  -------------------------------------------------------------------
                         slack                                  6.937    

Slack (MET) :             6.937ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.290ns = ( 7.710 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.728ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840    -0.234    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.309     7.710    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/C
                         clock pessimism             -0.728     6.982    
                         clock uncertainty           -0.066     6.916    
    SLICE_X187Y154       FDCE (Recov_fdce_C_CLR)     -0.212     6.704    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                          6.704    
                         arrival time                           0.234    
  -------------------------------------------------------------------
                         slack                                  6.937    

Slack (MET) :             6.937ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.759ns  (logic 0.266ns (9.640%)  route 2.493ns (90.360%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.025ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.290ns = ( 7.710 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.728ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.840    -0.234    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.309     7.710    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/C
                         clock pessimism             -0.728     6.982    
                         clock uncertainty           -0.066     6.916    
    SLICE_X187Y154       FDCE (Recov_fdce_C_CLR)     -0.212     6.704    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                          6.704    
                         arrival time                           0.234    
  -------------------------------------------------------------------
                         slack                                  6.937    

Slack (MET) :             6.940ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/PRE
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.758ns  (logic 0.266ns (9.645%)  route 2.492ns (90.355%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.289ns = ( 7.711 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.753ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.838    -0.235    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.310     7.711    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/C
                         clock pessimism             -0.753     6.958    
                         clock uncertainty           -0.066     6.892    
    SLICE_X188Y154       FDPE (Recov_fdpe_C_PRE)     -0.187     6.705    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                          6.705    
                         arrival time                           0.235    
  -------------------------------------------------------------------
                         slack                                  6.940    

Slack (MET) :             6.973ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/PRE
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.758ns  (logic 0.266ns (9.645%)  route 2.492ns (90.355%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.289ns = ( 7.711 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.753ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.838    -0.235    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.310     7.711    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/C
                         clock pessimism             -0.753     6.958    
                         clock uncertainty           -0.066     6.892    
    SLICE_X188Y154       FDPE (Recov_fdpe_C_PRE)     -0.154     6.738    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                          6.738    
                         arrival time                           0.235    
  -------------------------------------------------------------------
                         slack                                  6.973    

Slack (MET) :             6.973ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.758ns  (logic 0.266ns (9.645%)  route 2.492ns (90.355%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.289ns = ( 7.711 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.753ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.838    -0.235    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.310     7.711    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/C
                         clock pessimism             -0.753     6.958    
                         clock uncertainty           -0.066     6.892    
    SLICE_X188Y154       FDCE (Recov_fdce_C_CLR)     -0.154     6.738    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                          6.738    
                         arrival time                           0.235    
  -------------------------------------------------------------------
                         slack                                  6.973    

Slack (MET) :             6.973ns  (required time - arrival time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/CLR
                            (recovery check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            10.000ns  (my_clk_usr rise@10.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        2.758ns  (logic 0.266ns (9.645%)  route 2.492ns (90.355%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.049ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    -2.289ns = ( 7.711 - 10.000 ) 
    Source Clock Delay      (SCD):    -2.993ns
    Clock Pessimism Removal (CPR):    -0.753ns
  Clock Uncertainty:      0.066ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           1.081     1.081    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -7.073    -5.992 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.461    -4.531    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.093    -4.438 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.445    -2.993    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.223    -2.770 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.654    -2.116    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.043    -2.073 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.838    -0.235    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                     10.000    10.000 r  
    E19                  IBUFDS                       0.000    10.000 r  sys_clk/O
                         net (fo=1, routed)           0.986    10.986    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -6.020     4.966 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           1.352     6.318    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.083     6.401 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         1.310     7.711    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/C
                         clock pessimism             -0.753     6.958    
                         clock uncertainty           -0.066     6.892    
    SLICE_X188Y154       FDCE (Recov_fdce_C_CLR)     -0.154     6.738    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          6.738    
                         arrival time                           0.235    
  -------------------------------------------------------------------
                         slack                                  6.973    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.540ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.526ns  (logic 0.128ns (8.389%)  route 1.398ns (91.611%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.035     0.643    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]/C
                         clock pessimism              0.155    -0.847    
    SLICE_X188Y154       FDCE (Remov_fdce_C_CLR)     -0.050    -0.897    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                          0.897    
                         arrival time                           0.643    
  -------------------------------------------------------------------
                         slack                                  1.540    

Slack (MET) :             1.540ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.526ns  (logic 0.128ns (8.389%)  route 1.398ns (91.611%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.035     0.643    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]/C
                         clock pessimism              0.155    -0.847    
    SLICE_X188Y154       FDCE (Remov_fdce_C_CLR)     -0.050    -0.897    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          0.897    
                         arrival time                           0.643    
  -------------------------------------------------------------------
                         slack                                  1.540    

Slack (MET) :             1.540ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[2]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.526ns  (logic 0.128ns (8.389%)  route 1.398ns (91.611%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.035     0.643    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[2]/C
                         clock pessimism              0.155    -0.847    
    SLICE_X188Y154       FDCE (Remov_fdce_C_CLR)     -0.050    -0.897    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                          0.897    
                         arrival time                           0.643    
  -------------------------------------------------------------------
                         slack                                  1.540    

Slack (MET) :             1.542ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/PRE
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.526ns  (logic 0.128ns (8.389%)  route 1.398ns (91.611%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.035     0.643    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]/C
                         clock pessimism              0.155    -0.847    
    SLICE_X188Y154       FDPE (Remov_fdpe_C_PRE)     -0.052    -0.899    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                          0.899    
                         arrival time                           0.643    
  -------------------------------------------------------------------
                         slack                                  1.542    

Slack (MET) :             1.542ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/PRE
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.526ns  (logic 0.128ns (8.389%)  route 1.398ns (91.611%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.036ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.002ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.155ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.035     0.643    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X188Y154       FDPE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.882    -1.002    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X188Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]/C
                         clock pessimism              0.155    -0.847    
    SLICE_X188Y154       FDPE (Remov_fdpe_C_PRE)     -0.052    -0.899    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                          0.899    
                         arrival time                           0.643    
  -------------------------------------------------------------------
                         slack                                  1.542    

Slack (MET) :             1.578ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.523ns  (logic 0.128ns (8.402%)  route 1.395ns (91.598%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.014ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.033     0.640    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]/C
                         clock pessimism              0.134    -0.869    
    SLICE_X187Y154       FDCE (Remov_fdce_C_CLR)     -0.069    -0.938    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                          0.938    
                         arrival time                           0.640    
  -------------------------------------------------------------------
                         slack                                  1.578    

Slack (MET) :             1.578ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.523ns  (logic 0.128ns (8.402%)  route 1.395ns (91.598%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.014ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.033     0.640    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]/C
                         clock pessimism              0.134    -0.869    
    SLICE_X187Y154       FDCE (Remov_fdce_C_CLR)     -0.069    -0.938    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                          0.938    
                         arrival time                           0.640    
  -------------------------------------------------------------------
                         slack                                  1.578    

Slack (MET) :             1.578ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.523ns  (logic 0.128ns (8.402%)  route 1.395ns (91.598%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.014ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.033     0.640    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg/C
                         clock pessimism              0.134    -0.869    
    SLICE_X187Y154       FDCE (Remov_fdce_C_CLR)     -0.069    -0.938    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                          0.938    
                         arrival time                           0.640    
  -------------------------------------------------------------------
                         slack                                  1.578    

Slack (MET) :             1.578ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.523ns  (logic 0.128ns (8.402%)  route 1.395ns (91.598%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.014ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.033     0.640    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]/C
                         clock pessimism              0.134    -0.869    
    SLICE_X187Y154       FDCE (Remov_fdce_C_CLR)     -0.069    -0.938    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                          0.938    
                         arrival time                           0.640    
  -------------------------------------------------------------------
                         slack                                  1.578    

Slack (MET) :             1.578ns  (arrival time - required time)
  Source:                 scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
                            (rising edge-triggered cell FDCE clocked by my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Destination:            scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/CLR
                            (removal check against rising-edge clock my_clk_usr  {rise@0.000ns fall@5.000ns period=10.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (my_clk_usr rise@0.000ns - my_clk_usr rise@0.000ns)
  Data Path Delay:        1.523ns  (logic 0.128ns (8.402%)  route 1.395ns (91.598%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.014ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    -1.003ns
    Source Clock Delay      (SCD):    -0.883ns
    Clock Pessimism Removal (CPR):    -0.134ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.503     0.503    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.734    -2.231 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.644    -1.587    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.026    -1.561 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.678    -0.883    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y153                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X187Y153       FDCE (Prop_fdce_C_Q)         0.100    -0.783 r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/reset_hold_reg[5]/Q
                         net (fo=9, routed)           0.363    -0.420    scemi_settabledut_dut_dutIfc_m_dut/rst_usr/rst_usr$OUT_RST
    SLICE_X182Y160                                                    r  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/I0
    SLICE_X182Y160       LUT1 (Prop_lut1_I0_O)        0.028    -0.392 f  scemi_settabledut_dut_dutIfc_m_dut/rst_usr/dGDeqPtr[2]_i_1/O
                         net (fo=216, routed)         1.033     0.640    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/I1
    SLICE_X187Y154       FDCE                                         f  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock my_clk_usr rise edge)
                                                      0.000     0.000 r  
    E19                  IBUFDS                       0.000     0.000 r  sys_clk/O
                         net (fo=1, routed)           0.553     0.553    sys_clk$O
    MMCME2_ADV_X1Y5                                                   r  usrClk_mmcm_pll/CLKIN1
    MMCME2_ADV_X1Y5      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -3.160    -2.607 r  usrClk_mmcm_pll/CLKOUT0
                         net (fo=1, routed)           0.693    -1.914    usrClk_mmcm_pll$CLKOUT0
    BUFGCTRL_X0Y16                                                    r  usrClk_mmcm_clkout0buffer/I
    BUFGCTRL_X0Y16       BUFG (Prop_bufg_I_O)         0.030    -1.884 r  usrClk_mmcm_clkout0buffer/O
                         net (fo=245, routed)         0.881    -1.003    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/usrClk_mmcm_clkout0buffer$O
    SLICE_X187Y154                                                    r  scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]/C
                         clock pessimism              0.134    -0.869    
    SLICE_X187Y154       FDCE (Remov_fdce_C_CLR)     -0.069    -0.938    scemi_settabledut_dut_dutIfc_m_dut/fromSyncQ/sSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                          0.938    
                         arrival time                           0.640    
  -------------------------------------------------------------------
                         slack                                  1.578    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  noc_clk
  To Clock:  noc_clk

Setup :            0  Failing Endpoints,  Worst Slack        0.919ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        1.981ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.919ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncPulse_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.422ns  (logic 0.309ns (4.812%)  route 6.113ns (95.188%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.353ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 11.438 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.078    10.363    scemi_settabledut_dut_prb_control_control_in_ending_reset/I1
    SLICE_X164Y141       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncPulse_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.342    11.438    scemi_settabledut_dut_prb_control_control_in_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X164Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncPulse_reg/C
                         clock pessimism              0.150    11.588    
                         clock uncertainty           -0.063    11.525    
    SLICE_X164Y141       FDCE (Recov_fdce_C_CLR)     -0.243    11.282    scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncPulse_reg
  -------------------------------------------------------------------
                         required time                         11.282    
                         arrival time                         -10.363    
  -------------------------------------------------------------------
                         slack                                  0.919    

Slack (MET) :             0.919ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncPulse_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.422ns  (logic 0.309ns (4.812%)  route 6.113ns (95.188%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.353ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.438ns = ( 11.438 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.078    10.363    scemi_settabledut_dut_prb_control_control_in_starting_reset/I1
    SLICE_X164Y141       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncPulse_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.342    11.438    scemi_settabledut_dut_prb_control_control_in_starting_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X164Y141                                                    r  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncPulse_reg/C
                         clock pessimism              0.150    11.588    
                         clock uncertainty           -0.063    11.525    
    SLICE_X164Y141       FDCE (Recov_fdce_C_CLR)     -0.243    11.282    scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncPulse_reg
  -------------------------------------------------------------------
                         required time                         11.282    
                         arrival time                         -10.363    
  -------------------------------------------------------------------
                         slack                                  0.919    

Slack (MET) :             0.922ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg1_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.415ns  (logic 0.309ns (4.817%)  route 6.106ns (95.183%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.299ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.492ns = ( 11.492 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.072    10.356    scemi_settabledut_dut_prb_control_control_in_ending_reset/I1
    SLICE_X167Y139       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg1_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.396    11.492    scemi_settabledut_dut_prb_control_control_in_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X167Y139                                                    r  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg1_reg/C
                         clock pessimism              0.150    11.642    
                         clock uncertainty           -0.063    11.579    
    SLICE_X167Y139       FDCE (Recov_fdce_C_CLR)     -0.301    11.278    scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         11.278    
                         arrival time                         -10.356    
  -------------------------------------------------------------------
                         slack                                  0.922    

Slack (MET) :             0.922ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg2_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.415ns  (logic 0.309ns (4.817%)  route 6.106ns (95.183%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.299ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.492ns = ( 11.492 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.072    10.356    scemi_settabledut_dut_prb_control_control_in_ending_reset/I1
    SLICE_X167Y139       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg2_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.396    11.492    scemi_settabledut_dut_prb_control_control_in_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X167Y139                                                    r  scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg2_reg/C
                         clock pessimism              0.150    11.642    
                         clock uncertainty           -0.063    11.579    
    SLICE_X167Y139       FDCE (Recov_fdce_C_CLR)     -0.301    11.278    scemi_settabledut_dut_prb_control_control_in_ending_reset/dSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         11.278    
                         arrival time                         -10.356    
  -------------------------------------------------------------------
                         slack                                  0.922    

Slack (MET) :             0.922ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg1_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.415ns  (logic 0.309ns (4.817%)  route 6.106ns (95.183%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.299ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.492ns = ( 11.492 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.072    10.356    scemi_settabledut_dut_prb_control_control_in_starting_reset/I1
    SLICE_X167Y139       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg1_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.396    11.492    scemi_settabledut_dut_prb_control_control_in_starting_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X167Y139                                                    r  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg1_reg/C
                         clock pessimism              0.150    11.642    
                         clock uncertainty           -0.063    11.579    
    SLICE_X167Y139       FDCE (Recov_fdce_C_CLR)     -0.301    11.278    scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         11.278    
                         arrival time                         -10.356    
  -------------------------------------------------------------------
                         slack                                  0.922    

Slack (MET) :             0.922ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg2_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.415ns  (logic 0.309ns (4.817%)  route 6.106ns (95.183%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.299ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.492ns = ( 11.492 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.150ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        3.072    10.356    scemi_settabledut_dut_prb_control_control_in_starting_reset/I1
    SLICE_X167Y139       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg2_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.396    11.492    scemi_settabledut_dut_prb_control_control_in_starting_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X167Y139                                                    r  scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg2_reg/C
                         clock pessimism              0.150    11.642    
                         clock uncertainty           -0.063    11.579    
    SLICE_X167Y139       FDCE (Recov_fdce_C_CLR)     -0.301    11.278    scemi_settabledut_dut_prb_control_control_in_starting_reset/dSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         11.278    
                         arrival time                         -10.356    
  -------------------------------------------------------------------
                         slack                                  0.922    

Slack (MET) :             1.084ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_shutdown_ctrl_in_buffer_empty_sp/sToggleReg_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.156ns  (logic 0.309ns (5.019%)  route 5.847ns (94.981%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.396ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.397ns = ( 11.397 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.148ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        2.813    10.097    scemi_shutdown_ctrl_in_buffer_empty_sp/I1
    SLICE_X181Y151       FDCE                                         f  scemi_shutdown_ctrl_in_buffer_empty_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.301    11.397    scemi_shutdown_ctrl_in_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y151                                                    r  scemi_shutdown_ctrl_in_buffer_empty_sp/sToggleReg_reg/C
                         clock pessimism              0.148    11.545    
                         clock uncertainty           -0.063    11.482    
    SLICE_X181Y151       FDCE (Recov_fdce_C_CLR)     -0.301    11.181    scemi_shutdown_ctrl_in_buffer_empty_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         11.181    
                         arrival time                         -10.097    
  -------------------------------------------------------------------
                         slack                                  1.084    

Slack (MET) :             1.084ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_shutdown_ctrl_in_buffer_full_sp/sToggleReg_reg/CLR
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.156ns  (logic 0.309ns (5.019%)  route 5.847ns (94.981%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.396ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.397ns = ( 11.397 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.148ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        2.813    10.097    scemi_shutdown_ctrl_in_buffer_full_sp/I1
    SLICE_X181Y151       FDCE                                         f  scemi_shutdown_ctrl_in_buffer_full_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.301    11.397    scemi_shutdown_ctrl_in_buffer_full_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y151                                                    r  scemi_shutdown_ctrl_in_buffer_full_sp/sToggleReg_reg/C
                         clock pessimism              0.148    11.545    
                         clock uncertainty           -0.063    11.482    
    SLICE_X181Y151       FDCE (Recov_fdce_C_CLR)     -0.301    11.181    scemi_shutdown_ctrl_in_buffer_full_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         11.181    
                         arrival time                         -10.097    
  -------------------------------------------------------------------
                         slack                                  1.084    

Slack (MET) :             1.118ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg1_reg/PRE
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.156ns  (logic 0.309ns (5.019%)  route 5.847ns (94.981%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.396ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.397ns = ( 11.397 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.148ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        2.813    10.097    scemi_shutdown_ctrl_in_buffer_empty_sp/I1
    SLICE_X181Y151       FDPE                                         f  scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.301    11.397    scemi_shutdown_ctrl_in_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y151                                                    r  scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg1_reg/C
                         clock pessimism              0.148    11.545    
                         clock uncertainty           -0.063    11.482    
    SLICE_X181Y151       FDPE (Recov_fdpe_C_PRE)     -0.267    11.215    scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         11.215    
                         arrival time                         -10.097    
  -------------------------------------------------------------------
                         slack                                  1.118    

Slack (MET) :             1.118ns  (required time - arrival time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg2_reg/PRE
                            (recovery check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            8.000ns  (noc_clk rise@8.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        6.156ns  (logic 0.309ns (5.019%)  route 5.847ns (94.981%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        -0.396ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    3.397ns = ( 11.397 - 8.000 ) 
    Source Clock Delay      (SCD):    3.941ns
    Clock Pessimism Removal (CPR):    0.148ns
  Clock Uncertainty:      0.063ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.104ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.710     3.941    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.259     4.200 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         3.035     7.235    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.050     7.285 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        2.813    10.097    scemi_shutdown_ctrl_in_buffer_empty_sp/I1
    SLICE_X181Y151       FDPE                                         f  scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg2_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    8.000     8.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     8.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    10.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    10.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.301    11.397    scemi_shutdown_ctrl_in_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X181Y151                                                    r  scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg2_reg/C
                         clock pessimism              0.148    11.545    
                         clock uncertainty           -0.063    11.482    
    SLICE_X181Y151       FDPE (Recov_fdpe_C_PRE)     -0.267    11.215    scemi_shutdown_ctrl_in_buffer_empty_sp/sSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         11.215    
                         arrival time                         -10.097    
  -------------------------------------------------------------------
                         slack                                  1.118    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.981ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_fifoRxData_dInReset_pre_isInReset_reg/PRE
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.111ns  (logic 0.146ns (6.915%)  route 1.965ns (93.085%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.182ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.983ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.734     3.555    scemi_epReset250/I1
    SLICE_X189Y126                                                    r  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/I1
    SLICE_X189Y126       LUT2 (Prop_lut2_I1_O)        0.028     3.583 f  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/O
                         net (fo=2, routed)           0.232     3.814    n_2_scemi_epReset250
    SLICE_X190Y128       FDPE                                         f  scemi_fifoRxData_dInReset_pre_isInReset_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.941     1.983    scemi_clkgen_clkout0buffer$O
    SLICE_X190Y128                                                    r  scemi_fifoRxData_dInReset_pre_isInReset_reg/C
                         clock pessimism             -0.098     1.885    
    SLICE_X190Y128       FDPE (Remov_fdpe_C_PRE)     -0.052     1.833    scemi_fifoRxData_dInReset_pre_isInReset_reg
  -------------------------------------------------------------------
                         required time                         -1.833    
                         arrival time                           3.814    
  -------------------------------------------------------------------
                         slack                                  1.981    

Slack (MET) :             2.585ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_buffer_empty_sp/sToggleReg_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.670ns  (logic 0.150ns (5.617%)  route 2.520ns (94.383%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.194ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.995ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.698     4.373    scemi_setkey_inport_buffer_empty_sp/I1
    SLICE_X193Y145       FDCE                                         f  scemi_setkey_inport_buffer_empty_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.953     1.995    scemi_setkey_inport_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X193Y145                                                    r  scemi_setkey_inport_buffer_empty_sp/sToggleReg_reg/C
                         clock pessimism             -0.098     1.897    
    SLICE_X193Y145       FDCE (Remov_fdce_C_CLR)     -0.109     1.788    scemi_setkey_inport_buffer_empty_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         -1.788    
                         arrival time                           4.373    
  -------------------------------------------------------------------
                         slack                                  2.585    

Slack (MET) :             2.690ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_buffer_empty_sp/sSyncReg1_reg/PRE
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.792ns  (logic 0.150ns (5.372%)  route 2.642ns (94.628%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.194ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.995ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.820     4.495    scemi_setkey_inport_buffer_empty_sp/I1
    SLICE_X190Y145       FDPE                                         f  scemi_setkey_inport_buffer_empty_sp/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.953     1.995    scemi_setkey_inport_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X190Y145                                                    r  scemi_setkey_inport_buffer_empty_sp/sSyncReg1_reg/C
                         clock pessimism             -0.098     1.897    
    SLICE_X190Y145       FDPE (Remov_fdpe_C_PRE)     -0.092     1.805    scemi_setkey_inport_buffer_empty_sp/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         -1.805    
                         arrival time                           4.495    
  -------------------------------------------------------------------
                         slack                                  2.690    

Slack (MET) :             2.690ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_buffer_empty_sp/sSyncReg2_reg/PRE
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.792ns  (logic 0.150ns (5.372%)  route 2.642ns (94.628%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.194ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.995ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.820     4.495    scemi_setkey_inport_buffer_empty_sp/I1
    SLICE_X190Y145       FDPE                                         f  scemi_setkey_inport_buffer_empty_sp/sSyncReg2_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.953     1.995    scemi_setkey_inport_buffer_empty_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X190Y145                                                    r  scemi_setkey_inport_buffer_empty_sp/sSyncReg2_reg/C
                         clock pessimism             -0.098     1.897    
    SLICE_X190Y145       FDPE (Remov_fdpe_C_PRE)     -0.092     1.805    scemi_setkey_inport_buffer_empty_sp/sSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         -1.805    
                         arrival time                           4.495    
  -------------------------------------------------------------------
                         slack                                  2.690    

Slack (MET) :             2.757ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_buffer_full_sp/sToggleReg_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.842ns  (logic 0.150ns (5.278%)  route 2.692ns (94.722%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.194ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.995ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.098ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.870     4.545    scemi_setkey_inport_buffer_full_sp/I1
    SLICE_X195Y145       FDCE                                         f  scemi_setkey_inport_buffer_full_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.953     1.995    scemi_setkey_inport_buffer_full_sp/scemi_clkgen_clkout0buffer$O
    SLICE_X195Y145                                                    r  scemi_setkey_inport_buffer_full_sp/sToggleReg_reg/C
                         clock pessimism             -0.098     1.897    
    SLICE_X195Y145       FDCE (Remov_fdce_C_CLR)     -0.109     1.788    scemi_setkey_inport_buffer_full_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         -1.788    
                         arrival time                           4.545    
  -------------------------------------------------------------------
                         slack                                  2.757    

Slack (MET) :             2.783ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_ending_reset/dSyncPulse_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.834ns  (logic 0.150ns (5.293%)  route 2.684ns (94.707%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.922ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.861     4.537    scemi_setkey_inport_ending_reset/I1
    SLICE_X192Y158       FDCE                                         f  scemi_setkey_inport_ending_reset/dSyncPulse_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.880     1.922    scemi_setkey_inport_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X192Y158                                                    r  scemi_setkey_inport_ending_reset/dSyncPulse_reg/C
                         clock pessimism             -0.078     1.844    
    SLICE_X192Y158       FDCE (Remov_fdce_C_CLR)     -0.090     1.754    scemi_setkey_inport_ending_reset/dSyncPulse_reg
  -------------------------------------------------------------------
                         required time                         -1.754    
                         arrival time                           4.537    
  -------------------------------------------------------------------
                         slack                                  2.783    

Slack (MET) :             2.783ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_ending_reset/dSyncReg1_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.834ns  (logic 0.150ns (5.293%)  route 2.684ns (94.707%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.922ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.861     4.537    scemi_setkey_inport_ending_reset/I1
    SLICE_X192Y158       FDCE                                         f  scemi_setkey_inport_ending_reset/dSyncReg1_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.880     1.922    scemi_setkey_inport_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X192Y158                                                    r  scemi_setkey_inport_ending_reset/dSyncReg1_reg/C
                         clock pessimism             -0.078     1.844    
    SLICE_X192Y158       FDCE (Remov_fdce_C_CLR)     -0.090     1.754    scemi_setkey_inport_ending_reset/dSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         -1.754    
                         arrival time                           4.537    
  -------------------------------------------------------------------
                         slack                                  2.783    

Slack (MET) :             2.783ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_ending_reset/dSyncReg2_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.834ns  (logic 0.150ns (5.293%)  route 2.684ns (94.707%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.922ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.861     4.537    scemi_setkey_inport_ending_reset/I1
    SLICE_X192Y158       FDCE                                         f  scemi_setkey_inport_ending_reset/dSyncReg2_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.880     1.922    scemi_setkey_inport_ending_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X192Y158                                                    r  scemi_setkey_inport_ending_reset/dSyncReg2_reg/C
                         clock pessimism             -0.078     1.844    
    SLICE_X192Y158       FDCE (Remov_fdce_C_CLR)     -0.090     1.754    scemi_setkey_inport_ending_reset/dSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         -1.754    
                         arrival time                           4.537    
  -------------------------------------------------------------------
                         slack                                  2.783    

Slack (MET) :             2.783ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_starting_reset/dSyncPulse_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.834ns  (logic 0.150ns (5.293%)  route 2.684ns (94.707%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.922ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.861     4.537    scemi_setkey_inport_starting_reset/I1
    SLICE_X192Y158       FDCE                                         f  scemi_setkey_inport_starting_reset/dSyncPulse_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.880     1.922    scemi_setkey_inport_starting_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X192Y158                                                    r  scemi_setkey_inport_starting_reset/dSyncPulse_reg/C
                         clock pessimism             -0.078     1.844    
    SLICE_X192Y158       FDCE (Remov_fdce_C_CLR)     -0.090     1.754    scemi_setkey_inport_starting_reset/dSyncPulse_reg
  -------------------------------------------------------------------
                         required time                         -1.754    
                         arrival time                           4.537    
  -------------------------------------------------------------------
                         slack                                  2.783    

Slack (MET) :             2.783ns  (arrival time - required time)
  Source:                 scemi_epReset125/reset_hold_reg[3]_rep__0/C
                            (rising edge-triggered cell FDCE clocked by noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:            scemi_setkey_inport_starting_reset/dSyncReg1_reg/CLR
                            (removal check against rising-edge clock noc_clk  {rise@0.000ns fall@4.000ns period=8.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (noc_clk rise@0.000ns - noc_clk rise@0.000ns)
  Data Path Delay:        2.834ns  (logic 0.150ns (5.293%)  route 2.684ns (94.707%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.141ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    1.922ns
    Source Clock Delay      (SCD):    1.703ns
    Clock Pessimism Removal (CPR):    0.078ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.731     1.703    scemi_epReset125/scemi_clkgen_clkout0buffer$O
    SLICE_X168Y97                                                     r  scemi_epReset125/reset_hold_reg[3]_rep__0/C
  -------------------------------------------------------------------    -------------------
    SLICE_X168Y97        FDCE (Prop_fdce_C_Q)         0.118     1.821 r  scemi_epReset125/reset_hold_reg[3]_rep__0/Q
                         net (fo=139, routed)         1.823     3.644    scemi_epReset125/O2
    SLICE_X201Y121                                                    r  scemi_epReset125/route_from_dma_i_1/I0
    SLICE_X201Y121       LUT1 (Prop_lut1_I0_O)        0.032     3.676 f  scemi_epReset125/route_from_dma_i_1/O
                         net (fo=1261, routed)        0.861     4.537    scemi_setkey_inport_starting_reset/I1
    SLICE_X192Y158       FDCE                                         f  scemi_setkey_inport_starting_reset/dSyncReg1_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock noc_clk rise edge)    0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.880     1.922    scemi_setkey_inport_starting_reset/scemi_clkgen_clkout0buffer$O
    SLICE_X192Y158                                                    r  scemi_setkey_inport_starting_reset/dSyncReg1_reg/C
                         clock pessimism             -0.078     1.844    
    SLICE_X192Y158       FDCE (Remov_fdce_C_CLR)     -0.090     1.754    scemi_setkey_inport_starting_reset/dSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         -1.754    
                         arrival time                           4.537    
  -------------------------------------------------------------------
                         slack                                  2.783    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  uclock
  To Clock:  uclock

Setup :            0  Failing Endpoints,  Worst Slack       15.376ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.594ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             15.376ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_outport_next/sToggleReg_reg/CLR
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.939ns  (logic 0.266ns (5.385%)  route 4.673ns (94.615%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.599ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.916ns = ( 24.916 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.787     9.568    scemi_settabledut_softrst_resp_outport_next/I1
    SLICE_X185Y139       FDCE                                         f  scemi_settabledut_softrst_resp_outport_next/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.315    24.916    scemi_settabledut_softrst_resp_outport_next/p_0_in
    SLICE_X185Y139                                                    r  scemi_settabledut_softrst_resp_outport_next/sToggleReg_reg/C
                         clock pessimism              0.312    25.228    
                         clock uncertainty           -0.072    25.156    
    SLICE_X185Y139       FDCE (Recov_fdce_C_CLR)     -0.212    24.944    scemi_settabledut_softrst_resp_outport_next/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         24.944    
                         arrival time                          -9.568    
  -------------------------------------------------------------------
                         slack                                 15.376    

Slack (MET) :             15.509ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_outport_next/sSyncReg1_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.757ns  (logic 0.266ns (5.592%)  route 4.491ns (94.408%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.516ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.833ns = ( 24.833 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.604     9.386    scemi_settabledut_softrst_resp_outport_next/I1
    SLICE_X185Y138       FDPE                                         f  scemi_settabledut_softrst_resp_outport_next/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.232    24.833    scemi_settabledut_softrst_resp_outport_next/p_0_in
    SLICE_X185Y138                                                    r  scemi_settabledut_softrst_resp_outport_next/sSyncReg1_reg/C
                         clock pessimism              0.312    25.145    
                         clock uncertainty           -0.072    25.072    
    SLICE_X185Y138       FDPE (Recov_fdpe_C_PRE)     -0.178    24.894    scemi_settabledut_softrst_resp_outport_next/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         24.894    
                         arrival time                          -9.386    
  -------------------------------------------------------------------
                         slack                                 15.509    

Slack (MET) :             15.509ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_resp_outport_next/sSyncReg2_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.757ns  (logic 0.266ns (5.592%)  route 4.491ns (94.408%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.516ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.833ns = ( 24.833 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.604     9.386    scemi_settabledut_softrst_resp_outport_next/I1
    SLICE_X185Y138       FDPE                                         f  scemi_settabledut_softrst_resp_outport_next/sSyncReg2_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.232    24.833    scemi_settabledut_softrst_resp_outport_next/p_0_in
    SLICE_X185Y138                                                    r  scemi_settabledut_softrst_resp_outport_next/sSyncReg2_reg/C
                         clock pessimism              0.312    25.145    
                         clock uncertainty           -0.072    25.072    
    SLICE_X185Y138       FDPE (Recov_fdpe_C_PRE)     -0.178    24.894    scemi_settabledut_softrst_resp_outport_next/sSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         24.894    
                         arrival time                          -9.386    
  -------------------------------------------------------------------
                         slack                                 15.509    

Slack (MET) :             15.633ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_next_sp/sToggleReg_reg/CLR
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.871ns  (logic 0.266ns (5.461%)  route 4.605ns (94.539%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.788ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.105ns = ( 25.105 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.718     9.500    scemi_settabledut_dut_prb_control_control_in_next_sp/I1
    SLICE_X203Y142       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_next_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.504    25.105    scemi_settabledut_dut_prb_control_control_in_next_sp/p_0_in
    SLICE_X203Y142                                                    r  scemi_settabledut_dut_prb_control_control_in_next_sp/sToggleReg_reg/C
                         clock pessimism              0.312    25.417    
                         clock uncertainty           -0.072    25.344    
    SLICE_X203Y142       FDCE (Recov_fdce_C_CLR)     -0.212    25.132    scemi_settabledut_dut_prb_control_control_in_next_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         25.132    
                         arrival time                          -9.500    
  -------------------------------------------------------------------
                         slack                                 15.633    

Slack (MET) :             15.667ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg1_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.871ns  (logic 0.266ns (5.461%)  route 4.605ns (94.539%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.788ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.105ns = ( 25.105 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.718     9.500    scemi_settabledut_dut_prb_control_control_in_next_sp/I1
    SLICE_X203Y142       FDPE                                         f  scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.504    25.105    scemi_settabledut_dut_prb_control_control_in_next_sp/p_0_in
    SLICE_X203Y142                                                    r  scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg1_reg/C
                         clock pessimism              0.312    25.417    
                         clock uncertainty           -0.072    25.344    
    SLICE_X203Y142       FDPE (Recov_fdpe_C_PRE)     -0.178    25.166    scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         25.166    
                         arrival time                          -9.500    
  -------------------------------------------------------------------
                         slack                                 15.667    

Slack (MET) :             15.667ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg2_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.871ns  (logic 0.266ns (5.461%)  route 4.605ns (94.539%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.788ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.105ns = ( 25.105 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.718     9.500    scemi_settabledut_dut_prb_control_control_in_next_sp/I1
    SLICE_X203Y142       FDPE                                         f  scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg2_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.504    25.105    scemi_settabledut_dut_prb_control_control_in_next_sp/p_0_in
    SLICE_X203Y142                                                    r  scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg2_reg/C
                         clock pessimism              0.312    25.417    
                         clock uncertainty           -0.072    25.344    
    SLICE_X203Y142       FDPE (Recov_fdpe_C_PRE)     -0.178    25.166    scemi_settabledut_dut_prb_control_control_in_next_sp/sSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         25.166    
                         arrival time                          -9.500    
  -------------------------------------------------------------------
                         slack                                 15.667    

Slack (MET) :             15.889ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_req_inport_wait_sp/sSyncReg1_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.735ns  (logic 0.266ns (5.618%)  route 4.469ns (94.382%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.874ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.191ns = ( 25.191 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.582     9.364    scemi_processor_req_inport_wait_sp/I1
    SLICE_X203Y152       FDPE                                         f  scemi_processor_req_inport_wait_sp/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.590    25.191    scemi_processor_req_inport_wait_sp/p_0_in
    SLICE_X203Y152                                                    r  scemi_processor_req_inport_wait_sp/sSyncReg1_reg/C
                         clock pessimism              0.312    25.503    
                         clock uncertainty           -0.072    25.431    
    SLICE_X203Y152       FDPE (Recov_fdpe_C_PRE)     -0.178    25.253    scemi_processor_req_inport_wait_sp/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         25.253    
                         arrival time                          -9.364    
  -------------------------------------------------------------------
                         slack                                 15.889    

Slack (MET) :             15.889ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_processor_req_inport_wait_sp/sSyncReg2_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.735ns  (logic 0.266ns (5.618%)  route 4.469ns (94.382%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.874ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.191ns = ( 25.191 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.582     9.364    scemi_processor_req_inport_wait_sp/I1
    SLICE_X203Y152       FDPE                                         f  scemi_processor_req_inport_wait_sp/sSyncReg2_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.590    25.191    scemi_processor_req_inport_wait_sp/p_0_in
    SLICE_X203Y152                                                    r  scemi_processor_req_inport_wait_sp/sSyncReg2_reg/C
                         clock pessimism              0.312    25.503    
                         clock uncertainty           -0.072    25.431    
    SLICE_X203Y152       FDPE (Recov_fdpe_C_PRE)     -0.178    25.253    scemi_processor_req_inport_wait_sp/sSyncReg2_reg
  -------------------------------------------------------------------
                         required time                         25.253    
                         arrival time                          -9.364    
  -------------------------------------------------------------------
                         slack                                 15.889    

Slack (MET) :             15.951ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_wait_sp/sToggleReg_reg/CLR
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.696ns  (logic 0.266ns (5.664%)  route 4.430ns (94.336%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.874ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.174ns = ( 25.174 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.328ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.543     9.325    scemi_settabledut_dut_prb_control_control_in_wait_sp/I1
    SLICE_X202Y140       FDCE                                         f  scemi_settabledut_dut_prb_control_control_in_wait_sp/sToggleReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.573    25.174    scemi_settabledut_dut_prb_control_control_in_wait_sp/p_0_in
    SLICE_X202Y140                                                    r  scemi_settabledut_dut_prb_control_control_in_wait_sp/sToggleReg_reg/C
                         clock pessimism              0.328    25.502    
                         clock uncertainty           -0.072    25.430    
    SLICE_X202Y140       FDCE (Recov_fdce_C_CLR)     -0.154    25.276    scemi_settabledut_dut_prb_control_control_in_wait_sp/sToggleReg_reg
  -------------------------------------------------------------------
                         required time                         25.276    
                         arrival time                          -9.325    
  -------------------------------------------------------------------
                         slack                                 15.951    

Slack (MET) :             16.040ns  (required time - arrival time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_dut_prb_control_control_in_wait_sp/sSyncReg1_reg/PRE
                            (recovery check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            20.000ns  (uclock rise@20.000ns - uclock rise@0.000ns)
  Data Path Delay:        4.468ns  (logic 0.266ns (5.953%)  route 4.202ns (94.047%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.768ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    5.085ns = ( 25.085 - 20.000 ) 
    Source Clock Delay      (SCD):    4.629ns
    Clock Pessimism Removal (CPR):    0.312ns
  Clock Uncertainty:      0.072ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.126ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.138     2.138    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.950     4.181    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.520    -0.339 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.477     2.138    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.093     2.231 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.459     3.690    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.223     3.913 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.716     4.629    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.223     4.852 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.887     5.739    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.043     5.782 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         3.315     9.097    scemi_settabledut_dut_prb_control_control_in_wait_sp/I1
    SLICE_X200Y139       FDPE                                         f  scemi_settabledut_dut_prb_control_control_in_wait_sp/sSyncReg1_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)    20.000    20.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000    20.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           2.013    22.013    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.789    23.885    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -4.216    19.669 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           2.344    22.013    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.083    22.096 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         1.327    23.423    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.178    23.601 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         1.484    25.085    scemi_settabledut_dut_prb_control_control_in_wait_sp/p_0_in
    SLICE_X200Y139                                                    r  scemi_settabledut_dut_prb_control_control_in_wait_sp/sSyncReg1_reg/C
                         clock pessimism              0.312    25.397    
                         clock uncertainty           -0.072    25.324    
    SLICE_X200Y139       FDPE (Recov_fdpe_C_PRE)     -0.187    25.137    scemi_settabledut_dut_prb_control_control_in_wait_sp/sSyncReg1_reg
  -------------------------------------------------------------------
                         required time                         25.137    
                         arrival time                          -9.097    
  -------------------------------------------------------------------
                         slack                                 16.040    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.594ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[2]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X170Y152       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X170Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[2]/C
                         clock pessimism             -0.312     2.539    
    SLICE_X170Y152       FDCE (Remov_fdce_C_CLR)     -0.050     2.489    scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[2]
  -------------------------------------------------------------------
                         required time                         -2.489    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.594    

Slack (MET) :             0.594ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[1]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X170Y152       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X170Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[1]/C
                         clock pessimism             -0.312     2.539    
    SLICE_X170Y152       FDCE (Remov_fdce_C_CLR)     -0.050     2.489    scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.489    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.594    

Slack (MET) :             0.594ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[2]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X170Y152       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X170Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[2]/C
                         clock pessimism             -0.312     2.539    
    SLICE_X170Y152       FDCE (Remov_fdce_C_CLR)     -0.050     2.489    scemi_settabledut_softrst_req_res_fifo/sGEnqPtr_reg[2]
  -------------------------------------------------------------------
                         required time                         -2.489    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.594    

Slack (MET) :             0.596ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[0]/PRE
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X170Y152       FDPE                                         f  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[0]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X170Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[0]/C
                         clock pessimism             -0.312     2.539    
    SLICE_X170Y152       FDPE (Remov_fdpe_C_PRE)     -0.052     2.487    scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.487    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.596    

Slack (MET) :             0.596ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[1]/PRE
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X170Y152       FDPE                                         f  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[1]/PRE
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X170Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[1]/C
                         clock pessimism             -0.312     2.539    
    SLICE_X170Y152       FDPE (Remov_fdpe_C_PRE)     -0.052     2.487    scemi_settabledut_softrst_req_res_fifo/sGEnqPtr1_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.487    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.596    

Slack (MET) :             0.610ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[0]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.866ns  (logic 0.128ns (14.781%)  route 0.738ns (85.219%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.325ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.731ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.249     2.960    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X169Y150       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.715     2.731    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X169Y150                                                    r  scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[0]/C
                         clock pessimism             -0.312     2.419    
    SLICE_X169Y150       FDCE (Remov_fdce_C_CLR)     -0.069     2.350    scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.350    
                         arrival time                           2.960    
  -------------------------------------------------------------------
                         slack                                  0.610    

Slack (MET) :             0.610ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[1]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.866ns  (logic 0.128ns (14.781%)  route 0.738ns (85.219%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.325ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.731ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.249     2.960    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X169Y150       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.715     2.731    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X169Y150                                                    r  scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[1]/C
                         clock pessimism             -0.312     2.419    
    SLICE_X169Y150       FDCE (Remov_fdce_C_CLR)     -0.069     2.350    scemi_settabledut_softrst_req_res_fifo/sDeqPtr_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.350    
                         arrival time                           2.960    
  -------------------------------------------------------------------
                         slack                                  0.610    

Slack (MET) :             0.610ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[0]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.866ns  (logic 0.128ns (14.781%)  route 0.738ns (85.219%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.325ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.731ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.249     2.960    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X169Y150       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.715     2.731    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X169Y150                                                    r  scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[0]/C
                         clock pessimism             -0.312     2.419    
    SLICE_X169Y150       FDCE (Remov_fdce_C_CLR)     -0.069     2.350    scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[0]
  -------------------------------------------------------------------
                         required time                         -2.350    
                         arrival time                           2.960    
  -------------------------------------------------------------------
                         slack                                  0.610    

Slack (MET) :             0.610ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[1]/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.866ns  (logic 0.128ns (14.781%)  route 0.738ns (85.219%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.325ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.731ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.249     2.960    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X169Y150       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.715     2.731    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X169Y150                                                    r  scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[1]/C
                         clock pessimism             -0.312     2.419    
    SLICE_X169Y150       FDCE (Remov_fdce_C_CLR)     -0.069     2.350    scemi_settabledut_softrst_req_res_fifo/sSyncReg1_reg[1]
  -------------------------------------------------------------------
                         required time                         -2.350    
                         arrival time                           2.960    
  -------------------------------------------------------------------
                         slack                                  0.610    

Slack (MET) :             0.613ns  (arrival time - required time)
  Source:                 scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
                            (rising edge-triggered cell FDCE clocked by uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Destination:            scemi_settabledut_softrst_req_res_fifo/sNotFullReg_reg/CLR
                            (removal check against rising-edge clock uclock  {rise@0.000ns fall@10.000ns period=20.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (uclock rise@0.000ns - uclock rise@0.000ns)
  Data Path Delay:        0.989ns  (logic 0.128ns (12.940%)  route 0.861ns (87.060%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.445ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    2.851ns
    Source Clock Delay      (SCD):    2.094ns
    Clock Pessimism Removal (CPR):    0.312ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           0.946     0.946    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        0.766     1.738    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -1.925    -0.187 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.133     0.946    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.026     0.972 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.632     1.604    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.100     1.704 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.390     2.094    scemi_rstgen_inv_rstgen/rstSync/p_0_in
    SLICE_X165Y136                                                    r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X165Y136       FDCE (Prop_fdce_C_Q)         0.100     2.194 r  scemi_rstgen_inv_rstgen/rstSync/reset_hold_reg[1]/Q
                         net (fo=4, routed)           0.489     2.683    scemi_rstgen_inv_rstgen/rstSync/Q[0]
    SLICE_X167Y147                                                    r  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/I0
    SLICE_X167Y147       LUT2 (Prop_lut2_I0_O)        0.028     2.711 f  scemi_rstgen_inv_rstgen/rstSync/dGDeqPtr[4]_i_1/O
                         net (fo=304, routed)         0.372     3.083    scemi_settabledut_softrst_req_res_fifo/I3
    SLICE_X171Y152       FDCE                                         f  scemi_settabledut_softrst_req_res_fifo/sNotFullReg_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock uclock rise edge)     0.000     0.000 r  
    MMCME2_ADV_X1Y1      MMCME2_ADV                   0.000     0.000 r  scemi_clkgen_pll/CLKOUT0
                         net (fo=1, routed)           1.012     1.012    scemi_clkgen_pll$CLKOUT0
    BUFGCTRL_X0Y0                                                     r  scemi_clkgen_clkout0buffer/I
    BUFGCTRL_X0Y0        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_clkgen_clkout0buffer/O
                         net (fo=6797, routed)        1.036     2.078    scemi_clkgen_clkout0buffer$O
    MMCME2_ADV_X1Y0                                                   r  scemi_scemi_clkgen_mmcm/CLKIN1
    MMCME2_ADV_X1Y0      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT0)
                                                     -2.267    -0.189 r  scemi_scemi_clkgen_mmcm/CLKOUT0
                         net (fo=1, routed)           1.201     1.012    scemi_scemi_clkgen_mmcm$CLKOUT0
    BUFGCTRL_X0Y7                                                     r  scemi_scemi_clkgen_clkout0buf/I
    BUFGCTRL_X0Y7        BUFG (Prop_bufg_I_O)         0.030     1.042 r  scemi_scemi_clkgen_clkout0buf/O
                         net (fo=174, routed)         0.850     1.892    scemi_uclkgen/scemi_scemi_clkgen_clkout0buf$O
    SLICE_X155Y125                                                    r  scemi_uclkgen/current_clk_reg/C
    SLICE_X155Y125       FDCE (Prop_fdce_C_Q)         0.124     2.016 r  scemi_uclkgen/current_clk_reg/Q
                         net (fo=492, routed)         0.835     2.851    scemi_settabledut_softrst_req_res_fifo/p_0_in
    SLICE_X171Y152                                                    r  scemi_settabledut_softrst_req_res_fifo/sNotFullReg_reg/C
                         clock pessimism             -0.312     2.539    
    SLICE_X171Y152       FDCE (Remov_fdce_C_CLR)     -0.069     2.470    scemi_settabledut_softrst_req_res_fifo/sNotFullReg_reg
  -------------------------------------------------------------------
                         required time                         -2.470    
                         arrival time                           3.083    
  -------------------------------------------------------------------
                         slack                                  0.613    





---------------------------------------------------------------------------------------------------
Path Group:  **async_default**
From Clock:  userclk2
  To Clock:  userclk2

Setup :            0  Failing Endpoints,  Worst Slack        1.008ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.483ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.008ns  (required time - arrival time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_rOddBeat_reg/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.737ns  (logic 0.302ns (11.033%)  route 2.435ns (88.966%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.022ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.722ns = ( 10.722 - 4.000 ) 
    Source Clock Delay      (SCD):    7.219ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.533     7.219    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.259     7.478 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           0.621     8.099    scemi_epReset250/Q[0]
    SLICE_X171Y122                                                    r  scemi_epReset250/scemi_msix_enable_cr_i_1/I0
    SLICE_X171Y122       LUT1 (Prop_lut1_I0_O)        0.043     8.142 f  scemi_epReset250/scemi_msix_enable_cr_i_1/O
                         net (fo=303, routed)         1.814     9.956    n_0_scemi_epReset250
    SLICE_X197Y127       FDCE                                         f  scemi_rOddBeat_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.467    10.722    scemi_pcie_ep$user_clk_out
    SLICE_X197Y127                                                    r  scemi_rOddBeat_reg/C
                         clock pessimism              0.519    11.241    
                         clock uncertainty           -0.065    11.176    
    SLICE_X197Y127       FDCE (Recov_fdce_C_CLR)     -0.212    10.964    scemi_rOddBeat_reg
  -------------------------------------------------------------------
                         required time                         10.964    
                         arrival time                          -9.956    
  -------------------------------------------------------------------
                         slack                                  1.008    

Slack (MET) :             1.008ns  (required time - arrival time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_rSendInvalid_reg/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.737ns  (logic 0.302ns (11.033%)  route 2.435ns (88.966%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.022ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.722ns = ( 10.722 - 4.000 ) 
    Source Clock Delay      (SCD):    7.219ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.533     7.219    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.259     7.478 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           0.621     8.099    scemi_epReset250/Q[0]
    SLICE_X171Y122                                                    r  scemi_epReset250/scemi_msix_enable_cr_i_1/I0
    SLICE_X171Y122       LUT1 (Prop_lut1_I0_O)        0.043     8.142 f  scemi_epReset250/scemi_msix_enable_cr_i_1/O
                         net (fo=303, routed)         1.814     9.956    n_0_scemi_epReset250
    SLICE_X197Y127       FDCE                                         f  scemi_rSendInvalid_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.467    10.722    scemi_pcie_ep$user_clk_out
    SLICE_X197Y127                                                    r  scemi_rSendInvalid_reg/C
                         clock pessimism              0.519    11.241    
                         clock uncertainty           -0.065    11.176    
    SLICE_X197Y127       FDCE (Recov_fdce_C_CLR)     -0.212    10.964    scemi_rSendInvalid_reg
  -------------------------------------------------------------------
                         required time                         10.964    
                         arrival time                          -9.956    
  -------------------------------------------------------------------
                         slack                                  1.008    

Slack (MET) :             1.019ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[0]/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.504ns  (logic 0.204ns (8.146%)  route 2.300ns (91.854%))
  Logic Levels:           0  
  Clock Path Skew:        -0.175ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.653ns = ( 10.653 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.300     9.851    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.398    10.653    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[0]/C
                         clock pessimism              0.519    11.172    
                         clock uncertainty           -0.065    11.107    
    SLICE_X172Y135       FDCE (Recov_fdce_C_CLR)     -0.237    10.870    scemi_epReset250/reset_hold_reg[0]
  -------------------------------------------------------------------
                         required time                         10.870    
                         arrival time                          -9.851    
  -------------------------------------------------------------------
                         slack                                  1.019    

Slack (MET) :             1.019ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[1]/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.504ns  (logic 0.204ns (8.146%)  route 2.300ns (91.854%))
  Logic Levels:           0  
  Clock Path Skew:        -0.175ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.653ns = ( 10.653 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.300     9.851    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.398    10.653    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[1]/C
                         clock pessimism              0.519    11.172    
                         clock uncertainty           -0.065    11.107    
    SLICE_X172Y135       FDCE (Recov_fdce_C_CLR)     -0.237    10.870    scemi_epReset250/reset_hold_reg[1]
  -------------------------------------------------------------------
                         required time                         10.870    
                         arrival time                          -9.851    
  -------------------------------------------------------------------
                         slack                                  1.019    

Slack (MET) :             1.019ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[2]/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.504ns  (logic 0.204ns (8.146%)  route 2.300ns (91.854%))
  Logic Levels:           0  
  Clock Path Skew:        -0.175ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.653ns = ( 10.653 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.300     9.851    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.398    10.653    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[2]/C
                         clock pessimism              0.519    11.172    
                         clock uncertainty           -0.065    11.107    
    SLICE_X172Y135       FDCE (Recov_fdce_C_CLR)     -0.237    10.870    scemi_epReset250/reset_hold_reg[2]
  -------------------------------------------------------------------
                         required time                         10.870    
                         arrival time                          -9.851    
  -------------------------------------------------------------------
                         slack                                  1.019    

Slack (MET) :             1.019ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[3]/CLR
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.504ns  (logic 0.204ns (8.146%)  route 2.300ns (91.854%))
  Logic Levels:           0  
  Clock Path Skew:        -0.175ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.653ns = ( 10.653 - 4.000 ) 
    Source Clock Delay      (SCD):    7.347ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.661     7.347    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.204     7.551 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         2.300     9.851    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[3]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.398    10.653    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
                         clock pessimism              0.519    11.172    
                         clock uncertainty           -0.065    11.107    
    SLICE_X172Y135       FDCE (Recov_fdce_C_CLR)     -0.237    10.870    scemi_epReset250/reset_hold_reg[3]
  -------------------------------------------------------------------
                         required time                         10.870    
                         arrival time                          -9.851    
  -------------------------------------------------------------------
                         slack                                  1.019    

Slack (MET) :             1.477ns  (required time - arrival time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        2.299ns  (logic 0.302ns (13.137%)  route 1.997ns (86.863%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.019ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.719ns = ( 10.719 - 4.000 ) 
    Source Clock Delay      (SCD):    7.219ns
    Clock Pessimism Removal (CPR):    0.519ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.533     7.219    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.259     7.478 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           1.676     9.154    scemi_epReset250/Q[0]
    SLICE_X189Y126                                                    r  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/I0
    SLICE_X189Y126       LUT2 (Prop_lut2_I0_O)        0.043     9.197 f  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/O
                         net (fo=2, routed)           0.321     9.518    n_2_scemi_epReset250
    SLICE_X189Y126       FDPE                                         f  scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.464    10.719    scemi_pcie_ep$user_clk_out
    SLICE_X189Y126                                                    r  scemi_1_fifoTxData_dInReset_pre_isInReset_reg/C
                         clock pessimism              0.519    11.238    
                         clock uncertainty           -0.065    11.173    
    SLICE_X189Y126       FDPE (Recov_fdpe_C_PRE)     -0.178    10.995    scemi_1_fifoTxData_dInReset_pre_isInReset_reg
  -------------------------------------------------------------------
                         required time                         10.995    
                         arrival time                          -9.518    
  -------------------------------------------------------------------
                         slack                                  1.477    

Slack (MET) :             1.687ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/PRE
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.817ns  (logic 0.266ns (14.643%)  route 1.551ns (85.357%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        -0.254ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.777ns = ( 10.777 - 4.000 ) 
    Source Clock Delay      (SCD):    7.477ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.791     7.477    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X203Y52                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X203Y52        FDRE (Prop_fdre_C_Q)         0.223     7.700 r  scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/Q
                         net (fo=2, routed)           1.333     9.033    scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int
    SLICE_X205Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/I1
    SLICE_X205Y106       LUT2 (Prop_lut2_I1_O)        0.043     9.076 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/O
                         net (fo=2, routed)           0.218     9.294    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_user_reset_out_i_1
    SLICE_X207Y106       FDPE                                         f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.522    10.777    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/C
                         clock pessimism              0.446    11.223    
                         clock uncertainty           -0.065    11.158    
    SLICE_X207Y106       FDPE (Recov_fdpe_C_PRE)     -0.178    10.980    scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg
  -------------------------------------------------------------------
                         required time                         10.980    
                         arrival time                          -9.294    
  -------------------------------------------------------------------
                         slack                                  1.687    

Slack (MET) :             1.687ns  (required time - arrival time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/PRE
                            (recovery check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Recovery (Max at Slow Process Corner)
  Requirement:            4.000ns  (userclk2 rise@4.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.817ns  (logic 0.266ns (14.643%)  route 1.551ns (85.357%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        -0.254ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    6.777ns = ( 10.777 - 4.000 ) 
    Source Clock Delay      (SCD):    7.477ns
    Clock Pessimism Removal (CPR):    0.446ns
  Clock Uncertainty:      0.065ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.108ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           2.018     2.018    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.093     2.111 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.606     3.717    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.077     3.794 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.799     5.593    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.093     5.686 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.791     7.477    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X203Y52                                                     r  scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X203Y52        FDRE (Prop_fdre_C_Q)         0.223     7.700 r  scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int_reg/Q
                         net (fo=2, routed)           1.333     9.033    scemi_pcie_ep/pcie_7x_v1_10_i/sys_rst_n_int
    SLICE_X205Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/I1
    SLICE_X205Y106       LUT2 (Prop_lut2_I1_O)        0.043     9.076 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/O
                         net (fo=2, routed)           0.218     9.294    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_user_reset_out_i_1
    SLICE_X207Y106       FDPE                                         f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      4.000     4.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     4.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           1.885     5.885    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.083     5.968 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           1.449     7.417    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.073     7.490 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           1.682     9.172    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.083     9.255 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        1.522    10.777    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                         clock pessimism              0.446    11.223    
                         clock uncertainty           -0.065    11.158    
    SLICE_X207Y106       FDPE (Recov_fdpe_C_PRE)     -0.178    10.980    scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg
  -------------------------------------------------------------------
                         required time                         10.980    
                         arrival time                          -9.294    
  -------------------------------------------------------------------
                         slack                                  1.687    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.483ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/PRE
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.448ns  (logic 0.128ns (28.587%)  route 0.320ns (71.413%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.037ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.794ns
    Source Clock Delay      (SCD):    3.180ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.755     3.180    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X205Y107                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X205Y107       FDRE (Prop_fdre_C_Q)         0.100     3.280 f  scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/Q
                         net (fo=1, routed)           0.221     3.501    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_pl_received_hot_rst_q_reg
    SLICE_X205Y106                                                    f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/I0
    SLICE_X205Y106       LUT2 (Prop_lut2_I0_O)        0.028     3.529 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/O
                         net (fo=2, routed)           0.099     3.628    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_user_reset_out_i_1
    SLICE_X207Y106       FDPE                                         f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.980     3.794    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg/C
                         clock pessimism             -0.577     3.217    
    SLICE_X207Y106       FDPE (Remov_fdpe_C_PRE)     -0.072     3.145    scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_int_reg
  -------------------------------------------------------------------
                         required time                         -3.145    
                         arrival time                           3.628    
  -------------------------------------------------------------------
                         slack                                  0.483    

Slack (MET) :             0.483ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/C
                            (rising edge-triggered cell FDRE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/PRE
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        0.448ns  (logic 0.128ns (28.587%)  route 0.320ns (71.413%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.037ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.794ns
    Source Clock Delay      (SCD):    3.180ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.755     3.180    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X205Y107                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X205Y107       FDRE (Prop_fdre_C_Q)         0.100     3.280 f  scemi_pcie_ep/pcie_7x_v1_10_i/pl_received_hot_rst_q_reg/Q
                         net (fo=1, routed)           0.221     3.501    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_pl_received_hot_rst_q_reg
    SLICE_X205Y106                                                    f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/I0
    SLICE_X205Y106       LUT2 (Prop_lut2_I0_O)        0.028     3.529 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_i_1/O
                         net (fo=2, routed)           0.099     3.628    scemi_pcie_ep/pcie_7x_v1_10_i/n_0_user_reset_out_i_1
    SLICE_X207Y106       FDPE                                         f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.980     3.794    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                         clock pessimism             -0.577     3.217    
    SLICE_X207Y106       FDPE (Remov_fdpe_C_PRE)     -0.072     3.145    scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg
  -------------------------------------------------------------------
                         required time                         -3.145    
                         arrival time                           3.628    
  -------------------------------------------------------------------
                         slack                                  0.483    

Slack (MET) :             1.380ns  (arrival time - required time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.381ns  (logic 0.146ns (10.574%)  route 1.235ns (89.426%))
  Logic Levels:           1  (LUT2=1)
  Clock Path Skew:        0.073ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.751ns
    Source Clock Delay      (SCD):    3.101ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.676     3.101    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.118     3.219 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           1.088     4.307    scemi_epReset250/Q[0]
    SLICE_X189Y126                                                    r  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/I0
    SLICE_X189Y126       LUT2 (Prop_lut2_I0_O)        0.028     4.335 f  scemi_epReset250/scemi_1_fifoTxData_dInReset_pre_isInReset_i_1/O
                         net (fo=2, routed)           0.147     4.482    n_2_scemi_epReset250
    SLICE_X189Y126       FDPE                                         f  scemi_1_fifoTxData_dInReset_pre_isInReset_reg/PRE
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.937     3.751    scemi_pcie_ep$user_clk_out
    SLICE_X189Y126                                                    r  scemi_1_fifoTxData_dInReset_pre_isInReset_reg/C
                         clock pessimism             -0.577     3.174    
    SLICE_X189Y126       FDPE (Remov_fdpe_C_PRE)     -0.072     3.102    scemi_1_fifoTxData_dInReset_pre_isInReset_reg
  -------------------------------------------------------------------
                         required time                         -3.102    
                         arrival time                           4.482    
  -------------------------------------------------------------------
                         slack                                  1.380    

Slack (MET) :             1.619ns  (arrival time - required time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_rOddBeat_reg/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.626ns  (logic 0.146ns (8.978%)  route 1.480ns (91.022%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.076ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.754ns
    Source Clock Delay      (SCD):    3.101ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.676     3.101    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.118     3.219 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           0.328     3.547    scemi_epReset250/Q[0]
    SLICE_X171Y122                                                    r  scemi_epReset250/scemi_msix_enable_cr_i_1/I0
    SLICE_X171Y122       LUT1 (Prop_lut1_I0_O)        0.028     3.575 f  scemi_epReset250/scemi_msix_enable_cr_i_1/O
                         net (fo=303, routed)         1.152     4.727    n_0_scemi_epReset250
    SLICE_X197Y127       FDCE                                         f  scemi_rOddBeat_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.940     3.754    scemi_pcie_ep$user_clk_out
    SLICE_X197Y127                                                    r  scemi_rOddBeat_reg/C
                         clock pessimism             -0.577     3.177    
    SLICE_X197Y127       FDCE (Remov_fdce_C_CLR)     -0.069     3.108    scemi_rOddBeat_reg
  -------------------------------------------------------------------
                         required time                         -3.108    
                         arrival time                           4.727    
  -------------------------------------------------------------------
                         slack                                  1.619    

Slack (MET) :             1.619ns  (arrival time - required time)
  Source:                 scemi_epReset250/reset_hold_reg[3]/C
                            (rising edge-triggered cell FDCE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_rSendInvalid_reg/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.626ns  (logic 0.146ns (8.978%)  route 1.480ns (91.022%))
  Logic Levels:           1  (LUT1=1)
  Clock Path Skew:        0.076ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.754ns
    Source Clock Delay      (SCD):    3.101ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.676     3.101    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X172Y135       FDCE (Prop_fdce_C_Q)         0.118     3.219 r  scemi_epReset250/reset_hold_reg[3]/Q
                         net (fo=6, routed)           0.328     3.547    scemi_epReset250/Q[0]
    SLICE_X171Y122                                                    r  scemi_epReset250/scemi_msix_enable_cr_i_1/I0
    SLICE_X171Y122       LUT1 (Prop_lut1_I0_O)        0.028     3.575 f  scemi_epReset250/scemi_msix_enable_cr_i_1/O
                         net (fo=303, routed)         1.152     4.727    n_0_scemi_epReset250
    SLICE_X197Y127       FDCE                                         f  scemi_rSendInvalid_reg/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.940     3.754    scemi_pcie_ep$user_clk_out
    SLICE_X197Y127                                                    r  scemi_rSendInvalid_reg/C
                         clock pessimism             -0.577     3.177    
    SLICE_X197Y127       FDCE (Remov_fdce_C_CLR)     -0.069     3.108    scemi_rSendInvalid_reg
  -------------------------------------------------------------------
                         required time                         -3.108    
                         arrival time                           4.727    
  -------------------------------------------------------------------
                         slack                                  1.619    

Slack (MET) :             1.671ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[0]/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.536ns  (logic 0.091ns (5.924%)  route 1.445ns (94.076%))
  Logic Levels:           0  
  Clock Path Skew:        -0.047ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.711ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.091     3.272 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.445     4.717    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[0]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.897     3.711    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[0]/C
                         clock pessimism             -0.577     3.134    
    SLICE_X172Y135       FDCE (Remov_fdce_C_CLR)     -0.088     3.046    scemi_epReset250/reset_hold_reg[0]
  -------------------------------------------------------------------
                         required time                         -3.046    
                         arrival time                           4.717    
  -------------------------------------------------------------------
                         slack                                  1.671    

Slack (MET) :             1.671ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[1]/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.536ns  (logic 0.091ns (5.924%)  route 1.445ns (94.076%))
  Logic Levels:           0  
  Clock Path Skew:        -0.047ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.711ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.091     3.272 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.445     4.717    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[1]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.897     3.711    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[1]/C
                         clock pessimism             -0.577     3.134    
    SLICE_X172Y135       FDCE (Remov_fdce_C_CLR)     -0.088     3.046    scemi_epReset250/reset_hold_reg[1]
  -------------------------------------------------------------------
                         required time                         -3.046    
                         arrival time                           4.717    
  -------------------------------------------------------------------
                         slack                                  1.671    

Slack (MET) :             1.671ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[2]/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.536ns  (logic 0.091ns (5.924%)  route 1.445ns (94.076%))
  Logic Levels:           0  
  Clock Path Skew:        -0.047ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.711ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.091     3.272 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.445     4.717    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[2]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.897     3.711    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[2]/C
                         clock pessimism             -0.577     3.134    
    SLICE_X172Y135       FDCE (Remov_fdce_C_CLR)     -0.088     3.046    scemi_epReset250/reset_hold_reg[2]
  -------------------------------------------------------------------
                         required time                         -3.046    
                         arrival time                           4.717    
  -------------------------------------------------------------------
                         slack                                  1.671    

Slack (MET) :             1.671ns  (arrival time - required time)
  Source:                 scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
                            (rising edge-triggered cell FDPE clocked by userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            scemi_epReset250/reset_hold_reg[3]/CLR
                            (removal check against rising-edge clock userclk2  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             **async_default**
  Path Type:              Removal (Min at Fast Process Corner)
  Requirement:            0.000ns  (userclk2 rise@0.000ns - userclk2 rise@0.000ns)
  Data Path Delay:        1.536ns  (logic 0.091ns (5.924%)  route 1.445ns (94.076%))
  Logic Levels:           0  
  Clock Path Skew:        -0.047ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    3.711ns
    Source Clock Delay      (SCD):    3.181ns
    Clock Pessimism Removal (CPR):    0.577ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.902     0.902    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.026     0.928 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.662     1.590    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.050     1.640 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.759     2.399    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.026     2.425 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.756     3.181    scemi_pcie_ep/pcie_7x_v1_10_i/I1
    SLICE_X207Y106                                                    r  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/C
  -------------------------------------------------------------------    -------------------
    SLICE_X207Y106       FDPE (Prop_fdpe_C_Q)         0.091     3.272 f  scemi_pcie_ep/pcie_7x_v1_10_i/user_reset_out_reg/Q
                         net (fo=272, routed)         1.445     4.717    scemi_epReset250/scemi_pcie_ep$user_reset_out
    SLICE_X172Y135       FDCE                                         f  scemi_epReset250/reset_hold_reg[3]/CLR
  -------------------------------------------------------------------    -------------------

                         (clock userclk2 rise edge)
                                                      0.000     0.000 r  
    GTXE2_CHANNEL_X1Y11  GTXE2_CHANNEL                0.000     0.000 r  scemi_pcie_ep/pcie_7x_v1_10_i/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtx_channel.gtxe2_channel_i/TXOUTCLK
                         net (fo=1, routed)           0.986     0.986    scemi_pcie_ep/ext_clk.pipe_clock_i/PIPE_TXOUTCLK_OUT
    BUFGCTRL_X0Y6                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/I
    BUFGCTRL_X0Y6        BUFG (Prop_bufg_I_O)         0.030     1.016 r  scemi_pcie_ep/ext_clk.pipe_clock_i/txoutclk_i.txoutclk_i/O
                         net (fo=1, routed)           0.892     1.908    scemi_pcie_ep/ext_clk.pipe_clock_i/refclk
    MMCME2_ADV_X1Y2                                                   r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKIN1
    MMCME2_ADV_X1Y2      MMCME2_ADV (Prop_mmcme2_adv_CLKIN1_CLKOUT3)
                                                      0.053     1.961 r  scemi_pcie_ep/ext_clk.pipe_clock_i/mmcm_i/CLKOUT3
                         net (fo=1, routed)           0.823     2.784    scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2
    BUFGCTRL_X0Y2                                                     r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/I
    BUFGCTRL_X0Y2        BUFG (Prop_bufg_I_O)         0.030     2.814 r  scemi_pcie_ep/ext_clk.pipe_clock_i/userclk2_i1.usrclk2_i1/O
                         net (fo=1035, routed)        0.897     3.711    scemi_epReset250/scemi_pcie_ep$user_clk_out
    SLICE_X172Y135                                                    r  scemi_epReset250/reset_hold_reg[3]/C
                         clock pessimism             -0.577     3.134    
    SLICE_X172Y135       FDCE (Remov_fdce_C_CLR)     -0.088     3.046    scemi_epReset250/reset_hold_reg[3]
  -------------------------------------------------------------------
                         required time                         -3.046    
                         arrival time                           4.717    
  -------------------------------------------------------------------
                         slack                                  1.671    





