Vesta static timing analysis, register-to-register minimum timing

Top 20 minimum delay paths:
Path DFFPOSX1_6/CLK to DFFPOSX1_6/D delay 223.168 ps
      2.3 ps      clk_bF_buf4:     BUFX4_7/Y ->  DFFPOSX1_6/CLK
     87.3 ps  FIRQ_REGS_0__6_:  DFFPOSX1_6/Q ->    INVX1_33/A
    165.5 ps            _903_:    INVX1_33/Y -> OAI21X1_451/A
    223.2 ps            _342_: OAI21X1_451/Y ->  DFFPOSX1_6/D

Path DFFPOSX1_15/CLK to DFFPOSX1_15/D delay 223.371 ps
      2.9 ps      clk_bF_buf34:   BUFX4_294/Y -> DFFPOSX1_15/CLK
     87.1 ps  FIRQ_REGS_0__14_: DFFPOSX1_15/Q ->    INVX1_77/A
    165.7 ps            _1207_:    INVX1_77/Y -> OAI21X1_460/A
    223.4 ps             _350_: OAI21X1_460/Y -> DFFPOSX1_15/D

Path DFFPOSX1_5/CLK to DFFPOSX1_5/D delay 223.632 ps
      3.0 ps     clk_bF_buf37:   BUFX4_291/Y ->  DFFPOSX1_5/CLK
     87.1 ps  FIRQ_REGS_0__5_:  DFFPOSX1_5/Q ->    INVX1_28/A
    165.4 ps            _865_:    INVX1_28/Y -> OAI21X1_450/A
    223.6 ps            _341_: OAI21X1_450/Y ->  DFFPOSX1_5/D

Path DFFPOSX1_9/CLK to DFFPOSX1_9/D delay 223.894 ps
      2.4 ps     clk_bF_buf37:   BUFX4_291/Y ->  DFFPOSX1_9/CLK
     87.1 ps  FIRQ_REGS_0__9_:  DFFPOSX1_9/Q ->    INVX1_50/A
    165.8 ps           _1017_:    INVX1_50/Y -> OAI21X1_454/A
    223.9 ps            _345_: OAI21X1_454/Y ->  DFFPOSX1_9/D

Path DFFPOSX1_11/CLK to DFFPOSX1_11/D delay 223.966 ps
      3.5 ps      clk_bF_buf34:   BUFX4_294/Y -> DFFPOSX1_11/CLK
     87.1 ps  FIRQ_REGS_0__11_: DFFPOSX1_11/Q ->    INVX1_61/A
    166.1 ps            _1093_:    INVX1_61/Y -> OAI21X1_456/A
    224.0 ps             _347_: OAI21X1_456/Y -> DFFPOSX1_11/D

Path DFFPOSX1_16/CLK to DFFPOSX1_16/D delay 224.109 ps
      2.9 ps       clk_bF_buf8:     BUFX4_3/Y -> DFFPOSX1_16/CLK
     87.1 ps  FIRQ_REGS_0__15_: DFFPOSX1_16/Q ->    INVX1_83/A
    165.9 ps            _1245_:    INVX1_83/Y -> OAI21X1_461/A
    224.1 ps             _351_: OAI21X1_461/Y -> DFFPOSX1_16/D

Path DFFPOSX1_352/CLK to DFFPOSX1_352/D delay 224.262 ps
      1.9 ps      clk_bF_buf8:      BUFX4_3/Y -> DFFPOSX1_352/CLK
     87.1 ps  FIRQ_REGS_0__2_: DFFPOSX1_352/Q ->     INVX1_11/A
    165.7 ps            _751_:     INVX1_11/Y ->  OAI21X1_447/A
    224.3 ps            _338_:  OAI21X1_447/Y -> DFFPOSX1_352/D

Path DFFPOSX1_350/CLK to DFFPOSX1_350/D delay 224.316 ps
      1.5 ps     clk_bF_buf42:    BUFX4_285/Y -> DFFPOSX1_350/CLK
     87.1 ps  FIRQ_REGS_0__0_: DFFPOSX1_350/Q ->     INVX1_89/A
    165.6 ps            _675_:     INVX1_89/Y ->  OAI21X1_443/A
    224.3 ps            _336_:  OAI21X1_443/Y -> DFFPOSX1_350/D

Path DFFPOSX1_7/CLK to DFFPOSX1_7/D delay 224.399 ps
      1.1 ps     clk_bF_buf34:   BUFX4_294/Y ->  DFFPOSX1_7/CLK
     87.3 ps  FIRQ_REGS_0__7_:  DFFPOSX1_7/Q ->    INVX1_39/A
    166.2 ps            _941_:    INVX1_39/Y -> OAI21X1_452/A
    224.4 ps            _343_: OAI21X1_452/Y ->  DFFPOSX1_7/D

Path DFFPOSX1_351/CLK to DFFPOSX1_351/D delay 224.496 ps
      2.6 ps      clk_bF_buf8:      BUFX4_3/Y -> DFFPOSX1_351/CLK
     87.2 ps  FIRQ_REGS_0__1_: DFFPOSX1_351/Q ->      INVX1_6/A
    166.7 ps            _713_:      INVX1_6/Y ->  OAI21X1_444/A
    224.5 ps            _337_:  OAI21X1_444/Y -> DFFPOSX1_351/D

Path DFFPOSX1_8/CLK to DFFPOSX1_8/D delay 225.348 ps
      3.1 ps      clk_bF_buf8:     BUFX4_3/Y ->  DFFPOSX1_8/CLK
     88.3 ps  FIRQ_REGS_0__8_:  DFFPOSX1_8/Q ->    INVX1_44/A
    167.5 ps            _979_:    INVX1_44/Y -> OAI21X1_453/A
    225.3 ps            _344_: OAI21X1_453/Y ->  DFFPOSX1_8/D

Path DFFPOSX1_10/CLK to DFFPOSX1_10/D delay 225.718 ps
      0.7 ps      clk_bF_buf11:   BUFX4_319/Y -> DFFPOSX1_10/CLK
     87.1 ps  FIRQ_REGS_0__10_: DFFPOSX1_10/Q ->    INVX1_55/A
    166.7 ps            _1055_:    INVX1_55/Y -> OAI21X1_455/A
    225.7 ps             _346_: OAI21X1_455/Y -> DFFPOSX1_10/D

Path DFFPOSX1_12/CLK to DFFPOSX1_12/D delay 226.191 ps
      2.0 ps      clk_bF_buf14:   BUFX4_316/Y -> DFFPOSX1_12/CLK
     87.1 ps  FIRQ_REGS_0__12_: DFFPOSX1_12/Q ->    INVX1_66/A
    167.7 ps            _1131_:    INVX1_66/Y -> OAI21X1_458/A
    226.2 ps             _348_: OAI21X1_458/Y -> DFFPOSX1_12/D

Path DFFPOSX1_4/CLK to DFFPOSX1_4/D delay 226.64 ps
      4.9 ps      clk_bF_buf4:     BUFX4_7/Y ->  DFFPOSX1_4/CLK
     87.1 ps  FIRQ_REGS_0__4_:  DFFPOSX1_4/Q ->    INVX1_22/A
    168.5 ps            _827_:    INVX1_22/Y -> OAI21X1_449/A
    226.6 ps            _340_: OAI21X1_449/Y ->  DFFPOSX1_4/D

Path DFFPOSX1_14/CLK to DFFPOSX1_14/D delay 227.016 ps
      0.5 ps      clk_bF_buf11:   BUFX4_319/Y -> DFFPOSX1_14/CLK
     87.1 ps  FIRQ_REGS_0__13_: DFFPOSX1_14/Q ->    INVX1_72/A
    168.4 ps            _1169_:    INVX1_72/Y -> OAI21X1_459/A
    227.0 ps             _349_: OAI21X1_459/Y -> DFFPOSX1_14/D

Path DFFPOSX1_3/CLK to DFFPOSX1_3/D delay 228.24 ps
      0.6 ps     clk_bF_buf34:   BUFX4_294/Y ->  DFFPOSX1_3/CLK
     87.5 ps  FIRQ_REGS_0__3_:  DFFPOSX1_3/Q ->    INVX1_17/A
    170.6 ps            _789_:    INVX1_17/Y -> OAI21X1_448/A
    228.2 ps            _339_: OAI21X1_448/Y ->  DFFPOSX1_3/D

Path DFFPOSX1_64/CLK to DFFPOSX1_64/D delay 240.261 ps
      3.4 ps     clk_bF_buf44:   BUFX4_283/Y -> DFFPOSX1_64/CLK
    131.5 ps  USR_REGS_2__11_: DFFPOSX1_64/Q ->  NAND2X1_44/A
    196.7 ps            _409_:  NAND2X1_44/Y ->  OAI21X1_64/C
    240.3 ps            _139_:  OAI21X1_64/Y -> DFFPOSX1_64/D

Path DFFPOSX1_47/CLK to DFFPOSX1_47/D delay 240.504 ps
      1.0 ps     clk_bF_buf20:   BUFX4_309/Y -> DFFPOSX1_47/CLK
    130.8 ps  USR_REGS_1__11_: DFFPOSX1_47/Q ->  NAND2X1_26/A
    197.3 ps            _392_:  NAND2X1_26/Y ->  OAI21X1_47/C
    240.5 ps            _123_:  OAI21X1_47/Y -> DFFPOSX1_47/D

Path DFFPOSX1_81/CLK to DFFPOSX1_81/D delay 240.691 ps
      3.5 ps      clk_bF_buf3:     BUFX4_8/Y -> DFFPOSX1_81/CLK
    131.2 ps  USR_REGS_3__10_: DFFPOSX1_81/Q ->  NAND2X1_62/A
    196.8 ps            _425_:  NAND2X1_62/Y ->  OAI21X1_81/C
    240.7 ps            _154_:  OAI21X1_81/Y -> DFFPOSX1_81/D

Path DFFPOSX1_59/CLK to DFFPOSX1_59/D delay 240.785 ps
      3.5 ps    clk_bF_buf44:   BUFX4_283/Y -> DFFPOSX1_59/CLK
    131.5 ps  USR_REGS_2__6_: DFFPOSX1_59/Q ->  NAND2X1_39/A
    197.2 ps           _404_:  NAND2X1_39/Y ->  OAI21X1_59/C
    240.8 ps           _134_:  OAI21X1_59/Y -> DFFPOSX1_59/D

Design meets minimum hold timing.
-----------------------------------------

