<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(280,440)" to="(460,440)"/>
    <wire from="(280,340)" to="(460,340)"/>
    <wire from="(280,240)" to="(460,240)"/>
    <wire from="(280,520)" to="(460,520)"/>
    <wire from="(280,640)" to="(460,640)"/>
    <wire from="(280,760)" to="(460,760)"/>
    <wire from="(280,620)" to="(280,640)"/>
    <wire from="(210,320)" to="(320,320)"/>
    <wire from="(520,430)" to="(620,430)"/>
    <wire from="(520,530)" to="(620,530)"/>
    <wire from="(520,650)" to="(620,650)"/>
    <wire from="(320,140)" to="(320,220)"/>
    <wire from="(280,440)" to="(280,520)"/>
    <wire from="(510,230)" to="(620,230)"/>
    <wire from="(510,330)" to="(620,330)"/>
    <wire from="(320,220)" to="(320,320)"/>
    <wire from="(280,340)" to="(280,440)"/>
    <wire from="(280,240)" to="(280,340)"/>
    <wire from="(280,520)" to="(280,620)"/>
    <wire from="(320,320)" to="(320,420)"/>
    <wire from="(530,770)" to="(620,770)"/>
    <wire from="(320,140)" to="(460,140)"/>
    <wire from="(320,220)" to="(460,220)"/>
    <wire from="(320,320)" to="(460,320)"/>
    <wire from="(320,780)" to="(460,780)"/>
    <wire from="(320,660)" to="(460,660)"/>
    <wire from="(320,540)" to="(460,540)"/>
    <wire from="(320,420)" to="(460,420)"/>
    <wire from="(490,140)" to="(620,140)"/>
    <wire from="(210,620)" to="(280,620)"/>
    <wire from="(280,640)" to="(280,760)"/>
    <wire from="(320,660)" to="(320,780)"/>
    <wire from="(320,540)" to="(320,660)"/>
    <wire from="(320,420)" to="(320,540)"/>
    <comp lib="1" loc="(530,770)" name="XNOR Gate"/>
    <comp lib="0" loc="(620,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="NOT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(490,140)" name="NOT Gate"/>
    <comp lib="0" loc="(620,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="OR"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(620,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="AND"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(510,230)" name="AND Gate"/>
    <comp lib="1" loc="(520,530)" name="NOR Gate"/>
    <comp lib="1" loc="(520,650)" name="XOR Gate"/>
    <comp lib="0" loc="(620,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="NAND"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(520,430)" name="NAND Gate"/>
    <comp lib="0" loc="(620,530)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="NOR"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(210,320)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(620,650)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="XOR"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(510,330)" name="OR Gate"/>
    <comp lib="0" loc="(210,620)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(620,770)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="XNOR"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
