;redcode
;assert 1
	SPL 0, #-392
	CMP -207, <-120
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	ADD 270, 60
	ADD 270, 60
	JMZ 0, <120
	SUB @-30, 4
	MOV -1, <-20
	ADD @30, 4
	MOV -1, <-20
	ADD -7, <-20
	CMP @-30, 4
	SUB @-30, 4
	JMZ 0, <422
	SUB @-30, 4
	CMP -207, <-120
	SPL 0, #-392
	JMZ 0, <422
	JMZ 0, <422
	SUB @-30, 4
	ADD 270, 60
	DJN -1, @-20
	JMZ 80, #392
	JMZ 0, #-392
	ADD 210, 60
	ADD 210, 60
	ADD 210, 60
	ADD 210, 60
	MOV -1, <-20
	DJN -1, @-20
	ADD 230, 60
	ADD 230, 60
	ADD #-110, 9
	ADD #-110, 9
	ADD #300, 40
	ADD #270, <1
	ADD #270, <1
	SPL 0, #-392
	MOV -1, <-20
	DAT #3, #200
	ADD #270, <1
	ADD 270, 60
	SPL 0, #-392
	ADD 470, 8
	ADD 270, 60
	ADD 270, 60
	ADD 270, 60
	ADD 270, 60
	DJN -1, @-20
	JMP -1, @-20
