# 实验三 十字路口交通灯控制器

## 设计思路

- 设计与仿真十字路口交通灯控制器，十字路口模拟图如下：

![](3-0.png)

<center>图1

- 时间状态分布：

  | 状态 | 主干道 | 支干道 | 持续时间 | 下一状态 |
  | :--: | :----: | :----: | :------: | :------: |
  |  1   |  绿灯  |  红灯  |   40s    |    2     |
  |  2   |  黄灯  |  红灯  |    5s    |    3     |
  |  3   |  红灯  |  绿灯  |   20s    |    4     |
  |  4   |  红灯  |  黄灯  |    5s    |    1     |

  <center>表1

- 交通信号灯剩余时间的倒计时显示，转换为8421BCD码驱动数码管显示；

- 程序启动时，主支干道都亮红灯，然后从状态1开始正常运行；

- 交通灯从绿变红时，有5秒黄灯亮的间隔时间，从红变绿是直接进行的，没有间隔时间。

<div style="page-break-after:always;"></div>

## 实验原理图

<img src="../../../AppData/Roaming/Typora/typora-user-images/image-20221015112323123.png" alt="image-20221015112323123" style="zoom: 67%;" />
  <center>图2

## 芯片代码

```VHDL
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;

ENTITY Jiaotong_Lights IS
	PORT(
	mainroad_lights,branchroad_lights:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); --红,黄,绿灯
	mainroad_time_BCD,branchroad_time_BCD:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
	clk,ctr:IN STD_LOGIC;
	cnt:BUFFER INTEGER RANGE 69 DOWNTO 0:=0
	);
END Jiaotong_Lights;

ARCHITECTURE bhv OF Jiaotong_Lights IS

BEGIN
	
	PROCESS(clk,cnt)		--时钟进程
	BEGIN
		IF clk'EVENT AND clk='1' THEN
			IF cnt=69 THEN cnt<=0;		--70进制计数器
			ELSIF(ctr='1') THEN cnt<=0;
			ELSE cnt<=cnt+1;
			END IF;
		END IF;
	END PROCESS;
	
   PROCESS(clk,cnt,ctr)			--交通灯控制进程
	BEGIN
		IF(ctr='1') THEN 		--主次干道全显示红灯特殊状态处理
            mainroad_lights<="100";
				branchroad_lights<="100";
		ELSE 
			IF(cnt<=39) THEN
				mainroad_lights<="001";
				branchroad_lights<="100";
			ELSIF(cnt<=44) THEN 
				mainroad_lights<="010";
				branchroad_lights<="100";
			ELSIF(cnt<=64) THEN 
				mainroad_lights<="100";
				branchroad_lights<="001";
			ELSIF(cnt<=69) THEN 
				mainroad_lights<="100";
				branchroad_lights<="010";			
			END IF;
		END IF;
	END PROCESS;
	
	PROCESS(clk,cnt,ctr)				--倒计时显示进程
		VARIABLE mainroad_time:INTEGER;
		VARIABLE branchroad_time:INTEGER;
		
			BEGIN
			IF(ctr='1') THEN 
			mainroad_time:=0; 
			branchroad_time:=0;
			ELSE 
				IF(cnt<=39) THEN mainroad_time:=39-cnt; 
				ELSIF cnt<=44 THEN mainroad_time:=44-cnt;
				ELSIF cnt<=69 THEN mainroad_time:=69-cnt;
				END IF;
	
				IF(cnt<=44) THEN branchroad_time:=44-cnt;
				ELSIF(cnt<=64) THEN branchroad_time:=64-cnt;
				ELSIF(cnt<=69) THEN branchroad_time:=69-cnt;
				END IF;
			END IF;
				
			mainroad_time_BCD(7 DOWNTO 4)<=CONV_STD_LOGIC_VECTOR(mainroad_time/10 MOD 10,4);
			mainroad_time_BCD(3 DOWNTO 0)<=CONV_STD_LOGIC_VECTOR(mainroad_time REM 10,4);
			branchroad_time_BCD(7 DOWNTO 4)<=CONV_STD_LOGIC_VECTOR(branchroad_time/10 MOD 10,4);
			branchroad_time_BCD(3 DOWNTO 0)<=CONV_STD_LOGIC_VECTOR(branchroad_time REM 10,4);			
	END PROCESS;
	
END bhv;
```

## 仿真波形

首先添加输入输出端口，并设置各端口变量类型，其中主支干道交通灯倒计时设置为十六进制显示。

![](C:\Users\34538\Desktop\HomeWork\EDA\3-1.png)
  <center>图3

运行仿真程序，结果如图4，5所示：

![image-20221016115757150](../../../AppData/Roaming/Typora/typora-user-images/image-20221016115757150.png)

  <center>图4

<img src="C:\Users\34538\Desktop\HomeWork\EDA\3-2.png" alt="3-2"  />
  <center>图5

其中clk为外部时钟脉冲。cnt为计数变量，用以标志状态周期，从69至0为一个现实周期（图5）。

ctr为控制端，如图4所示，作用时（即ctr为高电平使能）主干道和次干道都亮红灯，倒计时显示00，高电平有效。mainroad_lights和branchroad_lights都是宽度为3的总线，由高到低分别表示红灯、黄灯和绿灯，高电平有效。mainroad_time_BCD和branchroad_time_BCD都是宽度为8的总线，高4位与低4位分别为倒计时的8421BCD码，仿真时用十六进制显示。

验证各状态波形，仿真结果符合实验设计要求。

## 实验总结

1. 通过本次实验初步掌握了VHDL语言的基本语法和编写流程。
2. 本设计利用三个进程并行工作的思想，分别解决了时钟、交通灯状态控制和交通灯倒计时显示三个问题。
3. 对整数取余运算，分别得到十位和个位的值。利用CONV_STD_LOGIC_VECTOR()将整数转换为长度为4的向量，生成8421BCD码。