//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace SystemZ {
enum {
  NoRegister,
  F0L, 	// 1
  F0S, 	// 2
  F1L, 	// 3
  F1S, 	// 4
  F2L, 	// 5
  F2S, 	// 6
  F3L, 	// 7
  F3S, 	// 8
  F4L, 	// 9
  F4S, 	// 10
  F5L, 	// 11
  F5S, 	// 12
  F6L, 	// 13
  F6S, 	// 14
  F7L, 	// 15
  F7S, 	// 16
  F8L, 	// 17
  F8S, 	// 18
  F9L, 	// 19
  F9S, 	// 20
  F10L, 	// 21
  F10S, 	// 22
  F11L, 	// 23
  F11S, 	// 24
  F12L, 	// 25
  F12S, 	// 26
  F13L, 	// 27
  F13S, 	// 28
  F14L, 	// 29
  F14S, 	// 30
  F15L, 	// 31
  F15S, 	// 32
  PSW, 	// 33
  R0D, 	// 34
  R0P, 	// 35
  R0Q, 	// 36
  R0W, 	// 37
  R1D, 	// 38
  R1W, 	// 39
  R2D, 	// 40
  R2P, 	// 41
  R2Q, 	// 42
  R2W, 	// 43
  R3D, 	// 44
  R3W, 	// 45
  R4D, 	// 46
  R4P, 	// 47
  R4Q, 	// 48
  R4W, 	// 49
  R5D, 	// 50
  R5W, 	// 51
  R6D, 	// 52
  R6P, 	// 53
  R6Q, 	// 54
  R6W, 	// 55
  R7D, 	// 56
  R7W, 	// 57
  R8D, 	// 58
  R8P, 	// 59
  R8Q, 	// 60
  R8W, 	// 61
  R9D, 	// 62
  R9W, 	// 63
  R10D, 	// 64
  R10P, 	// 65
  R10Q, 	// 66
  R10W, 	// 67
  R11D, 	// 68
  R11W, 	// 69
  R12D, 	// 70
  R12P, 	// 71
  R12Q, 	// 72
  R12W, 	// 73
  R13D, 	// 74
  R13W, 	// 75
  R14D, 	// 76
  R14P, 	// 77
  R14Q, 	// 78
  R14W, 	// 79
  R15D, 	// 80
  R15W, 	// 81
  NUM_TARGET_REGS 	// 82
};
}

// Subregister indices
namespace SystemZ {
enum {
  NoSubRegister,
  subreg_32bit,	// 1
  subreg_even,	// 2
  subreg_odd,	// 3
  subreg_odd32,	// 4
  NUM_TARGET_SUBREGS = 5
};
}
} // End llvm namespace 
