#Makefile con todo el flujo de trabajo para GOWIN. Utilizando Yosys, nextpnr, iverilog, gtkwave y openFPGALoader

#FPGA a utilizar... Esto no se debe modificar para efectos del curso.
BOARD  = tangnano9k
FAMILY = GW1N-9C
DEVICE = GW1NR-LV9QN88PC6/I5

#Nombre del proyecto... Ac치 ponen el nombre que deseen.
PROYECT = CALCULADORA

# ==== Directorios ====
SRC_DIR    = ../design
SIM_DIR    = ../sim
CONSTR_DIR = ../constr

# ==== Fuentes de dise침o ====
SOURCES := $(wildcard $(SRC_DIR)/*.v $(SRC_DIR)/*.sv)


# ==== Fuente de simulaci칩n ====
# (Se sobrescribe desde la terminal con: make test TESTBENCH=../sim/module_codi_tb.sv TOP_TB=module_codi_tb VCD_FILE=module_codi_tb.vcd)
TESTBENCH ?= ../sim/module_disp_controller_tb.sv
TOP_TB    ?= module_disp_controller_tb
VCD_FILE  ?= module_disp_controller_tb.vcd

# ==== Constraints ====
CONSTRAINTS = ../constr/Conts-Led-Ports.cst

# ==== Top design (nombre del m칩dulo superior) ====
TOP_DESIGN = module_top

# ==== Targets principales ====
all: synth pnr bitstream load

# Synthesis
synth: ${SOURCES}
	@echo "Ejecutando la sintesis..."
	@yosys -p "read_verilog -sv ${SOURCES}; synth_gowin -top ${TOP_DESIGN} -json ${PROYECT}.json" > synthesis_${BOARD}.log 2>&1 
	@echo "COMPLETADO"

# Place and Route
pnr: ${PROYECT}.json
	@echo "Ejecutando el pnr..."
	@nextpnr-gowin --json ${PROYECT}.json --write ${PROYECT}_pnr.json --freq 27 --device ${DEVICE} --family ${FAMILY} --cst ${CONSTRAINTS} > pnr_${BOARD}.log 2>&1 
	@echo "COMPLETADO"

# Generar el Bitstream
bitstream: ${PROYECT}_pnr.json
	@echo "Generando ${PROYECT}_${BOARD}.fs"
	@gowin_pack -d ${FAMILY} -o ${PROYECT}_${BOARD}.fs ${PROYECT}_pnr.json
	@echo "COMPLETADO"
		
#Generar vcd con icarus verilog
test: ${SOURCES} ${TESTBENCH}
	@iverilog -o ${PROYECT}_test.o -s ${TOP_TB} -g2005-sv ${TESTBENCH} ${SOURCES}
	@vvp ${PROYECT}_test.o 
	
#Visualizar los diagramas de tiempo con GTKWave
wv: ${VCD_FILE}
	gtkwave ${VCD_FILE} 
        
# Cargar el bitstream en la FPGA
load: ${PROYECT}_${BOARD}.fs
	openFPGALoader -b ${BOARD} ${PROYECT}_${BOARD}.fs 

.PHONY: load  wv
.INTERMEDIATE: ${PROYECT}_pnr.json ${PROYECT}.json