digraph "CFG for '_Z16NNResampleKernelPfS_iiii' function" {
	label="CFG for '_Z16NNResampleKernelPfS_iiii' function";

	Node0x5be5850 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !4, !invariant.load !5\l  %11 = zext i16 %10 to i32\l  %12 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 12\l  %13 = bitcast i8 addrspace(4)* %12 to i32 addrspace(4)*\l  %14 = load i32, i32 addrspace(4)* %13, align 4, !tbaa !6\l  %15 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = udiv i32 %14, %11\l  %18 = mul i32 %17, %11\l  %19 = icmp ugt i32 %14, %18\l  %20 = zext i1 %19 to i32\l  %21 = add i32 %17, %20\l  %22 = mul i32 %21, %16\l  %23 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %24 = add i32 %22, %15\l  %25 = mul i32 %24, %11\l  %26 = add i32 %25, %23\l  %27 = mul nsw i32 %5, %4\l  %28 = icmp slt i32 %26, %27\l  br i1 %28, label %29, label %60\l|{<s0>T|<s1>F}}"];
	Node0x5be5850:s0 -> Node0x5be80f0;
	Node0x5be5850:s1 -> Node0x5be8180;
	Node0x5be80f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%29:\l29:                                               \l  %30 = freeze i32 %26\l  %31 = freeze i32 %4\l  %32 = sdiv i32 %30, %31\l  %33 = mul i32 %32, %31\l  %34 = sub i32 %30, %33\l  %35 = add nsw i32 %2, -1\l  %36 = sitofp i32 %35 to float\l  %37 = sitofp i32 %4 to float\l  %38 = fdiv contract float %36, %37\l  %39 = add nsw i32 %3, -1\l  %40 = sitofp i32 %39 to float\l  %41 = sitofp i32 %5 to float\l  %42 = fdiv contract float %40, %41\l  %43 = sitofp i32 %34 to float\l  %44 = fadd contract float %43, 5.000000e-01\l  %45 = fmul contract float %38, %44\l  %46 = fptosi float %45 to i32\l  %47 = sitofp i32 %32 to float\l  %48 = fadd contract float %47, 5.000000e-01\l  %49 = fmul contract float %42, %48\l  %50 = fptosi float %49 to i32\l  %51 = mul nsw i32 %50, %2\l  %52 = add nsw i32 %51, %46\l  %53 = sext i32 %52 to i64\l  %54 = getelementptr inbounds float, float addrspace(1)* %0, i64 %53\l  %55 = load float, float addrspace(1)* %54, align 4, !tbaa !16,\l... !amdgpu.noclobber !5\l  %56 = mul nsw i32 %32, %4\l  %57 = add nsw i32 %56, %34\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds float, float addrspace(1)* %1, i64 %58\l  store float %55, float addrspace(1)* %59, align 4, !tbaa !16\l  br label %60\l}"];
	Node0x5be80f0 -> Node0x5be8180;
	Node0x5be8180 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%60:\l60:                                               \l  ret void\l}"];
}
