<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:35.5235</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.04.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7034286</applicationNumber><claimCount>32</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>개선된 디바이스 선형성을 위해 튜닝된 리세스 깊이 게이트들을 이용하는 멀티-게이트 고 전자 이동도 트랜지스터(HEMT)들</inventionTitle><inventionTitleEng>MULTI-GATE HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) EMPLOYING TUNED RECESS DEPTH GATES FOR IMPROVED DEVICE LINEARITY</inventionTitleEng><openDate>2022.12.15</openDate><openNumber>10-2022-0165737</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.09.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/47</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 멀티-게이트 HEMT는 적어도 2 개의 게이트들(202, 204)을 포함하며, 적어도 하나의 게이트(204)는 적어도 하나의 다른 게이트(202)와 동일한 깊이로 또는 적어도 하나의 다른 게이트(202)보다 더 깊은 깊이로 장벽 층(206)에 리세스된다. 게이트를 리세스하는 것은 게이트 밑의, 장벽 층(206)의 두께를 감소시켜서, 리세스된 게이트(204) 아래의, 장벽 층(206)과 버퍼 층(210)의 이종접합부에 형성된 2DEG(two-dimensional electron gas layer) 전도성 채널 내의 고이동도 캐리어들의 밀도를 감소시킨다. 리세스된 게이트는 2DEG 전도성 채널의 게이트 제어를 증가시킬 수 있다. 멀티-게이트 HEMT는, 다른 게이트와 동일한 깊이로 또는 다른 게이트보다 더 깊은 깊이로 버퍼 층 내로 리세스된 적어도 하나의 게이트를 가지며, 이는 상이한 게이트들에 대해 적어도 2 개의 상이한 턴-온 전압들을 형성한다. 이는 트랜스컨덕턴스 선형성의 개선 및 임계 전압의 포지티브 시프트를 달성할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.10.14</internationOpenDate><internationOpenNumber>WO2021207485</internationOpenNumber><internationalApplicationDate>2021.04.08</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/026366</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. HEMT(high electron mobility transistor)로서,기판 위의 버퍼 층;상기 버퍼 층 위의 장벽 층;상기 버퍼 층과 상기 장벽 층의 최하부 표면 사이의 이종접합부(heterojunction)에 있는 2DEG(two-dimensional electron gas layer) 전도성 채널;상기 2DEG 전도성 채널에 각각 전기적으로 커플링된 소스 및 드레인;상기 소스와 상기 드레인 사이에서 상기 장벽 층과 직접 접촉하는 최하부 표면을 포함하는 제1 게이트 —상기 제1 게이트의 길이는 상기 소스로부터 상기 드레인으로의 방향으로 연장됨—; 및 상기 제1 게이트와 상기 드레인 사이의 제2 게이트를 포함하며, 상기 제2 게이트는, 상기 장벽 층과 직접 접촉하고 그리고 상기 제1 게이트의 최하부 표면보다 더 깊은 깊이로 상기 장벽 층 내로 리세스된 제2 최하부 표면을 포함하고, 그리고 상기 제2 게이트의 길이는 상기 방향으로 연장되는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 게이트의 최하부 표면은 상기 장벽 층의 최상부 표면과 직접 접촉하는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 게이트의 최하부 표면은 상기 장벽 층의 최상부 표면 아래로 상기 장벽 층 내로 리세스되는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 장벽 층은 최상부 표면을 포함하고, 상기 장벽 층의 두께는 상기 장벽 층의 최상부 표면과 상기 장벽 층의 최하부 표면 사이의 거리이고; 그리고상기 제2 게이트의 제2 최하부 표면이 상기 장벽 층 내로 리세스되는 깊이는, 상기 장벽 층의 두께의 5% 내지 100%의 범위를 갖는, 상기 장벽 층의 최상부 표면 아래의 거리인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 방향으로 상기 제2 게이트의 길이는 상기 제1 게이트의 길이와 동일한, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 게이트의 길이 및 상기 제2 게이트의 길이는 각각 0.03 내지 2.0 미크론(㎛)의 범위인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 방향으로 상기 제1 게이트와 상기 제2 게이트 사이의 거리는 상기 제1 게이트의 길이와 동일한, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서, 상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리는 0 ㎛ 내지 2.0 ㎛의 범위인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>9. 제5 항에 있어서,상기 제1 게이트의 길이 및 상기 제2 게이트의 길이는 각각 약 0.2 미크론(㎛)이고; 그리고상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리는 0.2 ㎛ 내지 0.8 ㎛의 범위인,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서, 상기 장벽 층은 알루미늄 갈륨 나이트라이드(AlGaN)를 포함하고, 그리고 상기 버퍼 층은 갈륨 나이트라이드(GaN)를 포함하는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서, 상기 HEMT(high electron mobility transistor)는 IC(integrated circuit)에 통합되는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 HEMT(high electron mobility transistor)는 셋 톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터(multicopter)로 구성된 그룹으로부터 선택되는 디바이스에 통합되는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>13. HEMT(high electron mobility transistor)로서,기판 위의 버퍼 층;상기 버퍼 층 위의 장벽 층;상기 버퍼 층과 상기 장벽 층의 최하부 표면 사이의 이종접합부에 있는 2DEG(two-dimensional electron gas layer) 전도성 채널;상기 2DEG 전도성 채널에 각각 전기적으로 커플링된 소스 및 드레인;상기 소스와 상기 드레인 사이에서 상기 장벽 층 상의 최하부 표면을 포함하는 제1 게이트 —상기 제1 게이트의 길이는 상기 소스로부터 상기 드레인으로의 방향으로 연장됨—; 상기 제1 게이트의 최하부 표면과 상기 장벽 층 사이의 제1 게이트 절연체;상기 제1 게이트와 상기 드레인 사이의 제2 게이트 —상기 제2 게이트는 상기 제1 게이트의 최하부 표면보다 더 깊은 깊이로 상기 장벽 층 내로 리세스된 제2 최하부 표면을 포함하고, 그리고 상기 제2 게이트의 길이는 상기 방향으로 연장됨—; 및 상기 제2 게이트의 제2 최하부 표면과 상기 장벽 층 사이의 제2 게이트 절연체를 포함하는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제1 게이트 절연체는 상기 장벽 층의 최상부 표면 상에 배치되는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서, 상기 제1 게이트 절연체는 상기 장벽 층의 최상부 표면 아래로 상기 장벽 층 내로 리세스되는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 장벽 층은 최상부 표면을 포함하고, 상기 장벽 층의 두께는 상기 장벽 층의 최상부 표면과 상기 장벽 층의 최하부 표면 사이의 거리이고; 그리고상기 제2 게이트의 제2 최하부 표면이 상기 장벽 층 내로 리세스되는 깊이는, 상기 장벽 층의 두께의 5% 내지 100%의 범위를 갖는, 상기 장벽 층의 최상부 표면 아래의 거리인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>17. 제13 항에 있어서, 상기 제2 게이트의 길이는 상기 제1 게이트의 길이와 동일한,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>18. 제13 항에 있어서, 상기 제1 게이트의 길이 및 상기 제2 게이트의 길이는 각각 0.03 내지 2.0 미크론(㎛)의 범위인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>19. 제13 항에 있어서, 상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리는 상기 제1 게이트의 길이와 동일한,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>20. 제17 항에 있어서, 상기 방향으로 상기 제1 게이트와 상기 제2 게이트 사이의 거리는 0 미크론(㎛) 내지 2.0 ㎛의 범위인,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>21. 제17 항에 있어서,상기 제1 게이트의 길이 및 상기 제2 게이트의 길이는 각각 약 0.2 미크론(㎛)이고; 그리고상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리는 약 0.2 ㎛ 내지 약 0.8 ㎛의 범위인,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>22. 제13 항에 있어서, 상기 장벽 층은 알루미늄 갈륨 나이트라이드(AlGaN)를 포함하고, 그리고 상기 버퍼 층은 갈륨 나이트라이드(GaN)를 포함하는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>23. HEMT(high electron mobility transistor)로서,기판 위의 버퍼 층;상기 버퍼 층 위의 장벽 층;상기 버퍼 층과 상기 장벽 층의 최하부 표면 사이의 이종접합부에 있는 2DEG(two-dimensional electron gas layer) 전도성 채널;상기 2DEG 전도성 채널에 각각 전기적으로 커플링된 소스 및 드레인;상기 소스와 상기 드레인 사이에서 상기 장벽 층과 직접 접촉하는 최하부 표면을 포함하는 제1 게이트 —상기 제1 게이트의 길이는 상기 소스로부터 상기 드레인으로의 방향으로 연장됨—;  상기 제1 게이트와 상기 드레인 사이의 제2 게이트 —상기 제2 게이트는, 상기 장벽 층과 직접 접촉하고 그리고 상기 제1 게이트의 최하부 표면보다 더 깊은 깊이로 상기 장벽 층 내로 리세스된 제2 최하부 표면을 포함하고, 그리고 상기 제2 게이트의 길이는 상기 방향으로 연장됨—; 및 상기 제2 게이트와 상기 드레인 사이의 제3 게이트를 포함하며, 상기 제3 게이트는, 상기 장벽 층과 직접 접촉하고 그리고 상기 장벽 층에서의 상기 제2 게이트의 제2 최하부 표면의 깊이와 동일한 깊이로 또는 상기 장벽 층에서의 상기 제2 게이트의 제2 최하부 표면의 깊이보다 더 깊은 깊이로 상기 장벽 층 내로 리세스된 제3 최하부 표면을 포함하고, 그리고 상기 제3 게이트의 길이는 상기 방향으로 연장되는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서, 상기 제1 게이트의 최하부 표면은 상기 장벽 층의 최상부 표면과 직접 접촉하는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>25. 제23 항에 있어서, 상기 제1 게이트의 최하부 표면은 상기 장벽 층의 최상부 표면 아래로 상기 장벽 층 내로 리세스되는, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>26. 제23 항에 있어서,상기 장벽 층은 최상부 표면을 포함하고, 상기 장벽 층의 두께는 상기 장벽 층의 최상부 표면과 상기 장벽 층의 최하부 표면 사이의 거리이고;  상기 제2 게이트의 제2 최하부 표면이 상기 장벽 층 내로 리세스되는 깊이는, 상기 장벽 층의 두께의 5% 내지 100%의 범위를 갖는, 상기 장벽 층의 최상부 표면 아래의 거리이고; 그리고상기 제3 게이트의 제3 최하부 표면이 상기 장벽 층 내로 리세스되는 깊이는, 상기 장벽 층의 두께의 5% 내지 100%의 범위를 갖는, 상기 장벽 층의 최상부 표면 아래의 거리인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>27. 제23 항에 있어서,상기 제2 게이트의 길이는 상기 제1 게이트의 길이와 동일하고; 그리고 상기 제3 게이트의 길이는 상기 제2 게이트의 길이와 동일한, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>28. 제23 항에 있어서, 상기 제1 게이트의 길이, 상기 제2 게이트의 길이 및 상기 제3 게이트의 길이는 각각 0.03 내지 2.0 미크론(㎛)의 범위인,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>29. 제23 항에 있어서,상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리는 상기 제1 게이트의 길이와 동일하고; 그리고 상기 방향으로 상기 제2 게이트로부터 상기 제3 게이트까지의 거리는 상기 제1 게이트의 길이와 동일한,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>30. 제23 항에 있어서, 상기 방향으로 상기 제1 게이트로부터 상기 제2 게이트까지의 거리 및 상기 방향으로 상기 제2 게이트로부터 상기 제3 게이트까지의 거리는 각각 약 0 ㎛ 내지 약 2.0 ㎛의 범위인, HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>31. 제23 항에 있어서, 상기 버퍼 층은 알루미늄 갈륨 나이트라이드(AlGaN)를 포함하고, 그리고 상기 장벽 층은 갈륨 나이트라이드(GaN)를 포함하는,HEMT(high electron mobility transistor).</claim></claimInfo><claimInfo><claim>32. HEMT를 제작하는 방법으로서,기판 위에 버퍼 층을 형성하는 단계; 상기 버퍼 층 위에 장벽 층을 배치하여 2DEG(two-dimensional electron gas layer) 전도성 채널을 형성하는 단계;  상기 2DEG 전도성 채널의 각각의 단부에서 상기 버퍼 층으로부터 상기 장벽 층의 부분들을 제거하는 단계;상기 2DEG 전도성 채널의 개개의 단부들에서 상기 버퍼 층 상에 소스 및 드레인을 형성하는 단계 —상기 장벽 층의 부분들은 제거됨—;상기 장벽 층을 리세스하여 리세스된 게이트 위치를 형성하는 단계; 상기 장벽 층 상의 제1 게이트 위치에 제1 게이트를 형성하는 단계; 상기 장벽 층 상의 상기 리세스된 게이트 위치에 제2 게이트를 형성하는 단계; 및 상기 장벽 층 상에 패시베이션 층을 증착하는 단계를 포함하는,HEMT를 제작하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country> </country><engName>TANG, Chenjie</engName><name>탕, 첸지</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country> </country><engName>LU, Ye</engName><name>루, 예</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country> </country><engName>FENG, Peijie</engName><name>펭, 페이지에</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country> </country><engName>BAO, Junjing</engName><name>바오, 준징</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.04.09</priorityApplicationDate><priorityApplicationNumber>16/844,479</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.09.30</receiptDate><receiptNumber>1-1-2022-1035888-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.11.14</receiptDate><receiptNumber>1-5-2022-0170076-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0325118-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326850-60</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227034286.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9327cfcf55e43c8e130215dcdac824bfa14b7a69ff625a43a0228a61b06ce13a0c3275e846190fb0d2f63718accd539c810ce62aafe07da16d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc0131abd6bcb7073cc40d5effeb6cb1e4ca36a4b8ab5dda204fc0f835169729f3ad671545f1d169dd8c7d8776ce38f58a37f822e5b2d2c3d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>