`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// gen_counter_en #(.SIZE()) u (.clk(), .rst(), .counter_en());
// 5999999 ���� ���� 0���� ������ clk / SIZE [Hz]
// Maker : CHA
//
//////////////////////////////////////////////////////////////////////////////////


module gen_counter_en #(parameter SIZE = 6000000) (
    input clk,
    input rst,
    output counter_en
    );
    
    reg [31:0] o;
    
    always @(posedge clk or posedge rst) begin
        if (rst) o <= 0;
        else
        if (o == SIZE-1) o <= 0;
        else o <= o + 1;
    end
        
        assign counter_en = (o == SIZE-1) ? 1'b1 : 1'b0;
        
endmodule
