TimeQuest Timing Analyzer report for pract_3_spi
Tue Mar  5 15:48:06 2019
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; pract_3_spi                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.35 MHz ; 226.35 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.418 ; -269.727           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -149.000                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.418 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.349      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.413 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.344      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.334      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.360 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.919      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.352 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.285      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.348 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.907      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.346 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.277      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.341 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.272      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.335 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 3.916      ;
; -3.314 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[1]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.222      ;
; -3.304 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[0]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.212      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.266 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.192      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.265 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.191      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[15]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
; -3.254 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.185      ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.356 ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state.WR_PARAMS_SEND                                                             ; state.WR_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; next_wr_buffer                                                                   ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; init_done                                                                        ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.IDLE                                                                       ; state.IDLE                                                                       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.READING                                                                    ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.RD_PARAMS_SEND                                                             ; state.RD_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|state.IDLE                                               ; accel_rw:accel_rw_inst1|state.IDLE                                               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|enable                                                   ; accel_rw:accel_rw_inst1|enable                                                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accel_rw:accel_rw_inst1|state.RX                                                 ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.374 ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.594      ;
; 0.386 ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.606      ;
; 0.387 ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.607      ;
; 0.393 ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.613      ;
; 0.394 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.614      ;
; 0.405 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.624      ;
; 0.414 ; state.READING                                                                    ; leds_buffer[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.634      ;
; 0.424 ; state.RD_PARAMS_SEND                                                             ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.644      ;
; 0.494 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.714      ;
; 0.507 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.728      ;
; 0.514 ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; cmd_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.733      ;
; 0.516 ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.736      ;
; 0.529 ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.749      ;
; 0.533 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.754      ;
; 0.536 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.756      ;
; 0.537 ; init_accel:init_accel_inst1|state.WR_INT_ENABLE                                  ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.757      ;
; 0.537 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.757      ;
; 0.538 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.772      ;
; 0.538 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.758      ;
; 0.539 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[0]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.773      ;
; 0.540 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[7]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.774      ;
; 0.540 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.774      ;
; 0.541 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.775      ;
; 0.542 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.776      ;
; 0.542 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.776      ;
; 0.542 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|state.WR_DUR                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.762      ;
; 0.543 ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.763      ;
; 0.548 ; delay[3]                                                                         ; delay[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; delay[13]                                                                        ; delay[13]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.549 ; delay[1]                                                                         ; delay[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; delay[5]                                                                         ; delay[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; delay[11]                                                                        ; delay[11]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|cmd_buffer[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.770      ;
; 0.550 ; delay[6]                                                                         ; delay[6]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; delay[7]                                                                         ; delay[7]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; delay[9]                                                                         ; delay[9]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; delay[2]                                                                         ; delay[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; delay[14]                                                                        ; delay[14]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; delay[4]                                                                         ; delay[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; delay[12]                                                                        ; delay[12]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.773      ;
; 0.554 ; delay[8]                                                                         ; delay[8]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.774      ;
; 0.554 ; delay[10]                                                                        ; delay[10]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.774      ;
; 0.557 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.560 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.781      ;
; 0.565 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.784      ;
; 0.568 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; delay[0]                                                                         ; delay[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.790      ;
; 0.572 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.793      ;
; 0.574 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.795      ;
; 0.576 ; init_accel:init_accel_inst1|busy_buffer                                          ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.797      ;
; 0.578 ; delay[15]                                                                        ; delay[15]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.798      ;
; 0.583 ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.803      ;
; 0.585 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.805      ;
; 0.588 ; state.READING                                                                    ; leds_buffer[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.809      ;
; 0.589 ; state.READING                                                                    ; leds_buffer[7]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.810      ;
; 0.589 ; state.READING                                                                    ; leds_buffer[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.810      ;
; 0.590 ; state.READING                                                                    ; leds_buffer[5]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.811      ;
; 0.591 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.812      ;
; 0.592 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.812      ;
; 0.602 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.821      ;
; 0.612 ; accel_rw:accel_rw_inst1|state.INIT                                               ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.832      ;
; 0.614 ; init_done                                                                        ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.835      ;
; 0.614 ; write_accel_n                                                                    ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.834      ;
; 0.617 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.837      ;
; 0.619 ; accel_rw:accel_rw_inst1|state.INIT                                               ; accel_rw:accel_rw_inst1|busy_out                                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.839      ;
; 0.623 ; state.WR_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.843      ;
; 0.640 ; state.RD_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.860      ;
; 0.645 ; cmd_buffer[1]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; CLK          ; CLK         ; -0.500       ; 0.270      ; 0.592      ;
; 0.645 ; cmd_buffer[4]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; CLK          ; CLK         ; -0.500       ; 0.270      ; 0.592      ;
; 0.645 ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.866      ;
; 0.646 ; cmd_buffer[0]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[0]  ; CLK          ; CLK         ; -0.500       ; 0.270      ; 0.593      ;
; 0.646 ; cmd_buffer[2]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; CLK          ; CLK         ; -0.500       ; 0.270      ; 0.593      ;
; 0.646 ; cmd_buffer[3]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; CLK          ; CLK         ; -0.500       ; 0.270      ; 0.593      ;
; 0.676 ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.896      ;
; 0.678 ; init_accel:init_accel_inst1|state.WR_DUR                                         ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.898      ;
; 0.682 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.280      ;
; 0.699 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.918      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.65 MHz ; 247.65 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.038 ; -231.114          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -149.000                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.038 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.977      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -3.034 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.973      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.996 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.935      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.953 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.893      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.946 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.885      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.945 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.552      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.943 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.388     ; 3.550      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.941 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.880      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.901 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.840      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.892 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 3.522      ;
; -2.868 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data ; CLK          ; CLK         ; 1.000        ; -0.054     ; 3.809      ;
; -2.864 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data ; CLK          ; CLK         ; 1.000        ; -0.054     ; 3.805      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.858 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[30]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.797      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.783      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
; -2.848 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[27]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.787      ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accel_rw:accel_rw_inst1|state.IDLE                                               ; accel_rw:accel_rw_inst1|state.IDLE                                               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accel_rw:accel_rw_inst1|state.RX                                                 ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; next_wr_buffer                                                                   ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; init_done                                                                        ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.IDLE                                                                       ; state.IDLE                                                                       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.READING                                                                    ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.WR_PARAMS_SEND                                                             ; state.WR_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.RD_PARAMS_SEND                                                             ; state.RD_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; accel_rw:accel_rw_inst1|enable                                                   ; accel_rw:accel_rw_inst1|enable                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.340 ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.350 ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.549      ;
; 0.353 ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.552      ;
; 0.357 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.558      ;
; 0.361 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.560      ;
; 0.377 ; state.READING                                                                    ; leds_buffer[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.576      ;
; 0.381 ; state.RD_PARAMS_SEND                                                             ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.580      ;
; 0.443 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.643      ;
; 0.449 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.649      ;
; 0.466 ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.470 ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; cmd_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.668      ;
; 0.482 ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.681      ;
; 0.484 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.696      ;
; 0.484 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[0]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.696      ;
; 0.485 ; init_accel:init_accel_inst1|state.WR_INT_ENABLE                                  ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.684      ;
; 0.485 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.684      ;
; 0.486 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[7]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.698      ;
; 0.486 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.698      ;
; 0.488 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.700      ;
; 0.489 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.701      ;
; 0.489 ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|state.WR_DUR                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.689      ;
; 0.493 ; delay[3]                                                                         ; delay[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; delay[13]                                                                        ; delay[13]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; delay[5]                                                                         ; delay[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; delay[11]                                                                        ; delay[11]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; delay[1]                                                                         ; delay[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495 ; delay[6]                                                                         ; delay[6]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.696      ;
; 0.497 ; delay[2]                                                                         ; delay[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; delay[7]                                                                         ; delay[7]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; delay[9]                                                                         ; delay[9]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; delay[14]                                                                        ; delay[14]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; delay[4]                                                                         ; delay[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; delay[8]                                                                         ; delay[8]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; delay[10]                                                                        ; delay[10]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; delay[12]                                                                        ; delay[12]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.698      ;
; 0.507 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|cmd_buffer[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.707      ;
; 0.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.509 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.709      ;
; 0.512 ; delay[0]                                                                         ; delay[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; init_accel:init_accel_inst1|busy_buffer                                          ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.718      ;
; 0.520 ; delay[15]                                                                        ; delay[15]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.719      ;
; 0.524 ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.723      ;
; 0.524 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.724      ;
; 0.530 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.730      ;
; 0.532 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.731      ;
; 0.539 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.738      ;
; 0.539 ; state.READING                                                                    ; leds_buffer[7]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.738      ;
; 0.539 ; state.READING                                                                    ; leds_buffer[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.738      ;
; 0.540 ; state.READING                                                                    ; leds_buffer[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.739      ;
; 0.541 ; state.READING                                                                    ; leds_buffer[5]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.740      ;
; 0.541 ; write_accel_n                                                                    ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.741      ;
; 0.545 ; init_done                                                                        ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.745      ;
; 0.546 ; accel_rw:accel_rw_inst1|state.INIT                                               ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.746      ;
; 0.553 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.753      ;
; 0.558 ; accel_rw:accel_rw_inst1|state.INIT                                               ; accel_rw:accel_rw_inst1|busy_out                                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.758      ;
; 0.566 ; state.RD_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.765      ;
; 0.568 ; state.WR_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.767      ;
; 0.587 ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.787      ;
; 0.619 ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.818      ;
; 0.622 ; init_accel:init_accel_inst1|state.WR_DUR                                         ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.821      ;
; 0.627 ; cmd_buffer[0]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[0]  ; CLK          ; CLK         ; -0.500       ; 0.247      ; 0.538      ;
; 0.627 ; cmd_buffer[1]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; CLK          ; CLK         ; -0.500       ; 0.247      ; 0.538      ;
; 0.627 ; cmd_buffer[4]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; CLK          ; CLK         ; -0.500       ; 0.247      ; 0.538      ;
; 0.628 ; cmd_buffer[2]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; CLK          ; CLK         ; -0.500       ; 0.247      ; 0.539      ;
; 0.628 ; cmd_buffer[3]                                                                    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; CLK          ; CLK         ; -0.500       ; 0.247      ; 0.539      ;
; 0.636 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.836      ;
; 0.638 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.174      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.524 ; -99.180           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -160.450                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.524 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[1]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.459      ;
; -1.513 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[0]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.448      ;
; -1.510 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.234     ; 2.263      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.457      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.507 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.456      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.482 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.431      ;
; -1.468 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.403      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.457 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[14]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.206      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.454 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[17]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 2.203      ;
; -1.448 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[24]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.399      ;
; -1.447 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[25]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.398      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.445 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_ratio[31] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.205      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.444 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[21]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.393      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[28]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.383      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.428 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[9]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.379      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[3]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.374      ;
; -1.423 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[26]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.372      ;
; -1.422 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[20]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.373      ;
; -1.405 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[5]      ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[31]   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.340      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.403 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[11]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.350      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[13]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.348      ;
; -1.400 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|count[18]     ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.347      ;
+--------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; init_accel:init_accel_inst1|rx_buffer[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.IDLE                                                                       ; state.IDLE                                                                       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.READING                                                                    ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.WR_PARAMS_SEND                                                             ; state.WR_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.RD_PARAMS_SEND                                                             ; state.RD_PARAMS_SEND                                                             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; accel_rw:accel_rw_inst1|state.IDLE                                               ; accel_rw:accel_rw_inst1|state.IDLE                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; accel_rw:accel_rw_inst1|state.RX                                                 ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; next_wr_buffer                                                                   ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; init_done                                                                        ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accel_rw:accel_rw_inst1|enable                                                   ; accel_rw:accel_rw_inst1|enable                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.315      ;
; 0.198 ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.320      ;
; 0.201 ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; init_accel:init_accel_inst1|state.WR_TIME_FF                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.323      ;
; 0.203 ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.325      ;
; 0.205 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[7]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[4]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.326      ;
; 0.212 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; state.READING                                                                    ; leds_buffer[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.337      ;
; 0.223 ; state.RD_PARAMS_SEND                                                             ; state.READING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.345      ;
; 0.261 ; accel_rw:accel_rw_inst1|state.WR_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.383      ;
; 0.263 ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; cmd_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.384      ;
; 0.266 ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.388      ;
; 0.270 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.392      ;
; 0.272 ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.394      ;
; 0.274 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.396      ;
; 0.275 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|state.WR_THRESH_ACT                                  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.397      ;
; 0.275 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.397      ;
; 0.278 ; init_accel:init_accel_inst1|state.WR_INT_ENABLE                                  ; init_accel:init_accel_inst1|state.WR_INT_MAP                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.400      ;
; 0.278 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|state.WR_THRESH_FF                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.400      ;
; 0.280 ; init_accel:init_accel_inst1|state.WR_ACT_INACT_CTL                               ; init_accel:init_accel_inst1|cmd_buffer[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.402      ;
; 0.281 ; init_accel:init_accel_inst1|state.WR_LATENT                                      ; init_accel:init_accel_inst1|state.WR_WINDOW                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.403      ;
; 0.283 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|state.WR_DUR                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.405      ;
; 0.287 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[6]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.288 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.417      ;
; 0.288 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[2]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[3]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.417      ;
; 0.288 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[0]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[1]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[4]  ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|cmd_buffer[5]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.411      ;
; 0.291 ; delay[3]                                                                         ; delay[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.413      ;
; 0.292 ; delay[1]                                                                         ; delay[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; delay[5]                                                                         ; delay[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; delay[11]                                                                        ; delay[11]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; delay[13]                                                                        ; delay[13]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; init_accel:init_accel_inst1|state.WR_THRESH_TAP                                  ; init_accel:init_accel_inst1|cmd_buffer[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; delay[2]                                                                         ; delay[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; delay[6]                                                                         ; delay[6]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; delay[7]                                                                         ; delay[7]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; delay[9]                                                                         ; delay[9]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; delay[14]                                                                        ; delay[14]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; delay[4]                                                                         ; delay[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; delay[8]                                                                         ; delay[8]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; delay[10]                                                                        ; delay[10]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; delay[12]                                                                        ; delay[12]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.301 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.303 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; delay[0]                                                                         ; delay[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; next_wr_buffer                                                                   ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; init_accel:init_accel_inst1|busy_buffer                                          ; init_done                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[5]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[6]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; state.READING                                                                    ; leds_buffer[7]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; state.READING                                                                    ; leds_buffer[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; delay[15]                                                                        ; delay[15]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.429      ;
; 0.308 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[3]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; state.READING                                                                    ; leds_buffer[5]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; state.READING                                                                    ; leds_buffer[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[2]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[4] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.312 ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; init_accel:init_accel_inst1|rx_buffer[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.434      ;
; 0.314 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.TX                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.436      ;
; 0.315 ; init_accel:init_accel_inst1|state.IDLE                                           ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.437      ;
; 0.318 ; accel_rw:accel_rw_inst1|state.INIT                                               ; accel_rw:accel_rw_inst1|busy_out                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|assert_data    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; accel_rw:accel_rw_inst1|state.INIT                                               ; init_accel:init_accel_inst1|state.IDLE                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|clk_toggles[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.324 ; state.WR_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.446      ;
; 0.328 ; write_accel_n                                                                    ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.450      ;
; 0.329 ; init_done                                                                        ; next_wr_buffer                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.451      ;
; 0.333 ; accel_rw:accel_rw_inst1|state.RD_ST                                              ; accel_rw:accel_rw_inst1|state.RX                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.455      ;
; 0.340 ; init_accel:init_accel_inst1|state.WR_POWER_CONTROL                               ; init_accel:init_accel_inst1|busy_buffer                                          ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.462      ;
; 0.342 ; state.RD_PARAMS_SEND                                                             ; state.WRITING                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.464      ;
; 0.346 ; init_accel:init_accel_inst1|state.WR_THRESH_INACT                                ; init_accel:init_accel_inst1|state.WR_TIME_INACT                                  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.468      ;
; 0.348 ; init_accel:init_accel_inst1|state.WR_DUR                                         ; init_accel:init_accel_inst1|state.WR_TAP_AXES                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.470      ;
; 0.359 ; init_accel:init_accel_inst1|state.WR_BW_RATE                                     ; init_accel:init_accel_inst1|state.WR_INT_ENABLE                                  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.481      ;
; 0.368 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[0]    ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|d_buffer[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.489      ;
; 0.371 ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|state          ; accel_rw:accel_rw_inst1|spi_3_wire_master:spi_3_wire_master_inst1|sclk           ; CLK          ; CLK         ; 0.000        ; 0.240      ; 0.695      ;
; 0.371 ; delay[15]                                                                        ; delay[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.493      ;
; 0.371 ; delay[15]                                                                        ; delay[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.493      ;
; 0.371 ; delay[15]                                                                        ; delay[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.493      ;
; 0.371 ; delay[15]                                                                        ; delay[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.493      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.418   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.418   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -269.727 ; 0.0   ; 0.0      ; 0.0     ; -160.45             ;
;  CLK             ; -269.727 ; 0.000 ; N/A      ; N/A     ; -160.450            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; G_SENSOR_INT            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip_sw[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip_sw[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip_sw[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip_sw[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I2C_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; G_SENSOR_CS_N ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDS[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LEDS[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; G_SENSOR_CS_N ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LEDS[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LEDS[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; G_SENSOR_CS_N ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDS[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDS[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDS[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3335     ; 70       ; 16       ; 474      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3335     ; 70       ; 16       ; 474      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 146   ; 146  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; G_SENSOR_CS_N ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2C_SCLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2C_SDAT      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; G_SENSOR_CS_N ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2C_SCLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2C_SDAT      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Tue Mar  5 15:48:04 2019
Info: Command: quartus_sta pract_3_spi -c pract_3_spi
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pract_3_spi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.418            -269.727 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -149.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.038            -231.114 CLK 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -149.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.524             -99.180 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -160.450 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 823 megabytes
    Info: Processing ended: Tue Mar  5 15:48:06 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


