TimeQuest Timing Analyzer report for fsmc
Thu Aug 03 14:51:43 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CSn'
 14. Slow 1200mV 85C Model Hold: 'CSn'
 15. Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CSn'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'NADV'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'CSn'
 39. Slow 1200mV 0C Model Hold: 'CSn'
 40. Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CSn'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'NADV'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Output Enable Times
 52. Minimum Output Enable Times
 53. Output Disable Times
 54. Minimum Output Disable Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Setup: 'CSn'
 63. Fast 1200mV 0C Model Hold: 'CSn'
 64. Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'NADV'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'CSn'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Propagation Delay
 74. Minimum Propagation Delay
 75. Output Enable Times
 76. Minimum Output Enable Times
 77. Output Disable Times
 78. Minimum Output Disable Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; fsmc                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; clk_25m                                        ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { clk_25m }                                        ;
; CSn                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { CSn }                                            ;
; NADV                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { NADV }                                           ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk_25m ; u1|altpll_component|auto_generated|pll1|inclk[0] ; { u1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                              ;
+-------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+-------------+-----------------+------------------------------------------------+------------------------------------------------+
; 602.41 MHz  ; 402.09 MHz      ; u1|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
; 1024.59 MHz ; 238.04 MHz      ; CSn                                            ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -1.179 ; -1.179        ;
; CSn                                            ; -0.072 ; -0.072        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.562 ; -0.562        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.734  ; 0.000         ;
+------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -3.201 ; -15.804       ;
; NADV                                           ; -3.000 ; -14.896       ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.682  ; 0.000         ;
; clk_25m                                        ; 19.910 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -1.179 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.523      ; 2.143      ;
; -0.718 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.523      ; 2.182      ;
; 8.340  ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.569     ; 1.092      ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CSn'                                                                                                                                                                                             ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.072 ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.764      ; 2.374      ;
; -0.038 ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.764      ; 2.340      ;
; -0.010 ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.764      ; 2.312      ;
; 0.000  ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.764      ; 2.302      ;
; 0.016  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.500        ; 4.782      ; 5.314      ;
; 0.024  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 1.000        ; 4.782      ; 5.806      ;
; 0.029  ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.764      ; 2.273      ;
; 0.039  ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.579      ; 3.078      ;
; 0.104  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.500        ; 4.782      ; 5.226      ;
; 0.171  ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.579      ; 2.946      ;
; 0.320  ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.579      ; 2.797      ;
; 0.995  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 1.000        ; 4.782      ; 4.835      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CSn'                                                                                                                                                                                              ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.562 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.000        ; 4.958      ; 4.650      ;
; 0.017  ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.840      ; 2.641      ;
; 0.088  ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.840      ; 2.712      ;
; 0.111  ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.840      ; 2.735      ;
; 0.247  ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.058      ; 2.089      ;
; 0.280  ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.058      ; 2.122      ;
; 0.292  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; -0.500       ; 4.958      ; 5.024      ;
; 0.297  ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.058      ; 2.139      ;
; 0.301  ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.058      ; 2.143      ;
; 0.326  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.000        ; 4.958      ; 5.538      ;
; 0.349  ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.058      ; 2.191      ;
; 0.352  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; -0.500       ; 4.958      ; 5.084      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.734 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.037      ; 2.093      ;
; 1.173 ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.392     ; 0.993      ;
; 1.208 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 1.037      ; 2.067      ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CSn'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; 0.251  ; 0.486        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.251  ; 0.486        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.251  ; 0.486        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.253  ; 0.488        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.258  ; 0.493        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.261  ; 0.496        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.261  ; 0.496        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.261  ; 0.496        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'NADV'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[6]|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|o            ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|i            ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[6]|clk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|o            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.682 ; 4.902        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.888 ; 5.076        ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.908 ; 5.096        ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.951 ; 4.951        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.971 ; 4.971        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 5.028 ; 5.028        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.048 ; 5.048        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.986 ; 19.986       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.012 ; 20.012       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.087 ; 20.087       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.087 ; 20.087       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.464  ; 0.956  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.610  ; 0.811  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.213 ; 0.036  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.270 ; -0.050 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.249 ; -0.017 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.264  ; 0.474  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.175 ; 0.071  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.197 ; 0.051  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.128 ; 0.118  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.149 ; 0.108  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.420  ; 0.633  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.246  ; 0.515  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.211  ; 0.422  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.244  ; 0.465  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.493  ; 0.708  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.610  ; 0.811  ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.099  ; 0.352  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.237  ; 0.459  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 2.329  ; 2.884  ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.826  ; 2.756  ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; 3.091  ; 3.282  ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; 2.630  ; 2.836  ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; 1.823  ; 2.025  ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; 1.804  ; 2.029  ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; 3.091  ; 3.282  ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; 2.484  ; 2.690  ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; 2.109  ; 2.352  ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; 2.088  ; 2.345  ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; 2.647  ; 2.864  ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; 1.638  ; 1.599  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 4.088  ; 4.370  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.188  ; 0.562  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.792  ; 0.583  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.738  ; 0.502  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.792  ; 0.583  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.773  ; 0.552  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.279  ; 0.080  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.700  ; 0.466  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.720  ; 0.486  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.654  ; 0.421  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.674  ; 0.431  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.128  ; -0.074 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.295  ; 0.039  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.329  ; 0.129  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.297  ; 0.087  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.058  ; -0.145 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; -0.055 ; -0.245 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.437  ; 0.197  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.304  ; 0.093  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -1.632 ; -2.125 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -2.164 ; -2.094 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; -1.314 ; -1.512 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; -2.171 ; -2.354 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; -1.333 ; -1.512 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; -1.314 ; -1.515 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; -2.615 ; -2.784 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; -1.984 ; -2.179 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; -1.625 ; -1.854 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; -1.605 ; -1.849 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; -2.189 ; -2.383 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; -0.844 ; -0.818 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -3.196 ; -3.474 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 14.290 ; 13.967 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.619 ; 13.379 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 13.490 ; 13.218 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 13.400 ; 13.114 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 14.290 ; 13.967 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.719 ; 13.482 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.886 ; 13.588 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 14.004 ; 13.695 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 13.918 ; 13.627 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.989 ; 13.694 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 14.212 ; 13.871 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 14.150 ; 13.815 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 14.161 ; 13.841 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.923 ; 13.682 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 14.125 ; 13.937 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 14.036 ; 13.702 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 13.953 ; 13.671 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 12.913 ; 12.634 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.128 ; 12.894 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 13.003 ; 12.740 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 12.913 ; 12.634 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 13.772 ; 13.460 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.224 ; 12.995 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.384 ; 13.096 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 13.498 ; 13.200 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 13.416 ; 13.134 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.485 ; 13.199 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 13.699 ; 13.368 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 13.638 ; 13.314 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 13.649 ; 13.340 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.421 ; 13.187 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 13.615 ; 13.432 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 13.524 ; 13.200 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 13.450 ; 13.177 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.786 ; 8.647 ; 9.113 ; 8.974 ;
; RDn        ; DB[1]       ; 8.775 ; 8.636 ; 9.104 ; 8.965 ;
; RDn        ; DB[2]       ; 8.677 ; 8.536 ; 9.006 ; 8.865 ;
; RDn        ; DB[3]       ; 9.591 ; 9.452 ; 9.960 ; 9.821 ;
; RDn        ; DB[4]       ; 9.202 ; 9.063 ; 9.547 ; 9.408 ;
; RDn        ; DB[5]       ; 9.166 ; 9.027 ; 9.514 ; 9.375 ;
; RDn        ; DB[6]       ; 9.212 ; 9.073 ; 9.555 ; 9.416 ;
; RDn        ; DB[7]       ; 9.212 ; 9.073 ; 9.555 ; 9.416 ;
; RDn        ; DB[8]       ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[9]       ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[10]      ; 9.591 ; 9.452 ; 9.960 ; 9.821 ;
; RDn        ; DB[11]      ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[12]      ; 9.610 ; 9.471 ; 9.982 ; 9.843 ;
; RDn        ; DB[13]      ; 9.610 ; 9.471 ; 9.982 ; 9.843 ;
; RDn        ; DB[14]      ; 9.460 ; 9.319 ; 9.831 ; 9.690 ;
; RDn        ; DB[15]      ; 9.195 ; 9.056 ; 9.539 ; 9.400 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.472 ; 8.333 ; 8.762 ; 8.623 ;
; RDn        ; DB[1]       ; 8.462 ; 8.323 ; 8.754 ; 8.615 ;
; RDn        ; DB[2]       ; 8.364 ; 8.223 ; 8.656 ; 8.515 ;
; RDn        ; DB[3]       ; 9.245 ; 9.106 ; 9.576 ; 9.437 ;
; RDn        ; DB[4]       ; 8.871 ; 8.732 ; 9.179 ; 9.040 ;
; RDn        ; DB[5]       ; 8.837 ; 8.698 ; 9.147 ; 9.008 ;
; RDn        ; DB[6]       ; 8.880 ; 8.741 ; 9.187 ; 9.048 ;
; RDn        ; DB[7]       ; 8.880 ; 8.741 ; 9.187 ; 9.048 ;
; RDn        ; DB[8]       ; 9.213 ; 9.074 ; 9.546 ; 9.407 ;
; RDn        ; DB[9]       ; 9.213 ; 9.074 ; 9.546 ; 9.407 ;
; RDn        ; DB[10]      ; 9.245 ; 9.106 ; 9.576 ; 9.437 ;
; RDn        ; DB[11]      ; 9.213 ; 9.074 ; 9.546 ; 9.407 ;
; RDn        ; DB[12]      ; 9.263 ; 9.124 ; 9.596 ; 9.457 ;
; RDn        ; DB[13]      ; 9.263 ; 9.124 ; 9.596 ; 9.457 ;
; RDn        ; DB[14]      ; 9.115 ; 8.974 ; 9.448 ; 9.307 ;
; RDn        ; DB[15]      ; 8.865 ; 8.726 ; 9.172 ; 9.033 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 7.078 ; 6.937 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 7.185 ; 7.046 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 7.176 ; 7.037 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 7.078 ; 6.937 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 8.032 ; 7.893 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.619 ; 7.480 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.586 ; 7.447 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.627 ; 7.488 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.627 ; 7.488 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 8.032 ; 7.893 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 8.054 ; 7.915 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 8.054 ; 7.915 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.903 ; 7.762 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.611 ; 7.472 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 7.078 ; 6.937 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 7.185 ; 7.046 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 7.176 ; 7.037 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 7.078 ; 6.937 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 8.032 ; 7.893 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.619 ; 7.480 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.586 ; 7.447 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.627 ; 7.488 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.627 ; 7.488 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 8.032 ; 7.893 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 8.054 ; 7.915 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 8.054 ; 7.915 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.903 ; 7.762 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.611 ; 7.472 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.857 ; 6.716 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.963 ; 6.824 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.955 ; 6.816 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.857 ; 6.716 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.777 ; 7.638 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.380 ; 7.241 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.348 ; 7.209 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.388 ; 7.249 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.388 ; 7.249 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.777 ; 7.638 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.797 ; 7.658 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.797 ; 7.658 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.649 ; 7.508 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.373 ; 7.234 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.857 ; 6.716 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.963 ; 6.824 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.955 ; 6.816 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.857 ; 6.716 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.777 ; 7.638 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.380 ; 7.241 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.348 ; 7.209 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.388 ; 7.249 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.388 ; 7.249 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.777 ; 7.638 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.797 ; 7.658 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.797 ; 7.658 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.649 ; 7.508 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.373 ; 7.234 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 6.671     ; 6.812     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.782     ; 6.921     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.771     ; 6.910     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.671     ; 6.812     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.587     ; 7.726     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.198     ; 7.337     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.162     ; 7.301     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.208     ; 7.347     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.208     ; 7.347     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.587     ; 7.726     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.606     ; 7.745     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.606     ; 7.745     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.454     ; 7.595     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.191     ; 7.330     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.671     ; 6.812     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.782     ; 6.921     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.771     ; 6.910     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.671     ; 6.812     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.587     ; 7.726     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.198     ; 7.337     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.162     ; 7.301     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.208     ; 7.347     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.208     ; 7.347     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.587     ; 7.726     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.606     ; 7.745     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.606     ; 7.745     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.454     ; 7.595     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.191     ; 7.330     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 6.463     ; 6.604     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.573     ; 6.712     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.563     ; 6.702     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.463     ; 6.604     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.346     ; 7.485     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.972     ; 7.111     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.938     ; 7.077     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.981     ; 7.120     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.981     ; 7.120     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.346     ; 7.485     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.364     ; 7.503     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.364     ; 7.503     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.214     ; 7.355     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.966     ; 7.105     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.463     ; 6.604     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.573     ; 6.712     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.563     ; 6.702     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.463     ; 6.604     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.346     ; 7.485     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.972     ; 7.111     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.938     ; 7.077     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.981     ; 7.120     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.981     ; 7.120     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.346     ; 7.485     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.364     ; 7.503     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.364     ; 7.503     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.214     ; 7.355     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.966     ; 7.105     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; 652.74 MHz ; 402.09 MHz      ; u1|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
; 778.82 MHz ; 238.04 MHz      ; CSn                                            ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.886 ; -0.886        ;
; CSn                                            ; -0.255 ; -0.397        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.554 ; -0.554        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.613  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -3.201 ; -15.804       ;
; NADV                                           ; -3.000 ; -14.896       ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.654  ; 0.000         ;
; clk_25m                                        ; 19.918 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.886 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.630      ; 1.958      ;
; -0.511 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.630      ; 2.083      ;
; 8.468  ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.530     ; 1.004      ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CSn'                                                                                                                                                                                              ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.255 ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.495      ; 2.279      ;
; -0.224 ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.495      ; 2.248      ;
; -0.194 ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.495      ; 2.218      ;
; -0.186 ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.273      ; 2.988      ;
; -0.182 ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.495      ; 2.206      ;
; -0.152 ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.495      ; 2.176      ;
; -0.142 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.500        ; 4.367      ; 5.048      ;
; -0.035 ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.273      ; 2.837      ;
; 0.041  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 1.000        ; 4.367      ; 5.365      ;
; 0.103  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.500        ; 4.367      ; 4.803      ;
; 0.115  ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 2.273      ; 2.687      ;
; 1.039  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 1.000        ; 4.367      ; 4.367      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CSn'                                                                                                                                                                                               ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.554 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.000        ; 4.524      ; 4.200      ;
; 0.120  ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.509      ; 2.389      ;
; 0.181  ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.509      ; 2.450      ;
; 0.194  ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 2.509      ; 2.463      ;
; 0.321  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; -0.500       ; 4.524      ; 4.595      ;
; 0.366  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.000        ; 4.524      ; 5.120      ;
; 0.371  ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.762      ; 1.893      ;
; 0.400  ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.762      ; 1.922      ;
; 0.411  ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.762      ; 1.933      ;
; 0.419  ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.762      ; 1.941      ;
; 0.459  ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.762      ; 1.981      ;
; 0.578  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; -0.500       ; 4.524      ; 4.852      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.613 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.081      ; 1.999      ;
; 1.002 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 1.081      ; 1.888      ;
; 1.089 ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.370     ; 0.914      ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CSn'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; 0.220  ; 0.450        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.220  ; 0.450        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.220  ; 0.450        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.222  ; 0.452        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.306  ; 0.536        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.307  ; 0.537        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.307  ; 0.537        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.307  ; 0.537        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'NADV'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[6]|clk       ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|i            ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|o            ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[6]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.654 ; 4.870        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.897 ; 5.081        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.924 ; 4.924        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 4.941 ; 5.125        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 5.032 ; 5.032        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.032 ; 5.032        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.074 ; 5.074        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.999 ; 19.999       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.081 ; 20.081       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.081 ; 20.081       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.622  ; 0.939  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.554  ; 0.585  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.239 ; -0.124 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.276 ; -0.198 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.269 ; -0.170 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.220  ; 0.278  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.199 ; -0.085 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.219 ; -0.105 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.152 ; -0.046 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.175 ; -0.053 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.396  ; 0.413  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.201  ; 0.311  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.169  ; 0.232  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.202  ; 0.270  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.453  ; 0.481  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.554  ; 0.585  ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.078  ; 0.160  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.195  ; 0.264  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 2.043  ; 2.591  ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.706  ; 2.304  ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; 2.718  ; 2.732  ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; 2.279  ; 2.322  ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; 1.512  ; 1.548  ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; 1.481  ; 1.556  ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; 2.718  ; 2.732  ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; 2.118  ; 2.172  ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; 1.765  ; 1.866  ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; 1.740  ; 1.862  ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; 2.294  ; 2.356  ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; 1.431  ; 1.306  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 3.515  ; 3.669  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.159  ; 0.554  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.746  ; 0.675  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.711  ; 0.604  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.746  ; 0.675  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.740  ; 0.649  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.270  ; 0.218  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.671  ; 0.566  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.691  ; 0.584  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.626  ; 0.528  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.648  ; 0.534  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.100  ; 0.087  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.287  ; 0.185  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.318  ; 0.260  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.286  ; 0.223  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.045  ; 0.022  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; -0.052 ; -0.079 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.407  ; 0.331  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.293  ; 0.230  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -1.419 ; -1.911 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -2.098 ; -1.713 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; -1.035 ; -1.088 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; -1.863 ; -1.892 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; -1.066 ; -1.088 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; -1.035 ; -1.095 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; -2.285 ; -2.287 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; -1.664 ; -1.714 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; -1.325 ; -1.420 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; -1.302 ; -1.416 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; -1.878 ; -1.926 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; -0.723 ; -0.612 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -2.723 ; -2.879 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 13.052 ; 12.614 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 12.418 ; 12.077 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 12.285 ; 11.938 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 12.232 ; 11.849 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 13.052 ; 12.614 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 12.524 ; 12.171 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 12.668 ; 12.270 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 12.793 ; 12.362 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 12.723 ; 12.302 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 12.791 ; 12.360 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 12.997 ; 12.518 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 12.929 ; 12.475 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 12.941 ; 12.490 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 12.726 ; 12.346 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 12.912 ; 12.575 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 12.854 ; 12.367 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 12.755 ; 12.344 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 11.769 ; 11.398 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 11.951 ; 11.621 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 11.824 ; 11.488 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 11.769 ; 11.398 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 12.560 ; 12.138 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 12.053 ; 11.713 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 12.192 ; 11.808 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 12.313 ; 11.896 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 12.245 ; 11.840 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 12.311 ; 11.895 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 12.509 ; 12.046 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 12.443 ; 12.005 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 12.455 ; 12.020 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 12.248 ; 11.881 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 12.427 ; 12.102 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 12.367 ; 11.897 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 12.277 ; 11.880 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 7.847 ; 7.730 ; 8.061 ; 7.944 ;
; RDn        ; DB[1]       ; 7.838 ; 7.721 ; 8.055 ; 7.938 ;
; RDn        ; DB[2]       ; 7.772 ; 7.626 ; 7.989 ; 7.843 ;
; RDn        ; DB[3]       ; 8.570 ; 8.453 ; 8.866 ; 8.749 ;
; RDn        ; DB[4]       ; 8.222 ; 8.105 ; 8.473 ; 8.356 ;
; RDn        ; DB[5]       ; 8.188 ; 8.071 ; 8.441 ; 8.324 ;
; RDn        ; DB[6]       ; 8.232 ; 8.115 ; 8.482 ; 8.365 ;
; RDn        ; DB[7]       ; 8.232 ; 8.115 ; 8.482 ; 8.365 ;
; RDn        ; DB[8]       ; 8.539 ; 8.422 ; 8.836 ; 8.719 ;
; RDn        ; DB[9]       ; 8.539 ; 8.422 ; 8.836 ; 8.719 ;
; RDn        ; DB[10]      ; 8.570 ; 8.453 ; 8.866 ; 8.749 ;
; RDn        ; DB[11]      ; 8.539 ; 8.422 ; 8.836 ; 8.719 ;
; RDn        ; DB[12]      ; 8.588 ; 8.471 ; 8.889 ; 8.772 ;
; RDn        ; DB[13]      ; 8.588 ; 8.471 ; 8.889 ; 8.772 ;
; RDn        ; DB[14]      ; 8.473 ; 8.327 ; 8.770 ; 8.624 ;
; RDn        ; DB[15]      ; 8.218 ; 8.101 ; 8.466 ; 8.349 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 7.571 ; 7.454 ; 7.754 ; 7.637 ;
; RDn        ; DB[1]       ; 7.563 ; 7.446 ; 7.749 ; 7.632 ;
; RDn        ; DB[2]       ; 7.497 ; 7.351 ; 7.683 ; 7.537 ;
; RDn        ; DB[3]       ; 8.266 ; 8.149 ; 8.527 ; 8.410 ;
; RDn        ; DB[4]       ; 7.932 ; 7.815 ; 8.150 ; 8.033 ;
; RDn        ; DB[5]       ; 7.899 ; 7.782 ; 8.119 ; 8.002 ;
; RDn        ; DB[6]       ; 7.941 ; 7.824 ; 8.158 ; 8.041 ;
; RDn        ; DB[7]       ; 7.941 ; 7.824 ; 8.158 ; 8.041 ;
; RDn        ; DB[8]       ; 8.236 ; 8.119 ; 8.498 ; 8.381 ;
; RDn        ; DB[9]       ; 8.236 ; 8.119 ; 8.498 ; 8.381 ;
; RDn        ; DB[10]      ; 8.266 ; 8.149 ; 8.527 ; 8.410 ;
; RDn        ; DB[11]      ; 8.236 ; 8.119 ; 8.498 ; 8.381 ;
; RDn        ; DB[12]      ; 8.283 ; 8.166 ; 8.549 ; 8.432 ;
; RDn        ; DB[13]      ; 8.283 ; 8.166 ; 8.549 ; 8.432 ;
; RDn        ; DB[14]      ; 8.170 ; 8.024 ; 8.432 ; 8.286 ;
; RDn        ; DB[15]      ; 7.927 ; 7.810 ; 8.143 ; 8.026 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.337 ; 6.191 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.409 ; 6.292 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.403 ; 6.286 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.337 ; 6.191 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.214 ; 7.097 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.821 ; 6.704 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.789 ; 6.672 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.830 ; 6.713 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.830 ; 6.713 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.214 ; 7.097 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.237 ; 7.120 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.237 ; 7.120 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.118 ; 6.972 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.814 ; 6.697 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.337 ; 6.191 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.409 ; 6.292 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.403 ; 6.286 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.337 ; 6.191 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.214 ; 7.097 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.821 ; 6.704 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.789 ; 6.672 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.830 ; 6.713 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.830 ; 6.713 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.214 ; 7.097 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.237 ; 7.120 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.237 ; 7.120 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.118 ; 6.972 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.814 ; 6.697 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.138 ; 5.992 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.209 ; 6.092 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.204 ; 6.087 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.138 ; 5.992 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.982 ; 6.865 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.605 ; 6.488 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.574 ; 6.457 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.613 ; 6.496 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.613 ; 6.496 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.982 ; 6.865 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.004 ; 6.887 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.004 ; 6.887 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.887 ; 6.741 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.598 ; 6.481 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.138 ; 5.992 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.209 ; 6.092 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.204 ; 6.087 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.138 ; 5.992 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.982 ; 6.865 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.605 ; 6.488 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.574 ; 6.457 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.613 ; 6.496 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.613 ; 6.496 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.982 ; 6.865 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.004 ; 6.887 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.004 ; 6.887 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.887 ; 6.741 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.598 ; 6.481 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 5.960     ; 6.106     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064     ; 6.181     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.055     ; 6.172     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 5.960     ; 6.106     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.787     ; 6.904     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.439     ; 6.556     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.405     ; 6.522     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.449     ; 6.566     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.449     ; 6.566     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.787     ; 6.904     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 6.805     ; 6.922     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 6.805     ; 6.922     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.661     ; 6.807     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.435     ; 6.552     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 5.960     ; 6.106     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064     ; 6.181     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.055     ; 6.172     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.960     ; 6.106     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.787     ; 6.904     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.439     ; 6.556     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.405     ; 6.522     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.449     ; 6.566     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.449     ; 6.566     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.787     ; 6.904     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.805     ; 6.922     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.805     ; 6.922     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.661     ; 6.807     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.435     ; 6.552     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 5.773     ; 5.919     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 5.876     ; 5.993     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 5.868     ; 5.985     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 5.773     ; 5.919     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.571     ; 6.688     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.237     ; 6.354     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.204     ; 6.321     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.246     ; 6.363     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.246     ; 6.363     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.571     ; 6.688     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 6.588     ; 6.705     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 6.588     ; 6.705     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.446     ; 6.592     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.232     ; 6.349     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 5.773     ; 5.919     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 5.876     ; 5.993     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 5.868     ; 5.985     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.773     ; 5.919     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.571     ; 6.688     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.237     ; 6.354     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.204     ; 6.321     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.246     ; 6.363     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.246     ; 6.363     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.571     ; 6.688     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.588     ; 6.705     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.588     ; 6.705     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.446     ; 6.592     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.232     ; 6.349     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.726 ; -0.726        ;
; CSn                                            ; 0.507  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.191 ; -0.330        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.267  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; NADV                                           ; -3.000 ; -11.961       ;
; CSn                                            ; -3.000 ; -7.336        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.785  ; 0.000         ;
; clk_25m                                        ; 19.587 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.726 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.125      ; 1.278      ;
; 0.182  ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.125      ; 0.870      ;
; 9.316  ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.231     ; 0.440      ;
+--------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CSn'                                                                                                                                                                                             ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.507 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.500        ; 2.476      ; 2.478      ;
; 0.577 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 1.000        ; 2.476      ; 2.908      ;
; 0.591 ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.206      ; 1.114      ;
; 0.613 ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.206      ; 1.092      ;
; 0.628 ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.206      ; 1.077      ;
; 0.630 ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.206      ; 1.075      ;
; 0.644 ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.206      ; 1.061      ;
; 0.667 ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.564      ; 1.396      ;
; 0.684 ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.564      ; 1.379      ;
; 0.694 ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; 0.500        ; 1.564      ; 1.369      ;
; 0.817 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 1.000        ; 2.476      ; 2.668      ;
; 0.848 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.500        ; 2.476      ; 2.137      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CSn'                                                                                                                                                                                               ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.191 ; fsmc_ctrl:u3|address[7] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.692      ; 1.135      ;
; -0.170 ; fsmc_ctrl:u3|address[3] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.692      ; 1.156      ;
; -0.139 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; -0.500       ; 2.566      ; 2.051      ;
; -0.138 ; fsmc_ctrl:u3|address[0] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.692      ; 1.188      ;
; -0.093 ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ; CSn          ; CSn         ; 0.000        ; 2.566      ; 2.577      ;
; -0.086 ; fsmc_ctrl:u3|address[1] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.349      ; 0.897      ;
; -0.075 ; fsmc_ctrl:u3|address[6] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.349      ; 0.908      ;
; -0.074 ; fsmc_ctrl:u3|address[4] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.349      ; 0.909      ;
; -0.062 ; fsmc_ctrl:u3|address[2] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.349      ; 0.921      ;
; -0.050 ; fsmc_ctrl:u3|address[5] ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ; NADV         ; CSn         ; -0.500       ; 1.349      ; 0.933      ;
; 0.117  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; 0.000        ; 2.566      ; 2.787      ;
; 0.180  ; CSn                     ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ; CSn          ; CSn         ; -0.500       ; 2.566      ; 2.370      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.267 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.371      ; 0.832      ;
; 0.457 ; fsmc_ctrl:u3|wr_clk1 ; fsmc_ctrl:u3|wr_clk2 ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.153     ; 0.388      ;
; 1.184 ; CSn                  ; fsmc_ctrl:u3|wr_clk1 ; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.371      ; 1.249      ;
+-------+----------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'NADV'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[6]|clk       ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~input|i            ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[0] ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[3] ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[7] ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[1] ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[2] ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[4] ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[5] ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; NADV  ; Rise       ; fsmc_ctrl:u3|address[6] ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~input|o            ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[0]|clk       ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[3]|clk       ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[7]|clk       ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[1]|clk       ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[2]|clk       ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[4]|clk       ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[5]|clk       ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; u3|address[6]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CSn'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.084 ; 0.146        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.084 ; 0.146        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.084 ; 0.146        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -0.084 ; 0.146        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.126  ; 0.126        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.126  ; 0.126        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.622  ; 0.852        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.622  ; 0.852        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.622  ; 0.852        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.624  ; 0.854        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.872  ; 0.872        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.872  ; 0.872        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.909  ; 0.909        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.810 ; 4.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
; 4.811 ; 5.027        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.965 ; 4.965        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 4.990 ; 4.990        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.008 ; 5.008        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk2|clk                                                       ;
; 5.033 ; 5.033        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk2                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.629 ; 19.629       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.371 ; 20.371       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.412 ; 20.412       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.412 ; 20.412       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; CSn       ; CSn        ; -0.027 ; 0.403 ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.026  ; 0.671 ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.369 ; 0.230 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.400 ; 0.195 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.396 ; 0.200 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; -0.151 ; 0.477 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.328 ; 0.272 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.341 ; 0.257 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.305 ; 0.299 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.308 ; 0.299 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; -0.086 ; 0.552 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; -0.134 ; 0.501 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; -0.156 ; 0.462 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; -0.132 ; 0.489 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; -0.046 ; 0.592 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.026  ; 0.671 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; -0.237 ; 0.393 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; -0.138 ; 0.483 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 0.851  ; 1.381 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 0.873  ; 1.558 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; 1.513  ; 2.135 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; 1.285  ; 1.881 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; 0.920  ; 1.513 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; 0.931  ; 1.521 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; 1.513  ; 2.135 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; 1.238  ; 1.846 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; 1.071  ; 1.665 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; 1.078  ; 1.670 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; 1.330  ; 1.923 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; 0.738  ; 1.146 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 1.979  ; 2.541 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.619  ; 0.093  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.641  ; 0.054  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.611  ; 0.020  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.641  ; 0.054  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.638  ; 0.050  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.402  ; -0.217 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.571  ; -0.021 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.583  ; -0.007 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.548  ; -0.047 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.552  ; -0.047 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.338  ; -0.291 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.384  ; -0.242 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.406  ; -0.204 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.382  ; -0.230 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.300  ; -0.329 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.231  ; -0.405 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.485  ; -0.136 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.388  ; -0.225 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -0.522 ; -1.031 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -0.572 ; -1.244 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; -0.706 ; -1.285 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; -1.085 ; -1.667 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; -0.706 ; -1.285 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; -0.716 ; -1.292 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; -1.305 ; -1.911 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; -1.017 ; -1.618 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; -0.857 ; -1.444 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; -0.864 ; -1.449 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; -1.130 ; -1.709 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; -0.377 ; -0.794 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -1.568 ; -2.131 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.610 ; 6.684 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.313 ; 6.362 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.252 ; 6.287 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.138 ; 6.212 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.610 ; 6.684 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.373 ; 6.440 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.433 ; 6.489 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.481 ; 6.542 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.446 ; 6.512 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.489 ; 6.549 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.559 ; 6.630 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.542 ; 6.607 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.534 ; 6.602 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.449 ; 6.516 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.571 ; 6.672 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.399 ; 6.502 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.458 ; 6.529 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 5.891 ; 5.962 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064 ; 6.110 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.005 ; 6.038 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.891 ; 5.962 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.349 ; 6.420 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.123 ; 6.185 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.180 ; 6.233 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.227 ; 6.284 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.193 ; 6.255 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.234 ; 6.291 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.302 ; 6.369 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.285 ; 6.346 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.278 ; 6.342 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.196 ; 6.259 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.313 ; 6.409 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.143 ; 6.242 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.205 ; 6.272 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.254 ; 4.194 ; 4.820 ; 4.760 ;
; RDn        ; DB[1]       ; 4.247 ; 4.187 ; 4.815 ; 4.755 ;
; RDn        ; DB[2]       ; 4.151 ; 4.125 ; 4.719 ; 4.693 ;
; RDn        ; DB[3]       ; 4.675 ; 4.615 ; 5.191 ; 5.131 ;
; RDn        ; DB[4]       ; 4.471 ; 4.411 ; 5.008 ; 4.948 ;
; RDn        ; DB[5]       ; 4.446 ; 4.386 ; 4.986 ; 4.926 ;
; RDn        ; DB[6]       ; 4.480 ; 4.420 ; 5.017 ; 4.957 ;
; RDn        ; DB[7]       ; 4.480 ; 4.420 ; 5.017 ; 4.957 ;
; RDn        ; DB[8]       ; 4.654 ; 4.594 ; 5.170 ; 5.110 ;
; RDn        ; DB[9]       ; 4.654 ; 4.594 ; 5.170 ; 5.110 ;
; RDn        ; DB[10]      ; 4.675 ; 4.615 ; 5.191 ; 5.131 ;
; RDn        ; DB[11]      ; 4.654 ; 4.594 ; 5.170 ; 5.110 ;
; RDn        ; DB[12]      ; 4.691 ; 4.631 ; 5.200 ; 5.140 ;
; RDn        ; DB[13]      ; 4.691 ; 4.631 ; 5.200 ; 5.140 ;
; RDn        ; DB[14]      ; 4.558 ; 4.532 ; 5.074 ; 5.048 ;
; RDn        ; DB[15]      ; 4.474 ; 4.414 ; 5.009 ; 4.949 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.106 ; 4.046 ; 4.660 ; 4.600 ;
; RDn        ; DB[1]       ; 4.099 ; 4.039 ; 4.655 ; 4.595 ;
; RDn        ; DB[2]       ; 4.003 ; 3.977 ; 4.559 ; 4.533 ;
; RDn        ; DB[3]       ; 4.511 ; 4.451 ; 5.016 ; 4.956 ;
; RDn        ; DB[4]       ; 4.314 ; 4.254 ; 4.841 ; 4.781 ;
; RDn        ; DB[5]       ; 4.291 ; 4.231 ; 4.819 ; 4.759 ;
; RDn        ; DB[6]       ; 4.323 ; 4.263 ; 4.849 ; 4.789 ;
; RDn        ; DB[7]       ; 4.323 ; 4.263 ; 4.849 ; 4.789 ;
; RDn        ; DB[8]       ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[9]       ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[10]      ; 4.511 ; 4.451 ; 5.016 ; 4.956 ;
; RDn        ; DB[11]      ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[12]      ; 4.526 ; 4.466 ; 5.024 ; 4.964 ;
; RDn        ; DB[13]      ; 4.526 ; 4.466 ; 5.024 ; 4.964 ;
; RDn        ; DB[14]      ; 4.394 ; 4.368 ; 4.900 ; 4.874 ;
; RDn        ; DB[15]      ; 4.317 ; 4.257 ; 4.842 ; 4.782 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 3.741 ; 3.715 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.842 ; 3.782 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.837 ; 3.777 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.741 ; 3.715 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 4.213 ; 4.153 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 4.030 ; 3.970 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 4.008 ; 3.948 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 4.039 ; 3.979 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 4.039 ; 3.979 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 4.213 ; 4.153 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 4.222 ; 4.162 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 4.222 ; 4.162 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 4.096 ; 4.070 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 4.031 ; 3.971 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.741 ; 3.715 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.842 ; 3.782 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.837 ; 3.777 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.741 ; 3.715 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 4.213 ; 4.153 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 4.030 ; 3.970 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 4.008 ; 3.948 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 4.039 ; 3.979 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 4.039 ; 3.979 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 4.213 ; 4.153 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 4.222 ; 4.162 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 4.222 ; 4.162 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 4.096 ; 4.070 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 4.031 ; 3.971 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 3.645 ; 3.619 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.746 ; 3.686 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.741 ; 3.681 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.645 ; 3.619 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 4.102 ; 4.042 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.927 ; 3.867 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.905 ; 3.845 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.935 ; 3.875 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.935 ; 3.875 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 4.102 ; 4.042 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 4.110 ; 4.050 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 4.110 ; 4.050 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.986 ; 3.960 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.928 ; 3.868 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.645 ; 3.619 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.746 ; 3.686 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.741 ; 3.681 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.645 ; 3.619 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 4.102 ; 4.042 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.927 ; 3.867 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.905 ; 3.845 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.935 ; 3.875 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.935 ; 3.875 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 4.102 ; 4.042 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 4.110 ; 4.050 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 4.110 ; 4.050 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.986 ; 3.960 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.928 ; 3.868 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 3.247     ; 3.273     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.316     ; 3.376     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.309     ; 3.369     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.247     ; 3.273     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 3.737     ; 3.797     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.533     ; 3.593     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.508     ; 3.568     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.542     ; 3.602     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.542     ; 3.602     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 3.737     ; 3.797     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 3.753     ; 3.813     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 3.753     ; 3.813     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.654     ; 3.680     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.536     ; 3.596     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.247     ; 3.273     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.316     ; 3.376     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.309     ; 3.369     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.247     ; 3.273     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 3.737     ; 3.797     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.533     ; 3.593     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.508     ; 3.568     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.542     ; 3.602     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.542     ; 3.602     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 3.737     ; 3.797     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 3.753     ; 3.813     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 3.753     ; 3.813     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.654     ; 3.680     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.536     ; 3.596     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 3.155     ; 3.181     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.224     ; 3.284     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.217     ; 3.277     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.155     ; 3.181     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 3.629     ; 3.689     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.432     ; 3.492     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.409     ; 3.469     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.441     ; 3.501     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.441     ; 3.501     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 3.629     ; 3.689     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 3.644     ; 3.704     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 3.644     ; 3.704     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.546     ; 3.572     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.435     ; 3.495     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.155     ; 3.181     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.224     ; 3.284     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.217     ; 3.277     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.155     ; 3.181     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 3.629     ; 3.689     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.432     ; 3.492     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.409     ; 3.469     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.441     ; 3.501     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.441     ; 3.501     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 3.629     ; 3.689     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 3.644     ; 3.704     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 3.644     ; 3.704     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.546     ; 3.572     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.435     ; 3.495     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                ; -1.179 ; -0.562 ; N/A      ; N/A     ; -3.201              ;
;  CSn                                            ; -0.255 ; -0.562 ; N/A      ; N/A     ; -3.201              ;
;  NADV                                           ; N/A    ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  clk_25m                                        ; N/A    ; N/A    ; N/A      ; N/A     ; 19.587              ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; -1.179 ; 0.267  ; N/A      ; N/A     ; 4.654               ;
; Design-wide TNS                                 ; -1.283 ; -0.562 ; 0.0      ; 0.0     ; -30.7               ;
;  CSn                                            ; -0.397 ; -0.562 ; N/A      ; N/A     ; -15.804             ;
;  NADV                                           ; N/A    ; N/A    ; N/A      ; N/A     ; -14.896             ;
;  clk_25m                                        ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; -1.179 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.622  ; 0.956 ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.610  ; 0.811 ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.213 ; 0.230 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.270 ; 0.195 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.249 ; 0.200 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.264  ; 0.477 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.175 ; 0.272 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.197 ; 0.257 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.128 ; 0.299 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.149 ; 0.299 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.420  ; 0.633 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.246  ; 0.515 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.211  ; 0.462 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.244  ; 0.489 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.493  ; 0.708 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.610  ; 0.811 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.099  ; 0.393 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.237  ; 0.483 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 2.329  ; 2.884 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.826  ; 2.756 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; 3.091  ; 3.282 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; 2.630  ; 2.836 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; 1.823  ; 2.025 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; 1.804  ; 2.029 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; 3.091  ; 3.282 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; 2.484  ; 2.690 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; 2.109  ; 2.352 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; 2.088  ; 2.345 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; 2.647  ; 2.864 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; 1.638  ; 1.599 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 4.088  ; 4.370 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; CSn       ; CSn        ; 0.619  ; 0.562  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.792  ; 0.675  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.738  ; 0.604  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.792  ; 0.675  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.773  ; 0.649  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.402  ; 0.218  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.700  ; 0.566  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.720  ; 0.584  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.654  ; 0.528  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.674  ; 0.534  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.338  ; 0.087  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.384  ; 0.185  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.406  ; 0.260  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.382  ; 0.223  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.300  ; 0.022  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.231  ; -0.079 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.485  ; 0.331  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.388  ; 0.230  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -0.522 ; -1.031 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -0.572 ; -1.244 ; Fall       ; CSn                                            ;
; DB[*]     ; NADV       ; -0.706 ; -1.088 ; Rise       ; NADV                                           ;
;  DB[0]    ; NADV       ; -1.085 ; -1.667 ; Rise       ; NADV                                           ;
;  DB[1]    ; NADV       ; -0.706 ; -1.088 ; Rise       ; NADV                                           ;
;  DB[2]    ; NADV       ; -0.716 ; -1.095 ; Rise       ; NADV                                           ;
;  DB[3]    ; NADV       ; -1.305 ; -1.911 ; Rise       ; NADV                                           ;
;  DB[4]    ; NADV       ; -1.017 ; -1.618 ; Rise       ; NADV                                           ;
;  DB[5]    ; NADV       ; -0.857 ; -1.420 ; Rise       ; NADV                                           ;
;  DB[6]    ; NADV       ; -0.864 ; -1.416 ; Rise       ; NADV                                           ;
;  DB[7]    ; NADV       ; -1.130 ; -1.709 ; Rise       ; NADV                                           ;
; CSn       ; clk_25m    ; -0.377 ; -0.612 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -1.568 ; -2.131 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 14.290 ; 13.967 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.619 ; 13.379 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 13.490 ; 13.218 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 13.400 ; 13.114 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 14.290 ; 13.967 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.719 ; 13.482 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.886 ; 13.588 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 14.004 ; 13.695 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 13.918 ; 13.627 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.989 ; 13.694 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 14.212 ; 13.871 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 14.150 ; 13.815 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 14.161 ; 13.841 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.923 ; 13.682 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 14.125 ; 13.937 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 14.036 ; 13.702 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 13.953 ; 13.671 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 5.891 ; 5.962 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064 ; 6.110 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.005 ; 6.038 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.891 ; 5.962 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.349 ; 6.420 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.123 ; 6.185 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.180 ; 6.233 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.227 ; 6.284 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.193 ; 6.255 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.234 ; 6.291 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.302 ; 6.369 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.285 ; 6.346 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.278 ; 6.342 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.196 ; 6.259 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.313 ; 6.409 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.143 ; 6.242 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.205 ; 6.272 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.786 ; 8.647 ; 9.113 ; 8.974 ;
; RDn        ; DB[1]       ; 8.775 ; 8.636 ; 9.104 ; 8.965 ;
; RDn        ; DB[2]       ; 8.677 ; 8.536 ; 9.006 ; 8.865 ;
; RDn        ; DB[3]       ; 9.591 ; 9.452 ; 9.960 ; 9.821 ;
; RDn        ; DB[4]       ; 9.202 ; 9.063 ; 9.547 ; 9.408 ;
; RDn        ; DB[5]       ; 9.166 ; 9.027 ; 9.514 ; 9.375 ;
; RDn        ; DB[6]       ; 9.212 ; 9.073 ; 9.555 ; 9.416 ;
; RDn        ; DB[7]       ; 9.212 ; 9.073 ; 9.555 ; 9.416 ;
; RDn        ; DB[8]       ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[9]       ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[10]      ; 9.591 ; 9.452 ; 9.960 ; 9.821 ;
; RDn        ; DB[11]      ; 9.558 ; 9.419 ; 9.929 ; 9.790 ;
; RDn        ; DB[12]      ; 9.610 ; 9.471 ; 9.982 ; 9.843 ;
; RDn        ; DB[13]      ; 9.610 ; 9.471 ; 9.982 ; 9.843 ;
; RDn        ; DB[14]      ; 9.460 ; 9.319 ; 9.831 ; 9.690 ;
; RDn        ; DB[15]      ; 9.195 ; 9.056 ; 9.539 ; 9.400 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.106 ; 4.046 ; 4.660 ; 4.600 ;
; RDn        ; DB[1]       ; 4.099 ; 4.039 ; 4.655 ; 4.595 ;
; RDn        ; DB[2]       ; 4.003 ; 3.977 ; 4.559 ; 4.533 ;
; RDn        ; DB[3]       ; 4.511 ; 4.451 ; 5.016 ; 4.956 ;
; RDn        ; DB[4]       ; 4.314 ; 4.254 ; 4.841 ; 4.781 ;
; RDn        ; DB[5]       ; 4.291 ; 4.231 ; 4.819 ; 4.759 ;
; RDn        ; DB[6]       ; 4.323 ; 4.263 ; 4.849 ; 4.789 ;
; RDn        ; DB[7]       ; 4.323 ; 4.263 ; 4.849 ; 4.789 ;
; RDn        ; DB[8]       ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[9]       ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[10]      ; 4.511 ; 4.451 ; 5.016 ; 4.956 ;
; RDn        ; DB[11]      ; 4.490 ; 4.430 ; 4.996 ; 4.936 ;
; RDn        ; DB[12]      ; 4.526 ; 4.466 ; 5.024 ; 4.964 ;
; RDn        ; DB[13]      ; 4.526 ; 4.466 ; 5.024 ; 4.964 ;
; RDn        ; DB[14]      ; 4.394 ; 4.368 ; 4.900 ; 4.874 ;
; RDn        ; DB[15]      ; 4.317 ; 4.257 ; 4.842 ; 4.782 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fpga_ledr ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fpga_ledg ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fpga_ledb ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; FSMC_CLK ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[16]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[17]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[18]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[19]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[20]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[21]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[22]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[23]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RDn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CSn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WRn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; NADV     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_25m  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CSn                                            ; CSn                                            ; 0        ; 0        ; 2        ; 2        ;
; NADV                                           ; CSn                                            ; 0        ; 0        ; 8        ; 0        ;
; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CSn                                            ; CSn                                            ; 0        ; 0        ; 2        ; 2        ;
; NADV                                           ; CSn                                            ; 0        ; 0        ; 8        ; 0        ;
; CSn                                            ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Aug 03 14:51:40 2017
Info: Command: quartus_sta fsmc -c fsmc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fsmc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_25m clk_25m
    Info (332110): create_generated_clock -source {u1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {u1|altpll_component|auto_generated|pll1|clk[0]} {u1|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CSn CSn
    Info (332105): create_clock -period 1.000 -name NADV NADV
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.179              -1.179 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.072              -0.072 CSn 
Info (332146): Worst-case hold slack is -0.562
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.562              -0.562 CSn 
    Info (332119):     0.734               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -15.804 CSn 
    Info (332119):    -3.000             -14.896 NADV 
    Info (332119):     4.682               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.910               0.000 clk_25m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.886
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.886              -0.886 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.255              -0.397 CSn 
Info (332146): Worst-case hold slack is -0.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.554              -0.554 CSn 
    Info (332119):     0.613               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -15.804 CSn 
    Info (332119):    -3.000             -14.896 NADV 
    Info (332119):     4.654               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.918               0.000 clk_25m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.726              -0.726 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.507               0.000 CSn 
Info (332146): Worst-case hold slack is -0.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.191              -0.330 CSn 
    Info (332119):     0.267               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.961 NADV 
    Info (332119):    -3.000              -7.336 CSn 
    Info (332119):     4.785               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.587               0.000 clk_25m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 545 megabytes
    Info: Processing ended: Thu Aug 03 14:51:43 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


