Fitter report for mc2101
Wed Sep  7 17:42:10 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Sep  7 17:42:10 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; mc2101                                      ;
; Top-level Entity Name           ; mc2101                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,660 / 32,070 ( 8 % )                      ;
; Total registers                 ; 3402                                        ;
; Total pins                      ; 36 / 457 ( 8 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 131,072 / 4,065,280 ( 3 % )                 ;
; Total RAM Blocks                ; 16 / 397 ( 4 % )                            ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6        ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.9%      ;
;     Processor 3            ;   5.5%      ;
;     Processor 4            ;   5.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sys_clk~inputCLKENA0                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; sys_rst_n~inputCLKENA0                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                          ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_0                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_0~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_1                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_1~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_2                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_2~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_3                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_3~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_4                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_4~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_5                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.state_bit_5~DUPLICATE                                                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[2]~DUPLICATE                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[4]~DUPLICATE                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[4]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[4]~DUPLICATE                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[6]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[6]~DUPLICATE                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[7]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[7]~DUPLICATE                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[8]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[8]~DUPLICATE                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[14]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[14]~DUPLICATE                   ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[18]~DUPLICATE                   ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[20]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[20]~DUPLICATE                   ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[26]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg|outReg[26]~DUPLICATE                   ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg|outReg_t[1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg|outReg_t[1]~DUPLICATE           ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg|outReg_t[29]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg|outReg_t[29]~DUPLICATE          ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[0]~DUPLICATE        ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[1]~DUPLICATE        ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter|temp[2]~DUPLICATE        ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[0]~DUPLICATE  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[8]~DUPLICATE  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[18]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[21]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ|outReg_t[26]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[2]~DUPLICATE  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[5]~DUPLICATE  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[8]~DUPLICATE  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[15]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[17]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[18]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[19]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[20]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[24]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[26]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[28]~DUPLICATE ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_counter:CSRCounter|temp[2]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_counter:CSRCounter|temp[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_controller:Controller|pstate.state_bit_0                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_controller:Controller|pstate.state_bit_0~DUPLICATE                                                                           ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[0]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[0]~DUPLICATE                                                                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[1]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[1]~DUPLICATE                                                                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg1|outReg[7]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg1|outReg[7]~DUPLICATE                                                                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg3|outReg[7]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg3|outReg[7]~DUPLICATE                                                                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[5]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[5]~DUPLICATE                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[10]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[10]~DUPLICATE                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_controller:Controller|pstate                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_controller:Controller|pstate~DUPLICATE                                                                                       ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_counter:Counter|temp[1]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_counter:Counter|temp[1]~DUPLICATE                                                                    ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[3]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[3]~DUPLICATE                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[4]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[4]~DUPLICATE                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[6]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[6]~DUPLICATE                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[7]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[7]~DUPLICATE                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[13]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[13]~DUPLICATE                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[17]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[17]~DUPLICATE                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[21]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[21]~DUPLICATE                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_iccd:interrCheckCauseDetection|currentPRV[1]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_iccd:interrCheckCauseDetection|currentPRV[1]~DUPLICATE                                                                                            ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_iccd:interrCheckCauseDetection|delegationMode[0]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_iccd:interrCheckCauseDetection|delegationMode[0]~DUPLICATE                                                                                        ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[3]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[3]~DUPLICATE                                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[4]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[4]~DUPLICATE                                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[5]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[5]~DUPLICATE                                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[6]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[6]~DUPLICATE                                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[13]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[13]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[15]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[15]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[16]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[16]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[17]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[17]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[18]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[18]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[20]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[20]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[22]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[22]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[23]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[23]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[26]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[26]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[27]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[27]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[31]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR|outReg[31]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[16]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[16]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[30]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[30]~DUPLICATE                                                                                                               ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_register:mieCCregister|outReg[16]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_register:mieCCregister|outReg[16]~DUPLICATE                                                                     ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[1][31]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[1][31]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[3][31]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[3][31]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[4][2]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[4][2]~DUPLICATE                                                                                                  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[5][2]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[5][2]~DUPLICATE                                                                                                  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[6][4]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[6][4]~DUPLICATE                                                                                                  ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[6][27]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[6][27]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[9][31]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[9][31]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[12][9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[12][9]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[13][14]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[13][14]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[14][9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[14][9]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[15][31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[15][31]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][16]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][16]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][20]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][20]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][21]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][21]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][24]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][24]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[17][16]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[17][16]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[18][5]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[18][5]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[18][21]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[18][21]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[19][1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[19][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[21][31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[21][31]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[22][24]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[22][24]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[23][10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[23][10]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[23][19]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[23][19]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[26][1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[26][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[29][31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[29][31]~DUPLICATE                                                                                                ;                  ;                       ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[30][31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[30][31]~DUPLICATE                                                                                                ;                  ;                       ;
; gpio_bus_wrap:GPIO|dataWRITE[7]                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|dataWRITE[7]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; gpio_bus_wrap:GPIO|dataWRITE[14]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|dataWRITE[14]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; gpio_bus_wrap:GPIO|dataWRITE[15]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|dataWRITE[15]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; gpio_bus_wrap:GPIO|dataWRITE[16]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|dataWRITE[16]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; gpio_bus_wrap:GPIO|dataWRITE[17]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|dataWRITE[17]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[9]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[9]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[12]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[12]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[14]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[14]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[5]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[5]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[7]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[7]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[12]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[12]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[17]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[17]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[19]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[19]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[6]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[6]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[14]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[14]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|interrupt                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|interrupt~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|baud_counter[1]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|baud_counter[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|baud_counter[3]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|baud_counter[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|baud_counter[7]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|baud_counter[7]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[0]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[3]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_in[0]                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_in[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_in[1]                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_in[1]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_out[0]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_out[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[0]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[2]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[2]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[3]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|elements_counter[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_in[0]                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_in[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_in[2]                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_in[2]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[0]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[1]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[1]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[3]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|pointer_out[3]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_DLL[3]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_DLL[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_DLM[7]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_DLM[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_IER[0]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_IER[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_IER[1]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_IER[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_LCR[0]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_LCR[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|reg_LCR[4]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|reg_LCR[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|timeout_counter[1]                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|timeout_counter[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|timeout_counter[3]                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|timeout_counter[3]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[1]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[1]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[7]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[7]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[11]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[11]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[12]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|count[12]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_data[2]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_data[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_state.state_bit_1                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_state.state_bit_1~DUPLICATE                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_state.state_bit_2                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_state.state_bit_2~DUPLICATE                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|bit_done                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|bit_done~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[0]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[4]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[4]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[12]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[12]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[13]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[13]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[15]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|count[15]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_data_bit[0]                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_data_bit[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_0                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_0~DUPLICATE                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_1                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_1~DUPLICATE                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_2                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|current_state.state_bit_2~DUPLICATE                                                                                                                                ;                  ;                       ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|reg_tx_data[0]                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|reg_tx_data[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6776 ) ; 0.00 % ( 0 / 6776 )        ; 0.00 % ( 0 / 6776 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6776 ) ; 0.00 % ( 0 / 6776 )        ; 0.00 % ( 0 / 6776 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6776 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/cnl-riscv/mc2101/fpga/output_files/mc2101.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,660 / 32,070        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,660                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,189 / 32,070        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 755                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,704                 ;       ;
;         [c] ALMs used for registers                         ; 730                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 572 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 39                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 408 / 3,207           ; 13 %  ;
;     -- Logic LABs                                           ; 408                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,412                 ;       ;
;     -- 7 input functions                                    ; 81                    ;       ;
;     -- 6 input functions                                    ; 1,442                 ;       ;
;     -- 5 input functions                                    ; 760                   ;       ;
;     -- 4 input functions                                    ; 621                   ;       ;
;     -- <=3 input functions                                  ; 508                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 723                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,402                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,969 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 433 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,242                 ;       ;
;         -- Routing optimization registers                   ; 160                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 36 / 457              ; 8 %   ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 16 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 131,072 / 4,065,280   ; 3 %   ;
; Total block memory implementation bits                      ; 163,840 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.2% / 2.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 22.6% / 23.3% / 23.5% ;       ;
; Maximum fan-out                                             ; 3434                  ;       ;
; Highest non-global fan-out                                  ; 1020                  ;       ;
; Total fan-out                                               ; 32976                 ;       ;
; Average fan-out                                             ; 4.31                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2660 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2660                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3189 / 32070 ( 10 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 755                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1704                  ; 0                              ;
;         [c] ALMs used for registers                         ; 730                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 572 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 39                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 408 / 3207 ( 13 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 408                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3412                  ; 0                              ;
;     -- 7 input functions                                    ; 81                    ; 0                              ;
;     -- 6 input functions                                    ; 1442                  ; 0                              ;
;     -- 5 input functions                                    ; 760                   ; 0                              ;
;     -- 4 input functions                                    ; 621                   ; 0                              ;
;     -- <=3 input functions                                  ; 508                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 723                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2969 / 64140 ( 5 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 433 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3242                  ; 0                              ;
;         -- Routing optimization registers                   ; 160                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 36                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 131072                ; 0                              ;
; Total block memory implementation bits                      ; 163840                ; 0                              ;
; M10K block                                                  ; 16 / 397 ( 4 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 32                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 32                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 33611                 ; 0                              ;
;     -- Registered Connections                               ; 8654                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 64                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; sys_clk   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 3434                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sys_rst_n ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 3145                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; uart_rx   ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; uart_tx ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+
; gpio_pads[0]  ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[0] (inverted)            ;
; gpio_pads[10] ; V16   ; 4A       ; 52           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[10] (inverted)           ;
; gpio_pads[11] ; W16   ; 4A       ; 52           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[11] (inverted)           ;
; gpio_pads[12] ; V17   ; 4A       ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[12] (inverted)           ;
; gpio_pads[13] ; V18   ; 4A       ; 80           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[13] (inverted)           ;
; gpio_pads[14] ; W17   ; 4A       ; 60           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[14] (inverted)           ;
; gpio_pads[15] ; W19   ; 4A       ; 80           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[15] (inverted)           ;
; gpio_pads[16] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[16] (inverted)           ;
; gpio_pads[17] ; W20   ; 5A       ; 89           ; 6            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[17]~DUPLICATE (inverted) ;
; gpio_pads[18] ; W21   ; 5A       ; 89           ; 8            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[18] (inverted)           ;
; gpio_pads[19] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[19]~DUPLICATE (inverted) ;
; gpio_pads[1]  ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[1] (inverted)            ;
; gpio_pads[20] ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[20] (inverted)           ;
; gpio_pads[21] ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[21] (inverted)           ;
; gpio_pads[22] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[22] (inverted)           ;
; gpio_pads[23] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[23] (inverted)           ;
; gpio_pads[24] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[24] (inverted)           ;
; gpio_pads[25] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[25] (inverted)           ;
; gpio_pads[26] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[26] (inverted)           ;
; gpio_pads[27] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[27] (inverted)           ;
; gpio_pads[28] ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[28] (inverted)           ;
; gpio_pads[29] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[29] (inverted)           ;
; gpio_pads[2]  ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[2] (inverted)            ;
; gpio_pads[30] ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[30] (inverted)           ;
; gpio_pads[31] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[31] (inverted)           ;
; gpio_pads[3]  ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[3] (inverted)            ;
; gpio_pads[4]  ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[4] (inverted)            ;
; gpio_pads[5]  ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[5] (inverted)            ;
; gpio_pads[6]  ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[6] (inverted)            ;
; gpio_pads[7]  ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[7] (inverted)            ;
; gpio_pads[8]  ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[8] (inverted)            ;
; gpio_pads[9]  ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[9] (inverted)            ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 18 / 80 ( 23 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; sys_rst_n              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; gpio_pads[20]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; gpio_pads[0]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; gpio_pads[7]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; gpio_pads[1]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; gpio_pads[8]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; gpio_pads[4]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; gpio_pads[5]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD15     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; gpio_pads[6]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; gpio_pads[9]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; gpio_pads[25]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; gpio_pads[23]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; gpio_pads[2]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; gpio_pads[3]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; sys_clk                ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; gpio_pads[30]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; gpio_pads[29]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; gpio_pads[26]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; gpio_pads[27]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; gpio_pads[24]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; gpio_pads[28]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; gpio_pads[31]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; gpio_pads[10]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; gpio_pads[12]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; gpio_pads[13]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; gpio_pads[21]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; gpio_pads[11]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; gpio_pads[14]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; gpio_pads[15]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; gpio_pads[17]          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; gpio_pads[18]          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; gpio_pads[22]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; uart_tx                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; uart_rx                ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; gpio_pads[16]          ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; gpio_pads[19]          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; uart_tx       ; Incomplete set of assignments ;
; gpio_pads[0]  ; Incomplete set of assignments ;
; gpio_pads[1]  ; Incomplete set of assignments ;
; gpio_pads[2]  ; Incomplete set of assignments ;
; gpio_pads[3]  ; Incomplete set of assignments ;
; gpio_pads[4]  ; Incomplete set of assignments ;
; gpio_pads[5]  ; Incomplete set of assignments ;
; gpio_pads[6]  ; Incomplete set of assignments ;
; gpio_pads[7]  ; Incomplete set of assignments ;
; gpio_pads[8]  ; Incomplete set of assignments ;
; gpio_pads[9]  ; Incomplete set of assignments ;
; gpio_pads[10] ; Incomplete set of assignments ;
; gpio_pads[11] ; Incomplete set of assignments ;
; gpio_pads[12] ; Incomplete set of assignments ;
; gpio_pads[13] ; Incomplete set of assignments ;
; gpio_pads[14] ; Incomplete set of assignments ;
; gpio_pads[15] ; Incomplete set of assignments ;
; gpio_pads[16] ; Incomplete set of assignments ;
; gpio_pads[17] ; Incomplete set of assignments ;
; gpio_pads[18] ; Incomplete set of assignments ;
; gpio_pads[19] ; Incomplete set of assignments ;
; gpio_pads[20] ; Incomplete set of assignments ;
; gpio_pads[21] ; Incomplete set of assignments ;
; gpio_pads[22] ; Incomplete set of assignments ;
; gpio_pads[23] ; Incomplete set of assignments ;
; gpio_pads[24] ; Incomplete set of assignments ;
; gpio_pads[25] ; Incomplete set of assignments ;
; gpio_pads[26] ; Incomplete set of assignments ;
; gpio_pads[27] ; Incomplete set of assignments ;
; gpio_pads[28] ; Incomplete set of assignments ;
; gpio_pads[29] ; Incomplete set of assignments ;
; gpio_pads[30] ; Incomplete set of assignments ;
; gpio_pads[31] ; Incomplete set of assignments ;
; sys_clk       ; Incomplete set of assignments ;
; sys_rst_n     ; Incomplete set of assignments ;
; uart_rx       ; Incomplete set of assignments ;
; gpio_pads[23] ; Missing location assignment   ;
; gpio_pads[24] ; Missing location assignment   ;
; gpio_pads[25] ; Missing location assignment   ;
; gpio_pads[26] ; Missing location assignment   ;
; gpio_pads[27] ; Missing location assignment   ;
; gpio_pads[28] ; Missing location assignment   ;
; gpio_pads[29] ; Missing location assignment   ;
; gpio_pads[30] ; Missing location assignment   ;
; gpio_pads[31] ; Missing location assignment   ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                 ; Entity Name                       ; Library Name ;
+------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |mc2101                                                          ; 2659.5 (27.0)        ; 3188.5 (29.2)                    ; 571.5 (2.2)                                       ; 42.5 (0.0)                       ; 0.0 (0.0)            ; 3412 (42)           ; 3402 (0)                  ; 0 (0)         ; 131072            ; 16    ; 0          ; 36   ; 0            ; |mc2101                                                                                                                                                                                                             ; mc2101                            ; work         ;
;    |core_bus_wrap:AFTAB|                                         ; 2259.1 (12.2)        ; 2660.5 (12.2)                    ; 443.5 (0.0)                                       ; 42.1 (0.0)                       ; 0.0 (0.0)            ; 2873 (20)           ; 2648 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB                                                                                                                                                                                         ; core_bus_wrap                     ; work         ;
;       |aftab_core:core|                                          ; 2246.5 (14.3)        ; 2648.3 (15.7)                    ; 443.8 (1.3)                                       ; 42.1 (0.0)                       ; 0.0 (0.0)            ; 2853 (25)           ; 2648 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core                                                                                                                                                                         ; aftab_core                        ; work         ;
;          |aftab_controller:controllerAFTAB|                      ; 97.9 (97.9)          ; 101.5 (101.5)                    ; 5.0 (5.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 160 (160)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB                                                                                                                                        ; aftab_controller                  ; work         ;
;          |aftab_datapath:datapathAFTAB|                          ; 2134.2 (265.0)       ; 2531.1 (285.5)                   ; 437.5 (27.8)                                      ; 40.6 (7.4)                       ; 0.0 (0.0)            ; 2668 (400)          ; 2636 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB                                                                                                                                            ; aftab_datapath                    ; work         ;
;             |aftab_aau:aau|                                      ; 184.7 (0.4)          ; 199.5 (1.2)                      ; 18.7 (0.8)                                        ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 294 (2)             ; 244 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau                                                                                                                              ; aftab_aau                         ; work         ;
;                |aftab_booth_multiplier:Multiplication|           ; 53.6 (0.0)           ; 60.4 (0.0)                       ; 6.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication                                                                                        ; aftab_booth_multiplier            ; work         ;
;                   |aftab_booth_multiplier_controller:Controller| ; 8.8 (4.0)            ; 9.8 (4.7)                        ; 1.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (8)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller                                           ; aftab_booth_multiplier_controller ; work         ;
;                      |aftab_counter:counter|                     ; 4.8 (4.8)            ; 5.2 (5.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter                     ; aftab_counter                     ; work         ;
;                   |aftab_booth_multiplier_datapath:Datapath|     ; 44.8 (0.0)           ; 50.6 (0.0)                       ; 5.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath                                               ; aftab_booth_multiplier_datapath   ; work         ;
;                      |aftab_adder_subtractor:addSub|             ; 15.9 (8.0)           ; 15.9 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_adder_subtractor:addSub                 ; aftab_adder_subtractor            ; work         ;
;                         |aftab_adder:add|                        ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_adder_subtractor:addSub|aftab_adder:add ; aftab_adder                       ; work         ;
;                      |aftab_register:mReg|                       ; 9.2 (9.2)            ; 12.8 (12.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:mReg                           ; aftab_register                    ; work         ;
;                      |aftab_register:pReg|                       ; 8.3 (8.3)            ; 9.1 (9.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_register:pReg                           ; aftab_register                    ; work         ;
;                      |aftab_shift_register:MrReg|                ; 10.6 (10.6)          ; 12.7 (12.7)                      ; 2.2 (2.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg                    ; aftab_shift_register              ; work         ;
;                |aftab_su_divider:Division|                       ; 130.8 (12.3)         ; 137.9 (11.7)                     ; 10.9 (0.0)                                        ; 3.8 (0.6)                        ; 0.0 (0.0)            ; 222 (15)            ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division                                                                                                    ; aftab_su_divider                  ; work         ;
;                   |aftab_divider:unsignedDiv|                    ; 57.3 (0.0)           ; 65.3 (0.0)                       ; 10.9 (0.0)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv                                                                          ; aftab_divider                     ; work         ;
;                      |aftab_divider_controller:ControllerDiv|    ; 6.8 (1.7)            ; 7.2 (1.7)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (3)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv                                   ; aftab_divider_controller          ; work         ;
;                         |aftab_counter:counter|                  ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|aftab_counter:counter             ; aftab_counter                     ; work         ;
;                      |aftab_divider_datapath:DataPathDiv|        ; 50.4 (7.4)           ; 58.0 (7.4)                       ; 10.5 (0.0)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 67 (33)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv                                       ; aftab_divider_datapath            ; work         ;
;                         |aftab_multiplexer:Mux33b|               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_multiplexer:Mux33b              ; aftab_multiplexer                 ; work         ;
;                         |aftab_register:RegM|                    ; 14.4 (14.4)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_register:RegM                   ; aftab_register                    ; work         ;
;                         |aftab_shift_register:ShRegQ|            ; 18.3 (18.3)          ; 27.8 (27.8)                      ; 10.8 (10.8)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 31 (31)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegQ           ; aftab_shift_register              ; work         ;
;                         |aftab_shift_register:ShRegR|            ; 8.7 (8.7)            ; 9.6 (9.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR           ; aftab_shift_register              ; work         ;
;                   |aftab_tcl:TCLQ|                               ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_tcl:TCLQ                                                                                     ; aftab_tcl                         ; work         ;
;                   |aftab_tcl:TCLRem|                             ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_tcl:TCLRem                                                                                   ; aftab_tcl                         ; work         ;
;                   |aftab_tcl:TCLdividend|                        ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_tcl:TCLdividend                                                                              ; aftab_tcl                         ; work         ;
;                   |aftab_tcl:TCLdivisor|                         ; 13.2 (13.2)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_tcl:TCLdivisor                                                                               ; aftab_tcl                         ; work         ;
;             |aftab_adder:adder|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_adder:adder                                                                                                                          ; aftab_adder                       ; work         ;
;             |aftab_adder:i4PC|                                   ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_adder:i4PC                                                                                                                           ; aftab_adder                       ; work         ;
;             |aftab_adder_subtractor:addSub|                      ; 17.9 (0.6)           ; 16.5 (0.5)                       ; 0.0 (0.0)                                         ; 1.4 (0.1)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_adder_subtractor:addSub                                                                                                              ; aftab_adder_subtractor            ; work         ;
;                |aftab_adder:add|                                 ; 17.4 (17.4)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_adder_subtractor:addSub|aftab_adder:add                                                                                              ; aftab_adder                       ; work         ;
;             |aftab_barrel_shifter:BSU|                           ; 82.7 (82.7)          ; 89.7 (89.7)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_barrel_shifter:BSU                                                                                                                   ; aftab_barrel_shifter              ; work         ;
;             |aftab_comparator:comparator|                        ; 52.2 (52.2)          ; 52.0 (52.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_comparator:comparator                                                                                                                ; aftab_comparator                  ; work         ;
;             |aftab_csr_address_ctrl:csr_address_ctrl|            ; 4.5 (4.5)            ; 4.9 (4.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_address_ctrl:csr_address_ctrl                                                                                                    ; aftab_csr_address_ctrl            ; work         ;
;             |aftab_csr_counter:CSRCounter|                       ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_counter:CSRCounter                                                                                                               ; aftab_csr_counter                 ; work         ;
;             |aftab_csr_isl:CSRISL|                               ; 69.4 (69.4)          ; 78.8 (78.8)                      ; 12.0 (12.0)                                       ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 131 (131)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_isl:CSRISL                                                                                                                       ; aftab_csr_isl                     ; work         ;
;             |aftab_daru:daru|                                    ; 34.6 (0.0)           ; 35.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru                                                                                                                            ; aftab_daru                        ; work         ;
;                |aftab_daru_controller:Controller|                ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_controller:Controller                                                                                           ; aftab_daru_controller             ; work         ;
;                |aftab_daru_datapath:DataPath|                    ; 32.2 (0.0)           ; 33.2 (0.0)                       ; 1.5 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath                                                                                               ; aftab_daru_datapath               ; work         ;
;                   |aftab_counter:Counter|                        ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter                                                                         ; aftab_counter                     ; work         ;
;                   |aftab_decoder:decoder|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_decoder:decoder                                                                         ; aftab_decoder                     ; work         ;
;                   |aftab_opt_adder:Adder|                        ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder                                                                         ; aftab_opt_adder                   ; work         ;
;                      |aftab_full_adder:FA2|                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_full_adder:FA2                                                    ; aftab_full_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:13:HA|     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:13:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:17:HA|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:17:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:18:HA|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:18:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:21:HA|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:21:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:22:HA|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:22:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:23:HA|     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:23:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:25:HA|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:25:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:27:HA|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:27:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:30:HA|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:30:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:31:HA|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:31:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:3:HA|      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:3:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:5:HA|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:5:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:8:HA|      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:8:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:9:HA|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:9:HA                                    ; aftab_half_adder                  ; work         ;
;                   |aftab_register:Reg0|                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg0                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:Reg1|                          ; 3.1 (3.1)            ; 3.4 (3.4)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg1                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:Reg2|                          ; 3.2 (3.2)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg2                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:Reg3|                          ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg3                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:addrReg|                       ; 8.7 (8.7)            ; 9.8 (9.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg                                                                        ; aftab_register                    ; work         ;
;                   |aftab_register:nByteReg|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:nByteReg                                                                       ; aftab_register                    ; work         ;
;             |aftab_dawu:dawu|                                    ; 35.1 (0.0)           ; 39.6 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu                                                                                                                            ; aftab_dawu                        ; work         ;
;                |aftab_dawu_controller:Controller|                ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_controller:Controller                                                                                           ; aftab_dawu_controller             ; work         ;
;                |aftab_dawu_datapath:Datapath|                    ; 33.1 (5.0)           ; 37.4 (5.0)                       ; 4.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 29 (8)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath                                                                                               ; aftab_dawu_datapath               ; work         ;
;                   |aftab_counter:Counter|                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_counter:Counter                                                                         ; aftab_counter                     ; work         ;
;                   |aftab_opt_adder:Adder|                        ; 7.0 (0.0)            ; 8.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder                                                                         ; aftab_opt_adder                   ; work         ;
;                      |aftab_full_adder:FA2|                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_full_adder:FA2                                                    ; aftab_full_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:11:HA|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:11:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:12:HA|     ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:12:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:13:HA|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:13:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:16:HA|     ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:16:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:18:HA|     ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:18:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:21:HA|     ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:21:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:23:HA|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:23:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:26:HA|     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:26:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:28:HA|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:28:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:29:HA|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:29:HA                                   ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:3:HA|      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:3:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:4:HA|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:4:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:7:HA|      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:7:HA                                    ; aftab_half_adder                  ; work         ;
;                      |aftab_half_adder:\GEN_HalfAdder:8:HA|      ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_opt_adder:Adder|aftab_half_adder:\GEN_HalfAdder:8:HA                                    ; aftab_half_adder                  ; work         ;
;                   |aftab_register:addrReg|                       ; 8.6 (8.6)            ; 10.7 (10.7)                      ; 2.1 (2.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg                                                                        ; aftab_register                    ; work         ;
;                   |aftab_register:nBytesReg|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:nBytesReg                                                                      ; aftab_register                    ; work         ;
;                   |aftab_register:reg0|                          ; 2.7 (2.7)            ; 3.6 (3.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:reg0                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:reg1|                          ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:reg1                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:reg2|                          ; 2.6 (2.6)            ; 2.9 (2.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:reg2                                                                           ; aftab_register                    ; work         ;
;                   |aftab_register:reg3|                          ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:reg3                                                                           ; aftab_register                    ; work         ;
;             |aftab_iccd:interrCheckCauseDetection|               ; 4.5 (4.5)            ; 5.2 (5.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_iccd:interrCheckCauseDetection                                                                                                       ; aftab_iccd                        ; work         ;
;             |aftab_isagu:interruptStartAddressGenerator|         ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_isagu:interruptStartAddressGenerator                                                                                                 ; aftab_isagu                       ; work         ;
;             |aftab_isseu:immSelSignEx|                           ; 11.8 (11.8)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_isseu:immSelSignEx                                                                                                                   ; aftab_isseu                       ; work         ;
;             |aftab_multiplexer:mux2|                             ; 16.4 (16.4)          ; 16.7 (16.7)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_multiplexer:mux2                                                                                                                     ; aftab_multiplexer                 ; work         ;
;             |aftab_multiplexer:mux3|                             ; 8.5 (8.5)            ; 10.3 (10.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_multiplexer:mux3                                                                                                                     ; aftab_multiplexer                 ; work         ;
;             |aftab_multiplexer:mux5|                             ; 48.1 (48.1)          ; 55.1 (55.1)                      ; 7.2 (7.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_multiplexer:mux5                                                                                                                     ; aftab_multiplexer                 ; work         ;
;             |aftab_multiplexer:mux6|                             ; 40.2 (40.2)          ; 45.2 (45.2)                      ; 5.2 (5.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_multiplexer:mux6                                                                                                                     ; aftab_multiplexer                 ; work         ;
;             |aftab_multiplexer:mux8|                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_multiplexer:mux8                                                                                                                     ; aftab_multiplexer                 ; work         ;
;             |aftab_register:interSrcSynchReg|                    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:interSrcSynchReg                                                                                                            ; aftab_register                    ; work         ;
;             |aftab_register:regADR|                              ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regADR                                                                                                                      ; aftab_register                    ; work         ;
;             |aftab_register:regDR|                               ; 11.4 (11.4)          ; 9.1 (9.1)                        ; 0.7 (0.7)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regDR                                                                                                                       ; aftab_register                    ; work         ;
;             |aftab_register:regExceptionFlags|                   ; 7.5 (7.5)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 11 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regExceptionFlags                                                                                                           ; aftab_register                    ; work         ;
;             |aftab_register:regIR|                               ; 10.7 (10.7)          ; 13.3 (13.3)                      ; 3.3 (3.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regIR                                                                                                                       ; aftab_register                    ; work         ;
;             |aftab_register:regPC|                               ; 14.8 (14.8)          ; 14.0 (14.0)                      ; 0.8 (0.8)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 7 (7)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC                                                                                                                       ; aftab_register                    ; work         ;
;             |aftab_register_bank:register_bank|                  ; 411.8 (0.0)          ; 631.9 (0.0)                      ; 227.8 (0.0)                                       ; 7.7 (0.0)                        ; 0.0 (0.0)            ; 387 (0)             ; 1060 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank                                                                                                          ; aftab_register_bank               ; work         ;
;                |aftab_csr_address_logic:CSR_address_logic|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_address_logic:CSR_address_logic                                                                ; aftab_csr_address_logic           ; work         ;
;                |aftab_csr_registers:CSR_registers|               ; 410.2 (410.2)        ; 630.0 (630.0)                    ; 227.6 (227.6)                                     ; 7.7 (7.7)                        ; 0.0 (0.0)            ; 385 (385)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers                                                                        ; aftab_csr_registers               ; work         ;
;                |aftab_one_bit_register:mieFieldCCregister|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_one_bit_register:mieFieldCCregister                                                                ; aftab_one_bit_register            ; work         ;
;                |aftab_register:mieCCregister|                    ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_register:mieCCregister                                                                             ; aftab_register                    ; work         ;
;             |aftab_register_file:registerFile|                   ; 747.3 (747.3)        ; 856.4 (856.4)                    ; 119.7 (119.7)                                     ; 10.6 (10.6)                      ; 0.0 (0.0)            ; 797 (797)           ; 1018 (1018)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile                                                                                                           ; aftab_register_file               ; work         ;
;    |gpio_bus_wrap:GPIO|                                          ; 155.3 (65.4)         ; 215.4 (78.0)                     ; 60.1 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (105)           ; 374 (72)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|gpio_bus_wrap:GPIO                                                                                                                                                                                          ; gpio_bus_wrap                     ; work         ;
;       |gpio:periph_gpio|                                         ; 82.8 (0.0)           ; 130.0 (0.0)                      ; 47.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 300 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|gpio_bus_wrap:GPIO|gpio:periph_gpio                                                                                                                                                                         ; gpio                              ; work         ;
;          |gpio_core:core|                                        ; 82.8 (82.8)          ; 130.0 (130.0)                    ; 47.2 (47.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 300 (300)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core                                                                                                                                                          ; gpio_core                         ; work         ;
;       |gpio_controller:controller|                               ; 7.2 (7.2)            ; 7.5 (7.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|gpio_bus_wrap:GPIO|gpio_controller:controller                                                                                                                                                               ; gpio_controller                   ; work         ;
;    |ssram_bus_wrap:SRAM|                                         ; 6.7 (0.7)            ; 6.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 3 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM                                                                                                                                                                                         ; ssram_bus_wrap                    ; work         ;
;       |altera_mem_16384x8_dp:altera_memory_2p|                   ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 1 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p                                                                                                                                                  ; altera_mem_16384x8_dp             ; work         ;
;          |altsyncram:altsyncram_component|                       ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 1 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                        ; work         ;
;             |altsyncram_2334:auto_generated|                     ; 3.5 (0.3)            ; 3.5 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 1 (1)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated                                                                                   ; altsyncram_2334                   ; work         ;
;                |decode_5la:decode2|                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:decode2                                                                ; decode_5la                        ; work         ;
;                |decode_5la:rden_decode_b|                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:rden_decode_b                                                          ; decode_5la                        ; work         ;
;       |altera_mem_mc2101_controller:controller|                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|ssram_bus_wrap:SRAM|altera_mem_mc2101_controller:controller                                                                                                                                                 ; altera_mem_mc2101_controller      ; work         ;
;    |uart_bus_wrap:UART|                                          ; 211.3 (0.0)          ; 276.7 (0.0)                      ; 65.9 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 377 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART                                                                                                                                                                                          ; uart_bus_wrap                     ; work         ;
;       |uart:uart_periph|                                         ; 207.3 (41.9)         ; 272.1 (47.0)                     ; 65.2 (5.5)                                        ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 315 (60)            ; 375 (69)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph                                                                                                                                                                         ; uart                              ; work         ;
;          |fifo:U_RX_FIFO|                                        ; 36.2 (36.2)          ; 51.8 (51.8)                      ; 15.6 (15.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO                                                                                                                                                          ; fifo                              ; work         ;
;          |fifo:U_TX_FIFO|                                        ; 40.8 (40.8)          ; 81.6 (81.6)                      ; 40.8 (40.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 149 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO                                                                                                                                                          ; fifo                              ; work         ;
;          |uart_interrupt:U_IN_CTRL|                              ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL                                                                                                                                                ; uart_interrupt                    ; work         ;
;          |uart_rx_core:U_RX|                                     ; 31.3 (31.3)          ; 34.8 (34.8)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX                                                                                                                                                       ; uart_rx_core                      ; work         ;
;          |uart_tx_core:U_TX|                                     ; 49.6 (49.6)          ; 49.6 (49.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX                                                                                                                                                       ; uart_tx_core                      ; work         ;
;       |uart_controller:uart_ctrl|                                ; 4.0 (4.0)            ; 4.7 (4.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mc2101|uart_bus_wrap:UART|uart_controller:uart_ctrl                                                                                                                                                                ; uart_controller                   ; work         ;
+------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; uart_tx       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[0]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[1]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[2]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[3]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[4]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[5]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[6]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[7]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[8]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[9]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[10] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[12] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[13] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[15] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[16] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[17] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[18] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[19] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[20] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[21] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[22] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[23] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[24] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[25] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[26] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[27] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[28] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[29] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[30] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_pads[31] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sys_clk       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_rst_n     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_rx       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; gpio_pads[0]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[0]~feeder                                                                          ; 0                 ; 0       ;
; gpio_pads[1]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[1]                                                                                 ; 0                 ; 0       ;
; gpio_pads[2]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[2]~feeder                                                                          ; 0                 ; 0       ;
; gpio_pads[3]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[3]                                                                                 ; 0                 ; 0       ;
; gpio_pads[4]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[4]                                                                                 ; 0                 ; 0       ;
; gpio_pads[5]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[5]~feeder                                                                          ; 1                 ; 0       ;
; gpio_pads[6]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[6]~feeder                                                                          ; 0                 ; 0       ;
; gpio_pads[7]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[7]                                                                                 ; 0                 ; 0       ;
; gpio_pads[8]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[8]~feeder                                                                          ; 0                 ; 0       ;
; gpio_pads[9]                                                                                                                                               ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[9]~feeder                                                                          ; 0                 ; 0       ;
; gpio_pads[10]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[10]~feeder                                                                         ; 0                 ; 0       ;
; gpio_pads[11]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[11]~feeder                                                                         ; 1                 ; 0       ;
; gpio_pads[12]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[12]                                                                                ; 1                 ; 0       ;
; gpio_pads[13]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[13]                                                                                ; 1                 ; 0       ;
; gpio_pads[14]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[14]~feeder                                                                         ; 1                 ; 0       ;
; gpio_pads[15]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[15]                                                                                ; 0                 ; 0       ;
; gpio_pads[16]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[16]~feeder                                                                         ; 0                 ; 0       ;
; gpio_pads[17]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[17]                                                                                ; 1                 ; 0       ;
; gpio_pads[18]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[18]                                                                                ; 1                 ; 0       ;
; gpio_pads[19]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[19]~feeder                                                                         ; 0                 ; 0       ;
; gpio_pads[20]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[20]~feeder                                                                         ; 0                 ; 0       ;
; gpio_pads[21]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[21]                                                                                ; 0                 ; 0       ;
; gpio_pads[22]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[22]                                                                                ; 0                 ; 0       ;
; gpio_pads[23]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[23]~feeder                                                                         ; 0                 ; 0       ;
; gpio_pads[24]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[24]                                                                                ; 0                 ; 0       ;
; gpio_pads[25]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[25]                                                                                ; 1                 ; 0       ;
; gpio_pads[26]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[26]                                                                                ; 0                 ; 0       ;
; gpio_pads[27]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[27]                                                                                ; 1                 ; 0       ;
; gpio_pads[28]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[28]                                                                                ; 0                 ; 0       ;
; gpio_pads[29]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[29]                                                                                ; 1                 ; 0       ;
; gpio_pads[30]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[30]                                                                                ; 0                 ; 0       ;
; gpio_pads[31]                                                                                                                                              ;                   ;         ;
;      - gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|gpio_in_sync1[31]~feeder                                                                         ; 1                 ; 0       ;
; sys_clk                                                                                                                                                    ;                   ;         ;
; sys_rst_n                                                                                                                                                  ;                   ;         ;
;      - uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|process_1~0                                                                                   ; 1                 ; 0       ;
;      - uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|process_0~3                                                                                      ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[3]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[16] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[17] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[1]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[0]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[2]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[31] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[30] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[29] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[25] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[24] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[23] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[22] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[21] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[20] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[19] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[18] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[15] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[14] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[13] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[12] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[11] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[10] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[9]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[8]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[7]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[6]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[5]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[4]  ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[26] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[27] ; 1                 ; 0       ;
;      - core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|outRegBank[28] ; 1                 ; 0       ;
;      - uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|process_0~0                                                                                      ; 1                 ; 0       ;
;      - uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|process_1~0                                                                                   ; 1                 ; 0       ;
;      - uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|process_4~0                                                                                   ; 1                 ; 0       ;
;      - uart_bus_wrap:UART|uart:uart_periph|clear_cnt                                                                                                       ; 1                 ; 0       ;
;      - sys_rst_n~inputCLKENA0                                                                                                                              ; 1                 ; 0       ;
; uart_rx                                                                                                                                                    ;                   ;         ;
;      - uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|rx_line_sync[0]~0                                                                             ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                             ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|Selector10~2                                                                                                                                ; LABCELL_X33_Y7_N48   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|Selector19~0                                                                                                                                ; LABCELL_X40_Y7_N57   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|WideOr28~0                                                                                                                                  ; LABCELL_X36_Y8_N54   ; 69      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|ldADR~0                                                                                                                                     ; LABCELL_X36_Y9_N36   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|loadMieReg~0                                                                                                                                ; MLABCELL_X28_Y8_N42  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|n_state.decode~0                                                                                                                            ; LABCELL_X33_Y7_N54   ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.compare~0                                                                                                                           ; LABCELL_X37_Y8_N12   ; 1020    ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.storeInstr1~0                                                                                                                       ; LABCELL_X37_Y8_N3    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|pstate.Init~0                                  ; LABCELL_X48_Y11_N15  ; 115     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|pstate.state_bit_1                             ; FF_X50_Y12_N50       ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|sel~0                                          ; MLABCELL_X47_Y11_N0  ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_datapath:Datapath|aftab_shift_register:MrReg|outReg_t[1]~0           ; LABCELL_X51_Y13_N36  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|pstate.idle_state~0                    ; LABCELL_X50_Y11_N24  ; 80      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|pstate.state_bit_0                     ; FF_X50_Y12_N56       ; 43      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_controller:ControllerDiv|pstate.state_bit_1                     ; FF_X50_Y11_N53       ; 86      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_su_divider:Division|aftab_divider:unsignedDiv|aftab_divider_datapath:DataPathDiv|aftab_shift_register:ShRegR|outReg_t[21]~0 ; LABCELL_X50_Y13_N48  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|in2Mult~0                                                                                                                         ; MLABCELL_X52_Y13_N36 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_controller:Controller|ldAddr~0                                                                                       ; LABCELL_X48_Y8_N45   ; 77      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg0|outReg[2]~0                                                                    ; MLABCELL_X52_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg1|outReg[5]~0                                                                    ; MLABCELL_X52_Y9_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg2|outReg[6]~0                                                                    ; MLABCELL_X52_Y9_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:Reg3|outReg[0]~0                                                                    ; MLABCELL_X52_Y9_N57  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_controller:Controller|ldAddr~0                                                                                       ; LABCELL_X51_Y7_N51   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[0]~3                                                                                                                ; LABCELL_X42_Y8_N27   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register:regPC|outReg[22]~6                                                                                                               ; LABCELL_X42_Y8_N6    ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~0                                                                  ; LABCELL_X18_Y6_N12   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~1                                                                  ; LABCELL_X18_Y5_N3    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~10                                                                 ; LABCELL_X18_Y5_N39   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~11                                                                 ; MLABCELL_X15_Y6_N27  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~12                                                                 ; LABCELL_X18_Y5_N36   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~13                                                                 ; LABCELL_X19_Y5_N27   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~14                                                                 ; LABCELL_X18_Y5_N12   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~15                                                                 ; LABCELL_X19_Y5_N0    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~16                                                                 ; LABCELL_X19_Y5_N21   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~17                                                                 ; LABCELL_X18_Y5_N48   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~18                                                                 ; LABCELL_X18_Y5_N51   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~19                                                                 ; LABCELL_X18_Y5_N27   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~2                                                                  ; LABCELL_X18_Y5_N54   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~20                                                                 ; LABCELL_X19_Y5_N54   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~21                                                                 ; LABCELL_X18_Y5_N24   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~22                                                                 ; LABCELL_X19_Y5_N36   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~23                                                                 ; LABCELL_X18_Y5_N15   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~24                                                                 ; LABCELL_X19_Y5_N18   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~25                                                                 ; LABCELL_X19_Y5_N57   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~26                                                                 ; LABCELL_X18_Y5_N33   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~27                                                                 ; LABCELL_X19_Y5_N45   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~28                                                                 ; LABCELL_X19_Y5_N51   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~29                                                                 ; MLABCELL_X25_Y7_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~3                                                                  ; LABCELL_X18_Y5_N9    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~30                                                                 ; MLABCELL_X25_Y7_N27  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~31                                                                 ; LABCELL_X18_Y6_N54   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~4                                                                  ; LABCELL_X18_Y5_N57   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~5                                                                  ; LABCELL_X19_Y5_N6    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~6                                                                  ; LABCELL_X19_Y5_N9    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~7                                                                  ; MLABCELL_X15_Y6_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~8                                                                  ; LABCELL_X18_Y5_N30   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_bank:register_bank|aftab_csr_registers:CSR_registers|Decoder0~9                                                                  ; LABCELL_X19_Y5_N42   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[10][1]~8                                                                                                 ; MLABCELL_X28_Y13_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[11][1]~9                                                                                                 ; LABCELL_X29_Y11_N36  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[12][1]~30                                                                                                ; MLABCELL_X25_Y12_N51 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[13][1]~31                                                                                                ; MLABCELL_X34_Y11_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[14][1]~32                                                                                                ; MLABCELL_X28_Y13_N48 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[15][1]~33                                                                                                ; MLABCELL_X34_Y11_N57 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[16][1]~10                                                                                                ; MLABCELL_X25_Y12_N24 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[17][1]~16                                                                                                ; MLABCELL_X25_Y10_N39 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[18][1]~21                                                                                                ; MLABCELL_X28_Y13_N36 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[19][1]~26                                                                                                ; MLABCELL_X25_Y12_N39 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[1][1]~38                                                                                                 ; MLABCELL_X25_Y10_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[20][1]~12                                                                                                ; MLABCELL_X25_Y12_N42 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[21][1]~18                                                                                                ; LABCELL_X29_Y11_N42  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[22][1]~22                                                                                                ; MLABCELL_X28_Y13_N42 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[23][1]~27                                                                                                ; MLABCELL_X25_Y12_N12 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[24][1]~13                                                                                                ; MLABCELL_X25_Y10_N3  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[25][1]~19                                                                                                ; MLABCELL_X25_Y10_N15 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[26][1]~23                                                                                                ; MLABCELL_X28_Y13_N39 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[27][1]~28                                                                                                ; MLABCELL_X25_Y12_N15 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[28][1]~14                                                                                                ; MLABCELL_X25_Y12_N9  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[29][1]~20                                                                                                ; LABCELL_X29_Y11_N39  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[2][1]~39                                                                                                 ; MLABCELL_X28_Y13_N57 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[30][1]~24                                                                                                ; MLABCELL_X28_Y13_N45 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[31][1]~29                                                                                                ; MLABCELL_X25_Y12_N36 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[3][1]~40                                                                                                 ; MLABCELL_X25_Y12_N57 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[4][1]~34                                                                                                 ; MLABCELL_X25_Y12_N48 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[5][1]~35                                                                                                 ; LABCELL_X29_Y11_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[6][1]~36                                                                                                 ; MLABCELL_X28_Y13_N51 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[7][1]~37                                                                                                 ; MLABCELL_X25_Y12_N54 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[8][1]~3                                                                                                  ; MLABCELL_X28_Y10_N42 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_register_file:registerFile|rData[9][1]~6                                                                                                  ; MLABCELL_X34_Y11_N21 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|dataREAD[15]~4                                                                                                                                                                                ; MLABCELL_X52_Y4_N24  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|dataWRITE[22]~0                                                                                                                                                                               ; LABCELL_X53_Y11_N24  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTSTATUS[15]~0                                                                                                                                               ; MLABCELL_X52_Y5_N15  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE0[0]~0                                                                                                                                                 ; LABCELL_X51_Y4_N33   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|INTTYPE1[0]~0                                                                                                                                                 ; LABCELL_X51_Y4_N9    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[0]                                                                                                                                                     ; FF_X48_Y4_N47        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[0]~0                                                                                                                                                   ; MLABCELL_X52_Y4_N54  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[10]                                                                                                                                                    ; FF_X50_Y4_N25        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[11]                                                                                                                                                    ; FF_X56_Y4_N4         ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[12]                                                                                                                                                    ; FF_X55_Y4_N22        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[13]                                                                                                                                                    ; FF_X55_Y4_N55        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[14]                                                                                                                                                    ; FF_X55_Y4_N31        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[15]                                                                                                                                                    ; FF_X48_Y4_N28        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[16]                                                                                                                                                    ; FF_X50_Y4_N38        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[17]~DUPLICATE                                                                                                                                          ; FF_X55_Y4_N10        ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[18]                                                                                                                                                    ; FF_X55_Y3_N55        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[19]~DUPLICATE                                                                                                                                          ; FF_X56_Y4_N58        ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[1]                                                                                                                                                     ; FF_X50_Y4_N37        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[20]                                                                                                                                                    ; FF_X50_Y4_N28        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[21]                                                                                                                                                    ; FF_X55_Y3_N22        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[22]                                                                                                                                                    ; FF_X50_Y4_N29        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[23]                                                                                                                                                    ; FF_X55_Y4_N34        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[24]                                                                                                                                                    ; FF_X48_Y4_N25        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[25]                                                                                                                                                    ; FF_X56_Y4_N13        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[26]                                                                                                                                                    ; FF_X55_Y3_N11        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[27]                                                                                                                                                    ; FF_X56_Y4_N55        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[28]                                                                                                                                                    ; FF_X48_Y4_N22        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[29]                                                                                                                                                    ; FF_X50_Y4_N41        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[2]                                                                                                                                                     ; FF_X55_Y3_N7         ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[30]                                                                                                                                                    ; FF_X48_Y4_N43        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[31]                                                                                                                                                    ; FF_X48_Y4_N46        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[3]                                                                                                                                                     ; FF_X56_Y4_N1         ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[4]                                                                                                                                                     ; FF_X56_Y4_N16        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[5]                                                                                                                                                     ; FF_X55_Y3_N20        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[6]                                                                                                                                                     ; FF_X50_Y4_N40        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[7]                                                                                                                                                     ; FF_X48_Y4_N19        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[8]                                                                                                                                                     ; FF_X55_Y4_N19        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[9]                                                                                                                                                     ; FF_X50_Y4_N26        ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADINTEN[0]~0                                                                                                                                                 ; LABCELL_X51_Y4_N3    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[0]~0                                                                                                                                                   ; MLABCELL_X52_Y4_N51  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|process_4~0                                                                                                                                                   ; MLABCELL_X52_Y4_N48  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio_controller:controller|Selector6~0                                                                                                                                                        ; LABCELL_X53_Y11_N21  ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio_controller:controller|gpio_read~0                                                                                                                                                        ; MLABCELL_X52_Y10_N0  ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; gpio_bus_wrap:GPIO|gpio_controller:controller|latchAin~1                                                                                                                                                         ; MLABCELL_X52_Y10_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:decode2|eq_node[0]~1                                                        ; LABCELL_X53_Y9_N42   ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:decode2|eq_node[1]~0                                                        ; LABCELL_X53_Y7_N18   ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:rden_decode_b|eq_node[0]                                                    ; MLABCELL_X52_Y7_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|decode_5la:rden_decode_b|eq_node[1]                                                    ; MLABCELL_X52_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ssram_bus_wrap:SRAM|altera_mem_mc2101_controller:controller|next_state.MEM_RD~0                                                                                                                                  ; MLABCELL_X52_Y7_N0   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                          ; PIN_AF14             ; 3418    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sys_rst_n                                                                                                                                                                                                        ; PIN_AA14             ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_rst_n                                                                                                                                                                                                        ; PIN_AA14             ; 3107    ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|clear_cnt                                                                                                                                                                    ; FF_X57_Y7_N20        ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~1                                                                                                                                                    ; LABCELL_X56_Y6_N18   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~11                                                                                                                                                   ; LABCELL_X56_Y6_N12   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~12                                                                                                                                                   ; MLABCELL_X59_Y6_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~13                                                                                                                                                   ; LABCELL_X56_Y6_N15   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~14                                                                                                                                                   ; LABCELL_X56_Y6_N48   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~15                                                                                                                                                   ; MLABCELL_X59_Y6_N45  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~16                                                                                                                                                   ; MLABCELL_X59_Y6_N9   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~17                                                                                                                                                   ; LABCELL_X56_Y6_N51   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~18                                                                                                                                                   ; LABCELL_X56_Y6_N27   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~3                                                                                                                                                    ; LABCELL_X56_Y6_N54   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~4                                                                                                                                                    ; LABCELL_X56_Y6_N21   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~5                                                                                                                                                    ; LABCELL_X56_Y6_N57   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~6                                                                                                                                                    ; LABCELL_X56_Y6_N0    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~7                                                                                                                                                    ; LABCELL_X56_Y6_N36   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~8                                                                                                                                                    ; LABCELL_X56_Y6_N3    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|Decoder0~9                                                                                                                                                    ; LABCELL_X56_Y6_N39   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|process_0~0                                                                                                                                                   ; LABCELL_X57_Y7_N9    ; 66      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~1                                                                                                                                                    ; LABCELL_X60_Y9_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~10                                                                                                                                                   ; LABCELL_X62_Y8_N21   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~12                                                                                                                                                   ; LABCELL_X63_Y8_N9    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~13                                                                                                                                                   ; LABCELL_X62_Y8_N36   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~14                                                                                                                                                   ; LABCELL_X60_Y9_N27   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~15                                                                                                                                                   ; LABCELL_X62_Y8_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~16                                                                                                                                                   ; LABCELL_X62_Y9_N48   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~17                                                                                                                                                   ; LABCELL_X62_Y8_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~18                                                                                                                                                   ; LABCELL_X62_Y9_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~19                                                                                                                                                   ; LABCELL_X62_Y8_N57   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~2                                                                                                                                                    ; LABCELL_X62_Y8_N51   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~3                                                                                                                                                    ; LABCELL_X61_Y8_N33   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~5                                                                                                                                                    ; LABCELL_X62_Y8_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~7                                                                                                                                                    ; LABCELL_X64_Y8_N9    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~8                                                                                                                                                    ; LABCELL_X62_Y8_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|Decoder0~9                                                                                                                                                    ; LABCELL_X61_Y8_N9    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_TX_FIFO|process_0~3                                                                                                                                                   ; LABCELL_X55_Y7_N30   ; 149     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|timeout_counter[2]~2                                                                                                                                                         ; LABCELL_X57_Y7_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|next_iic_register[3]~5                                                                                                                              ; LABCELL_X60_Y7_N21   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_data_bit[2]~0                                                                                                                                      ; LABCELL_X55_Y8_N9    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|current_state.state_bit_1~0                                                                                                                                ; LABCELL_X55_Y6_N0    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|process_1~0                                                                                                                                                ; LABCELL_X57_Y5_N45   ; 21      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|process_4~0                                                                                                                                                ; LABCELL_X57_Y5_N51   ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_rx_core:U_RX|sample~18                                                                                                                                                  ; LABCELL_X57_Y5_N27   ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|Equal3~8                                                                                                                                                   ; LABCELL_X57_Y8_N57   ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|Selector6~0                                                                                                                                                ; LABCELL_X57_Y8_N48   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|uart_tx_core:U_TX|process_1~0                                                                                                                                                ; MLABCELL_X59_Y8_N57  ; 23      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|write_DLL~0                                                                                                                                                                  ; LABCELL_X55_Y9_N15   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|write_DLM~0                                                                                                                                                                  ; LABCELL_X55_Y9_N6    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|write_FCR                                                                                                                                                                    ; LABCELL_X55_Y9_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|write_IER                                                                                                                                                                    ; LABCELL_X60_Y7_N57   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_bus_wrap:UART|uart:uart_periph|write_LCR~0                                                                                                                                                                  ; LABCELL_X55_Y9_N33   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; sys_clk   ; PIN_AF14 ; 3418    ; Global Clock         ; GCLK6            ; --                        ;
; sys_rst_n ; PIN_AA14 ; 3107    ; Global Clock         ; GCLK2            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; core_bus_wrap:AFTAB|aftab_core:core|aftab_controller:controllerAFTAB|p_state.compare~0 ; 1020    ;
+----------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF               ; Location                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ssram_bus_wrap:SRAM|altera_mem_16384x8_dp:altera_memory_2p|altsyncram:altsyncram_component|altsyncram_2334:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; utils/program.mif ; M10K_X49_Y6_N0, M10K_X49_Y10_N0, M10K_X58_Y6_N0, M10K_X58_Y7_N0, M10K_X49_Y4_N0, M10K_X49_Y8_N0, M10K_X49_Y11_N0, M10K_X49_Y5_N0, M10K_X58_Y10_N0, M10K_X58_Y4_N0, M10K_X58_Y9_N0, M10K_X58_Y8_N0, M10K_X49_Y7_N0, M10K_X49_Y9_N0, M10K_X58_Y5_N0, M10K_X58_Y11_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 10,687 / 289,320 ( 4 % ) ;
; C12 interconnects                           ; 74 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 3,802 / 119,108 ( 3 % )  ;
; C4 interconnects                            ; 1,757 / 56,300 ( 3 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 709 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,910 / 84,580 ( 2 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 331 / 12,676 ( 3 % )     ;
; R14/C12 interconnect drivers                ; 369 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 4,660 / 130,992 ( 4 % )  ;
; R6 interconnects                            ; 7,313 / 266,960 ( 3 % )  ;
; Spine clocks                                ; 8 / 360 ( 2 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 27           ; 27           ; 0            ; 0            ; 36        ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 36        ; 36        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 36           ; 9            ; 9            ; 36           ; 36           ; 0         ; 9            ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 3            ; 36           ; 36           ; 36           ; 36           ; 3            ; 36           ; 36           ; 36           ; 36           ; 3            ; 36           ; 0         ; 0         ; 36           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; uart_tx            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[13]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[14]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[15]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[16]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[17]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[18]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[19]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[20]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[21]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[22]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; gpio_pads[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_clk            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_rst_n          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; uart_rx            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sys_clk         ; sys_clk              ; 113.2             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                 ; Destination Register                                                                                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[2]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 1.003             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[1]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.892             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[1]                                                     ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.892             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[0]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.892             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_counter:Counter|temp[0]                                                     ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.892             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[4]                                                                                                                          ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; 0.847             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; 0.832             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_controller:Controller|pstate                                                                        ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.819             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[3]                                                                                                                          ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; 0.810             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[1]                                                                                                                          ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; 0.769             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[10]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.742             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[0]                                                                                                                          ; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|elements_counter[2]                                                                                                                          ; 0.677             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[18]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[17]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[16]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[15]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[14]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[22]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[21]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[31]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[30]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[29]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[25]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[24]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[23]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[22]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[21]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[26]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[27]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[28]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[28]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[25]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[24]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[23]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[26]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[27]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[31]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADDIR[27]                                                                                                                                   ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADOUT[27]                                                                                                                                   ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[20]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[19]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[18]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[17]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[16]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[15]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[14]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[13]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[13]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[8]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[7]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[6]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[5]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[12]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[11]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[9]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[12]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[11]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[10]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[9]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[8]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[7]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[6]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[5]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADINTEN[27]                                                                                                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio:periph_gpio|gpio_core:core|PADIN[27]                                                                                                                                    ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|addrLATCH[3]                                                                                                                                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[3]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[4]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[3]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[2]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[4]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[1]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_register:addrReg|outReg[0]                                                  ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_counter:Counter|temp[0]                                                     ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_dawu:dawu|aftab_dawu_datapath:Datapath|aftab_counter:Counter|temp[1]                                                     ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[30]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[29]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|addrLATCH[2]                                                                                                                                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[20]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_datapath:DataPath|aftab_register:addrReg|outReg[19]                                                 ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_daru:daru|aftab_daru_controller:Controller|pstate.state_bit_0                                                            ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio_controller:controller|current_state.state_bit_0                                                                                                                         ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; gpio_bus_wrap:GPIO|gpio_controller:controller|current_state.state_bit_1                                                                                                                         ; gpio_bus_wrap:GPIO|dataREAD[27]                                                                                                                                                                 ; 0.656             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[3][10]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[11][10]                                                                                                                                ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[7][10]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[15][10]                                                                                                                                ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_out[3]                                                                                                                               ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|pointer_out[2]                                                                                                                               ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.622             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[0][10]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.589             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[8][10]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.589             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[4][10]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.589             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[12][10]                                                                                                                                ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.589             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[0][8]                                                                                                                                  ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.588             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[8][8]                                                                                                                                  ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.588             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[4][8]                                                                                                                                  ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.588             ;
; uart_bus_wrap:UART|uart:uart_periph|fifo:U_RX_FIFO|QUEUE[12][8]                                                                                                                                 ; uart_bus_wrap:UART|uart:uart_periph|uart_interrupt:U_IN_CTRL|current_iic_register[3]                                                                                                            ; 0.588             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_counter:CSRCounter|temp[1]                                                                                           ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_csr_counter:CSRCounter|temp[1]                                                                                           ; 0.578             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[0] ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[4] ; 0.569             ;
; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[5] ; core_bus_wrap:AFTAB|aftab_core:core|aftab_datapath:datapathAFTAB|aftab_aau:aau|aftab_booth_multiplier:Multiplication|aftab_booth_multiplier_controller:Controller|aftab_counter:counter|temp[4] ; 0.563             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "mc2101"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 36 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): sys_clk~inputCLKENA0 with 3274 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): sys_rst_n~inputCLKENA0 with 2970 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver sys_rst_n~inputCLKENA0, placed at CLKCTRL_G4
        Info (179012): Refclk input I/O pad sys_rst_n is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'mc2101.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      sys_clk
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:43
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 9.68 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:18
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1991 megabytes
    Info: Processing ended: Wed Sep  7 17:42:12 2022
    Info: Elapsed time: 00:03:10
    Info: Total CPU time (on all processors): 00:05:26


