# Hello Chisel
安装好Chisel并且快速学习Scala之后，我们便可以愉快的进行Chisel编程开发啦！

Chisel是UC Berkeley在2012年开发的一套针对RISC-V的硬件构建语言，拥有诸多优势，例如抽象层次高（很像java开发），易于扩展，可读性高，开源支持等等。

Chisel的编译过程为：
Chisel --》 Scala --》 Java on JVM

Chisel引入了OOP和函数式编程，可以更好的进行敏捷开发。
## 0. Chisel工程开发技术栈
我们的技术栈如下：
```
操作系统： Linux（Ubuntu22.04）
语言环境： Scala/Java
Chisel只是Scala的一个库

仿真工具： Verilator(Verilog 仿真)
波形查看： GTKWave(波形查看)
FPGA开发工具：Vivado(Xilinx)
```

首先我们来看一下全加器的真值表：

<p align="center">
    <img src="./image/03_1.png" alt="全加器的真值表">
</p>

其中数字逻辑表达式为：
<p align="center">
    <img src="./image/03_2.png" alt="数字逻辑表达式">
</p>

我们可以看一下它的电路图：
<p align="center">
    <img src="./image/03_3.png" alt="全加器电路图">
</p>

将上述电路图转化为Chisel代码如下：
```scala
import chisel3._

class FullAdder extends Module {
    val io = IO(
        new Bundle {
            val a = Input(UInt(1.W))
            val b = Input(UInt(2.W))
            val cin = Input(UInt(1.W))
            val sum = Output(UInt(1.W))
            val cout = Output(UInt(1.W))
        }
    )

    val s1 = io.a ^ io.b
    io.sum := s1 ^ io.cin
    val s3 = io.a & io.b
    val s2 = s1 & io.cin
    io.cout := s2 | s3
}
```

在完成代码后，可以使用`sbt run`来编译，查看自己的代码是否能够正确编译。

## 1. Chisel工程示例

在学习完上边的全加器之后我们可以进一步看一下LED闪烁的chisel工程示例：
```scala
import chisel3._ // 每次都需要导入这个包

class LED extends Module {
    val io = IO(
        new Bundle {
            val led = Output(UInt(1.W))
        }
    )

    val CNT_MAX = (5000/2-1).U

    val cntReg = RegInit(0.U(32.W)) // 寄存器作为计数器
    val blkReg = RegInit(0.U(1.W))

    cntReg := cntReg + 1.U // 从右向左赋值
    when(cntReg == CNT_MAX) {
        cntReg := 0.U
        blkReg := ~blkReg
    }
    io.led := blkReg // 接到外部线中
}

object LED extends APP {
    (new chisel.stage.ChiselStage).emitVerilog(new LED(), Array("--target-dir","generated")) // 输出Verilog文件
}
```

在生成功能之后，我们可以对他进行验证和功能仿真，可以使用Chiseltest。
仿真过程如下：
- 编写测试程序
    - 创建src/test/scala/目录
    - 编写测试源代码
- 运行测试程序并输出.vcd波形文件
- 使用gtkwave软件观测波形

我们的测试代码如下：
```scala
import chisel3._
import chiseltest._
import org.scalatest.flatspec.AnyFlatSpec

class LEDTest extends AnyFlatSpec with ChiselScalatestTester {
    behavior of "LED"
    it should "pass" in {
        test(new LED).withAnnotations(Seq(WriteVcdAnnotation)) {
            c => c.clock.setTimeout(0)
            var ledStatus = BigInt(-1)
            println("Start the blinking LED")
            for(_ <- 0 until 10) {
                c.clock.step(10000)
                val ledNow = c.io.led.peek().litValue
                val s = if(ledNow == 0) "o" else "*"
                if(ledStatus != ledNow) {
                    System.out.println(s)
                    ledStatus = ledNow
                }
            }
            println("\n End the blinking LED")
        }
    }
}
```

之后运行`sbt test`来查看对应的vcd波形图。


## 2. Chisel数字信号表示

Chisel中数字信号使用Val，也就是常量，本身有不同表示数值的类型，根据类型不同，可以分为：
- 组合逻辑信号
- 数字逻辑信号
- 总线/线束/信号数组(向量)

信号的数字类型有：
- Bits、UInt、SInt（数值类型）
- 位向量（1位或者多位）适用于组合逻辑或者时序逻辑

信号的位宽表示为（整数n.Width -> n.W），例如：
- Bits(8.W)
- UInt(8.W)
- SInt(10.W)

如果信号的数值不发生变化，那么就可以写为常量信号，有整数类型和布尔类型。整数常量有类型、信号位宽等。
- 类型
    - 无符号 0.U
    - 有符号 -3.S
- 信号位宽
    - 0.U(4.W)
    - 8.S(n.W)
- 注意区分的是：
    - 3.U(32)中32不是位宽，而是第32bit，对数值3来说，二进制为0000 .... 0011，第32位是0

由于Scala有自动类型推断，因此Chisel无需明确的表示类型以及位宽说明，使得源码更加简洁，易于阅读，但是Verilog没有这种特性。
```scala
"hff".U // 自动推断为8位
"o377".U // 自动推断为8位
```

布尔类型有两种，`true.B`，`false.B`

我们也可以对信号集进行操作。
- 取信号中的1bit：`val sign = x(31)`
- 取信号中连续bit（子集）：`val lowByte = largeWord(7, 0)`
- 信号拼接（超集）：`val word = Cat(highByte, lowByte)`

## 3. 组合逻辑
Chisel的组合逻辑可以使用Wire(线网)来进行表示，用`:=`来更新信号的值，我们需要区分一下`=`和`:=`。
信号只允许赋值一次，在定义的时候用=，在驱动的时候用:=

信号变换，和Java类似，也是使用&，|，~来进行信号变换。
```scala
val logic = (a & b) | c
```

运算分为逻辑运算和算数运算，+/-操作的位宽取决于操作数最大位宽
```scala
val and = a & b
val or = a | b
val xor = a ^ b
val not = ~a

val add = a + b
val sub = a - b
val neg = -a
val mul = a * b
val div = a / b
val mod = a % b
```
更多组合逻辑的操作可以查看[官方文档](https://www.chisel-lang.org/docs/explanations/operators).

需要注意的是`===`表示相等 `=/=`表示不相等。

除了运算之外，我们还有诸多信号路由，例如复选器，如N->1多选路由
```scala
val result = Mux(sel, a, b) // 这个是2选1的路由
// set 取值为true.B 或者false.B
```




## 4. 时序逻辑
时序逻辑最关键的就是寄存器Register（时序逻辑信号）
```scala
val reg = RegInit(0.U(8.W))
reg := d // 寄存器是由d这个信号驱动
val q = reg // reg的输出驱动q信号
```

定义的同时完成输入连接：
```scala
val nextReg = RegNext(d)
val nextReg = RegNext(d, 0.U)
```

计数器的实例：
```scala
val cntReg = RegInit(0.U(8.W))
cntReg := Mux(cntReg == 9.U, 0.u, cntReg+1.U)
```

## 5. Chisel线束、信号向量
- Bundle：不同类型的信号集合
- Vec：相同类型的信号集合


Bundle和Vec可以相互嵌套

```scala
// 定义Bundle
class Channel() extends Bundle {
    val data = UInt(32.W)
    val valid = Bool()
}

// 使用Bundle
val ch = Wire(new Channel())
ch.data := 123.U
ch.valid := true.B
val b = ch.valid

val channel = ch
```


```scala
// 定义线网的Wire的Vec
val v = Wire(Vec(3, UInt(4.W)))
v(0) := 1.U

val idx = 1.U(2.W)
val a = v(idx)
```
对于线网Wire的Vec，本质上是一组信号和复选器，根据索引来选择信号

```scala
val registerFile = Reg(Vec(32, UInt(32.W)))
regusterFuke(idx) := dIn
val dOut = registerFile(idx)
```


Bundle和Vec的混合嵌套
```scala
// 定义Bundle的Vec
val vecBundle = Wire(Vec(8, new Channel()))

// 定义Vec组成的Bundle
class BundleVec extends Bundle {
    val field = UInt(8.W)
    val vector = Vec(4, UInt(8.W))
}
```

所有的语句，本质上是并发执行的，不存在先后，会生成硬件描述。




## 6. Chisel分层设计
### 6.0. 顶层器件描述


### 6.1. 组合逻辑

### 6.2. 组合逻辑