INST:    1100 0001 1111 1111 lbi r1, 0xff
ARCH:    REG: 1 VALUE: 0xffff ***DIFF***
VERILOG: REG: 0 VALUE: 0x0000
INST:    0100 0001 0100 0001 addi r2, r1, 0x1
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: REG: 0 VALUE: 0x0000
INST:    0000 0000 0000 0000 halt
FAIL: 2 differences
