Fitter report for Project3
Thu Sep 05 16:40:22 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |Pong|Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 05 16:40:21 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Project3                                        ;
; Top-level Entity Name              ; Pong                                            ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE30F23C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,361 / 28,848 ( 22 % )                         ;
;     Total combinational functions  ; 5,894 / 28,848 ( 20 % )                         ;
;     Dedicated logic registers      ; 2,751 / 28,848 ( 10 % )                         ;
; Total registers                    ; 2751                                            ;
; Total pins                         ; 40 / 329 ( 12 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 82,176 / 608,256 ( 14 % )                       ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23C7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; rs         ; Missing drive strength and slew rate ;
; bl         ; Missing drive strength and slew rate ;
; en         ; Missing drive strength and slew rate ;
; rw         ; Missing drive strength and slew rate ;
; vsync      ; Missing drive strength and slew rate ;
; hsync      ; Missing drive strength and slew rate ;
; Led        ; Missing drive strength and slew rate ;
; B0         ; Missing drive strength and slew rate ;
; B3         ; Missing drive strength and slew rate ;
; B1         ; Missing drive strength and slew rate ;
; B2         ; Missing drive strength and slew rate ;
; G0         ; Missing drive strength and slew rate ;
; G1         ; Missing drive strength and slew rate ;
; G2         ; Missing drive strength and slew rate ;
; G3         ; Missing drive strength and slew rate ;
; R0         ; Missing drive strength and slew rate ;
; R1         ; Missing drive strength and slew rate ;
; R2         ; Missing drive strength and slew rate ;
; R3         ; Missing drive strength and slew rate ;
; ADC_CNVST  ; Missing drive strength and slew rate ;
; ADC_CS_N   ; Missing drive strength and slew rate ;
; ADC_REFSEL ; Missing drive strength and slew rate ;
; ADC_SCLK   ; Missing drive strength and slew rate ;
; ADC_SD     ; Missing drive strength and slew rate ;
; ADC_UB     ; Missing drive strength and slew rate ;
; ADC_SEL    ; Missing drive strength and slew rate ;
; db[7]      ; Missing drive strength and slew rate ;
; db[6]      ; Missing drive strength and slew rate ;
; db[5]      ; Missing drive strength and slew rate ;
; db[4]      ; Missing drive strength and slew rate ;
; db[3]      ; Missing drive strength and slew rate ;
; db[2]      ; Missing drive strength and slew rate ;
; db[1]      ; Missing drive strength and slew rate ;
; db[0]      ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                ; PORTBDATAOUT     ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[0]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[1]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[2]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[2]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[3]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[4]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[4]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[5]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[6]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[6]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[7]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[8]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[8]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[9]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[9]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[10]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[10]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[11]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[11]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[12]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[12]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[13]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[13]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[14]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[14]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[15]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[15]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9000 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9000 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7798    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 197     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 379     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 616     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Ramon Silva/Documents/GitHub/Ping-Pong/output_files/Project3.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,361 / 28,848 ( 22 % )    ;
;     -- Combinational with no register       ; 3610                       ;
;     -- Register only                        ; 467                        ;
;     -- Combinational with a register        ; 2284                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3251                       ;
;     -- 3 input functions                    ; 1500                       ;
;     -- <=2 input functions                  ; 1143                       ;
;     -- Register only                        ; 467                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5013                       ;
;     -- arithmetic mode                      ; 881                        ;
;                                             ;                            ;
; Total registers*                            ; 2,751 / 30,421 ( 9 % )     ;
;     -- Dedicated logic registers            ; 2,751 / 28,848 ( 10 % )    ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 494 / 1,803 ( 27 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 40 / 329 ( 12 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 12                         ;
; M9Ks                                        ; 15 / 66 ( 23 % )           ;
; Total block memory bits                     ; 82,176 / 608,256 ( 14 % )  ;
; Total block memory implementation bits      ; 138,240 / 608,256 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 12 / 20 ( 60 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 27% / 27% / 28%            ;
; Maximum fan-out                             ; 1936                       ;
; Highest non-global fan-out                  ; 487                        ;
; Total fan-out                               ; 29608                      ;
; Average fan-out                             ; 3.25                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                           ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 5571 / 28848 ( 19 % ) ; 124 / 28848 ( < 1 % ) ; 252 / 28848 ( < 1 % ) ; 414 / 28848 ( 1 % )            ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 3381                  ; 52                    ; 104                   ; 73                             ; 0                              ;
;     -- Register only                        ; 303                   ; 1                     ; 21                    ; 142                            ; 0                              ;
;     -- Combinational with a register        ; 1887                  ; 71                    ; 127                   ; 199                            ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 2976                  ; 57                    ; 85                    ; 133                            ; 0                              ;
;     -- 3 input functions                    ; 1312                  ; 19                    ; 105                   ; 64                             ; 0                              ;
;     -- <=2 input functions                  ; 980                   ; 47                    ; 41                    ; 75                             ; 0                              ;
;     -- Register only                        ; 303                   ; 1                     ; 21                    ; 142                            ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 4444                  ; 119                   ; 222                   ; 228                            ; 0                              ;
;     -- arithmetic mode                      ; 824                   ; 4                     ; 9                     ; 44                             ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total registers                             ; 2190                  ; 72                    ; 148                   ; 341                            ; 0                              ;
;     -- Dedicated logic registers            ; 2190 / 28848 ( 8 % )  ; 72 / 28848 ( < 1 % )  ; 148 / 28848 ( < 1 % ) ; 341 / 28848 ( 1 % )            ; 0 / 28848 ( 0 % )              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 420 / 1803 ( 23 % )   ; 14 / 1803 ( < 1 % )   ; 23 / 1803 ( 1 % )     ; 39 / 1803 ( 2 % )              ; 0 / 1803 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 40                    ; 0                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 78080                 ; 0                     ; 0                     ; 4096                           ; 0                              ;
; Total RAM block bits                        ; 129024                ; 0                     ; 0                     ; 9216                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 14 / 66 ( 21 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 1 / 66 ( 1 % )                 ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 9 / 24 ( 37 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 265                   ; 74                    ; 221                   ; 464                            ; 0                              ;
;     -- Registered Input Connections         ; 132                   ; 30                    ; 158                   ; 369                            ; 0                              ;
;     -- Output Connections                   ; 689                   ; 4                     ; 330                   ; 1                              ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 3                     ; 329                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 26337                 ; 568                   ; 1618                  ; 2102                           ; 5                              ;
;     -- Registered Connections               ; 10813                 ; 298                   ; 1130                  ; 1011                           ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 192                   ; 31                    ; 376                   ; 355                            ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 47                    ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 376                   ; 47                    ; 18                    ; 110                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 355                   ; 0                     ; 110                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 47                    ; 11                    ; 49                    ; 65                             ; 0                              ;
;     -- Output Ports                         ; 41                    ; 4                     ; 64                    ; 18                             ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 9                              ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 53                    ; 9                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 23                    ; 4                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 33                    ; 9                              ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_OUT[0]                ; AB19  ; 4        ; 59           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_OUT[1]                ; AA19  ; 4        ; 56           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Clock                     ; T2    ; 2        ; 0            ; 21           ; 14           ; 1936                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RESET_n                   ; AB15  ; 4        ; 43           ; 0            ; 7            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Reset                     ; V21   ; 5        ; 67           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; auto_stp_external_clock_0 ; T1    ; 2        ; 0            ; 21           ; 21           ; 167                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CNVST  ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_CS_N   ; AA17  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_REFSEL ; AB17  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK   ; AA18  ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SD     ; AA16  ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SEL    ; AB16  ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_UB     ; AB20  ; 4        ; 61           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B0         ; B14   ; 7        ; 38           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B1         ; A15   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B2         ; B15   ; 7        ; 45           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B3         ; A16   ; 7        ; 50           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G0         ; C13   ; 7        ; 45           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G1         ; A13   ; 7        ; 38           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G2         ; B13   ; 7        ; 38           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G3         ; A14   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Led        ; J21   ; 6        ; 67           ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0         ; A9    ; 8        ; 32           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R1         ; C10   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R2         ; A10   ; 8        ; 32           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R3         ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bl         ; V10   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[0]      ; V8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[1]      ; V7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[2]      ; V6    ; 3        ; 1            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[3]      ; V5    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[4]      ; V4    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[5]      ; Y4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[6]      ; V3    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[7]      ; Y3    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en         ; V9    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync      ; B16   ; 7        ; 50           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rs         ; U9    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rw         ; U8    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync      ; A17   ; 7        ; 52           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                     ; Use as regular IO        ; vsync                   ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                     ; Use as regular IO        ; B1                      ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                     ; Use as regular IO        ; B2                      ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                     ; Use as regular IO        ; G0                      ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                     ; Use as regular IO        ; G3                      ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                    ; Use as regular IO        ; B0                      ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                    ; Use as regular IO        ; G1                      ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; G2                      ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                    ; Use as regular IO        ; R3                      ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                    ; Use as regular IO        ; R0                      ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 35 ( 11 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 45 ( 9 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 42 ( 24 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 43 ( 23 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 37 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 43 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; R0                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; R2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; G1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; G3                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; B1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; B3                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; vsync                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; ADC_SD                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; ADC_CS_N                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; ADC_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 252        ; 4        ; ADC_OUT[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESET_n                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; ADC_SEL                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; ADC_REFSEL                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; ADC_CNVST                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; ADC_OUT[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 260        ; 4        ; ADC_UB                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; R3                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; G2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; B0                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; B2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; hsync                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; R1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; G0                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; Led                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; auto_stp_external_clock_0                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 68         ; 2        ; Clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; rw                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; rs                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; db[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; db[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; db[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; db[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; db[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; db[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; en                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 179        ; 3        ; bl                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; Reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; db[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; db[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                         ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Pong                                                                                                          ; 6361 (1)    ; 2751 (0)                  ; 0 (0)         ; 82176       ; 15   ; 4            ; 0       ; 2         ; 40   ; 0            ; 3610 (1)     ; 467 (0)           ; 2284 (0)         ; |Pong                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |ADMAX1379:inst9|                                                                                           ; 90 (90)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 22 (22)           ; 36 (36)          ; |Pong|ADMAX1379:inst9                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |Debounce2:debounce|                                                                                        ; 145 (1)     ; 144 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 96 (0)            ; 48 (3)           ; |Pong|Debounce2:debounce                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |MiniDebounce:inst10|                                                                                    ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst10                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |MiniDebounce:inst11|                                                                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |Pong|Debounce2:debounce|MiniDebounce:inst11                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |MiniDebounce:inst1|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst1                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst2|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst2                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst3|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst3                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst4|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst4                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst5|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst5                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst6|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst6                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst7|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst7                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst8|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst8                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst9|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst9                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |MiniDebounce:inst|                                                                                      ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |Pong|Debounce2:debounce|MiniDebounce:inst                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |Divisor2:inst|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|Divisor2:inst                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |MUX15Entradas:Mux15|                                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Pong|MUX15Entradas:Mux15                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |PaletasLimites:inst19|                                                                                     ; 768 (768)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 756 (756)    ; 0 (0)             ; 12 (12)          ; |Pong|PaletasLimites:inst19                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |PaletasLimites:inst20|                                                                                     ; 766 (766)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (754)    ; 0 (0)             ; 12 (12)          ; |Pong|PaletasLimites:inst20                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |Project3:inst58888|                                                                                        ; 2368 (0)    ; 1485 (0)                  ; 0 (0)         ; 78080       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 883 (0)      ; 178 (0)           ; 1307 (0)         ; |Pong|Project3:inst58888                                                                                                                                                                                                                                                                                                                                                                    ; Project3     ;
;       |Project3_Ponto1:ponto1|                                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Pong|Project3:inst58888|Project3_Ponto1:ponto1                                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_Ponto1:ponto2|                                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Pong|Project3:inst58888|Project3_Ponto1:ponto2                                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_addr_router:addr_router_001|                                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_addr_router:addr_router_001                                                                                                                                                                                                                                                                                                                               ; Project3     ;
;       |Project3_addr_router:addr_router|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 13 (13)          ; |Pong|Project3:inst58888|Project3_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                   ; Project3     ;
;       |Project3_cmd_xbar_demux:cmd_xbar_demux|                                                                 ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 2 (2)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                         ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                     ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_001|                                                                 ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (46)      ; 1 (0)             ; 7 (4)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_002|                                                                 ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 1 (0)             ; 6 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_003|                                                                 ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 4 (1)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_004|                                                                 ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 4 (1)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_005|                                                                 ; 9 (6)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_006|                                                                 ; 9 (6)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux_007|                                                                 ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 4 (1)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |Project3_cmd_xbar_mux:cmd_xbar_mux|                                                                     ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 51 (48)          ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                 ; Project3     ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                    ; Project3     ;
;       |Project3_jtag_uart:jtag_uart|                                                                           ; 157 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 15 (0)            ; 99 (22)          ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                       ; Project3     ;
;          |Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                           ; Project3     ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                               ; work         ;
;          |Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                           ; Project3     ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                               ; work         ;
;          |alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|                                              ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |Pong|Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                ; work         ;
;       |Project3_nios2:nios2|                                                                                   ; 1697 (1214) ; 1132 (862)                ; 0 (0)         ; 44288       ; 8    ; 4            ; 0       ; 2         ; 0    ; 0            ; 565 (350)    ; 108 (61)          ; 1024 (803)       ; |Pong|Project3:inst58888|Project3_nios2:nios2                                                                                                                                                                                                                                                                                                                                               ; Project3     ;
;          |Project3_nios2_ic_data_module:Project3_nios2_ic_data|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data                                                                                                                                                                                                                                                                                          ; Project3     ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                                 ; work         ;
;          |Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag                                                                                                                                                                                                                                                                                            ; Project3     ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; work         ;
;                |altsyncram_o6h1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_o6h1:auto_generated                                                                                                                                                                                                                                   ; work         ;
;          |Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell                                                                                                                                                                                                                                                                                         ; Project3     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                  ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                                                              ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                     ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                            ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                             ; work         ;
;                            |mult_jp01:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                                    ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                  ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                                                              ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                     ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                            ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                             ; work         ;
;                            |mult_j011:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                                                    ; work         ;
;          |Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|                                               ; 384 (84)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (4)      ; 47 (4)            ; 222 (76)         ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci                                                                                                                                                                                                                                                                                         ; Project3     ;
;             |Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|            ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 41 (0)            ; 55 (0)           ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper                                                                                                                                                                                                   ; Project3     ;
;                |Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|           ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (35)           ; 12 (10)          ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk                                                                                                               ; Project3     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                          ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                          ; work         ;
;                |Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|                 ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (1)             ; 43 (43)          ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck                                                                                                                     ; Project3     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                ; work         ;
;                |sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy                                                                                                                                       ; work         ;
;             |Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg|                              ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg                                                                                                                                                                                                                     ; Project3     ;
;             |Project3_nios2_nios2_oci_break:the_Project3_nios2_nios2_oci_break|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_break:the_Project3_nios2_nios2_oci_break                                                                                                                                                                                                                       ; Project3     ;
;             |Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|                                ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (1)             ; 9 (8)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug                                                                                                                                                                                                                       ; Project3     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                   ; work         ;
;             |Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|                                      ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 50 (50)          ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem                                                                                                                                                                                                                             ; Project3     ;
;                |Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram                                                                                                                                                            ; Project3     ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                      |altsyncram_ip71:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ip71:auto_generated                                                                                                   ; work         ;
;          |Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a                                                                                                                                                                                                                                                                          ; Project3     ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_1tg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_1tg1:auto_generated                                                                                                                                                                                                                 ; work         ;
;          |Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b                                                                                                                                                                                                                                                                          ; Project3     ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_2tg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_2tg1:auto_generated                                                                                                                                                                                                                 ; work         ;
;          |Project3_nios2_test_bench:the_Project3_nios2_test_bench|                                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|Project3_nios2_test_bench:the_Project3_nios2_test_bench                                                                                                                                                                                                                                                                                       ; Project3     ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|lpm_add_sub:Add8                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_nios2:nios2|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                                                                   ; work         ;
;       |Project3_nios2_custom_instruction_master_multi_xconnect:nios2_custom_instruction_master_multi_xconnect| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|Project3_nios2_custom_instruction_master_multi_xconnect:nios2_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_onchip_memory:onchip_memory|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                               ; Project3     ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_9uc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux_001|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux_002|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux_005|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux_006|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_006                                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux_007|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_007                                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |Project3_rsp_xbar_demux:rsp_xbar_demux|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_rsp_xbar_mux:rsp_xbar_mux_001|                                                                 ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 49 (49)          ; |Pong|Project3:inst58888|Project3_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;       |Project3_rsp_xbar_mux:rsp_xbar_mux|                                                                     ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 39 (39)          ; |Pong|Project3:inst58888|Project3_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                 ; Project3     ;
;       |Project3_rstgame:rstgame|                                                                               ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|Project3_rstgame:rstgame                                                                                                                                                                                                                                                                                                                                           ; Project3     ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; Project3     ;
;       |altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; Project3     ;
;       |altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                          ; Project3     ;
;       |altera_avalon_sc_fifo:ponto1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:ponto1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; Project3     ;
;       |altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; Project3     ;
;       |altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; Project3     ;
;       |altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; Project3     ;
;       |altera_avalon_sc_fifo:rstgame_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Pong|Project3:inst58888|altera_avalon_sc_fifo:rstgame_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; Project3     ;
;       |altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|                ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Pong|Project3:inst58888|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                            ; Project3     ;
;       |altera_merlin_master_agent:nios2_instruction_master_translator_avalon_universal_master_0_agent|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|altera_merlin_master_agent:nios2_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                     ; Project3     ;
;       |altera_merlin_master_translator:nios2_data_master_translator|                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|altera_merlin_master_translator:nios2_data_master_translator                                                                                                                                                                                                                                                                                                       ; Project3     ;
;       |altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                        ; Project3     ;
;       |altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                               ; Project3     ;
;       |altera_merlin_slave_agent:ponto1_s1_translator_avalon_universal_slave_0_agent|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:ponto1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                      ; Project3     ;
;       |altera_merlin_slave_agent:ponto2_s1_translator_avalon_universal_slave_0_agent|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:ponto2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                      ; Project3     ;
;       |altera_merlin_slave_agent:potenciometro1_s1_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:potenciometro1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                              ; Project3     ;
;       |altera_merlin_slave_agent:potenciometro2_s1_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:potenciometro2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                              ; Project3     ;
;       |altera_merlin_slave_agent:rstgame_s1_translator_avalon_universal_slave_0_agent|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Pong|Project3:inst58888|altera_merlin_slave_agent:rstgame_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                     ; Project3     ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                  ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Pong|Project3:inst58888|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                              ; Project3     ;
;       |altera_merlin_slave_translator:nios2_jtag_debug_module_translator|                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 5 (5)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:nios2_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                  ; Project3     ;
;       |altera_merlin_slave_translator:onchip_memory_s1_translator|                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                         ; Project3     ;
;       |altera_merlin_slave_translator:ponto1_s1_translator|                                                    ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 4 (4)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:ponto1_s1_translator                                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |altera_merlin_slave_translator:ponto2_s1_translator|                                                    ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:ponto2_s1_translator                                                                                                                                                                                                                                                                                                                ; Project3     ;
;       |altera_merlin_slave_translator:potenciometro1_s1_translator|                                            ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:potenciometro1_s1_translator                                                                                                                                                                                                                                                                                                        ; Project3     ;
;       |altera_merlin_slave_translator:potenciometro2_s1_translator|                                            ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:potenciometro2_s1_translator                                                                                                                                                                                                                                                                                                        ; Project3     ;
;       |altera_merlin_slave_translator:rstgame_s1_translator|                                                   ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |Pong|Project3:inst58888|altera_merlin_slave_translator:rstgame_s1_translator                                                                                                                                                                                                                                                                                                               ; Project3     ;
;       |altera_merlin_traffic_limiter:limiter|                                                                  ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |Pong|Project3:inst58888|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                              ; Project3     ;
;       |altera_reset_controller:rst_controller|                                                                 ; 9 (6)       ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (5)             ; 2 (1)            ; |Pong|Project3:inst58888|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                             ; Project3     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|Project3:inst58888|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                  ; Project3     ;
;       |lcd_controller:lcd_0|                                                                                   ; 40 (40)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 22 (22)          ; |Pong|Project3:inst58888|lcd_controller:lcd_0                                                                                                                                                                                                                                                                                                                                               ; Project3     ;
;    |VGA2:inst1|                                                                                                ; 829 (829)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 692 (692)    ; 6 (6)             ; 131 (131)        ; |Pong|VGA2:inst1                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |Velocidade10:Vel10|                                                                                        ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade10:Vel10                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade11:Vel11|                                                                                        ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade11:Vel11                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade12:Vel12|                                                                                        ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade12:Vel12                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade13:Vel13|                                                                                        ; 38 (38)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade13:Vel13                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade14:Vel14|                                                                                        ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade14:Vel14                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade15:Vel15|                                                                                        ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade15:Vel15                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Velocidade1:Vel1|                                                                                          ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade1:Vel1                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade2:Vel2|                                                                                          ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade2:Vel2                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade3:Vel3|                                                                                          ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade3:Vel3                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade4:Vel4|                                                                                          ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade4:Vel4                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade5:Vel5|                                                                                          ; 38 (38)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade5:Vel5                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade6:Vel6|                                                                                          ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade6:Vel6                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade7:Vel7|                                                                                          ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade7:Vel7                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade8:Vel8|                                                                                          ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade8:Vel8                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Velocidade9:Vel9|                                                                                          ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 24 (24)          ; |Pong|Velocidade9:Vel9                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |lfsr_N_1:inst2|                                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Pong|lfsr_N_1:inst2                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |pzdyqx:nabboc|                                                                                             ; 124 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 1 (0)             ; 71 (0)           ; |Pong|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                           ; 124 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (4)       ; 1 (1)             ; 71 (8)           ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                       ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                              ; work         ;
;             |LQYT7093:MBPH5020|                                                                                ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                            ; work         ;
;          |KIFI3548:TPOO7242|                                                                                   ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                   ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                   ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |Pong|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                          ; 252 (1)     ; 148 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (1)      ; 21 (0)            ; 127 (0)          ; |Pong|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 251 (205)   ; 148 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (86)     ; 21 (21)           ; 127 (101)        ; |Pong|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 26 (26)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; |Pong|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Pong|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                               ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                            ; 414 (9)     ; 341 (8)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (1)       ; 142 (4)           ; 199 (0)          ; |Pong|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                  ; 409 (0)     ; 333 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 138 (0)           ; 199 (0)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                              ; 409 (59)    ; 333 (49)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (10)      ; 138 (39)          ; 199 (11)         ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                   ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 22 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                              ; work         ;
;                |lpm_mux:mux|                                                                                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                ; work         ;
;                   |mux_psc:auto_generated|                                                                     ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_psc:auto_generated                                                                                                                                                                         ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_st14:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_st14:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                     ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                              ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                       ; 95 (95)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 15 (15)           ; 44 (44)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                                      ; 66 (1)      ; 62 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 34 (1)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                       ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                    ; 48 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 28 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                    ; work         ;
;                   |sld_ela_trigger_84t:auto_generated|                                                         ; 48 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 28 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated                                                                                                                                 ; work         ;
;                      |sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|                                 ; 24 (5)      ; 20 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 14 (14)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1                                                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_12|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_12                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_15|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_15                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_2|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_2                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_3|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_3                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_6|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_6                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_9|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_1_8d41:mgl_prim1|lpm_shiftreg:config_shiftreg_9                                          ; work         ;
;                      |sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|                                 ; 24 (1)      ; 24 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 14 (14)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2                                                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_11                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_12|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_12                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_14                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_15|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_15                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_2|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_2                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_3|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_3                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_5                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_6|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_6                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_8                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_9|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|lpm_shiftreg:config_shiftreg_9                                          ; work         ;
;                         |sld_mbpmg:mbpm_10|                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_10                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_10|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_13|                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_13                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_13|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_1|                                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_1                                                        ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_1|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                         |sld_mbpmg:mbpm_4|                                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_4                                                        ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_84t:auto_generated|sld_reserved_Project3_auto_signaltap_0_2_8d41:mgl_prim2|sld_mbpmg:mbpm_4|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                 ; 13 (3)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 5 (4)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                 ; 77 (9)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 64 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                ; work         ;
;                   |cntr_qei:auto_generated|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_qei:auto_generated                                                                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                              ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                         ; work         ;
;                   |cntr_89j:auto_generated|                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated                                                                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                    ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                               ; work         ;
;                   |cntr_cgi:auto_generated|                                                                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated                                                                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                       ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                  ; work         ;
;                   |cntr_23j:auto_generated|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                              ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                            ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                            ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |Pong|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                     ; work         ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; rs                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bl                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rw                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Led                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B0                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B3                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B1                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B2                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G0                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G1                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G2                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G3                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R3                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CNVST                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_REFSEL                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SD                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_UB                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SEL                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[7]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[6]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[5]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[4]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[3]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[2]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[1]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[0]                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Reset                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Clock                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RESET_n                   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_OUT[0]                ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_OUT[1]                ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; auto_stp_external_clock_0 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; Reset                                                           ;                   ;         ;
;      - Debounce2:debounce|MiniDebounce:inst|inst12~0            ; 0                 ; 6       ;
;      - Debounce2:debounce|MiniDebounce:inst|inst~0              ; 0                 ; 6       ;
; Clock                                                           ;                   ;         ;
; RESET_n                                                         ;                   ;         ;
;      - ADMAX1379:inst9|ADC_CNVST                                ; 1                 ; 6       ;
;      - ADMAX1379:inst9|ADC_SCLK                                 ; 1                 ; 6       ;
;      - ADMAX1379:inst9|DATA_AD1[10]~5                           ; 1                 ; 6       ;
;      - ADMAX1379:inst9|i[3]~1                                   ; 1                 ; 6       ;
;      - ADMAX1379:inst9|latencia[0]~2                            ; 1                 ; 6       ;
;      - ADMAX1379:inst9|counter~0                                ; 1                 ; 6       ;
;      - ADMAX1379:inst9|counter~1                                ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0~0                                  ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[11]~1                              ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[10]~2                              ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[9]~0                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[8]~1                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[7]~2                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[6]~3                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[5]~3                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[4]~4                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[1]~4                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[2]~5                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data0[3]~6                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1[0]~5                               ; 1                 ; 6       ;
;      - ADMAX1379:inst9|data1~6                                  ; 1                 ; 6       ;
;      - ADMAX1379:inst9|latencia[0]~4                            ; 1                 ; 6       ;
; ADC_OUT[0]                                                      ;                   ;         ;
;      - ADMAX1379:inst9|data0~0                                  ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder ; 0                 ; 6       ;
; ADC_OUT[1]                                                      ;                   ;         ;
;      - ADMAX1379:inst9|data1~6                                  ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]        ; 1                 ; 6       ;
; auto_stp_external_clock_0                                       ;                   ;         ;
+-----------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADMAX1379:inst9|ADC_SCLK                                                                                                                                                                                                                                                                         ; FF_X45_Y21_N17     ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ADMAX1379:inst9|DATA_AD1[0]~6                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y21_N14 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[10]~2                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y21_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[11]~1                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y21_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[2]~5                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[3]~6                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y21_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[4]~4                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y21_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data0[5]~3                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[0]~5                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[1]~4                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y21_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[6]~3                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y21_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[7]~2                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[8]~1                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y21_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ADMAX1379:inst9|data1[9]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Clock                                                                                                                                                                                                                                                                                            ; PIN_T2             ; 1930    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Divisor2:inst|Pulso                                                                                                                                                                                                                                                                              ; FF_X66_Y22_N17     ; 25      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; MUX15Entradas:Mux15|saida~11                                                                                                                                                                                                                                                                     ; LCCOMB_X48_Y4_N26  ; 112     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X33_Y23_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X33_Y23_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X34_Y23_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X34_Y23_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X32_Y21_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X32_Y21_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X29_Y18_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X29_Y18_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X30_Y19_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X30_Y19_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X30_Y18_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X30_Y18_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X32_Y20_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X32_Y20_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                         ; LCCOMB_X30_Y24_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                             ; LCCOMB_X38_Y22_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                             ; LCCOMB_X38_Y26_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                   ; LCCOMB_X41_Y19_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                             ; LCCOMB_X38_Y18_N20 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                ; LCCOMB_X38_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                           ; LCCOMB_X38_Y18_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                        ; LCCOMB_X38_Y22_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                          ; FF_X38_Y26_N31     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                         ; LCCOMB_X36_Y22_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                          ; LCCOMB_X41_Y19_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                           ; FF_X36_Y22_N19     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                         ; LCCOMB_X38_Y22_N2  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Add12~3                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y23_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                                                     ; LCCOMB_X29_Y17_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|D_src1_hazard_M                                                                                                                                                                                                                                          ; LCCOMB_X22_Y21_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|D_src2_hazard_M                                                                                                                                                                                                                                          ; LCCOMB_X23_Y21_N18 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[4]                                                                                                                                                                                                                                                  ; FF_X23_Y22_N23     ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Equal184~0                                                                                                                                                                                                                                               ; LCCOMB_X23_Y22_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Equal2~0                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y25_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_ci_multi_stall                                                                                                                                                                                                                                         ; FF_X21_Y18_N27     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_ld_align_sh8                                                                                                                                                                                                                                           ; LCCOMB_X30_Y25_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_stall                                                                                                                                                                                                                                              ; FF_X19_Y21_N17     ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_stall_d3                                                                                                                                                                                                                                           ; FF_X19_Y21_N11     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_rn[3]                                                                                                                                                                                                                                              ; FF_X20_Y23_N7      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_status_reg_pie~2                                                                                                                                                                                                                                       ; LCCOMB_X26_Y21_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_dst_reg                                                                                                                                                                                                                                             ; FF_X26_Y21_N15     ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                             ; LCCOMB_X21_Y21_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|jxuir                    ; FF_X37_Y28_N5      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X38_Y28_N12 ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X38_Y28_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X37_Y28_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X38_Y28_N18 ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X37_Y28_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X34_Y30_N31     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[1]~13                       ; LCCOMB_X34_Y30_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[30]~21                      ; LCCOMB_X35_Y31_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[36]~30                      ; LCCOMB_X35_Y31_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|virtual_state_sdr~0                              ; LCCOMB_X34_Y30_N8  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|virtual_state_uir~0                              ; LCCOMB_X34_Y30_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; LCCOMB_X34_Y27_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|resetrequest                                                                                                                     ; FF_X36_Y31_N27     ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonDReg[0]~11                                                                                                                          ; LCCOMB_X37_Y29_N28 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|ociram_wr_en                                                                                                                           ; LCCOMB_X34_Y27_N4  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|address[8]                                                                                                                                                                                         ; FF_X37_Y24_N25     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|W_stall                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y21_N4  ; 487     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                        ; LCCOMB_X36_Y31_N4  ; 898     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                                                       ; FF_X29_Y21_N19     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                   ; LCCOMB_X29_Y17_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                   ; LCCOMB_X28_Y17_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                                                    ; LCCOMB_X28_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                              ; LCCOMB_X28_Y20_N14 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_wraddress[1]~6                                                                                                                                                                                                                                    ; LCCOMB_X28_Y21_N12 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_wren                                                                                                                                                                                                                                              ; LCCOMB_X25_Y17_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|Project3_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X33_Y23_N14 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                            ; LCCOMB_X33_Y22_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                ; LCCOMB_X33_Y24_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                       ; LCCOMB_X32_Y24_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                              ; LCCOMB_X30_Y22_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                              ; LCCOMB_X29_Y22_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X28_Y18_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X32_Y22_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_avalon_sc_fifo:rstgame_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                             ; LCCOMB_X35_Y22_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                          ; LCCOMB_X29_Y21_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                             ; FF_X36_Y31_N11     ; 275     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Project3:inst58888|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                         ; FF_X36_Y31_N25     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|lcd_controller:lcd_0|contador[16]~52                                                                                                                                                                                                                                          ; LCCOMB_X21_Y18_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|lcd_controller:lcd_0|rs~0                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y18_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Project3:inst58888|lcd_controller:lcd_0|state.working                                                                                                                                                                                                                                            ; FF_X21_Y18_N23     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RESET_n                                                                                                                                                                                                                                                                                          ; PIN_AB15           ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMaximaX[10]~10                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y34_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMaximaY[10]~16                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y30_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMaximaYaux[10]~0                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y31_N8  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMinimaX[10]~45                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y34_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~29                                                                                                                                                                                                                                                              ; LCCOMB_X50_Y33_N4  ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMinimaY[10]~42                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y30_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|BolaPosicaoMinimaY[7]~24                                                                                                                                                                                                                                                              ; LCCOMB_X51_Y31_N8  ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|Equal41~3                                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y32_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|Jogando                                                                                                                                                                                                                                                                               ; FF_X42_Y32_N27     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|always0~35                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y31_N10 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|contadorVelocidade[0]~3                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y29_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA2:inst1|pontoJogador1[1]~3                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y32_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                     ; JTAG_X1_Y22_N0     ; 437     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                     ; JTAG_X1_Y22_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; auto_stp_external_clock_0                                                                                                                                                                                                                                                                        ; PIN_T1             ; 167     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                              ; LCCOMB_X37_Y1_N28  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                              ; FF_X36_Y40_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                              ; FF_X36_Y40_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                              ; FF_X37_Y40_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                              ; FF_X36_Y41_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                              ; FF_X34_Y41_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                              ; FF_X36_Y41_N17     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                              ; FF_X35_Y41_N9      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                              ; FF_X34_Y41_N1      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                           ; FF_X37_Y1_N15      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                 ; LCCOMB_X36_Y40_N12 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                          ; LCCOMB_X33_Y18_N22 ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                       ; LCCOMB_X34_Y20_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                            ; FF_X33_Y17_N21     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                           ; FF_X33_Y18_N1      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                ; LCCOMB_X33_Y20_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                               ; LCCOMB_X34_Y20_N16 ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                           ; LCCOMB_X33_Y17_N20 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                           ; LCCOMB_X33_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                            ; FF_X35_Y19_N29     ; 122     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                 ; LCCOMB_X34_Y32_N6  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                   ; LCCOMB_X34_Y32_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                 ; LCCOMB_X35_Y20_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                    ; LCCOMB_X34_Y30_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                   ; LCCOMB_X34_Y30_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                    ; LCCOMB_X36_Y18_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~13                                                                                                                                                                                                                   ; LCCOMB_X36_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~22                                                                                                                                                                                                                   ; LCCOMB_X36_Y18_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~31                                                                                                                                                                                                                   ; LCCOMB_X36_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][4]                                                                                                                                                                                                                      ; FF_X34_Y21_N9      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][7]                                                                                                                                                                                                                      ; FF_X34_Y21_N31     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~7                                                                                                                                                                                                                      ; LCCOMB_X34_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]~12                                                                                                                                                                                                                     ; LCCOMB_X35_Y21_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~10                                                                                                                                                                                                               ; LCCOMB_X36_Y32_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~9                                                                                                                                                                                                                ; LCCOMB_X36_Y32_N8  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~4                                                                                                                                                                                                                         ; LCCOMB_X35_Y18_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                             ; LCCOMB_X36_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                                                            ; LCCOMB_X36_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~20                                                                                                                                                                                                            ; LCCOMB_X36_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~29                                                                                                                                                                                                            ; LCCOMB_X36_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                              ; LCCOMB_X36_Y21_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                                                                                                                                         ; LCCOMB_X36_Y21_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~24                                                                                                                                                                                         ; LCCOMB_X35_Y21_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                 ; FF_X34_Y17_N29     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                ; FF_X35_Y18_N3      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                 ; FF_X35_Y19_N23     ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                 ; FF_X35_Y19_N17     ; 100     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                 ; FF_X35_Y19_N21     ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                          ; LCCOMB_X35_Y18_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                ; FF_X35_Y17_N17     ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                            ; LCCOMB_X28_Y22_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                            ; LCCOMB_X28_Y22_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                          ; FF_X28_Y22_N1      ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                         ; LCCOMB_X28_Y23_N12 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                            ; FF_X30_Y23_N11     ; 172     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~2                                                                                                                       ; LCCOMB_X28_Y23_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                        ; LCCOMB_X28_Y23_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                            ; LCCOMB_X30_Y15_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                  ; LCCOMB_X30_Y23_N20 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0             ; LCCOMB_X30_Y15_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                ; LCCOMB_X27_Y15_N26 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                   ; LCCOMB_X30_Y23_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                        ; LCCOMB_X30_Y23_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                  ; LCCOMB_X23_Y16_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~10                                                                                                                                             ; LCCOMB_X23_Y16_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                ; LCCOMB_X30_Y23_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                    ; LCCOMB_X30_Y23_N22 ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADMAX1379:inst9|ADC_SCLK                                                                                                                                                     ; FF_X45_Y21_N17    ; 55      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Clock                                                                                                                                                                        ; PIN_T2            ; 1930    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Divisor2:inst|Pulso                                                                                                                                                          ; FF_X66_Y22_N17    ; 25      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; MUX15Entradas:Mux15|saida~11                                                                                                                                                 ; LCCOMB_X48_Y4_N26 ; 112     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|resetrequest ; FF_X36_Y31_N27    ; 3       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Project3:inst58888|Project3_nios2:nios2|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                    ; LCCOMB_X36_Y31_N4 ; 898     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Project3:inst58888|altera_reset_controller:rst_controller|r_sync_rst                                                                                                         ; FF_X36_Y31_N11    ; 275     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                 ; JTAG_X1_Y22_N0    ; 437     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; auto_stp_external_clock_0                                                                                                                                                    ; PIN_T1            ; 167     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                          ; LCCOMB_X37_Y1_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                          ; FF_X34_Y41_N1     ; 20      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                        ; FF_X30_Y23_N11    ; 172     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Project3:inst58888|Project3_nios2:nios2|W_stall                                                                                                                                                                                                                                                   ; 487     ;
; ADMAX1379:inst9|DATA_AD0[8]                                                                                                                                                                                                                                                                       ; 216     ;
; ADMAX1379:inst9|DATA_AD1[8]                                                                                                                                                                                                                                                                       ; 212     ;
; ADMAX1379:inst9|DATA_AD1[4]                                                                                                                                                                                                                                                                       ; 211     ;
; ADMAX1379:inst9|DATA_AD0[4]                                                                                                                                                                                                                                                                       ; 209     ;
; ADMAX1379:inst9|DATA_AD0[2]                                                                                                                                                                                                                                                                       ; 191     ;
; ADMAX1379:inst9|DATA_AD1[2]                                                                                                                                                                                                                                                                       ; 185     ;
; ADMAX1379:inst9|DATA_AD0[7]                                                                                                                                                                                                                                                                       ; 179     ;
; ADMAX1379:inst9|DATA_AD1[7]                                                                                                                                                                                                                                                                       ; 176     ;
; ADMAX1379:inst9|DATA_AD0[6]                                                                                                                                                                                                                                                                       ; 175     ;
; ADMAX1379:inst9|DATA_AD1[6]                                                                                                                                                                                                                                                                       ; 173     ;
; ADMAX1379:inst9|DATA_AD1[9]                                                                                                                                                                                                                                                                       ; 173     ;
; ADMAX1379:inst9|DATA_AD0[5]                                                                                                                                                                                                                                                                       ; 172     ;
; ADMAX1379:inst9|DATA_AD0[9]                                                                                                                                                                                                                                                                       ; 171     ;
; ADMAX1379:inst9|DATA_AD1[5]                                                                                                                                                                                                                                                                       ; 168     ;
; ADMAX1379:inst9|DATA_AD1[11]                                                                                                                                                                                                                                                                      ; 168     ;
; ADMAX1379:inst9|DATA_AD0[11]                                                                                                                                                                                                                                                                      ; 168     ;
; ADMAX1379:inst9|DATA_AD0[3]                                                                                                                                                                                                                                                                       ; 151     ;
; ADMAX1379:inst9|DATA_AD1[3]                                                                                                                                                                                                                                                                       ; 150     ;
; ADMAX1379:inst9|DATA_AD1[10]                                                                                                                                                                                                                                                                      ; 127     ;
; ADMAX1379:inst9|DATA_AD0[10]                                                                                                                                                                                                                                                                      ; 123     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                             ; 122     ;
; ADMAX1379:inst9|DATA_AD1[1]                                                                                                                                                                                                                                                                       ; 120     ;
; ADMAX1379:inst9|DATA_AD0[1]                                                                                                                                                                                                                                                                       ; 120     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                  ; 100     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                  ; 71      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                    ; 71      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_stall                                                                                                                                                                                                                                               ; 71      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0  ; 64      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                     ; 62      ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                          ; 53      ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                              ; 53      ;
; Project3:inst58888|Project3_nios2:nios2|E_src1_hazard_M                                                                                                                                                                                                                                           ; 48      ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[4]                                                                                                                                                                                                                                                   ; 47      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|jtag_ram_access                                                                                                                         ; 46      ;
; VGA2:inst1|BolaPosicaoMaximaYaux[10]~0                                                                                                                                                                                                                                                            ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                     ; 43      ;
; Project3:inst58888|altera_merlin_slave_translator:nios2_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                 ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                       ; 41      ;
; Project3:inst58888|Project3_nios2:nios2|E_src2_hazard_M                                                                                                                                                                                                                                           ; 40      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|update_jdo_strobe         ; 39      ;
; Project3:inst58888|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                    ; 39      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|virtual_state_sdr~0                               ; 39      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[2]                                                                                                                                                                                                                                                   ; 37      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_b      ; 36      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|address[8]                                                                                                                                                                                          ; 36      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                          ; 35      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_alu_subtract                                                                                                                                                                                                                                       ; 34      ;
; VGA2:inst1|posicionar                                                                                                                                                                                                                                                                             ; 34      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                          ; 34      ;
; ADMAX1379:inst9|DATA_AD0[0]                                                                                                                                                                                                                                                                       ; 34      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg|Equal1~0                                                                                                                        ; 33      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|jtag_ram_rd_d1                                                                                                                          ; 33      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_logic                                                                                                                                                                                                                                              ; 33      ;
; Project3:inst58888|Project3_nios2:nios2|E_compare_op[0]                                                                                                                                                                                                                                           ; 33      ;
; Project3:inst58888|Project3_nios2:nios2|E_compare_op[1]                                                                                                                                                                                                                                           ; 33      ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_rn[3]                                                                                                                                                                                                                                               ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_rn[2]                                                                                                                                                                                                                                               ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_rn[4]                                                                                                                                                                                                                                               ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[10]~0                                                                                                                                                                                                                                                ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|jdo[36]                   ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|jdo[37]                   ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|D_src2_hazard_M                                                                                                                                                                                                                                           ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|D_src2_hazard_W                                                                                                                                                                                                                                           ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|D_src1_hazard_M                                                                                                                                                                                                                                           ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|D_src1_hazard_W                                                                                                                                                                                                                                           ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_fill_bit                                                                                                                                                                                                                                            ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_stall_d3                                                                                                                                                                                                                                            ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|E_alu_result~0                                                                                                                                                                                                                                            ; 32      ;
; ADMAX1379:inst9|DATA_AD1[0]                                                                                                                                                                                                                                                                       ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|Add12~3                                                                                                                                                                                                                                                   ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|Add12~1                                                                                                                                                                                                                                                   ; 32      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg|oci_ienable[11]                                                                                                                 ; 31      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonDReg[0]~11                                                                                                                           ; 31      ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[15]~6                                                                                                                                                                                                                                ; 31      ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[15]~5                                                                                                                                                                                                                                ; 31      ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[15]~4                                                                                                                                                                                                                                ; 31      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[5]                                                                                                                                                                                                                                                   ; 30      ;
; Project3:inst58888|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                       ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][7]                                                                                                                                                                                                                       ; 29      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[12]                                                                                                                                                                                                                                                  ; 29      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                      ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                          ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                   ; 27      ;
; ~GND                                                                                                                                                                                                                                                                                              ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                       ; 26      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[14]                                                                                                                                                                                                                                                  ; 26      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid                                                                                                                                                                                                                          ; 25      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[16]                                                                                                                                                                                                                                                  ; 25      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[11]                                                                                                                                                                                                                                                  ; 25      ;
; VGA2:inst1|Jogando                                                                                                                                                                                                                                                                                ; 25      ;
; Project3:inst58888|Project3_nios2:nios2|i_read~reg0                                                                                                                                                                                                                                               ; 25      ;
; ADMAX1379:inst9|DATA_AD1[0]~6                                                                                                                                                                                                                                                                     ; 24      ;
; VGA2:inst1|BolaPosicaoMinimaY[7]~18                                                                                                                                                                                                                                                               ; 23      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid                                                                                                                                                                                                                          ; 23      ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[3]                                                                                                                                                                                                                                                   ; 23      ;
; RESET_n~input                                                                                                                                                                                                                                                                                     ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~2                                                                                                                        ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                                                              ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                 ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                      ; 22      ;
; VGA2:inst1|BolaPosicaoMinimaY[7]~24                                                                                                                                                                                                                                                               ; 22      ;
; lfsr_N_1:inst2|out[3]                                                                                                                                                                                                                                                                             ; 22      ;
; Project3:inst58888|Project3_nios2:nios2|d_write~reg0                                                                                                                                                                                                                                              ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                             ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                             ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                              ; 21      ;
; Project3:inst58888|Project3_nios2:nios2|F_kill~2                                                                                                                                                                                                                                                  ; 21      ;
; Project3:inst58888|Project3_nios2:nios2|M_iw[4]                                                                                                                                                                                                                                                   ; 21      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[0]                                                                                                                                                                                                                                                   ; 21      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[1]                                                                                                                                                                                                                                                   ; 21      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                              ; 21      ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~29                                                                                                                                                                                                                                                               ; 21      ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~13                                                                                                                                                                                                                                                               ; 21      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_shift_rot_right                                                                                                                                                                                                                                    ; 20      ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                          ; 20      ;
; VGA2:inst1|always0~38                                                                                                                                                                                                                                                                             ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                            ; 19      ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                              ; 19      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[15]                                                                                                                                                                                                                                                  ; 19      ;
; Project3:inst58888|lcd_controller:lcd_0|state.working                                                                                                                                                                                                                                             ; 19      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                               ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                          ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                 ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                  ; 18      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[30]~21                       ; 18      ;
; Project3:inst58888|Project3_nios2:nios2|F_pc[11]~0                                                                                                                                                                                                                                                ; 18      ;
; VGA2:inst1|always0~92                                                                                                                                                                                                                                                                             ; 18      ;
; VGA2:inst1|LessThan33~0                                                                                                                                                                                                                                                                           ; 18      ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                          ; 18      ;
; VGA2:inst1|BolaPosicaoMaximaY[5]                                                                                                                                                                                                                                                                  ; 18      ;
; ADMAX1379:inst9|ADC_CNVST                                                                                                                                                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                      ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|M_pipe_flush_waddr[3]~0                                                                                                                                                                                                                                   ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|av_sign_bit~2                                                                                                                                                                                                                                             ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|M_ctrl_ld_signed                                                                                                                                                                                                                                          ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[21]                                                                                                                                                                                                                                                  ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                         ; 17      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                              ; 17      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[3]                                                                                                                                                                                                                                                   ; 17      ;
; VGA2:inst1|always0~44                                                                                                                                                                                                                                                                             ; 17      ;
; Project3:inst58888|lcd_controller:lcd_0|contador[16]~52                                                                                                                                                                                                                                           ; 17      ;
; ADMAX1379:inst9|i[0]                                                                                                                                                                                                                                                                              ; 17      ;
; VGA2:inst1|BolaPosicaoMinimaY[1]                                                                                                                                                                                                                                                                  ; 17      ;
; VGA2:inst1|BolaPosicaoMaximaY[3]                                                                                                                                                                                                                                                                  ; 17      ;
; VGA2:inst1|BolaPosicaoMaximaY[4]                                                                                                                                                                                                                                                                  ; 17      ;
; VGA2:inst1|BolaPosicaoMinimaY[2]                                                                                                                                                                                                                                                                  ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                         ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                         ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                         ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|M_pipe_flush_waddr[3]~1                                                                                                                                                                                                                                   ; 16      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                           ; 16      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                            ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr~19                           ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_break                                                                                                                                                                                                                                              ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|D_src2_imm[15]~9                                                                                                                                                                                                                                          ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                                                ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|M_ld_align_sh16                                                                                                                                                                                                                                           ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[4]                                                                                                                                                                                                                                                   ; 16      ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[5]                                                                                                                                                                                                                                           ; 16      ;
; ADMAX1379:inst9|DATA_AD1[0]~4                                                                                                                                                                                                                                                                     ; 16      ;
; ADMAX1379:inst9|i[1]                                                                                                                                                                                                                                                                              ; 16      ;
; VGA2:inst1|BolaPosicaoMinimaY[0]                                                                                                                                                                                                                                                                  ; 16      ;
; VGA2:inst1|BolaPosicaoMaximaY[2]                                                                                                                                                                                                                                                                  ; 16      ;
; VGA2:inst1|BolaPosicaoMinimaX[4]                                                                                                                                                                                                                                                                  ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                  ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                            ; 15      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_crst                                                                                                                                                                                                                                               ; 15      ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                         ; 15      ;
; Velocidade2:Vel2|Equal0~6                                                                                                                                                                                                                                                                         ; 15      ;
; Velocidade2:Vel2|Equal0~5                                                                                                                                                                                                                                                                         ; 15      ;
; Velocidade2:Vel2|Equal0~4                                                                                                                                                                                                                                                                         ; 15      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0    ; 15      ;
; VGA2:inst1|always0~70                                                                                                                                                                                                                                                                             ; 15      ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[4]                                                                                                                                                                                                                                           ; 15      ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                              ; 15      ;
; ADMAX1379:inst9|i[2]                                                                                                                                                                                                                                                                              ; 15      ;
; VGA2:inst1|BolaPosicaoMaximaY[1]                                                                                                                                                                                                                                                                  ; 15      ;
; VGA2:inst1|BolaPosicaoMinimaY[3]                                                                                                                                                                                                                                                                  ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                         ; 14      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                          ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_exception                                                                                                                                                                                                                                          ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|D_ic_fill_starting_d1                                                                                                                                                                                                                                     ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|jdo[34]                   ; 14      ;
; VGA2:inst1|LessThan34~0                                                                                                                                                                                                                                                                           ; 14      ;
; VGA2:inst1|Equal41~3                                                                                                                                                                                                                                                                              ; 14      ;
; ADMAX1379:inst9|i[3]                                                                                                                                                                                                                                                                              ; 14      ;
; VGA2:inst1|BolaPosicaoMaximaY[0]                                                                                                                                                                                                                                                                  ; 14      ;
; VGA2:inst1|BolaPosicaoMaximaY[9]                                                                                                                                                                                                                                                                  ; 14      ;
; VGA2:inst1|BolaPosicaoMaximaY[10]                                                                                                                                                                                                                                                                 ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[0]~0                                                                                                                                                                                                                                           ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[1]~1                                                                                                                                                                                                                                           ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[2]~2                                                                                                                                                                                                                                           ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[3]~3                                                                                                                                                                                                                                           ; 14      ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[4]~4                                                                                                                                                                                                                                           ; 14      ;
; VGA2:inst1|BolaPosicaoMinimaX[5]                                                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                        ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                          ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                ; 13      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_br_cond_nxt~3                                                                                                                                                                                                                                      ; 13      ;
; Velocidade3:Vel3|Equal0~6                                                                                                                                                                                                                                                                         ; 13      ;
; Velocidade3:Vel3|Equal0~5                                                                                                                                                                                                                                                                         ; 13      ;
; Velocidade3:Vel3|Equal0~4                                                                                                                                                                                                                                                                         ; 13      ;
; Velocidade12:Vel12|Equal0~6                                                                                                                                                                                                                                                                       ; 13      ;
; Velocidade12:Vel12|Equal0~5                                                                                                                                                                                                                                                                       ; 13      ;
; Velocidade12:Vel12|Equal0~4                                                                                                                                                                                                                                                                       ; 13      ;
; Project3:inst58888|Project3_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                                                      ; 13      ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_retaddr                                                                                                                                                                                                                                            ; 13      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[1]~13                        ; 13      ;
; VGA2:inst1|always0~86                                                                                                                                                                                                                                                                             ; 13      ;
; VGA2:inst1|always0~43                                                                                                                                                                                                                                                                             ; 13      ;
; lfsr_N_1:inst2|out[2]                                                                                                                                                                                                                                                                             ; 13      ;
; VGA2:inst1|BolaPosicaoMinimaY[4]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMinimaY[5]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMinimaY[7]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMinimaY[8]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMaximaX[10]                                                                                                                                                                                                                                                                 ; 13      ;
; VGA2:inst1|BolaPosicaoMaximaY[6]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMaximaY[7]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMaximaY[8]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMinimaY[6]                                                                                                                                                                                                                                                                  ; 13      ;
; VGA2:inst1|BolaPosicaoMaximaX[1]                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                 ; 12      ;
; ADMAX1379:inst9|data1~6                                                                                                                                                                                                                                                                           ; 12      ;
; ADMAX1379:inst9|data0~0                                                                                                                                                                                                                                                                           ; 12      ;
; Velocidade6:Vel6|Equal0~6                                                                                                                                                                                                                                                                         ; 12      ;
; Velocidade6:Vel6|Equal0~5                                                                                                                                                                                                                                                                         ; 12      ;
; Velocidade6:Vel6|Equal0~4                                                                                                                                                                                                                                                                         ; 12      ;
; VGA2:inst1|always0~88                                                                                                                                                                                                                                                                             ; 12      ;
; VGA2:inst1|always0~85                                                                                                                                                                                                                                                                             ; 12      ;
; Project3:inst58888|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                   ; 12      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[1]                                                                                                                                                                                                                                           ; 12      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[2]                                                                                                                                                                                                                                           ; 12      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[0]                                                                                                                                                                                                                                           ; 12      ;
; PaletasLimites:inst20|Ram1~24                                                                                                                                                                                                                                                                     ; 12      ;
; PaletasLimites:inst19|Ram1~26                                                                                                                                                                                                                                                                     ; 12      ;
; VGA2:inst1|BolaPosicaoMaximaX[0]                                                                                                                                                                                                                                                                  ; 12      ;
; VGA2:inst1|BolaPosicaoMaximaX[5]                                                                                                                                                                                                                                                                  ; 12      ;
; VGA2:inst1|BolaPosicaoMaximaX[8]                                                                                                                                                                                                                                                                  ; 12      ;
; VGA2:inst1|BolaPosicaoMaximaX[9]                                                                                                                                                                                                                                                                  ; 12      ;
; VGA2:inst1|R                                                                                                                                                                                                                                                                                      ; 12      ;
; VGA2:inst1|BolaPosicaoMaximaX[7]                                                                                                                                                                                                                                                                  ; 12      ;
; VGA2:inst1|BolaPosicaoMinimaX[1]                                                                                                                                                                                                                                                                  ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~1                                                                                                                        ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                         ; 11      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                           ; 11      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                         ; 11      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~1    ; 11      ;
; Project3:inst58888|Project3_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                                                        ; 11      ;
; Velocidade7:Vel7|Equal0~6                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade7:Vel7|Equal0~5                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade7:Vel7|Equal0~4                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade8:Vel8|Equal0~6                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade8:Vel8|Equal0~5                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade8:Vel8|Equal0~4                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade4:Vel4|Equal0~6                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade4:Vel4|Equal0~5                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade4:Vel4|Equal0~4                                                                                                                                                                                                                                                                         ; 11      ;
; Velocidade14:Vel14|Equal0~6                                                                                                                                                                                                                                                                       ; 11      ;
; Velocidade14:Vel14|Equal0~5                                                                                                                                                                                                                                                                       ; 11      ;
; Velocidade14:Vel14|Equal0~4                                                                                                                                                                                                                                                                       ; 11      ;
; Project3:inst58888|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                           ; 11      ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                   ; 11      ;
; VGA2:inst1|BolaPosicaoMaximaY[10]~16                                                                                                                                                                                                                                                              ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaY[10]~42                                                                                                                                                                                                                                                              ; 11      ;
; VGA2:inst1|contadorVelocidade~0                                                                                                                                                                                                                                                                   ; 11      ;
; VGA2:inst1|BolaPosicaoMaximaX[10]~10                                                                                                                                                                                                                                                              ; 11      ;
; VGA2:inst1|velocidade[2]                                                                                                                                                                                                                                                                          ; 11      ;
; VGA2:inst1|sentido~38                                                                                                                                                                                                                                                                             ; 11      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[6]                                                                                                                                                                                                                                           ; 11      ;
; Project3:inst58888|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                               ; 11      ;
; PaletasLimites:inst20|Ram1~36                                                                                                                                                                                                                                                                     ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaY[9]                                                                                                                                                                                                                                                                  ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaY[10]                                                                                                                                                                                                                                                                 ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaX[0]                                                                                                                                                                                                                                                                  ; 11      ;
; VGA2:inst1|sentido[2]                                                                                                                                                                                                                                                                             ; 11      ;
; VGA2:inst1|BolaPosicaoMaximaX[6]                                                                                                                                                                                                                                                                  ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaX[2]                                                                                                                                                                                                                                                                  ; 11      ;
; VGA2:inst1|BolaPosicaoMinimaX[3]                                                                                                                                                                                                                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                         ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                          ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_shift_right_arith~0                                                                                                                                                                                                                                ; 10      ;
; Velocidade15:Vel15|Equal0~6                                                                                                                                                                                                                                                                       ; 10      ;
; Velocidade15:Vel15|Equal0~5                                                                                                                                                                                                                                                                       ; 10      ;
; Velocidade15:Vel15|Equal0~4                                                                                                                                                                                                                                                                       ; 10      ;
; Velocidade9:Vel9|Equal0~6                                                                                                                                                                                                                                                                         ; 10      ;
; Velocidade9:Vel9|Equal0~5                                                                                                                                                                                                                                                                         ; 10      ;
; Velocidade9:Vel9|Equal0~4                                                                                                                                                                                                                                                                         ; 10      ;
; VGA2:inst1|BolaPosicaoMinimaX[10]~45                                                                                                                                                                                                                                                              ; 10      ;
; VGA2:inst1|sentido~42                                                                                                                                                                                                                                                                             ; 10      ;
; VGA2:inst1|velocidade[3]                                                                                                                                                                                                                                                                          ; 10      ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~11                                                                                                                                                                                                                                                               ; 10      ;
; lfsr_N_1:inst2|out[1]                                                                                                                                                                                                                                                                             ; 10      ;
; VGA2:inst1|always0~35                                                                                                                                                                                                                                                                             ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|waitrequest                                                                                                                             ; 10      ;
; Project3:inst58888|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                    ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|hbreak_enabled                                                                                                                                                                                                                                            ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|M_pipe_flush                                                                                                                                                                                                                                              ; 10      ;
; PaletasLimites:inst19|Ram1~38                                                                                                                                                                                                                                                                     ; 10      ;
; VGA2:inst1|BolaPosicaoMaximaX[2]                                                                                                                                                                                                                                                                  ; 10      ;
; VGA2:inst1|BolaPosicaoMaximaX[3]                                                                                                                                                                                                                                                                  ; 10      ;
; VGA2:inst1|BolaPosicaoMinimaX[9]                                                                                                                                                                                                                                                                  ; 10      ;
; Project3:inst58888|lcd_controller:lcd_0|rs~0                                                                                                                                                                                                                                                      ; 10      ;
; Project3:inst58888|Project3_nios2:nios2|M_ci_multi_stall                                                                                                                                                                                                                                          ; 10      ;
; VGA2:inst1|BolaPosicaoMaximaX[4]                                                                                                                                                                                                                                                                  ; 10      ;
; VGA2:inst1|BolaPosicaoMinimaX[6]                                                                                                                                                                                                                                                                  ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                 ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][4]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                         ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                          ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                 ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|D_op_rdctl~0                                                                                                                                                                                                                                              ; 9       ;
; Velocidade11:Vel11|Equal0~6                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade11:Vel11|Equal0~5                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade11:Vel11|Equal0~4                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade10:Vel10|Equal0~6                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade10:Vel10|Equal0~5                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade10:Vel10|Equal0~4                                                                                                                                                                                                                                                                       ; 9       ;
; Velocidade1:Vel1|Equal0~6                                                                                                                                                                                                                                                                         ; 9       ;
; Velocidade1:Vel1|Equal0~5                                                                                                                                                                                                                                                                         ; 9       ;
; Velocidade1:Vel1|Equal0~4                                                                                                                                                                                                                                                                         ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|write                                                                                                                                                                                               ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[8]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[9]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[10]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[11]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[12]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[13]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[14]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[15]                                                                                                                                                                                                                                  ; 9       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                      ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[1]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[2]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[3]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[4]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[5]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[6]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[7]                                                                                                                                                                                                                                   ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[0]~3                                                                                                                                                                                                                                 ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:rstgame_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                ; 9       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[1]                                                                                                                                                                                                                          ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                          ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                 ; 9       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                                                          ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                 ; 9       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                          ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                         ; 9       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                         ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[3]                                                                                                                                                                                                                                           ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[4]                                                                                                                                                                                                                                           ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_line[5]                                                                                                                                                                                                                                           ; 9       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_offset[2]                                                                                                                                                                                                                                      ; 9       ;
; PaletasLimites:inst20|Ram1~28                                                                                                                                                                                                                                                                     ; 9       ;
; PaletasLimites:inst20|Ram1~10                                                                                                                                                                                                                                                                     ; 9       ;
; PaletasLimites:inst19|Ram0~31                                                                                                                                                                                                                                                                     ; 9       ;
; PaletasLimites:inst19|Ram1~12                                                                                                                                                                                                                                                                     ; 9       ;
; VGA2:inst1|BolaPosicaoMinimaX[10]                                                                                                                                                                                                                                                                 ; 9       ;
; VGA2:inst1|verticalcontador[1]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[2]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[5]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[6]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[7]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[8]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[3]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|verticalcontador[4]                                                                                                                                                                                                                                                                    ; 9       ;
; VGA2:inst1|sentido[0]                                                                                                                                                                                                                                                                             ; 9       ;
; VGA2:inst1|BolaPosicaoMinimaX[7]                                                                                                                                                                                                                                                                  ; 9       ;
; VGA2:inst1|BolaPosicaoMinimaX[8]                                                                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~29                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~20                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~7                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~31                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~22                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~13                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][1]                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                             ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                 ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|Equal184~0                                                                                                                                                                                                                                                ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                                                     ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonAReg[2]                                                                                                                              ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonAReg[3]                                                                                                                              ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonAReg[4]                                                                                                                              ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset[0]                                                                                                                                                                                                                                      ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_pass1                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_sel_fill1                                                                                                                                                                                                                                           ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|Equal2~0                                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|av_fill_bit                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_pass2                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_sel_fill2                                                                                                                                                                                                                                           ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_pass3                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_sel_fill3                                                                                                                                                                                                                                           ; 8       ;
; VGA2:inst1|pontoJogador1[0]                                                                                                                                                                                                                                                                       ; 8       ;
; Velocidade13:Vel13|Equal0~6                                                                                                                                                                                                                                                                       ; 8       ;
; Velocidade13:Vel13|Equal0~5                                                                                                                                                                                                                                                                       ; 8       ;
; Velocidade13:Vel13|Equal0~4                                                                                                                                                                                                                                                                       ; 8       ;
; Velocidade5:Vel5|Equal0~6                                                                                                                                                                                                                                                                         ; 8       ;
; Velocidade5:Vel5|Equal0~5                                                                                                                                                                                                                                                                         ; 8       ;
; Velocidade5:Vel5|Equal0~4                                                                                                                                                                                                                                                                         ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_ld_align_sh8                                                                                                                                                                                                                                            ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_pass0                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_sel_fill0                                                                                                                                                                                                                                           ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_req_accepted~0                                                                                                                                                                                                                                    ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_offset[0]                                                                                                                                                                                                                                      ; 8       ;
; Project3:inst58888|altera_merlin_master_translator:nios2_data_master_translator|uav_read                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[13]                                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[24]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[25]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[26]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[27]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[28]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[29]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[30]                                                                                                                                                                                                                                  ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[31]                                                                                                                                                                                                                                  ; 8       ;
; VGA2:inst1|Equal18~3                                                                                                                                                                                                                                                                              ; 8       ;
; VGA2:inst1|velocidade[0]                                                                                                                                                                                                                                                                          ; 8       ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~16                                                                                                                                                                                                                                                               ; 8       ;
; VGA2:inst1|always0~34                                                                                                                                                                                                                                                                             ; 8       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[0]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[0]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_tag[0]                                                                                                                                                                                                                                            ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_tag[1]                                                                                                                                                                                                                                            ; 8       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                          ; 8       ;
; Project3:inst58888|Project3_nios2:nios2|d_read~reg0                                                                                                                                                                                                                                               ; 8       ;
; Project3:inst58888|altera_merlin_slave_translator:potenciometro1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 8       ;
; PaletasLimites:inst20|Ram0~17                                                                                                                                                                                                                                                                     ; 8       ;
; PaletasLimites:inst20|Ram1~363                                                                                                                                                                                                                                                                    ; 8       ;
; PaletasLimites:inst19|Ram0~18                                                                                                                                                                                                                                                                     ; 8       ;
; PaletasLimites:inst19|Ram1~367                                                                                                                                                                                                                                                                    ; 8       ;
; VGA2:inst1|verticalcontador[0]                                                                                                                                                                                                                                                                    ; 8       ;
; VGA2:inst1|horizontalcontador[2]                                                                                                                                                                                                                                                                  ; 8       ;
; VGA2:inst1|sentido[1]                                                                                                                                                                                                                                                                             ; 8       ;
; VGA2:inst1|sentido[3]                                                                                                                                                                                                                                                                             ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                 ; 7       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                              ; 7       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                              ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|power_up_mode_source_reg                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                             ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                          ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                          ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                          ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                    ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_status_reg_pie~2                                                                                                                                                                                                                                        ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|ic_tag_wraddress[1]~6                                                                                                                                                                                                                                     ; 7       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                           ; 7       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                           ; 7       ;
; VGA2:inst1|pontoJogador2[0]                                                                                                                                                                                                                                                                       ; 7       ;
; VGA2:inst1|pontoJogador2[1]                                                                                                                                                                                                                                                                       ; 7       ;
; VGA2:inst1|pontoJogador2[2]                                                                                                                                                                                                                                                                       ; 7       ;
; VGA2:inst1|pontoJogador1[1]                                                                                                                                                                                                                                                                       ; 7       ;
; Project3:inst58888|Project3_rsp_xbar_mux:rsp_xbar_mux|src_payload~38                                                                                                                                                                                                                              ; 7       ;
; Project3:inst58888|Project3_rsp_xbar_mux:rsp_xbar_mux|src_payload~36                                                                                                                                                                                                                              ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_offset[1]                                                                                                                                                                                                                                      ; 7       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                          ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[16]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[17]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[18]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[19]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[20]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[21]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[22]                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_data_unfiltered[23]                                                                                                                                                                                                                                  ; 7       ;
; VGA2:inst1|BolaPosicaoMinimaX~33                                                                                                                                                                                                                                                                  ; 7       ;
; VGA2:inst1|velocidade[1]                                                                                                                                                                                                                                                                          ; 7       ;
; VGA2:inst1|always0~99                                                                                                                                                                                                                                                                             ; 7       ;
; VGA2:inst1|always0~66                                                                                                                                                                                                                                                                             ; 7       ;
; VGA2:inst1|Equal32~1                                                                                                                                                                                                                                                                              ; 7       ;
; Project3:inst58888|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; 7       ;
; Project3:inst58888|Project3_addr_router:addr_router_001|Equal1~3                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                          ; 7       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                          ; 7       ;
; Project3:inst58888|altera_merlin_slave_translator:ponto2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|altera_merlin_slave_translator:potenciometro2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|E_hbreak_req                                                                                                                                                                                                                                              ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|virtual_state_cdr                                 ; 7       ;
; PaletasLimites:inst20|Ram1~563                                                                                                                                                                                                                                                                    ; 7       ;
; PaletasLimites:inst20|Ram1~244                                                                                                                                                                                                                                                                    ; 7       ;
; PaletasLimites:inst20|Ram1~229                                                                                                                                                                                                                                                                    ; 7       ;
; PaletasLimites:inst20|Ram1~11                                                                                                                                                                                                                                                                     ; 7       ;
; PaletasLimites:inst19|Ram1~566                                                                                                                                                                                                                                                                    ; 7       ;
; PaletasLimites:inst19|Ram1~243                                                                                                                                                                                                                                                                    ; 7       ;
; PaletasLimites:inst19|Ram1~13                                                                                                                                                                                                                                                                     ; 7       ;
; VGA2:inst1|horizontalcontador[9]                                                                                                                                                                                                                                                                  ; 7       ;
; VGA2:inst1|horizontalcontador[5]                                                                                                                                                                                                                                                                  ; 7       ;
; VGA2:inst1|horizontalcontador[6]                                                                                                                                                                                                                                                                  ; 7       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[31]~15                                                                                                                                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                    ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~24                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[4]~reg0                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][3]                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                             ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                          ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                            ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                             ; 6       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                              ; 6       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                              ; 6       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                      ; 6       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                                                ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                                ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                 ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_shift_rot_left                                                                                                                                                                                                                                     ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset[1]                                                                                                                                                                                                                                      ; 6       ;
; VGA2:inst1|pontoJogador2[3]                                                                                                                                                                                                                                                                       ; 6       ;
; VGA2:inst1|pontoJogador1[3]                                                                                                                                                                                                                                                                       ; 6       ;
; VGA2:inst1|pontoJogador1[2]                                                                                                                                                                                                                                                                       ; 6       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal6~0                                                                                                                                                                                                                                      ; 6       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|src_data[53]                                                                                                                                                                                                                            ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[2]~14                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[3]~13                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[4]~12                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[5]~11                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[6]~10                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[7]~9                                                                                                                                                                                                                                               ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[8]~8                                                                                                                                                                                                                                               ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[9]~7                                                                                                                                                                                                                                               ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[10]~6                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[11]~5                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[12]~4                                                                                                                                                                                                                                              ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[13]~3                                                                                                                                                                                                                                              ; 6       ;
; ADMAX1379:inst9|DATA_AD1[10]~5                                                                                                                                                                                                                                                                    ; 6       ;
; VGA2:inst1|always0~61                                                                                                                                                                                                                                                                             ; 6       ;
; VGA2:inst1|LessThan52~0                                                                                                                                                                                                                                                                           ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[0]~0                                                                                                                                                                                                                                               ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[6]                                                                                                                                                                                                                                                   ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_valid_from_E                                                                                                                                                                                                                                            ; 6       ;
; Project3:inst58888|Project3_addr_router:addr_router_001|Equal4~0                                                                                                                                                                                                                                  ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[6]                                                                                                                                                                                                                                           ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[7]                                                                                                                                                                                                                                           ; 6       ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_006|src1_valid                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                 ; 6       ;
; PaletasLimites:inst20|Ram0~30                                                                                                                                                                                                                                                                     ; 6       ;
; PaletasLimites:inst20|Ram1~40                                                                                                                                                                                                                                                                     ; 6       ;
; PaletasLimites:inst19|Ram1~228                                                                                                                                                                                                                                                                    ; 6       ;
; PaletasLimites:inst19|Ram1~42                                                                                                                                                                                                                                                                     ; 6       ;
; VGA2:inst1|horizontalcontador[0]                                                                                                                                                                                                                                                                  ; 6       ;
; VGA2:inst1|horizontalcontador[1]                                                                                                                                                                                                                                                                  ; 6       ;
; VGA2:inst1|horizontalcontador[4]                                                                                                                                                                                                                                                                  ; 6       ;
; VGA2:inst1|horizontalcontador[10]                                                                                                                                                                                                                                                                 ; 6       ;
; VGA2:inst1|horizontalcontador[7]                                                                                                                                                                                                                                                                  ; 6       ;
; VGA2:inst1|horizontalcontador[8]                                                                                                                                                                                                                                                                  ; 6       ;
; VGA2:inst1|verticalcontador[10]                                                                                                                                                                                                                                                                   ; 6       ;
; VGA2:inst1|verticalcontador[9]                                                                                                                                                                                                                                                                    ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[16]~0                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[17]~1                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[18]~2                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[19]~3                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[20]~4                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[21]~5                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[22]~6                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[23]~7                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[24]~8                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[25]~9                                                                                                                                                                                                                                          ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[26]~10                                                                                                                                                                                                                                         ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[27]~11                                                                                                                                                                                                                                         ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[28]~12                                                                                                                                                                                                                                         ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[29]~13                                                                                                                                                                                                                                         ; 6       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src1[30]~14                                                                                                                                                                                                                                         ; 6       ;
; VGA2:inst1|Add12~8                                                                                                                                                                                                                                                                                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                           ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~10                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~9                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][2]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                       ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                        ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                           ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                            ; 5       ;
; VGA2:inst1|always0~109                                                                                                                                                                                                                                                                            ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                          ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                                                ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                                ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                                ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                            ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|D_dst_regnum[2]~1                                                                                                                                                                                                                                         ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_b_is_dst                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|jdo[17]                   ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset[2]                                                                                                                                                                                                                                      ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_avalon_reg:the_Project3_nios2_nios2_avalon_reg|Equal0~2                                                                                                                        ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[18]                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Equal4~5                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|F_pc[1]                                                                                                                                                                                                                                                   ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|F_pc[0]                                                                                                                                                                                                                                                   ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_status_reg_pie                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                 ; 5       ;
; VGA2:inst1|LessThan32~0                                                                                                                                                                                                                                                                           ; 5       ;
; VGA2:inst1|Equal34~0                                                                                                                                                                                                                                                                              ; 5       ;
; lfsr_N_1:inst2|out[0]                                                                                                                                                                                                                                                                             ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_wr_dst_reg                                                                                                                                                                                                                                              ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_dst_regnum[4]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_dst_regnum[2]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_dst_regnum[3]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_dst_regnum[0]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_dst_regnum[1]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_wrctl_data_ienable_reg_irq0~2                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[7]                                                                                                                                                                                                                                                   ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                         ; 5       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                 ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|take_action_ocimem_a      ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[1]~15                                                                                                                                                                                                                                              ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[14]~2                                                                                                                                                                                                                                              ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_src1[15]~1                                                                                                                                                                                                                                              ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Equal4~1                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|Equal4~0                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[2]                                                                                                                                                                                                                                           ; 5       ;
; VGA2:inst1|BolaPosicaoMinimaY[7]~19                                                                                                                                                                                                                                                               ; 5       ;
; VGA2:inst1|LessThan0~0                                                                                                                                                                                                                                                                            ; 5       ;
; VGA2:inst1|Equal16~3                                                                                                                                                                                                                                                                              ; 5       ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~19                                                                                                                                                                                                                                                               ; 5       ;
; VGA2:inst1|always0~84                                                                                                                                                                                                                                                                             ; 5       ;
; VGA2:inst1|always0~71                                                                                                                                                                                                                                                                             ; 5       ;
; VGA2:inst1|always0~57                                                                                                                                                                                                                                                                             ; 5       ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~12                                                                                                                                                                                                                                                               ; 5       ;
; VGA2:inst1|always0~36                                                                                                                                                                                                                                                                             ; 5       ;
; VGA2:inst1|Equal32~0                                                                                                                                                                                                                                                                              ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_ctrl_shift_rot                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[7]                                                                                                                                                                                                                                                   ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[8]                                                                                                                                                                                                                                                   ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_shift_rot_stall                                                                                                                                                                                                                                         ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|av_ld_or_div_done                                                                                                                                                                                                                                         ; 5       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal1~3                                                                                                                                                                                                                                      ; 5       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|sink_ready~2                                                                                                                                                                                                                            ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[3]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal2~1                                                                                                                                                                                                                                      ; 5       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal4~1                                                                                                                                                                                                                                      ; 5       ;
; Project3:inst58888|altera_merlin_master_translator:nios2_data_master_translator|read_accepted                                                                                                                                                                                                     ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[8]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[9]                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[10]                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[12]                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[13]                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_alu_result[11]                                                                                                                                                                                                                                          ; 5       ;
; Project3:inst58888|altera_merlin_slave_translator:rstgame_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                 ; 5       ;
; Project3:inst58888|altera_merlin_slave_translator:ponto1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                          ; 5       ;
; Project3:inst58888|altera_merlin_slave_translator:onchip_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[14]                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[13]                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[15]                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[16]                                                                                                                                                                                                                                                  ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[12]                                                                                                                                                                                                                                                  ; 5       ;
; ADMAX1379:inst9|latencia[0]                                                                                                                                                                                                                                                                       ; 5       ;
; ADMAX1379:inst9|ADC_CNVST~2                                                                                                                                                                                                                                                                       ; 5       ;
; PaletasLimites:inst20|Ram0~20                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst20|Ram1~499                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst20|Ram1~257                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst20|Ram1~253                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst20|Ram1~230                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst20|Ram1~84                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst20|Ram1~13                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst19|Ram0~35                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst19|Ram1~502                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst19|Ram1~252                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst19|Ram1~229                                                                                                                                                                                                                                                                    ; 5       ;
; PaletasLimites:inst19|Ram1~93                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst19|Ram1~84                                                                                                                                                                                                                                                                     ; 5       ;
; PaletasLimites:inst19|Ram1~15                                                                                                                                                                                                                                                                     ; 5       ;
; VGA2:inst1|horizontalcontador[3]                                                                                                                                                                                                                                                                  ; 5       ;
; Debounce2:debounce|inst13~3                                                                                                                                                                                                                                                                       ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                               ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                               ; 5       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[5]~5                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[6]~6                                                                                                                                                                                                                                           ; 5       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[7]~7                                                                                                                                                                                                                                           ; 5       ;
; VGA2:inst1|LessThan25~16                                                                                                                                                                                                                                                                          ; 5       ;
; VGA2:inst1|Add8~8                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~10                                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~6                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|cascade_drop[0]                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_qei:auto_generated|counter_reg_bit[0] ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_qei:auto_generated|counter_reg_bit[1] ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~4                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]~3                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][6]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][5]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                             ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal6~0                                                                                                                                                               ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                                                                               ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~4                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~2                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_Ponto1:ponto1|Equal0~0                                                                                                                                                                                                                                                ; 4       ;
; Project3:inst58888|Project3_Ponto1:ponto2|Equal0~0                                                                                                                                                                                                                                                ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|clr_break_line                                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_jmp_indirect                                                                                                                                                                                                                                       ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Equal0~0                                                                                                                                ; 4       ;
; VGA2:inst1|pontoJogador2[2]~2                                                                                                                                                                                                                                                                     ; 4       ;
; VGA2:inst1|pontoJogador2[0]~1                                                                                                                                                                                                                                                                     ; 4       ;
; VGA2:inst1|pontoJogador1[1]~3                                                                                                                                                                                                                                                                     ; 4       ;
; VGA2:inst1|pontoJogador1[1]~1                                                                                                                                                                                                                                                                     ; 4       ;
; Project3:inst58888|Project3_rsp_xbar_demux:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_ctrl_rot                                                                                                                                                                                                                                                ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_pc[0]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_pc[1]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[17]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[19]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|F_pc[11]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|F_pc[10]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                               ; 4       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[1]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[2]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[3]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[4]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[5]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[6]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[7]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[24]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[25]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[22]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[23]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[26]                                                                                                                                                                                                                                                  ; 4       ;
; VGA2:inst1|velocidade[3]~3                                                                                                                                                                                                                                                                        ; 4       ;
; VGA2:inst1|posicionar~0                                                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_rot_mask[0]                                                                                                                                                                                                                                             ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[6]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_iw[8]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_cnt[0]                                                                                                                                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_rsp_xbar_mux:rsp_xbar_mux|src_payload~37                                                                                                                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|ic_fill_active                                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|altera_merlin_traffic_limiter:limiter|suppress~1                                                                                                                                                                                                                               ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|D_pc[2]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:rstgame_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                              ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                               ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                       ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                               ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                        ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src1_valid~1                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; 4       ;
; Project3:inst58888|altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src0_valid~1                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src2_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                             ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                       ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_iw[3]                                                                                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|ir[0]                     ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|ir[1]                     ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_sysclk:the_Project3_nios2_jtag_debug_module_sysclk|enable_action_strobe      ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[16]~7                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[17]~6                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[18]~5                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[19]~4                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[20]~3                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[21]~2                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[22]~1                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_stw_data[23]~0                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                   ; 4       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|alt_jtag_atlantic:Project3_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Project3_nios2_jtag_debug_module_phy|virtual_state_uir~0                               ; 4       ;
; VGA2:inst1|LessThan46~3                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|LessThan47~3                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|always0~106                                                                                                                                                                                                                                                                            ; 4       ;
; VGA2:inst1|sentido~44                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|BolaPosicaoMinimaY[7]~10                                                                                                                                                                                                                                                               ; 4       ;
; VGA2:inst1|sentido~43                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|BolaPosicaoMinimaX~36                                                                                                                                                                                                                                                                  ; 4       ;
; VGA2:inst1|LessThan49~0                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|Equal16~2                                                                                                                                                                                                                                                                              ; 4       ;
; VGA2:inst1|BolaPosicaoMinimaX[9]~17                                                                                                                                                                                                                                                               ; 4       ;
; VGA2:inst1|always0~87                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|sentido~40                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|always0~73                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|always0~72                                                                                                                                                                                                                                                                             ; 4       ;
; VGA2:inst1|Equal30~1                                                                                                                                                                                                                                                                              ; 4       ;
; VGA2:inst1|LessThan30~1                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|LessThan30~0                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|BugDetect[0]                                                                                                                                                                                                                                                                           ; 4       ;
; VGA2:inst1|Equal42~2                                                                                                                                                                                                                                                                              ; 4       ;
; VGA2:inst1|Equal42~1                                                                                                                                                                                                                                                                              ; 4       ;
; VGA2:inst1|Equal42~0                                                                                                                                                                                                                                                                              ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_ctrl_mul_lsw                                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_valid~1                                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|altera_merlin_slave_translator:rstgame_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_007|WideOr1                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src7_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src7_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|altera_merlin_slave_translator:ponto1_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_006|WideOr1                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src6_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src6_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|altera_merlin_slave_translator:ponto2_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_005|WideOr1                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src5_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal2~0                                                                                                                                                                                                                                      ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|altera_merlin_slave_translator:potenciometro1_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src4_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src4_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|altera_merlin_slave_translator:potenciometro2_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux:cmd_xbar_demux|src3_valid~0                                                                                                                                                                                                                            ; 4       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal5~0                                                                                                                                                                                                                                      ; 4       ;
; Project3:inst58888|Project3_addr_router:addr_router|Equal1~2                                                                                                                                                                                                                                      ; 4       ;
; Project3:inst58888|Project3_cmd_xbar_demux_001:cmd_xbar_demux_001|src3_valid~0                                                                                                                                                                                                                    ; 4       ;
; Project3:inst58888|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|av_readdatavalid~4                                                                                                                                                                     ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:ponto2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|altera_avalon_sc_fifo:potenciometro2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_iw[11]                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|E_valid~0                                                                                                                                                                                                                                                 ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|Mux37~0                         ; 4       ;
; ADMAX1379:inst9|latencia[1]                                                                                                                                                                                                                                                                       ; 4       ;
; PaletasLimites:inst20|Ram0~194                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram0~120                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram0~76                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram0~44                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram0~14                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~531                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~530                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~249                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~216                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~112                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~109                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst20|Ram1~74                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~65                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~62                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~59                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram0~8                                                                                                                                                                                                                                                                      ; 4       ;
; PaletasLimites:inst20|Ram1~35                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~23                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst20|Ram1~16                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram0~195                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram0~121                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram0~78                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram0~46                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram0~21                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~534                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram1~533                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram1~215                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram1~112                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram1~109                                                                                                                                                                                                                                                                    ; 4       ;
; PaletasLimites:inst19|Ram1~75                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~67                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~64                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~61                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~37                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~30                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~25                                                                                                                                                                                                                                                                     ; 4       ;
; PaletasLimites:inst19|Ram1~18                                                                                                                                                                                                                                                                     ; 4       ;
; Project3:inst58888|lcd_controller:lcd_0|state.00                                                                                                                                                                                                                                                  ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_ci_multi_start~reg0                                                                                                                                                                                                                                     ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_jtag_debug_module_wrapper:the_Project3_nios2_jtag_debug_module_wrapper|Project3_nios2_jtag_debug_module_tck:the_Project3_nios2_jtag_debug_module_tck|sr[31]                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                    ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[8]~8                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[9]~9                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[10]~10                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[11]~11                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[12]~12                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[13]~13                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[14]~14                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_mul_src2[15]~15                                                                                                                                                                                                                                         ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[16]~0                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[17]~14                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[18]~12                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[19]~10                                                                                                                                                                                                                                          ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[20]~8                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[21]~6                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[22]~4                                                                                                                                                                                                                                           ; 4       ;
; Project3:inst58888|Project3_nios2:nios2|M_st_data[23]~2                                                                                                                                                                                                                                           ; 4       ;
; ADC_OUT[1]~input                                                                                                                                                                                                                                                                                  ; 3       ;
; ADC_OUT[0]~input                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                             ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                        ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X40_Y22_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X40_Y19_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                       ; M9K_X24_Y22_N0, M9K_X24_Y20_N0, M9K_X24_Y21_N0, M9K_X24_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_o6h1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; Project3_nios2_ic_tag_ram.mif              ; M9K_X24_Y17_N0                                                 ; Old data             ; Old data        ; Old data        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ip71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; Project3_nios2_ociram_default_contents.mif ; M9K_X40_Y27_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_1tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Project3_nios2_rf_ram_a.mif                ; M9K_X24_Y24_N0                                                 ; Old data             ; Old data        ; Old data        ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_2tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Project3_nios2_rf_ram_b.mif                ; M9K_X24_Y25_N0                                                 ; Old data             ; Old data        ; Old data        ;
; Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; Project3_onchip_memory.hex                 ; M9K_X40_Y24_N0, M9K_X40_Y26_N0, M9K_X40_Y23_N0, M9K_X40_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_st14:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 4            ; 1024         ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 1    ; None                                       ; M9K_X24_Y19_N0                                                 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Pong|Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated|ALTSYNCRAM                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y24_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Project3:inst58888|Project3_nios2:nios2|Project3_nios2_mult_cell:the_Project3_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,659 / 116,715 ( 7 % ) ;
; C16 interconnects           ; 52 / 3,886 ( 1 % )      ;
; C4 interconnects            ; 3,981 / 73,752 ( 5 % )  ;
; Direct links                ; 1,224 / 116,715 ( 1 % ) ;
; Global clocks               ; 12 / 20 ( 60 % )        ;
; Local interconnects         ; 3,743 / 39,600 ( 9 % )  ;
; R24 interconnects           ; 62 / 3,777 ( 2 % )      ;
; R4 interconnects            ; 4,470 / 99,858 ( 4 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.88) ; Number of LABs  (Total = 494) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 16                            ;
; 3                                           ; 3                             ;
; 4                                           ; 7                             ;
; 5                                           ; 4                             ;
; 6                                           ; 7                             ;
; 7                                           ; 3                             ;
; 8                                           ; 11                            ;
; 9                                           ; 5                             ;
; 10                                          ; 17                            ;
; 11                                          ; 15                            ;
; 12                                          ; 22                            ;
; 13                                          ; 16                            ;
; 14                                          ; 36                            ;
; 15                                          ; 67                            ;
; 16                                          ; 233                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.57) ; Number of LABs  (Total = 494) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 175                           ;
; 1 Clock                            ; 337                           ;
; 1 Clock enable                     ; 126                           ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 56                            ;
; 2 Async. clears                    ; 19                            ;
; 2 Clock enables                    ; 38                            ;
; 2 Clocks                           ; 21                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.85) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 9                             ;
; 2                                            ; 25                            ;
; 3                                            ; 5                             ;
; 4                                            ; 12                            ;
; 5                                            ; 1                             ;
; 6                                            ; 12                            ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 14                            ;
; 15                                           ; 17                            ;
; 16                                           ; 93                            ;
; 17                                           ; 7                             ;
; 18                                           ; 17                            ;
; 19                                           ; 18                            ;
; 20                                           ; 23                            ;
; 21                                           ; 35                            ;
; 22                                           ; 19                            ;
; 23                                           ; 24                            ;
; 24                                           ; 23                            ;
; 25                                           ; 19                            ;
; 26                                           ; 24                            ;
; 27                                           ; 10                            ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 7                             ;
; 31                                           ; 5                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.70) ; Number of LABs  (Total = 494) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 61                            ;
; 2                                               ; 71                            ;
; 3                                               ; 37                            ;
; 4                                               ; 34                            ;
; 5                                               ; 17                            ;
; 6                                               ; 42                            ;
; 7                                               ; 30                            ;
; 8                                               ; 28                            ;
; 9                                               ; 38                            ;
; 10                                              ; 32                            ;
; 11                                              ; 21                            ;
; 12                                              ; 14                            ;
; 13                                              ; 14                            ;
; 14                                              ; 13                            ;
; 15                                              ; 7                             ;
; 16                                              ; 16                            ;
; 17                                              ; 4                             ;
; 18                                              ; 5                             ;
; 19                                              ; 4                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.64) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 8                             ;
; 3                                            ; 46                            ;
; 4                                            ; 12                            ;
; 5                                            ; 19                            ;
; 6                                            ; 17                            ;
; 7                                            ; 15                            ;
; 8                                            ; 31                            ;
; 9                                            ; 27                            ;
; 10                                           ; 12                            ;
; 11                                           ; 20                            ;
; 12                                           ; 26                            ;
; 13                                           ; 22                            ;
; 14                                           ; 20                            ;
; 15                                           ; 22                            ;
; 16                                           ; 17                            ;
; 17                                           ; 16                            ;
; 18                                           ; 19                            ;
; 19                                           ; 13                            ;
; 20                                           ; 16                            ;
; 21                                           ; 16                            ;
; 22                                           ; 19                            ;
; 23                                           ; 12                            ;
; 24                                           ; 9                             ;
; 25                                           ; 13                            ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
; 33                                           ; 3                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                 ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                ; 37           ; 0            ; 37           ; 0            ; 0            ; 44        ; 37           ; 0            ; 44        ; 44        ; 0            ; 34           ; 0            ; 0            ; 6            ; 0            ; 34           ; 6            ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable        ; 7            ; 44           ; 7            ; 44           ; 44           ; 0         ; 7            ; 44           ; 0         ; 0         ; 44           ; 10           ; 44           ; 44           ; 38           ; 44           ; 10           ; 38           ; 44           ; 44           ; 44           ; 10           ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail                ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rs                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bl                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rw                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Led                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B0                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B3                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B1                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B2                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G0                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G1                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G2                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G3                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R3                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CNVST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_REFSEL                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SD                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_UB                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SEL                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[7]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[6]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[5]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[4]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[3]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[2]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[1]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[0]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clock                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_n                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OUT[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OUT[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; auto_stp_external_clock_0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                 ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3] ; 0.155             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3] ; 0.136             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE30F23C7 for design "Project3"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 40 total pins
    Info (169086): Pin Led not assigned to an exact location on the device
    Info (169086): Pin RESET_n not assigned to an exact location on the device
    Info (169086): Pin auto_stp_external_clock_0 not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Project3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Project3/synthesis/submodules/Project3_nios2.sdc'
Warning (332060): Node: ADMAX1379:inst9|ADC_SCLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGA2:inst1|velocidade[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: auto_stp_external_clock_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Divisor2:inst|Pulso was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Clock~input (placed in PIN T2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node auto_stp_external_clock_0~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MUX15Entradas:Mux15|saida~11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ADMAX1379:inst9|ADC_SCLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ADMAX1379:inst9|ADC_SCLK~0
        Info (176357): Destination node ADC_SCLK~output
Info (176353): Automatically promoted node Divisor2:inst|Pulso 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Project3:inst58888|Project3_nios2:nios2|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Project3:inst58888|lcd_controller:lcd_0|done~0
        Info (176357): Destination node Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node Project3:inst58888|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Project3:inst58888|Project3_nios2:nios2|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node Project3:inst58888|altera_reset_controller:rst_controller|WideOr0~0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_oci_debug:the_Project3_nios2_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 1 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  39 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X22_Y22 to location X33_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/Ramon Silva/Documents/GitHub/Ping-Pong/output_files/Project3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5238 megabytes
    Info: Processing ended: Thu Sep 05 16:40:25 2019
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Ramon Silva/Documents/GitHub/Ping-Pong/output_files/Project3.fit.smsg.


