created: 20250809084456628
modified: 20250811145236556
tags: 时钟源
title: PLL

PLL为''锁相环倍频输出''，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72MHz。