/* Autor: Sergio Garino Vargas
 * Carn√©: B73157
 * Fecha de entrega: 9/12/2022
 */



module MUX4x1_Case( input [3:0] I,
                    input [1:0] S,
                    output reg Y);

    always @ (*)
        case (S)
            2'd0 : Y = I[0];
            2'd1 : Y = I[1];
            2'd2 : Y = I[2];
            2'd3 : Y = I[3];
        endcase

endmodule