TimeQuest Timing Analyzer report for exercise
Tue May 10 12:57:31 2016
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:mod|divide_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:mod|divide_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clock_divider:mod|divide_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clock_divider:mod|divide_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clock_divider:mod|divide_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clock_divider:mod|divide_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; exercise                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; clock_divider:mod|divide_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:mod|divide_clk } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 275.56 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 842.46 MHz ; 500.0 MHz       ; clock_divider:mod|divide_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.629 ; -63.821       ;
; clock_divider:mod|divide_clk ; -0.187 ; -0.187        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.118 ; -0.118        ;
; clock_divider:mod|divide_clk ; 0.385  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -30.000       ;
; clock_divider:mod|divide_clk ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.629 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.581 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.428     ; 3.148      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.499 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.432      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.495 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.428     ; 3.062      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.478 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.411      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.453 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.386      ;
; -2.448 ; clock_divider:mod|num[0]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.063     ; 3.380      ;
; -2.444 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.375      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.438 ; clock_divider:mod|num[18] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.373      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.424 ; clock_divider:mod|num[19] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.359      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.422 ; clock_divider:mod|num[20] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.427     ; 2.990      ;
; -2.400 ; clock_divider:mod|num[2]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.429     ; 2.966      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.963      ;
; -2.396 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.430     ; 2.961      ;
; -2.396 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.430     ; 2.961      ;
; -2.396 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.430     ; 2.961      ;
; -2.396 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.430     ; 2.961      ;
; -2.396 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.430     ; 2.961      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
; -2.367 ; clock_divider:mod|num[22] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.302      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:mod|divide_clk'                                                                                                       ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.187 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 1.000        ; -0.038     ; 1.164      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                          ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.118 ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; 0.000        ; 2.417      ; 2.675      ;
; 0.375  ; clock_divider:mod|num[25]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.609      ;
; 0.436  ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; -0.500       ; 2.417      ; 2.729      ;
; 0.466  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.051      ;
; 0.467  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.052      ;
; 0.478  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.063      ;
; 0.481  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.066      ;
; 0.492  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.078      ;
; 0.493  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.078      ;
; 0.494  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.080      ;
; 0.544  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.545  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.779      ;
; 0.548  ; clock_divider:mod|num[20]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.782      ;
; 0.554  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.555  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.555  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.556  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.790      ;
; 0.556  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.790      ;
; 0.557  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[3]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557  ; clock_divider:mod|num[17]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 0.791      ;
; 0.558  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.559  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; clock_divider:mod|num[6]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.560  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[7]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.561  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[21]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.570  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.572  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[14]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.576  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.161      ;
; 0.577  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.577  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.163      ;
; 0.578  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.164      ;
; 0.579  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.164      ;
; 0.580  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.166      ;
; 0.587  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[0]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.589  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.173      ;
; 0.592  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.597  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.182      ;
; 0.604  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.190      ;
; 0.605  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.190      ;
; 0.611  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.197      ;
; 0.613  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.198      ;
; 0.624  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.210      ;
; 0.635  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.221      ;
; 0.637  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.223      ;
; 0.689  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.274      ;
; 0.690  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.276      ;
; 0.691  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.276      ;
; 0.692  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.277      ;
; 0.701  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.285      ;
; 0.702  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[18]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.921      ;
; 0.703  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.287      ;
; 0.704  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[19]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.923      ;
; 0.704  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.288      ;
; 0.706  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.290      ;
; 0.708  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.292      ;
; 0.714  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.933      ;
; 0.715  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.300      ;
; 0.717  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.302      ;
; 0.718  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.304      ;
; 0.724  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.308      ;
; 0.747  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.333      ;
; 0.803  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.387      ;
; 0.813  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.397      ;
; 0.816  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.400      ;
; 0.819  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.053      ;
; 0.820  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.404      ;
; 0.822  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.406      ;
; 0.830  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.064      ;
; 0.832  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.065      ;
; 0.833  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.419      ;
; 0.834  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.053      ;
; 0.834  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.067      ;
; 0.835  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.421      ;
; 0.835  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.836  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.420      ;
; 0.838  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.422      ;
; 0.843  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.077      ;
; 0.844  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.075      ; 1.076      ;
; 0.844  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.078      ;
; 0.845  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.432      ;
; 0.847  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.848  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.429      ; 1.434      ;
; 0.849  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.082      ;
; 0.851  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.857  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.076      ;
; 0.865  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.867  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.914  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.499      ;
; 0.915  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.499      ;
; 0.917  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.501      ;
; 0.927  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.511      ;
; 0.929  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.163      ;
; 0.930  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.514      ;
; 0.932  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.516      ;
; 0.938  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.172      ;
; 0.940  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.077      ; 1.174      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:mod|divide_clk'                                                                                                       ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.385 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 0.000        ; 0.038      ; 0.580      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[12]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[13]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[15]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[16]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[17]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[20]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[23]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[24]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[25]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[2]|clk               ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[4]|clk               ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[5]|clk               ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[6]|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[0]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[10]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[14]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[18]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[19]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[1]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[21]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[22]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[3]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[7]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[8]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[9]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|divide_clk|clk           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'                                                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; 3.105 ; 3.496 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; 3.346 ; 3.807 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; -2.721 ; -3.152 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; -2.385 ; -2.788 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 5.038 ; 5.187 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 3.892 ; 3.926 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 3.892 ; 3.926 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 3.852 ; 3.886 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 3.878 ; 3.914 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 3.828 ; 3.864 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 4.964 ; 5.111 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 3.754 ; 3.788 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 3.817 ; 3.849 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 3.777 ; 3.809 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 3.804 ; 3.838 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 3.754 ; 3.788 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 306.94 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 940.73 MHz ; 500.0 MHz       ; clock_divider:mod|divide_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.258 ; -54.316       ;
; clock_divider:mod|divide_clk ; -0.063 ; -0.063        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.130 ; -0.130        ;
; clock_divider:mod|divide_clk ; 0.341  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -30.000       ;
; clock_divider:mod|divide_clk ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.216 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.823      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.173 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.780      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.128 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.068      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.052      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.085 ; clock_divider:mod|num[18] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.053     ; 3.027      ;
; -2.082 ; clock_divider:mod|num[0]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.056     ; 3.021      ;
; -2.080 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.018      ;
; -2.080 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.018      ;
; -2.080 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.018      ;
; -2.080 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.018      ;
; -2.080 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.018      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.080 ; clock_divider:mod|num[20] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.386     ; 2.689      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.069 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.676      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.056 ; clock_divider:mod|num[19] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.053 ; clock_divider:mod|num[2]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.389     ; 2.659      ;
; -2.051 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.390     ; 2.656      ;
; -2.051 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.390     ; 2.656      ;
; -2.051 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.390     ; 2.656      ;
; -2.051 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.390     ; 2.656      ;
; -2.051 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.390     ; 2.656      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; clock_divider:mod|num[22] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:mod|divide_clk'                                                                                                        ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.063 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 1.000        ; -0.034     ; 1.044      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                           ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.130 ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; 0.000        ; 2.225      ; 2.439      ;
; 0.334  ; clock_divider:mod|num[25]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.546      ;
; 0.372  ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; -0.500       ; 2.225      ; 2.441      ;
; 0.412  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.944      ;
; 0.414  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.946      ;
; 0.423  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.955      ;
; 0.425  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.957      ;
; 0.430  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.962      ;
; 0.434  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.966      ;
; 0.437  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.969      ;
; 0.488  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.491  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.493  ; clock_divider:mod|num[20]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.498  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.501  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[3]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.033      ;
; 0.501  ; clock_divider:mod|num[17]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[7]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503  ; clock_divider:mod|num[6]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[21]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.504  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.036      ;
; 0.508  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.040      ;
; 0.510  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.042      ;
; 0.511  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.043      ;
; 0.513  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.044      ;
; 0.514  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[14]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.516  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.046      ;
; 0.518  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.526  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[0]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.526  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.058      ;
; 0.527  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.059      ;
; 0.530  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.062      ;
; 0.537  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.069      ;
; 0.558  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.090      ;
; 0.561  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.093      ;
; 0.571  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.103      ;
; 0.578  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.110      ;
; 0.599  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.131      ;
; 0.600  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.132      ;
; 0.606  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.138      ;
; 0.606  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.138      ;
; 0.610  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.140      ;
; 0.612  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.142      ;
; 0.617  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.147      ;
; 0.618  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.148      ;
; 0.619  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.151      ;
; 0.619  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.149      ;
; 0.626  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.158      ;
; 0.628  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.158      ;
; 0.629  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.161      ;
; 0.638  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[18]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.837      ;
; 0.646  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[19]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
; 0.655  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.854      ;
; 0.667  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.199      ;
; 0.697  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.227      ;
; 0.706  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.236      ;
; 0.708  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.238      ;
; 0.714  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.244      ;
; 0.721  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.251      ;
; 0.724  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.254      ;
; 0.731  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.261      ;
; 0.736  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.948      ;
; 0.743  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.275      ;
; 0.744  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.956      ;
; 0.745  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.957      ;
; 0.746  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.958      ;
; 0.746  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.278      ;
; 0.747  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.748  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.960      ;
; 0.748  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.066      ; 0.959      ;
; 0.749  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.749  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.961      ;
; 0.750  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.282      ;
; 0.752  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.964      ;
; 0.753  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.285      ;
; 0.759  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.971      ;
; 0.760  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.764  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.767  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.774  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.973      ;
; 0.793  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.323      ;
; 0.796  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.328      ;
; 0.800  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.330      ;
; 0.809  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.339      ;
; 0.810  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.340      ;
; 0.811  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.341      ;
; 0.814  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.346      ;
; 0.820  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.386      ; 1.350      ;
; 0.821  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.353      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:mod|divide_clk'                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.341 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 0.000        ; 0.034      ; 0.519      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[12]|clk              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[2]|clk               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[4]|clk               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[5]|clk               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[6]|clk               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[13]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[15]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[16]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[17]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[20]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[23]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[24]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[25]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[0]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[10]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[11]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[14]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[18]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[19]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[1]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[21]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[22]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[3]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[7]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[8]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[9]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|divide_clk|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'                                                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; 2.748 ; 3.092 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; 2.966 ; 3.358 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; -2.403 ; -2.780 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; -2.100 ; -2.456 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 4.899 ; 5.014 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 3.741 ; 3.766 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 3.741 ; 3.766 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 3.701 ; 3.726 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 3.739 ; 3.741 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 3.689 ; 3.691 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 4.831 ; 4.946 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 3.622 ; 3.623 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 3.674 ; 3.697 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 3.634 ; 3.657 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 3.672 ; 3.673 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 3.622 ; 3.623 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.034 ; -23.993       ;
; clock_divider:mod|divide_clk ; 0.363  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.151 ; -0.151        ;
; clock_divider:mod|divide_clk ; 0.208  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -31.908       ;
; clock_divider:mod|divide_clk ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.999 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.753      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; clock_divider:mod|num[4]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.713      ;
; -0.959 ; clock_divider:mod|num[3]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.910      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.952 ; clock_divider:mod|num[8]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.949 ; clock_divider:mod|num[0]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 1.898      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.938 ; clock_divider:mod|num[7]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.928 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.928 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.928 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.928 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.928 ; clock_divider:mod|num[0]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.914 ; clock_divider:mod|num[2]  ; clock_divider:mod|divide_clk ; clk          ; clk         ; 1.000        ; -0.235     ; 1.666      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.907 ; clock_divider:mod|num[18] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.861      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.900 ; clock_divider:mod|num[19] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.854      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.898 ; clock_divider:mod|num[5]  ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.652      ;
; -0.893 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[14]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.645      ;
; -0.893 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[18]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.645      ;
; -0.893 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[19]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.645      ;
; -0.893 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[21]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.645      ;
; -0.893 ; clock_divider:mod|num[2]  ; clock_divider:mod|num[22]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.645      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.887 ; clock_divider:mod|num[20] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.231     ; 1.643      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; clock_divider:mod|num[10] ; clock_divider:mod|num[11]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:mod|divide_clk'                                                                                                       ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.363 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 1.000        ; -0.022     ; 0.622      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                           ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.151 ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; 0.000        ; 1.409      ; 1.467      ;
; 0.197  ; clock_divider:mod|num[25]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.250  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.567      ;
; 0.251  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.568      ;
; 0.257  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.574      ;
; 0.262  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.579      ;
; 0.267  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.584      ;
; 0.269  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.586      ;
; 0.270  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.587      ;
; 0.291  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[2]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292  ; clock_divider:mod|num[20]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.297  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[3]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[7]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clock_divider:mod|num[17]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300  ; clock_divider:mod|num[6]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[21]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[14]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.309  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.313  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.630      ;
; 0.314  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[0]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.315  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.632      ;
; 0.316  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.633      ;
; 0.317  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.634      ;
; 0.318  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.635      ;
; 0.322  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.637      ;
; 0.324  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.641      ;
; 0.327  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.644      ;
; 0.327  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.642      ;
; 0.333  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.650      ;
; 0.333  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.650      ;
; 0.335  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.652      ;
; 0.339  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.656      ;
; 0.340  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.657      ;
; 0.342  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.659      ;
; 0.370  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[18]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.489      ;
; 0.373  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[19]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.379  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.697      ;
; 0.381  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.698      ;
; 0.383  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.700      ;
; 0.383  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.700      ;
; 0.388  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.391  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.706      ;
; 0.392  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.707      ;
; 0.393  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.708      ;
; 0.396  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.711      ;
; 0.398  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.715      ;
; 0.401  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.718      ;
; 0.402  ; clock_divider:mod|num[14]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.719      ;
; 0.405  ; clock_divider:mod|num[22]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.722      ;
; 0.405  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.720      ;
; 0.440  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.447  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447  ; clock_divider:mod|num[5]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.448  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[8]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.763      ;
; 0.450  ; clock_divider:mod|num[21]    ; clock_divider:mod|num[22]    ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.452  ; clock_divider:mod|num[2]     ; clock_divider:mod|num[4]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.453  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.770      ;
; 0.454  ; clock_divider:mod|num[11]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.769      ;
; 0.456  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[11]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; clock_divider:mod|num[19]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.773      ;
; 0.456  ; clock_divider:mod|num[16]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.457  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[5]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.584      ;
; 0.457  ; clock_divider:mod|num[24]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.585      ;
; 0.458  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; clock_divider:mod|num[12]    ; clock_divider:mod|num[13]    ; clk                          ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.458  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.773      ;
; 0.459  ; clock_divider:mod|num[10]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.774      ;
; 0.460  ; clock_divider:mod|num[4]     ; clock_divider:mod|num[6]     ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.461  ; clock_divider:mod|num[9]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.776      ;
; 0.462  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[23]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.779      ;
; 0.463  ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; clk         ; -0.500       ; 1.409      ; 1.581      ;
; 0.463  ; clock_divider:mod|num[0]     ; clock_divider:mod|num[1]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.465  ; clock_divider:mod|num[18]    ; clock_divider:mod|num[24]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.782      ;
; 0.468  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.471  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.471  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.786      ;
; 0.474  ; clock_divider:mod|num[8]     ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.231      ; 0.789      ;
; 0.503  ; clock_divider:mod|num[23]    ; clock_divider:mod|num[25]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.631      ;
; 0.509  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[15]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.637      ;
; 0.510  ; clock_divider:mod|num[15]    ; clock_divider:mod|num[17]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.638      ;
; 0.511  ; clock_divider:mod|num[1]     ; clock_divider:mod|num[3]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[9]     ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512  ; clock_divider:mod|num[13]    ; clock_divider:mod|num[16]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.640      ;
; 0.514  ; clock_divider:mod|num[3]     ; clock_divider:mod|num[12]    ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.831      ;
; 0.514  ; clock_divider:mod|num[17]    ; clock_divider:mod|num[20]    ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.642      ;
; 0.514  ; clock_divider:mod|num[7]     ; clock_divider:mod|num[10]    ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:mod|divide_clk'                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.208 ; ppcounter:mod1|count[0] ; ppcounter:mod1|count[0] ; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 0.000        ; 0.022      ; 0.314      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[13]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[15]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[16]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[17]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[20]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[23]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[24]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[25]    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[12]    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[2]     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[4]     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[5]     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[6]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[22]    ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[13]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[15]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[16]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[17]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[20]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[23]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[24]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[25]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[12]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[2]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[4]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[5]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[6]|clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|divide_clk|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[14]|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[18]|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[19]|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[21]|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[22]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[0]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[10]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[1]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[3]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[7]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[8]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|num[9]|clk               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[0]     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[10]    ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[11]    ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[1]     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[3]     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[7]     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[8]     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[9]     ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|divide_clk ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[14]    ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[18]    ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[19]    ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:mod|num[21]    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:mod|divide_clk'                                                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; ppcounter:mod1|count[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:mod|divide_clk ; Rise       ; mod|divide_clk|q        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clock_divider:mod|divide_clk ; Rise       ; mod1|count[0]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; 1.760 ; 2.288 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; 1.894 ; 2.473 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; -1.546 ; -2.099 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; -1.381 ; -1.917 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 3.164 ; 3.349 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 2.404 ; 2.446 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 2.404 ; 2.446 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 2.364 ; 2.406 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 2.392 ; 2.432 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 2.342 ; 2.382 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 3.123 ; 3.305 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 2.301 ; 2.339 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 2.363 ; 2.403 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 2.323 ; 2.363 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 2.351 ; 2.389 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 2.301 ; 2.339 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.629  ; -0.151 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -2.629  ; -0.151 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:mod|divide_clk ; -0.187  ; 0.208  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -64.008 ; -0.151 ; 0.0      ; 0.0     ; -32.908             ;
;  clk                          ; -63.821 ; -0.151 ; N/A      ; N/A     ; -31.908             ;
;  clock_divider:mod|divide_clk ; -0.187  ; 0.000  ; N/A      ; N/A     ; -1.000              ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; 3.105 ; 3.496 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; 3.346 ; 3.807 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; hold      ; clock_divider:mod|divide_clk ; -1.546 ; -2.099 ; Rise       ; clock_divider:mod|divide_clk ;
; rst       ; clock_divider:mod|divide_clk ; -1.381 ; -1.917 ; Rise       ; clock_divider:mod|divide_clk ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 5.038 ; 5.187 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 3.892 ; 3.926 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 3.892 ; 3.926 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 3.852 ; 3.886 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 3.878 ; 3.914 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 3.828 ; 3.864 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; count        ; clock_divider:mod|divide_clk ; 3.123 ; 3.305 ; Rise       ; clock_divider:mod|divide_clk ;
; seg_out1[*]  ; clock_divider:mod|divide_clk ; 2.301 ; 2.339 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[2] ; clock_divider:mod|divide_clk ; 2.363 ; 2.403 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[3] ; clock_divider:mod|divide_clk ; 2.323 ; 2.363 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[4] ; clock_divider:mod|divide_clk ; 2.351 ; 2.389 ; Rise       ; clock_divider:mod|divide_clk ;
;  seg_out1[7] ; clock_divider:mod|divide_clk ; 2.301 ; 2.339 ; Rise       ; clock_divider:mod|divide_clk ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_out1[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hold                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_out1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; seg_out1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 1458     ; 0        ; 0        ; 0        ;
; clock_divider:mod|divide_clk ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 2        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 1458     ; 0        ; 0        ; 0        ;
; clock_divider:mod|divide_clk ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:mod|divide_clk ; clock_divider:mod|divide_clk ; 2        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue May 10 12:57:29 2016
Info: Command: quartus_sta exercise -c exercise
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exercise.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:mod|divide_clk clock_divider:mod|divide_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.629
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.629       -63.821 clk 
    Info (332119):    -0.187        -0.187 clock_divider:mod|divide_clk 
Info (332146): Worst-case hold slack is -0.118
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.118        -0.118 clk 
    Info (332119):     0.385         0.000 clock_divider:mod|divide_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000        -1.000 clock_divider:mod|divide_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.258       -54.316 clk 
    Info (332119):    -0.063        -0.063 clock_divider:mod|divide_clk 
Info (332146): Worst-case hold slack is -0.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.130        -0.130 clk 
    Info (332119):     0.341         0.000 clock_divider:mod|divide_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000        -1.000 clock_divider:mod|divide_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.034       -23.993 clk 
    Info (332119):     0.363         0.000 clock_divider:mod|divide_clk 
Info (332146): Worst-case hold slack is -0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.151        -0.151 clk 
    Info (332119):     0.208         0.000 clock_divider:mod|divide_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.908 clk 
    Info (332119):    -1.000        -1.000 clock_divider:mod|divide_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 366 megabytes
    Info: Processing ended: Tue May 10 12:57:31 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


