MIPS Monociclo - Sistemas Digitais
Projeto desenvolvido na disciplina de Sistemas Digitais (2024.2) do curso de Sistemas de Informação da UFPE/CIn.

O objetivo é simular um processador MIPS com arquitetura monociclo, utilizando Verilog para representar seus principais componentes.
