# Reading D:/U/Arquitectura/intelFPGA_lite/modelsim_ase/tcl/vsim/pref.tcl
# do InvestigacionArqui_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying D:/U/Arquitectura/intelFPGA_lite/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Decodificador9.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:04 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Decodificador9.sv 
# -- Compiling module Decodificador9
# 
# Top level modules:
# 	Decodificador9
# End time: 15:56:04 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Decodificador150.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:04 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Decodificador150.sv 
# -- Compiling module Decodificador150
# 
# Top level modules:
# 	Decodificador150
# End time: 15:56:04 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder1Automatic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:04 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder1Automatic.sv 
# -- Compiling module Adder1Automatic
# 
# Top level modules:
# 	Adder1Automatic
# End time: 15:56:05 on Oct 28,2024, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder4Automatic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:05 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder4Automatic.sv 
# -- Compiling module Adder4Automatic
# 
# Top level modules:
# 	Adder4Automatic
# End time: 15:56:05 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder10Automatic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:05 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder10Automatic.sv 
# -- Compiling module Adder10Automatic
# 
# Top level modules:
# 	Adder10Automatic
# End time: 15:56:05 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/CounterSelector.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 15:56:05 on Oct 28,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui" D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/CounterSelector.sv 
# -- Compiling module CounterSelector
# ** Error: D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/CounterSelector.sv(16): (vlog-2730) Undefined variable: 'L'.
# ** Error: D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/CounterSelector.sv(17): 'L' already declared in this scope.
# End time: 15:56:05 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 2, Warnings: 0
# ** Error: D:/U/Arquitectura/intelFPGA_lite/modelsim_ase/win32aloem/vlog failed.
# Error in macro ./InvestigacionArqui_run_msim_rtl_verilog.do line 13
# D:/U/Arquitectura/intelFPGA_lite/modelsim_ase/win32aloem/vlog failed.
#     while executing
# "vlog -sv -work work +incdir+D:/U/Arquitectura/Todos\ los\ proyectos\ de\ Quartus/InvestigacionArqui {D:/U/Arquitectura/Todos los proyectos de Quartus/..."
vsim work.Decodificador150
# vsim work.Decodificador150 
# Start time: 15:56:14 on Oct 28,2024
# Loading sv_std.std
# Loading work.Decodificador150
# Loading work.Decodificador9
vsim work.Adder10Automatic
# End time: 15:56:57 on Oct 28,2024, Elapsed time: 0:00:43
# Errors: 0, Warnings: 0
# vsim work.Adder10Automatic 
# Start time: 15:56:57 on Oct 28,2024
# Loading sv_std.std
# Loading work.Adder10Automatic
# Loading work.Decodificador150
# Loading work.Decodificador9
# ** Error: (vsim-3033) D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder10Automatic.sv(48): Instantiation of 'LED_Animation' failed. The design unit was not found.
#    Time: 0 ps  Iteration: 0  Instance: /Adder10Automatic File: D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/Adder10Automatic.sv
#         Searched libraries:
#             D:/U/Arquitectura/Todos los proyectos de Quartus/InvestigacionArqui/simulation/modelsim/rtl_work
# Error loading design
# End time: 15:56:57 on Oct 28,2024, Elapsed time: 0:00:00
# Errors: 1, Warnings: 0
