Редакция 1.0-0

# [RUS|EN] Синтез Verilog HDL | Verilog HDL synthesis

## [RUS] Синтез Verilog HDL

Задачей проекта является разработка программы по простому RTL-синтезу аппаратных описаний Verilog HDL в netlist, близкий к Xilinx Vivado Synthesis 2022.

### Функциональные требования

* Типы портов: input, output
* Типы данных: wire, reg
* Размерность данных: однобитные, многобитные 
* Присваивания: непрерывное, блокирующее и неблокирующее 
* Поведенческий блок always
* Конструкция if..else
* Побитовые и редуцированные операции (AND, OR, NOT, XOR, XNOR)
* Логические операции (AND, OR, NOT)
* Арифметические операции
* Исключения

### Политика лицензирования 

Apache License, Version 2.0

### Правообладатели

Гарипова Гульзира garipova.gz@mail.ru<br>
Михаил Шомов m@shomov.spb.ru

<hr>

## [EN] Verilog HDL synthesis

The task of the project is to develop a program for simple RTL synthesis of Verilog HDL hardware descriptions to netlist, close to Xilinx Vivado Synthesis 2022.

### Functional requirements

* Ports types: input, output
* Data types: wire, reg
* Data dimension: single-bit, multi-bit
* Assignments: continuous, blocking and nonblocking
* Procedural block always
* if..else construction
* Bitwise and reduction operators (AND, OR, NOT, XOR, XNOR)
* Logical operators (AND, OR, NOT)
* Arithmetic operators (+, -)
* Exceptions 

### Licensing Policy

Apache License, Version 2.0

### Copyright holders

Garipova Gulzira garipova.gz@mail.ru<br>
Mikhail Shomov m@shomov.spb.ru
