TimeQuest Timing Analyzer report for VitaPolyOne
Sun Apr 19 23:05:27 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50M'
 13. Slow 1200mV 85C Model Hold: 'clk50M'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50M'
 29. Slow 1200mV 0C Model Hold: 'clk50M'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50M'
 44. Fast 1200mV 0C Model Hold: 'clk50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; VitaPolyOne                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  33.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; VitaPolyOne.sdc ; OK     ; Sun Apr 19 23:05:24 2015 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.98 MHz ; 62.98 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk50M ; 4.121 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 0.452 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; clk50M ; 9.465 ; 0.000                            ;
+--------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                                                          ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.121 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.674     ;
; 4.140 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.655     ;
; 4.175 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.620     ;
; 4.194 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.601     ;
; 4.206 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.589     ;
; 4.215 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.580     ;
; 4.260 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.535     ;
; 4.267 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.528     ;
; 4.269 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.526     ;
; 4.286 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.509     ;
; 4.321 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.474     ;
; 4.340 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.455     ;
; 4.352 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.443     ;
; 4.361 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.434     ;
; 4.406 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.389     ;
; 4.413 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.382     ;
; 4.415 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.380     ;
; 4.432 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.363     ;
; 4.467 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.328     ;
; 4.486 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.309     ;
; 4.498 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.297     ;
; 4.507 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.288     ;
; 4.552 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.243     ;
; 4.559 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.236     ;
; 4.561 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.234     ;
; 4.578 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.217     ;
; 4.644 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.151     ;
; 4.653 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.142     ;
; 4.724 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.071     ;
; 4.743 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 15.052     ;
; 4.809 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.986     ;
; 4.818 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.977     ;
; 4.919 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.891     ;
; 4.934 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.861     ;
; 4.938 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.872     ;
; 4.953 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.842     ;
; 5.004 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.806     ;
; 5.013 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.797     ;
; 5.019 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.776     ;
; 5.028 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.126     ; 14.767     ;
; 5.099 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.698     ;
; 5.143 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.654     ;
; 5.153 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.644     ;
; 5.197 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.613     ;
; 5.197 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.600     ;
; 5.216 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.594     ;
; 5.245 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.552     ;
; 5.282 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.528     ;
; 5.289 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.508     ;
; 5.291 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.519     ;
; 5.299 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.498     ;
; 5.343 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.454     ;
; 5.344 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.466     ;
; 5.363 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.447     ;
; 5.369 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.441     ;
; 5.388 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.422     ;
; 5.391 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.406     ;
; 5.429 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.381     ;
; 5.435 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.362     ;
; 5.438 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.372     ;
; 5.445 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.352     ;
; 5.454 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.356     ;
; 5.463 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.347     ;
; 5.489 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.308     ;
; 5.537 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.260     ;
; 5.581 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.216     ;
; 5.648 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.162     ;
; 5.667 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.143     ;
; 5.702 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.095     ;
; 5.710 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.100     ;
; 5.729 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.081     ;
; 5.733 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.077     ;
; 5.742 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.068     ;
; 5.746 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 14.051     ;
; 5.794 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.016     ;
; 5.795 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.015     ;
; 5.804 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 14.006     ;
; 5.813 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.997     ;
; 5.837 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.960     ;
; 5.852 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.945     ;
; 5.856 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.954     ;
; 5.875 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.935     ;
; 5.879 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.931     ;
; 5.888 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.922     ;
; 5.891 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.906     ;
; 5.897 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.109     ; 13.915     ;
; 5.906 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.891     ;
; 5.912 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.885     ;
; 5.940 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.870     ;
; 5.941 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.109     ; 13.871     ;
; 5.941 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.869     ;
; 5.950 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.860     ;
; 5.956 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.841     ;
; 5.959 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.851     ;
; 5.983 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.814     ;
; 5.998 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.124     ; 13.799     ;
; 6.002 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.808     ;
; 6.021 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.789     ;
; 6.025 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.785     ;
; 6.034 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.776     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.SUSTAIN              ; adsr32:adsr1|state.SUSTAIN              ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; pwm8dac1:dac2|cnt[0]                    ; pwm8dac1:dac2|cnt[0]                    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.786      ;
; 0.497 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.790      ;
; 0.503 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.796      ;
; 0.509 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.325      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.512 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.805      ;
; 0.517 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.333      ;
; 0.518 ; reg7:S1reg|data_out[2]                  ; adsr32:adsr1|sout[27]                   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.812      ;
; 0.524 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.339      ;
; 0.526 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.341      ;
; 0.526 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.342      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.821      ;
; 0.530 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.345      ;
; 0.531 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.347      ;
; 0.532 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.347      ;
; 0.533 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.348      ;
; 0.533 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.349      ;
; 0.535 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.349      ;
; 0.537 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.353      ;
; 0.540 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.356      ;
; 0.540 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.356      ;
; 0.542 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.358      ;
; 0.545 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.361      ;
; 0.546 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.361      ;
; 0.546 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.362      ;
; 0.548 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.363      ;
; 0.549 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.363      ;
; 0.549 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.365      ;
; 0.551 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.365      ;
; 0.552 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.367      ;
; 0.555 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.369      ;
; 0.555 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.370      ;
; 0.558 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.372      ;
; 0.559 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.375      ;
; 0.560 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.853      ;
; 0.561 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.377      ;
; 0.562 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.855      ;
; 0.565 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.381      ;
; 0.566 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.381      ;
; 0.567 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.382      ;
; 0.568 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.384      ;
; 0.568 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.861      ;
; 0.573 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.389      ;
; 0.574 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.390      ;
; 0.575 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.390      ;
; 0.575 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.390      ;
; 0.582 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.398      ;
; 0.582 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.398      ;
; 0.583 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.399      ;
; 0.588 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.403      ;
; 0.589 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.404      ;
; 0.589 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.404      ;
; 0.591 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.406      ;
; 0.591 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.405      ;
; 0.591 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.407      ;
; 0.592 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.406      ;
; 0.595 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.410      ;
; 0.597 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.412      ;
; 0.598 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.413      ;
; 0.600 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.602      ; 3.414      ;
; 0.601 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.417      ;
; 0.602 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.418      ;
; 0.610 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.604      ; 3.426      ;
; 0.631 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.446      ;
; 0.632 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.447      ;
; 0.640 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.603      ; 3.455      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                                               ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.470 ; 9.871        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.739 ; 9.959        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_vco|PWM_out                         ;
; 9.745 ; 9.965        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_noise|PWM_out                       ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[18]                            ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                             ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                             ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                             ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000                           ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                        ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE                       ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                       ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[19]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                            ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[0]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[10]                               ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[11]                               ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[12]                               ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[1]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[2]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[3]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[4]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[5]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[6]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[7]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[8]                                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; ram_snare_addr[9]                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[0]                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[1]                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[12]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[13]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[14]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[15]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[16]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[17]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[18]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[19]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[20]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[21]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[22]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[23]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[24]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[16]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[19]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[20]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[21]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[22]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[23]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[24]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[24]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[25]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[26]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[27]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[28]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[29]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[30]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[31]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[32]             ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[11]           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.720 ; 4.942 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.991 ; 3.176 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 6.552 ; 6.677 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.859 ; 3.030 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 6.704 ; 6.961 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -3.912 ; -4.135 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.183 ; -2.332 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -2.062 ; -2.190 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.709 ; -1.803 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -1.919 ; -2.165 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.799 ; 7.607 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.799 ; 7.607 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.939 ; 6.689 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.550 ; 6.341 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.407 ; 7.293 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.824 ; 6.617 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.164 ; 7.040 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 6.872 ; 6.610 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.991 ; 5.809 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.983 ; 5.814 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.814 ; 5.983 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.471 ; 6.227 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 6.946 ; 6.766 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.081 ; 4.952 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.933 ; 5.783 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 5.454 ; 5.286 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 5.081 ; 4.952 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 5.542 ; 5.413 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 5.158 ; 5.065 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.215 ; 5.090 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.199 ; 5.104 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.372 ; 5.196 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.367 ; 5.202 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.203 ; 5.367 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.836 ; 5.601 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 6.272 ; 6.096 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw2        ; snd_1       ; 7.902 ;       ;       ; 7.829 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.793 ; 7.951 ;       ;
; sw2        ; snd_1       ; 7.637 ;       ;       ; 7.568 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 68.29 MHz ; 68.29 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 5.357 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.401 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.493 ; 0.000                           ;
+--------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                                                           ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.357 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.452     ;
; 5.359 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.450     ;
; 5.396 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.413     ;
; 5.398 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.411     ;
; 5.411 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.398     ;
; 5.450 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.359     ;
; 5.459 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.350     ;
; 5.483 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.326     ;
; 5.485 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.324     ;
; 5.498 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.311     ;
; 5.522 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.287     ;
; 5.524 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.285     ;
; 5.537 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.272     ;
; 5.576 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.233     ;
; 5.585 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.224     ;
; 5.609 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.200     ;
; 5.611 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.198     ;
; 5.624 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.185     ;
; 5.648 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.161     ;
; 5.650 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.159     ;
; 5.663 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.146     ;
; 5.702 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.107     ;
; 5.711 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.098     ;
; 5.750 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.059     ;
; 5.784 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.025     ;
; 5.786 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 14.023     ;
; 5.838 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.971     ;
; 5.841 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.968     ;
; 5.843 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.966     ;
; 5.886 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.923     ;
; 5.895 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.914     ;
; 5.943 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.866     ;
; 6.012 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.809     ;
; 6.014 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.807     ;
; 6.039 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.770     ;
; 6.041 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.768     ;
; 6.066 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.755     ;
; 6.093 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.716     ;
; 6.114 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.707     ;
; 6.141 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.113     ; 13.668     ;
; 6.229 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.582     ;
; 6.235 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.576     ;
; 6.268 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.543     ;
; 6.274 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.537     ;
; 6.355 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.456     ;
; 6.361 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.450     ;
; 6.368 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.453     ;
; 6.370 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.451     ;
; 6.394 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.417     ;
; 6.400 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.411     ;
; 6.412 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.409     ;
; 6.414 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.407     ;
; 6.422 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.399     ;
; 6.466 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.355     ;
; 6.470 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.351     ;
; 6.481 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.330     ;
; 6.487 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.324     ;
; 6.514 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.307     ;
; 6.518 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.303     ;
; 6.520 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.291     ;
; 6.520 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.301     ;
; 6.526 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.285     ;
; 6.572 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.249     ;
; 6.620 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.201     ;
; 6.656 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.155     ;
; 6.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.149     ;
; 6.713 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.098     ;
; 6.719 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 13.092     ;
; 6.754 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.067     ;
; 6.756 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.065     ;
; 6.808 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 13.013     ;
; 6.856 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.965     ;
; 6.880 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.941     ;
; 6.882 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.939     ;
; 6.884 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.099     ; 12.939     ;
; 6.888 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.923     ;
; 6.890 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.099     ; 12.933     ;
; 6.911 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.900     ;
; 6.912 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.899     ;
; 6.917 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.894     ;
; 6.919 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.902     ;
; 6.921 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.900     ;
; 6.927 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.884     ;
; 6.934 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.887     ;
; 6.951 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.860     ;
; 6.973 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.848     ;
; 6.982 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.839     ;
; 7.006 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.815     ;
; 7.008 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.813     ;
; 7.014 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.797     ;
; 7.021 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.800     ;
; 7.038 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.773     ;
; 7.045 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.776     ;
; 7.047 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.774     ;
; 7.053 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.758     ;
; 7.060 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.761     ;
; 7.077 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.111     ; 12.734     ;
; 7.099 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.722     ;
; 7.108 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.713     ;
; 7.132 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.101     ; 12.689     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.SUSTAIN              ; adsr32:adsr1|state.SUSTAIN              ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; pwm8dac1:dac2|cnt[0]                    ; pwm8dac1:dac2|cnt[0]                    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.456 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.723      ;
; 0.459 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.727      ;
; 0.464 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.732      ;
; 0.466 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.734      ;
; 0.470 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.737      ;
; 0.472 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.740      ;
; 0.478 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.747      ;
; 0.482 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.749      ;
; 0.486 ; reg7:S1reg|data_out[2]                  ; adsr32:adsr1|sout[27]                   ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.755      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.761      ;
; 0.519 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.787      ;
; 0.521 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.789      ;
; 0.523 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 2.980      ;
; 0.528 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.796      ;
; 0.529 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 2.989      ;
; 0.539 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 2.996      ;
; 0.539 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 2.999      ;
; 0.540 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 2.997      ;
; 0.545 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.002      ;
; 0.545 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.002      ;
; 0.545 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.005      ;
; 0.546 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.006      ;
; 0.547 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.004      ;
; 0.547 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.003      ;
; 0.551 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.011      ;
; 0.553 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.013      ;
; 0.555 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.015      ;
; 0.555 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.015      ;
; 0.556 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.016      ;
; 0.561 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.018      ;
; 0.561 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.021      ;
; 0.562 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.019      ;
; 0.563 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.019      ;
; 0.563 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.023      ;
; 0.564 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.020      ;
; 0.567 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.024      ;
; 0.569 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.025      ;
; 0.569 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.026      ;
; 0.571 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.031      ;
; 0.571 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.027      ;
; 0.572 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.029      ;
; 0.572 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.032      ;
; 0.573 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.030      ;
; 0.577 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.037      ;
; 0.578 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.038      ;
; 0.579 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.039      ;
; 0.579 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.039      ;
; 0.580 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.037      ;
; 0.583 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.040      ;
; 0.586 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.046      ;
; 0.588 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.048      ;
; 0.589 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.049      ;
; 0.594 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.051      ;
; 0.595 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.052      ;
; 0.596 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.052      ;
; 0.596 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.056      ;
; 0.597 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.053      ;
; 0.599 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.056      ;
; 0.600 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.057      ;
; 0.602 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.059      ;
; 0.604 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.064      ;
; 0.604 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.261      ; 3.060      ;
; 0.605 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.062      ;
; 0.605 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.065      ;
; 0.607 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 2.262      ; 3.064      ;
; 0.608 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.875      ;
; 0.608 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.875      ;
; 0.611 ; note_pitch2dds:transl1|ADDER_sum[17]    ; note_pitch2dds:transl1|ADDER[9]         ; clk50M       ; clk50M      ; 0.000        ; 0.075      ; 0.881      ;
; 0.612 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 2.265      ; 3.072      ;
; 0.614 ; reg7:S1reg|data_out[1]                  ; adsr32:adsr1|sout[26]                   ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.883      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.493 ; 9.875        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.733 ; 10.115       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[18]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE                       ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[19]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                             ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                             ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                             ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[0]                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[1]                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[11]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[12]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[13]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[10]                    ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[11]                    ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[12]                    ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[13]                    ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[1]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[2]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[3]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[4]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[5]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[6]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[7]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[8]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[9]                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[0]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[1]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[2]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[3]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[4]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[5]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[6]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[7]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[0]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[1]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[2]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[3]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[4]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[5]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[6]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[7]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_accumulator[8]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[0]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[1]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[2]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[5]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[6]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_noise|PWM_add[7]                    ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_vco|PWM_out                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[8]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[10]                        ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[2]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[3]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[5]                         ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.135 ; 4.208 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.616 ; 2.890 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 5.984 ; 6.158 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.495 ; 2.744 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 6.038 ; 6.459 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -3.417 ; -3.493 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.889 ; -2.128 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -1.833 ; -2.038 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.471 ; -1.618 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -1.707 ; -2.003 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.323 ; 6.964 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.323 ; 6.964 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.464 ; 6.185 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.114 ; 5.879 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.916 ; 6.702 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.321 ; 6.063 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.691 ; 6.456 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 6.429 ; 6.063 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.621 ; 5.311 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.622 ; 5.322 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.322 ; 5.622 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.114 ; 5.641 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 6.503 ; 6.129 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 4.763 ; 4.530 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.598 ; 5.274 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 5.135 ; 4.822 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 4.763 ; 4.530 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 5.214 ; 4.938 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 4.830 ; 4.630 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 4.899 ; 4.650 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 4.878 ; 4.665 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.050 ; 4.750 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.049 ; 4.760 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 4.760 ; 5.050 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.525 ; 5.070 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 5.884 ; 5.520 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.275 ; 7.268 ;       ;
; sw2        ; snd_1       ; 7.320 ;       ;       ; 7.108 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.008 ; 6.998 ;       ;
; sw2        ; snd_1       ; 7.057 ;       ;       ; 6.852 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 9.846 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.047 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.350 ; 0.000                           ;
+--------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                                                            ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.846  ; ds8dac1:dac1_vco|PWM_accumulator[8]                       ; ds8dac1:dac1_vco|PWM_out             ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.464      ;
; 9.869  ; ds8dac1:dac1_noise|PWM_accumulator[8]                     ; ds8dac1:dac1_noise|PWM_out           ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.441      ;
; 13.026 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.818      ;
; 13.028 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.816      ;
; 13.054 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.790      ;
; 13.090 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.754      ;
; 13.092 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.752      ;
; 13.094 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.750      ;
; 13.096 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.748      ;
; 13.118 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.726      ;
; 13.119 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.725      ;
; 13.122 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.722      ;
; 13.158 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.686      ;
; 13.160 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.684      ;
; 13.162 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.682      ;
; 13.164 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.680      ;
; 13.183 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.661      ;
; 13.186 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.658      ;
; 13.187 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.657      ;
; 13.190 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.654      ;
; 13.226 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.618      ;
; 13.228 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.616      ;
; 13.230 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.614      ;
; 13.232 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.612      ;
; 13.251 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.593      ;
; 13.254 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.590      ;
; 13.255 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.589      ;
; 13.258 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.586      ;
; 13.319 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.525      ;
; 13.323 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.521      ;
; 13.357 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.487      ;
; 13.359 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.485      ;
; 13.385 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.459      ;
; 13.417 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.427      ;
; 13.418 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.428      ;
; 13.419 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.425      ;
; 13.445 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.399      ;
; 13.450 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.394      ;
; 13.462 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.389      ;
; 13.464 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.387      ;
; 13.482 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.364      ;
; 13.484 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.362      ;
; 13.486 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.360      ;
; 13.490 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.361      ;
; 13.501 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.350      ;
; 13.503 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.348      ;
; 13.510 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.063     ; 6.334      ;
; 13.529 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.322      ;
; 13.548 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.298      ;
; 13.550 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.296      ;
; 13.552 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.294      ;
; 13.554 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.292      ;
; 13.555 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.296      ;
; 13.565 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.286      ;
; 13.567 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.284      ;
; 13.569 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.282      ;
; 13.571 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.280      ;
; 13.593 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.258      ;
; 13.594 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.257      ;
; 13.597 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.254      ;
; 13.616 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.230      ;
; 13.618 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.228      ;
; 13.620 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.226      ;
; 13.622 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.224      ;
; 13.633 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.218      ;
; 13.635 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.216      ;
; 13.637 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.214      ;
; 13.639 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.212      ;
; 13.658 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.193      ;
; 13.661 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.190      ;
; 13.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.189      ;
; 13.665 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.186      ;
; 13.684 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.162      ;
; 13.688 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.158      ;
; 13.701 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.150      ;
; 13.703 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.148      ;
; 13.705 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.146      ;
; 13.707 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.144      ;
; 13.726 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.125      ;
; 13.729 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.122      ;
; 13.730 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.121      ;
; 13.733 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.113      ;
; 13.733 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.118      ;
; 13.749 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.097      ;
; 13.769 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.082      ;
; 13.771 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.080      ;
; 13.773 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.078      ;
; 13.775 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.076      ;
; 13.794 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.057      ;
; 13.797 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.049      ;
; 13.797 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.054      ;
; 13.798 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.053      ;
; 13.801 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.045      ;
; 13.801 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.050      ;
; 13.809 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.037      ;
; 13.815 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.031      ;
; 13.837 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.014      ;
; 13.838 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.061     ; 6.008      ;
; 13.839 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.012      ;
; 13.841 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.056     ; 6.010      ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.047 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.431      ;
; 0.048 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.432      ;
; 0.049 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.433      ;
; 0.049 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.433      ;
; 0.049 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.433      ;
; 0.050 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.434      ;
; 0.050 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.434      ;
; 0.050 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.434      ;
; 0.051 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.433      ;
; 0.053 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.435      ;
; 0.053 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.435      ;
; 0.053 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.435      ;
; 0.056 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.440      ;
; 0.058 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.442      ;
; 0.058 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.442      ;
; 0.058 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.442      ;
; 0.058 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.442      ;
; 0.060 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.444      ;
; 0.060 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.444      ;
; 0.060 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.444      ;
; 0.060 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.444      ;
; 0.062 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.446      ;
; 0.062 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.446      ;
; 0.062 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.446      ;
; 0.062 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.446      ;
; 0.063 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.447      ;
; 0.065 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.449      ;
; 0.065 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.449      ;
; 0.066 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.450      ;
; 0.066 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.448      ;
; 0.066 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.450      ;
; 0.066 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.450      ;
; 0.067 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.451      ;
; 0.069 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.451      ;
; 0.069 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.451      ;
; 0.070 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.298      ; 1.452      ;
; 0.071 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.455      ;
; 0.073 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.457      ;
; 0.073 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.457      ;
; 0.074 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.458      ;
; 0.074 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.458      ;
; 0.075 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.459      ;
; 0.075 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.459      ;
; 0.075 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.459      ;
; 0.075 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.459      ;
; 0.075 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.459      ;
; 0.076 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.460      ;
; 0.076 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.460      ;
; 0.077 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.461      ;
; 0.078 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.462      ;
; 0.078 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.462      ;
; 0.079 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.463      ;
; 0.088 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.472      ;
; 0.091 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.475      ;
; 0.091 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.475      ;
; 0.092 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.300      ; 1.476      ;
; 0.186 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm8dac1:dac2|cnt[0]                    ; pwm8dac1:dac2|cnt[0]                    ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.SUSTAIN              ; adsr32:adsr1|state.SUSTAIN              ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.202 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; reg7:S1reg|data_out[2]                  ; adsr32:adsr1|sout[27]                   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.329      ;
; 0.221 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.342      ;
; 0.223 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.344      ;
; 0.242 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.362      ;
; 0.258 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.378      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 9.350 ; 9.566        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_noise|PWM_out                                ;
; 9.350 ; 9.566        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_vco|PWM_out                                  ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                       ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; ds8dac1:dac1_vco|PWM_add[0]                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; ds8dac1:dac1_vco|PWM_add[5]                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; ds8dac1:dac1_vco|PWM_add[7]                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|MSB[0]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|MSB[1]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|MSB[2]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|MSB[3]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|MSB[4]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[0]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[1]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[2]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[3]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[4]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[5]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte2[6]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000010                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[0]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[10]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[11]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[12]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[1]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[2]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[3]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[4]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[5]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[6]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[7]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[8]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[9]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[10]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[11]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[12]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[13]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[14]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[15]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[16]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[17]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[18]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[19]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[20]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[21]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[22]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[23]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[8]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[9]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[0]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[1]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[2]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[3]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[4]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[5]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[6]                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[0]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:A1reg|data_out[8]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[10]                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[2]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[3]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[5]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[7]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[8]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[9]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[0]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|data_out[4]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|data_out[6]                                    ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                                     ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.303 ; 2.875 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 1.525 ; 1.826 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 2.903 ; 3.177 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 1.454 ; 1.761 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 2.989 ; 3.258 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -1.929 ; -2.502 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.157 ; -1.440 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -0.913 ; -1.211 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.929 ; -1.228 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -0.849 ; -1.150 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 3.449 ; 3.579 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.449 ; 3.579 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 3.102 ; 3.138 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.931 ; 2.939 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.309 ; 3.387 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 3.027 ; 3.058 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 3.204 ; 3.259 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 3.036 ; 3.118 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.680 ; 2.818 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 2.680 ; 2.807 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.807 ; 2.679 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 3.284 ; 3.440 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 3.509 ; 3.689 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.216 ; 2.321 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.593 ; 2.775 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.380 ; 2.516 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.216 ; 2.321 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.441 ; 2.583 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.267 ; 2.378 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.298 ; 2.413 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.299 ; 2.423 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.398 ; 2.531 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 2.393 ; 2.516 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.515 ; 2.393 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.993 ; 3.144 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 3.198 ; 3.370 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.887 ; 4.510 ;       ;
; sw2        ; snd_1       ; 3.698 ;       ;       ; 4.188 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw2        ; snd_1       ; 3.586 ;       ;       ; 4.073 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.121 ; 0.047 ; N/A      ; N/A     ; 9.350               ;
;  clk50M          ; 4.121 ; 0.047 ; N/A      ; N/A     ; 9.350               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.720 ; 4.942 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.991 ; 3.176 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 6.552 ; 6.677 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.859 ; 3.030 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 6.704 ; 6.961 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -1.929 ; -2.502 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.157 ; -1.440 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -0.913 ; -1.211 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.929 ; -1.228 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -0.849 ; -1.150 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.799 ; 7.607 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.799 ; 7.607 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.939 ; 6.689 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.550 ; 6.341 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.407 ; 7.293 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.824 ; 6.617 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.164 ; 7.040 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 6.872 ; 6.610 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.991 ; 5.809 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.983 ; 5.814 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.814 ; 5.983 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.471 ; 6.227 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 6.946 ; 6.766 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.216 ; 2.321 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.593 ; 2.775 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.380 ; 2.516 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.216 ; 2.321 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.441 ; 2.583 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.267 ; 2.378 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.298 ; 2.413 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.299 ; 2.423 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.398 ; 2.531 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 2.393 ; 2.516 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.515 ; 2.393 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.993 ; 3.144 ; Fall       ; clk50M          ;
; snd_1     ; clk50M     ; 3.198 ; 3.370 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw2        ; snd_1       ; 7.902 ;       ;       ; 7.829 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw2        ; snd_1       ; 3.586 ;       ;       ; 4.073 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; snd_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1010560  ; 0        ; 2        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1010560  ; 0        ; 2        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File snare.qip not found
    Info (125063): set_global_assignment -name QIP_FILE snare.qip
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Sun Apr 19 23:05:22 2015
Info: Command: quartus_sta VitaPolyOne -c VitaPolyOne
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.121         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.465         0.000 clk50M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.357         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.493         0.000 clk50M 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 9.846
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.846         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.047         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.350         0.000 clk50M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Sun Apr 19 23:05:27 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


