CHIP_FAMILY_RS300,VAR_0
CHIP_FAMILY_RS400,VAR_1
CHIP_FAMILY_RS480,VAR_2
CLOCK_CNTL_INDEX,VAR_3
HTOTAL_CNTL,VAR_4
INPLL,FUNC_0
IS_R300_VARIANT,FUNC_1
OUTPLL,FUNC_2
OUTPLLP,FUNC_3
OUTREGP,FUNC_4
PPLL_ATOMIC_UPDATE_EN,VAR_5
PPLL_ATOMIC_UPDATE_R,VAR_6
PPLL_ATOMIC_UPDATE_W,VAR_7
PPLL_CNTL,VAR_8
PPLL_DIV_3,VAR_9
PPLL_DIV_SEL_MASK,VAR_10
PPLL_FB3_DIV_MASK,VAR_11
PPLL_POST3_DIV_MASK,VAR_12
PPLL_REF_DIV,VAR_13
PPLL_REF_DIV_MASK,VAR_14
PPLL_RESET,VAR_15
PPLL_SLEEP,VAR_16
PPLL_VGA_ATOMIC_UPDATE_EN,VAR_17
R300_PPLL_REF_DIV_ACC_MASK,VAR_18
R300_PPLL_REF_DIV_ACC_SHIFT,VAR_19
VCLK_ECP_CNTL,VAR_20
VCLK_SRC_SEL_CPUCLK,VAR_21
VCLK_SRC_SEL_MASK,VAR_22
VCLK_SRC_SEL_PPLLCLK,VAR_23
radeon_fifo_wait,FUNC_5
radeon_msleep,FUNC_6
radeon_pll_errata_after_data,FUNC_7
radeon_pll_errata_after_index,FUNC_8
radeon_write_pll_regs,FUNC_9
rinfo,VAR_24
mode,VAR_25
i,VAR_26
