TimeQuest Timing Analyzer report for DE0_NANO
Wed Aug 24 12:52:38 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 23. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 31. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; DE0_NANO                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE0_NANO.SDC  ; OK     ; Wed Aug 24 12:52:35 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 307.13 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; 16.744 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.360 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.591 ; 0.000                          ;
+----------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.744 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.189      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.774 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.159      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.799 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.134      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.825 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.108      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.904 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.029      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.907 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.026      ;
; 16.921 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.476     ; 2.598      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.937 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.996      ;
; 16.969 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.476     ; 2.550      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.040 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.893      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.879      ;
; 17.054 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.476     ; 2.465      ;
; 17.107 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.476     ; 2.412      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.164 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.769      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.190 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.743      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.360 ; slow_clock_divider_counter            ; slow_clock_divider_counter            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.580      ;
; 0.382 ; slow_clock~reg0                       ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; uart:i_uart|uart_clock                ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.386 ; uart:i_uart|clock_divider_counter[16] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.605      ;
; 0.557 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.781      ;
; 0.574 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.793      ;
; 0.582 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.801      ;
; 0.756 ; slow_clock_divider_counter            ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.324     ; 0.589      ;
; 0.832 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.054      ;
; 0.846 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.070      ;
; 0.861 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.082      ;
; 0.942 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.943 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.162      ;
; 0.943 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.164      ;
; 0.958 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.177      ;
; 0.959 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.178      ;
; 0.960 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.179      ;
; 0.960 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.179      ;
; 0.960 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.179      ;
; 0.961 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.180      ;
; 0.961 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.180      ;
; 0.961 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.181      ;
; 0.962 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.182      ;
; 0.973 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.194      ;
; 1.054 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.273      ;
; 1.054 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.273      ;
; 1.054 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.273      ;
; 1.054 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.273      ;
; 1.054 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.273      ;
; 1.055 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.274      ;
; 1.056 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.057 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.276      ;
; 1.070 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.289      ;
; 1.071 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.290      ;
; 1.072 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.291      ;
; 1.072 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.291      ;
; 1.072 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.291      ;
; 1.073 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.292      ;
; 1.073 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.292      ;
; 1.074 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.293      ;
; 1.074 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.293      ;
; 1.075 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.294      ;
; 1.085 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.304      ;
; 1.087 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.306      ;
; 1.166 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.385      ;
; 1.166 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.385      ;
; 1.166 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.385      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 340.83 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 17.066 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.320 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.585 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.066 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.873      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.079 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.860      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.103 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.836      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.134 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.805      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.194 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.745      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.202 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.737      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.231 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.708      ;
; 17.237 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.400     ; 2.358      ;
; 17.321 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.400     ; 2.274      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.327 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.612      ;
; 17.352 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.400     ; 2.243      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.490      ;
; 17.449 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.400     ; 2.146      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.456 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.483      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
; 17.465 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.474      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; slow_clock_divider_counter            ; slow_clock_divider_counter            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.333 ; slow_clock~reg0                       ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; uart:i_uart|uart_clock                ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; uart:i_uart|clock_divider_counter[16] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.541      ;
; 0.498 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.499 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.700      ;
; 0.502 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.703      ;
; 0.504 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.704      ;
; 0.515 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.715      ;
; 0.519 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.719      ;
; 0.650 ; slow_clock_divider_counter            ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.265     ; 0.529      ;
; 0.742 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.742 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.742 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.743 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.944      ;
; 0.744 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.944      ;
; 0.747 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.947      ;
; 0.747 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.947      ;
; 0.751 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.951      ;
; 0.751 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.951      ;
; 0.751 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.951      ;
; 0.752 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.952      ;
; 0.752 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.952      ;
; 0.752 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.952      ;
; 0.753 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.953      ;
; 0.758 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.958      ;
; 0.758 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.958      ;
; 0.758 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.958      ;
; 0.759 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.959      ;
; 0.760 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.960      ;
; 0.764 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.964      ;
; 0.771 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.971      ;
; 0.831 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.031      ;
; 0.831 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.031      ;
; 0.831 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.031      ;
; 0.832 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.033      ;
; 0.833 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.033      ;
; 0.836 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.036      ;
; 0.838 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.038      ;
; 0.838 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.038      ;
; 0.838 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.038      ;
; 0.839 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.039      ;
; 0.840 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.040      ;
; 0.840 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.040      ;
; 0.843 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.043      ;
; 0.847 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.047      ;
; 0.847 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.049      ;
; 0.854 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.054      ;
; 0.854 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.054      ;
; 0.855 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.055      ;
; 0.855 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.055      ;
; 0.855 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.055      ;
; 0.856 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.056      ;
; 0.860 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.060      ;
; 0.867 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.067      ;
; 0.927 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.127      ;
; 0.927 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.127      ;
; 0.927 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.127      ;
; 0.928 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.128      ;
; 0.929 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.129      ;
; 0.932 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.132      ;
; 0.934 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.134      ;
; 0.934 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.134      ;
; 0.934 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.134      ;
; 0.935 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.135      ;
; 0.936 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.136      ;
; 0.939 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.139      ;
; 0.943 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.143      ;
; 0.943 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.143      ;
; 0.944 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.144      ;
; 0.950 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.150      ;
; 0.950 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.150      ;
; 0.951 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.151      ;
; 0.951 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.151      ;
; 0.951 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.151      ;
; 0.956 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.156      ;
; 0.963 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.163      ;
; 1.023 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.223      ;
; 1.023 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.223      ;
; 1.023 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.223      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 18.208 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.193 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.273 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.742      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.217 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.734      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.232 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.719      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.243 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.707      ;
; 18.286 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.269     ; 1.432      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.656      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.302 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.648      ;
; 18.306 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.269     ; 1.412      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.307 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.644      ;
; 18.361 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.269     ; 1.357      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.373 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.578      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.375 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.575      ;
; 18.382 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.269     ; 1.336      ;
; 18.427 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.269     ; 1.291      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.436 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.514      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.503      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
; 18.460 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.491      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; slow_clock_divider_counter            ; slow_clock_divider_counter            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; slow_clock~reg0                       ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; uart:i_uart|uart_clock                ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; uart:i_uart|clock_divider_counter[16] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.322      ;
; 0.296 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.307 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.407 ; slow_clock_divider_counter            ; slow_clock~reg0                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.177     ; 0.314      ;
; 0.444 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.565      ;
; 0.446 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.568      ;
; 0.455 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.588      ;
; 0.507 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.634      ;
; 0.521 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.531 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.654      ;
; 0.573 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.696      ;
; 0.576 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.698      ;
; 0.577 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.697      ;
; 0.578 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.699      ;
; 0.578 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.699      ;
; 0.578 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.699      ;
; 0.580 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.587 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.711      ;
; 0.591 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.712      ;
; 0.591 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.713      ;
; 0.597 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.720      ;
; 0.639 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.760      ;
; 0.640 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.761      ;
; 0.641 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.762      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.744 ; 0.193 ; N/A      ; N/A     ; 9.273               ;
;  CLOCK_50        ; 16.744 ; 0.193 ; N/A      ; N/A     ; 9.273               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TX    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_GND   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slow_clock ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; KEY[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; UART_TX    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; UART_GND   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; slow_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; UART_TX    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; UART_GND   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; slow_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TX    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_GND   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; slow_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 463      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 463      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+----------------------------------------------------------+
; Clock Status Summary                                     ;
+------------------------+----------+------+---------------+
; Target                 ; Clock    ; Type ; Status        ;
+------------------------+----------+------+---------------+
; CLOCK_50               ; CLOCK_50 ; Base ; Constrained   ;
; slow_clock~reg0        ;          ; Base ; Unconstrained ;
; uart:i_uart|uart_clock ;          ; Base ; Unconstrained ;
+------------------------+----------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slow_clock  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slow_clock  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Wed Aug 24 12:52:34 2016
Info: Command: quartus_sta DE0_NANO -c DE0_NANO
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DE0_NANO.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: slow_clock~reg0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fetch:i_fetch|reset is being clocked by slow_clock~reg0
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|uart_continue is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.744               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.591               0.000 CLOCK_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: slow_clock~reg0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fetch:i_fetch|reset is being clocked by slow_clock~reg0
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|uart_continue is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.066               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.585               0.000 CLOCK_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: slow_clock~reg0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fetch:i_fetch|reset is being clocked by slow_clock~reg0
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|uart_continue is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.208               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.273               0.000 CLOCK_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1281 megabytes
    Info: Processing ended: Wed Aug 24 12:52:38 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


