<html><title>AMD64</title><body>&#10;<p> &#10; &#10; &#10;<b>AMD64</b>, <b>x64</b> ou <b>x86&shy;64</b>, em inform&aacute;tica, &eacute; o nome gen&eacute;rico dado &agrave; fam&iacute;lia (arquitetura) de <a href="http://en.wikipedia.org/wiki/Processador" id="w">processadores</a> baseados na tecnologia de <a href="http://en.wikipedia.org/wiki/64_bit" id="w">64 bit</a>, utilizada pelos processadores da <a href="http://en.wikipedia.org/wiki/AMD" id="w">AMD</a> e da <a href="http://en.wikipedia.org/wiki/Intel" id="w">Intel</a>. &Eacute; um superconjunto da arquitetura x86. Portanto, processadores x86&shy;64 podem executar programas x86 (x86&shy;80) de 32&shy;bit ou 16&shy;bit sem perder a velocidade ou compatibilidade, e apoiar novos programas escritos em um alargado conjunto de instru&ccedil;&otilde;es, que inclui um espa&ccedil;o alocado de endere&ccedil;amento de 64&shy;bit e outras capacidades. </p>&#10;<p>A arquitetura &eacute; chamada <i>x64</i> por uma quest&atilde;o de similaridade com a arquitetura <a href="http://en.wikipedia.org/wiki/X86" id="w">x86</a>, e essa por sua vez &eacute; denominada assim pois os primeiros processadores desta fam&iacute;lia eram identificados somente por n&uacute;meros terminados com a sequ&ecirc;ncia &#34&semi;86&#34&semi;: o <a href="http://en.wikipedia.org/wiki/Intel_8086" id="w">8086</a>, o <a href="http://en.wikipedia.org/wiki/Intel_80186" id="w">80186</a>, o <a href="http://en.wikipedia.org/wiki/Intel_80286" id="w">80286</a>, o <a href="http://en.wikipedia.org/wiki/Intel_80386" id="w">80386</a> e o <a href="http://en.wikipedia.org/wiki/Intel_80486" id="w">80486</a>. Como n&atilde;o se pode ter uma marca registrada sobre n&uacute;meros, a Intel e a maior parte de seus competidores,come&ccedil;aram a usar nomes que pudessem ser registrados como marca, como <a href="http://en.wikipedia.org/wiki/Pentium" id="w">Pentium</a>, para as gera&ccedil;&otilde;es de processadores posteriores, mas a antiga nomenclatura tinha forjado um termo para toda a fam&iacute;lia. </p>&#10;<p>O x86&shy;64 foi desenhado pela empresa Advanced Micro Devices (AMD), que o renomeou AMD64. A primeira fam&iacute;lia de processadores para suportar a arquitetura foi a linha AMD K8. Esta foi a primeira vez que qualquer empresa, fora a Intel, fez significativas adi&ccedil;&otilde;es &agrave; arquitetura x86. A intel foi obrigada a seguir o exemplo, introduzindo modifica&ccedil;&otilde;es j&aacute; no Pentium 4. A fam&iacute;lia de processadores NetBurst, inicialmente designada para IA&shy;32 e EM64T e agora chamado Intel 64, &eacute; quase id&ecirc;ntica ao AMD64. x86&shy;64 &eacute; compat&iacute;vel com c&oacute;digos de 32 bits sem afetar o seu desempenho.</p>&#10;<p>Por exemplo, os manuais dos colaboradores dispon&iacute;veis da Intel na arquitetura IA&shy;32 referem&shy;se a IA&shy;32 e IA&shy;64. AMD licenciou seu projeto x86&shy;64 &agrave; Intel, onde &eacute; introduzido no mercado sob o nome de Intel 64 (anteriormente EM64T). O projeto da AMD substituiu tentativas mais adiantadas por Intel de projetar suas pr&oacute;prias extens&otilde;es x86&shy;64, que tinham sido referidas como IA&shy;64. Como Intel licencia &agrave; AMD o direito de usar a arquitetura x86 original (em cima de que x86&shy;64 &eacute; baseado), estas companhias rivais confiam agora em si para o desenvolvimento 64&shy;bit do processador. Isto conduziu a um exemplo da destrui&ccedil;&atilde;o mutuamente assegurada se uma ou outra companhia revoga sua licen&ccedil;a respectiva. Se tal encena&ccedil;&atilde;o ocorrer, AMD estaria desautorizada para produzir todos os processadores x86, e Intel seria autorizado j&aacute; n&atilde;o produzir os processadores x86&shy;64, for&ccedil;ando&shy;a o de volta &agrave; arquitetura x86 de 32 bits agora&shy;obsoleta. Os &uacute;ltimos processadores Intel manufacturado que n&atilde;o usaram o projeto AMD x86&shy;64 eram vers&otilde;es adiantadas do Pentium 4 de n&uacute;cleo Prescott, introduzido em fevereiro de 2004, e modelos Mobile da Intel n&uacute;cleos introduzido at&eacute; janeiro de 2006. </p>&#10;<p>VIA Technologies, outro produtor de processadores x86, tamb&eacute;m inclu&iacute;das instru&ccedil;&otilde;es x86&shy;64 no Isaiah, arquitetura utilizada no VIA Nano. Os termos x86&shy;64 e x64 s&atilde;o usados frequentemente como termos vendedor&shy;neutros em refer&ecirc;ncia coletiva aos processadores x86&shy;64 de toda a companhia. A especifica&ccedil;&atilde;o x86&shy;64 &eacute; distinta da arquitetura de Intel Itanium (anteriormente IA&shy;64), que n&atilde;o &eacute; compat&iacute;vel no n&iacute;vel nativo do grupo de instru&ccedil;&atilde;o com as arquiteturas x86 ou o x86&shy;64. </p>&#10;<a id="Hist%C3%B3ria" name="Hist%C3%B3ria"></a><h2> Hist&oacute;ria </h2>&#10;<p>AMD64 foi criado como uma alternativa para Intel e a Hewlett Packard (HP) ter uma arquitetura IA&shy;64 radical e diferente. Anunciado originalmente como &#34&semi;x86&shy;64&#34&semi; em agosto 2000, a arquitetura foi posicionada por AMD do come&ccedil;o como uma maneira evolucion&aacute;ria de adicionar capacidades de computa&ccedil;&atilde;o 64&shy;bit &agrave; arquitetura x86 existente, em oposi&ccedil;&atilde;o &agrave; da Intel de se criar uma arquitetura 64&shy;bit inteiramente nova com o IA&shy;64. O primeiro processador de AMD64&shy;based, o Opteron(para servidores), foi liberado em abril 2003 e o Athlon 64 (para computadores de mesa &shy; desktops) em setembro.</p>&#10;<a id="Caracter%C3%ADsticas" name="Caracter%C3%ADsticas"></a><h2> Caracter&iacute;sticas </h2>&#10;&#10;<p>A principal caracter&iacute;stica do AMD64 &eacute; a disponibilidade de registros 64&shy;bit de uso geral, ou seja, Rax, rbx etc, opera&ccedil;&otilde;es de n&uacute;mero inteiro 64&shy;bit aritm&eacute;ticas e l&oacute;gicas, e endere&ccedil;os virtuais 64&shy;bit.&#10;Os desenhistas tiveram a oportunidade de fazer outras melhorias tamb&eacute;m. As altera&ccedil;&otilde;es mais significativas s&atilde;o: </p>&#10;&#10;<ul>&#10;<li><b>64&shy;bit inteiro capacidade de:</b> Todos os registros de uso geral (GPRS) s&atilde;o expandidos a partir de 32 bits para 64 bits, e todas as opera&ccedil;&otilde;es aritm&eacute;ticas e l&oacute;gicas, mem&oacute;ria para registro e registro para mem&oacute;ria de opera&ccedil;&otilde;es, etc, podem agora operar diretamente sobre 64&shy;bit inteiros. Adi&ccedil;&otilde;es ao endere&ccedil;o de pilha est&atilde;o sempre em 8 bytes, e ponteiros s&atilde;o 8 bytes de largura.</li></ul> &#10;&#10;<ul>&#10;<li><b>Registros adicionais:</b> Al&eacute;m de aumentar o tamanho dos registros de uso geral, o n&uacute;mero de chamada para fins gerais registos &eacute; aumentada de oito (ou seja, EAX, EBX, ECX, EDX, EBP, ESP, ESI, EDI) em x86&shy;32 a 16 (isto &eacute;, Rax, rbx, rcx, RDX, RBP, RSP, rsi, IDI, R8, R9, R10, R11, R12, R13, R14, R15).&Eacute; conseq&uuml;entemente poss&iacute;vel manter umas vari&aacute;veis mais locais nos registros um pouco do que na pilha, e deixar registos prender alcan&ccedil;ou freq&uuml;entemente constantes&semi; os argumentos para sub&shy;rotinas pequenas e r&aacute;pidas podem igualmente ser passados nos registos em maior medida. Entretanto, AMD64 ainda tem poucos registos do que muitos processadores comuns do RISC (que t&ecirc;m tipicamente 32&shy;64 registros) ou VLIW&shy;como m&aacute;quinas tais como o IA&shy;64 (que tem 128 registros).</li></ul>&#10;&#10;<ul>&#10;<li><b>Registos adicionais do MMX (SSE):</b> Similarmente, o n&uacute;mero de 128 registos do MMX do bocado (usados fluindo instru&ccedil;&otilde;es de SIMD) &eacute; aumentado igualmente de 8 a 16.</li></ul>&#10;&#10;<ul>&#10;<li><b>Espa&ccedil;o de endere&ccedil;o virtual maior:</b> Os modelos do processador atual que executam a arquitetura AMD64 podem endere&ccedil;ar TB at&eacute; 256 (248 ou 281.474.976.710.656 bytes) do espa&ccedil;o de endere&ccedil;o virtual. Este limite pode ser aumentado nas execu&ccedil;&otilde;es futuras a 16 EB (264 ou 18.446.744.073.709.551.616 bytes). Isto &eacute; comparado a apenas 4 GB (232 ou 4.294.967.296 bytes) para x86 de 32 bits. Isto significa que arquivos muito grandes podem ser operados pela cartografia de todo o arquivo para o processo o espa&ccedil;o de endere&ccedil;o (que por vezes &eacute; mais r&aacute;pido do que trabalhar com o arquivo leitura / grava&ccedil;&atilde;o chamadas), em vez de ter de mapear regi&otilde;es do arquivo para dentro e fora do espa&ccedil;o de endere&ccedil;o.</li></ul>&#10;&#10;<ul>&#10;<li><b>Espa&ccedil;o de endere&ccedil;o f&iacute;sico maior:</b> As execu&ccedil;&otilde;es atuais da arquitetura AMD64 podem endere&ccedil;ar at&eacute; 1 TB (240 ou 1.099.511.627.776 bytes) do RAM&semi; a arquitetura permite estender esta ao PB 4 (252 ou 4.503.599.627.370.496 bytes) no futuro (limitado pelo formato da entrada de tabela da p&aacute;gina). Na modalidade do legado, a extens&atilde;o do endere&ccedil;o f&iacute;sico (PAE) &eacute; inclu&iacute;da, enquanto est&aacute; em a maioria de processadores x86 de 32 bits atuais, permitindo o acesso a um m&aacute;ximo de 64 GB (236 ou 68.719.476.736 bytes).</li></ul>&#10;&#10;<ul>&#10;<li><b>Instru&ccedil;&atilde;o ponteiro dados relativos acesso: </b> As instru&ccedil;&otilde;es podem agora refer&ecirc;ncia os dados relativos &agrave; instru&ccedil;&atilde;o ponteiro RIP (registo). Isto faz a posi&ccedil;&atilde;o o c&oacute;digo independente, como &eacute; usado frequentemente em bibliotecas compartilhadas e em c&oacute;digo carregados no tempo de execu&ccedil;&atilde;o, mais eficiente.</li></ul>&#10;&#10;<ul>&#10;<li><b>Instru&ccedil;&otilde;es SSE:</b> A original arquitetura AMD64 aprovados da Intel SSE e SSE2 como n&uacute;cleo instru&ccedil;&otilde;es. As instru&ccedil;&otilde;es SSE3 foram adicionadas em abril 2005. SSE2 substitui x86 a instru&ccedil;&atilde;o set precis&atilde;o do bocado de s IEEE 80 com a escolha de uma ou outra matem&aacute;tica flutuante de 32 bits ou 64&shy;bit de IEEE. Isto fornece as opera&ccedil;&otilde;es de v&iacute;rgula flutuante compat&iacute;veis com muitos outros processadores centrais modernos. As instru&ccedil;&otilde;es SSE e SSE2 foram estendidas igualmente para operar sobre os oito registos novos do MMX. SSE e SSE2 est&atilde;o dispon&iacute;veis na modalidade de 32 bits nos processadores x86 modernos&semi;entretanto, se s&atilde;o usado em programas de 32 bits, aqueles programas trabalhar&aacute; somente em sistemas com processadores que t&ecirc;m a caracter&iacute;stica. Esta n&atilde;o &eacute; uma edi&ccedil;&atilde;o em programas 64&shy;bit, porque todos os processadores AMD64 t&ecirc;m SSE e SSE2, assim que usar as instru&ccedil;&otilde;es SSE e SSE2 em vez das instru&ccedil;&otilde;es x86 n&atilde;o reduz o jogo das m&aacute;quinas em que os programas x64 podem ser funcionados. SSE e SSE2 s&atilde;o geralmente mais r&aacute;pidos do que, e duplicam a maioria das caracter&iacute;sticas das instru&ccedil;&otilde;es x86 tradicionais, de MMX, e de 3DNow!.</li></ul>&#10;&#10;<ul>&#10;<li><b>N&atilde;o Executa&shy;bit:</b> A &#34&semi;NX&#34&semi; bit (63 bits da p&aacute;gina tabela entrada) permite que o sistema operativo para especificar que p&aacute;ginas de espa&ccedil;o de endere&ccedil;o virtual podem conter c&oacute;digos execut&aacute;veis e que n&atilde;o pode. Uma tentativa para executar c&oacute;digo a partir de uma p&aacute;gina etiquetou o &#34&semi;n&atilde;o executar&#34&semi; ir&aacute; resultar em uma viola&ccedil;&atilde;o de acesso &agrave; mem&oacute;ria, semelhante a uma tentativa de escrever para uma mem&oacute;ria ROM. Isto deve tornar mais dif&iacute;cil, para um c&oacute;digo malicioso, assumir o controle do sistema atrav&eacute;s de ataques de &#34&semi;buffer overflow&#34&semi; ou &#34&semi;desmarcado tamp&atilde;o&#34&semi;. A mesma funcionalidade est&aacute; dispon&iacute;vel em processadores x86 desde o 80286 como um atributo dos descritores de segmento, no entanto, isso s&oacute; funciona em um segmento inteiro de uma vez. Segmentado tratar, desde h&aacute; muito, considerado um modo de funcionamento obsoleto, e todos os sistemas operacionais no PC actual efeito contornar isso, a defini&ccedil;&atilde;o de todos os segmentos para um endere&ccedil;o base de 0 e um tamanho de 4 GB (4.294.967.296 bytes). AMD x86 foi o primeiro fornecedor a implementar fam&iacute;lia n&atilde;o&shy;linear executar no modo de abordar.O recurso tamb&eacute;m est&aacute; dispon&iacute;vel no modo legado sobre processadores AMD64, e os recentes processadores Intel x86, quando PAE &eacute; utilizado.</li></ul>&#10;&#10;<ul>&#10;<li><b>Remo&ccedil;&atilde;o das caracter&iacute;sticas mais velhos:</b> Uma s&eacute;rie de &#34&semi;sistema de programa&ccedil;&atilde;o&#34&semi; caracter&iacute;sticas da arquitectura x86 n&atilde;o s&atilde;o utilizados nos modernos sistemas operativos e n&atilde;o est&atilde;o dispon&iacute;veis em AMD64 em longas (64&shy;bit e compatibilidade) modalidade. Estes incluem endere&ccedil;amento segmentado (embora a FS e GS segmentos s&atilde;o mantidas em forma vestigial extra para utiliza&ccedil;&atilde;o como base ponteiros para estruturas do sistema operacional), a tarefa estado mudar mecanismo e modo virtual 8086. Estas caracter&iacute;sticas fazem do curso continuem a ser totalmente implementado em &#34&semi;legacy mode&#34&semi;, permitindo assim a correr estes processadores 32&shy;bit e 16&shy;bit sistemas operacionais sem modifica&ccedil;&atilde;o.</li></ul>&#10;<a id="Detalhes_do_espa%C3%A7o_de_endere%C3%A7o_virtual" name="Detalhes_do_espa%C3%A7o_de_endere%C3%A7o_virtual"></a><h2> Detalhes do espa&ccedil;o de endere&ccedil;o virtual </h2>&#10;<p>Embora endere&ccedil;os virtuais s&atilde;o 64 bits de largura de 64 bits modo, os actuais implementa&ccedil;&otilde;es (e quaisquer fichas de ser conhecido no planeamento fases) n&atilde;o permitir que todo o espa&ccedil;o de endere&ccedil;o virtual 16 EB (18.446.744.073.709.551.616 bytes) a ser utilizado.A maioria dos sistemas operativos e aplica&ccedil;&otilde;es que n&atilde;o necessitam de tal abordar um grande espa&ccedil;o para o futuro previs&iacute;vel (por exemplo, o Windows implementa&ccedil;&otilde;es AMD64 s&atilde;o apenas para preencher 16 TB (17.592.186.044.416 bytes), ou 44 bits&#39&semi; vale), de forma ampla implementa&ccedil;&atilde;o desses endere&ccedil;os virtuais simplesmente aumentar a complexidade e os custos de tradu&ccedil;&atilde;o de endere&ccedil;o, sem real benef&iacute;cio. AMD, por isso, decidiu que, nas primeiras implementa&ccedil;&otilde;es da arquitetura, apenas os 48 bits menos significativos de um endere&ccedil;o virtual seria efectivamente utilizado no endere&ccedil;o tradu&ccedil;&atilde;o (p&aacute;gina tabela lookup). No entanto, 48 por 63 bits de qualquer endere&ccedil;o virtual deve ser c&oacute;pias de 47 bits (em uma maneira similar a assinar extens&atilde;o), ou o processador ir&aacute; levantar uma exce&ccedil;&atilde;o.Endere&ccedil;os conformes a esta regra s&atilde;o referidos como &#34&semi;forma can&ocirc;nica.&#34&semi; &#10;Forma can&ocirc;nica executar endere&ccedil;os de 0 a 00007FFF FFFFFFFF &raquo;e, a partir FFFF8000&raquo; 00000000 atrav&eacute;s FFFFFFFF FFFFFFFF &raquo;, para um total de 256 TB (281.474.976.710.656 bytes) de espa&ccedil;o utiliz&aacute;vel endere&ccedil;o virtual. </p>&#10;<p>Este &#34&semi;equ&iacute;voco&#34&semi; permite uma importante caracter&iacute;stica para mais tarde escalabilidade para true 64&shy;bit abordando: muitos sistemas operacionais (incluindo, mas n&atilde;o se limitando a, o Windows NT fam&iacute;lia) ter a maior meia&shy;endere&ccedil;ado do espa&ccedil;o de endere&ccedil;amento (denominado espa&ccedil;o do n&uacute;cleo) para si mesmos e deixar a menor meia&shy;endere&ccedil;ado (user space) para aplica&ccedil;&atilde;o c&oacute;digo de modo usu&aacute;rio empilhamentos, escombreiras, dados e outras regi&otilde;es. O &#34&semi;endere&ccedil;o can&ocirc;nico&#34&semi; design garante que todos os AMD64 compat&iacute;vel execu&ccedil;&atilde;o tem, na verdade, duas metades de mem&oacute;ria: a metade inferior come&ccedil;a a 00000000 e 00000000 &raquo; cresce para cima &#34&semi;, como endere&ccedil;o virtual mais bits se tornarem dispon&iacute;veis, enquanto a maior metade &eacute;&#34&semi; encaixado &#34&semi; para o in&iacute;cio do espa&ccedil;o de endere&ccedil;amento e cresce para baixo. Al&eacute;m disso, fixa o conte&uacute;do do endere&ccedil;o inutilizado bits impede seu uso pelo sistema operacional como bandeiras, privil&eacute;gio marcadores, etc, que essa utiliza&ccedil;&atilde;o pode tornar&shy;se problem&aacute;tica quando a arquitetura &eacute;, de facto, alargada a 52, 56, 60 e 64 bits. </p>&#10;&#10;<div style="page&shy;break&shy;inside:&#9;avoid&semi;">&#10;<table align="center" border="0" style="text&shy;align:center">&#10;<tr>&#10;<td>Atual 48&shy;bit aplica&ccedil;&atilde;o &#10;<a href="http://en.wikipedia.org/wiki/Ficheiro:AMD64&shy;canonical&shy;&shy;48&shy;bit.svg" id="w">Ficheiro:AMD64&shy;canonical&shy;&shy;48&shy;bit.svg</a></td>&#10;<td>56&shy;bit aplica&ccedil;&atilde;o&#10;<a href="http://en.wikipedia.org/wiki/Ficheiro:AMD64&shy;canonical&shy;&shy;56&shy;bit.svg" id="w">Ficheiro:AMD64&shy;canonical&shy;&shy;56&shy;bit.svg</a></td>&#10;<td>Full 64&shy;bit aplica&ccedil;&atilde;o &#10;<a href="http://en.wikipedia.org/wiki/Ficheiro:AMD64&shy;canonical&shy;&shy;64&shy;bit.svg" id="w">Ficheiro:AMD64&shy;canonical&shy;&shy;64&shy;bit.svg</a></td></tr>&#10;<tr>&#10;<td colspan="3">(n&atilde;o foi desenhada &agrave; escala) </td></tr></table></div>&#10;&#10;<p>O modo de endere&ccedil;amento de 64 bits (&#34&semi;modo longo&#34&semi;) &eacute; um superconjunto de endere&ccedil;o f&iacute;sico extens&otilde;es (PAE)&semi; por este motivo, p&aacute;gina tamanhos podem ser de 4 KB (4.096 bytes), 2 MB (2.097.152 bytes), ou 1 GB (1073741824 bytes).No entanto, em vez dos tr&ecirc;s de n&iacute;vel de p&aacute;gina tabela sistema utilizado pelos sistemas em modo PAE, os sistemas em execu&ccedil;&atilde;o no modo longo utilizar quatro n&iacute;veis de p&aacute;gina tabela: PAE&#39&semi;s Page Directory Ponteiro&shy;Quadro &eacute; prorrogado a partir de 4 inscri&ccedil;&otilde;es para 512, e um adicional Page&shy;Map N&iacute;vel 4 Quadro &eacute; adicionado, contendo 512 entradas em 48 bits implementa&ccedil;&otilde;es.Em implementa&ccedil;&otilde;es proporcionando maior endere&ccedil;os virtuais, este &uacute;ltimo quadro quer crescer seria suficiente para acomodar as entradas para descrever toda a gama endere&ccedil;o, at&eacute; um m&aacute;ximo te&oacute;rico de 33.554.432 entradas para uma aplica&ccedil;&atilde;o de 64 bits, ou ser mais ordenada por um novo mapeamento n&iacute;vel, tais como um PML5. Um mapeamento completo hierarquia de 4 KB (4.096 bytes) p&aacute;ginas para o conjunto de 48 bits espa&ccedil;o ter&aacute; um pouco mais de 512 GB (549.755.813.888 bytes) de mem&oacute;ria RAM (cerca de 0,196% dos 256 TB [281.474.976.710.656 bytes] espa&ccedil;o virtual).</p>&#10;<a id="Modos_de_opera%C3%A7%C3%A3o" name="Modos_de_opera%C3%A7%C3%A3o"></a><h2> Modos de opera&ccedil;&atilde;o </h2>&#10;&#10;<div style="page&shy;break&shy;inside:&#9;avoid&semi;">&#10;<table class="wikitable">&#10;<tr bgcolor="#cccccc">&#10;<th colspan="2">Modo de funcionamento </th>&#10;<th>Sistema operacional necess&aacute;ria </th>&#10;<th>Compilado&shy;aplica&ccedil;&atilde;o reconstruir exigido</th>&#10;<th>Endere&ccedil;o padr&atilde;o tamanho </th>&#10;<th>Predefini&ccedil;&atilde;o operando tamanho </th>&#10;<th>Registre extens&otilde;es </th>&#10;<th>T&iacute;pico GPR largura </th></tr>&#10;<tr align="center">&#10;<td rowspan="3">Modo longo</td>&#10;<td>64&shy;bit modo</td>&#10;<td rowspan="3">OS 64&shy;bit com o apoio</td>&#10;<td style="background: #ddffdd">Sim</td>&#10;<td>64</td>&#10;<td>32</td>&#10;<td style="background: #ddffdd">Sim</td>&#10;<td>64</td></tr>&#10;<tr align="center">&#10;<td rowspan="2">Modo de Compatibilidade </td>&#10;<td rowspan="2" style="background: #ffdddd">N&atilde;o</td>&#10;<td>32</td>&#10;<td>32</td>&#10;<td rowspan="2" style="background: #ffdddd">N&atilde;o</td>&#10;<td>32</td></tr>&#10;<tr align="center">&#10;<td>16</td>&#10;<td>16</td>&#10;<td>16</td></tr>&#10;<tr align="center">&#10;<td rowspan="4">Legado Modo </td>&#10;<td rowspan="2">Modo Protegido </td>&#10;<td rowspan="3">Legado de 16 bits ou 32 bits OS </td>&#10;<td rowspan="4" style="background: #ffdddd">N&atilde;o</td>&#10;<td>32</td>&#10;<td>32</td>&#10;<td rowspan="4" style="background: #ffdddd">N&atilde;o</td>&#10;<td>32</td></tr>&#10;<tr align="center">&#10;<td>16</td>&#10;<td>16</td>&#10;<td>16</td></tr>&#10;<tr align="center">&#10;<td>Modo Virtual 8086 </td>&#10;<td rowspan="2">16</td>&#10;<td rowspan="2">16</td>&#10;<td rowspan="2">16</td></tr>&#10;<tr align="center">&#10;<td>Modo Real</td>&#10;<td>Legacy 16&shy;bit OS </td></tr></table></div>&#10;&#10;<a id="Modo_de_funcionamento_explica%C3%A7%C3%A3o" name="Modo_de_funcionamento_explica%C3%A7%C3%A3o"></a><h2> Modo de funcionamento explica&ccedil;&atilde;o </h2>&#10;<p>A arquitetura tem dois principais modos de funcionamento: </p>&#10;<dl><dt><b><a href="http://en.wikipedia.org/wiki/Modo_longo" id="w">Modo longo</a></b></dt><dd /></dl>&#10;<p>A arquitetura da prim&aacute;rios destinados modo de opera&ccedil;&atilde;o, &eacute; uma combina&ccedil;&atilde;o do processador nativo do modo de 64 bits e um combinado 32&shy;bit e 16&shy;bit o modo de compatibilidade. De acordo com um sistema operacional de 64 bits, 64 bits, 32 bits e 16 bits (ou 80.286) de modo protegido os pedidos podem ser executados. </p>&#10;<p>Desde o ensino b&aacute;sico conjunto &eacute; o mesmo, quase n&atilde;o h&aacute; perda de desempenho para executar c&oacute;digo x86. Isto &eacute; diferente da Intel IA&shy;64, onde as diferen&ccedil;as subjacentes no ISA significa que a execu&ccedil;&atilde;o de c&oacute;digos de 32 bits deve ser feito quer em emula&ccedil;&atilde;o de x86 (tornando o processo mais lento) ou com um n&uacute;cleo dedicado x86. No entanto, sobre a plataforma x64, x86 de 32 bits aplica&ccedil;&otilde;es podem ainda beneficiar de uma de 64 bits recompile, devido ao adicional de registos de 64 bits c&oacute;digo, que um compilador pode usar para otimiza&ccedil;&atilde;o. </p>&#10;<dl><dt><b><a href="http://en.wikipedia.org/wiki/Legado_modo" id="w">Legado modo</a></b></dt><dd /></dl>&#10;<p>O modo utilizado por 16 bits (modo protegido ou modo real) e sistemas operacionais de 32 bits. Neste modo, o processador atua apenas como um processador x86, e apenas de 16 bits ou 32 bits c&oacute;digo pode ser executada. 64&shy;bit programas n&atilde;o ser&aacute; executado. </p>&#10;<a id="Implementa%C3%A7%C3%B5es_x64_da_AMD" name="Implementa%C3%A7%C3%B5es_x64_da_AMD"></a><h2> Implementa&ccedil;&otilde;es x64 da AMD</h2>&#10;<p>Os seguintes processadores implementam a arquitetura AMD64: </p>&#10;&#10;<ul>&#10;<li><b>AMD Athlon 64 </b></li>&#10;<li><b>AMD Athlon 64 X2</b></li>&#10;<li><b>AMD Athlon 64 FX </b></li>&#10;<li><b>AMD Opteron </b></li>&#10;<li><b>AMD Turion 64 </b></li>&#10;<li><b>AMD Turion 64 X2 </b></li>&#10;<li><b>AMD Sempron </b>(&#34&semi;Palermo&#34&semi; stepping E6 e todos &#34&semi;Manila&#34&semi; modelos)</li>&#10;<li><b>AMD Phenom </b>, muitas vezes seguido por X3 ou X4, para indicar o n&uacute;mero de n&uacute;cleos.</li>&#10;<li><b>AMD Phenom II </b>,(45&#160&semi;nm) freq&uuml;entemente seguidos por X2, X3, X4 ou X6 para indicar o n&uacute;mero de n&uacute;cleos.</li></ul>&#10;<p> &#10;</p>&#10;<ul>&#10;<li><b>x86&shy;64</b>. Dispon&iacute;vel em &#60&semi;<a class="externallink" href="http://en.wikipedia.org/wiki/X86&shy;64" rel="nofollow" title="http://en.wikipedia.org/wiki/X86&shy;64">http://en.wikipedia.org/wiki/X86&shy;64</a>&#62&semi;. Acesso em 14 jun 2009.</li></ul>&#10;&#10;<ul>&#10;<li><b>x86&shy;64 technology white paper</b>. Advanced Micro Devices, Inc. Dispon&iacute;vel em &#60&semi;<a class="externallink" href="http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html" rel="nofollow" title="http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html">http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html</a>&#62&semi;. Acesso em 24 dez 2006.</li></ul>&#10;&#10;<ul>&#10;<li><b>AMD eighth&shy;generation processor architecture</b>. Advanced Micro Devices, Inc. Dispon&iacute;vel em &#60&semi;<a class="externallink" href="http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html" rel="nofollow" title="http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html">http://www.amd.com/br&shy;pt/Processors/TechnicalResources/0,,30_182_739_7203,00.html</a>&#62&semi;. Acesso em 24 dez 2006.</li></ul>&#10;&#10;<ul>&#10;<li><b>AMD64 architecture programmer&#39&semi;s manual volume 1: application programming</b>. &#60&semi;<a class="externallink" href="http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html" rel="nofollow" title="http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html">http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html</a>&#62&semi;. Acesso em 24 dez 2006.</li></ul>&#10;&#10;<ul>&#10;<li><b>AMD64 architecture programmer&#39&semi;s manual volume 2: system programming</b>. &#60&semi;<a class="externallink" href="http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html" rel="nofollow" title="http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html">http://www.amd.com/us&shy;en/Processors/TechnicalResources/0,,30_182_739_7044,00.html</a>&#62&semi;. Acesso em 24 dez 2006.</li></ul>&#10;&#10;<p><a href="http://en.wikipedia.org/wiki/Categoria:Introdu%C3%A7%C3%B5es_em_2003" id="w">Categoria:Introdu&ccedil;&otilde;es em 2003</a></p>&#10;<p><a href="http://en.wikipedia.org/wiki/Categoria:Arquitetura_x86" id="w">Categoria:Arquitetura x86</a>&#10;<a href="http://en.wikipedia.org/wiki/Categoria:Microprocessadores_AMD" id="w">Categoria:Microprocessadores AMD</a>&#10;<a href="http://en.wikipedia.org/wiki/Categoria:Microprocessadores_x86" id="w">Categoria:Microprocessadores x86</a></p></body></html>