2 
 
(一) 計畫摘要 
1.1 中文摘要 
關鍵詞：三維影像感測處理系統，CMOS 影像感測元件，內建自我測試，雜訊消除，良率。 
 
本專題研究計畫「三維影像感測處理系統之內建自我測試架構設計與雜訊消除技術研究」，擬規劃 
針對三維影像感測處理系統，設計一低成本、低額外硬體面積之內建自我測試架構與雜訊消除技術。 
三維影像感測處理系統主要由CMOS 影像感測元件，類比數位轉換器及影像訊號處理器 (Image 
Signal Processor, ISP)所組成。計畫擬針對三維影像感測處理系統內之CMOS 影像感測元件，應用於 
三維堆疊技術時所帶來的製程缺陷與雜訊等問題，研究設計內建自我測試架構，進行錯誤診斷與分 
析，進而進一步研究雜訊消除相關技術，進行錯誤偵測與降低雜訊，以提昇整體影像感測處理系統之 
可靠度並提供高品質之影像輸出。 
計畫具體目的簡述如下： 
1. 三維影像感測處理系統之內建自我測試架構設計 
針對 CMOS 影像感測元件，在三維影像感測處理系統堆疊前進行測試，研究設計一內建自我測試 
架構，偵測因製程缺陷所造成的恆亮型錯誤 (Stuck-High Fault, SHF)與恆暗型錯誤 (Stuck-Low 
Fault, SHF)，以提升 CMOS 影像感測元件之可靠性及整體三維影像感測處理系統之有效良率。 
2. 三維影像感測處理系統之雜訊消除技術研究 
根據三維影像感測處理系統堆疊前內建自我測試之結果，研究發展一有效之雜訊消除技術，於三 
維影像感測處理系統堆疊後，直接將雜訊消除技術崁入於影像訊號處理器 (ISP) 中，以去除因製 
程缺陷所造成之成像雜訊，確保高品質的影像輸出。 
本專題研究計畫「三維影像感測處理系統之內建自我測試架構設計與雜訊消除技術研究」，擬規劃、
設計以最少製造成本、最少之額外硬體面積進行測試，進而提高高品質之影像輸出，期盼透過本專題
研究計畫之執行，能進一步提高整體三維影像感測處理系統之有效良率與輸出品質，更期盼透過本專
題研究計畫之實現，能將內建自我測試與雜訊消除技術，普及運用於相關電子消費產品中，進而提供
三維積體電路研究設計思維。 
 
1.2 英文摘要 
Keyword: Three-Dimensional Image Pickup Apparatus and Processing System, CMOS Image Sensor, 
Built-In Self-Test, De-noising, Yield. 
 
This project plans to propose a “Built-in self-test (BIST) architecture design and de-noising technique 
investigation for 3D image pickup apparatus and processing system (IPAPS)”. A 3D IPAPS consists of three 
parts such as: CMOS image sensor (CIS), analog-to-digit converter (ADC), and image signal processor 
(ISP). The proposed BIST architecture focuses on detecting the faults occurred in CIS to ensure the high 
performance in yield of a 3D IPAPS. Significantly, the CIS is the main component of a 3D IPAPS. 
Additionally, the de-noising technique presented in this project plans to embed into the layer of ISP to 
support removing the noise and provide the high-quality image output. The aims of this project are listed as 
follows. 
1. Design of a BIST architecture for CIS of 3D IPAPS. 
This project plans to design a BIST architecture to effectively detect the stuck-high fault (SHF) and the 
4 
 
針對 CMOS 影像感測元件陣列，在 3D 影像感測處理系統堆疊前進行測試，研究設計一內建自
我測試架構，使之具有自我測試之能力，以提升 CMOS 影像感測元件陣列之可靠性及整體 3D 
影像感測處理系統之有效良率。 
− 三維影像感測處理系統堆疊後之雜訊消除技術研究 
根據 3D 影像感測處理系統堆疊前內建自我測試之結果，研究發展一有效之雜訊消除技術，直接
崁入於三維影像感測處理系統之影像訊號處理 (Image Signal Processor, ISP) 層，以去除因製程缺
陷所造成之成像雜訊，確保高品質的影像輸出。 
 
2.3 文獻探討 
近年來，消費型數位電子產品 --- 數位相機佔 CMOS 影像感測元件約三分之二的市場，然而，隨著 
半導體科技與單晶片領域之先進發展，影像感測處理系統之整合也將持續延伸。影像感測處理系統中 
最重要之部分為CMOS 影像感測元件陣列，它是一種利用光電相關技術原理製造的影像感測元件，
其架構可分為主動像素與被動像素兩種感測元件，目前技術大都以主動式像素感測元件為核心。主動
像素感測元件之架構為在像素感測元件上加上放大器、雜訊控制等元件，使雜訊受到控制，進而促使
影像品質得到明顯的改善。但由於主動式像素感測元件多了許多輔助電路設計，因此在半導體技術之
微縮化與晶片內電晶體數目增加的情況下，有效良率也隨著這些因素而降低，使得晶片之製造與測試
成本相對大幅提高。 
以往有關影像感測元件之測試研究的中，主要是針對影像感測元件中光電二極體進行測試。測試
架構包含外部光源測試產生器 (Picture)、待測之影像感測晶片 (Image Sensor Chip)、測試控制器 (Test 
Controller) 與自動測試裝置 (Automation Test Equipment，ATE) 等，主要動作是將待測之影像感測晶
片放置於黑盒中，利用光源測試產生器，產生光學的測試光向量進行測試。然而，這類型之測試設計，
無法有效的針對影像感測元件進行測試，且外部測試機台建構之成本，亦將隨著影像感測晶片之不同
而有所改變，導致測試成本也將隨著而增加，無法達到低成本之測試與降低製造成本之目的。 
在 3D 堆疊技術炙手可熱的趨勢下，3D 影像感測處理系統勢必面臨許多設計技術與測試方法的
挑戰。整體而言，目前國內外針對3D 影像感測處理系統內缺陷問題之克服探討，及相關CMOS 影像
感測元件陣列之測試技術研究等方面相當缺乏。因此，本專題研究計畫擬規劃研究設計「三維影像感
測處理系統之內建自我測試架構設計與雜訊消除技術研究」，針對3D 影像感測處理系統中之核心 --- 
CMOS 影像感測元件陣列，研究開發相關之內建自我測試架構，同時研究發展相關之雜訊消除處理
技術，崁入於三維影像感測處理系統之ISP 層，以期提昇整體3D 影像感測處理系統之有效良率、可
靠度，進而達到高品質之影像出。 
 
2.4 研究方法 
近年來，隨著數位電子與多媒體的發展應用，未來的數位影像電子產品將朝向高畫質、高影像感 
度、低功率消耗與輕薄化的演進。因此，隨著對晶片功能要求的提升，近幾年的研究趨向於將傳 
統的晶片製造以3D IC 的領域演進。因此，3D IC 將成為下一世代電子相關產業之新趨勢。然而， 
為了提升3D IC 的可靠性與降低電路製造成本的消耗，在進行3D IC 的堆疊前，必需得知欲堆疊 
的晶片、電路是否為良品 (Known Good Die，KGD)，在堆疊後，亦期能有效地降低製程所造成缺 
陷 (Defect) 與雜訊 (Noise)，以提升3D IC 相關產品設計之良率。 
本專題研究計畫擬規提出「三維影像感測處理系統之內建自我測試架構設計與雜訊消除技術研 
究」，規劃在3D 影像感測處理系統堆疊前，以內建自我測試方式測試CMOS 影像感測元件陣列， 
6 
 
 
圖2 : 整體自我測試與雜訊消除之動作流程圖 
 
步驟一：啟動三維影像感測處理系統內建自我測試架構。 
步驟二：針對 CMOS 影像感測元件陣列進行測試。測試根據斜向掃描方向進行測試，其中，每個測
試單元中包含 16 　 16 個主動試像素感測元件。 
步驟三：每個測試單元經過測試後，將經由測試分析器進行測試結果分析與編碼之動作，以提供後續
雜訊消除之處理。 
步驟四：整體 CMOS 影像感測元件陣列經由內建自我測試後，將分析整體之良率是否高於 90%。若
大於或等於 90%，則表示在可接受的良率範圍內，再經由雜訊消除處理後，將可確保高品
質之影像出輸出，且進一步提高整體有效良率。反之，則摒除。換句話說，若測試結果良
率過低，將導致即無法提供高品質之影像輸出。 
步驟五：在三維影像感測處理系統堆疊後與影像處理之前，影像訊號處理器將分析三維堆疊前之測試
結果，以針對缺陷之 CMOS 影像感測元件陣列中所造成之雜訊進行雜訊消除處理，以提供
高品質之影像輸出。 
步驟六：完成整體三維影像感測處理系統之自我測試與雜訊消除之動作。 
 
2.5 結果與討論 
2.5.1 錯誤涵蓋率（Fault Coverage）評估 
錯誤覆蓋率之定義如式 (1) 所示，其中DF代表著利用測試架構針對待測電路之中所能偵測的錯誤數目；
TF代表著在待測電路之中，全部可能產生之錯誤數目。 
%100
TF
DFFC                                                                           (1) 
8 
 
2.5.2 額外硬體面積（Area Overhead）評估 
本專題所提出的測試架構之額外面積使用率的定義如(2)式所示，其中計算評估的方式是以測試架構的面
積除以整體總面積 (包含待測電路的面積和測試架構的面積) 。 
%100 areaarea
area
BISTCUT
BISTAO                                                               (2) 
圖 3-5 為本專題之所提出的測試架構分別應用在不同待測電路上之額外硬體面積評估。以圖 4 為例，
從實驗結果可以看出當我們使用 Series testing 架構時，在額外面積使用率上分別表現僅在 5.2%，而當我
們依序將待測電路平行測試像素的數目提升時，其平行式測試架構的額外面積使用率都是呈現緩緩上升
的狀況，以 P.T. 5 (Parallel testing for five pixels)來說，額外面積使用率為 6.971%，整體而言，本專題所
提出的測試架構，使用在不同的帶側電路上，其額外硬體負擔並不大。 
 
 
圖 3 測試架構應用在待測電路為 21401584 pixels 的額外面積使用率 
 
 
圖 4 測試架構應用在待測電路為 19201440 pixels 的額外面積使用率 
10 
 
 
整體而言，本專題所提出之「三維影像感測處理系統之內建自我測試架構設計與雜訊消除技術研
究」，可以在最少製造成本、最少之額外硬體面積進行測試，同時提高高品質之影像輸出。具體成果
簡述如下： 
− 本專題所設計之BIST架構，具有高錯誤涵蓋率與低硬體成本負擔之優點 
− 本專題發展的雜訊消除技術，能提高三維影像感測處理系統之高品質影像輸出。 
− 本專題研究結合了內建自我測試架構設計與崁入式雜訊消除技術，具體提高三維影像感測處理系
統之有效良率。 
期盼透過本專題所提出之架構，能將內建自我測試與雜訊消除技術，普及運用於相關電子消費產
品中，進而提供三維積體電路研究設計思維。 
 
 2
出席國際會議報告 
一、  參加會議經過 
本屆「2010 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2010)」於 12
月 6 日至 12 月 9 日在馬來西亞吉隆坡之 Hilton 與 LE Meridien 兩家飯店舉行。本屆
APCCAS 2010會議計有 10個 parallel session 與 1個 industrial session於 4天的會議中舉
行，參與人士來自世界各地 35 個國家計 304 篇論文，論文內容涵蓋類比訊號處理、生
醫電路與系統、測試技術、通訊電路系統、計算機輔助網路設計、數位訊號處理、多媒
體系統與應用、RF 電路、系統晶片設計、低功率電路設計與 ADC/DAC 等領域，筆者
與兩位學生於會中發表 2篇有關測試技術與系統晶片設計之論文。 
2010-12-06 
大會第一天的議程為 4場 Tutorial ，筆者參與其中一場有關『From nano-devices to nano-
circuits and nano-systems on chip』之 tutorial，主講之學者專家來自瑞士之 Giovanni De 
Micheli 教授，內容主要是以當前炙手可熱之奈米技術為基礎，探討晶片設計實相關電
路與系統所需注意的挑戰與瓶頸，Giovanni De Micheli 教授深入淺出的教授，讓與會人
士皆獲益匪淺。當天晚上為大會之 Reception，筆者與 2 位學生穿梭於會場，與來自世
界各地之學者專家與學生互相交流，開拓學生之國際視野。 
2010-12-07 
本次會議之開幕典禮於 12 月 7 日上午 9 時舉行，大會主席為 Prof. Sudhansu Shekhar 
Jamuar。大會主席熱烈的歡迎大家來參與本次在馬來西亞吉隆坡市所舉辦的 2010 IEEE 
Asia Pacific Conference on Circuits and Systems (APCCAS 2010)。開幕典禮後 2個小時計
有 3場 Keynote Talks，分別為: 
1.  『Fun with injection locking』, Prof. Ramesh Hariani, University of Minnesota, USA. 
 4
當天下午 16:00 之 Session：SOC Technology II 中，筆者帶領學生發表本次會議之
第 2篇論文『High-performance 3D-SRAM architecture design』，Session Chair, Dr. Nurul 
Amziah Md Yunus 對於我們的研究有極高的評價，同時給了許多友善的建議，讓筆者與
學生收穫滿載。 
2010-12-09 
大會議程的第四天早上，大會一就安排 3場 Keynote Talks，分別為: 
1.  『From hardware power to software power – a layperson’s views』, Dr. N. R. Narayana 
Murthy, Infosys Technologies Limited. 
2.  『The semiconductor industry – the challenges ahead and the emergence of a new business 
model to overcome the challenges in SOC development』, Dr. Jordan Plofky, Altera 
Malaysia. 
3.  『Embedded and communications group (ECG)』, Dr. Eric Wp Chan, Malaysia. 
今天早上之 4 場 Keynote Talks 之內容，雖然與筆者目前之研究較無直接性之關係，但
筆者依然與學生前往聆聽，以增廣學術研究範疇，同時增進學生學習領域。 
本次會議的最後一天下午，大會依然安排了 10場 Session之論文發表，筆者穿梭於
SOC Technology 與 Special Session 兩場地，聆聽有關 Circuit Design in Power 
Management、Multimedia SOC/IP design 與 Video coding 等論文發表之場次中。整個大
會在與會人士互道珍重的聲音中，劃下完美的句點。 
 
二、 與會心得與建議 
參與本次「2010 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2010)」
的會議過程中，個人與學生收獲良多，與會心得簡述如下： 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/02
國科會補助計畫
計畫名稱: 三維影像感測處理系統之內建自我測試架構設計與雜訊消除技術研究
計畫主持人: 許鈞瓏
計畫編號: 99-2221-E-259-025- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
