Fitter report for Multiclico
Mon Dec 10 20:44:18 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 10 20:44:18 2018      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Multiclico                                 ;
; Top-level Entity Name              ; mips_multi                                 ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,192 / 33,216 ( 4 % )                     ;
;     Total combinational functions  ; 1,165 / 33,216 ( 4 % )                     ;
;     Dedicated logic registers      ; 242 / 33,216 ( < 1 % )                     ;
; Total registers                    ; 242                                        ;
; Total pins                         ; 37 / 475 ( 8 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 10,240 / 483,840 ( 2 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1545 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1545 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1542    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Gabriel Arimatéa/Documents/GitHub/OAC/2018_2/TrabalhoFinal/Multiclico.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,192 / 33,216 ( 4 % )   ;
;     -- Combinational with no register       ; 950                      ;
;     -- Register only                        ; 27                       ;
;     -- Combinational with a register        ; 215                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 796                      ;
;     -- 3 input functions                    ; 337                      ;
;     -- <=2 input functions                  ; 32                       ;
;     -- Register only                        ; 27                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1103                     ;
;     -- arithmetic mode                      ; 62                       ;
;                                             ;                          ;
; Total registers*                            ; 242 / 34,593 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 242 / 33,216 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 91 / 2,076 ( 4 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 37 / 475 ( 8 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )           ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M4Ks                                        ; 4 / 105 ( 4 % )          ;
; Total block memory bits                     ; 10,240 / 483,840 ( 2 % ) ;
; Total block memory implementation bits      ; 18,432 / 483,840 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 3 / 16 ( 19 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 29% / 27% / 33%          ;
; Maximum fan-out                             ; 244                      ;
; Highest non-global fan-out                  ; 109                      ;
; Total fan-out                               ; 5092                     ;
; Average fan-out                             ; 3.45                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1192 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 950                   ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;     -- Combinational with a register        ; 215                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 796                   ; 0                              ;
;     -- 3 input functions                    ; 337                   ; 0                              ;
;     -- <=2 input functions                  ; 32                    ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1103                  ; 0                              ;
;     -- arithmetic mode                      ; 62                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 242                   ; 0                              ;
;     -- Dedicated logic registers            ; 242 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 91 / 2076 ( 4 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 37                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 10240                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M4K                                         ; 4 / 105 ( 3 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5106                  ; 0                              ;
;     -- Registered Connections               ; 1118                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 32                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk      ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_rom  ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug[0] ; A14   ; 4        ; 33           ; 36           ; 1           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug[1] ; G14   ; 4        ; 35           ; 36           ; 2           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst      ; N2    ; 2        ; 0            ; 18           ; 0           ; 35                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; data[0]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[10] ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[11] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[12] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[13] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[14] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[15] ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[16] ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[17] ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[18] ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[19] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[1]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[20] ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[21] ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[22] ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[23] ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[24] ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[25] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[26] ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[27] ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[28] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[29] ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[2]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[30] ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[31] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[3]  ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[4]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[5]  ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[6]  ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[7]  ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[8]  ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[9]  ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 64 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 22 / 56 ( 39 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; data[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; data[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; debug[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; data[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; data[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; data[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; data[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; data[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; data[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; data[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; data[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; data[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; data[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; data[30]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; data[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; data[21]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; data[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; data[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; data[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; data[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; data[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; data[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; data[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; data[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; data[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; data[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; data[27]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; debug[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; data[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; data[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; data[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; data[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; clk_rom                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; data[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; data[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |mips_multi                               ; 1192 (61)   ; 242 (0)                   ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 37   ; 0            ; 950 (61)     ; 27 (0)            ; 215 (5)          ; |mips_multi                                                                             ;              ;
;    |alu_ctr:actr|                         ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 5 (5)            ; |mips_multi|alu_ctr:actr                                                                ;              ;
;    |breg:bcoreg|                          ; 113 (113)   ; 39 (39)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 13 (13)           ; 81 (81)          ; |mips_multi|breg:bcoreg                                                                 ;              ;
;       |altsyncram:breg32_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0                                         ;              ;
;          |altsyncram_dbi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated          ;              ;
;       |altsyncram:breg32_rtl_1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1                                         ;              ;
;          |altsyncram_dbi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated          ;              ;
;    |mem_control:b_enab|                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |mips_multi|mem_control:b_enab                                                          ;              ;
;    |mem_mips:mem|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mem_mips:mem                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mem_mips:mem|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_f7f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated ;              ;
;    |mips_control:ctr_mips|                ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 18 (18)          ; |mips_multi|mips_control:ctr_mips                                                       ;              ;
;    |mux_2:breg_data_mux|                  ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 27 (27)          ; |mips_multi|mux_2:breg_data_mux                                                         ;              ;
;    |mux_2:mux_mem|                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |mips_multi|mux_2:mux_mem                                                               ;              ;
;    |mux_2:mux_reg_add|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |mips_multi|mux_2:mux_reg_add                                                           ;              ;
;    |mux_2:mux_ulaA|                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 5 (5)            ; |mips_multi|mux_2:mux_ulaA                                                              ;              ;
;    |mux_3:mux_store|                      ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 9 (9)            ; |mips_multi|mux_3:mux_store                                                             ;              ;
;    |mux_4:mux_byte|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mips_multi|mux_4:mux_byte                                                              ;              ;
;    |mux_4:mux_ulaB|                       ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 10 (10)          ; |mips_multi|mux_4:mux_ulaB                                                              ;              ;
;    |reg:ir|                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |mips_multi|reg:ir                                                                      ;              ;
;    |reg:pc|                               ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |mips_multi|reg:pc                                                                      ;              ;
;    |regbuf:rdm|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; |mips_multi|regbuf:rdm                                                                  ;              ;
;    |regbuf:regULA|                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |mips_multi|regbuf:regULA                                                               ;              ;
;    |regbuf:rgA|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |mips_multi|regbuf:rgA                                                                  ;              ;
;    |regbuf:rgB|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mips_multi|regbuf:rgB                                                                  ;              ;
;    |ulamips:alu|                          ; 726 (726)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 684 (684)    ; 0 (0)             ; 42 (42)          ; |mips_multi|ulamips:alu                                                                 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; data[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; data[10] ; Output   ; --            ; --            ; --                    ; --  ;
; data[11] ; Output   ; --            ; --            ; --                    ; --  ;
; data[12] ; Output   ; --            ; --            ; --                    ; --  ;
; data[13] ; Output   ; --            ; --            ; --                    ; --  ;
; data[14] ; Output   ; --            ; --            ; --                    ; --  ;
; data[15] ; Output   ; --            ; --            ; --                    ; --  ;
; data[16] ; Output   ; --            ; --            ; --                    ; --  ;
; data[17] ; Output   ; --            ; --            ; --                    ; --  ;
; data[18] ; Output   ; --            ; --            ; --                    ; --  ;
; data[19] ; Output   ; --            ; --            ; --                    ; --  ;
; data[20] ; Output   ; --            ; --            ; --                    ; --  ;
; data[21] ; Output   ; --            ; --            ; --                    ; --  ;
; data[22] ; Output   ; --            ; --            ; --                    ; --  ;
; data[23] ; Output   ; --            ; --            ; --                    ; --  ;
; data[24] ; Output   ; --            ; --            ; --                    ; --  ;
; data[25] ; Output   ; --            ; --            ; --                    ; --  ;
; data[26] ; Output   ; --            ; --            ; --                    ; --  ;
; data[27] ; Output   ; --            ; --            ; --                    ; --  ;
; data[28] ; Output   ; --            ; --            ; --                    ; --  ;
; data[29] ; Output   ; --            ; --            ; --                    ; --  ;
; data[30] ; Output   ; --            ; --            ; --                    ; --  ;
; data[31] ; Output   ; --            ; --            ; --                    ; --  ;
; debug[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; debug[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_rom  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; debug[1]            ;                   ;         ;
;      - data~0       ; 1                 ; 6       ;
;      - data~1       ; 1                 ; 6       ;
;      - data~2       ; 1                 ; 6       ;
;      - data~4       ; 1                 ; 6       ;
;      - data~5       ; 1                 ; 6       ;
;      - data~6       ; 1                 ; 6       ;
;      - data~8       ; 1                 ; 6       ;
;      - data~9       ; 1                 ; 6       ;
;      - data~10      ; 1                 ; 6       ;
;      - data~12      ; 1                 ; 6       ;
;      - data~13      ; 1                 ; 6       ;
;      - data~14      ; 1                 ; 6       ;
;      - data~16      ; 1                 ; 6       ;
;      - data~17      ; 1                 ; 6       ;
;      - data~18      ; 1                 ; 6       ;
;      - data~20      ; 1                 ; 6       ;
;      - data~21      ; 1                 ; 6       ;
;      - data~22      ; 1                 ; 6       ;
;      - data~24      ; 1                 ; 6       ;
;      - data~25      ; 1                 ; 6       ;
;      - data~26      ; 1                 ; 6       ;
;      - data~28      ; 1                 ; 6       ;
;      - data~29      ; 1                 ; 6       ;
;      - data~30      ; 1                 ; 6       ;
;      - data~32      ; 1                 ; 6       ;
;      - data~33      ; 1                 ; 6       ;
;      - data~34      ; 1                 ; 6       ;
;      - data~36      ; 1                 ; 6       ;
;      - data~37      ; 1                 ; 6       ;
;      - data~38      ; 1                 ; 6       ;
;      - data~40      ; 1                 ; 6       ;
;      - data~41      ; 1                 ; 6       ;
;      - data~42      ; 1                 ; 6       ;
;      - data~44      ; 1                 ; 6       ;
;      - data~45      ; 1                 ; 6       ;
;      - data~46      ; 1                 ; 6       ;
;      - data~48      ; 1                 ; 6       ;
;      - data~49      ; 1                 ; 6       ;
;      - data~50      ; 1                 ; 6       ;
;      - data~52      ; 1                 ; 6       ;
;      - data~53      ; 1                 ; 6       ;
;      - data~54      ; 1                 ; 6       ;
;      - data~56      ; 1                 ; 6       ;
;      - data~57      ; 1                 ; 6       ;
;      - data~58      ; 1                 ; 6       ;
;      - data~60      ; 1                 ; 6       ;
;      - data~61      ; 1                 ; 6       ;
;      - data~62      ; 1                 ; 6       ;
; debug[0]            ;                   ;         ;
;      - data~0       ; 1                 ; 6       ;
;      - data~2       ; 1                 ; 6       ;
;      - data~3       ; 1                 ; 6       ;
;      - data~4       ; 1                 ; 6       ;
;      - data~6       ; 1                 ; 6       ;
;      - data~7       ; 1                 ; 6       ;
;      - data~8       ; 1                 ; 6       ;
;      - data~10      ; 1                 ; 6       ;
;      - data~11      ; 1                 ; 6       ;
;      - data~12      ; 1                 ; 6       ;
;      - data~14      ; 1                 ; 6       ;
;      - data~15      ; 1                 ; 6       ;
;      - data~16      ; 1                 ; 6       ;
;      - data~18      ; 1                 ; 6       ;
;      - data~19      ; 1                 ; 6       ;
;      - data~20      ; 1                 ; 6       ;
;      - data~22      ; 1                 ; 6       ;
;      - data~23      ; 1                 ; 6       ;
;      - data~24      ; 1                 ; 6       ;
;      - data~26      ; 1                 ; 6       ;
;      - data~27      ; 1                 ; 6       ;
;      - data~28      ; 1                 ; 6       ;
;      - data~30      ; 1                 ; 6       ;
;      - data~31      ; 1                 ; 6       ;
;      - data~32      ; 1                 ; 6       ;
;      - data~34      ; 1                 ; 6       ;
;      - data~35      ; 1                 ; 6       ;
;      - data~36      ; 1                 ; 6       ;
;      - data~38      ; 1                 ; 6       ;
;      - data~39      ; 1                 ; 6       ;
;      - data~40      ; 1                 ; 6       ;
;      - data~42      ; 1                 ; 6       ;
;      - data~43      ; 1                 ; 6       ;
;      - data~44      ; 1                 ; 6       ;
;      - data~46      ; 1                 ; 6       ;
;      - data~47      ; 1                 ; 6       ;
;      - data~48      ; 1                 ; 6       ;
;      - data~50      ; 1                 ; 6       ;
;      - data~51      ; 1                 ; 6       ;
;      - data~52      ; 1                 ; 6       ;
;      - data~54      ; 1                 ; 6       ;
;      - data~55      ; 1                 ; 6       ;
;      - data~56      ; 1                 ; 6       ;
;      - data~58      ; 1                 ; 6       ;
;      - data~59      ; 1                 ; 6       ;
;      - data~60      ; 1                 ; 6       ;
;      - data~62      ; 1                 ; 6       ;
;      - data~63      ; 1                 ; 6       ;
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
; clk_rom             ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                      ; PIN_P2             ; 244     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_rom                                  ; PIN_P1             ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mips_control:ctr_mips|WideOr1~0          ; LCCOMB_X25_Y24_N12 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.fetch_st    ; LCFF_X27_Y19_N1    ; 57      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.jump_ex_st  ; LCFF_X28_Y22_N13   ; 34      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.writemem_st ; LCFF_X28_Y22_N29   ; 29      ; Write enable ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[0]~26                      ; LCCOMB_X31_Y20_N22 ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[31]~28                     ; LCCOMB_X31_Y20_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                      ; PIN_N2             ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                                      ; PIN_N2             ; 11      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_P2   ; 244     ; Global Clock         ; GCLK3            ; --                        ;
; clk_rom ; PIN_P1   ; 2       ; Global Clock         ; GCLK1            ; --                        ;
; rst     ; PIN_N2   ; 11      ; Global Clock         ; GCLK2            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; mux_2:mux_ulaA|m_out[0]~27                                                          ; 109     ;
; mux_2:mux_ulaA|m_out[1]~30                                                          ; 104     ;
; alu_ctr:actr|alu_ctr[0]~16                                                          ; 87      ;
; mux_2:mux_ulaA|m_out[2]~29                                                          ; 80      ;
; mips_control:ctr_mips|WideOr0                                                       ; 74      ;
; mux_2:mux_ulaA|m_out[3]~28                                                          ; 67      ;
; mips_control:ctr_mips|pstate.fetch_st                                               ; 57      ;
; mux_4:mux_ulaB|Equal2~0                                                             ; 52      ;
; alu_ctr:actr|alu_ctr[3]~21                                                          ; 49      ;
; debug[0]                                                                            ; 48      ;
; debug[1]                                                                            ; 48      ;
; ulamips:alu|Mux29~5                                                                 ; 42      ;
; alu_ctr:actr|alu_ctr[1]~14                                                          ; 41      ;
; mux_4:mux_ulaB|m_out[31]~4                                                          ; 39      ;
; mips_control:ctr_mips|pstate.decode_st                                              ; 38      ;
; mips_control:ctr_mips|pstate.c_mem_add_st                                           ; 38      ;
; mips_control:ctr_mips|pstate.ldreg_st                                               ; 35      ;
; mips_control:ctr_mips|pstate.branch_ex_st                                           ; 35      ;
; rst                                                                                 ; 34      ;
; mips_control:ctr_mips|pstate.jump_ex_st                                             ; 34      ;
; breg:bcoreg|Equal0~1                                                                ; 32      ;
; breg:bcoreg|breg32                                                                  ; 32      ;
; breg:bcoreg|Equal1~1                                                                ; 32      ;
; breg:bcoreg|breg32~45                                                               ; 32      ;
; mips_control:ctr_mips|pstate.writemem_st                                            ; 29      ;
; reg:ir|sr_out[1]                                                                    ; 29      ;
; reg:pc|sr_out[0]~26                                                                 ; 28      ;
; ulamips:alu|Mux10~8                                                                 ; 28      ;
; reg:ir|sr_out[0]                                                                    ; 27      ;
; reg:ir|sr_out[31]                                                                   ; 26      ;
; ulamips:alu|Mux29~9                                                                 ; 26      ;
; ulamips:alu|Mux29~2                                                                 ; 24      ;
; regbuf:rgB|sr_out[31]                                                               ; 20      ;
; ulamips:alu|Mux29~3                                                                 ; 18      ;
; mux_4:mux_ulaB|m_out[2]~19                                                          ; 18      ;
; mux_2:mux_ulaA|m_out[4]~0                                                           ; 18      ;
; ulamips:alu|ShiftLeft0~140                                                          ; 17      ;
; reg:ir|sr_out[26]                                                                   ; 17      ;
; ulamips:alu|Mux29~14                                                                ; 17      ;
; mux_2:breg_data_mux|m_out[31]~9                                                     ; 16      ;
; mux_4:mux_ulaB|m_out[0]~18                                                          ; 16      ;
; mem_control:b_enab|byteenable[0]~8                                                  ; 14      ;
; mips_control:ctr_mips|Equal2~0                                                      ; 14      ;
; reg:ir|sr_out[28]                                                                   ; 14      ;
; ulamips:alu|Mux10~10                                                                ; 13      ;
; ulamips:alu|Mux10~9                                                                 ; 13      ;
; ulamips:alu|Mux29~10                                                                ; 13      ;
; ulamips:alu|Mux29~6                                                                 ; 13      ;
; ulamips:alu|Mux29~4                                                                 ; 13      ;
; mux_4:mux_ulaB|m_out[8]~37                                                          ; 13      ;
; mux_4:mux_ulaB|m_out[12]~29                                                         ; 13      ;
; mux_4:mux_ulaB|m_out[14]~25                                                         ; 13      ;
; mux_3:mux_store|Equal1~0                                                            ; 12      ;
; ulamips:alu|ShiftLeft0~21                                                           ; 12      ;
; mux_4:mux_ulaB|m_out[6]~41                                                          ; 12      ;
; mux_4:mux_ulaB|m_out[7]~39                                                          ; 12      ;
; mux_4:mux_ulaB|m_out[10]~33                                                         ; 12      ;
; mux_4:mux_ulaB|m_out[11]~31                                                         ; 12      ;
; mux_4:mux_ulaB|m_out[15]~23                                                         ; 12      ;
; regbuf:rgB|sr_out[30]                                                               ; 12      ;
; mux_4:mux_ulaB|m_out[2]~50                                                          ; 11      ;
; mux_2:breg_data_mux|m_out[3]~0                                                      ; 11      ;
; reg:ir|sr_out[29]                                                                   ; 11      ;
; reg:ir|sr_out[27]                                                                   ; 11      ;
; ulamips:alu|Mux25~2                                                                 ; 11      ;
; mux_4:mux_ulaB|m_out[4]~45                                                          ; 11      ;
; mux_4:mux_ulaB|m_out[9]~35                                                          ; 11      ;
; mux_4:mux_ulaB|m_out[13]~27                                                         ; 11      ;
; reg:ir|sr_out[5]                                                                    ; 11      ;
; reg:ir|sr_out[2]                                                                    ; 11      ;
; mux_2:breg_data_mux|m_out[3]~1                                                      ; 10      ;
; mips_control:ctr_mips|pstate.readmem_st                                             ; 10      ;
; reg:ir|sr_out[30]                                                                   ; 10      ;
; mux_4:mux_ulaB|m_out[1]~48                                                          ; 10      ;
; mux_4:mux_ulaB|m_out[3]~47                                                          ; 10      ;
; mux_4:mux_ulaB|m_out[5]~43                                                          ; 10      ;
; mux_4:mux_ulaB|m_out[16]~21                                                         ; 10      ;
; ulamips:alu|ShiftLeft0~19                                                           ; 10      ;
; ulamips:alu|ShiftLeft0~16                                                           ; 10      ;
; mux_4:mux_ulaB|m_out[0]~3                                                           ; 10      ;
; reg:pc|sr_out[3]                                                                    ; 10      ;
; mux_4:mux_ulaB|m_out[17]~20                                                         ; 9       ;
; regbuf:rgB|sr_out[27]                                                               ; 9       ;
; regbuf:rgB|sr_out[28]                                                               ; 9       ;
; regbuf:rgB|sr_out[29]                                                               ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                              ; 8       ;
; mux_3:mux_store|m_out[8]~64                                                         ; 8       ;
; mux_3:mux_store|m_out[3]~63                                                         ; 8       ;
; mux_2:breg_data_mux|m_out[15]~25                                                    ; 8       ;
; mux_3:mux_store|m_out[24]~46                                                        ; 8       ;
; mux_3:mux_store|m_out[24]~45                                                        ; 8       ;
; mux_3:mux_store|m_out[16]~36                                                        ; 8       ;
; ulamips:alu|Mux29~18                                                                ; 8       ;
; ulamips:alu|ShiftLeft0~25                                                           ; 8       ;
; mux_4:mux_ulaB|m_out[18]~17                                                         ; 8       ;
; regbuf:rgB|sr_out[19]                                                               ; 8       ;
; regbuf:rgB|sr_out[20]                                                               ; 8       ;
; regbuf:rgA|sr_out[3]                                                                ; 8       ;
; alu_ctr:actr|alu_ctr[1]~7                                                           ; 8       ;
; ulamips:alu|Mux10~21                                                                ; 7       ;
; mux_3:mux_store|m_out[17]~66                                                        ; 7       ;
; ulamips:alu|Mux10~20                                                                ; 7       ;
; mips_control:ctr_mips|pstate.writereg_st                                            ; 7       ;
; ulamips:alu|Mux14~6                                                                 ; 7       ;
; ulamips:alu|Mux10~11                                                                ; 7       ;
; regbuf:rgB|sr_out[25]                                                               ; 7       ;
; regbuf:rgB|sr_out[26]                                                               ; 7       ;
; alu_ctr:actr|alu_ctr[1]~13                                                          ; 7       ;
; ulamips:alu|ShiftRight0~88                                                          ; 6       ;
; ulamips:alu|Mux7~2                                                                  ; 6       ;
; ulamips:alu|ShiftLeft0~22                                                           ; 6       ;
; reg:ir|sr_out[14]                                                                   ; 6       ;
; reg:ir|sr_out[15]                                                                   ; 6       ;
; regbuf:rgB|sr_out[18]                                                               ; 6       ;
; regbuf:rgB|sr_out[21]                                                               ; 6       ;
; regbuf:rgB|sr_out[22]                                                               ; 6       ;
; regbuf:rgB|sr_out[23]                                                               ; 6       ;
; regbuf:rgB|sr_out[24]                                                               ; 6       ;
; alu_ctr:actr|alu_ctr~8                                                              ; 6       ;
; alu_ctr:actr|alu_ctr~2                                                              ; 6       ;
; reg:ir|sr_out[4]                                                                    ; 6       ;
; reg:ir|sr_out[3]                                                                    ; 6       ;
; reg:pc|sr_out[4]                                                                    ; 6       ;
; ulamips:alu|Mux25~13                                                                ; 5       ;
; alu_ctr:actr|alu_ctr[1]~24                                                          ; 5       ;
; reg:ir|sr_out[20]                                                                   ; 5       ;
; reg:ir|sr_out[19]                                                                   ; 5       ;
; reg:ir|sr_out[18]                                                                   ; 5       ;
; reg:ir|sr_out[17]                                                                   ; 5       ;
; ulamips:alu|Mux14~8                                                                 ; 5       ;
; reg:ir|sr_out[16]                                                                   ; 5       ;
; ulamips:alu|Mux25~3                                                                 ; 5       ;
; ulamips:alu|ShiftRight1~52                                                          ; 5       ;
; ulamips:alu|ShiftRight0~44                                                          ; 5       ;
; regbuf:rgB|sr_out[1]                                                                ; 5       ;
; regbuf:rgB|sr_out[2]                                                                ; 5       ;
; regbuf:rgB|sr_out[3]                                                                ; 5       ;
; regbuf:rgB|sr_out[4]                                                                ; 5       ;
; regbuf:rgB|sr_out[5]                                                                ; 5       ;
; regbuf:rgB|sr_out[6]                                                                ; 5       ;
; regbuf:rgB|sr_out[7]                                                                ; 5       ;
; reg:ir|sr_out[11]                                                                   ; 5       ;
; reg:ir|sr_out[12]                                                                   ; 5       ;
; reg:ir|sr_out[13]                                                                   ; 5       ;
; mux_4:mux_ulaB|m_out[19]~16                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[20]~15                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[21]~14                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[22]~13                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[23]~12                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[24]~11                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[25]~10                                                         ; 5       ;
; mux_4:mux_ulaB|m_out[26]~9                                                          ; 5       ;
; mux_4:mux_ulaB|m_out[27]~8                                                          ; 5       ;
; mux_4:mux_ulaB|m_out[30]~5                                                          ; 5       ;
; ulamips:alu|ShiftRight0~10                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[7]~26                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[8]~25                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[9]~24                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[10]~23                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[11]~22                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[12]~21                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[13]~20                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[14]~19                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[5]~18                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[6]~17                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[15]~16                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[16]~15                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[17]~14                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[18]~13                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[19]~12                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[20]~11                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[21]~10                                                         ; 5       ;
; mux_2:mux_ulaA|m_out[22]~9                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[24]~7                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[25]~6                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[26]~5                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[27]~4                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[28]~3                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[29]~2                                                          ; 5       ;
; mux_2:mux_ulaA|m_out[30]~1                                                          ; 5       ;
; regbuf:rgB|sr_out[0]                                                                ; 5       ;
; mips_control:ctr_mips|pstate.rtype_ex_st                                            ; 5       ;
; reg:pc|sr_out[1]                                                                    ; 5       ;
; ulamips:alu|Mux7~12                                                                 ; 4       ;
; ulamips:alu|Mux17~11                                                                ; 4       ;
; ulamips:alu|Mux18~11                                                                ; 4       ;
; ulamips:alu|Mux19~11                                                                ; 4       ;
; ulamips:alu|Mux20~11                                                                ; 4       ;
; ulamips:alu|Mux21~11                                                                ; 4       ;
; ulamips:alu|Mux22~13                                                                ; 4       ;
; ulamips:alu|Mux23~12                                                                ; 4       ;
; ulamips:alu|Mux28~12                                                                ; 4       ;
; ulamips:alu|Mux29~21                                                                ; 4       ;
; ulamips:alu|ShiftLeft0~141                                                          ; 4       ;
; mips_control:ctr_mips|unsig~0                                                       ; 4       ;
; mips_control:ctr_mips|wich_store[0]~0                                               ; 4       ;
; reg:pc|sr_out[31]~28                                                                ; 4       ;
; ulamips:alu|Mux0~8                                                                  ; 4       ;
; ulamips:alu|Mux1~10                                                                 ; 4       ;
; ulamips:alu|Mux2~13                                                                 ; 4       ;
; ulamips:alu|Mux3~10                                                                 ; 4       ;
; ulamips:alu|Mux4                                                                    ; 4       ;
; ulamips:alu|Mux5                                                                    ; 4       ;
; ulamips:alu|ShiftLeft0~121                                                          ; 4       ;
; reg:ir|sr_out[25]                                                                   ; 4       ;
; ulamips:alu|Mux6                                                                    ; 4       ;
; ulamips:alu|Mux7                                                                    ; 4       ;
; reg:ir|sr_out[24]                                                                   ; 4       ;
; reg:ir|sr_out[23]                                                                   ; 4       ;
; ulamips:alu|Mux8~8                                                                  ; 4       ;
; ulamips:alu|Mux9~10                                                                 ; 4       ;
; reg:ir|sr_out[22]                                                                   ; 4       ;
; reg:ir|sr_out[21]                                                                   ; 4       ;
; ulamips:alu|Mux10~19                                                                ; 4       ;
; ulamips:alu|Mux11~7                                                                 ; 4       ;
; ulamips:alu|Mux12~7                                                                 ; 4       ;
; ulamips:alu|Mux13~7                                                                 ; 4       ;
; ulamips:alu|Mux14~9                                                                 ; 4       ;
; ulamips:alu|Mux15~8                                                                 ; 4       ;
; ulamips:alu|Mux16~13                                                                ; 4       ;
; ulamips:alu|Mux24                                                                   ; 4       ;
; ulamips:alu|Mux25                                                                   ; 4       ;
; ulamips:alu|Mux26                                                                   ; 4       ;
; ulamips:alu|Mux27                                                                   ; 4       ;
; ulamips:alu|Mux25~4                                                                 ; 4       ;
; ulamips:alu|ShiftRight1~48                                                          ; 4       ;
; ulamips:alu|ShiftRight1~35                                                          ; 4       ;
; ulamips:alu|ShiftRight1~30                                                          ; 4       ;
; ulamips:alu|ShiftLeft0~27                                                           ; 4       ;
; ulamips:alu|Mux30~14                                                                ; 4       ;
; ulamips:alu|ShiftRight1~25                                                          ; 4       ;
; ulamips:alu|ShiftRight0~43                                                          ; 4       ;
; ulamips:alu|Mux31~8                                                                 ; 4       ;
; ulamips:alu|ShiftRight0~15                                                          ; 4       ;
; ulamips:alu|ShiftRight0~13                                                          ; 4       ;
; reg:ir|sr_out[6]                                                                    ; 4       ;
; reg:ir|sr_out[7]                                                                    ; 4       ;
; reg:ir|sr_out[8]                                                                    ; 4       ;
; reg:ir|sr_out[9]                                                                    ; 4       ;
; reg:ir|sr_out[10]                                                                   ; 4       ;
; mux_4:mux_ulaB|m_out[28]~7                                                          ; 4       ;
; mux_4:mux_ulaB|m_out[29]~6                                                          ; 4       ;
; mux_2:mux_ulaA|m_out[31]~31                                                         ; 4       ;
; regbuf:rgA|sr_out[1]                                                                ; 4       ;
; mux_2:mux_ulaA|m_out[23]~8                                                          ; 4       ;
; regbuf:rgA|sr_out[4]                                                                ; 4       ;
; alu_ctr:actr|alu_ctr~11                                                             ; 4       ;
; ulamips:alu|Mux10~7                                                                 ; 4       ;
; alu_ctr:actr|alu_ctr~5                                                              ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[24] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[25] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[17] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[18] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[19] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[20] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[21] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[22] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[23] ; 4       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[16] ; 4       ;
; reg:pc|sr_out[2]                                                                    ; 4       ;
; reg:pc|sr_out[0]                                                                    ; 4       ;
; reg:pc|sr_out[7]                                                                    ; 4       ;
; reg:pc|sr_out[8]                                                                    ; 4       ;
; reg:pc|sr_out[9]                                                                    ; 4       ;
; reg:pc|sr_out[5]                                                                    ; 4       ;
; reg:pc|sr_out[6]                                                                    ; 4       ;
; reg:pc|sr_out[23]                                                                   ; 4       ;
; ulamips:alu|Mux2~14                                                                 ; 3       ;
; ulamips:alu|ShiftRight0~86                                                          ; 3       ;
; ulamips:alu|ShiftRight1~73                                                          ; 3       ;
; mux_2:breg_data_mux|m_out[31]~50                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[1]~49                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[2]~46                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[3]~43                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[7]~40                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[8]~39                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[9]~38                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[10]~37                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[11]~36                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[12]~35                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[13]~34                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[14]~33                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[5]~32                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[6]~29                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[15]~26                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[16]~24                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[17]~23                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[18]~22                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[19]~21                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[20]~20                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[21]~19                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[22]~18                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[23]~17                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[24]~16                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[25]~15                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[26]~14                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[27]~13                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[28]~12                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[29]~11                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[30]~10                                                    ; 3       ;
; mux_4:mux_byte|m_out[7]~1                                                           ; 3       ;
; mux_2:breg_data_mux|m_out[4]~7                                                      ; 3       ;
; mux_2:mux_reg_add|m_out[4]~4                                                        ; 3       ;
; mux_2:mux_reg_add|m_out[3]~3                                                        ; 3       ;
; mux_2:mux_reg_add|m_out[2]~2                                                        ; 3       ;
; mux_2:mux_reg_add|m_out[1]~1                                                        ; 3       ;
; mux_2:mux_reg_add|m_out[0]~0                                                        ; 3       ;
; mips_control:ctr_mips|WideOr1~0                                                     ; 3       ;
; mux_2:breg_data_mux|m_out[0]~4                                                      ; 3       ;
; regbuf:regULA|sr_out[7]                                                             ; 3       ;
; regbuf:regULA|sr_out[8]                                                             ; 3       ;
; regbuf:regULA|sr_out[5]                                                             ; 3       ;
; regbuf:regULA|sr_out[6]                                                             ; 3       ;
; regbuf:regULA|sr_out[4]                                                             ; 3       ;
; mips_control:ctr_mips|nstate.branch_ex_st~0                                         ; 3       ;
; ulamips:alu|ShiftLeft0~119                                                          ; 3       ;
; ulamips:alu|ShiftLeft0~82                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~50                                                           ; 3       ;
; ulamips:alu|ShiftRight0~77                                                          ; 3       ;
; ulamips:alu|ShiftRight0~76                                                          ; 3       ;
; ulamips:alu|ShiftLeft0~46                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~45                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~44                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~42                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~40                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~37                                                           ; 3       ;
; ulamips:alu|ShiftLeft0~32                                                           ; 3       ;
; ulamips:alu|ShiftRight1~49                                                          ; 3       ;
; ulamips:alu|ShiftRight1~36                                                          ; 3       ;
; ulamips:alu|ShiftRight1~33                                                          ; 3       ;
; ulamips:alu|ShiftRight1~24                                                          ; 3       ;
; ulamips:alu|ShiftRight0~41                                                          ; 3       ;
; ulamips:alu|ShiftRight0~20                                                          ; 3       ;
; ulamips:alu|ShiftRight0~12                                                          ; 3       ;
; ulamips:alu|ShiftRight0~11                                                          ; 3       ;
; regbuf:rgB|sr_out[8]                                                                ; 3       ;
; regbuf:rgB|sr_out[9]                                                                ; 3       ;
; regbuf:rgB|sr_out[10]                                                               ; 3       ;
; regbuf:rgB|sr_out[11]                                                               ; 3       ;
; regbuf:rgB|sr_out[12]                                                               ; 3       ;
; regbuf:rgB|sr_out[13]                                                               ; 3       ;
; regbuf:rgB|sr_out[14]                                                               ; 3       ;
; regbuf:rgB|sr_out[15]                                                               ; 3       ;
; regbuf:rgB|sr_out[16]                                                               ; 3       ;
; regbuf:rgB|sr_out[17]                                                               ; 3       ;
; regbuf:rgA|sr_out[0]                                                                ; 3       ;
; regbuf:rgA|sr_out[23]                                                               ; 3       ;
; alu_ctr:actr|alu_ctr~9                                                              ; 3       ;
; alu_ctr:actr|alu_ctr~4                                                              ; 3       ;
; alu_ctr:actr|alu_ctr~3                                                              ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[26] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[27] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[28] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[29] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[30] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[31] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[8]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[9]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[10] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[11] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[12] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[13] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[14] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[15] ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[1]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[2]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[3]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[4]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[5]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[6]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[7]  ; 3       ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[0]  ; 3       ;
; reg:pc|sr_out[31]                                                                   ; 3       ;
; reg:pc|sr_out[10]                                                                   ; 3       ;
; reg:pc|sr_out[11]                                                                   ; 3       ;
; reg:pc|sr_out[12]                                                                   ; 3       ;
; reg:pc|sr_out[13]                                                                   ; 3       ;
; reg:pc|sr_out[14]                                                                   ; 3       ;
; reg:pc|sr_out[15]                                                                   ; 3       ;
; reg:pc|sr_out[16]                                                                   ; 3       ;
; reg:pc|sr_out[17]                                                                   ; 3       ;
; reg:pc|sr_out[18]                                                                   ; 3       ;
; reg:pc|sr_out[19]                                                                   ; 3       ;
; reg:pc|sr_out[20]                                                                   ; 3       ;
; reg:pc|sr_out[21]                                                                   ; 3       ;
; reg:pc|sr_out[22]                                                                   ; 3       ;
; reg:pc|sr_out[24]                                                                   ; 3       ;
; reg:pc|sr_out[25]                                                                   ; 3       ;
; reg:pc|sr_out[26]                                                                   ; 3       ;
; reg:pc|sr_out[27]                                                                   ; 3       ;
; reg:pc|sr_out[30]                                                                   ; 3       ;
; mips_control:ctr_mips|pstate.fetch_st~_wirecell                                     ; 2       ;
; ulamips:alu|ShiftRight0~90                                                          ; 2       ;
; ulamips:alu|Mux2~15                                                                 ; 2       ;
; ulamips:alu|Mux9~11                                                                 ; 2       ;
; ulamips:alu|ShiftRight0~87                                                          ; 2       ;
; ulamips:alu|ShiftRight1~76                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~143                                                          ; 2       ;
; ulamips:alu|ShiftRight1~75                                                          ; 2       ;
; ulamips:alu|ShiftRight1~74                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~142                                                          ; 2       ;
; regbuf:rdm|sr_out[31]                                                               ; 2       ;
; regbuf:rdm|sr_out[15]                                                               ; 2       ;
; mux_2:mux_mem|m_out[9]~7                                                            ; 2       ;
; mux_2:mux_mem|m_out[8]~6                                                            ; 2       ;
; mux_2:mux_mem|m_out[7]~5                                                            ; 2       ;
; mux_2:mux_mem|m_out[6]~4                                                            ; 2       ;
; mux_2:mux_mem|m_out[5]~3                                                            ; 2       ;
; mux_2:mux_mem|m_out[4]~2                                                            ; 2       ;
; mux_2:mux_mem|m_out[3]~1                                                            ; 2       ;
; mux_2:mux_mem|m_out[2]~0                                                            ; 2       ;
; mips_control:ctr_mips|Equal2~1                                                      ; 2       ;
; regbuf:regULA|sr_out[31]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[73]                                                 ; 2       ;
; regbuf:regULA|sr_out[1]                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[13]                                                 ; 2       ;
; regbuf:regULA|sr_out[2]                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[15]                                                 ; 2       ;
; regbuf:regULA|sr_out[3]                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[17]                                                 ; 2       ;
; regbuf:regULA|sr_out[0]                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[25]                                                 ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[27]                                                 ; 2       ;
; regbuf:regULA|sr_out[9]                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[29]                                                 ; 2       ;
; regbuf:regULA|sr_out[10]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[31]                                                 ; 2       ;
; regbuf:regULA|sr_out[11]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[33]                                                 ; 2       ;
; regbuf:regULA|sr_out[12]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[35]                                                 ; 2       ;
; regbuf:regULA|sr_out[13]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[37]                                                 ; 2       ;
; regbuf:regULA|sr_out[14]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[39]                                                 ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[21]                                                 ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[23]                                                 ; 2       ;
; regbuf:regULA|sr_out[15]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[41]                                                 ; 2       ;
; regbuf:regULA|sr_out[16]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[43]                                                 ; 2       ;
; regbuf:regULA|sr_out[17]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[45]                                                 ; 2       ;
; regbuf:regULA|sr_out[18]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[47]                                                 ; 2       ;
; regbuf:regULA|sr_out[19]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[49]                                                 ; 2       ;
; regbuf:regULA|sr_out[20]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[51]                                                 ; 2       ;
; regbuf:regULA|sr_out[21]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[53]                                                 ; 2       ;
; regbuf:regULA|sr_out[22]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[55]                                                 ; 2       ;
; regbuf:regULA|sr_out[23]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[57]                                                 ; 2       ;
; regbuf:regULA|sr_out[24]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[59]                                                 ; 2       ;
; regbuf:regULA|sr_out[25]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[61]                                                 ; 2       ;
; regbuf:regULA|sr_out[26]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[63]                                                 ; 2       ;
; regbuf:regULA|sr_out[27]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[65]                                                 ; 2       ;
; regbuf:regULA|sr_out[28]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[67]                                                 ; 2       ;
; regbuf:regULA|sr_out[29]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[69]                                                 ; 2       ;
; regbuf:regULA|sr_out[30]                                                            ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[71]                                                 ; 2       ;
; pc_wr_s~0                                                                           ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[19]                                                 ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[12]                                                 ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[9]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[0]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[5]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[7]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[1]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[3]                                                  ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[11]                                                 ; 2       ;
; mips_control:ctr_mips|Mux5~2                                                        ; 2       ;
; mips_control:ctr_mips|nstate.rtype_ex_st~2                                          ; 2       ;
; ulamips:alu|Mux2~4                                                                  ; 2       ;
; ulamips:alu|Mux3~1                                                                  ; 2       ;
; ulamips:alu|ShiftLeft0~123                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~120                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~118                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~117                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~116                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~115                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~114                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~113                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~112                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~111                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~110                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~109                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~108                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~106                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~105                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~103                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~102                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~100                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~99                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~98                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~96                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~95                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~94                                                           ; 2       ;
; ulamips:alu|Mux15~4                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~86                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~85                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~84                                                           ; 2       ;
; ulamips:alu|Mux16~5                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~81                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~79                                                           ; 2       ;
; ulamips:alu|ShiftRight1~72                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~78                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~76                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~75                                                           ; 2       ;
; ulamips:alu|ShiftRight1~71                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~73                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~72                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~70                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~69                                                           ; 2       ;
; ulamips:alu|ShiftRight1~70                                                          ; 2       ;
; ulamips:alu|ShiftRight0~83                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~67                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~66                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~65                                                           ; 2       ;
; ulamips:alu|ShiftRight0~82                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~63                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~62                                                           ; 2       ;
; ulamips:alu|ShiftRight0~81                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~60                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~59                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~58                                                           ; 2       ;
; ulamips:alu|ShiftRight1~69                                                          ; 2       ;
; ulamips:alu|ShiftRight0~80                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~56                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~55                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~54                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~53                                                           ; 2       ;
; ulamips:alu|ShiftRight0~79                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~52                                                           ; 2       ;
; ulamips:alu|ShiftRight1~67                                                          ; 2       ;
; ulamips:alu|ShiftRight0~75                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~48                                                           ; 2       ;
; ulamips:alu|ShiftRight0~73                                                          ; 2       ;
; ulamips:alu|ShiftRight1~66                                                          ; 2       ;
; ulamips:alu|ShiftRight0~72                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~43                                                           ; 2       ;
; ulamips:alu|ShiftRight0~71                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~41                                                           ; 2       ;
; ulamips:alu|ShiftRight0~68                                                          ; 2       ;
; ulamips:alu|ShiftRight1~65                                                          ; 2       ;
; ulamips:alu|ShiftRight0~67                                                          ; 2       ;
; ulamips:alu|ShiftRight0~66                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~38                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~36                                                           ; 2       ;
; ulamips:alu|ShiftRight0~63                                                          ; 2       ;
; ulamips:alu|ShiftRight1~64                                                          ; 2       ;
; ulamips:alu|ShiftRight0~62                                                          ; 2       ;
; ulamips:alu|ShiftRight0~61                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~33                                                           ; 2       ;
; ulamips:alu|ShiftRight0~58                                                          ; 2       ;
; ulamips:alu|ShiftRight1~62                                                          ; 2       ;
; ulamips:alu|ShiftRight1~60                                                          ; 2       ;
; ulamips:alu|ShiftRight1~59                                                          ; 2       ;
; ulamips:alu|ShiftRight1~57                                                          ; 2       ;
; ulamips:alu|ShiftRight1~55                                                          ; 2       ;
; ulamips:alu|ShiftRight0~57                                                          ; 2       ;
; ulamips:alu|ShiftRight1~54                                                          ; 2       ;
; ulamips:alu|ShiftRight0~56                                                          ; 2       ;
; ulamips:alu|ShiftRight1~51                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~30                                                           ; 2       ;
; ulamips:alu|ShiftLeft0~29                                                           ; 2       ;
; ulamips:alu|ShiftRight0~53                                                          ; 2       ;
; ulamips:alu|ShiftRight1~47                                                          ; 2       ;
; ulamips:alu|ShiftRight1~46                                                          ; 2       ;
; ulamips:alu|ShiftRight1~44                                                          ; 2       ;
; ulamips:alu|ShiftRight1~42                                                          ; 2       ;
; ulamips:alu|ShiftRight1~41                                                          ; 2       ;
; ulamips:alu|ShiftRight1~39                                                          ; 2       ;
; ulamips:alu|ShiftRight0~52                                                          ; 2       ;
; ulamips:alu|ShiftRight1~38                                                          ; 2       ;
; ulamips:alu|ShiftRight0~51                                                          ; 2       ;
; ulamips:alu|ShiftRight0~50                                                          ; 2       ;
; ulamips:alu|ShiftRight1~32                                                          ; 2       ;
; ulamips:alu|ShiftRight1~29                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~28                                                           ; 2       ;
; ulamips:alu|ShiftRight1~28                                                          ; 2       ;
; ulamips:alu|ShiftRight0~47                                                          ; 2       ;
; ulamips:alu|ShiftRight0~46                                                          ; 2       ;
; ulamips:alu|ShiftRight1~23                                                          ; 2       ;
; ulamips:alu|Mux22~3                                                                 ; 2       ;
; ulamips:alu|ShiftRight0~42                                                          ; 2       ;
; ulamips:alu|ShiftRight1~22                                                          ; 2       ;
; ulamips:alu|Mux22~2                                                                 ; 2       ;
; ulamips:alu|ShiftRight0~36                                                          ; 2       ;
; ulamips:alu|ShiftRight0~35                                                          ; 2       ;
; ulamips:alu|ShiftRight0~34                                                          ; 2       ;
; ulamips:alu|ShiftRight0~32                                                          ; 2       ;
; ulamips:alu|ShiftRight0~31                                                          ; 2       ;
; ulamips:alu|ShiftRight1~21                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~23                                                           ; 2       ;
; ulamips:alu|Mux30~4                                                                 ; 2       ;
; ulamips:alu|ShiftRight1~20                                                          ; 2       ;
; ulamips:alu|ShiftRight0~29                                                          ; 2       ;
; ulamips:alu|ShiftRight1~18                                                          ; 2       ;
; ulamips:alu|ShiftRight1~17                                                          ; 2       ;
; ulamips:alu|ShiftRight0~27                                                          ; 2       ;
; ulamips:alu|ShiftRight0~25                                                          ; 2       ;
; ulamips:alu|ShiftRight0~24                                                          ; 2       ;
; ulamips:alu|ShiftRight0~22                                                          ; 2       ;
; ulamips:alu|ShiftRight1~15                                                          ; 2       ;
; ulamips:alu|ShiftRight0~21                                                          ; 2       ;
; ulamips:alu|Mux23~2                                                                 ; 2       ;
; ulamips:alu|ShiftRight1~12                                                          ; 2       ;
; ulamips:alu|ShiftRight0~19                                                          ; 2       ;
; ulamips:alu|ShiftRight0~18                                                          ; 2       ;
; ulamips:alu|ShiftRight1~11                                                          ; 2       ;
; ulamips:alu|ShiftRight0~16                                                          ; 2       ;
; ulamips:alu|ShiftRight1~10                                                          ; 2       ;
; ulamips:alu|ShiftRight0~14                                                          ; 2       ;
; regbuf:rgA|sr_out[31]                                                               ; 2       ;
; alu_ctr:actr|alu_ctr[0]~15                                                          ; 2       ;
; ulamips:alu|ShiftLeft0~20                                                           ; 2       ;
; regbuf:rgA|sr_out[2]                                                                ; 2       ;
; regbuf:rgA|sr_out[7]                                                                ; 2       ;
; regbuf:rgA|sr_out[8]                                                                ; 2       ;
; regbuf:rgA|sr_out[9]                                                                ; 2       ;
; regbuf:rgA|sr_out[10]                                                               ; 2       ;
; regbuf:rgA|sr_out[11]                                                               ; 2       ;
; regbuf:rgA|sr_out[12]                                                               ; 2       ;
; regbuf:rgA|sr_out[13]                                                               ; 2       ;
; regbuf:rgA|sr_out[14]                                                               ; 2       ;
; regbuf:rgA|sr_out[5]                                                                ; 2       ;
; regbuf:rgA|sr_out[6]                                                                ; 2       ;
; regbuf:rgA|sr_out[15]                                                               ; 2       ;
; regbuf:rgA|sr_out[16]                                                               ; 2       ;
; regbuf:rgA|sr_out[17]                                                               ; 2       ;
; regbuf:rgA|sr_out[18]                                                               ; 2       ;
; regbuf:rgA|sr_out[19]                                                               ; 2       ;
; regbuf:rgA|sr_out[20]                                                               ; 2       ;
; regbuf:rgA|sr_out[21]                                                               ; 2       ;
; regbuf:rgA|sr_out[22]                                                               ; 2       ;
; regbuf:rgA|sr_out[24]                                                               ; 2       ;
; regbuf:rgA|sr_out[25]                                                               ; 2       ;
; regbuf:rgA|sr_out[26]                                                               ; 2       ;
; regbuf:rgA|sr_out[27]                                                               ; 2       ;
; regbuf:rgA|sr_out[30]                                                               ; 2       ;
; mux_4:mux_ulaB|m_out[0]~2                                                           ; 2       ;
; alu_ctr:actr|alu_ctr~12                                                             ; 2       ;
; ulamips:alu|tmp[31]~62                                                              ; 2       ;
; ulamips:alu|Add1~0                                                                  ; 2       ;
; reg:pc|sr_out[28]                                                                   ; 2       ;
; reg:pc|sr_out[29]                                                                   ; 2       ;
; breg:bcoreg|breg32_rtl_0_bypass[12]~feeder                                          ; 1       ;
; mips_control:ctr_mips|pstate.decode_st~0                                            ; 1       ;
; mux_4:mux_ulaB|m_out[2]~49                                                          ; 1       ;
; ulamips:alu|ShiftRight0~89                                                          ; 1       ;
; mux_3:mux_store|m_out[23]~72                                                        ; 1       ;
; mux_3:mux_store|m_out[22]~71                                                        ; 1       ;
; mux_3:mux_store|m_out[21]~70                                                        ; 1       ;
; mux_3:mux_store|m_out[20]~69                                                        ; 1       ;
; mux_3:mux_store|m_out[19]~68                                                        ; 1       ;
; mux_3:mux_store|m_out[18]~67                                                        ; 1       ;
; mux_3:mux_store|m_out[17]~65                                                        ; 1       ;
; mem_control:b_enab|byteenable[2]~14                                                 ; 1       ;
; mem_control:b_enab|byteenable[0]~13                                                 ; 1       ;
; mips_control:ctr_mips|nstate.rtype_ex_st~3                                          ; 1       ;
; ulamips:alu|Mux1~11                                                                 ; 1       ;
; ulamips:alu|a32~61                                                                  ; 1       ;
; ulamips:alu|a32~60                                                                  ; 1       ;
; ulamips:alu|Mux16~14                                                                ; 1       ;
; ulamips:alu|a32~59                                                                  ; 1       ;
; ulamips:alu|a32~58                                                                  ; 1       ;
; ulamips:alu|a32~57                                                                  ; 1       ;
; ulamips:alu|a32~56                                                                  ; 1       ;
; ulamips:alu|a32~55                                                                  ; 1       ;
; ulamips:alu|a32~54                                                                  ; 1       ;
; ulamips:alu|a32~53                                                                  ; 1       ;
; ulamips:alu|a32~52                                                                  ; 1       ;
; ulamips:alu|a32~51                                                                  ; 1       ;
; ulamips:alu|a32~50                                                                  ; 1       ;
; ulamips:alu|a32~49                                                                  ; 1       ;
; ulamips:alu|a32~48                                                                  ; 1       ;
; ulamips:alu|a32~47                                                                  ; 1       ;
; ulamips:alu|a32~46                                                                  ; 1       ;
; ulamips:alu|Mux30~17                                                                ; 1       ;
; ulamips:alu|Mux30~16                                                                ; 1       ;
; ulamips:alu|a32~45                                                                  ; 1       ;
; mips_control:ctr_mips|nstate.arith_imm_st~0                                         ; 1       ;
; mips_control:ctr_mips|Mux8~0                                                        ; 1       ;
; mips_control:ctr_mips|nstate.writemem_st~0                                          ; 1       ;
; mips_control:ctr_mips|Mux7~0                                                        ; 1       ;
; mux_2:breg_data_mux|m_out[1]~48                                                     ; 1       ;
; regbuf:rdm|sr_out[9]                                                                ; 1       ;
; mux_2:breg_data_mux|m_out[1]~47                                                     ; 1       ;
; regbuf:rdm|sr_out[17]                                                               ; 1       ;
; regbuf:rdm|sr_out[1]                                                                ; 1       ;
; regbuf:rdm|sr_out[25]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[2]~45                                                     ; 1       ;
; regbuf:rdm|sr_out[10]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[2]~44                                                     ; 1       ;
; regbuf:rdm|sr_out[18]                                                               ; 1       ;
; regbuf:rdm|sr_out[26]                                                               ; 1       ;
; regbuf:rdm|sr_out[2]                                                                ; 1       ;
; mux_2:breg_data_mux|m_out[3]~42                                                     ; 1       ;
; regbuf:rdm|sr_out[11]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[3]~41                                                     ; 1       ;
; regbuf:rdm|sr_out[19]                                                               ; 1       ;
; regbuf:rdm|sr_out[3]                                                                ; 1       ;
; regbuf:rdm|sr_out[27]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[5]~31                                                     ; 1       ;
; regbuf:rdm|sr_out[13]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[5]~30                                                     ; 1       ;
; regbuf:rdm|sr_out[21]                                                               ; 1       ;
; regbuf:rdm|sr_out[5]                                                                ; 1       ;
; regbuf:rdm|sr_out[29]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[6]~28                                                     ; 1       ;
; regbuf:rdm|sr_out[14]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[6]~27                                                     ; 1       ;
; regbuf:rdm|sr_out[22]                                                               ; 1       ;
; regbuf:rdm|sr_out[30]                                                               ; 1       ;
; regbuf:rdm|sr_out[6]                                                                ; 1       ;
; mux_2:breg_data_mux|m_out[31]~8                                                     ; 1       ;
; mux_4:mux_byte|m_out[7]~0                                                           ; 1       ;
; regbuf:rdm|sr_out[7]                                                                ; 1       ;
; regbuf:rdm|sr_out[23]                                                               ; 1       ;
; mips_control:ctr_mips|nstate.jump_ex_st~0                                           ; 1       ;
; mux_2:breg_data_mux|m_out[4]~6                                                      ; 1       ;
; regbuf:rdm|sr_out[12]                                                               ; 1       ;
; mux_2:breg_data_mux|m_out[4]~5                                                      ; 1       ;
; regbuf:rdm|sr_out[20]                                                               ; 1       ;
; regbuf:rdm|sr_out[28]                                                               ; 1       ;
; regbuf:rdm|sr_out[4]                                                                ; 1       ;
; mips_control:ctr_mips|pstate.arith_imm_st                                           ; 1       ;
; mux_2:breg_data_mux|m_out[0]~3                                                      ; 1       ;
; regbuf:rdm|sr_out[8]                                                                ; 1       ;
; mux_2:breg_data_mux|m_out[0]~2                                                      ; 1       ;
; regbuf:rdm|sr_out[16]                                                               ; 1       ;
; regbuf:rdm|sr_out[24]                                                               ; 1       ;
; regbuf:rdm|sr_out[0]                                                                ; 1       ;
; mips_control:ctr_mips|nstate.readmem_st~0                                           ; 1       ;
; mips_control:ctr_mips|Mux6~0                                                        ; 1       ;
; mux_3:mux_store|m_out[31]~62                                                        ; 1       ;
; mux_3:mux_store|m_out[31]~61                                                        ; 1       ;
; mux_3:mux_store|m_out[30]~60                                                        ; 1       ;
; mux_3:mux_store|m_out[30]~59                                                        ; 1       ;
; mux_3:mux_store|m_out[29]~58                                                        ; 1       ;
; mux_3:mux_store|m_out[29]~57                                                        ; 1       ;
; mux_3:mux_store|m_out[28]~56                                                        ; 1       ;
; mux_3:mux_store|m_out[28]~55                                                        ; 1       ;
; mux_3:mux_store|m_out[27]~54                                                        ; 1       ;
; mux_3:mux_store|m_out[27]~53                                                        ; 1       ;
; mux_3:mux_store|m_out[26]~52                                                        ; 1       ;
; mux_3:mux_store|m_out[26]~51                                                        ; 1       ;
; mux_3:mux_store|m_out[25]~50                                                        ; 1       ;
; mux_3:mux_store|m_out[25]~49                                                        ; 1       ;
; mem_control:b_enab|byteenable[3]~12                                                 ; 1       ;
; mem_control:b_enab|byteenable[3]~11                                                 ; 1       ;
; mux_3:mux_store|m_out[24]~48                                                        ; 1       ;
; mux_3:mux_store|m_out[24]~47                                                        ; 1       ;
; mux_3:mux_store|m_out[23]~44                                                        ; 1       ;
; mux_3:mux_store|m_out[22]~43                                                        ; 1       ;
; mux_3:mux_store|m_out[21]~42                                                        ; 1       ;
; mux_3:mux_store|m_out[20]~41                                                        ; 1       ;
; mux_3:mux_store|m_out[19]~40                                                        ; 1       ;
; mux_3:mux_store|m_out[18]~39                                                        ; 1       ;
; mux_3:mux_store|m_out[17]~38                                                        ; 1       ;
; mux_3:mux_store|m_out[16]~37                                                        ; 1       ;
; mux_3:mux_store|m_out[15]~35                                                        ; 1       ;
; mux_3:mux_store|m_out[14]~34                                                        ; 1       ;
; mux_3:mux_store|m_out[13]~33                                                        ; 1       ;
; mux_3:mux_store|m_out[12]~32                                                        ; 1       ;
; mux_3:mux_store|m_out[11]~31                                                        ; 1       ;
; mux_3:mux_store|m_out[10]~30                                                        ; 1       ;
; mux_3:mux_store|m_out[9]~29                                                         ; 1       ;
; mem_control:b_enab|byteenable[1]~10                                                 ; 1       ;
; mem_control:b_enab|byteenable[1]~9                                                  ; 1       ;
; mux_3:mux_store|m_out[8]~28                                                         ; 1       ;
; mux_3:mux_store|m_out[7]~27                                                         ; 1       ;
; mux_3:mux_store|m_out[6]~26                                                         ; 1       ;
; mux_3:mux_store|m_out[5]~25                                                         ; 1       ;
; mux_3:mux_store|m_out[4]~24                                                         ; 1       ;
; mux_3:mux_store|m_out[3]~23                                                         ; 1       ;
; mux_3:mux_store|m_out[2]~22                                                         ; 1       ;
; mux_3:mux_store|m_out[1]~21                                                         ; 1       ;
; alu_ctr:actr|alu_ctr~23                                                             ; 1       ;
; mux_3:mux_store|m_out[0]~20                                                         ; 1       ;
; alu_ctr:actr|alu_ctr~22                                                             ; 1       ;
; breg:bcoreg|regB[1]~31                                                              ; 1       ;
; breg:bcoreg|regB[2]~30                                                              ; 1       ;
; breg:bcoreg|regB[3]~29                                                              ; 1       ;
; breg:bcoreg|regB[4]~28                                                              ; 1       ;
; breg:bcoreg|regB[5]~27                                                              ; 1       ;
; breg:bcoreg|regB[6]~26                                                              ; 1       ;
; breg:bcoreg|regB[7]~25                                                              ; 1       ;
; breg:bcoreg|regB[8]~24                                                              ; 1       ;
; breg:bcoreg|regB[9]~23                                                              ; 1       ;
; breg:bcoreg|regB[10]~22                                                             ; 1       ;
; breg:bcoreg|regB[11]~21                                                             ; 1       ;
; breg:bcoreg|regB[12]~20                                                             ; 1       ;
; breg:bcoreg|regB[13]~19                                                             ; 1       ;
; breg:bcoreg|regB[14]~18                                                             ; 1       ;
; breg:bcoreg|regB[15]~17                                                             ; 1       ;
; breg:bcoreg|regB[16]~16                                                             ; 1       ;
; breg:bcoreg|regB[17]~15                                                             ; 1       ;
; breg:bcoreg|regB[18]~14                                                             ; 1       ;
; breg:bcoreg|regB[19]~13                                                             ; 1       ;
; breg:bcoreg|regB[20]~12                                                             ; 1       ;
; breg:bcoreg|regB[21]~11                                                             ; 1       ;
; breg:bcoreg|regB[22]~10                                                             ; 1       ;
; breg:bcoreg|regB[23]~9                                                              ; 1       ;
; breg:bcoreg|regB[24]~8                                                              ; 1       ;
; breg:bcoreg|regB[25]~7                                                              ; 1       ;
; breg:bcoreg|regB[26]~6                                                              ; 1       ;
; breg:bcoreg|regB[27]~5                                                              ; 1       ;
; breg:bcoreg|regB[28]~4                                                              ; 1       ;
; breg:bcoreg|regB[29]~3                                                              ; 1       ;
; breg:bcoreg|regB[30]~2                                                              ; 1       ;
; reg:pc|sr_out~33                                                                    ; 1       ;
; breg:bcoreg|regA[31]~31                                                             ; 1       ;
; breg:bcoreg|regB[31]~1                                                              ; 1       ;
; reg:pc|sr_out~32                                                                    ; 1       ;
; breg:bcoreg|regA[1]~30                                                              ; 1       ;
; breg:bcoreg|regA[2]~29                                                              ; 1       ;
; breg:bcoreg|regA[3]~28                                                              ; 1       ;
; reg:pc|sr_out~31                                                                    ; 1       ;
; breg:bcoreg|regA[0]~27                                                              ; 1       ;
; breg:bcoreg|regA[7]~26                                                              ; 1       ;
; breg:bcoreg|regA[8]~25                                                              ; 1       ;
; breg:bcoreg|regA[9]~24                                                              ; 1       ;
; breg:bcoreg|regA[10]~23                                                             ; 1       ;
; breg:bcoreg|regA[11]~22                                                             ; 1       ;
; breg:bcoreg|regA[12]~21                                                             ; 1       ;
; breg:bcoreg|regA[13]~20                                                             ; 1       ;
; breg:bcoreg|regA[14]~19                                                             ; 1       ;
; breg:bcoreg|regA[5]~18                                                              ; 1       ;
; breg:bcoreg|regA[6]~17                                                              ; 1       ;
; breg:bcoreg|regA[15]~16                                                             ; 1       ;
; breg:bcoreg|regA[16]~15                                                             ; 1       ;
; breg:bcoreg|regA[17]~14                                                             ; 1       ;
; breg:bcoreg|regA[18]~13                                                             ; 1       ;
; breg:bcoreg|regA[19]~12                                                             ; 1       ;
; breg:bcoreg|regA[20]~11                                                             ; 1       ;
; breg:bcoreg|regA[21]~10                                                             ; 1       ;
; breg:bcoreg|regA[22]~9                                                              ; 1       ;
; breg:bcoreg|regA[23]~8                                                              ; 1       ;
; breg:bcoreg|regA[24]~7                                                              ; 1       ;
; breg:bcoreg|regA[25]~6                                                              ; 1       ;
; breg:bcoreg|regA[26]~5                                                              ; 1       ;
; breg:bcoreg|regA[27]~4                                                              ; 1       ;
; reg:pc|sr_out~30                                                                    ; 1       ;
; breg:bcoreg|regA[28]~3                                                              ; 1       ;
; reg:pc|sr_out~29                                                                    ; 1       ;
; breg:bcoreg|regA[29]~2                                                              ; 1       ;
; reg:pc|sr_out~27                                                                    ; 1       ;
; breg:bcoreg|regA[30]~1                                                              ; 1       ;
; mips_control:ctr_mips|Equal8~0                                                      ; 1       ;
; ulamips:alu|Equal0~9                                                                ; 1       ;
; ulamips:alu|Equal0~8                                                                ; 1       ;
; ulamips:alu|Equal0~7                                                                ; 1       ;
; ulamips:alu|Equal0~6                                                                ; 1       ;
; ulamips:alu|Equal0~5                                                                ; 1       ;
; ulamips:alu|Equal0~4                                                                ; 1       ;
; ulamips:alu|Equal0~3                                                                ; 1       ;
; ulamips:alu|Equal0~2                                                                ; 1       ;
; ulamips:alu|Equal0~1                                                                ; 1       ;
; ulamips:alu|Equal0~0                                                                ; 1       ;
; breg:bcoreg|regA[4]~0                                                               ; 1       ;
; breg:bcoreg|Equal0~0                                                                ; 1       ;
; breg:bcoreg|breg32~43                                                               ; 1       ;
; breg:bcoreg|breg32~42                                                               ; 1       ;
; breg:bcoreg|breg32~41                                                               ; 1       ;
; breg:bcoreg|regB[0]~0                                                               ; 1       ;
; breg:bcoreg|Equal1~0                                                                ; 1       ;
; breg:bcoreg|breg32~40                                                               ; 1       ;
; breg:bcoreg|breg32~39                                                               ; 1       ;
; breg:bcoreg|breg32~38                                                               ; 1       ;
; mips_control:ctr_mips|Selector0~2                                                   ; 1       ;
; mips_control:ctr_mips|Selector0~1                                                   ; 1       ;
; mips_control:ctr_mips|WideNor0~0                                                    ; 1       ;
; mips_control:ctr_mips|Selector0~0                                                   ; 1       ;
; mips_control:ctr_mips|Mux0~1                                                        ; 1       ;
; mips_control:ctr_mips|Mux0~0                                                        ; 1       ;
; mips_control:ctr_mips|nstate.c_mem_add_st~0                                         ; 1       ;
; mips_control:ctr_mips|Mux5~1                                                        ; 1       ;
; mips_control:ctr_mips|Mux5~0                                                        ; 1       ;
; mips_control:ctr_mips|nstate.branch_ex_st~1                                         ; 1       ;
; data~63                                                                             ; 1       ;
; data~62                                                                             ; 1       ;
; ulamips:alu|Mux0~7                                                                  ; 1       ;
; ulamips:alu|Mux31~10                                                                ; 1       ;
; ulamips:alu|Mux0~6                                                                  ; 1       ;
; ulamips:alu|Mux0~5                                                                  ; 1       ;
; ulamips:alu|Mux31~9                                                                 ; 1       ;
; ulamips:alu|Mux0~4                                                                  ; 1       ;
; ulamips:alu|Mux0~3                                                                  ; 1       ;
; ulamips:alu|Mux0~2                                                                  ; 1       ;
; ulamips:alu|Mux0~1                                                                  ; 1       ;
; ulamips:alu|Mux0~0                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~139                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~138                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~137                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~136                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~135                                                          ; 1       ;
; data~61                                                                             ; 1       ;
; data~60                                                                             ; 1       ;
; ulamips:alu|Mux1~9                                                                  ; 1       ;
; ulamips:alu|Mux1~8                                                                  ; 1       ;
; ulamips:alu|Mux1~7                                                                  ; 1       ;
; ulamips:alu|Mux1~6                                                                  ; 1       ;
; ulamips:alu|Mux1~5                                                                  ; 1       ;
; ulamips:alu|Mux1~4                                                                  ; 1       ;
; ulamips:alu|Mux1~3                                                                  ; 1       ;
; ulamips:alu|a32~44                                                                  ; 1       ;
; ulamips:alu|Mux1~2                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~134                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~133                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~132                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~131                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~130                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~129                                                          ; 1       ;
; data~59                                                                             ; 1       ;
; data~58                                                                             ; 1       ;
; ulamips:alu|Mux2~12                                                                 ; 1       ;
; ulamips:alu|Mux2~11                                                                 ; 1       ;
; ulamips:alu|Mux2~10                                                                 ; 1       ;
; ulamips:alu|Mux2~9                                                                  ; 1       ;
; ulamips:alu|Mux2~8                                                                  ; 1       ;
; ulamips:alu|Mux2~7                                                                  ; 1       ;
; ulamips:alu|Mux2~6                                                                  ; 1       ;
; ulamips:alu|Mux2~5                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~128                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~127                                                          ; 1       ;
; data~57                                                                             ; 1       ;
; data~56                                                                             ; 1       ;
; ulamips:alu|Mux3~9                                                                  ; 1       ;
; ulamips:alu|Mux3~8                                                                  ; 1       ;
; ulamips:alu|Mux3~7                                                                  ; 1       ;
; ulamips:alu|Mux3~6                                                                  ; 1       ;
; ulamips:alu|Mux3~5                                                                  ; 1       ;
; ulamips:alu|Mux3~4                                                                  ; 1       ;
; ulamips:alu|Mux3~3                                                                  ; 1       ;
; ulamips:alu|Mux3~2                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~126                                                          ; 1       ;
; ulamips:alu|ShiftLeft0~125                                                          ; 1       ;
; ulamips:alu|Mux3~0                                                                  ; 1       ;
; data~55                                                                             ; 1       ;
; data~54                                                                             ; 1       ;
; ulamips:alu|Mux4~8                                                                  ; 1       ;
; ulamips:alu|Mux4~7                                                                  ; 1       ;
; ulamips:alu|Mux4~6                                                                  ; 1       ;
; ulamips:alu|Mux4~5                                                                  ; 1       ;
; ulamips:alu|Mux4~4                                                                  ; 1       ;
; ulamips:alu|Mux4~3                                                                  ; 1       ;
; ulamips:alu|Mux4~2                                                                  ; 1       ;
; ulamips:alu|a32~43                                                                  ; 1       ;
; ulamips:alu|Mux4~1                                                                  ; 1       ;
; ulamips:alu|Mux4~0                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~124                                                          ; 1       ;
; data~53                                                                             ; 1       ;
; data~52                                                                             ; 1       ;
; ulamips:alu|Mux5~8                                                                  ; 1       ;
; ulamips:alu|Mux5~7                                                                  ; 1       ;
; ulamips:alu|Mux5~6                                                                  ; 1       ;
; ulamips:alu|Mux5~5                                                                  ; 1       ;
; ulamips:alu|Mux5~4                                                                  ; 1       ;
; ulamips:alu|Mux5~3                                                                  ; 1       ;
; ulamips:alu|Mux5~2                                                                  ; 1       ;
; ulamips:alu|a32~42                                                                  ; 1       ;
; ulamips:alu|Mux5~1                                                                  ; 1       ;
; ulamips:alu|Mux5~0                                                                  ; 1       ;
; ulamips:alu|ShiftLeft0~122                                                          ; 1       ;
; data~51                                                                             ; 1       ;
; data~50                                                                             ; 1       ;
; ulamips:alu|Mux6~8                                                                  ; 1       ;
; ulamips:alu|Mux6~7                                                                  ; 1       ;
; ulamips:alu|Mux6~6                                                                  ; 1       ;
; ulamips:alu|Mux6~5                                                                  ; 1       ;
; ulamips:alu|Mux6~4                                                                  ; 1       ;
; ulamips:alu|Mux6~3                                                                  ; 1       ;
; ulamips:alu|Mux6~2                                                                  ; 1       ;
; ulamips:alu|a32~41                                                                  ; 1       ;
; ulamips:alu|Mux6~1                                                                  ; 1       ;
; ulamips:alu|Mux6~0                                                                  ; 1       ;
; data~49                                                                             ; 1       ;
; data~48                                                                             ; 1       ;
; ulamips:alu|Mux7~11                                                                 ; 1       ;
; ulamips:alu|Mux7~10                                                                 ; 1       ;
; ulamips:alu|Mux7~9                                                                  ; 1       ;
; ulamips:alu|Mux7~8                                                                  ; 1       ;
; ulamips:alu|Mux7~7                                                                  ; 1       ;
; ulamips:alu|Mux7~6                                                                  ; 1       ;
; ulamips:alu|Mux7~5                                                                  ; 1       ;
; ulamips:alu|a32~40                                                                  ; 1       ;
; ulamips:alu|Mux7~4                                                                  ; 1       ;
; ulamips:alu|Mux7~3                                                                  ; 1       ;
; data~47                                                                             ; 1       ;
; data~46                                                                             ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                      ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/Multiciclo.ram0_breg_9a0f9e64.hdl.mif ; M4K_X26_Y21              ; Don't care           ; Don't care      ; Don't care      ;
; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/Multiciclo.ram0_breg_9a0f9e64.hdl.mif ; M4K_X26_Y23              ; Don't care           ; Don't care      ; Don't care      ;
; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; mips_rom.mif                             ; M4K_X26_Y20, M4K_X26_Y22 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,634 / 94,460 ( 3 % ) ;
; C16 interconnects           ; 44 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 1,821 / 60,840 ( 3 % ) ;
; Direct links                ; 225 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 663 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 40 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 2,112 / 81,294 ( 3 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.10) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 6                            ;
; 13                                          ; 9                            ;
; 14                                          ; 5                            ;
; 15                                          ; 7                            ;
; 16                                          ; 45                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 91) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 58                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 18                           ;
; 1 Sync. load                       ; 15                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.69) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 6                            ;
; 15                                           ; 4                            ;
; 16                                           ; 15                           ;
; 17                                           ; 12                           ;
; 18                                           ; 6                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.65) ; Number of LABs  (Total = 91) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 7                            ;
; 4                                               ; 5                            ;
; 5                                               ; 9                            ;
; 6                                               ; 1                            ;
; 7                                               ; 7                            ;
; 8                                               ; 6                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 7                            ;
; 12                                              ; 5                            ;
; 13                                              ; 7                            ;
; 14                                              ; 3                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 5                            ;
; 18                                              ; 1                            ;
; 19                                              ; 3                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 25.48) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 7                            ;
; 28                                           ; 4                            ;
; 29                                           ; 11                           ;
; 30                                           ; 17                           ;
; 31                                           ; 16                           ;
; 32                                           ; 4                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Multiclico"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 37 pins of 37 total pins
    Info (169086): Pin data[0] not assigned to an exact location on the device
    Info (169086): Pin data[1] not assigned to an exact location on the device
    Info (169086): Pin data[2] not assigned to an exact location on the device
    Info (169086): Pin data[3] not assigned to an exact location on the device
    Info (169086): Pin data[4] not assigned to an exact location on the device
    Info (169086): Pin data[5] not assigned to an exact location on the device
    Info (169086): Pin data[6] not assigned to an exact location on the device
    Info (169086): Pin data[7] not assigned to an exact location on the device
    Info (169086): Pin data[8] not assigned to an exact location on the device
    Info (169086): Pin data[9] not assigned to an exact location on the device
    Info (169086): Pin data[10] not assigned to an exact location on the device
    Info (169086): Pin data[11] not assigned to an exact location on the device
    Info (169086): Pin data[12] not assigned to an exact location on the device
    Info (169086): Pin data[13] not assigned to an exact location on the device
    Info (169086): Pin data[14] not assigned to an exact location on the device
    Info (169086): Pin data[15] not assigned to an exact location on the device
    Info (169086): Pin data[16] not assigned to an exact location on the device
    Info (169086): Pin data[17] not assigned to an exact location on the device
    Info (169086): Pin data[18] not assigned to an exact location on the device
    Info (169086): Pin data[19] not assigned to an exact location on the device
    Info (169086): Pin data[20] not assigned to an exact location on the device
    Info (169086): Pin data[21] not assigned to an exact location on the device
    Info (169086): Pin data[22] not assigned to an exact location on the device
    Info (169086): Pin data[23] not assigned to an exact location on the device
    Info (169086): Pin data[24] not assigned to an exact location on the device
    Info (169086): Pin data[25] not assigned to an exact location on the device
    Info (169086): Pin data[26] not assigned to an exact location on the device
    Info (169086): Pin data[27] not assigned to an exact location on the device
    Info (169086): Pin data[28] not assigned to an exact location on the device
    Info (169086): Pin data[29] not assigned to an exact location on the device
    Info (169086): Pin data[30] not assigned to an exact location on the device
    Info (169086): Pin data[31] not assigned to an exact location on the device
    Info (169086): Pin debug[1] not assigned to an exact location on the device
    Info (169086): Pin debug[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk_rom not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiclico.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk_rom (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node rst (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reg:pc|sr_out[31]
        Info (176357): Destination node reg:pc|sr_out[30]
        Info (176357): Destination node reg:pc|sr_out[29]
        Info (176357): Destination node reg:pc|sr_out[28]
        Info (176357): Destination node reg:pc|sr_out[0]
        Info (176357): Destination node reg:pc|sr_out[1]
        Info (176357): Destination node reg:pc|sr_out[2]
        Info (176357): Destination node reg:pc|sr_out[3]
        Info (176357): Destination node reg:pc|sr_out[4]
        Info (176357): Destination node reg:pc|sr_out[27]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 34 (unused VREF, 3.3V VCCIO, 2 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.16 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 32 output pins without output pin load capacitance assignment
    Info (306007): Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Gabriel Arimatéa/Documents/GitHub/OAC/2018_2/TrabalhoFinal/Multiclico.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4942 megabytes
    Info: Processing ended: Mon Dec 10 20:44:20 2018
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Gabriel Arimatéa/Documents/GitHub/OAC/2018_2/TrabalhoFinal/Multiclico.fit.smsg.


