# Capitolo IV - Le Reti Sequenziali Asincrone

Nel Capitolo III abbiamo visto come si possono ottenere elementi con memoria
utilizzando un anello in cui una rete combinatoria initetta il bit che deve
essere memorizzato. E' allora evidente come piu' anelli, unitamente a delle reti
combinatorie piu' complesse che vi iniettino configurazioni di piu' bit,
costituiscono reti con capacita' di memoria teoricamente ampia quanto si vuole.
Con queste certezze alle spalle, in questo Capitolo vengono presentate in modo
formale le reti sequenziali asincrone, vengono individuati i modelli strutturali
per implementarle e vengono evidenziati i problemi che si presentano sia al
progettista sia all'utilizzatore di tali reti.

--

Originariamente visto qui: [Dalle porte AND OR NOT al sistema
calcolatore](http://www.edizioniets.com/scheda.asp?n=9788846743114).

