<!DOCTYPE html>
<html>
			<head>
						<link rel="stylesheet" type="text/css" href="estlos.css">
						<title>2.3.2 Segmentaci&oacute;n de instrucciones</title>
			</head>
					<body>
							<header>
							
								<body style =" background-color: white; color: black; background attachment: fixed 100%; background-size: 100%; background-image: url(imagenes/fondo.jpg); link = # 32CD32; vlink = #32CD32; overflow: visible;" >	
				
								<h2 style ="font-family: courrier; color: white;   text-align: center;">2.3 El ciclo de la instrucci&oacute;n</h2> 

								<link href="https://cdn.jsdelivr.net/npm/bootstrap@5.1.3/dist/css/bootstrap.min.css" rel="stylesheet" integrity="sha384-1BmE4kWBq78iYhFldvKuhfTAU6auU8tT94WrHftjDbrCEXSU1oBoqyl2QvZ6jIW3" crossorigin="anonymous"/>	
				

									<a href="index.html" class="btn btn-primary">Inicio</a>
									<a href="unidad2.html" class="btn btn-primary">Volver atr&aacute;s</a>
			</header>

									<center><h2>2.3.2 Segmentaci&oacute;n de instrucciones</h2></center>
									<center>
									
									Es una t&eacute;cnica que permite implementar el paralelismo a nivel de instrucci&oacute;n en un &uacute;nico procesador. La segmentaci&oacute;n intenta tener ocupadas con instrucciones todas las partes del procesador dividiendo las instrucciones en una serie de pasos secuenciales que efectuar&aacute;n distintas unidades de la CPU, tratando en paralelo diferentes partes de las instrucciones. Permite una mayor tasa de transferencia efectiva por parte de la CPU que la que ser&iacute;a posible a una determinada frecuencia de reloj, pero puede aumentar la latencia debido al trabajo adicional que supone el propio proceso de la segmentaci&oacute;n.
<br><br>
									<center><h2>N&uacute;mero de pasos</h2></center>
									El n&uacute;mero de pasos dependientes var&iacute;an seg&uacute;n la arquitectura de la m&aacute;quina. Algunos ejemplos:
<br><br>
									Entre 1956 y 1961, el proyecto IBM stretch propon&iacute;a los t&eacute;rminos Fetch (Lectura), Decode (Decodificaci&oacute;n) y Execute (Ejecuci&oacute;n) que se convirtieron en habituales.
									La segmentaci&oacute;n RISC cl&aacute;sica comprende:
									<ul>
										<li>Lectura de instrucci&oacute;n.</li>
										<li>Decodificaci&oacute;n de instrucci&oacute;n y lectura de registro.</li>
										<li>Ejecuci&oacute;n.</li>
										<li>Acceso a memoria.</li>
										<li>Escritura de vuelta en el registro.</li>
									</ul>
	
									
<br><br>
									Las microcontroladoras Atmel AVR y PIC disponen cada una de segmentaci&oacute;n de dos etapas.
									Muchos dise√±os incluyen segmentaci&oacute;n de 7, 10 e incluso 20 etapas (como es el caso del Pentium 4 de Intel).
									Los n&uacute;cleos "Prescott" y "Cedar Mill" de la microarquitectura NetBurst de Intel, utilizados en las versiones m&aacute;s recientes del Pentium 4 y sus derivados Pentium D y Xeon, tienen una segmentaci&oacute;n de 31 etapas.
									El "Xelerated X10q Network Processor" cuenta con una segmentaci&oacute;n de m&aacute;s de 1000 etapas, si bien en este caso 200 de estas etapas representan CPU independientes con instrucciones programadas de forma individual. Las etapas restantes se usan para coordinar los accesos a la memoria y las unidades funcionales presentes en el chip.
																		
									
									<br><br>
									<center><img src="imagenes/segmentacion.png" height="300" width="400"></center>

									<center>
									<br><br>

				</body>
</html>