+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                  ;
+----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; reg_read_write                         ; 45    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg6                                   ; 64    ; 1              ; 7            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg5|data_mem                          ; 34    ; 0              ; 9            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg5                                   ; 100   ; 16             ; 0            ; 16             ; 93     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|mux_alu               ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|nand1                 ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|subtractor|sub_add    ; 32    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|subtractor|tc|fa      ; 32    ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|subtractor|tc         ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|subtractor            ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute|add                   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4|alu_execute                       ; 34    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg4                                   ; 83    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg3                                   ; 174   ; 0              ; 4            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|mux_alu               ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|nand1                 ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|subtractor|sub_add    ; 32    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|subtractor|tc|fa      ; 32    ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|subtractor|tc         ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|subtractor            ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu|add                   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2|stage_4_alu                       ; 34    ; 11             ; 0            ; 11             ; 18     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg2                                   ; 37    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|code_mem                          ; 34    ; 17             ; 9            ; 17             ; 16     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|mux_alu                    ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|nand1                      ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|subtractor|sub_add         ; 32    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|subtractor|tc|fa           ; 32    ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|subtractor|tc              ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|subtractor                 ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu|add                        ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1|pc_alu                            ; 34    ; 20             ; 0            ; 20             ; 18     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stg1                                   ; 37    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; shifter1                               ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|mux_alu            ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|nand1              ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|subtractor|sub_add ; 32    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|subtractor|tc|fa   ; 32    ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|subtractor|tc      ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|subtractor         ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu|add                ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1|fsm_alu                    ; 34    ; 20             ; 0            ; 20             ; 18     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller1                            ; 55    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
