+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; qsys|rst_controller_002|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller_002|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller_002                                                                                                                                ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller_001|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller_001|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller_001                                                                                                                                ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller|alt_rst_req_sync_uq1                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller|alt_rst_sync_uq1                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rst_controller                                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|irq_mapper                                                                                                                                        ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_003|error_adapter_0                                                                                           ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_003                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_002                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter_001                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|avalon_st_adapter                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_cmd_width_adapter                                                                                                   ; 97    ; 3              ; 0            ; 3              ; 74     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_rsp_width_adapter|uncompressor                                                                                      ; 26    ; 4              ; 0            ; 4              ; 19     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_rsp_width_adapter                                                                                                   ; 79    ; 3              ; 0            ; 3              ; 92     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_mux|arb|adder                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_mux|arb                                                                                                                     ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_mux                                                                                                                         ; 367   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_demux_003                                                                                                                   ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_demux_002                                                                                                                   ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_demux_001                                                                                                                   ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rsp_demux                                                                                                                       ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|cmd_mux_003                                                                                                                     ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|cmd_mux_002                                                                                                                     ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|cmd_mux_001                                                                                                                     ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|cmd_mux                                                                                                                         ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|cmd_demux                                                                                                                       ; 100   ; 16             ; 2            ; 16             ; 365    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 25    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 16    ; 5              ; 0            ; 5              ; 9      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 76    ; 0              ; 1            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_burst_adapter                                                                                                       ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                       ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                       ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                       ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                              ; 25    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                ; 16    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                      ; 94    ; 0              ; 1            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_burst_adapter                                                                                                     ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                    ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                    ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                    ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                           ; 25    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                             ; 16    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                   ; 94    ; 0              ; 1            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_burst_adapter                                                                                                  ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                           ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                           ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                           ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                  ; 25    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                    ; 16    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                          ; 94    ; 0              ; 1            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_burst_adapter                                                                                                         ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|bridge1_m0_limiter                                                                                                              ; 186   ; 0              ; 0            ; 0              ; 187    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_004|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_004                                                                                                                      ; 72    ; 0              ; 2            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_003|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_003                                                                                                                      ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_002|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_002                                                                                                                      ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_001|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router_001                                                                                                                      ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router|the_default_decode                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|router                                                                                                                          ; 90    ; 0              ; 4            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_agent_rsp_fifo                                                                                                      ; 112   ; 39             ; 0            ; 39             ; 71     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_agent|uncompressor                                                                                                  ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_agent                                                                                                               ; 189   ; 22             ; 25           ; 22             ; 193    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_agent_rsp_fifo                                                                                                    ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_agent|uncompressor                                                                                                ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_agent                                                                                                             ; 257   ; 39             ; 41           ; 39             ; 264    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_agent_rsp_fifo                                                                                                 ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_agent|uncompressor                                                                                             ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_agent                                                                                                          ; 257   ; 39             ; 41           ; 39             ; 264    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_agent_rsp_fifo                                                                                                        ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_agent|uncompressor                                                                                                    ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_agent                                                                                                                 ; 257   ; 39             ; 41           ; 39             ; 264    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|bridge1_m0_agent                                                                                                                ; 149   ; 30             ; 60           ; 30             ; 122    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|conv1_slave_translator                                                                                                          ; 56    ; 21             ; 7            ; 21             ; 36     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|stream1_slave_translator                                                                                                        ; 91    ; 5              ; 4            ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|rgb_tensor_slave_translator                                                                                                     ; 91    ; 5              ; 4            ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|dma_slave_translator                                                                                                            ; 91    ; 5              ; 4            ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2|bridge1_m0_translator                                                                                                           ; 96    ; 8              ; 0            ; 8              ; 89     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_2                                                                                                                                 ; 157   ; 0              ; 2            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                               ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|avalon_st_adapter                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|rsp_mux_001                                                                                                                     ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|rsp_mux                                                                                                                         ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|rsp_demux                                                                                                                       ; 97    ; 4              ; 2            ; 4              ; 187    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|cmd_mux|arb|adder                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|cmd_mux|arb                                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|cmd_mux                                                                                                                         ; 189   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|cmd_demux_001                                                                                                                   ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|cmd_demux                                                                                                                       ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                            ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                            ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                            ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                   ; 25    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                     ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                           ; 96    ; 0              ; 1            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_burst_adapter                                                                                                          ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router_002|the_default_decode                                                                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router_002                                                                                                                      ; 94    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router_001|the_default_decode                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router_001                                                                                                                      ; 94    ; 3              ; 3            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router|the_default_decode                                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|router                                                                                                                          ; 94    ; 3              ; 3            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_agent_rsp_fifo                                                                                                         ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_agent|uncompressor                                                                                                     ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_agent                                                                                                                  ; 231   ; 22             ; 23           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|frame_reader_read_master_agent                                                                                                  ; 152   ; 35             ; 77           ; 35             ; 110    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|bridge2_m0_agent                                                                                                                ; 157   ; 27             ; 77           ; 27             ; 110    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|sdram_s1_translator                                                                                                             ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|frame_reader_read_master_translator                                                                                             ; 82    ; 30             ; 2            ; 30             ; 74     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1|bridge2_m0_translator                                                                                                           ; 82    ; 8              ; 0            ; 8              ; 79     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_1                                                                                                                                 ; 110   ; 0              ; 1            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_007                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_006                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_005                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_004                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_003                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_002                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter_001                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                               ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|avalon_st_adapter                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_to_nios2e_instruction_master_rsp_width_adapter|uncompressor                                                          ; 52    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_to_nios2e_instruction_master_rsp_width_adapter                                                                       ; 111   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_to_nios2e_data_master_rsp_width_adapter|uncompressor                                                                 ; 52    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_to_nios2e_data_master_rsp_width_adapter                                                                              ; 111   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_instruction_master_to_bridge2_s0_cmd_width_adapter                                                                       ; 129   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_data_master_to_bridge2_s0_cmd_width_adapter                                                                              ; 129   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_005                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_004                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_003                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                           ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_002|arb                                                                                                                 ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_002                                                                                                                     ; 372   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                           ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_001|arb                                                                                                                 ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux_001                                                                                                                     ; 987   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_mux                                                                                                                         ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_007                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_006                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_005                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_004                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_003                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_002                                                                                                                   ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux_001                                                                                                                   ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rsp_demux                                                                                                                       ; 113   ; 36             ; 2            ; 36             ; 631    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_007                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_006                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_005                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_004                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_003                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_002|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_002                                                                                                                     ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_001|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux_001                                                                                                                     ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux|arb|adder                                                                                                               ; 24    ; 6              ; 0            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux|arb                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_mux                                                                                                                         ; 633   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux_005                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux_004                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux_003                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux_002                                                                                                                   ; 128   ; 9              ; 2            ; 9              ; 370    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux_001                                                                                                                   ; 133   ; 64             ; 2            ; 64             ; 985    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|cmd_demux                                                                                                                       ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_013|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_013                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_012|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_012                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_011|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_011                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_010|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_010                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_009|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_009                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_008|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_008                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_007|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_007                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_006|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_006                                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_005|the_default_decode                                                                                                   ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_005                                                                                                                      ; 100   ; 11             ; 5            ; 11             ; 106    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_004|the_default_decode                                                                                                   ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_004                                                                                                                      ; 100   ; 11             ; 5            ; 11             ; 106    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_003|the_default_decode                                                                                                   ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_003                                                                                                                      ; 100   ; 11             ; 5            ; 11             ; 106    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_002|the_default_decode                                                                                                   ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_002                                                                                                                      ; 118   ; 0              ; 5            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_001|the_default_decode                                                                                                   ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router_001                                                                                                                      ; 118   ; 0              ; 5            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router|the_default_decode                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|router                                                                                                                          ; 100   ; 11             ; 5            ; 11             ; 106    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|vga_out_slave_agent_rsp_fifo                                                                                                    ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|vga_out_slave_agent|uncompressor                                                                                                ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|vga_out_slave_agent                                                                                                             ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|frame_reader_slave_agent_rsp_fifo                                                                                               ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|frame_reader_slave_agent|uncompressor                                                                                           ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|frame_reader_slave_agent                                                                                                        ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|led_s1_agent_rsp_fifo                                                                                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|led_s1_agent|uncompressor                                                                                                       ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|led_s1_agent                                                                                                                    ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge1_s0_agent_rsp_fifo                                                                                                       ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge1_s0_agent|uncompressor                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge1_s0_agent                                                                                                                ; 317   ; 39             ; 45           ; 39             ; 348    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                      ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                  ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                               ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|onchip_ram_s1_agent_rsp_fifo                                                                                                    ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|onchip_ram_s1_agent|uncompressor                                                                                                ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|onchip_ram_s1_agent                                                                                                             ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_debug_mem_slave_agent_rsp_fifo                                                                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_debug_mem_slave_agent|uncompressor                                                                                       ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_debug_mem_slave_agent                                                                                                    ; 317   ; 39             ; 45           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_agent_rdata_fifo                                                                                                     ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_agent_rsp_fifo                                                                                                       ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_agent|uncompressor                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_agent                                                                                                                ; 249   ; 22             ; 29           ; 22             ; 278    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|dma_write_master_agent                                                                                                          ; 164   ; 41             ; 87           ; 41             ; 116    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|dma_read_master_agent                                                                                                           ; 164   ; 41             ; 87           ; 41             ; 116    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|stream1_read_master_agent                                                                                                       ; 164   ; 41             ; 87           ; 41             ; 116    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_instruction_master_agent                                                                                                 ; 201   ; 41             ; 92           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_data_master_agent                                                                                                        ; 201   ; 41             ; 92           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rgb_tensor_avalon_master_agent                                                                                                  ; 164   ; 41             ; 87           ; 41             ; 116    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|vga_out_slave_translator                                                                                                        ; 115   ; 5              ; 28           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|frame_reader_slave_translator                                                                                                   ; 115   ; 5              ; 28           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|led_s1_translator                                                                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge1_s0_translator                                                                                                           ; 119   ; 4              ; 24           ; 4              ; 86     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                          ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|onchip_ram_s1_translator                                                                                                        ; 115   ; 7              ; 20           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_debug_mem_slave_translator                                                                                               ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|bridge2_s0_translator                                                                                                           ; 85    ; 4              ; 5            ; 4              ; 72     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|dma_write_master_translator                                                                                                     ; 82    ; 14             ; 2            ; 14             ; 57     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|dma_read_master_translator                                                                                                      ; 82    ; 30             ; 0            ; 30             ; 73     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|stream1_read_master_translator                                                                                                  ; 82    ; 30             ; 2            ; 30             ; 74     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_instruction_master_translator                                                                                            ; 112   ; 55             ; 0            ; 55             ; 108    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|nios2e_data_master_translator                                                                                                   ; 112   ; 16             ; 0            ; 16             ; 108    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0|rgb_tensor_avalon_master_translator                                                                                             ; 82    ; 12             ; 0            ; 12             ; 73     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|mm_interconnect_0                                                                                                                                 ; 522   ; 0              ; 2            ; 0              ; 472    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|sync_reset                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|wrfull_eq_comp                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rdempty_eq_comp                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|ws_dgrp|dffpipe8                                                                                                      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|ws_dgrp                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|ws_bwp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|ws_brp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|wraclr                                                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rs_dgwp                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rs_bwp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rs_brp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rdaclr                                                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|fifo_ram                                                                                                              ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|wrptr_g1p                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rdptr_g1p                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|ws_dgrp_gray2bin                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|wrptr_g_gray2bin                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rs_dgwp_gray2bin                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated|rdptr_g_gray2bin                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out|fifo|auto_generated                                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|vga_out                                                                                                                                           ; 61    ; 0              ; 31           ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|stream1                                                                                                                                           ; 59    ; 19             ; 26           ; 19             ; 87     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|sdram|the_pd_block_sdram_input_efifo_module                                                                                                       ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|sdram                                                                                                                                             ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rgb_tensor|i2f_blue                                                                                                                               ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rgb_tensor|i2f_green                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rgb_tensor|i2f_red                                                                                                                                ; 6     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|rgb_tensor                                                                                                                                        ; 57    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|onchip_ram|the_altsyncram|auto_generated                                                                                                          ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|onchip_ram                                                                                                                                        ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_debug_slave_wrapper|the_pd_block_nios2e_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_debug_slave_wrapper|the_pd_block_nios2e_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_debug_slave_wrapper                                                          ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_ocimem|pd_block_nios2e_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_ocimem|pd_block_nios2e_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_ocimem                                                                 ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_avalon_reg                                                             ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_im                                                                 ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_pib                                                                ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_fifo|the_pd_block_nios2e_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_fifo|the_pd_block_nios2e_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_fifo|the_pd_block_nios2e_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_fifo                                                               ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_dtrace|pd_block_nios2e_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_dtrace                                                             ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_itrace                                                             ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_dbrk                                                               ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_xbrk                                                               ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_break                                                              ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci|the_pd_block_nios2e_cpu_nios2_oci_debug                                                              ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_nios2_oci                                                                                                      ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|pd_block_nios2e_cpu_register_bank_b|the_altsyncram|auto_generated                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|pd_block_nios2e_cpu_register_bank_b                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|pd_block_nios2e_cpu_register_bank_a|the_altsyncram|auto_generated                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|pd_block_nios2e_cpu_register_bank_a                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu|the_pd_block_nios2e_cpu_test_bench                                                                                                     ; 318   ; 3              ; 284          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e|cpu                                                                                                                                        ; 149   ; 1              ; 30           ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|nios2e                                                                                                                                            ; 149   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|led                                                                                                                                               ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_r                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart|the_pd_block_jtag_uart_scfifo_w                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|jtag_uart                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|wr_ptr                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|usedw_counter                                                                                             ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|three_comparison                                                                                          ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|almost_full_comparer                                                                                      ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo|FIFOram                                                                                                   ; 36    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated|dpfifo                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader|fifo|auto_generated                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|frame_reader                                                                                                                                      ; 59    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|dma                                                                                                                                               ; 58    ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderc                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderc                                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|adderc                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|adderb|adderb                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|adderb|addera                                                                                                      ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|adderb                                                                                                             ; 35    ; 2              ; 0            ; 2              ; 17     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|addera|addera                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb|addera                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|adderb                                                                                                                    ; 51    ; 2              ; 0            ; 2              ; 17     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|addera|adderb                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|addera|addera                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb|addera                                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|adderb                                                                                                                           ; 83    ; 2              ; 0            ; 2              ; 17     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|adderc                                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|adderb|adderb                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|adderb|addera                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|adderb                                                                                                                    ; 35    ; 2              ; 0            ; 2              ; 17     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|addera|adderb                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|addera|addera                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera|addera                                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree|addera                                                                                                                           ; 67    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|adder_tree                                                                                                                                  ; 147   ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[2].mlt_x[2].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[2].mlt_x[1].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[2].mlt_x[0].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[1].mlt_x[2].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[1].mlt_x[1].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[1].mlt_x[0].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[0].mlt_x[2].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[0].mlt_x[1].mlt                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1|mlt_y[0].mlt_x[0].mlt                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|conv1                                                                                                                                             ; 39    ; 2              ; 1            ; 2              ; 19     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|bridge2                                                                                                                                           ; 76    ; 2              ; 0            ; 2              ; 72     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys|bridge1                                                                                                                                           ; 90    ; 2              ; 0            ; 2              ; 86     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; qsys                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; monitor0                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll0|altpll_component|auto_generated                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll0                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; oscillator|int_osc_0                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; oscillator                                                                                                                                             ; 1     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
