fsm control_case_02 {
  in u2 i;
  out u4 o = 0;

  void main() {
    case (i) {
      2'd0: {
        o = 0;
        fence;
      }
      default: {
        o = 6;
        fence;
      }
    }
    o = ~o;
    fence;
  }
}
// @fec/golden {{{
//  module control_case_02(
//    input wire       clk,
//    input wire       rst,
//    input wire [1:0] i,
//    output reg [3:0] o
//  );
//    reg state_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        state_q <= 1'd0;
//        o <= 4'd0;
//      end else begin
//        case (state_q)
//          1'd0: begin
//            state_q <= 1'd1;
//            case (i)
//              2'd0: begin
//                o <= 4'd0;
//              end
//              default: begin
//                o <= 4'd6;
//              end
//            endcase
//          end
//          1'd1: begin
//            state_q <= 1'd0;
//            o <= ~o;
//          end
//        endcase
//      end
//    end
//
//  endmodule
// }}}
// @stats/control_case_02/stack-depth: 0
// @stats/control_case_02/states: 2
