###############################################################################
# Created by write_sdc
# Thu Nov  7 19:02:56 2019
###############################################################################
current_design swerv
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name core_clock -period 10.0000 -waveform {0.0000 5.0000} [get_ports {clk}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
