{
  "identify": "TPA-87-判-1700-19980827-1",
  "court": {
    "name": "最高行政法院",
    "code": "TPA"
  },
  "division": {
    "name": "行政",
    "code": "A"
  },
  "year": 87,
  "word": "判",
  "number": "1700",
  "jcheck": "1",
  "reason": "新型專利申請",
  "content": "行  政  法  院  判  決                          八十七年度判字第一七○○號\n    原      告  韓商．三星電子股份有限公司\n    代  表  人  甲○○\n    訴訟代理人  潘海濤律師\n    被      告  經濟部中央標準局\n右當事人間因新型專利申請事件，原告不服行政院中華民國八十七年二月二十五日台\n八七訴字第○八五三九號再訴願決定，提起行政訴訟，本院判決如左︰\n    主  文\n原告之訴駁回。\n    事  實\n緣原告於民國八十一年二月十四日以其「半導體記憶器之靜電放電保護裝置」係用在\n具有複數個電源供應電壓插腳或接地電壓插腳之半導體裝置，抑制因靜電放電所產生\n之應力而在一個或全部電源供應插腳上產生之雜訊，半導體裝置被積體形成在基板上\n，複數個形成在半導體基板上的第一雜質擴散區域與複數個輸入＼輸出插腳相接觸；\n複數個形成在半導體基板上的第二雜質擴散區域共同與複數個電源供應電壓插腳相接\n觸，而與複數個第一雜質擴散區域分開一特定距離；複數個形成在半導體基板上的第\n三雜質擴散區域共同與複數個接地電壓插腳相接觸而分別與複數個第一及第二雜質擴\n散區域分開一特定距離等情，向被告經濟部中央標準局申請發明專利。案經被告重編\n為第00000000號審查，不予專利。原告改請新型專利，經被告重編為第00\n000000號審查（如附圖(一)）、再審查，仍不予專利，發給八十六年一月六日台\n專（伍）○四○三四字第一○○一四六號專利再審查審定書。原告不服，提起訴願、\n再訴願，遞遭決定駁回，遂提起行政訴訟，茲摘兩造訴辯意旨如次：\n原告起訴意旨略謂︰一、查原處分駁回之理由主要有二：(1)本案以複數個電源供應電\n壓插腳共同連接在一起，以及複數個接地電壓插腳期同連接在一起，供靜電流在插腳\n產生時，藉雜質擴散區域之擊穿現象提供放電。本案與習知案都是藉由雜質擴散區之\n擊穿現象接地放電，並無創新。本案之結構只在接線路徑中電源插腳與接地插腳的共\n同連接，此種共同連接方式為一般電路學之常識，本案之結構不具進步性。(2)本案之\n主要結構並無創新，其插腳接線電路為一般之電路常識，不具進步性。二、事實上，\n一般電路學上將電源插腳與接地插腳共同連接並無特殊之目的，其作用僅求共用電源\n與共用地線之便利性而已。而對於半導體記憶器之靜電放電保護裝置而言，其習用裝\n置之雷源插腳與接地插腳並未共同連接，此應為熟悉本產業之人士所認同。本創作特\n將互相分開的複數個外部電源與接地插腳（VCC1－VCC3，VSS1－VSS3）藉個別的金屬\n導線在內部共同連接，而使多個靜電放電保護元件之雜質擴散區域連接於該內部電源\n金屬線與內部接地電壓金屬線之間，其目的與技術並不在求共同電源線與地線之方便\n性，而在「即使部分靜電放電保護元件被損壞時，靜電電壓仍可經由最短路徑放電」\n，因此，兩者之表面現象雖然類同，但其實其間之技術手段並非相同，此點應為具備\n一般科技知識之人所能理解。三、經濟部訴願駁回之理由另質疑：「任一靜電保護元\n件被破壞，此積體電路即視為受損，該輸入或輸出腳對電源腳已有漏電，若再遭受靜\n電突波，靜電將繼續通過已破壞位置，其他並聯靜電保護元件，將無法發揮作用。」\n從而認定本案未能增進功效。行政院再訴願駁回之理由中則又指出：「工業技術研究\n院ES 52088S 產品已有如本案設計之方式（如附證一圖式），本案係屬習知之技術。\n」惟仔細推敲上述兩個駁回之理由，顯有互相矛盾之處，因既然工業技術研究院研發\n之產品，亦有如本案設計之方式，則原經濟部之質疑，臆測本案將無法發揮作用顯不\n能成立；而行政院引據工業技術研究院ES 52088S 產品駁回本案，但卻未能提出本項\n產品之公開日期，證明該產品係在本案之申請日八十一年二月十四日之前公開，其據\n此而駁回之理由顯有不當。事實上，工業技術研院之ES 52088S 產品其設計之目的或\n許與本案之目的類同，然而其構成之內容與本案仍有差異；請參附證一圖式，該產品\n之地線VSS1與VSS2係連接至Ｐ型基質，然而本案所揭示之手段係使所有電源供應線VD\nD1，VDD2，VSS1，與VSS2均連接至金屬線，此點就產業上之技術手段言，係具有相當\n之差異性的，故既使該產品之公開日早於本案之申請日，亦無礙於本案之可專利性。\n四、按本案目前係申請新型專利，「新型專利與發明專利有異，運用習知技術創新物\n品之空間型態，並可增進舊有物品之功效者，未嘗不可認為與新型要件相符」，鈞院\n對於新型專利要件之認定迭有上述之闡釋，因此，依據鈞院對於新型專利要件之釋義\n，本案應屬符合新型專利之創作性要件無疑。行政院再訴願決定駁回之理由末段稱：\n「又專利制度各國法規不同，審查之基準各異，所訴與本案相同之內容已在日本獲准\n一節，核難執為本件應准予專利之論據。」原告亦知各國法律有別，主管官署依各國\n法律規定主權獨立審查，然而有關專利制度之理論，在國際間較有其共通性，以日本\n而言，日本之專利制度亦分成發明、新型與新式樣，其專利要件之規定中華民國較為\n近似，日本之「發明」申請需經實體審查才能核准，因此本案提出在日本已准予發明\n專利，並於一九九五年一月三十日核准公告在特許公報之資料，仍應可供鈞院判決上\n之參考。綜上，原處分、訴願以及再訴願之決定均有未當，請判決將原決定及原處分\n均予撤銷等語。\n被告答辯意旨略謂︰一、本案以複數個電源供應電壓插腳共同連接在一起，以及複數\n個接地電壓腳連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現象提供\n放電。本案與習知案都是藉雜質擴散區之擊穿現象接地放電，並無創新。本案之結構\n只在接線路徑中電源插腳與接地插腳的共同連接，此共同連接為一般電路學之常識，\n本案不具進步性。二、一般電路學將電源插腳與接地插腳共同連接之目的，並非便利\n性而是提供最短路徑以供靜電放電，此與本案之目的與技術相同，且為熟知此項技術\n者所能輕易完成。綜上所述，本局所為本案應不予專利之審定並無違法，本案原告之\n訴無理由，敬請駁回原告之訴等語。\n    理  由\n依專利法第九十八條第二項規定，新型係運用申請前既有之技術或知識，而為熟習該\n項技術者所能輕易完成且未能增進功效時，雖無同條第一項所列情事，仍不得申請取\n得新型專利。本件被告以本案將複數個電源供應電壓插腳共同連接在一起，以及複數\n個接地電壓插腳共同連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現\n象提供放電，與習知技術相同，本案結構並無創新，僅在接線路徑中將複數個電源插\n腳與接地插腳共同連接，為一般電路學之常識，不具進步性，依專利法第九十八條第\n二項規定，應不予專利。原告不服，循序提起行政訴訟，主張：本案之裝置可使靜電\n電壓經由最短路徑放電，此種保護效果，為本案特有之優點，從未見於任何習知半導\n體保護裝置；本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形下，所產\n生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，以達到更\n佳之保護效果，一般電路學電源插腳與接地插腳共同連接之應用，係為電路接線之簡\n捷與經濟，或共同電源，統一電壓電位之目的，與本案不同云云。查半導體積體電路\n設計採用複數電源之主要因素為(一)需要不同電壓之多電源系統，如系統存在5V、12V\n等不同電壓供應源。(二)考慮雜訊干擾：提供一組電源供應易受干擾之電路，與其他易\n產生雜訊之電源分開。(三)分散電流：避免引線無法承受大電流而熔斷。其中(一)、(二)項\n其複數電源必須分開獨立，不可在內部連接，而第(三)項複數電源，則習慣上以金屬線\n連接在一起，並視為相同之電源，除了讓積體電路內部電位均勻外，亦提供最短路徑\n供靜電放電，避免積體電路之靜電累積而破壞；半導體積體電路對電源連結與否，有\n多重性之考量，若只是將複數電源於內部以金屬線連結，提供放電路徑，則屬習知技\n術，並不具進步性。本案所提之互補式金屬氧化物半導體記憶體之靜電保護及路徑考\n量，與一般半導體邏輯、類比式積體電路並無明顯差異，本案將互相分開的複數個外\n部電源與接地插腳藉金屬導線在內部共同連接，確為一般電路學電源插腳與接地插腳\n共同連接之應用，屬一種簡而易知的常識；藉由接地方式避免儀器之靜電堆積，亦為\n一般電路學電源插腳與接地插腳共同連接最大之功能，本案之目的與之完全相同，自\n難謂具進步性。至所訴本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形\n下，所產生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，\n以達到更佳之保護效果云云。以任一靜電保護元件被破壞，其積體電路即視為受損，\n該輸入或輸出腳對電源腳已有漏電，若再遭受靜電突波，靜電將繼續通過已破壞位置\n，其他並聯靜電保護元件，將無法發揮作用。本案係運用申請前既有之知識，而為熟\n習該項技術者所能輕易完成且未能增進功效，不得申請取得新型專利。又本案所提之\n互補式金屬氧化物（CMOS）半導體記憶體之靜電保護及路徑之考量，與一般數位式（\nDIGITAL ）或混合式（MIXMODE ）積體電路並無差異，且工業技術研究院ES 52088S\n產品已有如本案設計之方式（如附圖(二)），本案係屬習知之技術。本件於訴願、再訴\n願時，由經濟部送請財團法人工業技術研究院電子工業研究所審查結果，亦認本案係\n運用申請前既有之知識，而為熟習該項技術者所輕易能完成者，不符合專利法第九十\n八條第二項之進步性規定，應不予新型專利云云，有該所7.3.（八六）工研電審字\n第○三一五號函、12.11.（八六）工研電審字第○八○五號函暨所附審查意見書附於\n訴願卷可稽。原告所訴核不足採。又專利制度，各國法規不同，審查之基準各異，所\n訴與本案相同之內容已在日本獲准專利一節，核難執為本件應准予專利之論據，併予\n指明。綜上所述，被告所為不予專利之審定，並無違誤，一再訴願決定遞予維持，亦\n無不合。原告起訴意旨，難謂有理由，應予駁回。\n據上論結，本件原告之訴為無理由，爰依行政訴訟法第二十六條後段判決如主文。\n中    華    民    國     八十七      年      八      月     二十七      日\n                    行 政 法 院 第 二 庭\n                                審 判 長 評  事      陳  石  獅\n                                         評  事      徐  樹  海\n                                         評  事      彭  鳳  至\n                                         評  事      黃  合  文\n                                         評  事      林  茂  權\n右  正  本  證  明  與  原  本  無  異\n                                         法院書記官  王  福  瀛\n中    華    民    國     八十七      年      九      月       九        日\n",
  "structure": {
    "main": "原告之訴駁回。",
    "fact": "緣原告於民國八十一年二月十四日以其「半導體記憶器之靜電放電保護裝置」係用在\n具有複數個電源供應電壓插腳或接地電壓插腳之半導體裝置，抑制因靜電放電所產生\n之應力而在一個或全部電源供應插腳上產生之雜訊，半導體裝置被積體形成在基板上\n，複數個形成在半導體基板上的第一雜質擴散區域與複數個輸入＼輸出插腳相接觸；\n複數個形成在半導體基板上的第二雜質擴散區域共同與複數個電源供應電壓插腳相接\n觸，而與複數個第一雜質擴散區域分開一特定距離；複數個形成在半導體基板上的第\n三雜質擴散區域共同與複數個接地電壓插腳相接觸而分別與複數個第一及第二雜質擴\n散區域分開一特定距離等情，向被告經濟部中央標準局申請發明專利。案經被告重編\n為第00000000號審查，不予專利。原告改請新型專利，經被告重編為第00\n000000號審查（如附圖(一)）、再審查，仍不予專利，發給八十六年一月六日台\n專（伍）○四○三四字第一○○一四六號專利再審查審定書。原告不服，提起訴願、\n再訴願，遞遭決定駁回，遂提起行政訴訟，茲摘兩造訴辯意旨如次：\n原告起訴意旨略謂︰一、查原處分駁回之理由主要有二：(1)本案以複數個電源供應電\n壓插腳共同連接在一起，以及複數個接地電壓插腳期同連接在一起，供靜電流在插腳\n產生時，藉雜質擴散區域之擊穿現象提供放電。本案與習知案都是藉由雜質擴散區之\n擊穿現象接地放電，並無創新。本案之結構只在接線路徑中電源插腳與接地插腳的共\n同連接，此種共同連接方式為一般電路學之常識，本案之結構不具進步性。(2)本案之\n主要結構並無創新，其插腳接線電路為一般之電路常識，不具進步性。二、事實上，\n一般電路學上將電源插腳與接地插腳共同連接並無特殊之目的，其作用僅求共用電源\n與共用地線之便利性而已。而對於半導體記憶器之靜電放電保護裝置而言，其習用裝\n置之雷源插腳與接地插腳並未共同連接，此應為熟悉本產業之人士所認同。本創作特\n將互相分開的複數個外部電源與接地插腳（VCC1－VCC3，VSS1－VSS3）藉個別的金屬\n導線在內部共同連接，而使多個靜電放電保護元件之雜質擴散區域連接於該內部電源\n金屬線與內部接地電壓金屬線之間，其目的與技術並不在求共同電源線與地線之方便\n性，而在「即使部分靜電放電保護元件被損壞時，靜電電壓仍可經由最短路徑放電」\n，因此，兩者之表面現象雖然類同，但其實其間之技術手段並非相同，此點應為具備\n一般科技知識之人所能理解。三、經濟部訴願駁回之理由另質疑：「任一靜電保護元\n件被破壞，此積體電路即視為受損，該輸入或輸出腳對電源腳已有漏電，若再遭受靜\n電突波，靜電將繼續通過已破壞位置，其他並聯靜電保護元件，將無法發揮作用。」\n從而認定本案未能增進功效。行政院再訴願駁回之理由中則又指出：「工業技術研究\n院ES 52088S 產品已有如本案設計之方式（如附證一圖式），本案係屬習知之技術。\n」惟仔細推敲上述兩個駁回之理由，顯有互相矛盾之處，因既然工業技術研究院研發\n之產品，亦有如本案設計之方式，則原經濟部之質疑，臆測本案將無法發揮作用顯不\n能成立；而行政院引據工業技術研究院ES 52088S 產品駁回本案，但卻未能提出本項\n產品之公開日期，證明該產品係在本案之申請日八十一年二月十四日之前公開，其據\n此而駁回之理由顯有不當。事實上，工業技術研院之ES 52088S 產品其設計之目的或\n許與本案之目的類同，然而其構成之內容與本案仍有差異；請參附證一圖式，該產品\n之地線VSS1與VSS2係連接至Ｐ型基質，然而本案所揭示之手段係使所有電源供應線VD\nD1，VDD2，VSS1，與VSS2均連接至金屬線，此點就產業上之技術手段言，係具有相當\n之差異性的，故既使該產品之公開日早於本案之申請日，亦無礙於本案之可專利性。\n四、按本案目前係申請新型專利，「新型專利與發明專利有異，運用習知技術創新物\n品之空間型態，並可增進舊有物品之功效者，未嘗不可認為與新型要件相符」，鈞院\n對於新型專利要件之認定迭有上述之闡釋，因此，依據鈞院對於新型專利要件之釋義\n，本案應屬符合新型專利之創作性要件無疑。行政院再訴願決定駁回之理由末段稱：\n「又專利制度各國法規不同，審查之基準各異，所訴與本案相同之內容已在日本獲准\n一節，核難執為本件應准予專利之論據。」原告亦知各國法律有別，主管官署依各國\n法律規定主權獨立審查，然而有關專利制度之理論，在國際間較有其共通性，以日本\n而言，日本之專利制度亦分成發明、新型與新式樣，其專利要件之規定中華民國較為\n近似，日本之「發明」申請需經實體審查才能核准，因此本案提出在日本已准予發明\n專利，並於一九九五年一月三十日核准公告在特許公報之資料，仍應可供鈞院判決上\n之參考。綜上，原處分、訴願以及再訴願之決定均有未當，請判決將原決定及原處分\n均予撤銷等語。\n被告答辯意旨略謂︰一、本案以複數個電源供應電壓插腳共同連接在一起，以及複數\n個接地電壓腳連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現象提供\n放電。本案與習知案都是藉雜質擴散區之擊穿現象接地放電，並無創新。本案之結構\n只在接線路徑中電源插腳與接地插腳的共同連接，此共同連接為一般電路學之常識，\n本案不具進步性。二、一般電路學將電源插腳與接地插腳共同連接之目的，並非便利\n性而是提供最短路徑以供靜電放電，此與本案之目的與技術相同，且為熟知此項技術\n者所能輕易完成。綜上所述，本局所為本案應不予專利之審定並無違法，本案原告之\n訴無理由，敬請駁回原告之訴等語。",
    "reason": "依專利法第九十八條第二項規定，新型係運用申請前既有之技術或知識，而為熟習該\n項技術者所能輕易完成且未能增進功效時，雖無同條第一項所列情事，仍不得申請取\n得新型專利。本件被告以本案將複數個電源供應電壓插腳共同連接在一起，以及複數\n個接地電壓插腳共同連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現\n象提供放電，與習知技術相同，本案結構並無創新，僅在接線路徑中將複數個電源插\n腳與接地插腳共同連接，為一般電路學之常識，不具進步性，依專利法第九十八條第\n二項規定，應不予專利。原告不服，循序提起行政訴訟，主張：本案之裝置可使靜電\n電壓經由最短路徑放電，此種保護效果，為本案特有之優點，從未見於任何習知半導\n體保護裝置；本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形下，所產\n生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，以達到更\n佳之保護效果，一般電路學電源插腳與接地插腳共同連接之應用，係為電路接線之簡\n捷與經濟，或共同電源，統一電壓電位之目的，與本案不同云云。查半導體積體電路\n設計採用複數電源之主要因素為(一)需要不同電壓之多電源系統，如系統存在5V、12V\n等不同電壓供應源。(二)考慮雜訊干擾：提供一組電源供應易受干擾之電路，與其他易\n產生雜訊之電源分開。(三)分散電流：避免引線無法承受大電流而熔斷。其中(一)、(二)項\n其複數電源必須分開獨立，不可在內部連接，而第(三)項複數電源，則習慣上以金屬線\n連接在一起，並視為相同之電源，除了讓積體電路內部電位均勻外，亦提供最短路徑\n供靜電放電，避免積體電路之靜電累積而破壞；半導體積體電路對電源連結與否，有\n多重性之考量，若只是將複數電源於內部以金屬線連結，提供放電路徑，則屬習知技\n術，並不具進步性。本案所提之互補式金屬氧化物半導體記憶體之靜電保護及路徑考\n量，與一般半導體邏輯、類比式積體電路並無明顯差異，本案將互相分開的複數個外\n部電源與接地插腳藉金屬導線在內部共同連接，確為一般電路學電源插腳與接地插腳\n共同連接之應用，屬一種簡而易知的常識；藉由接地方式避免儀器之靜電堆積，亦為\n一般電路學電源插腳與接地插腳共同連接最大之功能，本案之目的與之完全相同，自\n難謂具進步性。至所訴本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形\n下，所產生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，\n以達到更佳之保護效果云云。以任一靜電保護元件被破壞，其積體電路即視為受損，\n該輸入或輸出腳對電源腳已有漏電，若再遭受靜電突波，靜電將繼續通過已破壞位置\n，其他並聯靜電保護元件，將無法發揮作用。本案係運用申請前既有之知識，而為熟\n習該項技術者所能輕易完成且未能增進功效，不得申請取得新型專利。又本案所提之\n互補式金屬氧化物（CMOS）半導體記憶體之靜電保護及路徑之考量，與一般數位式（\nDIGITAL ）或混合式（MIXMODE ）積體電路並無差異，且工業技術研究院ES 52088S\n產品已有如本案設計之方式（如附圖(二)），本案係屬習知之技術。本件於訴願、再訴\n願時，由經濟部送請財團法人工業技術研究院電子工業研究所審查結果，亦認本案係\n運用申請前既有之知識，而為熟習該項技術者所輕易能完成者，不符合專利法第九十\n八條第二項之進步性規定，應不予新型專利云云，有該所7.3.（八六）工研電審字\n第○三一五號函、12.11.（八六）工研電審字第○八○五號函暨所附審查意見書附於\n訴願卷可稽。原告所訴核不足採。又專利制度，各國法規不同，審查之基準各異，所\n訴與本案相同之內容已在日本獲准專利一節，核難執為本件應准予專利之論據，併予\n指明。綜上所述，被告所為不予專利之審定，並無違誤，一再訴願決定遞予維持，亦\n無不合。原告起訴意旨，難謂有理由，應予駁回。\n據上論結，本件原告之訴為無理由，爰依行政訴訟法第二十六條後段判決如主文。\n中    華    民    國     八十七      年      八      月     二十七      日\n                    行 政 法 院 第 二 庭\n                                審 判 長 評  事      陳  石  獅\n                                         評  事      徐  樹  海\n                                         評  事      彭  鳳  至\n                                         評  事      黃  合  文\n                                         評  事      林  茂  權\n右  正  本  證  明  與  原  本  無  異\n                                         法院書記官  王  福  瀛"
  },
  "search": "行政法院判決八十七年度判字第一七○○號原告韓商．三星電子股份有限公司代表人甲○○訴訟代理人潘海濤律師被告經濟部中央標準局右當事人間因新型專利申請事件，原告不服行政院中華民國八十七年二月二十五日台八七訴字第○八五三九號再訴願決定，提起行政訴訟，本院判決如左︰主文原告之訴駁回。事實緣原告於民國八十一年二月十四日以其「半導體記憶器之靜電放電保護裝置」係用在具有複數個電源供應電壓插腳或接地電壓插腳之半導體裝置，抑制因靜電放電所產生之應力而在一個或全部電源供應插腳上產生之雜訊，半導體裝置被積體形成在基板上，複數個形成在半導體基板上的第一雜質擴散區域與複數個輸入＼輸出插腳相接觸；複數個形成在半導體基板上的第二雜質擴散區域共同與複數個電源供應電壓插腳相接觸，而與複數個第一雜質擴散區域分開一特定距離；複數個形成在半導體基板上的第三雜質擴散區域共同與複數個接地電壓插腳相接觸而分別與複數個第一及第二雜質擴散區域分開一特定距離等情，向被告經濟部中央標準局申請發明專利。案經被告重編為第00000000號審查，不予專利。原告改請新型專利，經被告重編為第00000000號審查（如附圖(一)）、再審查，仍不予專利，發給八十六年一月六日台專（伍）○四○三四字第一○○一四六號專利再審查審定書。原告不服，提起訴願、再訴願，遞遭決定駁回，遂提起行政訴訟，茲摘兩造訴辯意旨如次：原告起訴意旨略謂︰一、查原處分駁回之理由主要有二：(1)本案以複數個電源供應電壓插腳共同連接在一起，以及複數個接地電壓插腳期同連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現象提供放電。本案與習知案都是藉由雜質擴散區之擊穿現象接地放電，並無創新。本案之結構只在接線路徑中電源插腳與接地插腳的共同連接，此種共同連接方式為一般電路學之常識，本案之結構不具進步性。(2)本案之主要結構並無創新，其插腳接線電路為一般之電路常識，不具進步性。二、事實上，一般電路學上將電源插腳與接地插腳共同連接並無特殊之目的，其作用僅求共用電源與共用地線之便利性而已。而對於半導體記憶器之靜電放電保護裝置而言，其習用裝置之雷源插腳與接地插腳並未共同連接，此應為熟悉本產業之人士所認同。本創作特將互相分開的複數個外部電源與接地插腳（VCC1－VCC3，VSS1－VSS3）藉個別的金屬導線在內部共同連接，而使多個靜電放電保護元件之雜質擴散區域連接於該內部電源金屬線與內部接地電壓金屬線之間，其目的與技術並不在求共同電源線與地線之方便性，而在「即使部分靜電放電保護元件被損壞時，靜電電壓仍可經由最短路徑放電」，因此，兩者之表面現象雖然類同，但其實其間之技術手段並非相同，此點應為具備一般科技知識之人所能理解。三、經濟部訴願駁回之理由另質疑：「任一靜電保護元件被破壞，此積體電路即視為受損，該輸入或輸出腳對電源腳已有漏電，若再遭受靜電突波，靜電將繼續通過已破壞位置，其他並聯靜電保護元件，將無法發揮作用。」從而認定本案未能增進功效。行政院再訴願駁回之理由中則又指出：「工業技術研究院ES52088S產品已有如本案設計之方式（如附證一圖式），本案係屬習知之技術。」惟仔細推敲上述兩個駁回之理由，顯有互相矛盾之處，因既然工業技術研究院研發之產品，亦有如本案設計之方式，則原經濟部之質疑，臆測本案將無法發揮作用顯不能成立；而行政院引據工業技術研究院ES52088S產品駁回本案，但卻未能提出本項產品之公開日期，證明該產品係在本案之申請日八十一年二月十四日之前公開，其據此而駁回之理由顯有不當。事實上，工業技術研院之ES52088S產品其設計之目的或許與本案之目的類同，然而其構成之內容與本案仍有差異；請參附證一圖式，該產品之地線VSS1與VSS2係連接至Ｐ型基質，然而本案所揭示之手段係使所有電源供應線VDD1，VDD2，VSS1，與VSS2均連接至金屬線，此點就產業上之技術手段言，係具有相當之差異性的，故既使該產品之公開日早於本案之申請日，亦無礙於本案之可專利性。四、按本案目前係申請新型專利，「新型專利與發明專利有異，運用習知技術創新物品之空間型態，並可增進舊有物品之功效者，未嘗不可認為與新型要件相符」，鈞院對於新型專利要件之認定迭有上述之闡釋，因此，依據鈞院對於新型專利要件之釋義，本案應屬符合新型專利之創作性要件無疑。行政院再訴願決定駁回之理由末段稱：「又專利制度各國法規不同，審查之基準各異，所訴與本案相同之內容已在日本獲准一節，核難執為本件應准予專利之論據。」原告亦知各國法律有別，主管官署依各國法律規定主權獨立審查，然而有關專利制度之理論，在國際間較有其共通性，以日本而言，日本之專利制度亦分成發明、新型與新式樣，其專利要件之規定中華民國較為近似，日本之「發明」申請需經實體審查才能核准，因此本案提出在日本已准予發明專利，並於一九九五年一月三十日核准公告在特許公報之資料，仍應可供鈞院判決上之參考。綜上，原處分、訴願以及再訴願之決定均有未當，請判決將原決定及原處分均予撤銷等語。被告答辯意旨略謂︰一、本案以複數個電源供應電壓插腳共同連接在一起，以及複數個接地電壓腳連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現象提供放電。本案與習知案都是藉雜質擴散區之擊穿現象接地放電，並無創新。本案之結構只在接線路徑中電源插腳與接地插腳的共同連接，此共同連接為一般電路學之常識，本案不具進步性。二、一般電路學將電源插腳與接地插腳共同連接之目的，並非便利性而是提供最短路徑以供靜電放電，此與本案之目的與技術相同，且為熟知此項技術者所能輕易完成。綜上所述，本局所為本案應不予專利之審定並無違法，本案原告之訴無理由，敬請駁回原告之訴等語。理由依專利法第九十八條第二項規定，新型係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效時，雖無同條第一項所列情事，仍不得申請取得新型專利。本件被告以本案將複數個電源供應電壓插腳共同連接在一起，以及複數個接地電壓插腳共同連接在一起，供靜電流在插腳產生時，藉雜質擴散區域之擊穿現象提供放電，與習知技術相同，本案結構並無創新，僅在接線路徑中將複數個電源插腳與接地插腳共同連接，為一般電路學之常識，不具進步性，依專利法第九十八條第二項規定，應不予專利。原告不服，循序提起行政訴訟，主張：本案之裝置可使靜電電壓經由最短路徑放電，此種保護效果，為本案特有之優點，從未見於任何習知半導體保護裝置；本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形下，所產生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，以達到更佳之保護效果，一般電路學電源插腳與接地插腳共同連接之應用，係為電路接線之簡捷與經濟，或共同電源，統一電壓電位之目的，與本案不同云云。查半導體積體電路設計採用複數電源之主要因素為(一)需要不同電壓之多電源系統，如系統存在5V、12V等不同電壓供應源。(二)考慮雜訊干擾：提供一組電源供應易受干擾之電路，與其他易產生雜訊之電源分開。(三)分散電流：避免引線無法承受大電流而熔斷。其中(一)、(二)項其複數電源必須分開獨立，不可在內部連接，而第(三)項複數電源，則習慣上以金屬線連接在一起，並視為相同之電源，除了讓積體電路內部電位均勻外，亦提供最短路徑供靜電放電，避免積體電路之靜電累積而破壞；半導體積體電路對電源連結與否，有多重性之考量，若只是將複數電源於內部以金屬線連結，提供放電路徑，則屬習知技術，並不具進步性。本案所提之互補式金屬氧化物半導體記憶體之靜電保護及路徑考量，與一般半導體邏輯、類比式積體電路並無明顯差異，本案將互相分開的複數個外部電源與接地插腳藉金屬導線在內部共同連接，確為一般電路學電源插腳與接地插腳共同連接之應用，屬一種簡而易知的常識；藉由接地方式避免儀器之靜電堆積，亦為一般電路學電源插腳與接地插腳共同連接最大之功能，本案之目的與之完全相同，自難謂具進步性。至所訴本案所欲解決之問題在於部分靜電放電保護元件被損壞之情形下，所產生之靜電電壓仍可經由最短路徑放電，將各個靜電放電保護元件結合起來，以達到更佳之保護效果云云。以任一靜電保護元件被破壞，其積體電路即視為受損，該輸入或輸出腳對電源腳已有漏電，若再遭受靜電突波，靜電將繼續通過已破壞位置，其他並聯靜電保護元件，將無法發揮作用。本案係運用申請前既有之知識，而為熟習該項技術者所能輕易完成且未能增進功效，不得申請取得新型專利。又本案所提之互補式金屬氧化物（CMOS）半導體記憶體之靜電保護及路徑之考量，與一般數位式（DIGITAL）或混合式（MIXMODE）積體電路並無差異，且工業技術研究院ES52088S產品已有如本案設計之方式（如附圖(二)），本案係屬習知之技術。本件於訴願、再訴願時，由經濟部送請財團法人工業技術研究院電子工業研究所審查結果，亦認本案係運用申請前既有之知識，而為熟習該項技術者所輕易能完成者，不符合專利法第九十八條第二項之進步性規定，應不予新型專利云云，有該所7.3.（八六）工研電審字第○三一五號函、12.11.（八六）工研電審字第○八○五號函暨所附審查意見書附於訴願卷可稽。原告所訴核不足採。又專利制度，各國法規不同，審查之基準各異，所訴與本案相同之內容已在日本獲准專利一節，核難執為本件應准予專利之論據，併予指明。綜上所述，被告所為不予專利之審定，並無違誤，一再訴願決定遞予維持，亦無不合。原告起訴意旨，難謂有理由，應予駁回。據上論結，本件原告之訴為無理由，爰依行政訴訟法第二十六條後段判決如主文。中華民國八十七年八月二十七日行政法院第二庭審判長評事陳石獅評事徐樹海評事彭鳳至評事黃合文評事林茂權右正本證明與原本無異法院書記官王福瀛中華民國八十七年九月九日",
  "characters": {
    "judges": [

    ],
    "prosecutors": [

    ],
    "lawyers": [
      "潘海濤"
    ],
    "clerks": [
      "法院"
    ],
    "plaintiffs": [
      "韓商"
    ],
    "defendants": [
      "經濟部中央標準局",
      "右當事人間因新型專利申請事件，原告不服行政院中華民國八十七年二月二十五日台",
      "八七訴字第○八五三九號再訴願決定，提起行政訴訟，本院判決如左︰"
    ],
    "prosecutor_office": [

    ],
    "creditors": [

    ],
    "debtors": [

    ],
    "judicial_associate_officer": [

    ]
  },
  "adjudged_at": "1998-08-27",
  "created_at": "2016-02-04 10:46:21",
  "updated_at": "2016-02-04 10:46:21"
}