autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 32 \wire7
  wire width 8 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 8 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000001
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 8 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000010
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 8 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000011
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 16 \wire21

  cell $eq $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000000100111000
    connect \Y \wire21
  end

  wire width 1 \wire23
  connect \wire23 \wire21 [0]
  wire width 1 \wire24

  cell $logic_and $cell25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire23
    connect \B \wire14
    connect \Y \wire24
  end

  wire width 16 \wire26

  cell $eq $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000001001110000
    connect \Y \wire26
  end

  wire width 1 \wire28
  connect \wire28 \wire26 [0]
  wire width 1 \wire29

  cell $logic_and $cell30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire17
    connect \Y \wire29
  end

  wire width 3 \wire31
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $eq $cell36
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire35
  end

  wire width 1 \wire37
  connect \wire37 \wire35 [0]
  wire width 3 \wire38

  cell $mux $cell39
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire37
    connect \Y \wire38
  end

  wire width 1 \wire40

  cell $eq $cell41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire29 \rx } [1:1]
    connect \B 1'1
    connect \Y \wire40
  end

  wire width 1 \wire42
  connect \wire42 \wire40 [0]
  wire width 3 \wire43

  cell $mux $cell44
    parameter \WIDTH 3
    connect \A \wire31
    connect \B \wire38
    connect \S \wire42
    connect \Y \wire43
  end


  process $proc32
    


    sync posedge \clk
      update \wire31 \wire43
  end

  wire width 3 \wire45

  cell $eq $cell46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire45
  end

  wire width 1 \wire47
  connect \wire47 \wire45 [0]
  wire width 8 \wire48
  wire width 8 \wire50

  cell $shr $cell51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire48
    connect \B 8'00000001
    connect \Y \wire50
  end

  wire width 8 \wire52

  cell $and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire50
    connect \B 8'01111111
    connect \Y \wire52
  end

  wire width 8 \wire54

  cell $or $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { { \wire29 \rx } [0:0] 7'0000000 }
    connect \B \wire52
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $eq $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire29 \rx } [1:1]
    connect \B 1'1
    connect \Y \wire56
  end

  wire width 1 \wire58
  connect \wire58 \wire56 [0]
  wire width 8 \wire59

  cell $mux $cell60
    parameter \WIDTH 8
    connect \A \wire48
    connect \B \wire54
    connect \S \wire58
    connect \Y \wire59
  end


  process $proc49
    


    sync posedge \clk
      update \wire48 \wire59
  end

  wire width 1 \wire61
  wire width 1 \wire63

  cell $logic_and $cell64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire47
    connect \B { \wire29 \rx } [1:1]
    connect \Y \wire63
  end


  process $proc62
    


    sync posedge \clk
      update \wire61 \wire63
  end

  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_and $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire24
    connect \Y \wire67
  end

  wire width 1 \wire69

  cell $logic_and $cell70
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire61 \wire48 } [8:8]
    connect \B \wire17
    connect \Y \wire69
  end

  wire width 1 \wire71

  cell $logic_and $cell72
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire24
    connect \Y \wire71
  end

  wire width 1 \wire73

  cell $logic_and $cell74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire20
    connect \Y \wire73
  end

  wire width 1 \wire75

  cell $logic_or $cell76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire71
    connect \B \wire73
    connect \Y \wire75
  end

  wire width 8 \wire77

  cell $mux $cell78
    parameter \WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \S \wire75
    connect \Y \wire77
  end

  wire width 8 \wire79

  cell $mux $cell80
    parameter \WIDTH 8
    connect \A \wire77
    connect \B 8'00000011
    connect \S \wire69
    connect \Y \wire79
  end

  wire width 8 \wire81

  cell $mux $cell82
    parameter \WIDTH 8
    connect \A \wire79
    connect \B 8'00000010
    connect \S \wire67
    connect \Y \wire81
  end

  wire width 8 \wire83

  cell $mux $cell84
    parameter \WIDTH 8
    connect \A \wire81
    connect \B 8'00000001
    connect \S \wire65
    connect \Y \wire83
  end

  wire width 16 \wire85

  cell $add $cell86
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 1'1
    connect \Y \wire85
  end

  wire width 16 \wire87

  cell $mux $cell88
    parameter \WIDTH 16
    connect \A \wire85
    connect \B 16'0000000000000000
    connect \S \wire28
    connect \Y \wire87
  end

  wire width 16 \wire89

  cell $mux $cell90
    parameter \WIDTH 16
    connect \A \wire87
    connect \B 16'0000000000000000
    connect \S \wire24
    connect \Y \wire89
  end

  wire width 16 \wire91

  cell $mux $cell92
    parameter \WIDTH 16
    connect \A \wire89
    connect \B 16'0000000000000000
    connect \S \wire11
    connect \Y \wire91
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { 8'00000000 \wire91 \wire83 }
  end

  wire width 9 \wire93

  cell $eq $cell94
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire61 \wire48 }
    connect \B 9'101110010
    connect \Y \wire93
  end

  wire width 1 \wire95
  connect \wire95 \wire93 [0]
  wire width 9 \wire96

  cell $eq $cell97
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire61 \wire48 }
    connect \B 9'101100111
    connect \Y \wire96
  end

  wire width 1 \wire98
  connect \wire98 \wire96 [0]
  wire width 9 \wire99

  cell $eq $cell100
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire61 \wire48 }
    connect \B 9'101100010
    connect \Y \wire99
  end

  wire width 1 \wire101
  connect \wire101 \wire99 [0]
  wire width 40 \wire102

  cell $mux $cell103
    parameter \WIDTH 40
    connect \A 40'0000000000000000000000000000000000000000
    connect \B 40'1100010000000010010000000001001111111111
    connect \S \wire101
    connect \Y \wire102
  end

  wire width 40 \wire104

  cell $mux $cell105
    parameter \WIDTH 40
    connect \A \wire102
    connect \B 40'1100010000000010010111111111001100000000
    connect \S \wire98
    connect \Y \wire104
  end

  wire width 40 \wire106

  cell $mux $cell107
    parameter \WIDTH 40
    connect \A \wire104
    connect \B 40'1100011111111110010000000001001100000000
    connect \S \wire95
    connect \Y \wire106
  end

  wire width 1 \wire108
  wire width 1 \wire110

  cell $eq $cell111
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire108
    connect \B 1'0
    connect \Y \wire110
  end

  wire width 1 \wire112
  connect \wire112 \wire110 [0]
  wire width 1 \wire113

  cell $mux $cell114
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'1
    connect \S \wire112
    connect \Y \wire113
  end


  process $proc109
    


    sync posedge \clk
      update \wire108 \wire113
  end

  wire width 40 \wire115

  cell $mux $cell116
    parameter \WIDTH 40
    connect \A \wire106
    connect \B 40'1110001000000000000000000000000000000000
    connect \S \wire108
    connect \Y \wire115
  end

  wire width 43 \wire117
  wire width 1 \wire119

  cell $eq $cell120
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire117 [42:42]
    connect \B 1'0
    connect \Y \wire119
  end

  wire width 1 \wire121
  connect \wire121 \wire119 [0]
  wire width 1 \wire122

  cell $eq $cell123
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire117 [42:42]
    connect \B 1'1
    connect \Y \wire122
  end

  wire width 1 \wire124
  connect \wire124 \wire122 [0]
  wire width 2 \wire125

  cell $eq $cell126
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire117 [41:40]
    connect \B 2'10
    connect \Y \wire125
  end

  wire width 1 \wire127
  connect \wire127 \wire125 [0]
  wire width 1 \wire128

  cell $logic_and $cell129
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire124
    connect \B \wire127
    connect \Y \wire128
  end

  wire width 1 \wire130

  cell $logic_and $cell131
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire121
    connect \B \wire115 [39:39]
    connect \Y \wire130
  end

  wire width 1 \wire132

  cell $mux $cell133
    parameter \WIDTH 1
    connect \A \wire117 [42:42]
    connect \B 1'1
    connect \S \wire130
    connect \Y \wire132
  end

  wire width 1 \wire134

  cell $mux $cell135
    parameter \WIDTH 1
    connect \A \wire132
    connect \B 1'0
    connect \S \wire128
    connect \Y \wire134
  end

  wire width 2 \wire136

  cell $add $cell137
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 2
    connect \A \wire117 [41:40]
    connect \B 1'1
    connect \Y \wire136
  end

  wire width 2 \wire138

  cell $eq $cell139
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire117 [41:40]
    connect \B 2'10
    connect \Y \wire138
  end

  wire width 1 \wire140
  connect \wire140 \wire138 [0]
  wire width 2 \wire141

  cell $mux $cell142
    parameter \WIDTH 2
    connect \A \wire136
    connect \B 2'00
    connect \S \wire140
    connect \Y \wire141
  end

  wire width 2 \wire143

  cell $mux $cell144
    parameter \WIDTH 2
    connect \A \wire141
    connect \B 2'00
    connect \S \wire130
    connect \Y \wire143
  end

  wire width 39 \wire145

  cell $shr $cell146
    parameter \A_SIGNED 0
    parameter \A_WIDTH 39
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 39
    connect \A \wire117 [39:0] [38:0]
    connect \B 8'00001101
    connect \Y \wire145
  end

  wire width 1 \wire147

  cell $eq $cell148
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire117 [42:42]
    connect \B 1'0
    connect \Y \wire147
  end

  wire width 1 \wire149
  connect \wire149 \wire147 [0]
  wire width 40 \wire150

  cell $mux $cell151
    parameter \WIDTH 40
    connect \A { 1'1 \wire145 }
    connect \B \wire115
    connect \S \wire149
    connect \Y \wire150
  end

  wire width 40 \wire152

  cell $mux $cell153
    parameter \WIDTH 40
    connect \A \wire150
    connect \B 40'0000000000000000000000000000000000000000
    connect \S \wire128
    connect \Y \wire152
  end


  process $proc118
    


    sync posedge \clk
      update \wire117 { \wire134 \wire143 \wire152 }
  end

  wire width 1 \wire154

  cell $logic_and $cell155
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire124 \wire117 [39:0] [12:0] } [13:13]
    connect \B { \wire124 \wire117 [39:0] [12:0] } [12:0] [12:12]
    connect \Y \wire154
  end

  wire width 1 \wire156
  wire width 1 \wire157
  wire width 1 \wire158
  wire width 1 \wire159
  attribute \module_not_derived 1
  cell \SB_LEDDA_IP \SB_LEDDA_IP_INST
    connect \LEDDCS { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [12:12]
    connect \LEDDCLK \clk
    connect \LEDDDAT7 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [7:7]
    connect \LEDDDAT6 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [6:6]
    connect \LEDDDAT5 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [5:5]
    connect \LEDDDAT4 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [4:4]
    connect \LEDDDAT3 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [3:3]
    connect \LEDDDAT2 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [2:2]
    connect \LEDDDAT1 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [1:1]
    connect \LEDDDAT0 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [7:0] [0:0]
    connect \LEDDADDR3 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [11:4] [3:3]
    connect \LEDDADDR2 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [11:4] [2:2]
    connect \LEDDADDR1 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [11:4] [1:1]
    connect \LEDDADDR0 { \wire154 { \wire124 \wire117 [39:0] [12:0] } [12:0] [11:0] } [11:0] [11:4] [0:0]
    connect \LEDDDEN 1'1
    connect \LEDDEXE 1'1
    connect \PWMOUT0 \wire156
    connect \PWMOUT1 \wire157
    connect \PWMOUT2 \wire158
    connect \LEDDON \wire159
  end

  wire width 1 \wire160
  wire width 1 \wire161
  wire width 1 \wire162
  attribute \module_not_derived 1
  cell \SB_RGBA_DRV \RGBA_DRIVER
    parameter \CURRENT_MODE "0b1"
    parameter \RGB0_CURRENT "0b111111"
    parameter \RGB1_CURRENT "0b111111"
    parameter \RGB2_CURRENT "0b111111"
    connect \CURREN 1'1
    connect \RGB0 \wire160
    connect \RGB0PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [2:2]
    connect \RGB1 \wire161
    connect \RGB1PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [1:1]
    connect \RGB2 \wire162
    connect \RGB2PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [0:0]
    connect \RGBLEDEN 1'1
  end

  wire output 163 \red
  connect \red \wire160
  wire output 164 \green
  connect \green \wire161
  wire output 165 \blue
  connect \blue \wire162
end
