## Combinational Logic
- 게이트와 입력 값의 조합만으로 출력이 정의되는 로직
- time-independent logic

#### AND 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  0  |
|   0   |   1   |  0  |
|   1   |   0   |  0  |
|   1   |   1   |  1  |

#### OR 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  0  |
|   0   |   1   |  1  |
|   1   |   0   |  1  |
|   1   |   1   |  1  |

#### NOT 게이트
| 입력 | 출력 |
|-----|-----|
|  0  |  1  |
|  1  |  0  |

#### NAND 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  1  |
|   0   |   1   |  1  |
|   1   |   0   |  1  |
|   1   |   1   |  0  |

#### NOR 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  1  |
|   0   |   1   |  0  |
|   1   |   0   |  0  |
|   1   |   1   |  0  |

#### XOR 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  0  |
|   0   |   1   |  1  |
|   1   |   0   |  1  |
|   1   |   1   |  0  |

#### XNOR 게이트
| 입력 A | 입력 B | 출력 |
|-------|-------|-----|
|   0   |   0   |  1  |
|   0   |   1   |  0  |
|   1   |   0   |  0  |
|   1   |   1   |  1  |

#### 2-입력 1-출력 Multiplexer (MUX) 회로
| 입력 A | 입력 B | 선택 S | 출력 F |
|-------|-------|--------|-------|
|   0   |   0   |   0    |   0   |
|   0   |   0   |   1    |   0   |
|   0   |   1   |   0    |   0   |
|   0   |   1   |   1    |   1   |
|   1   |   0   |   0    |   1   |
|   1   |   0   |   1    |   0   |
|   1   |   1   |   0    |   1   |
|   1   |   1   |   1    |   1   |

#### 2-입력 4-출력 Decoder 회로
| 입력 A | 입력 B | 출력 Y0 | 출력 Y1 | 출력 Y2 | 출력 Y3 |
|-------|-------|--------|--------|--------|--------|
|   0   |   0   |   1    |   0    |   0    |   0    |
|   0   |   1   |   0    |   1    |   0    |   0    |
|   1   |   0   |   0    |   0    |   1    |   0    |
|   1   |   1   |   0    |   0    |   0    |   1    |

#### Tri-state Buffer (3-state Buffer)
| Enable (E) | 입력 (A) | 출력 (Y) |
|------------|---------|----------|
|     0      |    X    |    Z     |
|     1      |    0    |    0     |
|     1      |    1    |    1     |

#### Buffer
| 입력 (A) | 출력 (Y) |
|---------|--------|
|    0    | 0      |
|    1    | 1      |

## Sequential Logic
- 출력이 입력 값뿐만 아니라 출력 상태의 영향을 받는 논리
- 일반적으로 EN(Clock) 및 Reset(리셋)이 필요

#### SR Latch
| S (Set) | R (Reset) | Q (Output) | Q' (Complement) |
|--------|----------|-----------|-----------------|
|   0    |    0     |     Q     |       Q'        |
|   0    |    1     |     0     |       1         |
|   1    |    0     |     1     |       0         |
|   1    |    1     |     -     |       -         |

#### Gated Latch
| Enable (E) | D (Data) | Q (Output) |
|------------|---------|-----------|
|     0      |    X    |     0     |
|     1      |    0    |     0     |
|     1      |    1    |     1     |

#### D Flip-Flop
| Clock (CLK) | D (Data) | Q (Output) | Q' (Complement) |
|------------|---------|-----------|-----------------|
|     0      |    X    |     Q     |       Q'        |
|     1      |    0    |     0     |       1         |
|     1      |    1    |     1     |       0         |

#### D Register
| Clock (CLK) | D (Data) | Q0 (Output) | Q1 (Output) | Q2 (Output) | Q3 (Output) |
|------------|---------|------------|------------|------------|------------|
|     0      |    X    |     Q0     |     Q1     |     Q2     |     Q3     |
|     1      |    0    |     0      |     0      |     0      |     0      |
|     1      |    1    |     1      |     0      |     0      |     0      |

#### Clock
- 디지털 시스템에서 사용되는 시간 기준 단위를 의미. 이 신호는 정기적으로 반복되며, 논리 게이트나 플립-플롭 등의 동작을 동기화시키는 데 사용
- 클록은 특정 주파수로 동작하며, 디지털 시스템에서 작업을 정확하게 타이밍하고 동기화하기 위해 필요
- 클록 주파수는 시스템의 성능과 동작 속도에 영향을 미치며, 높은 클록 주파수는 처리 속도를 높이지만 전력 소모를 증가시킬 수 있음

#### Reset
- 디지털 논리 회로를 초기 상태로 돌리는 데 사용되며, 주로 전원이 인가될 때 또는 시스템에 이상 상태가 감지될 때 활성화