Fitter report for DigCom32
Tue Mar 24 22:04:08 2009
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Mar 24 22:04:08 2009        ;
; Quartus II Version    ; 8.0 Build 231 07/10/2008 SP 1 SJ Web Edition ;
; Revision Name         ; DigCom32                                     ;
; Top-level Entity Name ; DigCom32                                     ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C4F324C7                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 769 / 4,000 ( 19 % )                         ;
; Total pins            ; 90 / 249 ( 36 % )                            ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 65,536 / 78,336 ( 84 % )                     ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C4F324C7                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 875     ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Work2008/NowWorking/DigComV32/자료모음/CD자료/DigComV32/DigComV32/DigCom32.pin.


+--------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                ;
+---------------------------------------------+----------------------------------------------------------------+
; Resource                                    ; Usage                                                          ;
+---------------------------------------------+----------------------------------------------------------------+
; Total logic elements                        ; 769 / 4,000 ( 19 % )                                           ;
;     -- Combinational with no register       ; 528                                                            ;
;     -- Register only                        ; 16                                                             ;
;     -- Combinational with a register        ; 225                                                            ;
;                                             ;                                                                ;
; Logic element usage by number of LUT inputs ;                                                                ;
;     -- 4 input functions                    ; 446                                                            ;
;     -- 3 input functions                    ; 131                                                            ;
;     -- 2 input functions                    ; 147                                                            ;
;     -- 1 input functions                    ; 29                                                             ;
;     -- 0 input functions                    ; 16                                                             ;
;                                             ;                                                                ;
; Logic elements by mode                      ;                                                                ;
;     -- normal mode                          ; 648                                                            ;
;     -- arithmetic mode                      ; 121                                                            ;
;     -- qfbk mode                            ; 60                                                             ;
;     -- register cascade mode                ; 0                                                              ;
;     -- synchronous clear/load mode          ; 142                                                            ;
;     -- asynchronous clear/load mode         ; 214                                                            ;
;                                             ;                                                                ;
; Total registers                             ; 241 / 4,735 ( 5 % )                                            ;
; Total LABs                                  ; 93 / 400 ( 23 % )                                              ;
; Logic elements in carry chains              ; 129                                                            ;
; User inserted logic elements                ; 0                                                              ;
; Virtual pins                                ; 0                                                              ;
; I/O pins                                    ; 90 / 249 ( 36 % )                                              ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                 ;
; Global signals                              ; 8                                                              ;
; M4Ks                                        ; 16 / 17 ( 94 % )                                               ;
; Total memory bits                           ; 65,536 / 78,336 ( 84 % )                                       ;
; Total RAM block bits                        ; 73,728 / 78,336 ( 94 % )                                       ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                  ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                  ;
; Average interconnect usage (total/H/V)      ; 12% / 12% / 12%                                                ;
; Peak interconnect usage (total/H/V)         ; 28% / 27% / 29%                                                ;
; Maximum fan-out node                        ; DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|reset_out        ;
; Maximum fan-out                             ; 230                                                            ;
; Highest non-global fan-out signal           ; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ;
; Highest non-global fan-out                  ; 42                                                             ;
; Total fan-out                               ; 3580                                                           ;
; Average fan-out                             ; 4.08                                                           ;
+---------------------------------------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk                 ; J3    ; 1        ; 0            ; 9            ; 1           ; 101                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clockStepMode       ; L14   ; 3        ; 29           ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fgo_sw              ; M18   ; 3        ; 29           ; 4            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; instructionStepMode ; L15   ; 3        ; 29           ; 6            ; 5           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[0]            ; F18   ; 3        ; 29           ; 15           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[10]           ; H17   ; 3        ; 29           ; 13           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[11]           ; H16   ; 3        ; 29           ; 13           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[12]           ; G15   ; 3        ; 29           ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[13]           ; G18   ; 3        ; 29           ; 14           ; 5           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[14]           ; G17   ; 3        ; 29           ; 14           ; 4           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[15]           ; G16   ; 3        ; 29           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[1]            ; F17   ; 3        ; 29           ; 15           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[2]            ; F16   ; 3        ; 29           ; 16           ; 5           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[3]            ; E16   ; 3        ; 29           ; 16           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[4]            ; D18   ; 3        ; 29           ; 16           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[5]            ; D17   ; 3        ; 29           ; 17           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[6]            ; D16   ; 3        ; 29           ; 17           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[7]            ; C17   ; 3        ; 29           ; 17           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[8]            ; H15   ; 3        ; 29           ; 13           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[9]            ; H18   ; 3        ; 29           ; 13           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; registerSelect_sw   ; M17   ; 3        ; 29           ; 4            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_in            ; D15   ; 3        ; 29           ; 17           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; runMode             ; L16   ; 3        ; 29           ; 6            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; stepSwitch          ; L17   ; 3        ; 29           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Register_led[0]   ; V13   ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[1]   ; U13   ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[2]   ; T13   ; 4        ; 24           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[3]   ; V12   ; 4        ; 22           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[4]   ; R11   ; 4        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[5]   ; V10   ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[6]   ; U10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; Register_led[7]   ; R10   ; 4        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[0]        ; A7    ; 2        ; 6            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[1]        ; B4    ; 2        ; 2            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[2]        ; A4    ; 2        ; 2            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[3]        ; C5    ; 2        ; 2            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[4]        ; D5    ; 2        ; 2            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[5]        ; D6    ; 2        ; 6            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[6]        ; C6    ; 2        ; 4            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut1[7]        ; B6    ; 2        ; 4            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[0]        ; G9    ; 2        ; 12           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[1]        ; C7    ; 2        ; 6            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[2]        ; B7    ; 2        ; 6            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[3]        ; D7    ; 2        ; 6            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[4]        ; E7    ; 2        ; 8            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[5]        ; C8    ; 2        ; 8            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[6]        ; B8    ; 2        ; 8            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SegOut2[7]        ; A8    ; 2        ; 8            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[0]    ; C16   ; 2        ; 28           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[10]   ; A12   ; 2        ; 22           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[11]   ; C12   ; 2        ; 22           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[12]   ; D12   ; 2        ; 22           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[13]   ; B13   ; 2        ; 24           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[14]   ; A13   ; 2        ; 24           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[15]   ; F11   ; 2        ; 26           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[16]   ; E11   ; 2        ; 18           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[17]   ; D10   ; 2        ; 14           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[18]   ; C10   ; 2        ; 18           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[19]   ; F10   ; 2        ; 24           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[1]    ; E13   ; 2        ; 26           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[20]   ; A11   ; 2        ; 20           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[21]   ; D11   ; 2        ; 20           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[22]   ; C11   ; 2        ; 20           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[23]   ; B11   ; 2        ; 20           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[24]   ; B10   ; 2        ; 14           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[25]   ; A9    ; 2        ; 10           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[26]   ; E8    ; 2        ; 8            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[27]   ; B9    ; 2        ; 10           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[28]   ; C9    ; 2        ; 10           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[29]   ; A10   ; 2        ; 14           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[2]    ; D13   ; 2        ; 22           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[30]   ; F9    ; 2        ; 12           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[31]   ; D9    ; 2        ; 10           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[3]    ; D14   ; 2        ; 28           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[4]    ; A15   ; 2        ; 28           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[5]    ; B16   ; 2        ; 28           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[6]    ; C15   ; 2        ; 28           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[7]    ; B15   ; 2        ; 28           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[8]    ; C13   ; 2        ; 22           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SelectedReg[9]    ; B12   ; 2        ; 22           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; e                 ; T12   ; 4        ; 22           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fgi               ; T15   ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fgo               ; U15   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; i                 ; U11   ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ien               ; T14   ; 4        ; 28           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; r                 ; U12   ; 4        ; 22           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; s                 ; V11   ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[0] ; T17   ; 3        ; 29           ; 1            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[1] ; T16   ; 3        ; 29           ; 1            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[2] ; U16   ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 63 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 48 / 61 ( 79 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 64 ( 39 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 61 ( 26 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; SegOut1[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 304        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 296        ; 2        ; SegOut1[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; SegOut2[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; SelectedReg[25]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 278        ; 2        ; SelectedReg[29]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 271        ; 2        ; SelectedReg[20]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 267        ; 2        ; SelectedReg[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 261        ; 2        ; SelectedReg[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 247        ; 2        ; SelectedReg[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; SegOut1[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 305        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 302        ; 2        ; SegOut1[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 297        ; 2        ; SegOut2[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; SegOut2[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; SelectedReg[27]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 277        ; 2        ; SelectedReg[24]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 270        ; 2        ; SelectedReg[23]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 266        ; 2        ; SelectedReg[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 260        ; 2        ; SelectedReg[13]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 246        ; 2        ; SelectedReg[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 245        ; 2        ; SelectedReg[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 308        ; 2        ; SegOut1[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 303        ; 2        ; SegOut1[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 299        ; 2        ; SegOut2[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 291        ; 2        ; SegOut2[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 287        ; 2        ; SelectedReg[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 275        ; 2        ; SelectedReg[18]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 268        ; 2        ; SelectedReg[22]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 265        ; 2        ; SelectedReg[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 263        ; 2        ; SelectedReg[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 248        ; 2        ; SelectedReg[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 244        ; 2        ; SelectedReg[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 242        ; 3        ; keyIn[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; SegOut1[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 301        ; 2        ; SegOut1[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 298        ; 2        ; SegOut2[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 290        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 286        ; 2        ; SelectedReg[31]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 276        ; 2        ; SelectedReg[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 269        ; 2        ; SelectedReg[21]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 264        ; 2        ; SelectedReg[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 262        ; 2        ; SelectedReg[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 249        ; 2        ; SelectedReg[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 241        ; 3        ; reset_in                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 240        ; 3        ; keyIn[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D17      ; 243        ; 3        ; keyIn[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 238        ; 3        ; keyIn[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 300        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 295        ; 2        ; SegOut2[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; SelectedReg[26]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 281        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 272        ; 2        ; SelectedReg[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 254        ; 2        ; SelectedReg[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 239        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 237        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 236        ; 3        ; keyIn[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E17      ; 235        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ; 306        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 283        ; 2        ; SelectedReg[30]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 257        ; 2        ; SelectedReg[19]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 251        ; 2        ; SelectedReg[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 228        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 232        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 231        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 234        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 233        ; 3        ; keyIn[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 229        ; 3        ; keyIn[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 230        ; 3        ; keyIn[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 307        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 282        ; 2        ; SegOut2[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 256        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 227        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 223        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 224        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 225        ; 3        ; keyIn[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 226        ; 3        ; keyIn[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 222        ; 3        ; keyIn[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 221        ; 3        ; keyIn[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ; 215        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 216        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 217        ; 3        ; keyIn[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 218        ; 3        ; keyIn[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 219        ; 3        ; keyIn[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 220        ; 3        ; keyIn[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; J2       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 43         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 46         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ; 42         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 214        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 204        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 199        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 196        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J17      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 41         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 44         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K7       ; 45         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 202        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 195        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 197        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 200        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 198        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 184        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 193        ; 3        ; clockStepMode                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 185        ; 3        ; instructionStepMode                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 186        ; 3        ; runMode                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L17      ; 182        ; 3        ; stepSwitch                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L18      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 115        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 142        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 150        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M13      ; 183        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 177        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 176        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 180        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 175        ; 3        ; registerSelect_sw                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 174        ; 3        ; fgo_sw                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 116        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 141        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 149        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 171        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 167        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 173        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 172        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 169        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 168        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P9       ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P12      ; 146        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 147        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 166        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 165        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 163        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 164        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 102        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 110        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 113        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 125        ; 4        ; Register_led[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 129        ; 4        ; Register_led[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 136        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 140        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 152        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 162        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 159        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 101        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 105        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 114        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 135        ; 4        ; e                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 139        ; 4        ; Register_led[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 151        ; 4        ; ien                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 156        ; 4        ; fgi                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 157        ; 3        ; state_mode_led[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T17      ; 158        ; 3        ; state_mode_led[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 4        ; Register_led[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 131        ; 4        ; i                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 134        ; 4        ; r                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 138        ; 4        ; Register_led[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 148        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 154        ; 4        ; fgo                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 155        ; 4        ; state_mode_led[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 123        ; 4        ; Register_led[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 132        ; 4        ; s                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 133        ; 4        ; Register_led[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 137        ; 4        ; Register_led[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V15      ; 153        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+--------------+
; |DigCom32                                    ; 769 (1)     ; 241          ; 65536       ; 16   ; 90   ; 0            ; 528 (1)      ; 16 (0)            ; 225 (0)          ; 129 (0)         ; 59 (0)     ; |DigCom32                                                                                  ; work         ;
;    |DC32VQM:inst|                            ; 750 (0)     ; 241          ; 0           ; 0    ; 0    ; 0            ; 509 (0)      ; 16 (0)            ; 225 (0)          ; 129 (0)         ; 59 (0)     ; |DigCom32|DC32VQM:inst                                                                     ; work         ;
;       |simplecom_ro1:DC_inst|                ; 750 (0)     ; 241          ; 0           ; 0    ; 0    ; 0            ; 509 (0)      ; 16 (0)            ; 225 (0)          ; 129 (0)         ; 59 (0)     ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst                                               ; work         ;
;          |addlogic:inst13|                   ; 29 (29)     ; 2            ; 0           ; 0    ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 2 (2)            ; 17 (17)         ; 2 (2)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|addlogic:inst13                               ;              ;
;          |control:inst4|                     ; 45 (45)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 12 (12)    ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4                                 ;              ;
;          |decoder:inst11|                    ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|decoder:inst11                                ;              ;
;          |inpoutp:inst7|                     ; 90 (90)     ; 36           ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 2 (2)             ; 34 (34)          ; 0 (0)           ; 8 (8)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7                                 ;              ;
;          |reg:inst5|                         ; 357 (357)   ; 117          ; 0           ; 0    ; 0    ; 0            ; 240 (240)    ; 12 (12)           ; 105 (105)        ; 56 (56)         ; 33 (33)    ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5                                     ;              ;
;          |regOut:inst10|                     ; 122 (122)   ; 4            ; 0           ; 0    ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 4 (4)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10                                 ;              ;
;          |reset:inst|                        ; 27 (27)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (21)          ; 19 (19)         ; 0 (0)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst                                    ;              ;
;          |scounter:inst3|                    ; 67 (67)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 2 (2)             ; 47 (47)          ; 37 (37)         ; 0 (0)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3                                ;              ;
;          |stepClkGen:inst8|                  ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |DigCom32|DC32VQM:inst|simplecom_ro1:DC_inst|stepClkGen:inst8                              ;              ;
;    |lpm_ram_io:inst1|                        ; 18 (18)     ; 0            ; 65536       ; 16   ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigCom32|lpm_ram_io:inst1                                                                 ; work         ;
;       |altram:sram|                          ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigCom32|lpm_ram_io:inst1|altram:sram                                                     ; work         ;
;          |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigCom32|lpm_ram_io:inst1|altram:sram|altsyncram:ram_block                                ; work         ;
;             |altsyncram_2891:auto_generated| ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigCom32|lpm_ram_io:inst1|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; fgi                 ; Output   ; --            ; --            ; --                    ; --  ;
; fgo                 ; Output   ; --            ; --            ; --                    ; --  ;
; ien                 ; Output   ; --            ; --            ; --                    ; --  ;
; r                   ; Output   ; --            ; --            ; --                    ; --  ;
; i                   ; Output   ; --            ; --            ; --                    ; --  ;
; s                   ; Output   ; --            ; --            ; --                    ; --  ;
; e                   ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Register_led[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; SegOut2[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; SelectedReg[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; runMode             ; Input    ; ON            ; ON            ; --                    ; --  ;
; instructionStepMode ; Input    ; ON            ; OFF           ; --                    ; --  ;
; clockStepMode       ; Input    ; ON            ; OFF           ; --                    ; --  ;
; clk                 ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset_in            ; Input    ; ON            ; OFF           ; --                    ; --  ;
; fgo_sw              ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[2]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[0]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[1]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[3]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[10]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[8]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[9]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[11]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[5]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[4]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[6]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[7]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[13]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[15]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[12]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[14]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; registerSelect_sw   ; Input    ; ON            ; ON            ; --                    ; --  ;
; stepSwitch          ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; runMode                                                                    ;                   ;         ;
;      - state_mode_led[2]                                                   ; 0                 ; ON      ;
; instructionStepMode                                                        ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out~I      ; 1                 ; OFF     ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|pc[4]~1326_I           ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4715_I           ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4716_I           ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|pc[4]~1330_I           ; 0                 ; ON      ;
;      - state_mode_led[1]                                                   ; 0                 ; ON      ;
; clockStepMode                                                              ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk~I             ; 1                 ; OFF     ;
;      - state_mode_led[0]                                                   ; 0                 ; ON      ;
; clk                                                                        ;                   ;         ;
; reset_in                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|reset_out~I           ; 1                 ; OFF     ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgi~0_I            ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[5]~1957_I ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[6]~1958_I ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1959_I ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[4]~1956_I ; 0                 ; ON      ;
; fgo_sw                                                                     ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgo_set~I          ; 1                 ; ON      ;
; keyIn[2]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[2]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~68_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~69_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~57_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~79_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~78_I        ; 0                 ; ON      ;
; keyIn[0]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[0]~I    ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I        ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~69_I        ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~57_I        ; 1                 ; ON      ;
; keyIn[1]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[1]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~79_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~78_I        ; 0                 ; ON      ;
; keyIn[3]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[3]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I        ; 0                 ; ON      ;
; keyIn[10]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[10]~I   ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~75_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~77_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal8~73_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~81_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~58_I        ; 0                 ; ON      ;
; keyIn[8]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[8]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal8~73_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~58_I        ; 0                 ; ON      ;
; keyIn[9]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[9]~I    ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I        ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~77_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~81_I        ; 1                 ; ON      ;
; keyIn[11]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[11]~I   ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I       ; 0                 ; ON      ;
; keyIn[5]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[5]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I        ; 0                 ; ON      ;
; keyIn[4]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[4]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~75_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~56_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~71_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal7~82_I        ; 0                 ; ON      ;
; keyIn[6]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[6]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I        ; 0                 ; ON      ;
; keyIn[7]                                                                   ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[7]~I    ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~75_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~56_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~71_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal7~82_I        ; 0                 ; ON      ;
; keyIn[13]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[13]~I   ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I       ; 1                 ; ON      ;
; keyIn[15]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[15]~I   ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I        ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~82_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~78_I       ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~80_I        ; 1                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal15~89_I       ; 1                 ; ON      ;
; keyIn[12]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[12]~I   ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~82_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~78_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~80_I        ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal15~89_I       ; 0                 ; ON      ;
; keyIn[14]                                                                  ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[14]~I   ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I       ; 0                 ; ON      ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I       ; 0                 ; ON      ;
; registerSelect_sw                                                          ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node~I      ; 0                 ; ON      ;
; stepSwitch                                                                 ;                   ;         ;
;      - DC32VQM:inst|simplecom_ro1:DC_inst|stepClkGen:inst8|step_node~I     ; 0                 ; ON      ;
+----------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+-----------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                            ; Location      ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|ac_ld~96       ; LC_X19_Y12_N2 ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|decode         ; LC_X23_Y11_N9 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|inp_rd         ; LC_X14_Y9_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|ir_ld          ; LC_X18_Y10_N5 ; 18      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|tr_ld          ; LC_X14_Y11_N7 ; 17      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[1]           ; LC_X18_Y8_N0  ; 17      ; Sync. load                              ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[7]~231       ; LC_X19_Y10_N9 ; 17      ; Sync. load                              ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgi~0          ; LC_X19_Y5_N9  ; 1       ; Async. clear                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk        ; LC_X27_Y7_N8  ; 5       ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|process4~0     ; LC_X21_Y7_N2  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[0]~4803         ; LC_X18_Y14_N2 ; 4       ; Sync. clear                             ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4736         ; LC_X18_Y12_N8 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ar[0]~1270         ; LC_X17_Y12_N0 ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|pc[4]~1330         ; LC_X21_Y9_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|process3~71        ; LC_X18_Y12_N7 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node    ; LC_X27_Y4_N2  ; 3       ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|LessThan1~261     ; LC_X14_Y4_N8  ; 21      ; Clock enable                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|reset_out         ; LC_X14_Y10_N7 ; 230     ; Async. clear, Async. load, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|LessThan0~449 ; LC_X23_Y3_N8  ; 33      ; Sync. clear                             ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk           ; LC_X21_Y8_N5  ; 7       ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2          ; LC_X8_Y8_N1   ; 128     ; Clock, Clock enable                     ; yes    ; Global Clock         ; GCLK1            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000      ; LC_X23_Y6_N2  ; 20      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[0]~0      ; LC_X14_Y11_N8 ; 5       ; Async. clear                            ; no     ; --                   ; --               ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out    ; LC_X21_Y9_N0  ; 5       ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay  ; LC_X23_Y12_N9 ; 5       ; Sync. load                              ; no     ; --                   ; --               ;
; clk                                                             ; PIN_J3        ; 101     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ;
; lpm_ram_io:inst1|_~23                                           ; LC_X14_Y6_N4  ; 16      ; Write enable                            ; no     ; --                   ; --               ;
+-----------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+--------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                         ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------+---------------+---------+----------------------+------------------+
; DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk     ; LC_X27_Y7_N8  ; 5       ; Global Clock         ; GCLK7            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node ; LC_X27_Y4_N2  ; 3       ; Global Clock         ; GCLK6            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|reset_out      ; LC_X14_Y10_N7 ; 230     ; Global Clock         ; GCLK3            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk        ; LC_X21_Y8_N5  ; 7       ; Global Clock         ; GCLK0            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2       ; LC_X8_Y8_N1   ; 128     ; Global Clock         ; GCLK1            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000   ; LC_X23_Y6_N2  ; 20      ; Global Clock         ; GCLK4            ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out ; LC_X21_Y9_N0  ; 5       ; Global Clock         ; GCLK5            ;
; clk                                                          ; PIN_J3        ; 101     ; Global Clock         ; GCLK2            ;
+--------------------------------------------------------------+---------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[1]  ; 42      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux0~860           ; 41      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[0]  ; 41      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[2]  ; 40      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4723         ; 33      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|LessThan0~449 ; 33      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|r2             ; 31      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[3]~234       ; 28      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[7]~232       ; 25      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4718         ; 21      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|LessThan1~261     ; 21      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux13~12      ; 21      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|ac_ld~96       ; 20      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4721         ; 19      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux0~852           ; 19      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|ir_ld          ; 18      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4722         ; 17      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|tr_ld          ; 17      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[1]           ; 17      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[7]~231       ; 17      ;
; lpm_ram_io:inst1|_~23                                           ; 16      ;
; lpm_ram_io:inst1|datatri[4]~1045                                ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|process3~71        ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4736         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[2]~233       ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[11]        ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[10]        ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[9]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[8]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[7]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[6]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[5]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[4]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[3]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[2]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[1]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|address[0]         ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux9~36       ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux32~502          ; 16      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux0~853           ; 14      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|pc_inr~541     ; 14      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ar~1268            ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|ar_ld~67       ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux12~927          ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[0]        ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[1]        ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux11~15      ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|decoder:inst11|d[7]          ; 13      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ac[8]~4733         ; 12      ;
; DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|ar[0]~1270         ; 12      ;
+-----------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                        ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_ram_io:inst1|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16   ; ex1.mif ; M4K_X15_Y13, M4K_X15_Y15, M4K_X15_Y6, M4K_X15_Y9, M4K_X15_Y10, M4K_X15_Y1, M4K_X15_Y3, M4K_X15_Y14, M4K_X15_Y12, M4K_X15_Y16, M4K_X15_Y5, M4K_X15_Y2, M4K_X15_Y8, M4K_X15_Y4, M4K_X15_Y7, M4K_X15_Y11 ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 1,267 / 11,760 ( 11 % ) ;
; Direct links               ; 126 / 17,078 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 74 / 204 ( 36 % )       ;
; LUT chains                 ; 93 / 3,600 ( 3 % )      ;
; Local interconnects        ; 1,653 / 17,078 ( 10 % ) ;
; M4K buffers                ; 16 / 612 ( 3 % )        ;
; R4s                        ; 1,233 / 10,320 ( 12 % ) ;
+----------------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.27) ; Number of LABs  (Total = 93) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 10                           ;
; 2                                          ; 0                            ;
; 3                                          ; 1                            ;
; 4                                          ; 1                            ;
; 5                                          ; 2                            ;
; 6                                          ; 3                            ;
; 7                                          ; 4                            ;
; 8                                          ; 8                            ;
; 9                                          ; 8                            ;
; 10                                         ; 56                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.12) ; Number of LABs  (Total = 93) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 55                           ;
; 1 Async. load                      ; 6                            ;
; 1 Clock                            ; 60                           ;
; 1 Clock enable                     ; 29                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 19                           ;
; 2 Clocks                           ; 17                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.94) ; Number of LABs  (Total = 93) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 10                           ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 4                            ;
; 8                                           ; 6                            ;
; 9                                           ; 4                            ;
; 10                                          ; 40                           ;
; 11                                          ; 12                           ;
; 12                                          ; 6                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.76) ; Number of LABs  (Total = 93) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 4                            ;
; 3                                               ; 13                           ;
; 4                                               ; 4                            ;
; 5                                               ; 7                            ;
; 6                                               ; 14                           ;
; 7                                               ; 14                           ;
; 8                                               ; 10                           ;
; 9                                               ; 3                            ;
; 10                                              ; 7                            ;
; 11                                              ; 4                            ;
; 12                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.00) ; Number of LABs  (Total = 93) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 7                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 10                           ;
; 19                                           ; 6                            ;
; 20                                           ; 8                            ;
; 21                                           ; 12                           ;
; 22                                           ; 8                            ;
; 23                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                    ;
+--------------------------------------------------------------------------------+-------------------------+
; Name                                                                           ; Value                   ;
+--------------------------------------------------------------------------------+-------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                      ;
; Mid Wire Use - Fit Attempt 1                                                   ; 14                      ;
; Mid Slack - Fit Attempt 1                                                      ; -17425                  ;
; Internal Atom Count - Fit Attempt 1                                            ; 769                     ;
; LE/ALM Count - Fit Attempt 1                                                   ; 769                     ;
; LAB Count - Fit Attempt 1                                                      ; 93                      ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.796                   ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.559                  ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.817                   ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:87;1:6                ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:41;1:23;2:29          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:30;1:34;2:26;3:3      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:30;1:34;2:26;3:3      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:17;1:23;2:24;3:27;4:2 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:17;1:23;2:24;3:27;4:2 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:85;1:8                ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:84;1:9                ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:35;1:50;2:8           ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:14;1:8;2:44;3:26;4:1  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:16;1:39;2:38          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:87;1:6                ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:16;1:71;2:6           ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:41;1:52               ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:10;1:83               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:77;1:16               ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:93                    ;
; LEs in Chains - Fit Attempt 1                                                  ; 129                     ;
; LEs in Long Chains - Fit Attempt 1                                             ; 124                     ;
; LABs with Chains - Fit Attempt 1                                               ; 17                      ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                       ;
; Time - Fit Attempt 1                                                           ; 0                       ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.031                   ;
+--------------------------------------------------------------------------------+-------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Early Slack - Fit Attempt 1         ; -26460 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 11     ;
; Mid Slack - Fit Attempt 1           ; -22167 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 12     ;
; Late Slack - Fit Attempt 1          ; -22167 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 0      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.092  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -20815 ;
; Early Wire Use - Fit Attempt 1      ; 11     ;
; Peak Regional Wire - Fit Attempt 1  ; 23     ;
; Mid Slack - Fit Attempt 1           ; -23498 ;
; Late Slack - Fit Attempt 1          ; -23498 ;
; Late Wire Use - Fit Attempt 1       ; 12     ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.360  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 24 22:04:01 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DigCom32 -c DigCom32
Info: Selected device EP1C4F324C7 for design "DigCom32"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock incremental compilation is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F324I7 is compatible
    Info: Device EP1C12F324C7 is compatible
    Info: Device EP1C12F324I7 is compatible
    Info: Device EP1C20F324C7 is compatible
    Info: Device EP1C20F324I7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location J1
    Info: Pin ~ASDO~ is reserved at location K6
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted some destinations of signal "clk" to use Global clock in PIN J3
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk~I" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2" to use Global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|M_read~142_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|M_enable~202_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6]~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|M_write~91_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3]~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1]~I" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000" to use Global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000~I" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DC32VQM:inst|simplecom_ro1:DC_inst|reset:inst|reset_out" to use Global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|i~I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[13]~1891_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[14]~1895_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[15]~1899_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[12]~1887_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[8]~1904_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[11]~1916_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[9]~1908_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[10]~1912_I" may be non-global or may not use global clock
    Info: Destination "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[0]~1939_I" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|clk" to use Global clock
Info: Automatically promoted signal "DC32VQM:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk" to use Global clock
Info: Automatically promoted signal "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out" to use Global clock
Info: Automatically promoted signal "DC32VQM:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to memory delay of 9.716 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X19_Y10; Fanout = 16; REG Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[3]'
    Info: 2: + IC(0.545 ns) + CELL(0.101 ns) = 0.646 ns; Loc. = LAB_X19_Y10; Fanout = 6; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux10~27'
    Info: 3: + IC(0.320 ns) + CELL(0.258 ns) = 1.224 ns; Loc. = LAB_X19_Y10; Fanout = 17; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[7]~231'
    Info: 4: + IC(0.519 ns) + CELL(0.258 ns) = 2.001 ns; Loc. = LAB_X18_Y10; Fanout = 33; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|control:inst4|x[7]~232'
    Info: 5: + IC(0.477 ns) + CELL(0.101 ns) = 2.579 ns; Loc. = LAB_X18_Y10; Fanout = 43; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux0~852'
    Info: 6: + IC(1.116 ns) + CELL(0.101 ns) = 3.796 ns; Loc. = LAB_X18_Y7; Fanout = 12; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux12~929'
    Info: 7: + IC(0.320 ns) + CELL(0.258 ns) = 4.374 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~440'
    Info: 8: + IC(0.932 ns) + CELL(0.258 ns) = 5.564 ns; Loc. = LAB_X18_Y8; Fanout = 3; COMB Node = 'DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~442'
    Info: 9: + IC(0.000 ns) + CELL(2.380 ns) = 7.944 ns; Loc. = LAB_X18_Y9; Fanout = 5; COMB LOOP Node = 'lpm_ram_io:inst1|datatri[4]~1046'
        Info: Loc. = LAB_X18_Y9; Node "lpm_ram_io:inst1|datatri[4]~1046"
        Info: Loc. = LAB_X18_Y9; Node "DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~443"
        Info: Loc. = LAB_X18_Y9; Node "DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~439"
        Info: Loc. = LAB_X18_Y9; Node "DC32VQM:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~438"
    Info: 10: + IC(1.457 ns) + CELL(0.315 ns) = 9.716 ns; Loc. = M4K_X15_Y13; Fanout = 1; MEM Node = 'lpm_ram_io:inst1|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a4~porta_datain_reg0'
    Info: Total cell delay = 4.030 ns ( 41.48 % )
    Info: Total interconnect delay = 5.686 ns ( 58.52 % )
Info: Fitter routing operations beginning
Warning: 2 (of 3003) connections in the design require a large routing delay to achieve hold requirements. Please check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
    Info: Found 2 Registers with very high hold time requirements
        Info: Node "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6]" (dual-output)
            Info: Registered output is "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6]"
            Info: Combinational output is "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux9~36"
        Info: Node "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]" (dual-output)
            Info: Registered output is "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]"
            Info: Combinational output is "DC32VQM:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux11~15"
Info: Average interconnect usage is 10% of the available device resources
    Info: Peak interconnect usage is 23% of the available device resources in the region that extends from location X10_Y9 to location X19_Y18
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SegOut1[0] has GND driving its datain port
    Info: Pin SegOut2[0] has GND driving its datain port
    Info: Pin SelectedReg[24] has GND driving its datain port
    Info: Pin SelectedReg[16] has GND driving its datain port
    Info: Pin SelectedReg[8] has GND driving its datain port
    Info: Pin SelectedReg[0] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Tue Mar 24 22:04:09 2009
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


