<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:35.2735</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.04.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0046870</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>자성 소자 및 메모리 셀</inventionTitle><inventionTitleEng>A magnetic device and memory unit</inventionTitleEng><openDate>2025.10.21</openDate><openNumber>10-2025-0151179</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 61/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 페로브스카이트계 전극 재료를 포함하는 메모리용 자성 소자 분야에 관한 자성 소자 및 메모리 셀을 제공한다. 상기 자성 소자는 스페이서층; 상기 스페이서층의 일측에 위치하는 제1 자성 전극층； 및 상기 스페이서층의 타측에 위치하는 제2 자성 전극층을 포함한다. 상기 스페이서층은 페로브스카계 질화물 재료 또는 페로브스카이트계 질소산화물 재료를 포함하며, 상기 제1 자성 전극층 및 상기 제2 자성 전극층은 각각 안티페로브스카이트계 질화물 재료를 포함한다. 상기 제1 자성 전극층과 상기 제2 자성 전극층의 상대적인 순자화 방향은, 그 안을 통과하는 스핀 분극 전류를 제어하기 위해 평행 순자화 상태와 반평행 순자화 상태 사이에서 전환될 수 있다. 상기 메모리 셀은 메모리 또는 메모리 장치에 적용되며, 상기 자성 소자를 포함하고, 여기서 데이터는 상기 자성 소자의 제1 자성 전극층과 제2 자성 전극층의 평행 순자화상태 또는 역평행 순자화상태로 기록되어 기존의 자성 소자의 소비전력이 높고, 열안정성이 불량하며, 확장성이 제한되는 등의 문제를 해결한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 스페이서층;스페이서층의 일측에 위치하는 제1 자성 전극층；및스페이서층의 타측에 위치하는 제2 자성 전극층을 포함하고, 상기 스페이서층은 페로브스카이트계 질화물 재료 또는 페로브스카이트계 질소산화물 재료를 포함하며,상기 제1 자성 전극층 및 상기 제2 자성 전극층은 각각 안티페로브스카이트계 질화물 재료를 포함하고,상기 제1 자성 전극층과 상기 제2 자성 전극층의 상대적인 순자화 방향은, 그 안을 통과하는 스핀 분극 전류를 제어하기 위해 평행 순자화 상태와 반평행 순자화 상태 사이에서 전환될 수 있는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 스페이서층은 전도성 페로브스카이트계 질화물 재료를 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 스페이서층은 표현식이 Cu3DzN1-y 인 전도성 페로브스카이트 질화물 재료를 포함하고, 여기서 0≤z≤1，0≤y003c#1이며, D 는 Pd, Rh, Ru, Cu, Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Mn, Ni, Pt, Sb, Si, Sn 및 Zn의 군에서 선택되는 임의의 하나의 코너 원소(corner element)를 포함하고, 상기 스페이서층은 제1 자성 전극층 및 제2 자성 전극층과의 계면에서 Cu층 또는 Cu-D층에 의해 종결되는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>4. 제2항 또는 제3항에 있어서,상기 스페이서층은 Cu3N 또는 Cu3PdN을 포함하고, 여기서 상기 스페이서층은 상기 제1 자성 전극층 및 상기 제2 자성 전극층과의 계면에서 상기 Cu층에 의해 종결되는 Cu3N을 포함하며, 상기 스페이서층이 Cu3PdN을 포함할 경우, 상기 스페이서층은 Cu-Pd층에 의해 제1 자성 전극층 및 제2 자성 전극층과의 계면에서 종결되는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>5. 제 1항 또는 제2항에 있어서,상기 스페이서층은 표현식이 DReN3-y인 전도성 페로브스카이트 질화물 재료를 포함하고, 여기서 0≤y≤1이며，D는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu의 군에서 선택되는 임의의 하나의 희토류 원소를 포함하 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 전도성 스페이서층의 두께는 20nm를 초과하지 않는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 스페이서층은 절연된 터널 장벽층을 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>8. 제 7항에 있어서,상기 장벽층은 절연성 페로브스카이트계 질화물 재료 또는 절연성 페로브스카이트계 질소산화물 재료을 포함하며, 상기 페로브스카이트계 질소산화물은 질소 치환에 의해 획득되는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 장벽층은 표현식이 SrTiO3-zNz 또는 DFeO3-zNz인 절연성 페로브스카이트 질소 산화물 재료을 포함하고, 여기서 0≤z≤3이며, D는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu의 군에서 선택되는 임의의 하나의 희토류 원소를 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 장벽층은 표현식이 SrTiO3-y 또는 DFeO3-y인 재료를 포함하고,여기서 0≤y≤1이며, D는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu의 군에서 선택되는 임의의 하나의 희토류 원소를 포함하는것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>11. 제 7항에 있어서,상기 장벽층은 표현식이 DWN3-y인 절연성 페로브스카이트 질화물 재료를 포함하며, 여기서 0≤y≤1이고, D는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu의 군에서 선택되는 임의의 하나의 희토류 원소를 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>12. 제 7항 내지 제11 항 중 어느 한 항에 있어서,상기 장벽층의 두께는 10nm를 초과하지 않는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>13. 제 1항에 있어서,상기 제1 자성 전극층 및 상기 제2 자성 전극층 중 적어도 하나의 층이 질소 결핍되어 있는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 제1 자성 전극층은 표현식이 Mn4-xAxN1-y인 금속 안티페로브스카이트 질화물 재료를 포함하고, 상기 제2의 자성 전극층은 표현식이 Mn4-x’A'x’N1-y’인 금속 안티페로브스카이트 질화물 재료를 포함하며, 여기서 0≤x, x'≤1, 0≤y, y'003c#1이고, 여시서 상기 A, A'는 Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn 및 Z의 군에서 선택되는 임의의 하나의 원소를 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 자성 전극층 및 상기 제2 자성 전극층에서 0≤x, x'≤0.05 및/또는 0≤y, y'≤0.2이고, 상기 제1 자성 전극층 및 상기 제2 자성 전극층 중 A, A'는 동일한 원소를 채용한다.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 제1 전극층 및 상기 제2 자성 전극층은 Mn4N 또는 Mn3GaN을 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>17. 제14항, 제15항 또는 제6항에 있어서,제1 자성 전극층 및 제2 자성 전극층은 스페이서층과의 계면에서 Mn-Mn-N층에 의해 종결되는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,상기 제1 자성 전극층 및/또는 상기 제2 자성 전극층을 변형시켜 공선 준강자성 구조를 유도하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>19. 제 1항에 있어서,상기 제1 자성 전극층 및 상기 제2 자성 전극층 중 적어도 한 층에 의해 압축 또는 인장 변형에 의해 형성된 변형 유도층을 더 포함하는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>20. 제 1항에 있어서,상기 제1 자성 전극층 및 상기 제2 자성 전극층의 두께는 모두 100nm를 초과하지 않는 것을 특징으로 하는 자성 소자.</claim></claimInfo><claimInfo><claim>21. 제 1항에 있어서,상기 스페이서층, 상기 제1 자성 전극층 및 상기 제2 자성 전극층의 공간군이 같고, 상기 스페이서층과 상기 제1 자성 전극층 및 상기 제2 자성 전극층 사이의 격자 적합도는 ±10% 미만인 기록되는 것을 특징으로 하는 메모리 셀.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제21항 중 어느 한항에 기재된 자성 소자를 포함하며, 상기 제1 자성 전극층과 상기 제2 자성 전극층의 상대 평행 순자화 상태 또는 역평행 순자화 상태로 데이터가 기록되는 것을 특징으로 하는 메모리 셀.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>영국 이씨*알 *엘피 런던 런던 스트리트 * 뉴 런던 하우스</address><code>520230625144</code><country>영국</country><engName>LoMaRe Technologies Limited</engName><name>로마레 테크놀로지스 리미티드</name></applicantInfo><applicantInfo><address>중국 지앙수 ****** 창조우 신베이 디스트릭트 한지앙 로드 넘버 ***</address><code>520230624973</code><country>중국</country><engName>LoMaRe Chip Technology Changzhou Co., Ltd.</engName><name>로마레 칩 테크놀로지 창조우 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>체코공화국 프라하 *** ** 테크니카 * 체...</address><code> </code><country>체코</country><engName>Jan Zemen</engName><name>얀 제멘</name></inventorInfo><inventorInfo><address>영국 이씨*알 *엘피 런...</address><code> </code><country>인도</country><engName>Kapildeb Dolui</engName><name>카필데브 돌루이</name></inventorInfo><inventorInfo><address>영국 이씨*알 *엘피 런...</address><code> </code><country>중국</country><engName>ZOU BIN</engName><name>조우 빈</name></inventorInfo><inventorInfo><address>영국 이씨*알 *엘피 런...</address><code> </code><country>루마니아</country><engName>Andrei Paul Mihai</engName><name>안드레이 폴 미하이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 선릉로 ***, *층 ***호 (삼성동, 호산프라자)(한별국제특허법률사무소)</address><code>920040001251</code><country>대한민국</country><engName>kim kyonghee</engName><name>김경희</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2024.04.12</priorityApplicationDate><priorityApplicationNumber>2024104415229</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.04.10</receiptDate><receiptNumber>1-1-2025-0406667-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250046870.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937e31a9d38214751603f3d70225fd3417e052c8eb8cb224a00daf78cbc3ae13deb170561e926084496ad2ac1a176afaca9a4a01dfe3c56d84</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf247b5c78e370b4b94586a638aaef274fabee9e72e6b4e7449cf556bbd5d4eb6284daa4c6091a90464bcaa13e11ca020391aa4c22b79fde52</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>