============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  02:16:45 pm
  Module:                 ms_es_ordered_bs_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
ms_es_ordered_bs_by4_mul_synth     745       2239         0        2239    <none> (D) 
  TOP                              745       2239         0        2239    <none> (D) 
    genblk1[1].genblk2.sng         307        783         0         783    <none> (D) 
      ctr                           38        172         0         172    <none> (D) 
      genblk2[2].min_comparator     71        162         0         162    <none> (D) 
      genblk2[0].min_comparator     68        156         0         156    <none> (D) 
      genblk2[3].min_comparator     67        147         0         147    <none> (D) 
      genblk2[1].min_comparator     63        147         0         147    <none> (D) 
    genblk1[0].genblk1.sng         301        770         0         770    <none> (D) 
      ctr                           37        169         0         169    <none> (D) 
      genblk2[0].max_comparator     70        160         0         160    <none> (D) 
      genblk2[2].max_comparator     68        156         0         156    <none> (D) 
      genblk2[1].max_comparator     65        151         0         151    <none> (D) 
      genblk2[3].max_comparator     61        134         0         134    <none> (D) 
    genblk2.stoch2bin              118        640         0         640    <none> (D) 
      ctr                           91        479         0         479    <none> (D) 
        add_55_25                   18        156         0         156    <none> (D) 
      par_ctr                       22        150         0         150    <none> (D) 
        p1                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
        p0                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 

 (D) = wireload is default in technology library
