+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_serial_send                                                                                            ; 66    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|\gen_outp_blk:0:outp_blk                                    ; 40    ; 0              ; 7            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_0_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr10                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_1_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr9                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_2_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr8                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_3_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr7                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_4_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr6                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_5_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr5                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_6_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr4                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_7_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr3                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr2_q_14                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr2                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_9_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr1_q_14                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr1                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_component|auto_generated ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_ca10_q_14                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_ca10_q_13                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr0_q_15                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr0_dmem|auto_generated         ; 23    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_memread_q_13                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_in0_m0_wi0_wo0_assign_sel_q_13                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_xIn_0_13                                        ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_19                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_18                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_13                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_compute                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_memread                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore                                                   ; 27    ; 16             ; 0            ; 16             ; 46     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|intf_ctrl                                                   ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|source                                                      ; 39    ; 2              ; 3            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst|sink                                                        ; 24    ; 0              ; 3            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst|mfir_0002_ast_inst                                                             ; 24    ; 7              ; 0            ; 7              ; 39     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir|mfir_inst                                                                                ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mfir                                                                                          ; 21    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|\gen_outp_blk:0:outp_blk                                    ; 40    ; 0              ; 7            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_0_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr10                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_1_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr9                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_2_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr8                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_3_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr7                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_4_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr6                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_5_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr5                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_6_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr4                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_7_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr3                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr2_q_14                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr2                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_9_component|auto_generated  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr1_q_14                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr1                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_component|auto_generated ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_ca10_q_14                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_ca10_q_13                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_wi0_delayr0_q_15                      ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr0_dmem|auto_generated         ; 23    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_memread_q_13                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_in0_m0_wi0_wo0_assign_sel_q_13                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_xIn_0_13                                        ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_19                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_18                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|d_u0_m0_wo0_compute_q_13                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_compute                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore|u0_m0_wo0_memread                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|hpfircore                                                   ; 27    ; 16             ; 0            ; 16             ; 46     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|intf_ctrl                                                   ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|source                                                      ; 39    ; 2              ; 3            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst|sink                                                        ; 24    ; 0              ; 3            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst|mfir_0002_ast_inst                                                             ; 24    ; 7              ; 0            ; 7              ; 39     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir|mfir_inst                                                                                ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mfir                                                                                          ; 21    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mcic|mcic_cic_inst                                                                            ; 27    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_q_mcic                                                                                          ; 27    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mcic|mcic_cic_inst                                                                            ; 27    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_i_mcic                                                                                          ; 27    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_multiply                                                                                        ; 31    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux710isdr                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|dop                                                                           ; 23    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux005                                                                         ; 45    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|cordinv                                                                       ; 23    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u29                                                                           ; 24    ; 0              ; 9            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u28                                                                           ; 24    ; 0              ; 9            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u27                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u26                                                                           ; 24    ; 0              ; 8            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u25                                                                           ; 24    ; 0              ; 8            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u24                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u23                                                                           ; 24    ; 0              ; 7            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u22                                                                           ; 24    ; 0              ; 7            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u21                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u20                                                                           ; 24    ; 0              ; 6            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u19                                                                           ; 24    ; 0              ; 6            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u18                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u17                                                                           ; 24    ; 0              ; 5            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u16                                                                           ; 24    ; 0              ; 5            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u15                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u14                                                                           ; 24    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u13                                                                           ; 24    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u12                                                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u11                                                                           ; 24    ; 0              ; 3            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u10                                                                           ; 24    ; 0              ; 3            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u9                                                                            ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u8                                                                            ; 24    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u7                                                                            ; 24    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u6                                                                            ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u5                                                                            ; 24    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u4                                                                            ; 24    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|u3                                                                            ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux0219                                                                        ; 32    ; 1              ; 17           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux002                                                                         ; 23    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux001                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ux000                                                                         ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|css                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|cfs                                                                           ; 24    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst|ci                                                                            ; 18    ; 0              ; 6            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco|mnco_st_inst                                                                               ; 35    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP|u_mnco                                                                                            ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mDSP                                                                                                   ; 45    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serial_recv                                                                                            ; 2     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mpll|altpll_component|auto_generated                                                                   ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_mpll                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
