h0:3
instrMem[0] = e3a01001
instrMem[1] = e0812000
instrMem[2] = e1a00001
instrMem[3] = e1a01002
instrMem[4] = e2844001
instrMem[5] = e344000a
instrMem[6] = 1a000004
instrMem[7] = e58d1000
instrMem[8] = ef000011
9 memory words
	instruction memory:
		instruction[ 0 ] mov
		instruction[ 1 ] add
		instruction[ 2 ] mov
		instruction[ 3 ] mov
		instruction[ 4 ] add
		instruction[ 5 ] cmp
		instruction[ 6 ] bne <label>
		instruction[ 7 ] str
		instruction[ 8 ] swi_exit
h0:3

@@@
state after cycle 1 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 1
	IDEX:
		instruction No instruction
		pcPlus1 0
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction No instruction
		branchTarget 0
		aluResult 0
		readRegB 0
	MEMWB:
		instruction No instruction
		writeData 0
	WBEND:
		instruction No instruction
		writeData 0
h0:3

@@@
state after cycle 2 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction mov
		pcPlus1 1
		readRegA 0
		readRegB 0
		offset 1
	EXMEM:
		instruction No instruction
		branchTarget 0
		aluResult 0
		readRegB 0
	MEMWB:
		instruction No instruction
		writeData 0
	WBEND:
		instruction No instruction
		writeData 0
h0:3

@@@
state after cycle 3 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction mov
		branchTarget 2
		aluResult 1
		readRegB 1
	MEMWB:
		instruction No instruction
		writeData 0
	WBEND:
		instruction No instruction
		writeData 0
h0:3

@@@
state after cycle 4 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 0
		readRegB 0
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 1
		readRegB 0
	MEMWB:
		instruction mov
		writeData 1
	WBEND:
		instruction No instruction
		writeData 0
h0:3

@@@
state after cycle 5 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 0
		readRegB 0
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 1
		readRegB 1
	MEMWB:
		instruction add
		writeData 1
	WBEND:
		instruction mov
		writeData 1
h0:3

@@@
state after cycle 6 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 0
		readRegB 0
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 1
		readRegB 1
	MEMWB:
		instruction mov
		writeData 1
	WBEND:
		instruction add
		writeData 1
h0:3
h0:3
taken

@@@
state after cycle 7 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 0
		readRegB 0
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 1
		readRegB 1
	MEMWB:
		instruction mov
		writeData 1
	WBEND:
		instruction mov
		writeData 1
h0:3

@@@
state after cycle 8 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 1
		readRegB 1
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 1
		readRegB 10
	MEMWB:
		instruction add
		writeData 1
	WBEND:
		instruction mov
		writeData 1
h0:3
predicted 3

@@@
state after cycle 9 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 1
		readRegB 1
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 1
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 1
	WBEND:
		instruction add
		writeData 1
h0:3

@@@
state after cycle 10 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 2
		readRegB 1
	MEMWB:
		instruction bne <label>
		writeData 1
	WBEND:
		instruction cmp
		writeData 1
h0:3

@@@
state after cycle 11 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 1
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 1
		readRegB 1
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 1
		readRegB 1
	MEMWB:
		instruction add
		writeData 2
	WBEND:
		instruction bne <label>
		writeData 1
h0:3

@@@
state after cycle 12 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 2
		readRegB 2
	MEMWB:
		instruction mov
		writeData 1
	WBEND:
		instruction add
		writeData 2
h0:3
h0:3
taken

@@@
state after cycle 13 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 1
		readRegB 1
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 2
		readRegB 1
	MEMWB:
		instruction mov
		writeData 2
	WBEND:
		instruction mov
		writeData 1
h0:3

@@@
state after cycle 14 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 2
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 1
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 1
		readRegB 1
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 2
		readRegB 10
	MEMWB:
		instruction add
		writeData 2
	WBEND:
		instruction mov
		writeData 2
h0:3
predicted 3

@@@
state after cycle 15 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 2
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 2
		readRegB 2
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 2
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 2
	WBEND:
		instruction add
		writeData 2
h0:3

@@@
state after cycle 16 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 2
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 3
		readRegB 1
	MEMWB:
		instruction bne <label>
		writeData 2
	WBEND:
		instruction cmp
		writeData 2
h0:3

@@@
state after cycle 17 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 2
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 1
		readRegB 2
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 2
		readRegB 2
	MEMWB:
		instruction add
		writeData 3
	WBEND:
		instruction bne <label>
		writeData 2
h0:3

@@@
state after cycle 18 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 1
		reg[ 1 ] 2
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 2
		readRegB 2
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 3
		readRegB 3
	MEMWB:
		instruction mov
		writeData 2
	WBEND:
		instruction add
		writeData 3
h0:3
h0:3
taken

@@@
state after cycle 19 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 2
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 2
		readRegB 1
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 3
		readRegB 1
	MEMWB:
		instruction mov
		writeData 3
	WBEND:
		instruction mov
		writeData 2
h0:3

@@@
state after cycle 20 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 3
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 2
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 2
		readRegB 2
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 3
		readRegB 10
	MEMWB:
		instruction add
		writeData 3
	WBEND:
		instruction mov
		writeData 3
h0:3
predicted 3

@@@
state after cycle 21 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 3
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 3
		readRegB 3
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 3
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 3
	WBEND:
		instruction add
		writeData 3
h0:3

@@@
state after cycle 22 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 3
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 2
		readRegB 2
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 5
		readRegB 2
	MEMWB:
		instruction bne <label>
		writeData 3
	WBEND:
		instruction cmp
		writeData 3
h0:3

@@@
state after cycle 23 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 3
		reg[ 2 ] 3
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 2
		readRegB 3
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 3
		readRegB 3
	MEMWB:
		instruction add
		writeData 5
	WBEND:
		instruction bne <label>
		writeData 3
h0:3

@@@
state after cycle 24 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 2
		reg[ 1 ] 3
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 3
		readRegB 3
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 5
		readRegB 5
	MEMWB:
		instruction mov
		writeData 3
	WBEND:
		instruction add
		writeData 5
h0:3
h0:3
taken

@@@
state after cycle 25 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 3
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 3
		readRegB 2
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 4
		readRegB 1
	MEMWB:
		instruction mov
		writeData 5
	WBEND:
		instruction mov
		writeData 3
h0:3

@@@
state after cycle 26 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 5
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 3
		readRegB 3
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 4
		readRegB 10
	MEMWB:
		instruction add
		writeData 4
	WBEND:
		instruction mov
		writeData 5
h0:3
predicted 3

@@@
state after cycle 27 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 5
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 5
		readRegB 5
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 4
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 4
	WBEND:
		instruction add
		writeData 4
h0:3

@@@
state after cycle 28 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 5
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 3
		readRegB 3
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 8
		readRegB 3
	MEMWB:
		instruction bne <label>
		writeData 4
	WBEND:
		instruction cmp
		writeData 4
h0:3

@@@
state after cycle 29 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 5
		reg[ 2 ] 5
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 3
		readRegB 5
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 5
		readRegB 5
	MEMWB:
		instruction add
		writeData 8
	WBEND:
		instruction bne <label>
		writeData 4
h0:3

@@@
state after cycle 30 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 3
		reg[ 1 ] 5
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 4
		readRegB 4
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 8
		readRegB 8
	MEMWB:
		instruction mov
		writeData 5
	WBEND:
		instruction add
		writeData 8
h0:3
h0:3
taken

@@@
state after cycle 31 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 5
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 4
		readRegB 3
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 5
		readRegB 1
	MEMWB:
		instruction mov
		writeData 8
	WBEND:
		instruction mov
		writeData 5
h0:3

@@@
state after cycle 32 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 8
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 4
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 5
		readRegB 5
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 5
		readRegB 10
	MEMWB:
		instruction add
		writeData 5
	WBEND:
		instruction mov
		writeData 8
h0:3
predicted 3

@@@
state after cycle 33 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 8
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 8
		readRegB 8
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 5
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 5
	WBEND:
		instruction add
		writeData 5
h0:3

@@@
state after cycle 34 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 8
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 5
		readRegB 5
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 13
		readRegB 5
	MEMWB:
		instruction bne <label>
		writeData 5
	WBEND:
		instruction cmp
		writeData 5
h0:3

@@@
state after cycle 35 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 8
		reg[ 2 ] 8
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 5
		readRegB 8
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 8
		readRegB 8
	MEMWB:
		instruction add
		writeData 13
	WBEND:
		instruction bne <label>
		writeData 5
h0:3

@@@
state after cycle 36 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 5
		reg[ 1 ] 8
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 5
		readRegB 5
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 13
		readRegB 13
	MEMWB:
		instruction mov
		writeData 8
	WBEND:
		instruction add
		writeData 13
h0:3
h0:3
taken

@@@
state after cycle 37 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 8
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 5
		readRegB 5
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 6
		readRegB 1
	MEMWB:
		instruction mov
		writeData 13
	WBEND:
		instruction mov
		writeData 8
h0:3

@@@
state after cycle 38 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 13
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 5
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 8
		readRegB 8
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 6
		readRegB 10
	MEMWB:
		instruction add
		writeData 6
	WBEND:
		instruction mov
		writeData 13
h0:3
predicted 3

@@@
state after cycle 39 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 13
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 13
		readRegB 13
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 6
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 6
	WBEND:
		instruction add
		writeData 6
h0:3

@@@
state after cycle 40 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 13
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 8
		readRegB 8
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 21
		readRegB 8
	MEMWB:
		instruction bne <label>
		writeData 6
	WBEND:
		instruction cmp
		writeData 6
h0:3

@@@
state after cycle 41 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 13
		reg[ 2 ] 13
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 8
		readRegB 13
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 13
		readRegB 13
	MEMWB:
		instruction add
		writeData 21
	WBEND:
		instruction bne <label>
		writeData 6
h0:3

@@@
state after cycle 42 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 8
		reg[ 1 ] 13
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 6
		readRegB 6
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 21
		readRegB 21
	MEMWB:
		instruction mov
		writeData 13
	WBEND:
		instruction add
		writeData 21
h0:3
h0:3
taken

@@@
state after cycle 43 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 13
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 6
		readRegB 8
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 7
		readRegB 1
	MEMWB:
		instruction mov
		writeData 21
	WBEND:
		instruction mov
		writeData 13
h0:3

@@@
state after cycle 44 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 21
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 6
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 13
		readRegB 13
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 7
		readRegB 10
	MEMWB:
		instruction add
		writeData 7
	WBEND:
		instruction mov
		writeData 21
h0:3
predicted 3

@@@
state after cycle 45 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 21
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 21
		readRegB 21
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 7
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 7
	WBEND:
		instruction add
		writeData 7
h0:3

@@@
state after cycle 46 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 21
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 13
		readRegB 13
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 34
		readRegB 13
	MEMWB:
		instruction bne <label>
		writeData 7
	WBEND:
		instruction cmp
		writeData 7
h0:3

@@@
state after cycle 47 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 21
		reg[ 2 ] 21
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 13
		readRegB 21
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 21
		readRegB 21
	MEMWB:
		instruction add
		writeData 34
	WBEND:
		instruction bne <label>
		writeData 7
h0:3

@@@
state after cycle 48 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 13
		reg[ 1 ] 21
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 7
		readRegB 7
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 34
		readRegB 34
	MEMWB:
		instruction mov
		writeData 21
	WBEND:
		instruction add
		writeData 34
h0:3
h0:3
taken

@@@
state after cycle 49 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 21
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 7
		readRegB 13
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 8
		readRegB 1
	MEMWB:
		instruction mov
		writeData 34
	WBEND:
		instruction mov
		writeData 21
h0:3

@@@
state after cycle 50 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 34
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 7
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 21
		readRegB 21
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 8
		readRegB 10
	MEMWB:
		instruction add
		writeData 8
	WBEND:
		instruction mov
		writeData 34
h0:3
predicted 3

@@@
state after cycle 51 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 34
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 34
		readRegB 34
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 8
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 8
	WBEND:
		instruction add
		writeData 8
h0:3

@@@
state after cycle 52 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 34
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 21
		readRegB 21
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 55
		readRegB 21
	MEMWB:
		instruction bne <label>
		writeData 8
	WBEND:
		instruction cmp
		writeData 8
h0:3

@@@
state after cycle 53 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 34
		reg[ 2 ] 34
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 21
		readRegB 34
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 34
		readRegB 34
	MEMWB:
		instruction add
		writeData 55
	WBEND:
		instruction bne <label>
		writeData 8
h0:3

@@@
state after cycle 54 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 21
		reg[ 1 ] 34
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 8
		readRegB 8
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 55
		readRegB 55
	MEMWB:
		instruction mov
		writeData 34
	WBEND:
		instruction add
		writeData 55
h0:3
h0:3
taken

@@@
state after cycle 55 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 34
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 8
		readRegB 21
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 9
		readRegB 1
	MEMWB:
		instruction mov
		writeData 55
	WBEND:
		instruction mov
		writeData 34
h0:3

@@@
state after cycle 56 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 55
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 8
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 34
		readRegB 34
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 9
		readRegB 10
	MEMWB:
		instruction add
		writeData 9
	WBEND:
		instruction mov
		writeData 55
h0:3
predicted 3

@@@
state after cycle 57 ends
	pc 3
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 55
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 3
	IDEX:
		instruction add
		pcPlus1 2
		readRegA 55
		readRegB 55
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 9
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 9
	WBEND:
		instruction add
		writeData 9
h0:3

@@@
state after cycle 58 ends
	pc 4
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 55
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction mov
		pcPlus1 4
	IDEX:
		instruction mov
		pcPlus1 3
		readRegA 34
		readRegB 34
		offset 1
	EXMEM:
		instruction add
		branchTarget 2
		aluResult 89
		readRegB 34
	MEMWB:
		instruction bne <label>
		writeData 9
	WBEND:
		instruction cmp
		writeData 9
h0:3

@@@
state after cycle 59 ends
	pc 5
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 55
		reg[ 2 ] 55
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 5
	IDEX:
		instruction mov
		pcPlus1 4
		readRegA 34
		readRegB 55
		offset 2
	EXMEM:
		instruction mov
		branchTarget 4
		aluResult 55
		readRegB 55
	MEMWB:
		instruction add
		writeData 89
	WBEND:
		instruction bne <label>
		writeData 9
h0:3

@@@
state after cycle 60 ends
	pc 6
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 34
		reg[ 1 ] 55
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction cmp
		pcPlus1 6
	IDEX:
		instruction add
		pcPlus1 5
		readRegA 9
		readRegB 9
		offset 1
	EXMEM:
		instruction mov
		branchTarget 6
		aluResult 89
		readRegB 89
	MEMWB:
		instruction mov
		writeData 55
	WBEND:
		instruction add
		writeData 89
h0:3
h0:3
taken

@@@
state after cycle 61 ends
	pc 1
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 55
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction bne <label>
		pcPlus1 7
	IDEX:
		instruction cmp
		pcPlus1 6
		readRegA 9
		readRegB 34
		offset 10
	EXMEM:
		instruction add
		branchTarget 6
		aluResult 10
		readRegB 1
	MEMWB:
		instruction mov
		writeData 89
	WBEND:
		instruction mov
		writeData 55
h0:3

@@@
state after cycle 62 ends
	pc 2
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 9
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction add
		pcPlus1 2
	IDEX:
		instruction bne <label>
		pcPlus1 7
		readRegA 55
		readRegB 55
		offset 4
	EXMEM:
		instruction cmp
		branchTarget 16
		aluResult 10
		readRegB 10
	MEMWB:
		instruction add
		writeData 10
	WBEND:
		instruction mov
		writeData 89
h0:3

@@@
state after cycle 63 ends
	pc 7
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 3
	IDEX:
		instruction No instruction
		pcPlus1 2
		readRegA 89
		readRegB 89
		offset 0
	EXMEM:
		instruction bne <label>
		branchTarget 11
		aluResult 10
		readRegB 10
	MEMWB:
		instruction cmp
		writeData 10
	WBEND:
		instruction add
		writeData 10
h0:2

@@@
state after cycle 64 ends
	pc 8
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction str
		pcPlus1 8
	IDEX:
		instruction No instruction
		pcPlus1 3
		readRegA 55
		readRegB 55
		offset 0
	EXMEM:
		instruction No instruction
		branchTarget 2
		aluResult 10
		readRegB 10
	MEMWB:
		instruction bne <label>
		writeData 10
	WBEND:
		instruction cmp
		writeData 10
h0:2

@@@
state after cycle 65 ends
	pc 9
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction swi_exit
		pcPlus1 9
	IDEX:
		instruction str
		pcPlus1 8
		readRegA 0
		readRegB 89
		offset 0
	EXMEM:
		instruction No instruction
		branchTarget 3
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction bne <label>
		writeData 10
h0:2

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10
h0:2

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 66 ends
	pc 10
	data memory:
		dataMem[ 0 ] 0
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 10
	IDEX:
		instruction swi_exit
		pcPlus1 9
		readRegA 55
		readRegB 55
		offset 17
	EXMEM:
		instruction str
		branchTarget 8
		aluResult 10
		readRegB 10
	MEMWB:
		instruction No instruction
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10

@@@
state after cycle 86 ends
	pc 11
	data memory:
		dataMem[ 0 ] 59
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 11
	IDEX:
		instruction No instruction
		pcPlus1 10
		readRegA 55
		readRegB 55
		offset 0
	EXMEM:
		instruction swi_exit
		branchTarget 26
		aluResult 10
		readRegB 17
	MEMWB:
		instruction str
		writeData 10
	WBEND:
		instruction No instruction
		writeData 10
h0:2

@@@
state after cycle 87 ends
	pc 12
	data memory:
		dataMem[ 0 ] 59
		dataMem[ 1 ] 0
		dataMem[ 2 ] 0
		dataMem[ 3 ] 0
		dataMem[ 4 ] 0
		dataMem[ 5 ] 0
		dataMem[ 6 ] 0
		dataMem[ 7 ] 0
		dataMem[ 8 ] 0
		dataMem[ 9 ] 0
		dataMem[ 10 ] 0
		dataMem[ 11 ] 0
		dataMem[ 12 ] 0
		dataMem[ 13 ] 0
		dataMem[ 14 ] 0
		dataMem[ 15 ] 0
		dataMem[ 16 ] 0
		dataMem[ 17 ] 0
		dataMem[ 18 ] 0
		dataMem[ 19 ] 0
		dataMem[ 20 ] 0
		dataMem[ 21 ] 0
		dataMem[ 22 ] 0
		dataMem[ 23 ] 0
		dataMem[ 24 ] 0
		dataMem[ 25 ] 0
		dataMem[ 26 ] 0
		dataMem[ 27 ] 0
		dataMem[ 28 ] 0
		dataMem[ 29 ] 0
		dataMem[ 30 ] 0
		dataMem[ 31 ] 0
		dataMem[ 32 ] 0
		dataMem[ 33 ] 0
		dataMem[ 34 ] 0
		dataMem[ 35 ] 0
		dataMem[ 36 ] 0
		dataMem[ 37 ] 0
		dataMem[ 38 ] 0
		dataMem[ 39 ] 0
		dataMem[ 40 ] 0
		dataMem[ 41 ] 0
		dataMem[ 42 ] 0
		dataMem[ 43 ] 0
		dataMem[ 44 ] 0
		dataMem[ 45 ] 0
		dataMem[ 46 ] 0
		dataMem[ 47 ] 0
		dataMem[ 48 ] 0
		dataMem[ 49 ] 0
		dataMem[ 50 ] 0
		dataMem[ 51 ] 0
		dataMem[ 52 ] 0
		dataMem[ 53 ] 0
		dataMem[ 54 ] 0
		dataMem[ 55 ] 0
		dataMem[ 56 ] 0
		dataMem[ 57 ] 0
		dataMem[ 58 ] 0
		dataMem[ 59 ] 0
		dataMem[ 60 ] 0
		dataMem[ 61 ] 0
		dataMem[ 62 ] 0
		dataMem[ 63 ] 0
		dataMem[ 64 ] 0
		dataMem[ 65 ] 0
		dataMem[ 66 ] 0
		dataMem[ 67 ] 0
		dataMem[ 68 ] 0
		dataMem[ 69 ] 0
		dataMem[ 70 ] 0
		dataMem[ 71 ] 0
		dataMem[ 72 ] 0
		dataMem[ 73 ] 0
		dataMem[ 74 ] 0
		dataMem[ 75 ] 0
		dataMem[ 76 ] 0
		dataMem[ 77 ] 0
		dataMem[ 78 ] 0
		dataMem[ 79 ] 0
		dataMem[ 80 ] 0
		dataMem[ 81 ] 0
		dataMem[ 82 ] 0
		dataMem[ 83 ] 0
		dataMem[ 84 ] 0
		dataMem[ 85 ] 0
		dataMem[ 86 ] 0
		dataMem[ 87 ] 0
		dataMem[ 88 ] 0
		dataMem[ 89 ] 0
		dataMem[ 90 ] 0
		dataMem[ 91 ] 0
		dataMem[ 92 ] 0
		dataMem[ 93 ] 0
		dataMem[ 94 ] 0
		dataMem[ 95 ] 0
		dataMem[ 96 ] 0
		dataMem[ 97 ] 0
		dataMem[ 98 ] 0
		dataMem[ 99 ] 0
		dataMem[ 100 ] 0
	registers:
		reg[ 0 ] 55
		reg[ 1 ] 89
		reg[ 2 ] 89
		reg[ 3 ] 0
		reg[ 4 ] 10
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ 8 ] 0
		reg[ 9 ] 0
		reg[ 10 ] 0
		reg[ 11 ] 0
		reg[ 12 ] 0
		reg[ 13 ] 0
		reg[ 14 ] 0
		reg[ 15 ] 0
	IFID:
		instruction No instruction
		pcPlus1 12
	IDEX:
		instruction No instruction
		pcPlus1 11
		readRegA 55
		readRegB 55
		offset 0
	EXMEM:
		instruction No instruction
		branchTarget 10
		aluResult 10
		readRegB 10
	MEMWB:
		instruction swi_exit
		writeData 10
	WBEND:
		instruction str
		writeData 10
h0:2
machine halted
total of 87 cycles executed
Total executed instruction=63
Cycles per Instruction(CPI)=1.380952
Instructions per cycle(i.e inverse of CPI)=0.724138
Exextion Time(wrt 2 GHz Processor)=0.000174ms
