Fitter report for main
Sun Jan 31 14:58:44 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 31 14:58:43 2021      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; main                                       ;
; Top-level Entity Name              ; datapath                                   ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 177 / 21,280 ( < 1 % )                     ;
;     Total combinational functions  ; 177 / 21,280 ( < 1 % )                     ;
;     Dedicated logic registers      ; 48 / 21,280 ( < 1 % )                      ;
; Total registers                    ; 48                                         ;
; Total pins                         ; 53 / 167 ( 32 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; clr_INAT          ; Incomplete set of assignments ;
; en_INAT           ; Incomplete set of assignments ;
; ld_REP_SQ         ; Incomplete set of assignments ;
; ld_GRV            ; Incomplete set of assignments ;
; s_sum             ; Incomplete set of assignments ;
; clr_GRV           ; Incomplete set of assignments ;
; clr_REP_SQ        ; Incomplete set of assignments ;
; Cont_Local_10     ; Incomplete set of assignments ;
; CT_ON_Menor_5     ; Incomplete set of assignments ;
; It_Comparator     ; Incomplete set of assignments ;
; addrMemoria[0]    ; Incomplete set of assignments ;
; addrMemoria[1]    ; Incomplete set of assignments ;
; addrMemoria[2]    ; Incomplete set of assignments ;
; addrMemoria[3]    ; Incomplete set of assignments ;
; addrMemoria[4]    ; Incomplete set of assignments ;
; addrMemoria[5]    ; Incomplete set of assignments ;
; addrMemoria[6]    ; Incomplete set of assignments ;
; addrMemoria[7]    ; Incomplete set of assignments ;
; Display_EN[0]     ; Incomplete set of assignments ;
; Display_EN[1]     ; Incomplete set of assignments ;
; Display_EN[2]     ; Incomplete set of assignments ;
; Display_EN[3]     ; Incomplete set of assignments ;
; Display_EN[4]     ; Incomplete set of assignments ;
; Display_EN[5]     ; Incomplete set of assignments ;
; Display_EN[6]     ; Incomplete set of assignments ;
; Display_EN[7]     ; Incomplete set of assignments ;
; grt_Comparator    ; Incomplete set of assignments ;
; eq_Comparator     ; Incomplete set of assignments ;
; sl2_comp1         ; Incomplete set of assignments ;
; sl_comp1          ; Incomplete set of assignments ;
; sl1_comp1         ; Incomplete set of assignments ;
; s2_comp1          ; Incomplete set of assignments ;
; s_comp1           ; Incomplete set of assignments ;
; s1_comp1          ; Incomplete set of assignments ;
; en_Local          ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; clr_Local         ; Incomplete set of assignments ;
; en_CT_ON          ; Incomplete set of assignments ;
; clr_CT_ON         ; Incomplete set of assignments ;
; en_Msg            ; Incomplete set of assignments ;
; clr_Msg           ; Incomplete set of assignments ;
; Flag_rep_s        ; Incomplete set of assignments ;
; Flag_rep_sq       ; Incomplete set of assignments ;
; soma_Display      ; Incomplete set of assignments ;
; subt_Display      ; Incomplete set of assignments ;
; setUni_Display    ; Incomplete set of assignments ;
; clr_VAL           ; Incomplete set of assignments ;
; ld_VAL            ; Incomplete set of assignments ;
; sum_Display_MUX_S ; Incomplete set of assignments ;
; clr_REP_S         ; Incomplete set of assignments ;
; ld_REP_S          ; Incomplete set of assignments ;
; clrAddr           ; Incomplete set of assignments ;
; ldAddr            ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 349 ) ; 0.00 % ( 0 / 349 )         ; 0.00 % ( 0 / 349 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 349 ) ; 0.00 % ( 0 / 349 )         ; 0.00 % ( 0 / 349 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 339 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/ANS_MACHINE/output_files/main.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 177 / 21,280 ( < 1 % ) ;
;     -- Combinational with no register       ; 129                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 48                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 123                    ;
;     -- 3 input functions                    ; 35                     ;
;     -- <=2 input functions                  ; 19                     ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 177                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 48 / 22,031 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 48 / 21,280 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 13 / 1,330 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 53 / 167 ( 32 % )      ;
;     -- Clock pins                           ; 4 / 6 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )         ;
;                                             ;                        ;
; Global signals                              ; 7                      ;
; M9Ks                                        ; 0 / 84 ( 0 % )         ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 7 / 20 ( 35 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 3%           ;
; Maximum fan-out                             ; 48                     ;
; Highest non-global fan-out                  ; 20                     ;
; Total fan-out                               ; 889                    ;
; Average fan-out                             ; 2.55                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 177 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 129                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 48                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 123                   ; 0                              ;
;     -- 3 input functions                    ; 35                    ; 0                              ;
;     -- <=2 input functions                  ; 19                    ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 177                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 48                    ; 0                              ;
;     -- Dedicated logic registers            ; 48 / 21280 ( < 1 % )  ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 13 / 1330 ( < 1 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 53                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )        ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 7 / 24 ( 29 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 884                   ; 5                              ;
;     -- Registered Connections               ; 264                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 32                    ; 0                              ;
;     -- Output Ports                         ; 21                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Flag_rep_s        ; J16   ; 6        ; 52           ; 23           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Flag_rep_sq       ; D16   ; 7        ; 46           ; 41           ; 7            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk               ; M10   ; 3A       ; 27           ; 0            ; 14           ; 48                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clrAddr           ; J18   ; 6        ; 52           ; 21           ; 0            ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_CT_ON         ; M9    ; 3A       ; 27           ; 0            ; 21           ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_GRV           ; P6    ; 3        ; 3            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_INAT          ; R14   ; 4        ; 48           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_Local         ; V12   ; 4        ; 27           ; 0            ; 0            ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_Msg           ; V11   ; 4        ; 27           ; 0            ; 7            ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_REP_S         ; K17   ; 5        ; 52           ; 21           ; 14           ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_REP_SQ        ; A9    ; 8        ; 16           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr_VAL           ; K18   ; 5        ; 52           ; 21           ; 21           ; 8                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; en_CT_ON          ; N18   ; 5        ; 52           ; 16           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; en_INAT           ; U10   ; 3        ; 23           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; en_Local          ; E16   ; 6        ; 52           ; 32           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; en_Msg            ; L16   ; 5        ; 52           ; 13           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ldAddr            ; N17   ; 5        ; 52           ; 16           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ld_GRV            ; A10   ; 8        ; 23           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ld_REP_S          ; G17   ; 6        ; 52           ; 27           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ld_REP_SQ         ; D6    ; 8        ; 7            ; 41           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ld_VAL            ; L18   ; 5        ; 52           ; 19           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; s1_comp1          ; F16   ; 6        ; 52           ; 32           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; s2_comp1          ; D17   ; 6        ; 52           ; 31           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; s_comp1           ; E15   ; 6        ; 52           ; 32           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; s_sum             ; V16   ; 4        ; 43           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; setUni_Display    ; K15   ; 5        ; 52           ; 18           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sl1_comp1         ; L15   ; 5        ; 52           ; 13           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sl2_comp1         ; C18   ; 7        ; 50           ; 41           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sl_comp1          ; B18   ; 7        ; 50           ; 41           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; soma_Display      ; G16   ; 6        ; 52           ; 27           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subt_Display      ; F17   ; 6        ; 52           ; 25           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sum_Display_MUX_S ; C17   ; 7        ; 48           ; 41           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CT_ON_Menor_5  ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cont_Local_10  ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[0]  ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[1]  ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[2]  ; D18   ; 6        ; 52           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[3]  ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[4]  ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[5]  ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[6]  ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Display_EN[7]  ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; It_Comparator  ; R17   ; 5        ; 52           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[0] ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[1] ; M17   ; 5        ; 52           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[2] ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[3] ; D15   ; 7        ; 46           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[4] ; R18   ; 5        ; 52           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[5] ; P18   ; 5        ; 52           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[6] ; M16   ; 5        ; 52           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addrMemoria[7] ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; eq_Comparator  ; T18   ; 5        ; 52           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; grt_Comparator ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; clr_GRV          ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; Display_EN[4]    ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; Display_EN[6]    ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 3 / 26 ( 12 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 4 / 28 ( 14 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 16 / 20 ( 80 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 17 / 18 ( 94 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 9 / 28 ( 32 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 23 ( 13 % )  ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; clr_REP_SQ                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; ld_GRV                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; addrMemoria[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; grt_Comparator                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; sl_comp1                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 146        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 123        ; 7        ; Cont_Local_10                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; Display_EN[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; sum_Display_MUX_S                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; sl2_comp1                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; ld_REP_SQ                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 135        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 136        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; addrMemoria[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; Flag_rep_sq                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; s2_comp1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; Display_EN[2]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; s_comp1                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; en_Local                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; Display_EN[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; CT_ON_Menor_5                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; s1_comp1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; subt_Display                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; Display_EN[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; Display_EN[3]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; soma_Display                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; ld_REP_S                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; Display_EN[4]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; Display_EN[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; Flag_rep_s                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; Display_EN[5]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; clrAddr                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; setUni_Display                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; addrMemoria[0]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; clr_REP_S                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 95         ; 5        ; clr_VAL                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; sl1_comp1                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; en_Msg                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; ld_VAL                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; clr_CT_ON                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; addrMemoria[6]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; addrMemoria[1]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; addrMemoria[2]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; ldAddr                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; en_CT_ON                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; clr_GRV                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; addrMemoria[5]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; clr_INAT                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; It_Comparator                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 84         ; 5        ; addrMemoria[4]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; eq_Comparator                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; en_INAT                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; clr_Msg                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; clr_Local                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; s_sum                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |datapath                               ; 177 (0)     ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 53   ; 0            ; 129 (0)      ; 0 (0)             ; 48 (0)           ; |datapath                                                                                           ; work         ;
;    |CT_Msg:CTMSG|                       ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|CT_Msg:CTMSG                                                                              ; work         ;
;       |reg8bit:REG|                     ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG                                                                  ; work         ;
;          |reg4bit:REG1|                 ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1                                                     ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0                                              ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1                                              ; work         ;
;             |ffd:D2|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2                                              ; work         ;
;             |ffd:D3|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3                                              ; work         ;
;          |reg4bit:REG2|                 ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2                                                     ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0                                              ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1                                              ; work         ;
;             |ffd:D2|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2                                              ; work         ;
;             |ffd:D3|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3                                              ; work         ;
;    |Comparador:COMPARATTOR|             ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |datapath|Comparador:COMPARATTOR                                                                    ; work         ;
;    |Comparador_CT_ON:COMPARADORON|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|Comparador_CT_ON:COMPARADORON                                                             ; work         ;
;    |Comparador_Cont_Local:COMPARADOR10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|Comparador_Cont_Local:COMPARADOR10                                                        ; work         ;
;    |Cont_Local:CONTLOCAL|               ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|Cont_Local:CONTLOCAL                                                                      ; work         ;
;       |reg8bit:REG|                     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG                                                          ; work         ;
;          |reg4bit:REG1|                 ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1                                             ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0                                      ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1                                      ; work         ;
;             |ffd:D2|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2                                      ; work         ;
;             |ffd:D3|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3                                      ; work         ;
;          |reg4bit:REG2|                 ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2                                             ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0                                      ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1                                      ; work         ;
;             |ffd:D2|                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2                                      ; work         ;
;             |ffd:D3|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3                                      ; work         ;
;    |Contador_ON:CONTON|                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|Contador_ON:CONTON                                                                        ; work         ;
;       |reg8bit:REG|                     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|Contador_ON:CONTON|reg8bit:REG                                                            ; work         ;
;          |reg4bit:REG1|                 ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1                                               ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0                                        ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1                                        ; work         ;
;             |ffd:D2|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2                                        ; work         ;
;             |ffd:D3|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3                                        ; work         ;
;          |reg4bit:REG2|                 ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2                                               ; work         ;
;             |ffd:D0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0                                        ; work         ;
;             |ffd:D1|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1                                        ; work         ;
;             |ffd:D2|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2                                        ; work         ;
;             |ffd:D3|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3                                        ; work         ;
;    |Display_VAL:DISPLAYVAL|             ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|Display_VAL:DISPLAYVAL                                                                    ; work         ;
;       |reg4bit:REG1|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG1                                                       ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0                                                ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1                                                ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2                                                ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3                                                ; work         ;
;       |reg4bit:REG2|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG2                                                       ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0                                                ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1                                                ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2                                                ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3                                                ; work         ;
;    |MUX1_comp1:MUX1|                    ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1                                                                           ; work         ;
;       |mux8x1:MC0|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC0                                                                ; work         ;
;       |mux8x1:MC1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC1                                                                ; work         ;
;       |mux8x1:MC2|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC2                                                                ; work         ;
;       |mux8x1:MC3|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC3                                                                ; work         ;
;       |mux8x1:MC4|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC4                                                                ; work         ;
;       |mux8x1:MC5|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC5                                                                ; work         ;
;       |mux8x1:MC6|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC6                                                                ; work         ;
;       |mux8x1:MC7|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX1_comp1:MUX1|mux8x1:MC7                                                                ; work         ;
;    |MUX2_comp1:MUX2|                    ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2                                                                           ; work         ;
;       |mux8x1:M2C0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C0                                                               ; work         ;
;       |mux8x1:M2C1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C1                                                               ; work         ;
;       |mux8x1:M2C2|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C2                                                               ; work         ;
;       |mux8x1:M2C3|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C3                                                               ; work         ;
;       |mux8x1:M2C4|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C4                                                               ; work         ;
;       |mux8x1:M2C5|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C5                                                               ; work         ;
;       |mux8x1:M2C6|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C6                                                               ; work         ;
;       |mux8x1:M2C7|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX2_comp1:MUX2|mux8x1:M2C7                                                               ; work         ;
;    |MUX:MUXX|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|MUX:MUXX                                                                                  ; work         ;
;       |mux4x1:M0|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M0                                                                        ; work         ;
;       |mux4x1:M1|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M1                                                                        ; work         ;
;       |mux4x1:M2|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M2                                                                        ; work         ;
;       |mux4x1:M3|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M3                                                                        ; work         ;
;       |mux4x1:M4|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M4                                                                        ; work         ;
;       |mux4x1:M5|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M5                                                                        ; work         ;
;       |mux4x1:M6|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M6                                                                        ; work         ;
;       |mux4x1:M7|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX:MUXX|mux4x1:M7                                                                        ; work         ;
;    |MUX_Display:MUXDISPLAY|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 8 (0)            ; |datapath|MUX_Display:MUXDISPLAY                                                                    ; work         ;
;       |mux8x1:MD0|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD0                                                         ; work         ;
;       |mux8x1:MD1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD1                                                         ; work         ;
;       |mux8x1:MD2|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD2                                                         ; work         ;
;       |mux8x1:MD3|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD3                                                         ; work         ;
;       |mux8x1:MD4|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD4                                                         ; work         ;
;       |mux8x1:MD5|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD5                                                         ; work         ;
;       |mux8x1:MD6|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD6                                                         ; work         ;
;       |mux8x1:MD7|                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_Display:MUXDISPLAY|mux8x1:MD7                                                         ; work         ;
;    |MUX_S:MUXS|                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |datapath|MUX_S:MUXS                                                                                ; work         ;
;       |mux2x1:M0|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|MUX_S:MUXS|mux2x1:M0                                                                      ; work         ;
;    |MUX_SUM:MUXSUM|                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM                                                                            ; work         ;
;       |mux4x1:M0|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M0                                                                  ; work         ;
;       |mux4x1:M1|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M1                                                                  ; work         ;
;       |mux4x1:M2|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M2                                                                  ; work         ;
;       |mux4x1:M3|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M3                                                                  ; work         ;
;       |mux4x1:M4|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M4                                                                  ; work         ;
;       |mux4x1:M5|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M5                                                                  ; work         ;
;       |mux4x1:M6|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|MUX_SUM:MUXSUM|mux4x1:M6                                                                  ; work         ;
;    |REGS_REP_S:REGSREPS|                ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|REGS_REP_S:REGSREPS                                                                       ; work         ;
;       |reg4bit:REG1|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1                                                          ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0                                                   ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1                                                   ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2                                                   ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3                                                   ; work         ;
;          |mux2x1:MUX1|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX1                                              ; work         ;
;          |mux2x1:MUX2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX2                                              ; work         ;
;          |mux2x1:MUX3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX3                                              ; work         ;
;       |reg4bit:REG2|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2                                                          ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0                                                   ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1                                                   ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2                                                   ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3                                                   ; work         ;
;          |mux2x1:MUX0|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX0                                              ; work         ;
;          |mux2x1:MUX1|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX1                                              ; work         ;
;          |mux2x1:MUX2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX2                                              ; work         ;
;          |mux2x1:MUX3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX3                                              ; work         ;
;    |addr:ADDRR|                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |datapath|addr:ADDRR                                                                                ; work         ;
;       |reg4bit:REG1|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|addr:ADDRR|reg4bit:REG1                                                                   ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG1|ffd:D0                                                            ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG1|ffd:D1                                                            ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG1|ffd:D2                                                            ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG1|ffd:D3                                                            ; work         ;
;       |reg4bit:REG2|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|addr:ADDRR|reg4bit:REG2                                                                   ; work         ;
;          |ffd:D0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG2|ffd:D0                                                            ; work         ;
;          |ffd:D1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG2|ffd:D1                                                            ; work         ;
;          |ffd:D2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG2|ffd:D2                                                            ; work         ;
;          |ffd:D3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|addr:ADDRR|reg4bit:REG2|ffd:D3                                                            ; work         ;
;    |multiplicador8bit:MULTPLICADOR10_0| ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0                                                        ; work         ;
;       |multiplicador4bit:M4_0|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0                                 ; work         ;
;          |somador8bit:SUM2|             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0|somador8bit:SUM2                ; work         ;
;             |somador1bit:S4|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S4 ; work         ;
;             |somador1bit:S5|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S5 ; work         ;
;       |somador8bit:SUM1|                ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1                                       ; work         ;
;          |somador1bit:S1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S1                        ; work         ;
;          |somador1bit:S2|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S2                        ; work         ;
;    |multiplicador8bit:MULTPLICADOR10_1| ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1                                                        ; work         ;
;       |multiplicador4bit:M4_0|          ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0                                 ; work         ;
;          |somador8bit:SUM2|             ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2                ; work         ;
;             |somador1bit:S4|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S4 ; work         ;
;             |somador1bit:S5|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S5 ; work         ;
;       |somador8bit:SUM1|                ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1                                       ; work         ;
;          |somador1bit:S1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S1                        ; work         ;
;          |somador1bit:S2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S2                        ; work         ;
;          |somador1bit:S3|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S3                        ; work         ;
;    |somador8bit:SOMADOR|                ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR                                                                       ; work         ;
;       |somador1bit:S1|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S1                                                        ; work         ;
;       |somador1bit:S2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S2                                                        ; work         ;
;       |somador1bit:S3|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S3                                                        ; work         ;
;       |somador1bit:S5|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S5                                                        ; work         ;
;       |somador1bit:S6|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S6                                                        ; work         ;
;       |somador1bit:S7|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|somador8bit:SOMADOR|somador1bit:S7                                                        ; work         ;
;    |subtrator8bit:SUB0|                 ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0                                                                        ; work         ;
;       |somador1bit:S2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0|somador1bit:S2                                                         ; work         ;
;       |somador1bit:S4|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0|somador1bit:S4                                                         ; work         ;
;       |somador1bit:S5|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0|somador1bit:S5                                                         ; work         ;
;       |somador1bit:S6|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0|somador1bit:S6                                                         ; work         ;
;       |somador1bit:S7|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB0|somador1bit:S7                                                         ; work         ;
;    |subtrator8bit:SUB1|                 ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB1                                                                        ; work         ;
;       |somador1bit:S2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB1|somador1bit:S2                                                         ; work         ;
;       |somador1bit:S3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB1|somador1bit:S3                                                         ; work         ;
;       |somador1bit:S5|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB1|somador1bit:S5                                                         ; work         ;
;       |somador1bit:S6|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|subtrator8bit:SUB1|somador1bit:S6                                                         ; work         ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; clr_INAT          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; en_INAT           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ld_REP_SQ         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ld_GRV            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; s_sum             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clr_GRV           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clr_REP_SQ        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Cont_Local_10     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CT_ON_Menor_5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; It_Comparator     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addrMemoria[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display_EN[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; grt_Comparator    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eq_Comparator     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sl2_comp1         ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; sl_comp1          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; sl1_comp1         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; s2_comp1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; s_comp1           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; s1_comp1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; en_Local          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clr_Local         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; en_CT_ON          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clr_CT_ON         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; en_Msg            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clr_Msg           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Flag_rep_s        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Flag_rep_sq       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; soma_Display      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; subt_Display      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; setUni_Display    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clr_VAL           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ld_VAL            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sum_Display_MUX_S ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; clr_REP_S         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ld_REP_S          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clrAddr           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ldAddr            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; clr_INAT                                                         ;                   ;         ;
; en_INAT                                                          ;                   ;         ;
; ld_REP_SQ                                                        ;                   ;         ;
; ld_GRV                                                           ;                   ;         ;
; s_sum                                                            ;                   ;         ;
; clr_GRV                                                          ;                   ;         ;
; clr_REP_SQ                                                       ;                   ;         ;
; sl2_comp1                                                        ;                   ;         ;
;      - MUX2_comp1:MUX2|mux8x1:M2C7|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C5|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C5|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C4|M8~2                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C3|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C2|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C2|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C1|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C1|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C0|M8~0                          ; 0                 ; 6       ;
; sl_comp1                                                         ;                   ;         ;
;      - MUX2_comp1:MUX2|mux8x1:M2C7|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C5|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C5|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C4|M8~2                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~3                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C3|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C2|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C1|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C0|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C4|M8~3                          ; 0                 ; 6       ;
; sl1_comp1                                                        ;                   ;         ;
;      - MUX2_comp1:MUX2|mux8x1:M2C7|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~1                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C5|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C4|M8~2                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C6|M8~3                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C3|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C2|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C1|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C0|M8~0                          ; 0                 ; 6       ;
;      - MUX2_comp1:MUX2|mux8x1:M2C4|M8~3                          ; 0                 ; 6       ;
; s2_comp1                                                         ;                   ;         ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[5]~0                     ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC7|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC5|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC6|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC3|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC4|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[2]~1                     ; 0                 ; 6       ;
;      - Comparador:COMPARATTOR|grt_comparador~6                   ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC0|M8~2                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC2|M8~2                           ; 0                 ; 6       ;
; s_comp1                                                          ;                   ;         ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[5]~0                     ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC7|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC7|M8~1                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC5|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC5|M8~1                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC6|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC3|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC3|M8~1                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC4|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[2]~1                     ; 1                 ; 6       ;
;      - Comparador:COMPARATTOR|grt_comparador~5                   ; 1                 ; 6       ;
;      - Comparador:COMPARATTOR|grt_comparador~6                   ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC0|M8~0                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC0|M8~1                           ; 1                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC2|M8~0                           ; 1                 ; 6       ;
; s1_comp1                                                         ;                   ;         ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[5]~0                     ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC7|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC5|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC6|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC6|M8~1                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC3|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC4|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC4|M8~1                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[2]~1                     ; 0                 ; 6       ;
;      - Comparador:COMPARATTOR|grt_comparador~5                   ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC0|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC2|M8~0                           ; 0                 ; 6       ;
;      - MUX1_comp1:MUX1|mux8x1:MC2|M8~1                           ; 0                 ; 6       ;
; en_Local                                                         ;                   ;         ;
;      - Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0 ; 1                 ; 6       ;
;      - Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0 ; 1                 ; 6       ;
;      - Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0 ; 1                 ; 6       ;
;      - Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0 ; 1                 ; 6       ;
; clk                                                              ;                   ;         ;
; clr_Local                                                        ;                   ;         ;
; en_CT_ON                                                         ;                   ;         ;
;      - Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0   ; 1                 ; 6       ;
;      - Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0   ; 1                 ; 6       ;
;      - Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0   ; 1                 ; 6       ;
;      - Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0   ; 1                 ; 6       ;
; clr_CT_ON                                                        ;                   ;         ;
; en_Msg                                                           ;                   ;         ;
;      - CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0         ; 1                 ; 6       ;
;      - CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0         ; 1                 ; 6       ;
;      - CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0         ; 1                 ; 6       ;
;      - CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0         ; 1                 ; 6       ;
; clr_Msg                                                          ;                   ;         ;
; Flag_rep_s                                                       ;                   ;         ;
;      - MUX_SUM:MUXSUM|mux4x1:M6|M_Saida~0                        ; 1                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M0|M_Saida~0                        ; 1                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S2|S                      ; 1                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S1|S                      ; 1                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M3|M_Saida~1                        ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~0                    ; 1                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S5|S                      ; 1                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S7|S~0                    ; 1                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M4|M_Saida~1                        ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M0|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M1|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M2|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M3|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M4|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M5|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M6|M_Saida~0                              ; 1                 ; 6       ;
;      - MUX:MUXX|mux4x1:M7|M_Saida~0                              ; 1                 ; 6       ;
; Flag_rep_sq                                                      ;                   ;         ;
;      - MUX_SUM:MUXSUM|mux4x1:M6|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M5|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M4|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M3|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M1|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M0|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M2|M_Saida~0                        ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M3|M_Saida~1                        ; 0                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S7|S~0                    ; 0                 ; 6       ;
;      - somador8bit:SOMADOR|somador1bit:S7|S~1                    ; 0                 ; 6       ;
;      - MUX_SUM:MUXSUM|mux4x1:M4|M_Saida~1                        ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M0|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M1|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M2|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M3|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M4|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M5|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M6|M_Saida~0                              ; 0                 ; 6       ;
;      - MUX:MUXX|mux4x1:M7|M_Saida~0                              ; 0                 ; 6       ;
; soma_Display                                                     ;                   ;         ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD6|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD2|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~3                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD1|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD3|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD5|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~4                    ; 1                 ; 6       ;
; subt_Display                                                     ;                   ;         ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD6|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD2|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD1|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD3|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD5|M8~0                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~4                    ; 1                 ; 6       ;
; setUni_Display                                                   ;                   ;         ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD6|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD2|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD1|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD3|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~2                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD5|M8~1                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~4                    ; 1                 ; 6       ;
;      - MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~4                    ; 1                 ; 6       ;
; clr_VAL                                                          ;                   ;         ;
; ld_VAL                                                           ;                   ;         ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS             ; 0                 ; 6       ;
;      - Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS             ; 0                 ; 6       ;
; sum_Display_MUX_S                                                ;                   ;         ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX3|Saida~0      ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX1|Saida~0      ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX2|Saida~0      ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX3|Saida~0      ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX0|Saida~0      ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX1|Saida~0      ; 0                 ; 6       ;
;      - MUX_S:MUXS|mux2x1:M0|Saida~0                              ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX2|Saida~2      ; 0                 ; 6       ;
; clr_REP_S                                                        ;                   ;         ;
; ld_REP_S                                                         ;                   ;         ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS                ; 0                 ; 6       ;
;      - REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS                ; 0                 ; 6       ;
; clrAddr                                                          ;                   ;         ;
; ldAddr                                                           ;                   ;         ;
;      - addr:ADDRR|reg4bit:REG1|ffd:D0|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG1|ffd:D1|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG1|ffd:D2|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG1|ffd:D3|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG2|ffd:D0|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG2|ffd:D1|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG2|ffd:D2|qS                         ; 1                 ; 6       ;
;      - addr:ADDRR|reg4bit:REG2|ffd:D3|qS                         ; 1                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk       ; PIN_M10  ; 48      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clrAddr   ; PIN_J18  ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clr_CT_ON ; PIN_M9   ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clr_Local ; PIN_V12  ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clr_Msg   ; PIN_V11  ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clr_REP_S ; PIN_K17  ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clr_VAL   ; PIN_K18  ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ldAddr    ; PIN_N17  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ld_REP_S  ; PIN_G17  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ld_VAL    ; PIN_L18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk       ; PIN_M10  ; 48      ; 3                                    ; Global Clock         ; GCLK17           ; --                        ;
; clrAddr   ; PIN_J18  ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clr_CT_ON ; PIN_M9   ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clr_Local ; PIN_V12  ; 8       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; clr_Msg   ; PIN_V11  ; 8       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clr_REP_S ; PIN_K17  ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clr_VAL   ; PIN_K18  ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                            ;
+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------+---------+
; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS                                                    ; 20      ;
; Flag_rep_sq~input                                                                                ; 19      ;
; Flag_rep_s~input                                                                                 ; 17      ;
; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS                                                    ; 17      ;
; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS                                                    ; 16      ;
; s_comp1~input                                                                                    ; 15      ;
; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS                                                    ; 15      ;
; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS                                                    ; 15      ;
; s1_comp1~input                                                                                   ; 13      ;
; sl_comp1~input                                                                                   ; 12      ;
; sl2_comp1~input                                                                                  ; 12      ;
; subt_Display~input                                                                               ; 11      ;
; soma_Display~input                                                                               ; 11      ;
; sl1_comp1~input                                                                                  ; 11      ;
; s2_comp1~input                                                                                   ; 10      ;
; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS                                                    ; 10      ;
; setUni_Display~input                                                                             ; 9       ;
; subtrator8bit:SUB0|somador1bit:S4|Cout                                                           ; 9       ;
; ldAddr~input                                                                                     ; 8       ;
; ld_REP_S~input                                                                                   ; 8       ;
; sum_Display_MUX_S~input                                                                          ; 8       ;
; ld_VAL~input                                                                                     ; 8       ;
; MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[5]~0                                                            ; 8       ;
; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS                                                    ; 8       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                  ; 7       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                  ; 7       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                            ; 7       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                          ; 7       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~1                                                           ; 6       ;
; MUX_SUM:MUXSUM|mux4x1:M0|M_Saida~0                                                               ; 6       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                  ; 6       ;
; subtrator8bit:SUB1|somador1bit:S2|S~0                                                            ; 6       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                  ; 6       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                            ; 6       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                            ; 6       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                          ; 6       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                          ; 6       ;
; somador8bit:SOMADOR|somador1bit:S3|Cout~0                                                        ; 5       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0                                          ; 5       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0                                        ; 5       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                  ; 5       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                  ; 5       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS                                                  ; 5       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                            ; 5       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                            ; 5       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                          ; 5       ;
; en_Msg~input                                                                                     ; 4       ;
; en_CT_ON~input                                                                                   ; 4       ;
; en_Local~input                                                                                   ; 4       ;
; subtrator8bit:SUB1|somador1bit:S3|S                                                              ; 4       ;
; MUX_SUM:MUXSUM|mux4x1:M1|M_Saida~0                                                               ; 4       ;
; MUX_SUM:MUXSUM|mux4x1:M4|M_Saida~0                                                               ; 4       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~0                                                ; 4       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                          ; 4       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS                                                       ; 4       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS                                                       ; 4       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS                                                       ; 4       ;
; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS                                                    ; 4       ;
; multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S4|Cout~0 ; 4       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS                                                  ; 4       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS                                            ; 4       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                            ; 4       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS                                          ; 4       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                          ; 4       ;
; multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S4|Cout~0 ; 3       ;
; subtrator8bit:SUB1|somador1bit:S5|S                                                              ; 3       ;
; MUX_SUM:MUXSUM|mux4x1:M2|M_Saida~0                                                               ; 3       ;
; MUX_SUM:MUXSUM|mux4x1:M5|M_Saida~0                                                               ; 3       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS                                                       ; 3       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS                                                       ; 3       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS                                                       ; 3       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS                                                       ; 3       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS                                                       ; 3       ;
; multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S1|Cout~0                        ; 3       ;
; MUX2_comp1:MUX2|mux8x1:M2C6|M8~0                                                                 ; 3       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS                                            ; 3       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS                                          ; 3       ;
; MUX2_comp1:MUX2|mux8x1:M2C4|M8~3                                                                 ; 2       ;
; multiplicador8bit:MULTPLICADOR10_0|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S5|Cout~2 ; 2       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S1|Cout~0                        ; 2       ;
; multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S5|Cout~0 ; 2       ;
; somador8bit:SOMADOR|somador1bit:S7|S~2                                                           ; 2       ;
; somador8bit:SOMADOR|somador1bit:S5|S                                                             ; 2       ;
; somador8bit:SOMADOR|somador1bit:S3|S                                                             ; 2       ;
; somador8bit:SOMADOR|somador1bit:S1|S                                                             ; 2       ;
; somador8bit:SOMADOR|somador1bit:S2|S                                                             ; 2       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~0                                                           ; 2       ;
; somador8bit:SOMADOR|somador1bit:S6|S                                                             ; 2       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~0                                                ; 2       ;
; Comparador:COMPARATTOR|eq_comparador                                                             ; 2       ;
; Comparador:COMPARATTOR|grt_comparador~10                                                         ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC2|M8~2                                                                  ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC0|M8~2                                                                  ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C0|M8~0                                                                 ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C2|M8~1                                                                 ; 2       ;
; subtrator8bit:SUB0|somador1bit:S2|S                                                              ; 2       ;
; Comparador:COMPARATTOR|grt_comparador~3                                                          ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC4|M8~2                                                                  ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC3|M8~2                                                                  ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C3|M8~1                                                                 ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C6|M8~3                                                                 ; 2       ;
; Comparador:COMPARATTOR|grt_comparador~1                                                          ; 2       ;
; Comparador:COMPARATTOR|out_xnor[7]                                                               ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC6|M8~2                                                                  ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC5|M8~2                                                                  ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C5|M8~1                                                                 ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C6|M8~2                                                                 ; 2       ;
; MUX1_comp1:MUX1|mux8x1:MC7|M8~2                                                                  ; 2       ;
; subtrator8bit:SUB0|somador1bit:S7|S                                                              ; 2       ;
; subtrator8bit:SUB0|somador1bit:S5|Cout                                                           ; 2       ;
; MUX2_comp1:MUX2|mux8x1:M2C7|M8~0                                                                 ; 2       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX2|Saida~2                                             ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~4                                                           ; 1       ;
; multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S2|S~2                           ; 1       ;
; MUX:MUXX|mux4x1:M7|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M6|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M5|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M4|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M3|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M2|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M1|M_Saida~0                                                                     ; 1       ;
; MUX:MUXX|mux4x1:M0|M_Saida~0                                                                     ; 1       ;
; MUX_S:MUXS|mux2x1:M0|Saida~0                                                                     ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0                                                ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0                                        ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX1|Saida~0                                             ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0                                                ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0                                                ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX0|Saida~0                                             ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|multiplicador4bit:M4_0|somador8bit:SUM2|somador1bit:S4|S~0    ; 1       ;
; MUX_SUM:MUXSUM|mux4x1:M4|M_Saida~1                                                               ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG1|mux2x1:MUX3|Saida~0                                             ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~1                                                ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS~0                                                ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX2|Saida~0                                             ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S2|S                             ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX1|Saida~0                                             ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S1|S~0                           ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS~0                                                ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~1                                                ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~4                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~3                                                           ; 1       ;
; subtrator8bit:SUB1|somador1bit:S6|Cout                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD7|M8~2                                                           ; 1       ;
; REGS_REP_S:REGSREPS|reg4bit:REG2|mux2x1:MUX3|Saida~0                                             ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S3|S~1                           ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S2|Cout~0                        ; 1       ;
; multiplicador8bit:MULTPLICADOR10_1|somador8bit:SUM1|somador1bit:S3|S~0                           ; 1       ;
; somador8bit:SOMADOR|somador1bit:S7|S~1                                                           ; 1       ;
; somador8bit:SOMADOR|somador1bit:S7|S~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD5|M8~1                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD5|M8~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~2                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~1                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD4|M8~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD3|M8~1                                                           ; 1       ;
; MUX_SUM:MUXSUM|mux4x1:M3|M_Saida~1                                                               ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD3|M8~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD1|M8~1                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD1|M8~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~3                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD0|M8~2                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD2|M8~1                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD2|M8~0                                                           ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD6|M8~1                                                           ; 1       ;
; subtrator8bit:SUB1|somador1bit:S6|S                                                              ; 1       ;
; MUX_Display:MUXDISPLAY|mux8x1:MD6|M8~0                                                           ; 1       ;
; MUX_SUM:MUXSUM|mux4x1:M3|M_Saida~0                                                               ; 1       ;
; MUX_SUM:MUXSUM|mux4x1:M6|M_Saida~0                                                               ; 1       ;
; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS~0                                                ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS~1                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~1                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0                                          ; 1       ;
; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~1                                          ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~2                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~1                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS~0                                        ; 1       ;
; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS~1                                        ; 1       ;
; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                                                                ; 1       ;
; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                                                                ; 1       ;
; Comparador:COMPARATTOR|XmmY~0                                                                    ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~11                                                         ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~9                                                          ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~8                                                          ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC2|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC2|M8~0                                                                  ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~7                                                          ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC0|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC0|M8~0                                                                  ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~6                                                          ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~5                                                          ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~4                                                          ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC1|M_AUX[2]~1                                                            ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C1|M8~1                                                                 ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C1|M8~0                                                                 ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C2|M8~0                                                                 ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~2                                                          ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC4|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC4|M8~0                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC3|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC3|M8~0                                                                  ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C3|M8~0                                                                 ; 1       ;
; subtrator8bit:SUB0|somador1bit:S4|S                                                              ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C4|M8~2                                                                 ; 1       ;
; Comparador:COMPARATTOR|out_xnor[5]                                                               ; 1       ;
; Comparador:COMPARATTOR|grt_comparador~0                                                          ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC6|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC6|M8~0                                                                  ; 1       ;
; Comparador:COMPARATTOR|out_and[2]~0                                                              ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC5|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC5|M8~0                                                                  ; 1       ;
; subtrator8bit:SUB0|somador1bit:S5|S                                                              ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C5|M8~0                                                                 ; 1       ;
; multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S2|S                             ; 1       ;
; MUX2_comp1:MUX2|mux8x1:M2C6|M8~1                                                                 ; 1       ;
; Comparador:COMPARATTOR|out_and[0]                                                                ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC7|M8~1                                                                  ; 1       ;
; MUX1_comp1:MUX1|mux8x1:MC7|M8~0                                                                  ; 1       ;
; multiplicador8bit:MULTPLICADOR10_0|somador8bit:SUM1|somador1bit:S2|Cout~0                        ; 1       ;
; subtrator8bit:SUB0|somador1bit:S7|S~0                                                            ; 1       ;
; subtrator8bit:SUB0|somador1bit:S6|Cout                                                           ; 1       ;
; Comparador_CT_ON:COMPARADORON|XmmY~2                                                             ; 1       ;
; Comparador_CT_ON:COMPARADORON|XmmY~1                                                             ; 1       ;
; Comparador_CT_ON:COMPARADORON|XmmY~0                                                             ; 1       ;
; Comparador_Cont_Local:COMPARADOR10|eq_comparador_Local                                           ; 1       ;
; Comparador_Cont_Local:COMPARADOR10|eq_comparador_Local~0                                         ; 1       ;
+--------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 265 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 17 / 2,912 ( < 1 % )   ;
; C4 interconnects                  ; 123 / 54,912 ( < 1 % ) ;
; Direct links                      ; 72 / 88,936 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 7 / 20 ( 35 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 116 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 2 / 3,040 ( < 1 % )    ;
; R4 interconnects                  ; 100 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 13) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 1                            ;
; 2 Async. clears                    ; 4                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.31) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.62) ; Number of LABs  (Total = 13) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.92) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 21           ; 0            ; 0            ; 32           ; 0            ; 21           ; 32           ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 32           ; 53           ; 53           ; 21           ; 53           ; 32           ; 21           ; 53           ; 53           ; 53           ; 32           ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clr_INAT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_INAT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ld_REP_SQ          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ld_GRV             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s_sum              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_GRV            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_REP_SQ         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cont_Local_10      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CT_ON_Menor_5      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; It_Comparator      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addrMemoria[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display_EN[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grt_Comparator     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eq_Comparator      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sl2_comp1          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sl_comp1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sl1_comp1          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s2_comp1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s_comp1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s1_comp1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_Local           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_Local          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_CT_ON           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_CT_ON          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_Msg             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_Msg            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flag_rep_s         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flag_rep_sq        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; soma_Display       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subt_Display       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; setUni_Display     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_VAL            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ld_VAL             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sum_Display_MUX_S  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_REP_S          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ld_REP_S           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clrAddr            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldAddr             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design main
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 53 pins of 53 total pins
    Info (169086): Pin clr_INAT not assigned to an exact location on the device
    Info (169086): Pin en_INAT not assigned to an exact location on the device
    Info (169086): Pin ld_REP_SQ not assigned to an exact location on the device
    Info (169086): Pin ld_GRV not assigned to an exact location on the device
    Info (169086): Pin s_sum not assigned to an exact location on the device
    Info (169086): Pin clr_GRV not assigned to an exact location on the device
    Info (169086): Pin clr_REP_SQ not assigned to an exact location on the device
    Info (169086): Pin Cont_Local_10 not assigned to an exact location on the device
    Info (169086): Pin CT_ON_Menor_5 not assigned to an exact location on the device
    Info (169086): Pin It_Comparator not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[0] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[1] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[2] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[3] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[4] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[5] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[6] not assigned to an exact location on the device
    Info (169086): Pin addrMemoria[7] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[0] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[1] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[2] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[3] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[4] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[5] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[6] not assigned to an exact location on the device
    Info (169086): Pin Display_EN[7] not assigned to an exact location on the device
    Info (169086): Pin grt_Comparator not assigned to an exact location on the device
    Info (169086): Pin eq_Comparator not assigned to an exact location on the device
    Info (169086): Pin sl2_comp1 not assigned to an exact location on the device
    Info (169086): Pin sl_comp1 not assigned to an exact location on the device
    Info (169086): Pin sl1_comp1 not assigned to an exact location on the device
    Info (169086): Pin s2_comp1 not assigned to an exact location on the device
    Info (169086): Pin s_comp1 not assigned to an exact location on the device
    Info (169086): Pin s1_comp1 not assigned to an exact location on the device
    Info (169086): Pin en_Local not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin clr_Local not assigned to an exact location on the device
    Info (169086): Pin en_CT_ON not assigned to an exact location on the device
    Info (169086): Pin clr_CT_ON not assigned to an exact location on the device
    Info (169086): Pin en_Msg not assigned to an exact location on the device
    Info (169086): Pin clr_Msg not assigned to an exact location on the device
    Info (169086): Pin Flag_rep_s not assigned to an exact location on the device
    Info (169086): Pin Flag_rep_sq not assigned to an exact location on the device
    Info (169086): Pin soma_Display not assigned to an exact location on the device
    Info (169086): Pin subt_Display not assigned to an exact location on the device
    Info (169086): Pin setUni_Display not assigned to an exact location on the device
    Info (169086): Pin clr_VAL not assigned to an exact location on the device
    Info (169086): Pin ld_VAL not assigned to an exact location on the device
    Info (169086): Pin sum_Display_MUX_S not assigned to an exact location on the device
    Info (169086): Pin clr_REP_S not assigned to an exact location on the device
    Info (169086): Pin ld_REP_S not assigned to an exact location on the device
    Info (169086): Pin clrAddr not assigned to an exact location on the device
    Info (169086): Pin ldAddr not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node clr_CT_ON~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clr_Local~input (placed in PIN V12 (CLk15, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clr_Msg~input (placed in PIN V11 (CLK14, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node clr_REP_S~input (placed in PIN K17 (CLK5, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node clr_VAL~input (placed in PIN K18 (CLK4, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clrAddr~input (placed in PIN J18 (CLK7, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 46 (unused VREF, 2.5V VCCIO, 25 input, 21 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X39_Y21 to location X52_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
    Info (169178): Pin clr_CT_ON uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file C:/altera/13.1/ANS_MACHINE/output_files/main.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5255 megabytes
    Info: Processing ended: Sun Jan 31 14:58:44 2021
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/ANS_MACHINE/output_files/main.fit.smsg.


