<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.14.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(390,60)" to="(390,130)"/>
    <wire from="(740,520)" to="(790,520)"/>
    <wire from="(520,540)" to="(570,540)"/>
    <wire from="(380,120)" to="(380,260)"/>
    <wire from="(260,120)" to="(380,120)"/>
    <wire from="(680,110)" to="(740,110)"/>
    <wire from="(390,430)" to="(390,580)"/>
    <wire from="(520,390)" to="(560,390)"/>
    <wire from="(420,240)" to="(420,390)"/>
    <wire from="(420,520)" to="(420,540)"/>
    <wire from="(390,130)" to="(390,280)"/>
    <wire from="(260,130)" to="(370,130)"/>
    <wire from="(260,140)" to="(360,140)"/>
    <wire from="(360,560)" to="(460,560)"/>
    <wire from="(370,130)" to="(370,410)"/>
    <wire from="(660,130)" to="(660,470)"/>
    <wire from="(420,90)" to="(460,90)"/>
    <wire from="(420,390)" to="(460,390)"/>
    <wire from="(360,140)" to="(360,560)"/>
    <wire from="(520,240)" to="(550,240)"/>
    <wire from="(550,100)" to="(640,100)"/>
    <wire from="(570,120)" to="(640,120)"/>
    <wire from="(380,260)" to="(460,260)"/>
    <wire from="(140,470)" to="(660,470)"/>
    <wire from="(390,580)" to="(460,580)"/>
    <wire from="(390,280)" to="(460,280)"/>
    <wire from="(550,100)" to="(550,240)"/>
    <wire from="(420,390)" to="(420,520)"/>
    <wire from="(520,90)" to="(640,90)"/>
    <wire from="(390,280)" to="(390,430)"/>
    <wire from="(560,110)" to="(560,390)"/>
    <wire from="(420,90)" to="(420,240)"/>
    <wire from="(740,110)" to="(740,520)"/>
    <wire from="(240,150)" to="(240,430)"/>
    <wire from="(140,430)" to="(240,430)"/>
    <wire from="(420,240)" to="(460,240)"/>
    <wire from="(420,540)" to="(460,540)"/>
    <wire from="(370,410)" to="(460,410)"/>
    <wire from="(570,120)" to="(570,540)"/>
    <wire from="(140,130)" to="(220,130)"/>
    <wire from="(560,110)" to="(640,110)"/>
    <wire from="(390,430)" to="(460,430)"/>
    <wire from="(260,110)" to="(460,110)"/>
    <wire from="(160,520)" to="(420,520)"/>
    <wire from="(390,130)" to="(460,130)"/>
    <comp lib="4" loc="(460,60)" name="Register">
      <a name="width" val="4"/>
      <a name="label" val="r1"/>
    </comp>
    <comp lib="4" loc="(460,210)" name="Register">
      <a name="width" val="4"/>
      <a name="label" val="r2"/>
    </comp>
    <comp lib="4" loc="(460,360)" name="Register">
      <a name="width" val="4"/>
      <a name="label" val="r3"/>
    </comp>
    <comp lib="4" loc="(460,510)" name="Register">
      <a name="width" val="4"/>
      <a name="label" val="r4"/>
    </comp>
    <comp lib="0" loc="(140,470)" name="Pin">
      <a name="width" val="2"/>
      <a name="label" val="Rregister"/>
    </comp>
    <comp lib="2" loc="(680,110)" name="Multiplexer">
      <a name="select" val="2"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(160,520)" name="Pin">
      <a name="width" val="4"/>
      <a name="label" val="WriteData"/>
    </comp>
    <comp lib="0" loc="(140,430)" name="Pin">
      <a name="width" val="2"/>
      <a name="label" val="Wregister"/>
    </comp>
    <comp lib="0" loc="(790,520)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="label" val="u"/>
    </comp>
    <comp lib="0" loc="(390,60)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="clock"/>
    </comp>
    <comp lib="2" loc="(220,130)" name="Demultiplexer">
      <a name="select" val="2"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(140,130)" name="Pin">
      <a name="label" val="Enable"/>
    </comp>
  </circuit>
</project>
