<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1699651328">
  <File Type="PA-TCL" Name="lab5top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="lab5top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="lab5top_reports.tcl"/>
  <File Type="RDS-RDS" Name="lab5top.vds"/>
  <File Type="RDS-UTIL" Name="lab5top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab5top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="lab5top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lab5top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="lab5top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/DatapathComponents/ALU32Bit/ALU32Bit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab_3/DatapathComponents/DatapathComponents/ALU32Bit/ALU32Bit.v"/>
        <Attr Name="ImportTime" Val="1696280292"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/Adder.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Resources/4-ClockDivider/ClkDiv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/4-ClockDivider/ClkDiv.v"/>
        <Attr Name="ImportTime" Val="1694016139"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/Controller.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DatapathComponents/DataMemory/DataMemory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab_3/DatapathComponents/DatapathComponents/DataMemory/DataMemory.v"/>
        <Attr Name="ImportTime" Val="1696280293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/EX_MEM_Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/EX_MEM_Register.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ID_EX_Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/ID_EX_Register.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/IF_ID_Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/IF_ID_Register.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1-InstructionFetchUnit/InstructionMemory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/1-InstructionFetchUnit/InstructionMemory.v"/>
        <Attr Name="ImportTime" Val="1694019998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MEM_WB_Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/MEM_WB_Register.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DatapathComponents/Mux32Bit2To1/Mux32Bit2To1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab_3/DatapathComponents/DatapathComponents/Mux32Bit2To1/Mux32Bit2To1.v"/>
        <Attr Name="ImportTime" Val="1696280294"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1-InstructionFetchUnit/PCAdder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/1-InstructionFetchUnit/PCAdder.v"/>
        <Attr Name="ImportTime" Val="1694019876"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1-InstructionFetchUnit/ProgramCounter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/1-InstructionFetchUnit/ProgramCounter.v"/>
        <Attr Name="ImportTime" Val="1694019874"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DatapathComponents/RegisterFile/RegisterFile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab_3/DatapathComponents/DatapathComponents/RegisterFile/RegisterFile.v"/>
        <Attr Name="ImportTime" Val="1696280294"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SL2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/SL2.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Resources/5-Two4DigitDisplay/SevenSegment.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/5-Two4DigitDisplay/SevenSegment.v"/>
        <Attr Name="ImportTime" Val="1693258157"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DatapathComponents/SignExtension/SignExtension.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab_3/DatapathComponents/DatapathComponents/SignExtension/SignExtension.v"/>
        <Attr Name="ImportTime" Val="1696280295"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Resources/5-Two4DigitDisplay/Two4DigitDisplay.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/sources_1/imports/Resources/5-Two4DigitDisplay/Two4DigitDisplay.v"/>
        <Attr Name="ImportTime" Val="1693258157"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/and.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/and.v"/>
        <Attr Name="ImportTime" Val="1698607917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/head.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/head.v"/>
        <Attr Name="ImportTime" Val="1698607926"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lab5top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/r-type/rtype_instruct.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/memories/r-type/rtype_instruct.mem"/>
        <Attr Name="ImportTime" Val="1697774481"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/jump_data.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/jump_data.mem"/>
        <Attr Name="ImportTime" Val="1698111994"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/jump_instr.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/jump_instr.mem"/>
        <Attr Name="ImportTime" Val="1698111994"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lwsw_data.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/lwsw_data.mem"/>
        <Attr Name="ImportTime" Val="1698111994"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lwsw_instr.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/lwsw_instr.mem"/>
        <Attr Name="ImportTime" Val="1698111994"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/branch_instr.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Lab4/Lab4Verilog/Lab4Verilog.srcs/sources_1/new/branch_instr.mem"/>
        <Attr Name="ImportTime" Val="1698111994"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/instruction_memory.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Downloads/instruction_memory.mem"/>
        <Attr Name="ImportTime" Val="1699303950"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/data_memory.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Downloads/data_memory.mem"/>
        <Attr Name="ImportTime" Val="1699303971"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/modified_inst.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab5top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/5-Two4DigitDisplay/Two4DigitDisplay.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Fall 2023/ECE 369/ECE 369 Labs/Lab 1/lab1_final/lab1_final.srcs/constrs_1/imports/5-Two4DigitDisplay/Two4DigitDisplay.xdc"/>
        <Attr Name="ImportTime" Val="1693587386"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
