# VHDL - Contadores Digitales para FPGA

## DescripciÃ³n

Este repositorio contiene la implementaciÃ³n en VHDL de tres tipos de contadores digitales de 4 bits, diseÃ±ados para ser sintetizados en una tarjeta FPGA Terasic DE0 con un chip Altera Cyclone III. El proyecto fue desarrollado como parte del **Taller de Flip-Flops y Contadores** del curso de DiseÃ±o de Sistemas Digitales en la Pontificia Universidad Javeriana.

Cada contador fue diseÃ±ado, simulado en ModelSim y probado fÃ­sicamente en la FPGA.

---

## CaracterÃ­sticas

Se implementaron tres mÃ³dulos de contador independientes:

* **Contador Ascendente (0-15):** Un contador *free-run* de 4 bits que cuenta de `0x0` a `0xF` y se reinicia.
* **Contador Descendente (15-0):** Una modificaciÃ³n del contador anterior para realizar una cuenta descendente de `0xF` a `0x0`.
* **Contador Controlado (0-9):** Un contador BCD que cuenta de 0 a 9, se reinicia y genera una seÃ±al `endCounter` al alcanzar la cuenta mÃ¡xima.


## CaracterÃ­sticas

Se implementaron tres mÃ³dulos de contador independientes:

* **Contador Ascendente (0-15):** Un contador *free-run* de 4 bits que cuenta de `0x0` a `0xF` y se reinicia.
* **Contador Descendente (15-0):** Una modificaciÃ³n del contador anterior para realizar una cuenta descendente de `0xF` a `0x0`.
* **Contador Controlado (0-9):** Un contador BCD que cuenta de 0 a 9, se reinicia y genera una seÃ±al `endCounter` al alcanzar la cuenta mÃ¡xima.

---

## Estructura del Repositorio

El proyecto estÃ¡ organizado en tres carpetas, cada una conteniendo un proyecto de Quartus completo y funcional:

/
â”œâ”€â”€ ğŸ“ ascendente/
â”‚   â”œâ”€â”€ counter_ascendente.vhd
â”‚   â”œâ”€â”€ contador_top_ascendente.vhd
â”‚   â””â”€â”€ ... (archivos de proyecto y simulaciÃ³n)
â”‚
â”œâ”€â”€ ğŸ“ descendente/
â”‚   â”œâ”€â”€ counter_descendente.vhd
â”‚   â”œâ”€â”€ contador_top_descendente.vhd
â”‚   â””â”€â”€ ... (archivos de proyecto y simulaciÃ³n)
â”‚
â””â”€â”€ ğŸ“ controlado/
â”œâ”€â”€ counter_modulo_N.vhd
â”œâ”€â”€ contador_top.vhd
â””â”€â”€ ... (archivos de proyecto y simulaciÃ³n)

---

## Componentes VHDL Principales

* `counter_*.vhd`: Contiene la lÃ³gica de comportamiento de cada contador (la lÃ³gica secuencial).
* `bin_to_sseg.vhd`: Un decodificador combinacional que convierte la salida binaria de 4 bits del contador a las seÃ±ales de un display de 7 segmentos.
* `contador_top_*.vhd`: La entidad de nivel superior de cada proyecto, que conecta el contador correspondiente con el decodificador y los puertos de la FPGA (diseÃ±o estructural).

---

## Hardware y Software

* **FPGA:** Terasic DE0
* **Chip:** Altera Cyclone III (EP3C16F484C6)
* **Software de DiseÃ±o:** Altera Quartus II v13.1
* **Software de SimulaciÃ³n:** ModelSim-Altera

---

## Autor(es)

* **Kevin Fonseca Escamilla**
* **Sofia DurÃ¡n Guerrero**

