Fitter report for FM
Wed Aug 24 14:52:55 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. PLL Usage Summary
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Aug 24 14:52:55 2022           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; FM                                              ;
; Top-level Entity Name           ; Project_BDF                                     ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CEBA4F23C7                                     ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,793 / 18,480 ( 10 % )                         ;
; Total registers                 ; 4572                                            ;
; Total pins                      ; 2 / 224 ( < 1 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,987,820 / 3,153,920 ( 63 % )                  ;
; Total RAM Blocks                ; 242 / 308 ( 79 % )                              ;
; Total DSP Blocks                ; 55 / 66 ( 83 % )                                ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 4 ( 25 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;  11.2%      ;
;     Processor 4            ;  11.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Clock_Divider:inst14|tmp~CLKENA0                                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; rst~inputCLKENA0                                                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add2~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add3~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add5~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add6~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add7~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add8~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add9~mac_pl[0][32]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~mac_pl[0][0]                                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add10~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add11~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add12~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add14~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add15~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add16~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|Add17~mac_pl[0][32]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add17~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase0[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add14~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase1[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add15~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][6]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][8]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][9]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][10]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][11]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][12]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][14]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][6]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][8]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][9]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][10]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][11]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][12]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][14]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add12~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[1][15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][6]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][8]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][9]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][10]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][11]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][12]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][14]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[2][15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add10~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase3[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add11~8                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add8~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase4[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add9~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add6~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase5[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add7~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase6[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add5~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[0][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[1][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add2~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[2][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase7[3][15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add3~8                                                                                                                                                                                                                                                                                                                 ; BY               ;                       ;
; Hciccomp_v1:inst21|input_register[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[0]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[1]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[2]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[3]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[4]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[5]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[6]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[7]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[8]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[8]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[9]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[9]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[10]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[10]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[11]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[12]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[12]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[13]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[13]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[14]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[14]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|input_register[15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|Add16~mac_pl[0][0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; Hciccomp_v1:inst21|input_register[15]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|input_register[15]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase0_5[0]                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[2]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[3]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[4]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[5]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[6]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[7]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[8]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[9]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[10]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[11]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[12]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[13]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[14]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[15]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[16]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[17]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[18]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[19]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[20]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[21]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[22]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[23]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[24]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[25]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[26]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase0_5[31]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase0_5[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase2_3[0]                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[2]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[3]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[4]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[5]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[6]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[7]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[8]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[9]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[10]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[11]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[12]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[13]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[14]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[15]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[16]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[17]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[18]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[19]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[20]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[21]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[22]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[23]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[24]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[25]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[26]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[27]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[28]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[29]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase2_3[31]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase2_3[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_phase6_2[0]                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[2]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[3]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[4]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[5]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[6]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[7]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[8]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[9]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[10]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[11]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[12]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[13]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[14]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[15]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[16]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[17]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[18]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[19]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[20]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[21]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[22]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[23]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[24]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[25]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[26]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[27]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[28]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[29]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; Hciccomp_v1:inst21|product_pipeline_phase6_2[31]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Hciccomp_v1:inst21|product_pipeline_phase6_2[0]                                                                                                                                                                                                                                                                                           ; RESULTA          ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[0][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[0][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[1][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[1][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[5][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[5][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[8][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|delay_pipeline[8][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[9][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst6|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_9[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[0][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[0][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_8[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_7[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_6[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_5[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_4[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_3[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[6][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[6][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_2[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[0]                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][18]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][19]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][20]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][21]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][22]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][23]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][24]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][25]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][26]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp_1[18]                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[8][27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|delay_pipeline[8][27]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[0]                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[9][27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LowPassFilter_FIR:inst7|mul_temp[18]                                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[2]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[3]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[4]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[5]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[6]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[7]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[8]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[9]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[10]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[11]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[12]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[13]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[14]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[15]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[2]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[3]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[4]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[5]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[6]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[7]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[8]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[9]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[10]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[11]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[12]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[13]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[14]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[15]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[0]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[0]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[0]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[1]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[1]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[1]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[2]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[2]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[2]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[2]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[3]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[3]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[3]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[3]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[4]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[4]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[4]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[4]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[5]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[5]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[5]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[5]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[6]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[6]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[6]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[6]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[7]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[7]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[7]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[7]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[8]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[8]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[8]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[8]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[8]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[9]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[9]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[9]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[9]~SCLR_LUT                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[9]~_Duplicate_1                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[10]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[10]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[10]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[10]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[10]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[11]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[11]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[11]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[11]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[11]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[12]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[12]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[12]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[12]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[12]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[13]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_I[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[13]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[13]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[13]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122|data_out[13]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Out_Q[0]                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[0]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[1]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[2]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[3]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[4]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[5]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[6]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[7]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[8]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[9]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[10]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[11]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[12]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[13]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[0]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[1]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[2]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[3]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[4]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[5]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[6]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[7]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[8]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[9]~SCLR_LUT                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[10]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[11]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[12]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[13]~SCLR_LUT                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|Mult0~mult_hlmac                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; cordic_v3:inst18|x[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[32]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[33]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[34]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[35]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|x[44]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|Mult1~mult_hlmac                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; cordic_v3:inst18|y[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[32]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[33]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[34]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[35]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; cordic_v3:inst18|y[44]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; Clock_Divider:inst14|count[1]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Clock_Divider:inst14|count[3]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Clock_Divider:inst14|count[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[5]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Clock_Divider:inst14|count[7]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Clock_Divider:inst14|count[11]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Clock_Divider:inst14|count[13]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[13]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Clock_Divider:inst14|count[15]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Clock_Divider:inst14|count[17]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[17]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Hciccomp_v1:inst21|input_pipeline_phase2[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|input_pipeline_phase2[0][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Hciccomp_v1:inst21|input_register[12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|input_register[12]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Hciccomp_v1:inst21|input_register[13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Hciccomp_v1:inst21|input_register[13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][18]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][18]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[2][21]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[2][21]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][20]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][20]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][22]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][22]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][23]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][23]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[3][25]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[3][25]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][19]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][19]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[4][22]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[4][22]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[6][18]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[6][18]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst6|delay_pipeline[7][23]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst6|delay_pipeline[7][23]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][19]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][19]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][22]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][22]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][23]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][23]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[1][24]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[1][24]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][20]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][20]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[2][24]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[2][24]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][19]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][19]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][23]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][23]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][25]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][25]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[3][26]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[3][26]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][22]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][22]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[4][25]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[4][25]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][18]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][18]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][20]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][20]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[5][22]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[5][22]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][25]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][25]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|delay_pipeline[7][26]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|delay_pipeline[7][26]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; LowPassFilter_FIR:inst7|output_register[44]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowPassFilter_FIR:inst7|output_register[44]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[3]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[3]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[5]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[5]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[6]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[6]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[9]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated|pipeline_dffe[9]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[1]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[3]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[3]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[5]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[5]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[7]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[7]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[11]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[11]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[12]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[12]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[13]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[13]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[14]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[14]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[15]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[15]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[17]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated|pipeline_dffe[17]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated|pipeline_dffe[1]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated|pipeline_dffe[1]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated|pipeline_dffe[14]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated|pipeline_dffe[14]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009|rom_add[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009|rom_add[3]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009|rom_add[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009|rom_add[11]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|out_address_reg_a[0]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|out_address_reg_a[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|out_address_reg_a[1]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|out_address_reg_a[1]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|angle[15]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[15]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; cordic_v3:inst18|xt[1]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; cordic_v3:inst18|xt[6]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; cordic_v3:inst18|xt[42]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[42]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; cordic_v3:inst18|xt[44]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[44]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; cordic_v3:inst18|yt[44]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|yt[44]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2~DUPLICATE        ;                  ;                       ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a5        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a5~DUPLICATE        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]~DUPLICATE ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]~DUPLICATE                                             ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[103]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[103]~DUPLICATE                                             ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]~DUPLICATE                                             ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]~DUPLICATE                                             ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[159]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[159]~DUPLICATE                                             ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                           ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[2]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[1]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[2]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[2]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8987 ) ; 0.00 % ( 0 / 8987 )        ; 0.00 % ( 0 / 8987 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8987 ) ; 0.00 % ( 0 / 8987 )        ; 0.00 % ( 0 / 8987 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:after_20fifo_202 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:after_20fifo_202 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7290 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 184 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:after_20fifo_202 ; 0.00 % ( 0 / 1493 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Elia Yfrach/Desktop/Project/FM/output_files/FM.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,793 / 18,480        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 1,793                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,508 / 18,480        ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,047                 ;       ;
;         [b] ALMs used for LUT logic                         ; 332                   ;       ;
;         [c] ALMs used for registers                         ; 1,129                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 716 / 18,480          ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 1                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 399 / 1,848           ; 22 %  ;
;     -- Logic LABs                                           ; 399                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,610                 ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 202                   ;       ;
;     -- 5 input functions                                    ; 171                   ;       ;
;     -- 4 input functions                                    ; 155                   ;       ;
;     -- <=3 input functions                                  ; 2,082                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,447                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,572                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,351 / 36,960        ; 12 %  ;
;         -- Secondary logic registers                        ; 221 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,476                 ;       ;
;         -- Routing optimization registers                   ; 96                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 2 / 224               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 242 / 308             ; 79 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,987,820 / 3,153,920 ; 63 %  ;
; Total block memory implementation bits                      ; 2,478,080 / 3,153,920 ; 79 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 55 / 66               ; 83 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.8% / 7.4% / 8.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 29.3% / 29.6% / 28.6% ;       ;
; Maximum fan-out                                             ; 2848                  ;       ;
; Highest non-global fan-out                                  ; 1145                  ;       ;
; Total fan-out                                               ; 29863                 ;       ;
; Average fan-out                                             ; 3.34                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:after_20fifo_202 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1309 / 18480 ( 7 % )  ; 64 / 18480 ( < 1 % ) ; 421 / 18480 ( 2 % )            ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1309                  ; 64                   ; 421                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1839 / 18480 ( 10 % ) ; 75 / 18480 ( < 1 % ) ; 595 / 18480 ( 3 % )            ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 921                   ; 22                   ; 104                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 232                   ; 29                   ; 71                             ; 0                              ;
;         [c] ALMs used for registers                         ; 686                   ; 24                   ; 420                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 531 / 18480 ( 3 % )   ; 11 / 18480 ( < 1 % ) ; 174 / 18480 ( < 1 % )          ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                     ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 312 / 1848 ( 17 % )   ; 12 / 1848 ( < 1 % )  ; 83 / 1848 ( 4 % )              ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 312                   ; 12                   ; 83                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 2204                  ; 93                   ; 313                            ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 115                   ; 10                   ; 77                             ; 0                              ;
;     -- 5 input functions                                    ; 54                    ; 26                   ; 91                             ; 0                              ;
;     -- 4 input functions                                    ; 117                   ; 18                   ; 20                             ; 0                              ;
;     -- <=3 input functions                                  ; 1918                  ; 39                   ; 125                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 860                   ; 30                   ; 557                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 3213 / 36960 ( 9 % )  ; 91 / 36960 ( < 1 % ) ; 1047 / 36960 ( 3 % )           ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 125 / 36960 ( < 1 % ) ; 1 / 36960 ( < 1 % )  ; 95 / 36960 ( < 1 % )           ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 3267                  ; 91                   ; 1118                           ; 0                              ;
;         -- Routing optimization registers                   ; 71                    ; 1                    ; 24                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 0                     ; 0                    ; 0                              ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 1856748               ; 0                    ; 131072                         ; 0                              ;
; Total block memory implementation bits                      ; 2344960               ; 0                    ; 133120                         ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 229 / 308 ( 74 % )    ; 0 / 308 ( 0 % )      ; 13 / 308 ( 4 % )               ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 55 / 66 ( 83 % )      ; 0 / 66 ( 0 % )       ; 0 / 66 ( 0 % )                 ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )                ; 3 / 104 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 5084                  ; 135                  ; 1573                           ; 1                              ;
;     -- Registered Input Connections                         ; 4963                  ; 101                  ; 1240                           ; 0                              ;
;     -- Output Connections                                   ; 806                   ; 250                  ; 34                             ; 5703                           ;
;     -- Registered Output Connections                        ; 126                   ; 250                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 25243                 ; 934                  ; 6030                           ; 5748                           ;
;     -- Registered Connections                               ; 15050                 ; 721                  ; 3844                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 0                    ; 806                            ; 5084                           ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 241                            ; 124                            ;
;     -- sld_signaltap:after_20fifo_202                       ; 806                   ; 241                  ; 64                             ; 496                            ;
;     -- hard_block:auto_generated_inst                       ; 5084                  ; 124                  ; 496                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 5                     ; 45                   ; 261                            ; 6                              ;
;     -- Output Ports                                         ; 66                    ; 62                   ; 143                            ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 76                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 129                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 12                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 20                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 68                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 82                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 131                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 2088                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst  ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2868                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; rst      ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                            ;
+--------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                  ;                           ;
+--------------------------------------------------------------------------------------------------+---------------------------+
; PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                  ; Integer PLL               ;
;     -- PLL Location                                                                              ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                   ; none                      ;
;     -- PLL Bandwidth                                                                             ; Auto                      ;
;         -- PLL Bandwidth Range                                                                   ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                 ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                         ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                        ; Direct                    ;
;     -- PLL Freq Min Lock                                                                         ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                         ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                ; On                        ;
;     -- PLL Fractional Division                                                                   ; N/A                       ;
;     -- M Counter                                                                                 ; 12                        ;
;     -- N Counter                                                                                 ; 2                         ;
;     -- PLL Refclk Select                                                                         ;                           ;
;             -- PLL Refclk Select Location                                                        ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                   ; N/A                       ;
;             -- CORECLKIN source                                                                  ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                ; N/A                       ;
;             -- PLLIQCLKIN source                                                                 ; N/A                       ;
;             -- RXIQCLKIN source                                                                  ; N/A                       ;
;             -- CLKIN(0) source                                                                   ; clk~input                 ;
;             -- CLKIN(1) source                                                                   ; N/A                       ;
;             -- CLKIN(2) source                                                                   ; N/A                       ;
;             -- CLKIN(3) source                                                                   ; N/A                       ;
;     -- PLL Output Counter                                                                        ;                           ;
;         -- PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                            ; 2.941176 MHz              ;
;             -- Output Clock Location                                                             ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                            ; Off                       ;
;             -- Duty Cycle                                                                        ; 50.0000                   ;
;             -- Phase Shift                                                                       ; 0.000000 degrees          ;
;             -- C Counter                                                                         ; 102                       ;
;             -- C Counter PH Mux PRST                                                             ; 0                         ;
;             -- C Counter PRST                                                                    ; 1                         ;
;                                                                                                  ;                           ;
+--------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                              ; Library Name      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; |Project_BDF                                                                                                                            ; 1793.0 (0.5)         ; 2507.5 (0.5)                     ; 715.5 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 2610 (1)            ; 4572 (0)                  ; 0 (0)         ; 1987820           ; 242   ; 55         ; 2    ; 0            ; |Project_BDF                                                                                                                                                                                                                                                                                                                                            ; Project_BDF                                              ; work              ;
;    |Clock_Divider:inst14|                                                                                                               ; 23.8 (23.8)          ; 23.8 (23.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|Clock_Divider:inst14                                                                                                                                                                                                                                                                                                                       ; Clock_Divider                                            ; work              ;
;    |Clock_Divider_10:inst10|                                                                                                            ; 23.2 (23.2)          ; 23.2 (23.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|Clock_Divider_10:inst10                                                                                                                                                                                                                                                                                                                    ; Clock_Divider_10                                         ; work              ;
;    |FM_Data_Adapter:inst4|                                                                                                              ; 0.2 (0.2)            ; 5.3 (5.3)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|FM_Data_Adapter:inst4                                                                                                                                                                                                                                                                                                                      ; FM_Data_Adapter                                          ; work              ;
;    |Hciccomp_v1:inst21|                                                                                                                 ; 410.2 (398.8)        ; 629.5 (618.5)                    ; 219.3 (219.7)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 667 (646)           ; 1284 (1272)               ; 0 (0)         ; 140               ; 1     ; 17         ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21                                                                                                                                                                                                                                                                                                                         ; Hciccomp_v1                                              ; work              ;
;       |altshift_taps:sumdelay_pipeline1_rtl_0|                                                                                          ; 11.0 (0.0)           ; 11.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 12 (0)                    ; 0 (0)         ; 140               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0                                                                                                                                                                                                                                                                                  ; altshift_taps                                            ; work              ;
;          |shift_taps_huv:auto_generated|                                                                                                ; 11.0 (4.0)           ; 11.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 12 (4)                    ; 0 (0)         ; 140               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated                                                                                                                                                                                                                                                    ; shift_taps_huv                                           ; work              ;
;             |altsyncram_tfc1:altsyncram5|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 140               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|altsyncram_tfc1:altsyncram5                                                                                                                                                                                                                        ; altsyncram_tfc1                                          ; work              ;
;             |cntr_e1h:cntr6|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_e1h:cntr6                                                                                                                                                                                                                                     ; cntr_e1h                                                 ; work              ;
;             |cntr_rhf:cntr1|                                                                                                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_rhf:cntr1                                                                                                                                                                                                                                     ; cntr_rhf                                                 ; work              ;
;    |LowPassFilter_FIR:inst6|                                                                                                            ; 209.3 (209.3)        ; 299.2 (299.2)                    ; 89.8 (89.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 396 (396)           ; 591 (591)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; |Project_BDF|LowPassFilter_FIR:inst6                                                                                                                                                                                                                                                                                                                    ; LowPassFilter_FIR                                        ; work              ;
;    |LowPassFilter_FIR:inst7|                                                                                                            ; 204.9 (204.9)        ; 295.7 (295.7)                    ; 90.8 (90.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 396 (396)           ; 599 (599)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; |Project_BDF|LowPassFilter_FIR:inst7                                                                                                                                                                                                                                                                                                                    ; LowPassFilter_FIR                                        ; work              ;
;    |Mul_FM_IQ:inst5|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Project_BDF|Mul_FM_IQ:inst5                                                                                                                                                                                                                                                                                                                            ; Mul_FM_IQ                                                ; work              ;
;    |NCO_150:inst1|                                                                                                                      ; 24.5 (0.0)           ; 35.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 76 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1                                                                                                                                                                                                                                                                                                                              ; NCO_150                                                  ; nco_150           ;
;       |NCO_150_NCO_150:nco_150|                                                                                                         ; 23.5 (0.0)           ; 34.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 73 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150                                                                                                                                                                                                                                                                                                      ; NCO_150_NCO_150                                          ; NCO_150           ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 5.8 (0.3)            ; 5.8 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                 ; asj_altqmcpipe                                           ; NCO_150           ;
;             |lpm_add_sub:acc|                                                                                                           ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                 ; lpm_add_sub                                              ; work              ;
;                |add_sub_gth:auto_generated|                                                                                             ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated                                                                                                                                                                                                                                      ; add_sub_gth                                              ; work              ;
;          |asj_dxx:ux002|                                                                                                                ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_dxx:ux002                                                                                                                                                                                                                                                                                        ; asj_dxx                                                  ; NCO_150           ;
;          |asj_dxx_g:ux001|                                                                                                              ; 6.7 (6.7)            ; 7.7 (7.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                      ; asj_dxx_g                                                ; NCO_150           ;
;          |asj_gal:ux009|                                                                                                                ; 0.5 (0.5)            ; 5.0 (5.0)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_gal:ux009                                                                                                                                                                                                                                                                                        ; asj_gal                                                  ; NCO_150           ;
;          |asj_nco_as_m_cen:ux0120|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                                              ; asj_nco_as_m_cen                                         ; NCO_150           ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                                             ; altsyncram                                               ; work              ;
;                |altsyncram_qvf1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_qvf1:auto_generated                                                                                                                                                                                                              ; altsyncram_qvf1                                          ; work              ;
;          |asj_nco_mob_rw:ux122|                                                                                                         ; 0.5 (0.5)            ; 5.0 (5.0)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                                                 ; asj_nco_mob_rw                                           ; NCO_150           ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                  ; NCO_150           ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_150:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                ; NCO_150           ;
;    |NCO_Data:inst12|                                                                                                                    ; 28.5 (0.0)           ; 36.0 (0.0)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 75 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12                                                                                                                                                                                                                                                                                                                            ; NCO_Data                                                 ; nco_data          ;
;       |NCO_Data_NCO_Data:nco_data|                                                                                                      ; 28.5 (0.0)           ; 34.5 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 72 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data                                                                                                                                                                                                                                                                                                 ; NCO_Data_NCO_Data                                        ; NCO_Data          ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 6.8 (0.3)            ; 7.0 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                            ; asj_altqmcpipe                                           ; NCO_Data          ;
;             |lpm_add_sub:acc|                                                                                                           ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                            ; lpm_add_sub                                              ; work              ;
;                |add_sub_gth:auto_generated|                                                                                             ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_gth:auto_generated                                                                                                                                                                                                                                 ; add_sub_gth                                              ; work              ;
;          |asj_dxx:ux002|                                                                                                                ; 10.3 (10.3)          ; 10.8 (10.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_dxx:ux002                                                                                                                                                                                                                                                                                   ; asj_dxx                                                  ; NCO_Data          ;
;          |asj_dxx_g:ux001|                                                                                                              ; 7.4 (7.4)            ; 8.0 (8.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                 ; asj_dxx_g                                                ; NCO_Data          ;
;          |asj_gal:ux009|                                                                                                                ; 0.4 (0.4)            ; 4.7 (4.7)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_gal:ux009                                                                                                                                                                                                                                                                                   ; asj_gal                                                  ; NCO_Data          ;
;          |asj_nco_as_m_cen:ux0120|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                                         ; asj_nco_as_m_cen                                         ; NCO_Data          ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                                        ; altsyncram                                               ; work              ;
;                |altsyncram_2gg1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_2gg1:auto_generated                                                                                                                                                                                                         ; altsyncram_2gg1                                          ; work              ;
;          |asj_nco_mob_rw:ux122|                                                                                                         ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                                            ; asj_nco_mob_rw                                           ; NCO_Data          ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                     ; altera_reset_controller                                  ; NCO_Data          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_Data:inst12|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                ; NCO_Data          ;
;    |NCO_FM:inst|                                                                                                                        ; 77.7 (0.0)           ; 110.2 (0.0)                      ; 32.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 144 (0)                   ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst                                                                                                                                                                                                                                                                                                                                ; NCO_FM                                                   ; nco_fm            ;
;       |NCO_FM_NCO_FM:nco_fm|                                                                                                            ; 77.3 (0.0)           ; 108.7 (0.0)                      ; 31.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (0)             ; 141 (0)                   ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm                                                                                                                                                                                                                                                                                                           ; NCO_FM_NCO_FM                                            ; NCO_FM            ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 10.5 (0.5)           ; 19.5 (9.5)                       ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 49 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                      ; asj_altqmcpipe                                           ; NCO_FM            ;
;             |lpm_add_sub:acc|                                                                                                           ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                      ; lpm_add_sub                                              ; work              ;
;                |add_sub_eth:auto_generated|                                                                                             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_eth:auto_generated                                                                                                                                                                                                                                           ; add_sub_eth                                              ; work              ;
;          |asj_dxx:ux002|                                                                                                                ; 10.0 (10.0)          ; 17.7 (17.7)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_dxx:ux002                                                                                                                                                                                                                                                                                             ; asj_dxx                                                  ; NCO_FM            ;
;          |asj_dxx_g:ux001|                                                                                                              ; 6.5 (6.5)            ; 9.5 (9.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                           ; asj_dxx_g                                                ; NCO_FM            ;
;          |asj_gal:ux009|                                                                                                                ; 0.3 (0.3)            ; 7.8 (7.8)                        ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_gal:ux009                                                                                                                                                                                                                                                                                             ; asj_gal                                                  ; NCO_FM            ;
;          |asj_nco_as_m_cen:ux0120|                                                                                                      ; 1.9 (0.0)            ; 3.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                                                   ; asj_nco_as_m_cen                                         ; NCO_FM            ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 1.9 (0.0)            ; 3.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                  ; altsyncram                                               ; work              ;
;                |altsyncram_06g1:auto_generated|                                                                                         ; 1.9 (1.9)            ; 3.0 (3.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_06g1:auto_generated                                                                                                                                                                                                                   ; altsyncram_06g1                                          ; work              ;
;          |asj_nco_fxx:ux003|                                                                                                            ; 9.3 (0.0)            ; 9.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_fxx:ux003                                                                                                                                                                                                                                                                                         ; asj_nco_fxx                                              ; NCO_FM            ;
;             |lpm_add_sub:acc|                                                                                                           ; 9.3 (0.0)            ; 9.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_fxx:ux003|lpm_add_sub:acc                                                                                                                                                                                                                                                                         ; lpm_add_sub                                              ; work              ;
;                |add_sub_n0h:auto_generated|                                                                                             ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_n0h:auto_generated                                                                                                                                                                                                                                              ; add_sub_n0h                                              ; work              ;
;          |asj_nco_mob_rw:ux122|                                                                                                         ; 38.8 (38.8)          ; 41.7 (41.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                                                      ; asj_nco_mob_rw                                           ; NCO_FM            ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                  ; NCO_FM            ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_FM:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                              ; altera_reset_synchronizer                                ; NCO_FM            ;
;    |NCO_IQ:inst2|                                                                                                                       ; 66.0 (0.0)           ; 82.2 (0.0)                       ; 17.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 91 (0)                    ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2                                                                                                                                                                                                                                                                                                                               ; NCO_IQ                                                   ; nco_iq            ;
;       |NCO_IQ_nco_iq:nco_iq|                                                                                                            ; 65.3 (0.0)           ; 80.7 (0.0)                       ; 16.3 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 88 (0)                    ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq                                                                                                                                                                                                                                                                                                          ; NCO_IQ_nco_iq                                            ; NCO_IQ            ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 7.8 (0.3)            ; 8.0 (0.5)                        ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                     ; asj_altqmcpipe                                           ; NCO_IQ            ;
;             |lpm_add_sub:acc|                                                                                                           ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                     ; lpm_add_sub                                              ; work              ;
;                |add_sub_ith:auto_generated|                                                                                             ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated                                                                                                                                                                                                                                          ; add_sub_ith                                              ; work              ;
;          |asj_dxx:ux002|                                                                                                                ; 10.4 (10.4)          ; 14.1 (14.1)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_dxx:ux002                                                                                                                                                                                                                                                                                            ; asj_dxx                                                  ; NCO_IQ            ;
;          |asj_dxx_g:ux001|                                                                                                              ; 5.5 (5.5)            ; 8.5 (8.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                          ; asj_dxx_g                                                ; NCO_IQ            ;
;          |asj_gal:ux009|                                                                                                                ; 2.9 (2.9)            ; 6.7 (6.7)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009                                                                                                                                                                                                                                                                                            ; asj_gal                                                  ; NCO_IQ            ;
;          |asj_nco_as_m_cen:ux0120|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                                                  ; asj_nco_as_m_cen                                         ; NCO_IQ            ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                 ; altsyncram                                               ; work              ;
;                |altsyncram_e6g1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_e6g1:auto_generated                                                                                                                                                                                                                  ; altsyncram_e6g1                                          ; work              ;
;          |asj_nco_as_m_cen:ux0121|                                                                                                      ; 0.8 (0.0)            ; 1.9 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121                                                                                                                                                                                                                                                                                  ; asj_nco_as_m_cen                                         ; NCO_IQ            ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0.8 (0.0)            ; 1.9 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                 ; altsyncram                                               ; work              ;
;                |altsyncram_96g1:auto_generated|                                                                                         ; 0.8 (0.8)            ; 1.9 (1.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated                                                                                                                                                                                                                  ; altsyncram_96g1                                          ; work              ;
;          |asj_nco_mob_rw:ux122|                                                                                                         ; 17.7 (17.7)          ; 20.5 (20.5)                      ; 3.2 (3.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                                                     ; asj_nco_mob_rw                                           ; NCO_IQ            ;
;          |asj_nco_mob_rw:ux123|                                                                                                         ; 20.3 (20.3)          ; 21.0 (21.0)                      ; 1.3 (1.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123                                                                                                                                                                                                                                                                                     ; asj_nco_mob_rw                                           ; NCO_IQ            ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                  ; NCO_IQ            ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|NCO_IQ:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                             ; altera_reset_synchronizer                                ; NCO_IQ            ;
;    |PLL:inst15|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|PLL:inst15                                                                                                                                                                                                                                                                                                                                 ; PLL                                                      ; pll               ;
;       |PLL_pll_0:pll_0|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|PLL:inst15|PLL_pll_0:pll_0                                                                                                                                                                                                                                                                                                                 ; PLL_pll_0                                                ; PLL               ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                         ; altera_pll                                               ; work              ;
;    |Phase_Frequency_Converter:inst13|                                                                                                   ; 65.0 (65.0)          ; 75.0 (75.0)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|Phase_Frequency_Converter:inst13                                                                                                                                                                                                                                                                                                           ; Phase_Frequency_Converter                                ; work              ;
;    |cordic_v3:inst18|                                                                                                                   ; 107.3 (107.3)        ; 135.5 (135.5)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (150)           ; 185 (185)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Project_BDF|cordic_v3:inst18                                                                                                                                                                                                                                                                                                                           ; cordic_v3                                                ; work              ;
;    |data_adder:inst16|                                                                                                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|data_adder:inst16                                                                                                                                                                                                                                                                                                                          ; data_adder                                               ; work              ;
;    |fifo_decimation:inst11|                                                                                                             ; 30.0 (0.0)           ; 40.5 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 69 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11                                                                                                                                                                                                                                                                                                                     ; fifo_decimation                                          ; fifo_decimation   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                              ; altera_reset_controller                                  ; fifo_decimation   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                ; fifo_decimation   ;
;       |fifo_decimation_fifo_decimation:fifo_decimation|                                                                                 ; 29.3 (0.0)           ; 39.3 (0.0)                       ; 10.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 66 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation                                                                                                                                                                                                                                                                     ; fifo_decimation_fifo_decimation                          ; fifo_decimation   ;
;          |fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|                                                ; 29.3 (0.3)           ; 39.3 (0.3)                       ; 10.1 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (1)              ; 66 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                                       ; fifo_decimation_fifo_decimation_dcfifo_with_controls     ; fifo_decimation   ;
;             |fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|                                                                ; 29.0 (1.0)           ; 39.0 (1.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (2)              ; 66 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo                                                                                                                            ; fifo_decimation_fifo_decimation_dual_clock_fifo          ; fifo_decimation   ;
;                |dcfifo:dual_clock_fifo|                                                                                                 ; 28.0 (0.0)           ; 38.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 66 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                                     ; dcfifo                                                   ; work              ;
;                   |dcfifo_n7u1:auto_generated|                                                                                          ; 28.0 (7.5)           ; 38.0 (10.6)                      ; 10.0 (3.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (11)             ; 66 (18)                   ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated                                                                          ; dcfifo_n7u1                                              ; work              ;
;                      |a_gray2bin_d9b:wrptr_g_gray2bin|                                                                                  ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:wrptr_g_gray2bin                                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_gray2bin_d9b:ws_dgrp_gray2bin|                                                                                  ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:ws_dgrp_gray2bin                                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_graycounter_8cc:wrptr_g1p|                                                                                      ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p                                              ; a_graycounter_8cc                                        ; work              ;
;                      |a_graycounter_cu6:rdptr_g1p|                                                                                      ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p                                              ; a_graycounter_cu6                                        ; work              ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                                                                                       ; 1.5 (0.0)            ; 3.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                               ; alt_synch_pipe_tnl                                       ; work              ;
;                         |dffpipe_ed9:dffpipe10|                                                                                         ; 1.5 (1.5)            ; 3.5 (3.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe10                         ; dffpipe_ed9                                              ; work              ;
;                      |alt_synch_pipe_unl:ws_dgrp|                                                                                       ; 0.8 (0.0)            ; 4.1 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp                                               ; alt_synch_pipe_unl                                       ; work              ;
;                         |dffpipe_fd9:dffpipe14|                                                                                         ; 0.8 (0.8)            ; 4.1 (4.1)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe14                         ; dffpipe_fd9                                              ; work              ;
;                      |altsyncram_s5d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram                                                 ; altsyncram_s5d1                                          ; work              ;
;                      |cmpr_uu5:rdempty_eq_comp|                                                                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:rdempty_eq_comp                                                 ; cmpr_uu5                                                 ; work              ;
;                      |cmpr_uu5:wrfull_eq_comp|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:wrfull_eq_comp                                                  ; cmpr_uu5                                                 ; work              ;
;                      |dffpipe_dd9:ws_brp|                                                                                               ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_brp                                                       ; dffpipe_dd9                                              ; work              ;
;                      |dffpipe_dd9:ws_bwp|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_bwp                                                       ; dffpipe_dd9                                              ; work              ;
;    |fifo_decimation_2:inst20|                                                                                                           ; 32.3 (0.0)           ; 41.5 (0.0)                       ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 71 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20                                                                                                                                                                                                                                                                                                                   ; fifo_decimation_2                                        ; fifo_decimation_2 ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                            ; altera_reset_controller                                  ; fifo_decimation_2 ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                ; fifo_decimation_2 ;
;       |fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|                                                                           ; 32.2 (0.0)           ; 40.3 (0.0)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 68 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2                                                                                                                                                                                                                                                             ; fifo_decimation_2_fifo_decimation_2                      ; fifo_decimation_2 ;
;          |fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|                                            ; 32.2 (0.3)           ; 40.3 (0.3)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (1)              ; 68 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                           ; fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls ; fifo_decimation_2 ;
;             |fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|                                                            ; 31.8 (2.0)           ; 40.0 (2.0)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (4)              ; 68 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo                                                                                                            ; fifo_decimation_2_fifo_decimation_2_dual_clock_fifo      ; fifo_decimation_2 ;
;                |dcfifo:dual_clock_fifo|                                                                                                 ; 29.8 (0.0)           ; 38.0 (0.0)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 68 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                     ; dcfifo                                                   ; work              ;
;                   |dcfifo_n7u1:auto_generated|                                                                                          ; 29.8 (6.9)           ; 38.0 (10.0)                      ; 8.2 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (11)             ; 68 (18)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated                                                          ; dcfifo_n7u1                                              ; work              ;
;                      |a_gray2bin_d9b:wrptr_g_gray2bin|                                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:wrptr_g_gray2bin                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_gray2bin_d9b:ws_dgrp_gray2bin|                                                                                  ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:ws_dgrp_gray2bin                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_graycounter_8cc:wrptr_g1p|                                                                                      ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p                              ; a_graycounter_8cc                                        ; work              ;
;                      |a_graycounter_cu6:rdptr_g1p|                                                                                      ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p                              ; a_graycounter_cu6                                        ; work              ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                                                                                       ; 1.7 (0.0)            ; 4.5 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                               ; alt_synch_pipe_tnl                                       ; work              ;
;                         |dffpipe_ed9:dffpipe10|                                                                                         ; 1.7 (1.7)            ; 4.5 (4.5)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe10         ; dffpipe_ed9                                              ; work              ;
;                      |alt_synch_pipe_unl:ws_dgrp|                                                                                       ; 2.0 (0.0)            ; 4.0 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp                               ; alt_synch_pipe_unl                                       ; work              ;
;                         |dffpipe_fd9:dffpipe14|                                                                                         ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe14         ; dffpipe_fd9                                              ; work              ;
;                      |altsyncram_s5d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram                                 ; altsyncram_s5d1                                          ; work              ;
;                      |cmpr_uu5:rdempty_eq_comp|                                                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:rdempty_eq_comp                                 ; cmpr_uu5                                                 ; work              ;
;                      |cmpr_uu5:wrfull_eq_comp|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:wrfull_eq_comp                                  ; cmpr_uu5                                                 ; work              ;
;                      |dffpipe_dd9:ws_brp|                                                                                               ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_brp                                       ; dffpipe_dd9                                              ; work              ;
;                      |dffpipe_dd9:ws_bwp|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_bwp                                       ; dffpipe_dd9                                              ; work              ;
;    |sld_hub:auto_hub|                                                                                                                   ; 63.5 (0.5)           ; 74.5 (0.5)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                  ; altera_sld        ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 63.0 (0.0)           ; 74.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                              ; altera_sld        ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 63.0 (0.0)           ; 74.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                              ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 63.0 (1.7)           ; 74.0 (2.8)                       ; 11.0 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 92 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                                  ; alt_sld_fab       ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 61.3 (0.0)           ; 71.2 (0.0)                       ; 9.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                        ; alt_sld_fab       ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 61.3 (42.1)          ; 71.2 (48.4)                      ; 9.8 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (57)             ; 87 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                             ; work              ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.8 (8.8)            ; 10.5 (10.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                               ; work              ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.4 (10.4)          ; 12.2 (12.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                           ; altera_sld        ;
;    |sld_signaltap:after_20fifo_202|                                                                                                     ; 420.5 (27.0)         ; 594.5 (57.3)                     ; 174.0 (30.3)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 313 (2)             ; 1142 (128)                ; 0 (0)         ; 131072            ; 13    ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                            ; work              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 393.5 (0.0)          ; 537.1 (0.0)                      ; 143.7 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 311 (0)             ; 1014 (0)                  ; 0 (0)         ; 131072            ; 13    ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                                       ; work              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 393.5 (88.7)         ; 537.1 (177.5)                    ; 143.7 (88.8)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 311 (68)            ; 1014 (345)                ; 0 (0)         ; 131072            ; 13    ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb                                      ; work              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 24.8 (24.2)          ; 35.8 (35.0)                      ; 11.0 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                                                 ; work              ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                                               ; work              ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                                               ; work              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                                               ; work              ;
;                |altsyncram_pi84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pi84:auto_generated                                                                                                                                                 ; altsyncram_pi84                                          ; work              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                                             ; work              ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                                             ; work              ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 5.8 (5.8)            ; 8.3 (8.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                                            ; work              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 47.7 (47.7)          ; 56.1 (56.1)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                                       ; work              ;
;             |sld_ela_control:ela_control|                                                                                               ; 122.9 (0.5)          ; 154.4 (0.5)                      ; 31.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (1)              ; 344 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                                          ; work              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.0 (1.0)            ; 1.4 (1.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                                             ; work              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 109.4 (0.0)          ; 138.6 (0.0)                      ; 29.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 326 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger                        ; work              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 47.2 (47.2)          ; 67.9 (67.9)                      ; 20.7 (20.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 198 (198)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                                             ; work              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 62.1 (0.0)           ; 70.7 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                                                ; work              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 12.0 (9.1)           ; 13.9 (9.1)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr                                 ; work              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 2.5 (2.5)            ; 4.8 (4.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                                             ; work              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 78.3 (6.2)           ; 78.3 (6.5)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (11)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr                                   ; work              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 3.2 (0.0)            ; 3.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                                              ; work              ;
;                   |cntr_6ai:auto_generated|                                                                                             ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6ai:auto_generated                                                             ; cntr_6ai                                                 ; work              ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                                              ; work              ;
;                   |cntr_22j:auto_generated|                                                                                             ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated                                                                                      ; cntr_22j                                                 ; work              ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                                              ; work              ;
;                   |cntr_19i:auto_generated|                                                                                             ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated                                                                            ; cntr_19i                                                 ; work              ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                                              ; work              ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                                                 ; work              ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 11.3 (11.3)          ; 11.5 (11.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                                             ; work              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                                             ; work              ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 11.8 (11.8)          ; 11.8 (11.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                                             ; work              ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.0 (13.0)          ; 15.0 (15.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_BDF|sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                                               ; work              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                               ;
+------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; rst  ; Input    ; -- ; --   ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; clk  ; Input    ; -- ; (0)  ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rst                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|flag_np                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|flag_pn                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|holder[0]~2                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                            ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                ; 1                 ; 0       ;
;      - cordic_v3:inst18|o_valid~0                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - cordic_v3:inst18|o_data_angle[0]~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|_~1                          ; 1                 ; 0       ;
;      - Clock_Divider_10:inst10|tmp                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                            ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|_~1          ; 1                 ; 0       ;
;      - PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - rst~inputCLKENA0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; clk                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Clock_Divider_10:inst10|tmp                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Clock_Divider:inst14|Equal0~6                                                                                                                                                                                                                                                                                                                              ; LABCELL_X19_Y4_N54        ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                                                   ; FF_X21_Y4_N53             ; 2006    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Clock_Divider_10:inst10|Equal0~6                                                                                                                                                                                                                                                                                                                           ; LABCELL_X21_Y4_N48        ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Clock_Divider_10:inst10|tmp                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y4_N41             ; 78      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|cntr_e1h:cntr6|counter_reg_bit0~0                                                                                                                                                                                                                                  ; LABCELL_X12_Y23_N42       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|dffe7                                                                                                                                                                                                                                                              ; FF_X12_Y23_N1             ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[0]                                                                                                                                                                                                                                                                                                                           ; FF_X13_Y27_N52            ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[1]                                                                                                                                                                                                                                                                                                                           ; FF_X7_Y31_N29             ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[2]                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y34_N25            ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[3]                                                                                                                                                                                                                                                                                                                           ; FF_X10_Y37_N4             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[4]                                                                                                                                                                                                                                                                                                                           ; FF_X7_Y22_N25             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[5]                                                                                                                                                                                                                                                                                                                           ; FF_X7_Y22_N35             ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[6]                                                                                                                                                                                                                                                                                                                           ; FF_X7_Y22_N13             ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Hciccomp_v1:inst21|ring_count[7]                                                                                                                                                                                                                                                                                                                           ; FF_X13_Y27_N50            ; 1144    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NCO_150:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                    ; FF_X23_Y7_N37             ; 73      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NCO_Data:inst12|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                  ; FF_X12_Y12_N38            ; 72      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NCO_FM:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                      ; FF_X29_Y19_N38            ; 149     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NCO_IQ:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                     ; FF_X39_Y15_N5             ; 110     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 130     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Phase_Frequency_Converter:inst13|Equal1~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y20_N18       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|holder[0]~2                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y20_N21       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|o_omega[14]~6                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y20_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|o_omega~3                                                                                                                                                                                                                                                                                                                 ; LABCELL_X12_Y20_N27       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 582     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_M9                    ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_M9                    ; 2085    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; cordic_v3:inst18|Equal1~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y17_N33       ; 122     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|angle[0]~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y17_N9        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|o_data_angle[0]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y19_N24       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|spike_fixed_pn~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y19_N30       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|state                                                                                                                                                                                                                                                                                                                                     ; FF_X10_Y16_N26            ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|y[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y17_N39       ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|yt[44]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y17_N24       ; 95      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                                                ; LABCELL_X10_Y16_N6        ; 67      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                                                            ; LABCELL_X7_Y18_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_wrreq~1                                                                            ; LABCELL_X12_Y18_N24       ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                                    ; LABCELL_X6_Y31_N48        ; 69      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                                            ; LABCELL_X12_Y26_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_wrreq~1                                                            ; MLABCELL_X13_Y25_N6       ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                        ; PIN_U7                    ; 2831    ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                        ; PIN_U7                    ; 21      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y1_N32              ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y1_N18         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X4_Y3_N18        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X1_Y1_N6          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X5_Y3_N38              ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X5_Y3_N20              ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; MLABCELL_X4_Y3_N30        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; LABCELL_X7_Y1_N45         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y2_N6          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; MLABCELL_X4_Y2_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; MLABCELL_X4_Y1_N51        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X4_Y1_N42        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y1_N29              ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X4_Y2_N23              ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y1_N11              ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y1_N39         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y1_N50              ; 58      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X4_Y2_N42        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X6_Y3_N3          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X7_Y3_N33         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X5_Y2_N35              ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X7_Y2_N40              ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X5_Y7_N12         ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LABCELL_X7_Y2_N15         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X5_Y7_N3          ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X5_Y7_N6          ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X2_Y2_N44              ; 399     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; LABCELL_X5_Y7_N57         ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]~1                                                                                                                                                                                              ; LABCELL_X5_Y7_N33         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]~1                                                                                                                                                                                        ; LABCELL_X10_Y3_N6         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; LABCELL_X7_Y2_N48         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; LABCELL_X7_Y2_N42         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X10_Y3_N42        ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X9_Y2_N24        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X6_Y2_N33         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|cout_actual                                                                                ; MLABCELL_X9_Y2_N54        ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X7_Y2_N54         ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X6_Y2_N30         ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X7_Y5_N39         ; 63      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X6_Y2_N21         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X6_Y2_N54         ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; LABCELL_X6_Y2_N57         ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; LABCELL_X5_Y4_N48         ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                             ; LABCELL_X6_Y5_N48         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                                                                                        ; LABCELL_X6_Y5_N21         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X2_Y5_N0          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]~0                                                                                                                                                                                                                          ; LABCELL_X5_Y7_N24         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; MLABCELL_X4_Y5_N54        ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X4_Y5_N39        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X2_Y5_N6          ; 225     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+-------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                              ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Clock_Divider:inst14|tmp                                          ; FF_X21_Y4_N53             ; 2006    ; Global Clock         ; GCLK7            ; --                        ;
; PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 130     ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                               ; PIN_M9                    ; 2085    ; Global Clock         ; GCLK5            ; --                        ;
; rst                                                               ; PIN_U7                    ; 2831    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; Hciccomp_v1:inst21|ring_count[7] ; 1145    ;
; altera_internal_jtag~TCKUTAP     ; 582     ;
+----------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Hciccomp_v1:inst21|altshift_taps:sumdelay_pipeline1_rtl_0|shift_taps_huv:auto_generated|altsyncram_tfc1:altsyncram5|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 28           ; 5            ; 28           ; yes                    ; no                      ; yes                    ; yes                     ; 140    ; 5                           ; 28                          ; 5                           ; 28                          ; 140                 ; 1           ; 0          ; None                      ; M10K_X11_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_qvf1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; ROM              ; Single Clock ; 1024         ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240  ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 1           ; 0          ; NCO_150_NCO_150_sin.hex   ; M10K_X22_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; NCO_Data:inst12|NCO_Data_NCO_Data:nco_data|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_2gg1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; ROM              ; Single Clock ; 1024         ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240  ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 1           ; 0          ; NCO_Data_NCO_Data_sin.hex ; M10K_X11_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; NCO_FM:inst|NCO_FM_NCO_FM:nco_fm|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_06g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; ROM              ; Single Clock ; 65536        ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 917504 ; 65536                       ; 14                          ; --                          ; --                          ; 917504              ; 112         ; 0          ; NCO_FM_NCO_FM_sin.hex     ; M10K_X22_Y27_N0, M10K_X22_Y28_N0, M10K_X11_Y22_N0, M10K_X22_Y20_N0, M10K_X3_Y18_N0, M10K_X22_Y24_N0, M10K_X22_Y22_N0, M10K_X38_Y32_N0, M10K_X30_Y18_N0, M10K_X46_Y17_N0, M10K_X22_Y25_N0, M10K_X38_Y9_N0, M10K_X11_Y12_N0, M10K_X22_Y11_N0, M10K_X11_Y8_N0, M10K_X22_Y23_N0, M10K_X22_Y21_N0, M10K_X11_Y29_N0, M10K_X30_Y21_N0, M10K_X38_Y16_N0, M10K_X38_Y7_N0, M10K_X30_Y27_N0, M10K_X30_Y7_N0, M10K_X30_Y32_N0, M10K_X3_Y15_N0, M10K_X46_Y7_N0, M10K_X3_Y23_N0, M10K_X22_Y17_N0, M10K_X22_Y29_N0, M10K_X22_Y19_N0, M10K_X3_Y19_N0, M10K_X11_Y18_N0, M10K_X51_Y19_N0, M10K_X30_Y14_N0, M10K_X30_Y9_N0, M10K_X22_Y7_N0, M10K_X11_Y34_N0, M10K_X22_Y34_N0, M10K_X22_Y30_N0, M10K_X22_Y26_N0, M10K_X22_Y12_N0, M10K_X11_Y15_N0, M10K_X22_Y10_N0, M10K_X3_Y13_N0, M10K_X30_Y22_N0, M10K_X51_Y20_N0, M10K_X38_Y8_N0, M10K_X46_Y15_N0, M10K_X3_Y34_N0, M10K_X38_Y13_N0, M10K_X38_Y20_N0, M10K_X30_Y15_N0, M10K_X11_Y20_N0, M10K_X3_Y24_N0, M10K_X30_Y24_N0, M10K_X3_Y26_N0, M10K_X11_Y32_N0, M10K_X38_Y28_N0, M10K_X11_Y26_N0, M10K_X22_Y32_N0, M10K_X38_Y30_N0, M10K_X22_Y18_N0, M10K_X22_Y8_N0, M10K_X3_Y20_N0, M10K_X3_Y11_N0, M10K_X11_Y27_N0, M10K_X11_Y17_N0, M10K_X3_Y29_N0, M10K_X11_Y14_N0, M10K_X3_Y16_N0, M10K_X11_Y33_N0, M10K_X30_Y33_N0, M10K_X51_Y21_N0, M10K_X51_Y17_N0, M10K_X46_Y18_N0, M10K_X3_Y21_N0, M10K_X11_Y13_N0, M10K_X22_Y14_N0, M10K_X22_Y13_N0, M10K_X22_Y16_N0, M10K_X30_Y11_N0, M10K_X3_Y17_N0, M10K_X22_Y9_N0, M10K_X3_Y33_N0, M10K_X11_Y21_N0, M10K_X38_Y17_N0, M10K_X11_Y7_N0, M10K_X22_Y31_N0, M10K_X3_Y28_N0, M10K_X30_Y26_N0, M10K_X3_Y31_N0, M10K_X11_Y24_N0, M10K_X38_Y10_N0, M10K_X11_Y10_N0, M10K_X11_Y11_N0, M10K_X22_Y15_N0, M10K_X11_Y16_N0, M10K_X38_Y26_N0, M10K_X3_Y32_N0, M10K_X11_Y30_N0, M10K_X30_Y23_N0, M10K_X3_Y25_N0, M10K_X3_Y27_N0, M10K_X3_Y22_N0, M10K_X11_Y31_N0, M10K_X30_Y20_N0, M10K_X22_Y33_N0, M10K_X30_Y28_N0, M10K_X30_Y17_N0, M10K_X30_Y16_N0, M10K_X30_Y25_N0, M10K_X30_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_e6g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 32768        ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 458752 ; 32768                       ; 14                          ; --                          ; --                          ; 458752              ; 56          ; 0          ; NCO_IQ_nco_iq_sin.hex     ; M10K_X51_Y6_N0, M10K_X51_Y12_N0, M10K_X30_Y8_N0, M10K_X38_Y5_N0, M10K_X51_Y9_N0, M10K_X51_Y8_N0, M10K_X51_Y15_N0, M10K_X30_Y3_N0, M10K_X46_Y9_N0, M10K_X51_Y7_N0, M10K_X46_Y11_N0, M10K_X46_Y28_N0, M10K_X51_Y38_N0, M10K_X51_Y34_N0, M10K_X38_Y35_N0, M10K_X51_Y35_N0, M10K_X46_Y42_N0, M10K_X38_Y34_N0, M10K_X46_Y38_N0, M10K_X46_Y34_N0, M10K_X46_Y27_N0, M10K_X46_Y41_N0, M10K_X30_Y6_N0, M10K_X30_Y5_N0, M10K_X46_Y16_N0, M10K_X51_Y14_N0, M10K_X46_Y14_N0, M10K_X46_Y13_N0, M10K_X38_Y11_N0, M10K_X38_Y4_N0, M10K_X38_Y15_N0, M10K_X51_Y13_N0, M10K_X30_Y13_N0, M10K_X51_Y11_N0, M10K_X38_Y3_N0, M10K_X46_Y2_N0, M10K_X30_Y4_N0, M10K_X46_Y8_N0, M10K_X51_Y3_N0, M10K_X30_Y12_N0, M10K_X46_Y23_N0, M10K_X30_Y34_N0, M10K_X38_Y37_N0, M10K_X38_Y24_N0, M10K_X30_Y35_N0, M10K_X30_Y42_N0, M10K_X46_Y43_N0, M10K_X46_Y37_N0, M10K_X38_Y39_N0, M10K_X38_Y25_N0, M10K_X46_Y26_N0, M10K_X46_Y24_N0, M10K_X38_Y36_N0, M10K_X46_Y20_N0, M10K_X38_Y33_N0, M10K_X38_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 32768        ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 458752 ; 32768                       ; 14                          ; --                          ; --                          ; 458752              ; 56          ; 0          ; NCO_IQ_nco_iq_cos.hex     ; M10K_X51_Y37_N0, M10K_X46_Y25_N0, M10K_X51_Y36_N0, M10K_X38_Y23_N0, M10K_X38_Y40_N0, M10K_X30_Y40_N0, M10K_X46_Y36_N0, M10K_X38_Y38_N0, M10K_X51_Y16_N0, M10K_X38_Y14_N0, M10K_X46_Y6_N0, M10K_X38_Y12_N0, M10K_X46_Y39_N0, M10K_X38_Y41_N0, M10K_X46_Y35_N0, M10K_X38_Y43_N0, M10K_X30_Y29_N0, M10K_X46_Y33_N0, M10K_X38_Y29_N0, M10K_X30_Y37_N0, M10K_X51_Y24_N0, M10K_X46_Y22_N0, M10K_X51_Y23_N0, M10K_X46_Y19_N0, M10K_X46_Y29_N0, M10K_X46_Y31_N0, M10K_X51_Y25_N0, M10K_X30_Y41_N0, M10K_X46_Y10_N0, M10K_X46_Y12_N0, M10K_X51_Y10_N0, M10K_X46_Y4_N0, M10K_X38_Y27_N0, M10K_X51_Y27_N0, M10K_X46_Y32_N0, M10K_X51_Y39_N0, M10K_X30_Y10_N0, M10K_X51_Y5_N0, M10K_X38_Y2_N0, M10K_X51_Y2_N0, M10K_X51_Y29_N0, M10K_X46_Y30_N0, M10K_X30_Y30_N0, M10K_X51_Y33_N0, M10K_X38_Y42_N0, M10K_X38_Y31_N0, M10K_X46_Y40_N0, M10K_X51_Y31_N0, M10K_X38_Y22_N0, M10K_X46_Y5_N0, M10K_X51_Y18_N0, M10K_X38_Y21_N0, M10K_X46_Y3_N0, M10K_X46_Y21_N0, M10K_X51_Y22_N0, M10K_X38_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 32                          ; 19                          ; 32                          ; 19                          ; 608                 ; 1           ; 0          ; None                      ; M10K_X11_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0          ; None                      ; M10K_X11_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pi84:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 2048         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 2048                        ; 64                          ; 131072              ; 13          ; 0          ; None                      ; M10K_X11_Y3_N0, M10K_X11_Y1_N0, M10K_X11_Y2_N0, M10K_X3_Y2_N0, M10K_X3_Y4_N0, M10K_X3_Y1_N0, M10K_X3_Y3_N0, M10K_X3_Y7_N0, M10K_X11_Y4_N0, M10K_X3_Y6_N0, M10K_X11_Y6_N0, M10K_X3_Y5_N0, M10K_X11_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 17          ;
; Independent 18x18 plus 36         ; 22          ;
; Sum of two 18x18                  ; 14          ;
; Independent 27x27                 ; 2           ;
; Total number of DSP blocks        ; 55          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 16          ;
; Fixed Point Unsigned Multiplier   ; 20          ;
; Fixed Point Mixed Sign Multiplier ; 41          ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                     ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Hciccomp_v1:inst21|Mult4~mac             ; Two Independent 18x18     ; DSP_X15_Y23_N0 ; Mixed               ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult1~mult_hlmac        ; Independent 18x18 plus 36 ; DSP_X15_Y15_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult0~mult_hlmac        ; Independent 18x18 plus 36 ; DSP_X8_Y15_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult1~320               ; Independent 27x27         ; DSP_X15_Y17_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult0~320               ; Independent 27x27         ; DSP_X8_Y17_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add17~8               ; Sum of two 18x18          ; DSP_X15_Y25_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add16~8               ; Sum of two 18x18          ; DSP_X15_Y27_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add15~8               ; Sum of two 18x18          ; DSP_X8_Y27_N0  ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add14~8               ; Sum of two 18x18          ; DSP_X8_Y29_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Mult11~mac            ; Two Independent 18x18     ; DSP_X8_Y31_N0  ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add12~8               ; Sum of two 18x18          ; DSP_X8_Y33_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add11~8               ; Sum of two 18x18          ; DSP_X15_Y35_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add10~8               ; Sum of two 18x18          ; DSP_X15_Y37_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add9~8                ; Sum of two 18x18          ; DSP_X15_Y31_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add8~8                ; Sum of two 18x18          ; DSP_X15_Y33_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add7~8                ; Sum of two 18x18          ; DSP_X15_Y39_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add6~8                ; Sum of two 18x18          ; DSP_X15_Y41_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add5~8                ; Sum of two 18x18          ; DSP_X8_Y35_N0  ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Mult24~mac            ; Two Independent 18x18     ; DSP_X8_Y37_N0  ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add3~8                ; Sum of two 18x18          ; DSP_X8_Y39_N0  ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Hciccomp_v1:inst21|Add2~8                ; Sum of two 18x18          ; DSP_X8_Y41_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult8~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y39_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult9~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult8~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y11_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult9~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y13_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult9~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y35_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult9~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y13_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult6~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y41_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult7~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y37_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult4~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y17_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult5~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X15_Y29_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X15_Y19_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X15_Y21_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y21_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y23_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult6~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y11_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult7~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y9_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult4~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y7_N0   ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult5~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y9_N0   ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X15_Y1_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y5_N0   ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y3_N0   ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X8_Y1_N0   ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mul_FM_IQ:inst5|Mult1~8                  ; Two Independent 18x18     ; DSP_X33_Y19_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult6~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y31_N0 ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult7~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y33_N0 ; Unsigned            ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult4~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y29_N0 ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult2~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y27_N0 ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst6|Mult0~mult_llmac ; Two Independent 18x18     ; DSP_X33_Y25_N0 ; Unsigned            ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; Mul_FM_IQ:inst5|Mult0~8                  ; Two Independent 18x18     ; DSP_X33_Y15_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult6~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y9_N0  ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult7~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y11_N0 ; Unsigned            ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult4~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y7_N0  ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult2~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y5_N0  ; Unsigned            ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LowPassFilter_FIR:inst7|Mult0~mult_llmac ; Two Independent 18x18     ; DSP_X15_Y3_N0  ; Unsigned            ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 11,128 / 140,056 ( 8 % )  ;
; C12 interconnects            ; 226 / 6,048 ( 4 % )       ;
; C2 interconnects             ; 4,408 / 54,648 ( 8 % )    ;
; C4 interconnects             ; 2,858 / 25,920 ( 11 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,032 / 140,056 ( < 1 % ) ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 1,190 / 36,960 ( 3 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 208 / 5,984 ( 3 % )       ;
; R14/C12 interconnect drivers ; 368 / 9,504 ( 4 % )       ;
; R3 interconnects             ; 5,162 / 60,192 ( 9 % )    ;
; R6 interconnects             ; 7,658 / 127,072 ( 6 % )   ;
; Spine clocks                 ; 13 / 120 ( 11 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 2            ; 0            ; 2            ; 0            ; 0            ; 6         ; 2            ; 0            ; 6         ; 6         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 6            ; 4            ; 6            ; 6            ; 0         ; 4            ; 6            ; 0         ; 0         ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; rst                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 484.4             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 12.9              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.115             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.102             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.092             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.078             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.077             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.057             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.056             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pi84:auto_generated|ram_block1a4~portb_address_reg0                                                                                                                           ; 1.052             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.042             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 1.040             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.037             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]  ; 1.034             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.028             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.005             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 1.003             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 1.001             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.992             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.966             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.965             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 0.961             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.960             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                     ; 0.960             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                     ; 0.959             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.959             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.955             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.955             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.953             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.951             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                         ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.947             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                     ; 0.947             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                ; 0.946             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.945             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.944             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]  ; 0.934             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 0.910             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 0.910             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 0.910             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                     ; 0.897             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.886             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[6]                                                                                                                                                                                                                 ; 0.845             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[2]                                                                                                                                                                                                                 ; 0.845             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[10]                                                                                                                                                                                                                ; 0.836             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[8]                                                                                                                                                                                                                 ; 0.836             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[4]                                                                                                                                                                                                                 ; 0.836             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[12]                                                                                                                                                                                                                ; 0.836             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]  ; 0.831             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[9]                                                                                                                                                                                                                 ; 0.829             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[7]                                                                                                                                                                                                                 ; 0.829             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[3]                                                                                                                                                                                                                 ; 0.829             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[1]                                                                                                                                                                                                                 ; 0.829             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                             ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[11]                                                                                                                                                                                                                ; 0.826             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                              ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[5]                                                                                                                                                                                                                 ; 0.826             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                           ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.820             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[97]                                                                   ; 0.817             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                   ; 0.816             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                                                                   ; 0.809             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                                                                   ; 0.808             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                                                                   ; 0.808             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]       ; 0.807             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                 ; 0.806             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]                                                                   ; 0.804             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[91]                                                                   ; 0.802             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                                                                   ; 0.798             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                 ; 0.795             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]                                                                   ; 0.795             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[75]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                                                                   ; 0.795             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                 ; 0.794             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[134]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[133]                                                                  ; 0.793             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                                                                   ; 0.792             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[120]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                                                                  ; 0.790             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[115]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]                                                                  ; 0.790             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[112]                                                                  ; 0.790             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[112]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[111]                                                                  ; 0.790             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                                                                   ; 0.789             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                      ; 0.788             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[99]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                                                                   ; 0.786             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                                                   ; 0.785             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]                                                                      ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[109]                                                                  ; 0.783             ;
; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                                                                       ; sld_signaltap:after_20fifo_202|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                                                                   ; 0.783             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "FM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): PLL:inst15|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 161 fanout uses global clock CLKCTRL_G2
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): Clock_Divider:inst14|tmp~CLKENA0 with 3078 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk~inputCLKENA0 with 2532 fanout uses global clock CLKCTRL_G5
    Info (11162): rst~inputCLKENA0 with 4188 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver rst~inputCLKENA0, placed at CLKCTRL_G4
        Info (179012): Refclk input I/O pad rst is placed onto PIN_U7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_n7u1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'NCO_TEST/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_150/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_2/synthesis/submodules/fifo_decimation_2_fifo_decimation_2.sdc'
Info (332104): Reading SDC File: 'fifo_decimation/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation/synthesis/submodules/fifo_decimation_fifo_decimation.sdc'
Info (332104): Reading SDC File: 'NCO_IQ/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_Data/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_FM/synthesis/submodules/altera_reset_controller.sdc'
Warning (332060): Node: Clock_Divider:inst14|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Hciccomp_v1:inst21|sumdelay_pipeline5[0][0] is being clocked by Clock_Divider:inst14|tmp
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Clock_Divider:inst14|tmp is being clocked by clk
Warning (332060): Node: Clock_Divider_10:inst10|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NCO_150:inst1|NCO_150_NCO_150:nco_150|asj_nco_mob_rw:ux122|data_out[0] is being clocked by Clock_Divider_10:inst10|tmp
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst15|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1756 registers into blocks of type DSP block
    Extra Info (176220): Created 258 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 7.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Info (144001): Generated suppressed messages file C:/Users/Elia Yfrach/Desktop/Project/FM/output_files/FM.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 6611 megabytes
    Info: Processing ended: Wed Aug 24 14:52:59 2022
    Info: Elapsed time: 00:01:37
    Info: Total CPU time (on all processors): 00:04:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Elia Yfrach/Desktop/Project/FM/output_files/FM.fit.smsg.


