+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; nios2_sdram|rst_controller_004|alt_rst_req_sync_uq1                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_004|alt_rst_sync_uq1                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_004                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_003                                                                                                                      ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_002|alt_rst_req_sync_uq1                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_002|alt_rst_sync_uq1                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_002                                                                                                                      ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller_001                                                                                                                      ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller|alt_rst_req_sync_uq1                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller|alt_rst_sync_uq1                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rst_controller                                                                                                                          ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|irq_mapper_001                                                                                                                          ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|irq_mapper                                                                                                                              ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_3|vga_subsystem_pixel_dma_slave_translator                                                                              ; 87    ; 6              ; 2            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_3|pixel_dma_addr_translation_master_translator                                                                          ; 86    ; 15             ; 0            ; 15             ; 80     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_3                                                                                                                       ; 75    ; 0              ; 1            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_019|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_019                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_018|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_018                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_017|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_017                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_016|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_016                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_015|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_015                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_014|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_014                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_013|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_013                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_012|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_012                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_011|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_011                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_010|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_010                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_009|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_009                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_008|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_008                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_007|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_007                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_006|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_006                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_005|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_005                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_004|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_004                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_003|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_003                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_002                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter_001                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|avalon_st_adapter                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux_001|arb|adder                                                                                                 ; 80    ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux_001|arb                                                                                                       ; 24    ; 0              ; 4            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux_001                                                                                                           ; 2863  ; 0              ; 0            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux|arb|adder                                                                                                     ; 80    ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux|arb                                                                                                           ; 24    ; 0              ; 4            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_mux                                                                                                               ; 2863  ; 0              ; 0            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_019                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_018                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_017                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_016                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_015                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_014                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_013                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_012                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_011                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_010                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_009                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_008                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_007                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_006                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_005                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_004                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_003                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_002                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux_001                                                                                                         ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rsp_demux                                                                                                             ; 147   ; 4              ; 2            ; 4              ; 287    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_019|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_019|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_019                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_018|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_018|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_018                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_017|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_017|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_017                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_016|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_016|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_016                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_015|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_015|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_015                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_014|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_014|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_014                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_013|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_013|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_013                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_012|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_012|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_012                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_011|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_011|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_011                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_010|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_010|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_010                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_009|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_009|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_009                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_008|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_008|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_008                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_007|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_007|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_007                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_006|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_006|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_006                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_005|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_005|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_005                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_004|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_004|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_004                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_003|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_003|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_003                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_002|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_002|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_002                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_001|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_001|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux_001                                                                                                           ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux|arb|adder                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux|arb                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_mux                                                                                                               ; 289   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_demux_001                                                                                                         ; 184   ; 400            ; 2            ; 400            ; 2861   ; 400             ; 400           ; 400             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|cmd_demux                                                                                                             ; 184   ; 400            ; 2            ; 400            ; 2861   ; 400             ; 400           ; 400             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_burst_adapter                                                                        ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                      ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                      ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                        ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                              ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_burst_adapter                                                                                             ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                  ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                  ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                    ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                          ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_burst_adapter                                                                                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                    ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                    ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                      ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                            ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_burst_adapter                                                                                           ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                   ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                   ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                     ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                           ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_burst_adapter                                                                                          ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                              ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment              ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                      ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_burst_adapter                                                                                     ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                             ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment             ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size               ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                     ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_burst_adapter                                                                                    ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                             ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment             ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size               ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                     ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_burst_adapter                                                                                    ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                            ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                            ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                              ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                    ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_burst_adapter                                                                                                   ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract              ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                       ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                              ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment              ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                      ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_burst_adapter                                                                                     ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                     ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                     ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                       ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                             ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_burst_adapter                                                                                            ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                  ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                        ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_burst_adapter                                                                                       ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_burst_adapter                                                                                        ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                  ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                  ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                    ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                          ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_burst_adapter                                                                                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_burst_adapter                                                                                        ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                      ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                               ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                      ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                      ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                        ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                              ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_burst_adapter                                                                                             ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                            ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                            ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                              ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                    ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_burst_adapter                                                                                                   ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                         ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment         ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size           ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                 ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_burst_adapter                                                                                ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract          ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                   ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                          ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment          ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size            ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                  ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_burst_adapter                                                                                 ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_burst_adapter                                                                        ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hps_0_h2f_lw_axi_master_rd_limiter                                                                                    ; 290   ; 0              ; 0            ; 0              ; 307    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hps_0_h2f_lw_axi_master_wr_limiter                                                                                    ; 290   ; 0              ; 0            ; 0              ; 307    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_021|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_021                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_020|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_020                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_019|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_019                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_018|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_018                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_017|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_017                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_016|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_016                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_015|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_015                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_014|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_014                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_013|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_013                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_012|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_012                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_011|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_011                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_010|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_010                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_009|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_009                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_008|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_008                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_007|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_007                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_006|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_006                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_005|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_005                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_004|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_004                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_003|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_003                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_002|the_default_decode                                                                                         ; 0     ; 40             ; 0            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_002                                                                                                            ; 126   ; 0              ; 2            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_001|the_default_decode                                                                                         ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router_001                                                                                                            ; 126   ; 0              ; 7            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router|the_default_decode                                                                                             ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|router                                                                                                                ; 126   ; 0              ; 7            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_agent_rsp_fifo                                                                       ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_agent|uncompressor                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_agent                                                                                ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_agent_rdata_fifo                                                                                          ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_agent_rsp_fifo                                                                                            ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_agent|uncompressor                                                                                        ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_agent                                                                                                     ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_agent_rdata_fifo                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_agent_rsp_fifo                                                                                        ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_agent|uncompressor                                                                                    ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_agent                                                                                                 ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_agent_rdata_fifo                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_agent_rsp_fifo                                                                                          ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_agent|uncompressor                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_agent                                                                                                   ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_agent_rdata_fifo                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_agent_rsp_fifo                                                                                         ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_agent|uncompressor                                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_agent                                                                                                  ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_agent_rdata_fifo                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_agent_rsp_fifo                                                                                    ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_agent|uncompressor                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_agent                                                                                             ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_agent_rdata_fifo                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_agent_rsp_fifo                                                                                   ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_agent|uncompressor                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_agent                                                                                            ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_agent_rdata_fifo                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_agent_rsp_fifo                                                                                   ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_agent|uncompressor                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_agent                                                                                            ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_agent_rdata_fifo                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_agent_rsp_fifo                                                                                                  ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_agent|uncompressor                                                                                              ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_agent                                                                                                           ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_agent_rdata_fifo                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_agent_rsp_fifo                                                                                    ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_agent|uncompressor                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_agent                                                                                             ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_agent_rdata_fifo                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_agent_rsp_fifo                                                                                           ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_agent|uncompressor                                                                                       ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_agent                                                                                                    ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_agent_rdata_fifo                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_agent_rsp_fifo                                                                                      ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_agent|uncompressor                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_agent                                                                                               ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_agent_rdata_fifo                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_agent_rsp_fifo                                                                                       ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_agent|uncompressor                                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_agent                                                                                                ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_agent_rdata_fifo                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_agent_rsp_fifo                                                                                        ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_agent|uncompressor                                                                                    ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_agent                                                                                                 ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_agent_rdata_fifo                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_agent_rsp_fifo                                                                                       ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_agent|uncompressor                                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_agent                                                                                                ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_agent_rdata_fifo                                                                                          ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_agent_rsp_fifo                                                                                            ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_agent|uncompressor                                                                                        ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_agent                                                                                                     ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_agent_rdata_fifo                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_agent_rsp_fifo                                                                                                  ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_agent|uncompressor                                                                                              ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_agent                                                                                                           ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_agent_rdata_fifo                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_agent_rsp_fifo                                                                               ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_agent|uncompressor                                                                           ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_agent                                                                                        ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_agent_rdata_fifo                                                                              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_agent_rsp_fifo                                                                                ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_agent|uncompressor                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_agent                                                                                         ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_agent_rsp_fifo                                                                       ; 166   ; 39             ; 0            ; 39             ; 125    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_agent|uncompressor                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_agent                                                                                ; 345   ; 39             ; 57           ; 39             ; 349    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                   ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hps_0_h2f_lw_axi_master_agent                                                                                         ; 465   ; 99             ; 235          ; 99             ; 314    ; 99              ; 99            ; 99              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|pixel_dma_addr_translation_slave_translator                                                                           ; 104   ; 5              ; 19           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|hw_reset_s1_translator                                                                                                ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|power_unlock_s1_translator                                                                                            ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|module_csr_s1_translator                                                                                              ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|finish_fdtd_s1_translator                                                                                             ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|iteration_number_s1_translator                                                                                        ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|electrode_voltage_s1_translator                                                                                       ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|thermocouples_sel_s1_translator                                                                                       ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sp_s1_translator                                                                                                      ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|command_from_hps_s1_translator                                                                                        ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|rf_on_off_s1_translator                                                                                               ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature2_s1_translator                                                                                          ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_reversed_s1_translator                                                                                           ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_pw_forward_s1_translator                                                                                            ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|o_temperature_s1_translator                                                                                           ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|number32_s1_translator                                                                                                ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|sw_s1_translator                                                                                                      ; 104   ; 6              ; 22           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_fpga_to_hps_out_csr_translator                                                                                   ; 104   ; 6              ; 18           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|fifo_hps_to_fpga_in_csr_translator                                                                                    ; 104   ; 6              ; 18           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2|vga_subsystem_char_control_slave_translator                                                                           ; 104   ; 6              ; 20           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_2                                                                                                                       ; 801   ; 0              ; 1            ; 0              ; 524    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                 ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_005                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                 ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_004                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                 ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_003                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_002                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter_001                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                     ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|avalon_st_adapter                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                              ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                                           ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                              ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                                           ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                              ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                                           ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                              ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                                           ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                    ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                                                 ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                    ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                                                 ; 128   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                        ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                                     ; 146   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                        ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                                     ; 146   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                         ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                                      ; 146   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                         ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                                      ; 146   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_hps_0_h2f_axi_master_rd_rsp_width_adapter|uncompressor                             ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_hps_0_h2f_axi_master_rd_rsp_width_adapter                                          ; 119   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_hps_0_h2f_axi_master_wr_rsp_width_adapter|uncompressor                             ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_hps_0_h2f_axi_master_wr_rsp_width_adapter                                          ; 119   ; 3              ; 0            ; 3              ; 249    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_onchip_ram2_s2_cmd_width_adapter|check_and_align_address_to_size                           ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_onchip_ram2_s2_cmd_width_adapter                                                           ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_onchip_ram1_s2_cmd_width_adapter|check_and_align_address_to_size                           ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_onchip_ram1_s2_cmd_width_adapter                                                           ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_sdram_s1_cmd_width_adapter|check_and_align_address_to_size                                 ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_sdram_s1_cmd_width_adapter                                                                 ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_fifo_fpga_to_hps_out_cmd_width_adapter|check_and_align_address_to_size                     ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_fifo_fpga_to_hps_out_cmd_width_adapter                                                     ; 254   ; 3              ; 4            ; 3              ; 141    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_fifo_hps_to_fpga_in_cmd_width_adapter|check_and_align_address_to_size                      ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_fifo_hps_to_fpga_in_cmd_width_adapter                                                      ; 254   ; 3              ; 4            ; 3              ; 141    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_vga_subsystem_char_buffer_slave_cmd_width_adapter|check_and_align_address_to_size          ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_to_vga_subsystem_char_buffer_slave_cmd_width_adapter                                          ; 254   ; 3              ; 4            ; 3              ; 114    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_onchip_ram2_s2_cmd_width_adapter|check_and_align_address_to_size                           ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_onchip_ram2_s2_cmd_width_adapter                                                           ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_onchip_ram1_s2_cmd_width_adapter|check_and_align_address_to_size                           ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_onchip_ram1_s2_cmd_width_adapter                                                           ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_sdram_s1_cmd_width_adapter|check_and_align_address_to_size                                 ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_sdram_s1_cmd_width_adapter                                                                 ; 254   ; 3              ; 4            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_fifo_fpga_to_hps_out_cmd_width_adapter|check_and_align_address_to_size                     ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_fifo_fpga_to_hps_out_cmd_width_adapter                                                     ; 254   ; 3              ; 4            ; 3              ; 141    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_fifo_hps_to_fpga_in_cmd_width_adapter|check_and_align_address_to_size                      ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_fifo_hps_to_fpga_in_cmd_width_adapter                                                      ; 254   ; 3              ; 4            ; 3              ; 141    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_vga_subsystem_char_buffer_slave_cmd_width_adapter|check_and_align_address_to_size          ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_to_vga_subsystem_char_buffer_slave_cmd_width_adapter                                          ; 254   ; 3              ; 4            ; 3              ; 114    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux_002                                                                                                           ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                 ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux_001|arb                                                                                                       ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux_001                                                                                                           ; 1491  ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux|arb|adder                                                                                                     ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux|arb                                                                                                           ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_mux                                                                                                               ; 1491  ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux_005                                                                                                         ; 126   ; 4              ; 2            ; 4              ; 245    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux_004                                                                                                         ; 126   ; 4              ; 2            ; 4              ; 245    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux_003                                                                                                         ; 127   ; 9              ; 2            ; 9              ; 367    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux_002                                                                                                         ; 144   ; 4              ; 2            ; 4              ; 281    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux_001                                                                                                         ; 144   ; 4              ; 2            ; 4              ; 281    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|rsp_demux                                                                                                             ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_005|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_005|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_005                                                                                                           ; 247   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_004|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_004|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_004                                                                                                           ; 247   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_003|arb|adder                                                                                                 ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_003|arb                                                                                                       ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_003                                                                                                           ; 369   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_002|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_002|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_002                                                                                                           ; 283   ; 0              ; 0            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_001|arb|adder                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_001|arb                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux_001                                                                                                           ; 283   ; 0              ; 0            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux|arb|adder                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux|arb                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_mux                                                                                                               ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_demux_002                                                                                                         ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_demux_001                                                                                                         ; 261   ; 36             ; 2            ; 36             ; 1489   ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|cmd_demux                                                                                                             ; 261   ; 36             ; 2            ; 36             ; 1489   ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                   ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                     ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                           ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_burst_adapter                                                                                          ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                   ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                     ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                           ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_burst_adapter                                                                                          ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                         ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                           ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                 ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_burst_adapter                                                                                                ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract             ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                      ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                             ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment             ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size               ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                     ; 143   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_burst_adapter                                                                                    ; 143   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                              ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                      ; 143   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_burst_adapter                                                                                     ; 143   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                  ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size    ; 40    ; 5              ; 3            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                          ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter                                                                         ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_rd_limiter                                                                                       ; 500   ; 0              ; 0            ; 0              ; 503    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_wr_limiter                                                                                       ; 500   ; 0              ; 0            ; 0              ; 503    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_008|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_008                                                                                                            ; 119   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_007|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_007                                                                                                            ; 119   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_006|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_006                                                                                                            ; 119   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_005|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_005                                                                                                            ; 137   ; 0              ; 2            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_004|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_004                                                                                                            ; 137   ; 0              ; 2            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_003|the_default_decode                                                                                         ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_003                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_002|the_default_decode                                                                                         ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_002                                                                                                            ; 119   ; 9              ; 5            ; 9              ; 123    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_001|the_default_decode                                                                                         ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router_001                                                                                                            ; 245   ; 0              ; 5            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router|the_default_decode                                                                                             ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|router                                                                                                                ; 245   ; 0              ; 5            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_agent_rdata_fifo                                                                                       ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_agent_rsp_fifo                                                                                         ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_agent|uncompressor                                                                                     ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_agent                                                                                                  ; 285   ; 22             ; 27           ; 22             ; 311    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_agent_rdata_fifo                                                                                       ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_agent_rsp_fifo                                                                                         ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_agent|uncompressor                                                                                     ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_agent                                                                                                  ; 285   ; 22             ; 27           ; 22             ; 311    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_agent_rdata_fifo                                                                                             ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_agent_rsp_fifo                                                                                               ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_agent|uncompressor                                                                                           ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_agent                                                                                                        ; 285   ; 22             ; 27           ; 22             ; 311    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_agent_rdata_fifo                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_agent_rsp_fifo                                                                                   ; 177   ; 39             ; 0            ; 39             ; 136    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_agent|uncompressor                                                                               ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_agent                                                                                            ; 353   ; 39             ; 43           ; 39             ; 382    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_agent_rdata_fifo                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_agent_rsp_fifo                                                                                    ; 177   ; 39             ; 0            ; 39             ; 136    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_agent|uncompressor                                                                                ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_agent                                                                                             ; 353   ; 39             ; 43           ; 39             ; 382    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent_rdata_fifo                                                                      ; 55    ; 41             ; 0            ; 41             ; 12     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent_rsp_fifo                                                                        ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent|uncompressor                                                                    ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent                                                                                 ; 251   ; 13             ; 19           ; 13             ; 275    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_pixel_dma_master_agent                                                                                  ; 181   ; 60             ; 104          ; 60             ; 135    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_agent|align_address_to_size                                                                      ; 51    ; 2              ; 1            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|hps_0_h2f_axi_master_agent                                                                                            ; 801   ; 203            ; 349          ; 203            ; 648    ; 203             ; 203           ; 203             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram2_s2_translator                                                                                             ; 80    ; 7              ; 25           ; 7              ; 46     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|onchip_ram1_s2_translator                                                                                             ; 80    ; 7              ; 25           ; 7              ; 46     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|sdram_s1_translator                                                                                                   ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_fpga_to_hps_out_translator                                                                                       ; 115   ; 6              ; 31           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|fifo_hps_to_fpga_in_translator                                                                                        ; 115   ; 38             ; 31           ; 38             ; 67     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_char_buffer_slave_translator                                                                            ; 62    ; 5              ; 19           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1|vga_subsystem_pixel_dma_master_translator                                                                             ; 82    ; 31             ; 2            ; 31             ; 74     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_1                                                                                                                       ; 411   ; 0              ; 1            ; 0              ; 341    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|avalon_st_adapter                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_rsp_width_adapter                                                                               ; 85    ; 3              ; 2            ; 3              ; 62     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_cmd_width_adapter|uncompressor                                                                  ; 19    ; 4              ; 0            ; 4              ; 12     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_cmd_width_adapter                                                                               ; 67    ; 10             ; 0            ; 10             ; 80     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|rsp_mux                                                                                                               ; 64    ; 0              ; 2            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|rsp_demux                                                                                                             ; 64    ; 1              ; 2            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|cmd_mux                                                                                                               ; 64    ; 0              ; 2            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|cmd_demux                                                                                                             ; 64    ; 1              ; 2            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|router_001|the_default_decode                                                                                         ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|router_001                                                                                                            ; 81    ; 0              ; 2            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|router|the_default_decode                                                                                             ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|router                                                                                                                ; 63    ; 2              ; 3            ; 2              ; 62     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_agent_rsp_fifo                                                                                  ; 121   ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_agent|uncompressor                                                                              ; 19    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_agent                                                                                           ; 236   ; 39             ; 38           ; 39             ; 243    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|bridge_fpga_tempadc_avalon_master_agent                                                                               ; 93    ; 31             ; 43           ; 31             ; 79     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|temperature_adc_slave_translator                                                                                      ; 72    ; 22             ; 23           ; 22             ; 54     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0|bridge_fpga_tempadc_avalon_master_translator                                                                          ; 55    ; 12             ; 0            ; 12             ; 46     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|mm_interconnect_0                                                                                                                       ; 43    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|thermocouples_sel                                                                                                                       ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                       ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                      ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                    ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                              ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                    ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                              ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                             ; 39    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                            ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                            ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst|dcfifo_component|auto_generated                                                                      ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_data_fifo_inst                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc|adc_ltc2308_inst                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|temperature_adc                                                                                                                         ; 24    ; 0              ; 4            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|sdram|the_nios2_sdram_input_efifo_module                                                                                                ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|sdram                                                                                                                                   ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|rf_on_off                                                                                                                               ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|power_unlock                                                                                                                            ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|pll_adc                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|onchip_ram2|the_altsyncram|auto_generated                                                                                               ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|onchip_ram2                                                                                                                             ; 63    ; 1              ; 2            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|onchip_ram1|the_altsyncram|auto_generated                                                                                               ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|onchip_ram1                                                                                                                             ; 63    ; 1              ; 2            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|module_csr                                                                                                                              ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|iteration_number                                                                                                                        ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                   ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                         ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                         ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                         ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                         ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                         ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                         ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                         ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                         ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                      ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                          ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                         ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                      ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                         ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                   ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                  ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                           ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                   ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                  ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border|hps_sdram_inst                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io|border                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|hps_io                                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 68    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0|fpga_interfaces                                                                                                                   ; 507   ; 0              ; 0            ; 0              ; 529    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hps_0                                                                                                                                   ; 307   ; 0              ; 0            ; 0              ; 485    ; 0               ; 0             ; 0               ; 68    ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|finish_fdtd                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrfull_eq_comp                                      ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrempty_eq_comp                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdfull_eq_comp                                      ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdempty_eq_comp                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe16                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_bwp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_brp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe13                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_bwp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_brp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|fifo_ram                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated                                                     ; 37    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls|the_dcfifo                                                                                    ; 37    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga|the_dcfifo_with_controls                                                                                               ; 112   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_hps_to_fpga                                                                                                                        ; 112   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrfull_eq_comp                                      ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrempty_eq_comp                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdfull_eq_comp                                      ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdempty_eq_comp                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe16                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_bwp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_brp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe13                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_bwp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_brp                                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|fifo_ram                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g_gray2bin                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated                                                     ; 37    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls|the_dcfifo                                                                                    ; 37    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps|the_dcfifo_with_controls                                                                                               ; 112   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|fifo_fpga_to_hps                                                                                                                        ; 112   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|electrode_voltage                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|command_from_hps                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|clocks|reset_from_locked                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|clocks|sys_pll                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|clocks                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|bridge_fpga_tempadc                                                                                                                     ; 44    ; 0              ; 2            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller_001|alt_rst_req_sync_uq1                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller_001|alt_rst_sync_uq1                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller_001                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller|alt_rst_req_sync_uq1                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller|alt_rst_sync_uq1                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|rst_controller                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_vga_controller_0|VGA_Timing                                                                                         ; 30    ; 0              ; 1            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_vga_controller_0                                                                                                    ; 35    ; 0              ; 7            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|wr_ptr                                                                 ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|usedw_counter                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|rd_ptr_msb                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|three_comparison                                                       ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|almost_full_comparer                                                   ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo|FIFOram                                                                ; 34    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated|dpfifo                                                                        ; 22    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma|Image_Buffer|auto_generated                                                                               ; 22    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_pixel_dma                                                                                                           ; 61    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb_mux                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb_mux                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_msb_mux                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_lsb_mux                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_msb                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_lsb                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_msb                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_lsb                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_msb                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_lsb                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp|dffpipe16                                                          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp                                                                    ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|ws_bwp                                                                     ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|ws_brp                                                                     ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rs_dgwp|dffpipe12                                                          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rs_dgwp                                                                    ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|fifo_ram                                                                   ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrptr_g1p                                                                  ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|rdptr_g1p                                                                  ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp_gray2bin                                                           ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated|wrptr_g_gray2bin                                                           ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo|Data_FIFO|auto_generated                                                                            ; 36    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_dual_clock_fifo                                                                                                     ; 38    ; 0              ; 2            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_character_buffer_with_dma_0|Character_Rom|character_data_rom|auto_generated                                         ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_character_buffer_with_dma_0|Character_Rom                                                                           ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_character_buffer_with_dma_0|Char_Buffer_Memory|auto_generated                                                       ; 47    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_character_buffer_with_dma_0                                                                                         ; 68    ; 1              ; 1            ; 1              ; 84     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|b_times_one_minus_alpha|auto_generated                                                ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|g_times_one_minus_alpha|auto_generated                                                ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|r_times_one_minus_alpha|auto_generated                                                ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|b_times_alpha|auto_generated                                                          ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|g_times_alpha|auto_generated                                                          ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender|r_times_alpha|auto_generated                                                          ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0|alpha_blender                                                                                       ; 70    ; 0              ; 7            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|video_alpha_blender_0                                                                                                     ; 79    ; 0              ; 2            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_rgb_resampler                                                                                                   ; 22    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb_mux                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb_mux                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_msb_mux                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_lsb_mux                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb                                                                ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb                                                                ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_msb                                                               ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_lsb                                                               ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_msb                                                               ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_lsb                                                               ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_msb                                                              ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_lsb                                                              ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp|dffpipe9                                                                  ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp                                                                           ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_bwp                                                                            ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_brp                                                                            ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rs_dgwp|dffpipe6                                                                  ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rs_dgwp                                                                           ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|fifo_ram                                                                          ; 36    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrptr_g1p                                                                         ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdptr_g1p                                                                         ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp_gray2bin                                                                  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrptr_g_gray2bin                                                                  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated                                                                                   ; 22    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pixel_fifo                                                                                                            ; 24    ; 0              ; 2            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pll|reset_from_locked                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pll|video_pll                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem|vga_pll                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|vga_subsystem                                                                                                                           ; 127   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|sw                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|sp                                                                                                                                      ; 38    ; 12             ; 12           ; 12             ; 52     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|pixel_dma_addr_translation                                                                                                              ; 75    ; 0              ; 2            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|o_temperature2                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|o_temperature                                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|o_pw_reversed                                                                                                                           ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|o_pw_forward                                                                                                                            ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|number32                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram|hw_reset                                                                                                                                ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_sdram                                                                                                                                         ; 281   ; 51             ; 0            ; 51             ; 366    ; 51              ; 51            ; 51              ; 84    ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[12].pe_last|mux1                                                                                                                           ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[12].pe_last|mem_boundary_condition                                                                                                         ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[12].pe_last                                                                                                                                ; 119   ; 32             ; 1            ; 32             ; 27     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|mux1                                                                                                                                ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|add6                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|add5                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|mul3                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|mul2                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|mul1                                                                                                                             ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|add3                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|add2                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|add1                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce|mul0                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|ce                                                                                                                                  ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe|mem_voltage_value                                                                                                                   ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[11].pe                                                                                                                                     ; 173   ; 59             ; 0            ; 59             ; 68     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|mux1                                                                                                                                ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|add6                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|add5                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|mul3                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|mul2                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|mul1                                                                                                                             ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|add3                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|add2                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|add1                                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce|mul0                                                                                                                             ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|ce                                                                                                                                  ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe|mem_voltage_value                                                                                                                   ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[10].pe                                                                                                                                     ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[9].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[8].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[7].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[6].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[5].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[4].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[3].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[2].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 34     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|mux1                                                                                                                                 ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|add6                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|add5                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|mul3                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|mul2                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|mul1                                                                                                                              ; 54    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|add3                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|add2                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|add1                                                                                                                              ; 55    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce|mul0                                                                                                                              ; 54    ; 27             ; 1            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|ce                                                                                                                                   ; 137   ; 0              ; 1            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe|mem_voltage_value                                                                                                                    ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[1].pe                                                                                                                                      ; 173   ; 59             ; 0            ; 59             ; 70     ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[0].pe_first|mux1                                                                                                                           ; 55    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[0].pe_first|mem_boundary_condition                                                                                                         ; 43    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_inst[0].pe_first                                                                                                                                ; 119   ; 32             ; 1            ; 32             ; 27     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; re_power                                                                                                                                            ; 33    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fw_power                                                                                                                                            ; 33    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; md_DAC                                                                                                                                              ; 39    ; 22             ; 2            ; 22             ; 68     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; md_feedback                                                                                                                                         ; 47    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; md_adc_temp                                                                                                                                         ; 35    ; 16             ; 0            ; 16             ; 71     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit5                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit4                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit3                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit2                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit1                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit0                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uut2                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uut                                                                                                                                                 ; 16    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
