Classic Timing Analyzer report for mac
Fri Apr 26 09:46:33 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'iclk'
  7. tsu
  8. tco
  9. th
 10. Board Trace Model Assignments
 11. Input Transition Times
 12. Slow Corner Signal Integrity Metrics
 13. Fast Corner Signal Integrity Metrics
 14. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                                                                                       ; To                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.201 ns                                       ; iFSM_state[2]                                                                              ; r_read_adress[12] ; --         ; iclk     ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.109 ns                                      ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~portb_address_reg0 ; o_port_num[1]     ; iclk       ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.227 ns                                       ; irx_d[5]                                                                                   ; r_MAC_higher[5]   ; --         ; iclk     ; 0            ;
; Clock Setup: 'iclk'          ; N/A   ; None          ; Restricted to 250.00 MHz ( period = 4.000 ns ) ; r_counter_len[5]                                                                           ; r_read_adress[12] ; iclk       ; iclk     ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                                                                            ;                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP3C5E144C7        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Nominal Core Supply Voltage                                                                          ; 1.2V               ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; On                 ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; iclk            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'iclk'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From              ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.479 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.459 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[6]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[8]       ; iclk       ; iclk     ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[9]       ; iclk       ; iclk     ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[10]      ; iclk       ; iclk     ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[11]      ; iclk       ; iclk     ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_adress[12]      ; iclk       ; iclk     ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.322 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_adress[5]       ; iclk       ; iclk     ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_adress[6]       ; iclk       ; iclk     ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[10] ; r_adress[7]       ; iclk       ; iclk     ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[8]       ; iclk       ; iclk     ; None                        ; None                      ; 3.282 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[9]       ; iclk       ; iclk     ; None                        ; None                      ; 3.282 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[10]      ; iclk       ; iclk     ; None                        ; None                      ; 3.282 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[11]      ; iclk       ; iclk     ; None                        ; None                      ; 3.282 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[3]  ; r_adress[12]      ; iclk       ; iclk     ; None                        ; None                      ; 3.282 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[8]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[0]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[1]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[2]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[3]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[4]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[5]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[6]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[4]  ; r_MAC_lower[7]    ; iclk       ; iclk     ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[0]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[1]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[2]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[3]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[4]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[5]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[6]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[7]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[8]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[9]  ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[10] ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[11] ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[12] ; iclk       ; iclk     ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[8]       ; iclk       ; iclk     ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[9]       ; iclk       ; iclk     ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[10]      ; iclk       ; iclk     ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[11]      ; iclk       ; iclk     ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[7]  ; r_adress[12]      ; iclk       ; iclk     ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[9]  ; r_read_adress[13] ; iclk       ; iclk     ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_higher[0]   ; iclk       ; iclk     ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_higher[1]   ; iclk       ; iclk     ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_higher[2]   ; iclk       ; iclk     ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; r_counter_len[5]  ; r_MAC_higher[3]   ; iclk       ; iclk     ; None                        ; None                      ; 3.165 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                   ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                      ;
+-------+--------------+------------+---------------+-------------------------------------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To                                                                                        ; To Clock ;
+-------+--------------+------------+---------------+-------------------------------------------------------------------------------------------+----------+
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A   ; None         ; 5.201 ns   ; iFSM_state[2] ; r_read_adress[12]                                                                         ; iclk     ;
; N/A   ; None         ; 5.183 ns   ; iFSM_state[2] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A   ; None         ; 5.164 ns   ; iFSM_state[2] ; r_adress[5]                                                                               ; iclk     ;
; N/A   ; None         ; 5.164 ns   ; iFSM_state[2] ; r_adress[6]                                                                               ; iclk     ;
; N/A   ; None         ; 5.164 ns   ; iFSM_state[2] ; r_adress[7]                                                                               ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A   ; None         ; 5.059 ns   ; iFSM_state[1] ; r_read_adress[12]                                                                         ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[2] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A   ; None         ; 5.041 ns   ; iFSM_state[1] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A   ; None         ; 5.022 ns   ; iFSM_state[1] ; r_adress[5]                                                                               ; iclk     ;
; N/A   ; None         ; 5.022 ns   ; iFSM_state[1] ; r_adress[6]                                                                               ; iclk     ;
; N/A   ; None         ; 5.022 ns   ; iFSM_state[1] ; r_adress[7]                                                                               ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A   ; None         ; 4.899 ns   ; iFSM_state[1] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A   ; None         ; 4.849 ns   ; iFSM_state[2] ; r_adress[8]                                                                               ; iclk     ;
; N/A   ; None         ; 4.849 ns   ; iFSM_state[2] ; r_adress[9]                                                                               ; iclk     ;
; N/A   ; None         ; 4.849 ns   ; iFSM_state[2] ; r_adress[10]                                                                              ; iclk     ;
; N/A   ; None         ; 4.849 ns   ; iFSM_state[2] ; r_adress[11]                                                                              ; iclk     ;
; N/A   ; None         ; 4.849 ns   ; iFSM_state[2] ; r_adress[12]                                                                              ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A   ; None         ; 4.791 ns   ; iFSM_state[2] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A   ; None         ; 4.775 ns   ; iFSM_state[2] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A   ; None         ; 4.709 ns   ; iFSM_state[2] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A   ; None         ; 4.707 ns   ; iFSM_state[1] ; r_adress[8]                                                                               ; iclk     ;
; N/A   ; None         ; 4.707 ns   ; iFSM_state[1] ; r_adress[9]                                                                               ; iclk     ;
; N/A   ; None         ; 4.707 ns   ; iFSM_state[1] ; r_adress[10]                                                                              ; iclk     ;
; N/A   ; None         ; 4.707 ns   ; iFSM_state[1] ; r_adress[11]                                                                              ; iclk     ;
; N/A   ; None         ; 4.707 ns   ; iFSM_state[1] ; r_adress[12]                                                                              ; iclk     ;
; N/A   ; None         ; 4.696 ns   ; iFSM_state[1] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[0]                                                                               ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[1]                                                                               ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[2]                                                                               ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[3]                                                                               ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[4]                                                                               ; iclk     ;
; N/A   ; None         ; 4.666 ns   ; iFSM_state[2] ; r_adress[13]                                                                              ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A   ; None         ; 4.649 ns   ; iFSM_state[1] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A   ; None         ; 4.643 ns   ; iFSM_state[2] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A   ; None         ; 4.630 ns   ; iFSM_state[1] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A   ; None         ; 4.586 ns   ; iFSM_state[0] ; r_read_adress[12]                                                                         ; iclk     ;
; N/A   ; None         ; 4.577 ns   ; iFSM_state[2] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A   ; None         ; 4.568 ns   ; iFSM_state[0] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A   ; None         ; 4.564 ns   ; iFSM_state[1] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A   ; None         ; 4.549 ns   ; iFSM_state[0] ; r_adress[5]                                                                               ; iclk     ;
; N/A   ; None         ; 4.549 ns   ; iFSM_state[0] ; r_adress[6]                                                                               ; iclk     ;
; N/A   ; None         ; 4.549 ns   ; iFSM_state[0] ; r_adress[7]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[0]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[1]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[2]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[3]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[4]                                                                               ; iclk     ;
; N/A   ; None         ; 4.524 ns   ; iFSM_state[1] ; r_adress[13]                                                                              ; iclk     ;
; N/A   ; None         ; 4.511 ns   ; iFSM_state[2] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A   ; None         ; 4.498 ns   ; iFSM_state[1] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A   ; None         ; 4.445 ns   ; iFSM_state[2] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A   ; None         ; 4.432 ns   ; iFSM_state[1] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A   ; None         ; 4.426 ns   ; iFSM_state[0] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A   ; None         ; 4.379 ns   ; iFSM_state[2] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A   ; None         ; 4.366 ns   ; iFSM_state[1] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A   ; None         ; 4.332 ns   ; iFSM_state[2] ; r_write_en                                                                                ; iclk     ;
; N/A   ; None         ; 4.313 ns   ; iFSM_state[2] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A   ; None         ; 4.300 ns   ; iFSM_state[1] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A   ; None         ; 4.247 ns   ; iFSM_state[2] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[0] ; r_adress[8]                                                                               ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[0] ; r_adress[9]                                                                               ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[0] ; r_adress[10]                                                                              ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[0] ; r_adress[11]                                                                              ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[0] ; r_adress[12]                                                                              ; iclk     ;
; N/A   ; None         ; 4.234 ns   ; iFSM_state[1] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A   ; None         ; 4.190 ns   ; iFSM_state[1] ; r_write_en                                                                                ; iclk     ;
; N/A   ; None         ; 4.181 ns   ; iFSM_state[2] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A   ; None         ; 4.176 ns   ; iFSM_state[0] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A   ; None         ; 4.168 ns   ; iFSM_state[1] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A   ; None         ; 4.159 ns   ; iFSM_state[0] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A   ; None         ; 4.102 ns   ; iFSM_state[1] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A   ; None         ; 4.093 ns   ; iFSM_state[0] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[0]                                                                               ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[1]                                                                               ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[2]                                                                               ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[3]                                                                               ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[4]                                                                               ; iclk     ;
; N/A   ; None         ; 4.051 ns   ; iFSM_state[0] ; r_adress[13]                                                                              ; iclk     ;
; N/A   ; None         ; 4.027 ns   ; iFSM_state[0] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A   ; None         ; 3.961 ns   ; iFSM_state[0] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A   ; None         ; 3.895 ns   ; iFSM_state[0] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A   ; None         ; 3.829 ns   ; iFSM_state[0] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A   ; None         ; 3.763 ns   ; iFSM_state[0] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A   ; None         ; 3.717 ns   ; iFSM_state[0] ; r_write_en                                                                                ; iclk     ;
; N/A   ; None         ; 3.697 ns   ; iFSM_state[0] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A   ; None         ; 3.631 ns   ; iFSM_state[0] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A   ; None         ; 3.609 ns   ; iFSM_state[2] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A   ; None         ; 3.565 ns   ; iFSM_state[0] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A   ; None         ; 3.492 ns   ; iFSM_state[1] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A   ; None         ; 3.154 ns   ; irx_d[6]      ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A   ; None         ; 3.062 ns   ; irx_d[7]      ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A   ; None         ; 2.994 ns   ; iFSM_state[0] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A   ; None         ; 2.958 ns   ; irx_d[0]      ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A   ; None         ; 2.958 ns   ; irx_d[0]      ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A   ; None         ; 2.842 ns   ; irx_d[4]      ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A   ; None         ; 2.841 ns   ; irx_d[4]      ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A   ; None         ; 2.709 ns   ; i_port_num[1] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a3~porta_datain_reg0 ; iclk     ;
; N/A   ; None         ; 2.357 ns   ; irx_d[3]      ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A   ; None         ; 2.351 ns   ; irx_d[3]      ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A   ; None         ; 2.199 ns   ; i_port_num[1] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~porta_datain_reg0 ; iclk     ;
; N/A   ; None         ; 2.198 ns   ; i_port_num[0] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a2~porta_datain_reg0 ; iclk     ;
; N/A   ; None         ; 1.884 ns   ; i_port_num[0] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a0~porta_datain_reg0 ; iclk     ;
; N/A   ; None         ; -0.034 ns  ; irx_d[1]      ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A   ; None         ; -0.035 ns  ; irx_d[1]      ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A   ; None         ; -0.039 ns  ; irx_d[2]      ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A   ; None         ; -0.041 ns  ; irx_d[2]      ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A   ; None         ; -0.058 ns  ; irx_d[5]      ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A   ; None         ; -0.059 ns  ; irx_d[5]      ; r_MAC_higher[5]                                                                           ; iclk     ;
+-------+--------------+------------+---------------+-------------------------------------------------------------------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                         ;
+-------+--------------+------------+--------------------------------------------------------------------------------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                                                       ; To            ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------------------------------------+---------------+------------+
; N/A   ; None         ; 11.109 ns  ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~portb_address_reg0 ; o_port_num[1] ; iclk       ;
; N/A   ; None         ; 11.083 ns  ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a3~portb_address_reg0 ; o_port_num[1] ; iclk       ;
; N/A   ; None         ; 10.792 ns  ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a2~portb_address_reg0 ; o_port_num[0] ; iclk       ;
; N/A   ; None         ; 10.646 ns  ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a0~portb_address_reg0 ; o_port_num[0] ; iclk       ;
; N/A   ; None         ; 7.099 ns   ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|address_reg_b[0]                ; o_port_num[0] ; iclk       ;
; N/A   ; None         ; 7.053 ns   ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|address_reg_b[0]                ; o_port_num[1] ; iclk       ;
+-------+--------------+------------+--------------------------------------------------------------------------------------------+---------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                             ;
+---------------+-------------+-----------+---------------+-------------------------------------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To                                                                                        ; To Clock ;
+---------------+-------------+-----------+---------------+-------------------------------------------------------------------------------------------+----------+
; N/A           ; None        ; 0.227 ns  ; irx_d[5]      ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A           ; None        ; 0.226 ns  ; irx_d[5]      ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A           ; None        ; 0.209 ns  ; irx_d[2]      ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A           ; None        ; 0.207 ns  ; irx_d[2]      ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A           ; None        ; 0.203 ns  ; irx_d[1]      ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A           ; None        ; 0.202 ns  ; irx_d[1]      ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A           ; None        ; -1.720 ns ; i_port_num[0] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a0~porta_datain_reg0 ; iclk     ;
; N/A           ; None        ; -2.034 ns ; i_port_num[0] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a2~porta_datain_reg0 ; iclk     ;
; N/A           ; None        ; -2.035 ns ; i_port_num[1] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~porta_datain_reg0 ; iclk     ;
; N/A           ; None        ; -2.183 ns ; irx_d[3]      ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A           ; None        ; -2.189 ns ; irx_d[3]      ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A           ; None        ; -2.545 ns ; i_port_num[1] ; altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a3~porta_datain_reg0 ; iclk     ;
; N/A           ; None        ; -2.673 ns ; irx_d[4]      ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A           ; None        ; -2.674 ns ; irx_d[4]      ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A           ; None        ; -2.787 ns ; iFSM_state[0] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A           ; None        ; -2.790 ns ; irx_d[0]      ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A           ; None        ; -2.790 ns ; irx_d[0]      ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A           ; None        ; -2.826 ns ; iFSM_state[0] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A           ; None        ; -2.894 ns ; irx_d[7]      ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A           ; None        ; -2.986 ns ; irx_d[6]      ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A           ; None        ; -3.298 ns ; iFSM_state[1] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A           ; None        ; -3.395 ns ; iFSM_state[0] ; r_write_en                                                                                ; iclk     ;
; N/A           ; None        ; -3.403 ns ; iFSM_state[2] ; r_counter_len[0]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[1]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[2]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[5]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[3]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[6]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[4]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[8]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[7]                                                                          ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[10]                                                                         ; iclk     ;
; N/A           ; None        ; -3.441 ns ; iFSM_state[2] ; r_counter_len[9]                                                                          ; iclk     ;
; N/A           ; None        ; -3.621 ns ; iFSM_state[1] ; r_write_en                                                                                ; iclk     ;
; N/A           ; None        ; -3.739 ns ; iFSM_state[2] ; r_write_en                                                                                ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[0]                                                                               ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[1]                                                                               ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[2]                                                                               ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[3]                                                                               ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[4]                                                                               ; iclk     ;
; N/A           ; None        ; -3.883 ns ; iFSM_state[0] ; r_adress[13]                                                                              ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A           ; None        ; -4.008 ns ; iFSM_state[0] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A           ; None        ; -4.066 ns ; iFSM_state[0] ; r_adress[8]                                                                               ; iclk     ;
; N/A           ; None        ; -4.066 ns ; iFSM_state[0] ; r_adress[9]                                                                               ; iclk     ;
; N/A           ; None        ; -4.066 ns ; iFSM_state[0] ; r_adress[10]                                                                              ; iclk     ;
; N/A           ; None        ; -4.066 ns ; iFSM_state[0] ; r_adress[11]                                                                              ; iclk     ;
; N/A           ; None        ; -4.066 ns ; iFSM_state[0] ; r_adress[12]                                                                              ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A           ; None        ; -4.258 ns ; iFSM_state[0] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[0]                                                                               ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[1]                                                                               ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[2]                                                                               ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[3]                                                                               ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[4]                                                                               ; iclk     ;
; N/A           ; None        ; -4.356 ns ; iFSM_state[1] ; r_adress[13]                                                                              ; iclk     ;
; N/A           ; None        ; -4.381 ns ; iFSM_state[0] ; r_adress[5]                                                                               ; iclk     ;
; N/A           ; None        ; -4.381 ns ; iFSM_state[0] ; r_adress[6]                                                                               ; iclk     ;
; N/A           ; None        ; -4.381 ns ; iFSM_state[0] ; r_adress[7]                                                                               ; iclk     ;
; N/A           ; None        ; -4.400 ns ; iFSM_state[0] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A           ; None        ; -4.418 ns ; iFSM_state[0] ; r_read_adress[12]                                                                         ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A           ; None        ; -4.481 ns ; iFSM_state[1] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[0]                                                                               ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[1]                                                                               ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[2]                                                                               ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[3]                                                                               ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[4]                                                                               ; iclk     ;
; N/A           ; None        ; -4.498 ns ; iFSM_state[2] ; r_adress[13]                                                                              ; iclk     ;
; N/A           ; None        ; -4.539 ns ; iFSM_state[1] ; r_adress[8]                                                                               ; iclk     ;
; N/A           ; None        ; -4.539 ns ; iFSM_state[1] ; r_adress[9]                                                                               ; iclk     ;
; N/A           ; None        ; -4.539 ns ; iFSM_state[1] ; r_adress[10]                                                                              ; iclk     ;
; N/A           ; None        ; -4.539 ns ; iFSM_state[1] ; r_adress[11]                                                                              ; iclk     ;
; N/A           ; None        ; -4.539 ns ; iFSM_state[1] ; r_adress[12]                                                                              ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[5]                                                                           ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[0]                                                                           ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[1]                                                                           ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[2]                                                                           ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[3]                                                                           ; iclk     ;
; N/A           ; None        ; -4.623 ns ; iFSM_state[2] ; r_MAC_higher[4]                                                                           ; iclk     ;
; N/A           ; None        ; -4.681 ns ; iFSM_state[2] ; r_adress[8]                                                                               ; iclk     ;
; N/A           ; None        ; -4.681 ns ; iFSM_state[2] ; r_adress[9]                                                                               ; iclk     ;
; N/A           ; None        ; -4.681 ns ; iFSM_state[2] ; r_adress[10]                                                                              ; iclk     ;
; N/A           ; None        ; -4.681 ns ; iFSM_state[2] ; r_adress[11]                                                                              ; iclk     ;
; N/A           ; None        ; -4.681 ns ; iFSM_state[2] ; r_adress[12]                                                                              ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A           ; None        ; -4.731 ns ; iFSM_state[1] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A           ; None        ; -4.854 ns ; iFSM_state[1] ; r_adress[5]                                                                               ; iclk     ;
; N/A           ; None        ; -4.854 ns ; iFSM_state[1] ; r_adress[6]                                                                               ; iclk     ;
; N/A           ; None        ; -4.854 ns ; iFSM_state[1] ; r_adress[7]                                                                               ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[0]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[1]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[2]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[3]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[4]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[5]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[6]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[2] ; r_MAC_lower[7]                                                                            ; iclk     ;
; N/A           ; None        ; -4.873 ns ; iFSM_state[1] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A           ; None        ; -4.891 ns ; iFSM_state[1] ; r_read_adress[12]                                                                         ; iclk     ;
; N/A           ; None        ; -4.996 ns ; iFSM_state[2] ; r_adress[5]                                                                               ; iclk     ;
; N/A           ; None        ; -4.996 ns ; iFSM_state[2] ; r_adress[6]                                                                               ; iclk     ;
; N/A           ; None        ; -4.996 ns ; iFSM_state[2] ; r_adress[7]                                                                               ; iclk     ;
; N/A           ; None        ; -5.015 ns ; iFSM_state[2] ; r_read_adress[13]                                                                         ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[0]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[1]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[2]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[3]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[4]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[5]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[6]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[7]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[8]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[9]                                                                          ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[10]                                                                         ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[11]                                                                         ; iclk     ;
; N/A           ; None        ; -5.033 ns ; iFSM_state[2] ; r_read_adress[12]                                                                         ; iclk     ;
+---------------+-------------+-----------+---------------+-------------------------------------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; o_port_num[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; o_port_num[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_dv                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_port_num[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_port_num[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iFSM_state[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iFSM_state[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iFSM_state[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irx_d[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_port_num[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; o_port_num[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-007 V                  ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-010 s                 ; 3.59e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-007 V                 ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-010 s                ; 3.59e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_port_num[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; o_port_num[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Apr 26 09:46:30 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mac -c mac --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "iclk" is an undefined clock
Info: Clock "iclk" Internal fmax is restricted to 250.0 MHz between source register "r_counter_len[5]" and destination register "r_read_adress[0]"
    Info: fmax restricted to clock pin edge rate 4.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 3.672 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = FF_X23_Y12_N11; Fanout = 3; REG Node = 'r_counter_len[5]'
            Info: 2: + IC(0.784 ns) + CELL(0.437 ns) = 1.221 ns; Loc. = LCCOMB_X25_Y12_N22; Fanout = 4; COMB Node = 'Equal6~0'
            Info: 3: + IC(0.274 ns) + CELL(0.285 ns) = 1.780 ns; Loc. = LCCOMB_X25_Y12_N2; Fanout = 2; COMB Node = 'Equal8~0'
            Info: 4: + IC(0.240 ns) + CELL(0.155 ns) = 2.175 ns; Loc. = LCCOMB_X25_Y12_N18; Fanout = 14; COMB Node = 'r_read_adress[0]~0'
            Info: 5: + IC(0.789 ns) + CELL(0.708 ns) = 3.672 ns; Loc. = FF_X24_Y11_N15; Fanout = 4; REG Node = 'r_read_adress[0]'
            Info: Total cell delay = 1.585 ns ( 43.16 % )
            Info: Total interconnect delay = 2.087 ns ( 56.84 % )
        Info: - Smallest clock skew is -0.005 ns
            Info: + Shortest clock path from clock "iclk" to destination register is 2.576 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'iclk'
                Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'iclk~input'
                Info: 3: + IC(0.203 ns) + CELL(0.000 ns) = 1.097 ns; Loc. = CLKCTRL_G4; Fanout = 71; COMB Node = 'iclk~inputclkctrl'
                Info: 4: + IC(0.866 ns) + CELL(0.613 ns) = 2.576 ns; Loc. = FF_X24_Y11_N15; Fanout = 4; REG Node = 'r_read_adress[0]'
                Info: Total cell delay = 1.507 ns ( 58.50 % )
                Info: Total interconnect delay = 1.069 ns ( 41.50 % )
            Info: - Longest clock path from clock "iclk" to source register is 2.581 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'iclk'
                Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'iclk~input'
                Info: 3: + IC(0.203 ns) + CELL(0.000 ns) = 1.097 ns; Loc. = CLKCTRL_G4; Fanout = 71; COMB Node = 'iclk~inputclkctrl'
                Info: 4: + IC(0.871 ns) + CELL(0.613 ns) = 2.581 ns; Loc. = FF_X23_Y12_N11; Fanout = 3; REG Node = 'r_counter_len[5]'
                Info: Total cell delay = 1.507 ns ( 58.39 % )
                Info: Total interconnect delay = 1.074 ns ( 41.61 % )
        Info: + Micro clock to output delay of source is 0.232 ns
        Info: + Micro setup delay of destination is -0.018 ns
Info: tsu for register "r_read_adress[0]" (data pin = "iFSM_state[2]", clock pin = "iclk") is 5.201 ns
    Info: + Longest pin to register delay is 7.795 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_31; Fanout = 1; PIN Node = 'iFSM_state[2]'
        Info: 2: + IC(0.000 ns) + CELL(0.914 ns) = 0.914 ns; Loc. = IOIBUF_X0_Y7_N1; Fanout = 4; COMB Node = 'iFSM_state[2]~input'
        Info: 3: + IC(4.157 ns) + CELL(0.285 ns) = 5.356 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 5; COMB Node = 'always1~0'
        Info: 4: + IC(0.657 ns) + CELL(0.285 ns) = 6.298 ns; Loc. = LCCOMB_X25_Y12_N18; Fanout = 14; COMB Node = 'r_read_adress[0]~0'
        Info: 5: + IC(0.789 ns) + CELL(0.708 ns) = 7.795 ns; Loc. = FF_X24_Y11_N15; Fanout = 4; REG Node = 'r_read_adress[0]'
        Info: Total cell delay = 2.192 ns ( 28.12 % )
        Info: Total interconnect delay = 5.603 ns ( 71.88 % )
    Info: + Micro setup delay of destination is -0.018 ns
    Info: - Shortest clock path from clock "iclk" to destination register is 2.576 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'iclk'
        Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'iclk~input'
        Info: 3: + IC(0.203 ns) + CELL(0.000 ns) = 1.097 ns; Loc. = CLKCTRL_G4; Fanout = 71; COMB Node = 'iclk~inputclkctrl'
        Info: 4: + IC(0.866 ns) + CELL(0.613 ns) = 2.576 ns; Loc. = FF_X24_Y11_N15; Fanout = 4; REG Node = 'r_read_adress[0]'
        Info: Total cell delay = 1.507 ns ( 58.50 % )
        Info: Total interconnect delay = 1.069 ns ( 41.50 % )
Info: tco from clock "iclk" to destination pin "o_port_num[1]" through memory "altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~portb_address_reg0" is 11.109 ns
    Info: + Longest clock path from clock "iclk" to source memory is 2.968 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'iclk'
        Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'iclk~input'
        Info: 3: + IC(0.203 ns) + CELL(0.000 ns) = 1.097 ns; Loc. = CLKCTRL_G4; Fanout = 71; COMB Node = 'iclk~inputclkctrl'
        Info: 4: + IC(0.870 ns) + CELL(1.001 ns) = 2.968 ns; Loc. = M9K_X27_Y10_N0; Fanout = 1; MEM Node = 'altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~portb_address_reg0'
        Info: Total cell delay = 1.895 ns ( 63.85 % )
        Info: Total interconnect delay = 1.073 ns ( 36.15 % )
    Info: + Micro clock to output delay of source is 0.263 ns
    Info: + Longest memory to pin delay is 7.878 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M9K_X27_Y10_N0; Fanout = 1; MEM Node = 'altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1~portb_address_reg0'
        Info: 2: + IC(0.000 ns) + CELL(2.890 ns) = 2.890 ns; Loc. = M9K_X27_Y10_N0; Fanout = 1; MEM Node = 'altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|ram_block1a1'
        Info: 3: + IC(0.758 ns) + CELL(0.424 ns) = 4.072 ns; Loc. = LCCOMB_X28_Y12_N8; Fanout = 1; COMB Node = 'altsyncram:r_port_num_rtl_0|altsyncram_pkl1:auto_generated|mux_klb:mux3|result_node[1]~1'
        Info: 4: + IC(1.637 ns) + CELL(2.169 ns) = 7.878 ns; Loc. = IOOBUF_X18_Y24_N23; Fanout = 1; COMB Node = 'o_port_num[1]~output'
        Info: 5: + IC(0.000 ns) + CELL(0.000 ns) = 7.878 ns; Loc. = PIN_125; Fanout = 0; PIN Node = 'o_port_num[1]'
        Info: Total cell delay = 5.483 ns ( 69.60 % )
        Info: Total interconnect delay = 2.395 ns ( 30.40 % )
Info: th for register "r_MAC_higher[5]" (data pin = "irx_d[5]", clock pin = "iclk") is 0.227 ns
    Info: + Longest clock path from clock "iclk" to destination register is 2.584 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'iclk'
        Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'iclk~input'
        Info: 3: + IC(0.203 ns) + CELL(0.000 ns) = 1.097 ns; Loc. = CLKCTRL_G4; Fanout = 71; COMB Node = 'iclk~inputclkctrl'
        Info: 4: + IC(0.874 ns) + CELL(0.613 ns) = 2.584 ns; Loc. = FF_X26_Y12_N1; Fanout = 1; REG Node = 'r_MAC_higher[5]'
        Info: Total cell delay = 1.507 ns ( 58.32 % )
        Info: Total interconnect delay = 1.077 ns ( 41.68 % )
    Info: + Micro hold delay of destination is 0.186 ns
    Info: - Shortest pin to register delay is 2.543 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_23; Fanout = 1; PIN Node = 'irx_d[5]'
        Info: 2: + IC(0.000 ns) + CELL(0.894 ns) = 0.894 ns; Loc. = IOIBUF_X0_Y11_N8; Fanout = 2; COMB Node = 'irx_d[5]~input'
        Info: 3: + IC(1.390 ns) + CELL(0.155 ns) = 2.439 ns; Loc. = LCCOMB_X26_Y12_N0; Fanout = 1; COMB Node = 'r_MAC_higher[5]~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.104 ns) = 2.543 ns; Loc. = FF_X26_Y12_N1; Fanout = 1; REG Node = 'r_MAC_higher[5]'
        Info: Total cell delay = 1.153 ns ( 45.34 % )
        Info: Total interconnect delay = 1.390 ns ( 54.66 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 214 megabytes
    Info: Processing ended: Fri Apr 26 09:46:34 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


