雜之運算指令。相對地，對於不斷地
增加CPU、微處理器之運算功能，造
成需供應更多電力予CPU、微處理器
運作。CPU、微處理器為了求得快速
之運算能力，迫使工作電壓逐年下
降。此結果造成低電壓、大電流之供
電趨勢。因此須以特定的降壓型
DC/DC轉換器來達成CPU以及微處理
器所需之低電壓、大電流的要求。此
種轉換器稱為電壓調節器[1-9]( voltage 
regulator：VR )，隸屬於降壓型同步整
流電路架構[10-18]。 
VR 電 路 分 為 VRM (voltage 
regulator module) 和 VRD (voltage 
regulator-down)兩種。VRM 是將 VR
電路整合封裝於單一模組，其內部均
使用極為精良之元件，此單一模組構
成將有利於 VRM之小型化、高頻化、
高效率化、高可靠度以及高功率密度
(一般產品之功率密度約 1~5W/cm3)。
而VRD則是利用離散元件於主機板上
構成，通常於 VRD將使用特性為一般
層次之元件，以利造就低價格、高元
件配置彈性之 VR電路。市面上大多數
電腦以及通訊產品之 CPU 以及
GPU(graphics processing unit)大多配置
以 VRD。如圖 1以及圖 2所示。配合
CPU 之發展動向，供應其電力之 VR
必須提高切換頻率。然而，因高頻化
而突顯之寄生元件的影響，極可能加
劇 VR電路之安定性等特性之嚴苛化。 
 
圖 1 主機板上之 CPU與 VRD的分布 
 
圖 2 顯示卡上之 GPU與 VRD的分布 
 
面臨 CPU 與 GPU 等運算晶片高
電流之需求，若以單相 VR提供負載功
率，將因 VR電路之電路元件的損失，
致使輸出效率無法有效提升。為了解
決此問題，發展出多相 VR電路以分攤
負載功率予複數個降壓型電路，提高
VR電路之輸出效率。圖 1.3為三相 VR
電路。多相 VR電路主要之功能為分散
輸出電流與發熱，對消輸出電感之電
流漣波，抑制輸出電壓之漣波成分，
同時提高輸出電流之迴轉率。 
 
 
圖 3 三相 VR電路 
 
    於 Intel所發表之設計指南中[19]明
訂 VR 電路之輸出漣波電壓須低於
10mV，如表 1所示。。此種輸出漣波
電壓已極近於雜訊電壓之程度。因
此，設計不良將產生嚴重之 EMI 問
題。此乃 VR電路設計之一困難處，而
於此，令假性電感 l為輸出電容之
等效串聯電感 lC以及配線電感 lP之加
總，負載以電流源 JT表示，其變化之
程度即為迴轉率。圖 5 乃以配線之假
性電感 lP和平滑電容之 ESL lC之和 l   
(l = lP + lC)為獨立變數，負載切離時，
負載端所出現之突波電壓之波峰值
EOP為從屬變數，迴轉率為參數所求出
模擬結果，通常之平滑電容的
ESR(rC=35mΩ)，以及 ESR 極端小      
(rC = 1mΩ)的兩種皆表示於圖 5。 
 
0
2
4
6
8
0 0.5 1 1.5 2
 
 
圖5  輸出電壓突波與rC之特性模擬 
 
由圖5得知於負載變動前JT為一定
之條件下，輸出電壓突波將隨電流迴
轉率之增大而增大。而對於同一迴轉
率，輸出電壓突波將隨假性電感以及
ESR增大而增大。為了抑制突波電壓，
寄生元件ESR以及ESL非選擇小數值
不可。配線長度之短縮亦有利於突波
電壓抑制之效果。然而，選用小數值
之寄生元件將對VR電路之安定性造成
影響。 
以VR整體電路結構而言，基本上
包含電力、控制與電子這三大部分，
電力部分主要是包含半導體功率元件
以及磁性元件等，控制部份無論使用
電壓型控制、電流型控制或混成控制
等控制方式，必須達成系統之三大控
制特性，包含準確性、速應性、安定
性，而電子部份則須設計以完成電力
與控制所需之功能以符合電氣規格之
要求。然而，對於因高頻化而突顯之
寄生元件對VR電路的影響，極可能造
成VR電路之安定性問題，必須更加小
心探討、設計。因此，供應CPU電力
之VR電路，除了要滿足市場及Intel之
設計指南之外，尚必須造就VR系統之
良好控制特性。如此將可使VR產品之
品質在市場上更能接受考驗，而其中
安定性[24-27]一向是VR電源設計者較易
忽略之一環，不安定之電源系統可能
產生振盪現象而導致輸出電壓處於不
穩定狀態，輸出阻抗之共振特性無法
獲得降改善，因此供電予CPU之VR的
安定性之相關分析將為本研究之主要
工作。 
    有鑑於寄生元件對 VR 電路之影
響甚大，本研究將分析以及探討寄生
元件對 VR電路之影響。本研究為了分
析與探討之簡易化將以動作於高切換
頻率之單相VR電路做為VRM之基礎
研究，藉由狀態平均法[28-31]分析包含
寄生元件之 VR 電路的靜特性與動特
性，並以特性方程式詳細分析閉迴路
特性，配合實驗結果對 VR電路之安定
性做理論與實際之深入探討。本研究
所獲得之成果將得以確立 VR 電路之
安定性的參考設計準則。 
 
2. VR電路靜特性與動特性之分析 
 
    圖 6 為本研究之主要架構。於此
圖中， Ei 為輸入電壓，S1 與 S2 為
MOSFET開關，L為輸出電感，iL為輸
出電感電流，C為輸出電容，iC為輸出
電容電流，負載電阻為 R，eO 為輸出
電壓，EO為 eO之平均值。 
X  : 300 A/μs   
Δ : 200 A/μs 
◇ : 100 A/μs 
□ :  50 A/μs 
○ :  10 A/μs 
l (nH) 
E O
P(
V
) } 
 JT(0)=100A 
 rC=1mΩ } 
 JT(0)=100A 
 rC=35mΩ 
ˆ ˆ ˆ
T
L C Ci i vé ùë û 為狀態向量之狀態方程
式。 
 
於此， 
C
C C C
R r R 0
L L
R rR 1
l l l
10 0
C
lé + ùæ ö-ê úç ÷
è øê ú
ê úæ ö+
ê ú= - -ç ÷
ê úè ø
ê ú
ê ú
ê úë û
A      (4) 
D
L
0
0
é ù
ê ú
ê ú
= ê ú
ê úë û
b                         (5) 
C
i
C C C
R r R 0 DL L
LR rR 1ˆ ˆ E0l l l
1 00 0
C
l
d
dt
é + ùæ ö-ê úç ÷ é ùè øê ú ê ú
ê úæ ö ê ú+
ê ú= - - +ç ÷ ê ú
ê úè ø ê ú
ê ú ê ú
ê ú ë û
ê úë û
X X
 (6) 
 
輸出電壓 ˆOe 可表以下式。 
( )ˆ ˆˆ RO L Ce i i= -                   (7) 
 
於穩態時，因為平均狀態之微分
項為 0，狀態向量之穩態值若以
S
ˆ ˆ ˆ= I I V
T
L C Cé ùë ûX ，則： 
 
1
S iE
-= -X A b i
1
r R
0 DE
1
r1 R
l
l
é ù
ê ú
ê ú+
ê ú
= ê ú
ê ú
ê ú
ê ú+ë û
       (8) 
 
 
 
 
 
    於上述之平均狀態方程式，若當
由某個平衡狀態脫離，產生輸入電壓
Ei、責務比 D、負載 R之微小變化時，
於動特性之分析結果得知責務比之微
小變動量產生輸出電壓之轉移函數將
如下式所示。 
( ) ( )( )
2
0 1 2
2 3
0 1 2 3
e
D
          
O
ED
D D D
D D D D
s
G s
s
p p s p s
Q Q s Q s Q s
D
D
+ +
=
+ + +
@
     
(9)
 
 
其中 
0 iE RDp =  
1 i CE RCrDp =  
2 i CE RClDp =  
0 R rD lQ = +  
( )1 CL RC r rD lQ = + +  
2 RLCDQ =  
3 CCLlDQ =  
 
    負載之微小變動量產生輸出電壓
之轉移函數將如下式所示。 
( ) ( )( )
2 3
0 1 2 3
2 3
0 1 2 3
e
R
          
O
ER
R R R R
R R R R
s
G s
s
p p s p s p s
Q Q s Q s Q s
D
D
+ + +
=
+ + +
@
     
(10)
 
其中 
0  I rR L lp =  
( ) 1 CI L Cr rR L lp = +  
2 CI LCrR Lp =  
3 I CLlR L Cp =  
0 R rR lQ = +  
( )1 CL RC r rR lQ = + +  
2 RLCRQ =  
3 CCLlRQ =  
 
 
 
表 7 相位餘量以及最大相位落後與 rC 
       變化之模擬結果 ( I O  = 15A， 
     rl = 0mΩ，lC = 0nH) 
 Theory 
rC(mΩ) 相位餘量(度) 
最大落後相位
(度) 
3.25 36 -144 
16.2 98 -89 
25.3 110 -87 
 
     由表 5至表 7得知假設輸出電感
之等效串聯電阻以及輸出電容之等效
串聯電感不存在之條件下，理論上電
路之相位餘量將隨著輸出電容之等效
串聯電阻增大以及負載之加重而增
大。 
    為了探討輸出電容之 ESL 對電路
之安定性的影響，假設輸出電感與輸
出電容之等效串聯電阻皆不存在    
(rl = 0mΩ，rC = 0mΩ)，增大輸出電容
之等效串聯電感值，利用MATLAB進
行電路動作於輕載 (IO=3A)、中載
(IO=10A)以及重載 (IO=15A)之條件下
的模擬，相位餘量以及最大落後相位
的模擬結果如表 8至表 9所示。 
 
表 8 相位餘量以及最大相位落後與 lC 
       變化之模擬結果 ( I O  =  3 A， 
     rl = 0mΩ，rC = 0 mΩ) 
 Theory 
lC(nH) 相位餘量(度) 
最大落後相位
(度) 
8 1.56 180 
21.6 1.53 180 
35 1.5 180 
 
表 9 相位餘量以及最大相位落後與 lC 
       變化之模擬結果 ( I O  = 10A， 
     rl = 0mΩ，rC = 0 mΩ) 
 Theory 
lC(nH) 相位餘量(度) 
最大落後相位
(度) 
8 5.2 180 
21.6 5.1 180 
35 5 180 
表 10 相位餘量以及最大相位落後與 
      lC變化之模擬結果(IO = 15A， 
       rl = 0mΩ，rC = 0 mΩ) 
 Theory 
lC(nH) 相位餘量(度) 
最大落後相位
(度) 
8 7.8 180 
21.6 7.6 180 
35 7.5 180 
 
    假設輸出電感與輸出電容之等效
串聯電阻不存在之條件下，理論上電
路之相位餘量將隨著負載之加重而提
升，增大輸出電容之等效串聯電感
值，電路之相位餘量些微降低，對電
路之安定效果折損極小。 
考慮實際上寄生元件 rl，rC以及 lC
皆存在之條件下，根據(9)式，利用
MATLAB軟體進行電路模擬，固定電
路中輸出電容之等效串聯電阻 rC以外
的參數，增加輸出電容之等效串聯電
阻值，以確認輸出電容之等效串聯電
阻對安定性的影響，其波德圖之模擬
如圖 9至圖 14所示。 
 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
 
(b) 相位波德圖 
圖 9 輸出電流為 3A之條件下之波德 
     圖(r l  = 7.8mΩ， lC  = 8nH， 
      rC = 3.25mΩ) 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
ga
in
 (d
B
)
Thoery
  
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
  
(b) 相位波德圖 
圖 14 輸出電流為 15A 之條件下之波 
      德圖(rl = 7.8mΩ，lC = 8nH， 
      rC = 25.3mΩ) 
 
    考察圖 9至圖 14之模擬結果，得
知於輕載(IO = 3A)與重載(IO = 15A)
時，輸出電感之等效串聯電阻值以及
輸出電容之等效串聯電感值為一定的
條件下，當輸出電容之等效串聯電阻
值愈大，模擬結果之相位餘量顯著增
加，此表示電路愈趨於安定。輕載(IO = 
3A)與重載(IO = 15A)之相位餘量以及
最大落後相位之值如表 11 與表 12 所
示。 
表 11 相位餘量以及最大相位落後與 
       rC 變化之模擬結果(IO = 3A， 
     rl = 7.8mΩ，lC = 8nH) 
 Theory 
rC(mΩ) 相位餘量(度) 
最大落後相位
(度) 
3.25 53 -133 
16.2 108 -81 
25.3 118 -77 
 
 
 
 
表 12 相位餘量以及最大相位落後與 
       rC變化之模擬結果(IO = 15A， 
       rl = 7.8mΩ，lC = 8nH) 
 Theory 
rC(mΩ) 相位餘量(度) 
最大落後相位
(度) 
3.25 59 -129 
16.2 112 -80 
25.3 120 -78 
     
    於此，根據表 11 與表 12 之比較
得知於輕載(IO = 3A)條件下容易導致
電路之不安定。於此，針對嚴苛之輕
載條件下，進行實驗與模擬之對照，
如圖 15至圖 17所示。 
 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Experiment
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) ExperimentTheory
 
 (b) 相位波德圖 
圖 15 輸出電流為之 3A 條件下，模        
      擬與實驗之波德圖(rl = 7.8mΩ， 
      lC = 8nH，rC = 3.25mΩ) 
 
 
 
 
 
 
 
 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
 
(b) 相位波德圖 
圖 18 輸出電流為 3A條件下之波德圖 
      (rl = 7.8mΩ，rC = 3.25mΩ， 
      lC = 8nH) 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
 
(b) 相位波德圖 
圖 19 輸出電流為 3A條件下之波德圖 
      (rl = 7.8mΩ，rC = 3.25mΩ， 
      lC = 21.6nH) 
 
 
 
 
 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
 
(b) 相位波德圖 
圖 20 輸出電流為 3A條件下之波德圖 
      (rl = 7.8mΩ，rC = 3.25mΩ， 
      lC = 35nH) 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e) Theory
 
(b) 相位波德圖 
圖 21 輸出電流為 15A條件下之波德 
     圖(rl = 7.8mΩ，rC = 3.25mΩ， 
       lC = 8nH) 
 
 
 
 
 
 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Experiment
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e)
Experiment
Theory
 
 (b) 相位波德圖 
圖 25 輸出電流為 3A條件下，模擬與 
      實驗之波德圖(r l  = 7.8mΩ， 
      rC = 3.25mΩ，lC = 21.6nH) 
-30
-20
-10
0
10
20
100 1000 10000 100000
Frequency (Hz)
G
ai
n 
(d
B
)
Experiment
Theory
 
(a) 增益波德圖 
-180
-135
-90
-45
0
45
100 1000 10000 100000
Frequency (Hz)
Ph
as
e 
(D
eg
re
e)
Experiment
Theory
 
 (b) 相位波德圖 
圖 26 輸出電流為 3A條件下，模擬與 
      實驗之波德圖(r l  = 7.8mΩ， 
      rC = 3.25mΩ，lC = 35nH) 
 
    考察圖 24 至圖 26 之模擬與實驗
之波德圖，得知於嚴苛之輕載(IO = 3A)
條件下，固定輸出電感與輸出電容之
等效串聯電阻值，增大輸出電容之等
效串聯電感值，模擬與實驗結果之相
位餘量些微增加，此表示電路之安定
性確實得以些微改善。實驗與模擬之
相位餘量以及最大落後相位之值如表
16所示。 
 
表 16 相位餘量以及最大落後相位與 
       l C 變化之實驗與模擬結果 
      (IO = 3A，rl = 7.8mΩ，lC = 8nH) 
 Experiment Theory 
lC 
(nH) 
相位
餘量
(度) 
最大
落後
相位
(度) 
相位
餘量
(度) 
最大
落後
相位
(度) 
8 62 -122 53 -133 
21.6 64 -121 55 -130 
35 67 -199 57 -127 
 
4. 結論 
 
1. 具小輸出電感和大輸出電容之 VR
電路構成雖具某程度安定性之優
勢，卻醞藏為克服迴轉率相關之突
波問題，而低減假性元件之安定性
不利因素。 
2. 針對 VR電路之理想回授系統的安
定性經探討可得下列數點結論： 
 
(1). VR 電路不論輸出電感與輸出
電容之等效串聯電阻以及輸出
電容之等效串聯電感是否存
在，理論上電路之安定性將隨
負載之加重而獲得改善。 
(2). VR 電路不論輸出電感之等效
串聯電阻以及輸出電容之等效
串聯電感是否存在，增大輸出
電容之等效串聯電阻值，理論
上電路之安定性得以改善。實
驗上，於嚴苛之輕載條件下，
電路之相位餘量隨著輸出電容
14. Zhou Xunwei, M. Donati, L. 
Amoroso and F. C. Lee,“Efficiency 
Improvement for Forward DC-DC 
Converter Employing Synchronous 
Rectifier”, APEC’99, Vol. 1, 
pp.295-302 
15. C. Cavallaro, S. Musumeci, R. 
Pagano, A. Raciti and K. Shenai, 
“Analysis modeling and simulation 
of low-voltage MOSFETs in 
synchronous-rectifier buck-converter 
applications”, IECON '03,       
pp. 1697 –1702. 
16. Ming Xu, Jinghai Zhou and F.C. 
Lee, ”Small duty cycle concept 
reducing the conduction losses in 
synchronous rectifier and its 
implementations”, APEC '04,      
pp. 883 – 887. 
17. M. Gerber, J.A. Ferreira, I.W. 
Hofsajer and N. Seliger, 
“Interleaving optimization in 
synchronous rectified DC/DC 
converters”, PESC 04, pp. 4655 – 
4661. 
18. Masahito Jinno, Po-Yuan Chen, 
Yu-Min Shie, “Study on the Reverse 
Conduction of Synchronous 
Rectifiers”, TENCON’06, pp.1-4. 
19. Intel “Voltage Regulator-Down 
(VRD) 11.0 Processor Power 
Delivery Design Guidelines”, 
November, 2006. 
20. 原田 耕介, “應用於切換式電源之
磁學－由電路技術切入”, 日本電
子情報通信學技術  研究報告 , 
2005 Nov. 11, Vol. 105, No. 391, 
pp.1-6. 
21. 陳野 正仁、賴宇俊、陳柏元、鍋
島 隆, “降壓型同步整流電路之輸
出電壓漣波率探討”, 第二十八屆
電 力 工 程 研 討 會 , 
pp.E11.1-1~E11.1-5. 
22. Intel “Voltage Regulator 
Module(VRM) and Enterprise 
Voltage Regulator-Down (EVRD) 
11.0 Design Guidelines” , November, 
2006. 
23. 百武 宏記, 原田 耕介, 中原 正
俊 , “On the Surge Voltage 
Generation for the Load Change in 
Low Voltage Switching Power 
Supply”,日本電子情報通信學會論
文誌 B, 2002 May,Vol. J85-B, No. 
5, pp.856-862. 
24. 陳野 正仁, 陳柏元, 李安弘 “全
橋式轉換器之安定性研究”, 第五
屆電力電子研討會, pp. 522-527. 
25. 陳野 正仁, 吳昭漢, 陳柏元 “主
動箝位順向式轉換器之安定性研
究”, 第二十五屆電力工程研討會, 
pp. 145-150. 
26. 陳野 正仁, 李慶諒 “非對稱半橋
式轉換器之安定性研究”, 第二十
五屆電力工程研討會, pp. 151-156. 
27. Masahito Jinno, Chao-Han Wu, 
Po-Yuan Chen and Tamotsu 
Ninomiya, “Stability Study of 
Active-Clamp Forward Converters”, 
EPE-PEMC, 2004, pp. 237-243. 
28. Y. Hakoda, T. Ninomiya, M. 
Shoyama, T. Hashimoto, “Effect of 
Clamp Capacitor on the Stability of 
Active-Clamp DC-DC Converters”, 
PESC, 1998, vol.1, pp. 355-361. 
 
