<?xml version="1.0" ?>
<rvx>
	<dec_ip>
		<name>mmiox1_interface</name>
		<hdl_name>ERVP_MMIOX1_INTERFACE</hdl_name>
		<def_parameter>
			<name>BW_ADDR</name>
			<value>32</value>
		</def_parameter>
		<def_parameter>
			<name>BW_APB_DATA</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>BW_CONFIG</name>
			<value>32</value>
		</def_parameter>
    <def_parameter>
			<name>BW_STATUS</name>
			<value>32</value>
      </def_parameter>
    <def_parameter>
			<name>BW_LOG</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>BW_INST</name>
			<value>64</value>
    </def_parameter>
    <def_parameter>
			<name>BW_INPUT</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>BW_OUTPUT</name>
			<value>32</value>
    </def_parameter>    
    <def_parameter>
			<name>CONFIG_DEFAULT_VALUE</name>
			<value>0</value>
    </def_parameter>
    <def_parameter>
			<name>LOG_FIFO_DEPTH</name>
			<value>4</value>
    </def_parameter>
		<def_parameter>
			<name>INST_FIFO_DEPTH</name>
			<value>4</value>
    </def_parameter>
    <def_parameter>
			<name>INPUT_FIFO_DEPTH</name>
			<value>4</value>
    </def_parameter>
		<def_parameter>
			<name>OUTPUT_FIFO_DEPTH</name>
			<value>4</value>
    </def_parameter>

		<signal>
			<name>clk_mmio</name>
			<width>1</width>
			<port>input</port>
			<comm_type>gclk_system</comm_type>
		</signal>

		<signal>
			<name>rstnn_mmio</name>
			<width>1</width>
			<port>input</port>
		</signal>

		<reset_property>
			<id>rstnn_mmio</id>
			<type>asynch</type>
			<type>negative</type>
			<group>3</group>
		</reset_property>

		<core>
			<sync>clk_mmio</sync>
			<init>rstnn_mmio</init>
    </core>

    <interface>
			<name>mmio</name>
			<library_name>apb</library_name>
			<role>receiver</role>
			<comm_type>special</comm_type>
			<memorymap>
				<size>0x1000</size>
			</memorymap>
			<parameter>
				<id>bw_addr</id>
				<value>BW_ADDR</value>
			</parameter>
			<parameter>
				<id>bw_data</id>
				<value>BW_APB_DATA</value>
			</parameter>
			<sync>clk_mmio</sync>
			<init>rstnn_mmio</init>
    </interface>

    <signal>
			<name>interrupt_list</name>
			<width>32</width>
      <port>output</port>
		</signal>

    <signal>
			<name>clk_acc</name>
			<width>1</width>
      <port>input</port>
		</signal>

		<signal>
			<name>rstnn_acc</name>
			<width>1</width>
      <port>input</port>
    </signal>

    <interface>
			<name>mmiox</name>
			<library_name>mmiox1</library_name>
			<hdl_prefix></hdl_prefix>
      <role>sender</role>
      <comm_type>special</comm_type>
      <parameter>
        <id>bw_config</id>
        <value>BW_CONFIG</value>
      </parameter>
      <parameter>
        <id>bw_status</id>
        <value>BW_STATUS</value>
      </parameter>
      <parameter>
        <id>bw_log</id>
        <value>BW_LOG</value>
      </parameter>
       <parameter>
        <id>bw_inst</id>
        <value>BW_INST</value>
      </parameter>
      <parameter>
        <id>bw_input</id>
        <value>BW_INPUT</value>
      </parameter>
      <parameter>
        <id>bw_output</id>
        <value>BW_OUTPUT</value>
      </parameter>
      <parameter>
        <id>config_default_value</id>
        <value>CONFIG_DEFAULT_VALUE</value>
      </parameter>
      <parameter>
        <id>log_fifo_depth</id>
        <value>LOG_FIFO_DEPTH</value>
      </parameter>
       <parameter>
        <id>inst_fifo_depth</id>
        <value>INST_FIFO_DEPTH</value>
      </parameter>
      <parameter>
        <id>input_fifo_depth</id>
        <value>INPUT_FIFO_DEPTH</value>
      </parameter>
      <parameter>
        <id>output_fifo_depth</id>
        <value>OUTPUT_FIFO_DEPTH</value>
      </parameter>
			<sync>clk_acc</sync>
      <init>rstnn_acc</init>
		</interface>

	</dec_ip>
</rvx>
