Fitter report for Esteira_PI
Tue Jun 20 11:51:26 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 20 11:51:26 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Esteira_PI                                      ;
; Top-level Entity Name              ; Esteira_PI                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,013 / 4,608 ( 44 % )                          ;
;     Total combinational functions  ; 1,992 / 4,608 ( 43 % )                          ;
;     Dedicated logic registers      ; 484 / 4,608 ( 11 % )                            ;
; Total registers                    ; 484                                             ;
; Total pins                         ; 29 / 89 ( 33 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 4 / 26 ( 15 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                        ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; \process_9:count[0]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[0]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[0]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[0]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[1]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[1]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[1]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[1]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[2]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[2]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[2]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[2]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[3]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[3]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[3]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[3]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[4]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[4]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[4]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[4]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[5]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[5]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[5]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[5]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[6]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[6]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[6]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[6]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[7]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[7]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[7]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[7]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[8]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[8]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[8]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[8]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[9]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[9]           ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[9]~_Duplicate_1                 ; REGOUT           ;                       ;
; \process_9:count[9]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[10]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[10]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[10]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[10]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[11]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[11]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[11]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[11]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[12]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[12]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[12]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[12]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[13]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[13]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[13]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[13]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[14]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[14]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[14]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[14]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[15]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[15]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[15]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[15]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[16]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[16]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[16]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[16]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[17]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; \process_9:count[17]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[17]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[17]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[18]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; \process_9:count[18]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[18]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[18]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[19]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; \process_9:count[19]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[19]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[19]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[20]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; \process_9:count[20]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[20]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[20]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[21]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; \process_9:count[21]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[21]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[21]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; \process_9:count[22]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; \process_9:count[22]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; \process_9:count[22]~_Duplicate_1                ; REGOUT           ;                       ;
; \process_9:count[22]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2513 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2513 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2510    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/fbroering/Dropbox/ENG PI-1/Esteira_PI_Cyclone_2/output_files/Esteira_PI.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,013 / 4,608 ( 44 % ) ;
;     -- Combinational with no register       ; 1529                   ;
;     -- Register only                        ; 21                     ;
;     -- Combinational with a register        ; 463                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 860                    ;
;     -- 3 input functions                    ; 461                    ;
;     -- <=2 input functions                  ; 671                    ;
;     -- Register only                        ; 21                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1425                   ;
;     -- arithmetic mode                      ; 567                    ;
;                                             ;                        ;
; Total registers*                            ; 484 / 4,851 ( 10 % )   ;
;     -- Dedicated logic registers            ; 484 / 4,608 ( 11 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 152 / 288 ( 53 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 29 / 89 ( 33 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 4 / 26 ( 15 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 10% / 9% / 10%         ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 12%        ;
; Maximum fan-out                             ; 194                    ;
; Highest non-global fan-out                  ; 69                     ;
; Total fan-out                               ; 7548                   ;
; Average fan-out                             ; 2.99                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2013 / 4608 ( 44 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1529                 ; 0                              ;
;     -- Register only                        ; 21                   ; 0                              ;
;     -- Combinational with a register        ; 463                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 860                  ; 0                              ;
;     -- 3 input functions                    ; 461                  ; 0                              ;
;     -- <=2 input functions                  ; 671                  ; 0                              ;
;     -- Register only                        ; 21                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1425                 ; 0                              ;
;     -- arithmetic mode                      ; 567                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 484                  ; 0                              ;
;     -- Dedicated logic registers            ; 484 / 4608 ( 11 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 152 / 288 ( 53 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 29                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 26 ( 15 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7620                 ; 0                              ;
;     -- Registered Connections               ; 1645                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 0                              ;
;     -- Output Ports                         ; 22                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; HC_echo  ; 141   ; 2        ; 1            ; 14           ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; 125   ; 2        ; 14           ; 14           ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; 129   ; 2        ; 12           ; 14           ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; 133   ; 2        ; 7            ; 14           ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; 135   ; 2        ; 3            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS_OUT  ; 100   ; 3        ; 28           ; 11           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HC_trigger    ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[0]   ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1]   ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2]   ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3]   ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4]   ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5]   ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6]   ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7]   ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; STEP_MOTOR[0] ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; STEP_MOTOR[1] ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; STEP_MOTOR[2] ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; STEP_MOTOR[3] ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TCS_S[0]      ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TCS_S[1]      ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TCS_S[2]      ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TCS_S[3]      ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 19 / 23 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 23 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; STEP_MOTOR[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; STEP_MOTOR[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; STEP_MOTOR[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; STEP_MOTOR[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; TCS_S[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; TCS_OUT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; TCS_S[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; TCS_S[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; TCS_S[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; LCD_DATA[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; LCD_DATA[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; LCD_DATA[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; LCD_DATA[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; LCD_DATA[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; LCD_DATA[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; LCD_DATA[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; LCD_DATA[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; HC_echo                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; HC_trigger                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                         ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |Esteira_PI                            ; 2013 (1490) ; 484 (484)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 29   ; 0            ; 1529 (1006)  ; 21 (21)           ; 463 (463)        ; |Esteira_PI                                                                                                 ; work         ;
;    |lpm_divide:Div0|                   ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_0gm:auto_generated|  ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_divide:Div0|lpm_divide_0gm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_anh:divider| ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider                       ; work         ;
;             |alt_u_div_m5f:divider|    ; 504 (504)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider ; work         ;
;    |lpm_mult:Mult0|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_mult:Mult0                                                                                  ; work         ;
;       |multcore:mult_core|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;    |lpm_mult:Mult1|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_mult:Mult1                                                                                  ; work         ;
;       |mult_dct:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Esteira_PI|lpm_mult:Mult1|mult_dct:auto_generated                                                          ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; KEY[3]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_DATA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; HC_trigger    ; Output   ; --            ; --            ; --                    ; --  ;
; TCS_S[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; TCS_S[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; TCS_S[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; TCS_S[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; STEP_MOTOR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; STEP_MOTOR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; STEP_MOTOR[2] ; Output   ; --            ; --            ; --                    ; --  ;
; STEP_MOTOR[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; TCS_OUT       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; HC_echo       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; KEY[3]                               ;                   ;         ;
; CLOCK_50                             ;                   ;         ;
; TCS_OUT                              ;                   ;         ;
;      - \process_10:count[0]          ; 1                 ; 6       ;
;      - \process_10:count[1]          ; 1                 ; 6       ;
;      - \process_10:count[2]          ; 1                 ; 6       ;
;      - \process_10:count[3]          ; 1                 ; 6       ;
;      - \process_10:count[4]          ; 1                 ; 6       ;
;      - \process_10:count[5]          ; 1                 ; 6       ;
;      - \process_10:count[6]          ; 1                 ; 6       ;
;      - \process_10:count[7]          ; 1                 ; 6       ;
;      - \process_10:count[8]          ; 1                 ; 6       ;
;      - \process_10:count[9]          ; 1                 ; 6       ;
;      - \process_10:count[10]         ; 1                 ; 6       ;
;      - \process_10:count[11]         ; 1                 ; 6       ;
;      - \process_10:count[12]         ; 1                 ; 6       ;
;      - \process_10:count[13]         ; 1                 ; 6       ;
;      - \process_10:count[14]         ; 1                 ; 6       ;
;      - \process_10:count[15]         ; 1                 ; 6       ;
;      - \process_10:count[16]         ; 1                 ; 6       ;
;      - \process_10:count[17]         ; 1                 ; 6       ;
;      - \process_10:count[18]         ; 1                 ; 6       ;
;      - \process_10:count[19]         ; 1                 ; 6       ;
;      - \process_10:count[20]         ; 1                 ; 6       ;
;      - \process_10:count[21]         ; 1                 ; 6       ;
;      - \process_10:count[22]         ; 1                 ; 6       ;
;      - \process_10:count[23]         ; 1                 ; 6       ;
;      - \process_10:count[24]         ; 1                 ; 6       ;
;      - \process_10:count[25]         ; 1                 ; 6       ;
;      - \process_10:count[26]         ; 1                 ; 6       ;
;      - TCS_S[2]~0                    ; 1                 ; 6       ;
;      - \process_10:count[2]~1        ; 1                 ; 6       ;
;      - cor_adj_azul[0]~0             ; 1                 ; 6       ;
;      - cor_adj_verm[0]~0             ; 1                 ; 6       ;
;      - cor_adj_verd[0]~0             ; 1                 ; 6       ;
; KEY[1]                               ;                   ;         ;
;      - peso_set_c_lcd~3              ; 0                 ; 6       ;
;      - count~38                      ; 0                 ; 6       ;
;      - peso_set_u_lcd[1]~4           ; 0                 ; 6       ;
;      - altura_set_c_lcd~3            ; 0                 ; 6       ;
;      - cor_set~5                     ; 0                 ; 6       ;
;      - cor_set~7                     ; 0                 ; 6       ;
;      - peso_set_c_lcd[1]~13          ; 0                 ; 6       ;
;      - peso_set_c_lcd[1]~14          ; 0                 ; 6       ;
;      - peso_set_c_lcd[1]~15          ; 0                 ; 6       ;
;      - altura_set_c_lcd[2]~12        ; 0                 ; 6       ;
;      - altura_set_c_lcd[2]~13        ; 0                 ; 6       ;
;      - altura_set_c_lcd[2]~14        ; 0                 ; 6       ;
;      - buttonPressed1~0              ; 0                 ; 6       ;
;      - flag_m1~0                     ; 0                 ; 6       ;
;      - \process_1:counter[21]~1      ; 0                 ; 6       ;
;      - \process_1:counter[21]~2      ; 0                 ; 6       ;
;      - count~68                      ; 0                 ; 6       ;
;      - count~69                      ; 0                 ; 6       ;
;      - count~70                      ; 0                 ; 6       ;
;      - count~71                      ; 0                 ; 6       ;
;      - count~72                      ; 0                 ; 6       ;
;      - count~73                      ; 0                 ; 6       ;
; KEY[0]                               ;                   ;         ;
;      - cor_flag_b0~2                 ; 0                 ; 6       ;
;      - menu_set[0]~0                 ; 0                 ; 6       ;
;      - menu_set[1]~1                 ; 0                 ; 6       ;
;      - buttonPressed0~0              ; 0                 ; 6       ;
;      - flag_m0~0                     ; 0                 ; 6       ;
;      - counter[18]~61                ; 0                 ; 6       ;
;      - counter[18]~62                ; 0                 ; 6       ;
;      - count~62                      ; 0                 ; 6       ;
;      - count~63                      ; 0                 ; 6       ;
;      - count~64                      ; 0                 ; 6       ;
;      - count~65                      ; 0                 ; 6       ;
;      - count~66                      ; 0                 ; 6       ;
;      - count~67                      ; 0                 ; 6       ;
;      - cor_flag_b0~4                 ; 0                 ; 6       ;
; KEY[2]                               ;                   ;         ;
;      - peso_set_c_lcd~5              ; 0                 ; 6       ;
;      - peso_set_c_lcd~6              ; 0                 ; 6       ;
;      - peso_set_c_lcd~7              ; 0                 ; 6       ;
;      - peso_set_u_lcd[1]~4           ; 0                 ; 6       ;
;      - altura_set_c_lcd~5            ; 0                 ; 6       ;
;      - altura_set_c_lcd~6            ; 0                 ; 6       ;
;      - cor_set~6                     ; 0                 ; 6       ;
;      - cor_set~8                     ; 0                 ; 6       ;
;      - peso_set_d_lcd[2]~3           ; 0                 ; 6       ;
;      - peso_set_c_lcd[1]~10          ; 0                 ; 6       ;
;      - peso_set_c_lcd[1]~16          ; 0                 ; 6       ;
;      - peso_set_u_lcd[1]~5           ; 0                 ; 6       ;
;      - altura_set_d_lcd[2]~3         ; 0                 ; 6       ;
;      - altura_set_c_lcd[2]~9         ; 0                 ; 6       ;
;      - altura_set_c_lcd[2]~15        ; 0                 ; 6       ;
;      - altura_set_u_lcd[2]~4         ; 0                 ; 6       ;
;      - count[1]~47                   ; 0                 ; 6       ;
;      - buttonPressed2~0              ; 0                 ; 6       ;
;      - flag_m2~0                     ; 0                 ; 6       ;
;      - \process_2:counter[13]~3      ; 0                 ; 6       ;
;      - \process_2:counter[13]~4      ; 0                 ; 6       ;
; HC_echo                              ;                   ;         ;
;      - altura_m[0]~0                 ; 1                 ; 6       ;
;      - altura_c[0]~0                 ; 1                 ; 6       ;
;      - \process_9:count[21]~1        ; 1                 ; 6       ;
;      - \process_9:count[0]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[1]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[2]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[3]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[4]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[5]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[6]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[7]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[8]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[9]~SCLR_LUT  ; 1                 ; 6       ;
;      - \process_9:count[10]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[11]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[12]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[13]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[14]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[15]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[16]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[17]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[18]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[19]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[20]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[21]~SCLR_LUT ; 1                 ; 6       ;
;      - \process_9:count[22]~SCLR_LUT ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+---------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                  ; PIN_17             ; 194     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; LessThan3~20              ; LCCOMB_X18_Y11_N30 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LessThan4~2               ; LCCOMB_X12_Y8_N0   ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Mux216~14                 ; LCCOMB_X14_Y6_N2   ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Mux223~2                  ; LCCOMB_X22_Y7_N4   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; TCS_OUT                   ; PIN_100            ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TCS_S[2]~0                ; LCCOMB_X6_Y11_N26  ; 56      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; \process_10:count[2]~1    ; LCCOMB_X6_Y11_N14  ; 27      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; \process_1:counter[21]~1  ; LCCOMB_X13_Y10_N16 ; 23      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; \process_1:counter[21]~2  ; LCCOMB_X12_Y10_N4  ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; \process_2:counter[13]~3  ; LCCOMB_X21_Y11_N30 ; 23      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; \process_2:counter[13]~4  ; LCCOMB_X22_Y11_N8  ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; \process_9:count[21]~1    ; LCCOMB_X18_Y2_N30  ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_c[0]~0             ; LCCOMB_X18_Y2_N16  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_m[0]~0             ; LCCOMB_X18_Y2_N18  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_med_aux_c_lcd[0]~4 ; LCCOMB_X18_Y11_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_med_aux_d_lcd[2]~1 ; LCCOMB_X20_Y11_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_set_c_lcd[2]~16    ; LCCOMB_X27_Y10_N8  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_set_d_lcd[2]~6     ; LCCOMB_X27_Y9_N14  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; altura_set_u_lcd~11       ; LCCOMB_X25_Y8_N22  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; buttonPressed0            ; LCFF_X4_Y6_N29     ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; buttonPressed1            ; LCFF_X12_Y10_N1    ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; buttonPressed2            ; LCFF_X22_Y11_N7    ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clock_100khz              ; LCFF_X27_Y7_N7     ; 126     ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clock_10Hz                ; LCFF_X22_Y3_N25    ; 10      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock_10kHz               ; LCFF_X27_Y7_N15    ; 153     ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cor_adj_azul[0]~0         ; LCCOMB_X6_Y11_N28  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cor_adj_verd[0]~0         ; LCCOMB_X6_Y11_N2   ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cor_adj_verm[0]~0         ; LCCOMB_X7_Y10_N18  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cor_flag_b0~4             ; LCCOMB_X25_Y12_N24 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cor_med[1]~2              ; LCCOMB_X9_Y8_N8    ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter[18]~61            ; LCCOMB_X4_Y6_N16   ; 23      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; counter[18]~62            ; LCCOMB_X4_Y6_N18   ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; flag_b1                   ; LCFF_X25_Y11_N1    ; 19      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; flag_b2                   ; LCFF_X27_Y11_N23   ; 13      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; flag_m0                   ; LCFF_X24_Y10_N23   ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; flag_m1                   ; LCFF_X25_Y11_N21   ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; flag_m2                   ; LCFF_X27_Y11_N1    ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; lcd_state[2]              ; LCFF_X17_Y5_N1     ; 37      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; peso_med_aux_c_lcd[2]~4   ; LCCOMB_X13_Y8_N30  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; peso_med_aux_d_lcd[2]~1   ; LCCOMB_X13_Y7_N0   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; peso_set_c_lcd[1]~17      ; LCCOMB_X27_Y12_N16 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; peso_set_d_lcd[2]~6       ; LCCOMB_X27_Y12_N20 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; peso_set_u_lcd~12         ; LCCOMB_X22_Y8_N14  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+---------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+--------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name         ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50     ; PIN_17          ; 194     ; Global Clock         ; GCLK2            ; --                        ;
; clock_100khz ; LCFF_X27_Y7_N7  ; 126     ; Global Clock         ; GCLK5            ; --                        ;
; clock_10Hz   ; LCFF_X22_Y3_N25 ; 10      ; Global Clock         ; GCLK7            ; --                        ;
; clock_10kHz  ; LCFF_X27_Y7_N15 ; 153     ; Global Clock         ; GCLK6            ; --                        ;
+--------------+-----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[25]~36 ; 69      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[25]~36 ; 68      ;
; lcd_state[0]                                                                                                                 ; 65      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[25]~36 ; 65      ;
; lcd_state[1]                                                                                                                 ; 63      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[24]~34 ; 63      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[25]~36 ; 62      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~36                     ; 59      ;
; TCS_S[2]~0                                                                                                                   ; 56      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~36                     ; 56      ;
; aux_filtro_cor[0]                                                                                                            ; 55      ;
; aux_filtro_cor[1]                                                                                                            ; 53      ;
; Equal141~0                                                                                                                   ; 41      ;
; lcd_state[2]                                                                                                                 ; 37      ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_23~36                     ; 37      ;
; Add49~4                                                                                                                      ; 37      ;
; Equal145~0                                                                                                                   ; 36      ;
; Add49~10                                                                                                                     ; 33      ;
; TCS_OUT                                                                                                                      ; 32      ;
; Equal151~0                                                                                                                   ; 31      ;
; Add49~2                                                                                                                      ; 30      ;
; Add49~0                                                                                                                      ; 30      ;
; lcd_state[3]                                                                                                                 ; 28      ;
; \process_10:count[2]~1                                                                                                       ; 27      ;
; HC_echo                                                                                                                      ; 26      ;
; Add49~12                                                                                                                     ; 26      ;
; \process_9:count[21]~1                                                                                                       ; 25      ;
; time_trigger[23]                                                                                                             ; 25      ;
; LessThan5~5                                                                                                                  ; 24      ;
; LessThan5~4                                                                                                                  ; 24      ;
; Equal143~1                                                                                                                   ; 24      ;
; Add49~8                                                                                                                      ; 24      ;
; Add49~6                                                                                                                      ; 24      ;
; \process_2:counter[13]~4                                                                                                     ; 23      ;
; \process_2:counter[13]~3                                                                                                     ; 23      ;
; \process_1:counter[21]~2                                                                                                     ; 23      ;
; \process_1:counter[21]~1                                                                                                     ; 23      ;
; counter[18]~62                                                                                                               ; 23      ;
; counter[18]~61                                                                                                               ; 23      ;
; Add49~20                                                                                                                     ; 23      ;
; KEY[1]                                                                                                                       ; 22      ;
; KEY[2]                                                                                                                       ; 21      ;
; menu_set[0]                                                                                                                  ; 21      ;
; Equal149~0                                                                                                                   ; 21      ;
; Equal8~6                                                                                                                     ; 20      ;
; menu_set[1]                                                                                                                  ; 20      ;
; Add24~20                                                                                                                     ; 20      ;
; LessThan3~18                                                                                                                 ; 20      ;
; altura_c[0]~0                                                                                                                ; 19      ;
; LessThan4~1                                                                                                                  ; 19      ;
; flag_b1                                                                                                                      ; 19      ;
; Add28~18                                                                                                                     ; 19      ;
; Add49~14                                                                                                                     ; 19      ;
; WideNor3                                                                                                                     ; 15      ;
; WideNor6~2                                                                                                                   ; 15      ;
; Equal147~0                                                                                                                   ; 15      ;
; altura_set_c_lcd[0]                                                                                                          ; 15      ;
; KEY[0]                                                                                                                       ; 14      ;
; WideNor6~3                                                                                                                   ; 14      ;
; cor_adj_verd[0]~0                                                                                                            ; 14      ;
; cor_adj_verm[0]~0                                                                                                            ; 14      ;
; cor_adj_azul[0]~0                                                                                                            ; 14      ;
; count[1]~47                                                                                                                  ; 14      ;
; LessThan4~2                                                                                                                  ; 14      ;
; LessThan3~20                                                                                                                 ; 14      ;
; Equal1~4                                                                                                                     ; 14      ;
; Equal32~3                                                                                                                    ; 14      ;
; altura_set_d_lcd[0]                                                                                                          ; 14      ;
; flag_b2                                                                                                                      ; 13      ;
; cor_med[1]                                                                                                                   ; 13      ;
; Equal36~1                                                                                                                    ; 13      ;
; Mux216~14                                                                                                                    ; 12      ;
; cor_med[0]                                                                                                                   ; 12      ;
; Equal140~0                                                                                                                   ; 12      ;
; Equal36~0                                                                                                                    ; 12      ;
; LCD_DATA[3]~reg0                                                                                                             ; 12      ;
; cor_set[1]                                                                                                                   ; 12      ;
; altura_m[0]~0                                                                                                                ; 11      ;
; flag_b0                                                                                                                      ; 11      ;
; \lcd_process:auxtemp[1]~9                                                                                                    ; 11      ;
; altura_set_d_lcd[1]                                                                                                          ; 11      ;
; altura_set_c_lcd[1]                                                                                                          ; 11      ;
; cor_set[0]                                                                                                                   ; 11      ;
; Equal80~0                                                                                                                    ; 11      ;
; WideOr50                                                                                                                     ; 11      ;
; Equal138~0                                                                                                                   ; 11      ;
; LCD_DATA[6]~reg0                                                                                                             ; 11      ;
; LCD_DATA[2]~reg0                                                                                                             ; 11      ;
; LCD_DATA[1]~reg0                                                                                                             ; 11      ;
; Equal0~4                                                                                                                     ; 10      ;
; altura_set_d_lcd[2]                                                                                                          ; 10      ;
; lcd_state[1]~2                                                                                                               ; 10      ;
; WideNor3~0                                                                                                                   ; 10      ;
; Equal84~0                                                                                                                    ; 10      ;
; Equal62~0                                                                                                                    ; 10      ;
; Equal78~2                                                                                                                    ; 10      ;
; Equal140~1                                                                                                                   ; 10      ;
; Equal50~1                                                                                                                    ; 10      ;
; Equal144~0                                                                                                                   ; 10      ;
; LCD_DATA[7]~reg0                                                                                                             ; 10      ;
; LCD_DATA[5]~reg0                                                                                                             ; 10      ;
; LCD_DATA[4]~reg0                                                                                                             ; 10      ;
; LCD_DATA[0]~reg0                                                                                                             ; 10      ;
; LessThan7~18                                                                                                                 ; 10      ;
; cor_flag_b0~4                                                                                                                ; 9       ;
; Mux113~2                                                                                                                     ; 9       ;
; cor_flag_b0~2                                                                                                                ; 9       ;
; altura_set_c_lcd[3]                                                                                                          ; 9       ;
; altura_set_c_lcd[2]                                                                                                          ; 9       ;
; WideOr60                                                                                                                     ; 9       ;
; Mux209~0                                                                                                                     ; 9       ;
; peso_set_c_lcd[0]                                                                                                            ; 9       ;
; Equal29~6                                                                                                                    ; 8       ;
; peso_set_c_lcd~5                                                                                                             ; 8       ;
; count~38                                                                                                                     ; 8       ;
; direcao_motor[1]                                                                                                             ; 8       ;
; altura_set_d_lcd[3]                                                                                                          ; 8       ;
; Equal82~1                                                                                                                    ; 8       ;
; Equal43~0                                                                                                                    ; 8       ;
; Equal49~0                                                                                                                    ; 8       ;
; altura_set_u_lcd[0]                                                                                                          ; 8       ;
; LCD_EN~reg0                                                                                                                  ; 8       ;
; \process_10:count[13]                                                                                                        ; 8       ;
; \process_10:count[12]                                                                                                        ; 8       ;
; \process_10:count[11]                                                                                                        ; 8       ;
; \process_10:count[10]                                                                                                        ; 8       ;
; \process_10:count[9]                                                                                                         ; 8       ;
; \process_10:count[8]                                                                                                         ; 8       ;
; \process_10:count[7]                                                                                                         ; 8       ;
; \process_10:count[6]                                                                                                         ; 8       ;
; \process_10:count[5]                                                                                                         ; 8       ;
; \process_10:count[4]                                                                                                         ; 8       ;
; \process_10:count[3]                                                                                                         ; 8       ;
; \process_10:count[2]                                                                                                         ; 8       ;
; \process_10:count[1]                                                                                                         ; 8       ;
; \process_10:count[0]                                                                                                         ; 8       ;
; peso_set_d_lcd[0]                                                                                                            ; 8       ;
; Add49~18                                                                                                                     ; 8       ;
; Add49~16                                                                                                                     ; 8       ;
; peso_med_aux_d_lcd[2]~1                                                                                                      ; 7       ;
; altura_med_aux_d_lcd[2]~1                                                                                                    ; 7       ;
; Equal30~1                                                                                                                    ; 7       ;
; Equal30~0                                                                                                                    ; 7       ;
; altura_set_u_lcd[1]                                                                                                          ; 7       ;
; WideOr65                                                                                                                     ; 7       ;
; WideOr40~0                                                                                                                   ; 7       ;
; Equal125~0                                                                                                                   ; 7       ;
; Equal139~0                                                                                                                   ; 7       ;
; Equal143~0                                                                                                                   ; 7       ;
; Equal77~1                                                                                                                    ; 7       ;
; Equal77~0                                                                                                                    ; 7       ;
; peso_set_u_lcd[0]                                                                                                            ; 7       ;
; LCD_RS~reg0                                                                                                                  ; 7       ;
; WideNor1~63                                                                                                                  ; 6       ;
; cor_flag_b0                                                                                                                  ; 6       ;
; altura_set_c_lcd[2]~15                                                                                                       ; 6       ;
; peso_set_c_lcd[1]~16                                                                                                         ; 6       ;
; Equal31~2                                                                                                                    ; 6       ;
; Equal31~1                                                                                                                    ; 6       ;
; Equal31~0                                                                                                                    ; 6       ;
; peso_med_aux_d_lcd[0]                                                                                                        ; 6       ;
; peso_med_aux_u_lcd[0]                                                                                                        ; 6       ;
; peso_med_aux_c_lcd[0]                                                                                                        ; 6       ;
; altura_med_aux_d_lcd[0]                                                                                                      ; 6       ;
; altura_med_aux_u_lcd[0]                                                                                                      ; 6       ;
; altura_med_aux_c_lcd[0]                                                                                                      ; 6       ;
; Equal152~0                                                                                                                   ; 6       ;
; motor_temp[0]                                                                                                                ; 6       ;
; motor_temp[1]                                                                                                                ; 6       ;
; motor_temp[2]                                                                                                                ; 6       ;
; altura_set_u_lcd[2]                                                                                                          ; 6       ;
; peso_set_d_lcd[1]                                                                                                            ; 6       ;
; peso_set_u_lcd[1]                                                                                                            ; 6       ;
; peso_set_c_lcd[1]                                                                                                            ; 6       ;
; WideNor1~62                                                                                                                  ; 6       ;
; Equal134~0                                                                                                                   ; 6       ;
; WideOr2                                                                                                                      ; 6       ;
; WideNor0~2                                                                                                                   ; 6       ;
; Equal36~2                                                                                                                    ; 6       ;
; LCD_RW~reg0                                                                                                                  ; 6       ;
; LessThan12~4                                                                                                                 ; 5       ;
; peso_med_aux_c_lcd[2]~2                                                                                                      ; 5       ;
; altura_med_aux_c_lcd[0]~2                                                                                                    ; 5       ;
; peso_med_aux_d_lcd[1]                                                                                                        ; 5       ;
; peso_med_aux_u_lcd[1]                                                                                                        ; 5       ;
; peso_med_aux_c_lcd[1]                                                                                                        ; 5       ;
; altura_med_aux_d_lcd[1]                                                                                                      ; 5       ;
; altura_med_aux_u_lcd[1]                                                                                                      ; 5       ;
; altura_med_aux_c_lcd[1]                                                                                                      ; 5       ;
; altura_set_u_lcd[2]~4                                                                                                        ; 5       ;
; altura_set_c_lcd[2]~10                                                                                                       ; 5       ;
; peso_set_u_lcd[1]~5                                                                                                          ; 5       ;
; peso_set_c_lcd[1]~11                                                                                                         ; 5       ;
; Equal10~0                                                                                                                    ; 5       ;
; Equal9~0                                                                                                                     ; 5       ;
; Equal13~0                                                                                                                    ; 5       ;
; Equal12~0                                                                                                                    ; 5       ;
; LessThan11~8                                                                                                                 ; 5       ;
; \lcd_process:auxtemp[1]~2                                                                                                    ; 5       ;
; Equal142~0                                                                                                                   ; 5       ;
; pos_set[6]                                                                                                                   ; 5       ;
; altura_set_u_lcd[3]                                                                                                          ; 5       ;
; peso_set_d_lcd[2]                                                                                                            ; 5       ;
; peso_set_u_lcd[2]                                                                                                            ; 5       ;
; peso_set_c_lcd[2]                                                                                                            ; 5       ;
; WideOr13~0                                                                                                                   ; 5       ;
; Equal85~0                                                                                                                    ; 5       ;
; Equal77~2                                                                                                                    ; 5       ;
; Equal52~0                                                                                                                    ; 5       ;
; Equal78~1                                                                                                                    ; 5       ;
; Equal32~4                                                                                                                    ; 5       ;
; Equal32~1                                                                                                                    ; 5       ;
; Equal37~1                                                                                                                    ; 5       ;
; WideNor5~0                                                                                                                   ; 5       ;
; Equal144~1                                                                                                                   ; 5       ;
; Equal32~0                                                                                                                    ; 5       ;
; Equal50~0                                                                                                                    ; 5       ;
; \process_10:count[14]                                                                                                        ; 5       ;
; ~GND                                                                                                                         ; 4       ;
; Add39~72                                                                                                                     ; 4       ;
; Add39~71                                                                                                                     ; 4       ;
; Add39~70                                                                                                                     ; 4       ;
; Add39~69                                                                                                                     ; 4       ;
; Add39~68                                                                                                                     ; 4       ;
; Add39~67                                                                                                                     ; 4       ;
; Add39~66                                                                                                                     ; 4       ;
; Add39~65                                                                                                                     ; 4       ;
; Add39~64                                                                                                                     ; 4       ;
; Add39~63                                                                                                                     ; 4       ;
; Add39~62                                                                                                                     ; 4       ;
; Add39~61                                                                                                                     ; 4       ;
; Add39~60                                                                                                                     ; 4       ;
; Add38~72                                                                                                                     ; 4       ;
; Add37~72                                                                                                                     ; 4       ;
; Add38~71                                                                                                                     ; 4       ;
; Add37~71                                                                                                                     ; 4       ;
; Add38~70                                                                                                                     ; 4       ;
; Add37~70                                                                                                                     ; 4       ;
; Add38~69                                                                                                                     ; 4       ;
; Add37~69                                                                                                                     ; 4       ;
; Add38~68                                                                                                                     ; 4       ;
; Add37~68                                                                                                                     ; 4       ;
; Add38~67                                                                                                                     ; 4       ;
; Add37~67                                                                                                                     ; 4       ;
; Add38~66                                                                                                                     ; 4       ;
; Add37~66                                                                                                                     ; 4       ;
; Add38~65                                                                                                                     ; 4       ;
; Add37~65                                                                                                                     ; 4       ;
; Add38~64                                                                                                                     ; 4       ;
; Add37~64                                                                                                                     ; 4       ;
; Add38~63                                                                                                                     ; 4       ;
; Add37~63                                                                                                                     ; 4       ;
; Add38~62                                                                                                                     ; 4       ;
; Add37~62                                                                                                                     ; 4       ;
; Add38~61                                                                                                                     ; 4       ;
; Add37~61                                                                                                                     ; 4       ;
; Add37~60                                                                                                                     ; 4       ;
; Add38~60                                                                                                                     ; 4       ;
; WideNor7~5                                                                                                                   ; 4       ;
; altura_aux[1]                                                                                                                ; 4       ;
; altura_aux[2]                                                                                                                ; 4       ;
; altura_aux[3]                                                                                                                ; 4       ;
; altura_aux[4]                                                                                                                ; 4       ;
; altura_aux[5]                                                                                                                ; 4       ;
; altura_aux[6]                                                                                                                ; 4       ;
; altura_aux[7]                                                                                                                ; 4       ;
; altura_aux[8]                                                                                                                ; 4       ;
; peso_med_aux_c_lcd[2]~4                                                                                                      ; 4       ;
; peso_med_aux_c_lcd[2]~0                                                                                                      ; 4       ;
; altura_med_aux_c_lcd[0]~4                                                                                                    ; 4       ;
; altura_med_aux_c_lcd[0]~0                                                                                                    ; 4       ;
; peso_med_aux_d_lcd[2]                                                                                                        ; 4       ;
; peso_med_aux_u_lcd[2]                                                                                                        ; 4       ;
; peso_med_aux_c_lcd[2]                                                                                                        ; 4       ;
; altura_med_aux_d_lcd[2]                                                                                                      ; 4       ;
; altura_med_aux_u_lcd[2]                                                                                                      ; 4       ;
; altura_med_aux_c_lcd[2]                                                                                                      ; 4       ;
; Equal2~0                                                                                                                     ; 4       ;
; Mux7~1                                                                                                                       ; 4       ;
; Equal3~0                                                                                                                     ; 4       ;
; peso_set_u_lcd[1]~4                                                                                                          ; 4       ;
; Equal5~0                                                                                                                     ; 4       ;
; Mux7~0                                                                                                                       ; 4       ;
; Equal6~0                                                                                                                     ; 4       ;
; Mux212~0                                                                                                                     ; 4       ;
; peso_set_u_lcd[3]                                                                                                            ; 4       ;
; peso_set_c_lcd[3]                                                                                                            ; 4       ;
; peso_set_d_lcd[3]                                                                                                            ; 4       ;
; Selector10~2                                                                                                                 ; 4       ;
; Equal50~2                                                                                                                    ; 4       ;
; Equal109~0                                                                                                                   ; 4       ;
; Equal76~0                                                                                                                    ; 4       ;
; Equal54~0                                                                                                                    ; 4       ;
; Equal82~0                                                                                                                    ; 4       ;
; Equal48~0                                                                                                                    ; 4       ;
; Selector89~2                                                                                                                 ; 4       ;
; WideOr65~0                                                                                                                   ; 4       ;
; WideNor7~4                                                                                                                   ; 4       ;
; WideOr67~0                                                                                                                   ; 4       ;
; Equal148~0                                                                                                                   ; 4       ;
; \lcd_process:auxcount                                                                                                        ; 4       ;
; HC_trigger~reg0                                                                                                              ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[14]                                                                             ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[13]                                                                             ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[12]                                                                             ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[11]                                                                             ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[10]                                                                             ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[9]                                                                              ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[8]                                                                              ; 4       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[7]                                                                              ; 4       ;
; altura_aux[0]                                                                                                                ; 4       ;
; altura_set_u_lcd~11                                                                                                          ; 3       ;
; peso_set_u_lcd~12                                                                                                            ; 3       ;
; Add39~74                                                                                                                     ; 3       ;
; Add39~73                                                                                                                     ; 3       ;
; Add38~74                                                                                                                     ; 3       ;
; Add37~74                                                                                                                     ; 3       ;
; Add38~73                                                                                                                     ; 3       ;
; Add37~73                                                                                                                     ; 3       ;
; Mux213~13                                                                                                                    ; 3       ;
; aux_calibracao[0]                                                                                                            ; 3       ;
; aux_calibracao[1]                                                                                                            ; 3       ;
; aux_calibracao[2]                                                                                                            ; 3       ;
; aux_calibracao[3]                                                                                                            ; 3       ;
; altura_adj[0]                                                                                                                ; 3       ;
; altura_adj[1]                                                                                                                ; 3       ;
; altura_adj[2]                                                                                                                ; 3       ;
; altura_adj[3]                                                                                                                ; 3       ;
; altura_adj[4]                                                                                                                ; 3       ;
; altura_adj[5]                                                                                                                ; 3       ;
; altura_adj[6]                                                                                                                ; 3       ;
; altura_adj[7]                                                                                                                ; 3       ;
; altura_adj[8]                                                                                                                ; 3       ;
; peso_med_aux_c_lcd[2]~3                                                                                                      ; 3       ;
; LessThan6~6                                                                                                                  ; 3       ;
; LessThan6~4                                                                                                                  ; 3       ;
; altura_c[8]                                                                                                                  ; 3       ;
; altura_c[4]                                                                                                                  ; 3       ;
; altura_c[7]                                                                                                                  ; 3       ;
; altura_c[6]                                                                                                                  ; 3       ;
; altura_c[5]                                                                                                                  ; 3       ;
; altura_c[2]                                                                                                                  ; 3       ;
; altura_c[0]                                                                                                                  ; 3       ;
; altura_c[1]                                                                                                                  ; 3       ;
; altura_c[3]                                                                                                                  ; 3       ;
; altura_c[9]                                                                                                                  ; 3       ;
; altura_med_aux_c_lcd[0]~3                                                                                                    ; 3       ;
; buttonPressed2                                                                                                               ; 3       ;
; buttonPressed1                                                                                                               ; 3       ;
; buttonPressed0                                                                                                               ; 3       ;
; peso_med_aux_d_lcd[3]                                                                                                        ; 3       ;
; peso_med_aux_u_lcd[3]                                                                                                        ; 3       ;
; peso_med_aux_c_lcd[3]                                                                                                        ; 3       ;
; altura_med_aux_d_lcd[3]                                                                                                      ; 3       ;
; altura_med_aux_u_lcd[3]                                                                                                      ; 3       ;
; altura_med_aux_c_lcd[3]                                                                                                      ; 3       ;
; altura_set_d_lcd[2]~6                                                                                                        ; 3       ;
; altura_set_c_lcd[2]~16                                                                                                       ; 3       ;
; altura_set_c_lcd[2]~9                                                                                                        ; 3       ;
; altura_set_d_lcd[2]~3                                                                                                        ; 3       ;
; peso_set_d_lcd[2]~6                                                                                                          ; 3       ;
; peso_set_c_lcd[1]~17                                                                                                         ; 3       ;
; peso_set_c_lcd[1]~10                                                                                                         ; 3       ;
; peso_set_d_lcd[2]~3                                                                                                          ; 3       ;
; count100us[0]                                                                                                                ; 3       ;
; lcd_state[1]~4                                                                                                               ; 3       ;
; altura_set_d_lcd~1                                                                                                           ; 3       ;
; altura_set_c_lcd~3                                                                                                           ; 3       ;
; peso_set_d_lcd~1                                                                                                             ; 3       ;
; peso_set_c_lcd~3                                                                                                             ; 3       ;
; count~27                                                                                                                     ; 3       ;
; \process_11:count[0]                                                                                                         ; 3       ;
; \process_11:count[1]                                                                                                         ; 3       ;
; Mux193~0                                                                                                                     ; 3       ;
; auxcount~0                                                                                                                   ; 3       ;
; LCD_DATA~14                                                                                                                  ; 3       ;
; pos_set[2]                                                                                                                   ; 3       ;
; WideNor5~1                                                                                                                   ; 3       ;
; WideNor2                                                                                                                     ; 3       ;
; Selector11~4                                                                                                                 ; 3       ;
; Selector10~1                                                                                                                 ; 3       ;
; Selector10~0                                                                                                                 ; 3       ;
; WideNor1~57                                                                                                                  ; 3       ;
; WideNor1~54                                                                                                                  ; 3       ;
; Selector12~1                                                                                                                 ; 3       ;
; Selector11~3                                                                                                                 ; 3       ;
; Selector12~0                                                                                                                 ; 3       ;
; Equal52~1                                                                                                                    ; 3       ;
; Equal54~1                                                                                                                    ; 3       ;
; WideNor0~7                                                                                                                   ; 3       ;
; Equal46~0                                                                                                                    ; 3       ;
; LCD_RW~0                                                                                                                     ; 3       ;
; Equal44~3                                                                                                                    ; 3       ;
; pos_set[0]                                                                                                                   ; 3       ;
; Mux192~0                                                                                                                     ; 3       ;
; WideOr50~0                                                                                                                   ; 3       ;
; WideNor4~0                                                                                                                   ; 3       ;
; WideNor7~2                                                                                                                   ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~24                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~22                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~20                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~18                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~16                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~14                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~12                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~10                                                                               ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~8                                                                                ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~6                                                                                ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~4                                                                                ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~2                                                                                ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~0                                                                                ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[17]                                                                             ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[16]                                                                             ; 3       ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[15]                                                                             ; 3       ;
; \process_2:counter[22]                                                                                                       ; 3       ;
; \process_2:counter[21]                                                                                                       ; 3       ;
; \process_2:counter[20]                                                                                                       ; 3       ;
; \process_1:counter[22]                                                                                                       ; 3       ;
; \process_1:counter[21]                                                                                                       ; 3       ;
; \process_1:counter[20]                                                                                                       ; 3       ;
; counter[22]                                                                                                                  ; 3       ;
; counter[21]                                                                                                                  ; 3       ;
; counter[20]                                                                                                                  ; 3       ;
; Add48~40                                                                                                                     ; 3       ;
; altura_set_c_lcd[0]~0                                                                                                        ; 3       ;
; Add16~14                                                                                                                     ; 3       ;
; Add16~12                                                                                                                     ; 3       ;
; Add16~10                                                                                                                     ; 3       ;
; Add16~8                                                                                                                      ; 3       ;
; peso_set_c_lcd[0]~0                                                                                                          ; 3       ;
; pos_set[4]                                                                                                                   ; 3       ;
; \process_9:count[22]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[21]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[20]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[19]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[18]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[17]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[16]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[15]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[14]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[13]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[12]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[11]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[10]~SCLR_LUT                                                                                                ; 2       ;
; \process_9:count[9]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[8]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[7]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[6]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[5]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[4]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[3]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[2]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[1]~SCLR_LUT                                                                                                 ; 2       ;
; \process_9:count[0]~SCLR_LUT                                                                                                 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[658]~762            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[652]~761            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[627]~760            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[628]~759            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[629]~758            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[630]~757            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[631]~756            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[631]~755            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[633]~753            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[608]~752            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[609]~751            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[610]~750            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[611]~749            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[612]~748            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[613]~747            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[614]~746            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[615]~745            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[616]~744            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[617]~743            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[618]~742            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[619]~741            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[620]~740            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[621]~739            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[622]~738            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[730]~734            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[704]~733            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[678]~732            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[731]~715            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[731]~714            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[705]~713            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[679]~712            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[653]~711            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[733]~710            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[734]~709            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[735]~708            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[736]~707            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[737]~706            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[738]~705            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[739]~704            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[740]~703            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[741]~702            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[742]~701            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[743]~700            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[744]~699            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[745]~698            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[746]~697            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[747]~696            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[706]~694            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[706]~693            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[680]~692            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[654]~691            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[708]~690            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[709]~689            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[710]~688            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[711]~687            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[712]~686            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[713]~685            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[714]~684            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[715]~683            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[716]~682            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[717]~681            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[718]~680            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[719]~679            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[720]~678            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[721]~677            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[722]~676            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[681]~674            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[681]~673            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[655]~672            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[683]~671            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[684]~670            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[685]~669            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[686]~668            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[687]~667            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[688]~666            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[689]~665            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[690]~664            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[691]~663            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[692]~662            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[693]~661            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[694]~660            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[695]~659            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[696]~658            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[697]~657            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[656]~655            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[656]~654            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[659]~653            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[660]~652            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[661]~651            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[662]~650            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[663]~649            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[664]~648            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[665]~647            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[666]~646            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[667]~645            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[668]~644            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[669]~643            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[670]~642            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[671]~641            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[672]~640            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[634]~638            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[635]~637            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[636]~636            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[637]~635            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[638]~634            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[639]~633            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[640]~632            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[641]~631            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[642]~630            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[643]~629            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[644]~628            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[645]~627            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[646]~626            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[647]~625            ; 2       ;
; Add40~14                                                                                                                     ; 2       ;
; count~73                                                                                                                     ; 2       ;
; count~72                                                                                                                     ; 2       ;
; count~71                                                                                                                     ; 2       ;
; count~70                                                                                                                     ; 2       ;
; count~69                                                                                                                     ; 2       ;
; count~68                                                                                                                     ; 2       ;
; count~67                                                                                                                     ; 2       ;
; count~66                                                                                                                     ; 2       ;
; count~65                                                                                                                     ; 2       ;
; count~64                                                                                                                     ; 2       ;
; count~63                                                                                                                     ; 2       ;
; count~62                                                                                                                     ; 2       ;
; Selector43~6                                                                                                                 ; 2       ;
; Selector11~10                                                                                                                ; 2       ;
; Equal92~2                                                                                                                    ; 2       ;
; Equal102~2                                                                                                                   ; 2       ;
; Equal38~2                                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[732]~590            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[707]~566            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[682]~543            ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[657]~521            ; 2       ;
; LessThan12~3                                                                                                                 ; 2       ;
; aux_calibracao[4]                                                                                                            ; 2       ;
; cor_flag_m0                                                                                                                  ; 2       ;
; LessThan2~6                                                                                                                  ; 2       ;
; LessThan1~6                                                                                                                  ; 2       ;
; LessThan0~6                                                                                                                  ; 2       ;
; flag_m0                                                                                                                      ; 2       ;
; Equal29~5                                                                                                                    ; 2       ;
; Equal29~4                                                                                                                    ; 2       ;
; Mux223~2                                                                                                                     ; 2       ;
; Equal4~0                                                                                                                     ; 2       ;
; Equal11~0                                                                                                                    ; 2       ;
; Equal7~0                                                                                                                     ; 2       ;
; Equal14~0                                                                                                                    ; 2       ;
; count100us[1]                                                                                                                ; 2       ;
; cor_med[1]~2                                                                                                                 ; 2       ;
; lcd_state[2]~11                                                                                                              ; 2       ;
; lcd_state[1]~10                                                                                                              ; 2       ;
; altura_set_c_lcd~5                                                                                                           ; 2       ;
; peso_set_c_lcd~6                                                                                                             ; 2       ;
; Equal8~4                                                                                                                     ; 2       ;
; count~46                                                                                                                     ; 2       ;
; Equal8~3                                                                                                                     ; 2       ;
; count~45                                                                                                                     ; 2       ;
; count~44                                                                                                                     ; 2       ;
; count~43                                                                                                                     ; 2       ;
; Equal8~0                                                                                                                     ; 2       ;
; count~42                                                                                                                     ; 2       ;
; count~41                                                                                                                     ; 2       ;
; count~40                                                                                                                     ; 2       ;
; count~39                                                                                                                     ; 2       ;
; count~37                                                                                                                     ; 2       ;
; count~36                                                                                                                     ; 2       ;
; count~35                                                                                                                     ; 2       ;
; count~34                                                                                                                     ; 2       ;
; count~33                                                                                                                     ; 2       ;
; count~32                                                                                                                     ; 2       ;
; count~31                                                                                                                     ; 2       ;
; count~30                                                                                                                     ; 2       ;
; count[12]                                                                                                                    ; 2       ;
; count[13]                                                                                                                    ; 2       ;
; count[11]                                                                                                                    ; 2       ;
; count[10]                                                                                                                    ; 2       ;
; count[9]                                                                                                                     ; 2       ;
; count[8]                                                                                                                     ; 2       ;
; count[7]                                                                                                                     ; 2       ;
; count[6]                                                                                                                     ; 2       ;
; count[5]                                                                                                                     ; 2       ;
; count[4]                                                                                                                     ; 2       ;
; count[3]                                                                                                                     ; 2       ;
; count[2]                                                                                                                     ; 2       ;
; count[1]                                                                                                                     ; 2       ;
; count[0]                                                                                                                     ; 2       ;
; Equal81~0                                                                                                                    ; 2       ;
; Mux179~0                                                                                                                     ; 2       ;
; count~29                                                                                                                     ; 2       ;
; count~26                                                                                                                     ; 2       ;
; count~24                                                                                                                     ; 2       ;
; Add41~0                                                                                                                      ; 2       ;
; Add32~71                                                                                                                     ; 2       ;
; Add32~70                                                                                                                     ; 2       ;
; Add32~69                                                                                                                     ; 2       ;
; Add32~68                                                                                                                     ; 2       ;
; Add32~67                                                                                                                     ; 2       ;
; Add32~66                                                                                                                     ; 2       ;
; Add32~65                                                                                                                     ; 2       ;
; Add32~64                                                                                                                     ; 2       ;
; Add32~63                                                                                                                     ; 2       ;
; Add32~62                                                                                                                     ; 2       ;
; Add32~61                                                                                                                     ; 2       ;
; Add32~60                                                                                                                     ; 2       ;
; Add32~59                                                                                                                     ; 2       ;
; Add32~58                                                                                                                     ; 2       ;
; Add32~57                                                                                                                     ; 2       ;
; Add32~56                                                                                                                     ; 2       ;
; Add32~55                                                                                                                     ; 2       ;
; Add32~54                                                                                                                     ; 2       ;
; Add32~53                                                                                                                     ; 2       ;
; Add32~52                                                                                                                     ; 2       ;
; Add32~51                                                                                                                     ; 2       ;
; Add32~48                                                                                                                     ; 2       ;
; Add32~45                                                                                                                     ; 2       ;
; Add32~42                                                                                                                     ; 2       ;
; time_trigger[22]                                                                                                             ; 2       ;
; time_trigger[21]                                                                                                             ; 2       ;
; time_trigger[7]                                                                                                              ; 2       ;
; time_trigger[8]                                                                                                              ; 2       ;
; time_trigger[9]                                                                                                              ; 2       ;
; time_trigger[10]                                                                                                             ; 2       ;
; time_trigger[11]                                                                                                             ; 2       ;
; time_trigger[12]                                                                                                             ; 2       ;
; time_trigger[13]                                                                                                             ; 2       ;
; time_trigger[14]                                                                                                             ; 2       ;
; time_trigger[15]                                                                                                             ; 2       ;
; time_trigger[16]                                                                                                             ; 2       ;
; time_trigger[17]                                                                                                             ; 2       ;
; time_trigger[18]                                                                                                             ; 2       ;
; time_trigger[19]                                                                                                             ; 2       ;
; time_trigger[20]                                                                                                             ; 2       ;
; lcd_state[1]~3                                                                                                               ; 2       ;
; Selector86~2                                                                                                                 ; 2       ;
; LCD_DATA~12                                                                                                                  ; 2       ;
; Mux218~0                                                                                                                     ; 2       ;
; Selector1~0                                                                                                                  ; 2       ;
; Mux211~0                                                                                                                     ; 2       ;
; Selector11~7                                                                                                                 ; 2       ;
; WideNor4                                                                                                                     ; 2       ;
; Selector12~3                                                                                                                 ; 2       ;
; WideNor2~0                                                                                                                   ; 2       ;
; WideNor1~60                                                                                                                  ; 2       ;
; WideNor1~58                                                                                                                  ; 2       ;
; Selector16~0                                                                                                                 ; 2       ;
; Equal118~0                                                                                                                   ; 2       ;
; Equal50~3                                                                                                                    ; 2       ;
; Equal56~1                                                                                                                    ; 2       ;
; WideNor1~53                                                                                                                  ; 2       ;
; Selector13~6                                                                                                                 ; 2       ;
; Equal104~0                                                                                                                   ; 2       ;
; Equal54~2                                                                                                                    ; 2       ;
; Selector14~0                                                                                                                 ; 2       ;
; Selector13~5                                                                                                                 ; 2       ;
; Equal134~1                                                                                                                   ; 2       ;
; Selector13~3                                                                                                                 ; 2       ;
; Selector13~2                                                                                                                 ; 2       ;
; Selector15~2                                                                                                                 ; 2       ;
; Selector15~0                                                                                                                 ; 2       ;
; Equal36~4                                                                                                                    ; 2       ;
; Equal34~1                                                                                                                    ; 2       ;
; Selector3~0                                                                                                                  ; 2       ;
; Equal48~1                                                                                                                    ; 2       ;
; Equal40~0                                                                                                                    ; 2       ;
; Equal44~2                                                                                                                    ; 2       ;
; Equal44~0                                                                                                                    ; 2       ;
; WideNor7~3                                                                                                                   ; 2       ;
; Equal36~3                                                                                                                    ; 2       ;
; Equal78~0                                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~38                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~40                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[3]~42  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[2]~44  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[1]~46  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~38                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[4]~40  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[3]~42  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[2]~44  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[1]~46  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~30                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~28                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~26                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~24                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~22                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~20                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~18                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~16                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~14                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~12                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~10                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~8                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_21~0                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[5]~38  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[4]~40  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[3]~42  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[2]~44  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~30                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~28                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~26                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~24                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~22                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~20                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~18                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~16                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~14                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~12                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~10                     ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~8                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|op_20~0                      ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[5]~38  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[4]~40  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[3]~42  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[22]~30 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[21]~28 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[20]~26 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[19]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[18]~22 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[17]~20 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[16]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[15]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[14]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[13]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[12]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[11]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[10]~6  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[9]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[8]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_27_result_int[7]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[5]~38  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[4]~40  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[22]~30 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[21]~28 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[20]~26 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[19]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[18]~22 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[17]~20 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[16]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[15]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[14]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[13]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[12]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[11]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[10]~6  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[9]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[8]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_26_result_int[7]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[5]~38  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[22]~30 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[21]~28 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[20]~26 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[19]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[18]~22 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[17]~20 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[16]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[15]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[14]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[13]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[12]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[11]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[10]~6  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[9]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[8]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_25_result_int[7]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[22]~30 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[21]~28 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[20]~26 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[19]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[18]~22 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[17]~20 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[16]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[15]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[14]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[13]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[12]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[11]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[10]~6  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[9]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[8]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_24_result_int[7]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[22]~30 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[21]~28 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[20]~26 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[19]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[18]~22 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[17]~20 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[16]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[15]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[14]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[13]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[12]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[11]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[10]~6  ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[9]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[8]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_23_result_int[7]~0   ; 2       ;
; lpm_mult:Mult1|mult_dct:auto_generated|op_1~26                                                                               ; 2       ;
; Add40~12                                                                                                                     ; 2       ;
; Add40~8                                                                                                                      ; 2       ;
; Add40~6                                                                                                                      ; 2       ;
; Add40~4                                                                                                                      ; 2       ;
; Add40~2                                                                                                                      ; 2       ;
; \process_2:counter[11]                                                                                                       ; 2       ;
; \process_2:counter[10]                                                                                                       ; 2       ;
; \process_2:counter[3]                                                                                                        ; 2       ;
; \process_2:counter[2]                                                                                                        ; 2       ;
; \process_2:counter[1]                                                                                                        ; 2       ;
; \process_2:counter[0]                                                                                                        ; 2       ;
; \process_2:counter[5]                                                                                                        ; 2       ;
; \process_2:counter[4]                                                                                                        ; 2       ;
; \process_2:counter[6]                                                                                                        ; 2       ;
; \process_2:counter[7]                                                                                                        ; 2       ;
; \process_2:counter[9]                                                                                                        ; 2       ;
; \process_2:counter[8]                                                                                                        ; 2       ;
; \process_2:counter[14]                                                                                                       ; 2       ;
; \process_2:counter[13]                                                                                                       ; 2       ;
; \process_2:counter[12]                                                                                                       ; 2       ;
; \process_2:counter[17]                                                                                                       ; 2       ;
; \process_2:counter[16]                                                                                                       ; 2       ;
; \process_2:counter[15]                                                                                                       ; 2       ;
; \process_2:counter[19]                                                                                                       ; 2       ;
; \process_2:counter[18]                                                                                                       ; 2       ;
; \process_1:counter[11]                                                                                                       ; 2       ;
; \process_1:counter[10]                                                                                                       ; 2       ;
; \process_1:counter[3]                                                                                                        ; 2       ;
; \process_1:counter[2]                                                                                                        ; 2       ;
; \process_1:counter[1]                                                                                                        ; 2       ;
; \process_1:counter[0]                                                                                                        ; 2       ;
; \process_1:counter[5]                                                                                                        ; 2       ;
; \process_1:counter[4]                                                                                                        ; 2       ;
; \process_1:counter[6]                                                                                                        ; 2       ;
; \process_1:counter[7]                                                                                                        ; 2       ;
; \process_1:counter[9]                                                                                                        ; 2       ;
; \process_1:counter[8]                                                                                                        ; 2       ;
; \process_1:counter[14]                                                                                                       ; 2       ;
; \process_1:counter[13]                                                                                                       ; 2       ;
; \process_1:counter[12]                                                                                                       ; 2       ;
; \process_1:counter[17]                                                                                                       ; 2       ;
; \process_1:counter[16]                                                                                                       ; 2       ;
; \process_1:counter[15]                                                                                                       ; 2       ;
; \process_1:counter[19]                                                                                                       ; 2       ;
; \process_1:counter[18]                                                                                                       ; 2       ;
; counter[11]                                                                                                                  ; 2       ;
; counter[10]                                                                                                                  ; 2       ;
; counter[3]                                                                                                                   ; 2       ;
; counter[2]                                                                                                                   ; 2       ;
; counter[1]                                                                                                                   ; 2       ;
; counter[0]                                                                                                                   ; 2       ;
; counter[5]                                                                                                                   ; 2       ;
; counter[4]                                                                                                                   ; 2       ;
; counter[6]                                                                                                                   ; 2       ;
; counter[7]                                                                                                                   ; 2       ;
; counter[9]                                                                                                                   ; 2       ;
; counter[8]                                                                                                                   ; 2       ;
; counter[14]                                                                                                                  ; 2       ;
; counter[13]                                                                                                                  ; 2       ;
; counter[12]                                                                                                                  ; 2       ;
; counter[17]                                                                                                                  ; 2       ;
; counter[16]                                                                                                                  ; 2       ;
; counter[15]                                                                                                                  ; 2       ;
; counter[19]                                                                                                                  ; 2       ;
; counter[18]                                                                                                                  ; 2       ;
; Add2~16                                                                                                                      ; 2       ;
; Add2~14                                                                                                                      ; 2       ;
; Add2~12                                                                                                                      ; 2       ;
; Add2~10                                                                                                                      ; 2       ;
; Add2~8                                                                                                                       ; 2       ;
; Add2~6                                                                                                                       ; 2       ;
; Add2~4                                                                                                                       ; 2       ;
; Add2~2                                                                                                                       ; 2       ;
; Add2~0                                                                                                                       ; 2       ;
; \process_9:count[22]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[21]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[20]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[19]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[18]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[17]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[16]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[15]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[14]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[13]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[12]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[11]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[10]~_Duplicate_1                                                                                            ; 2       ;
; \process_9:count[9]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[8]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[7]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[6]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[5]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[4]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[3]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[2]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[1]~_Duplicate_1                                                                                             ; 2       ;
; \process_9:count[0]~_Duplicate_1                                                                                             ; 2       ;
; flag_m2                                                                                                                      ; 2       ;
; flag_m1                                                                                                                      ; 2       ;
; Add48~42                                                                                                                     ; 2       ;
; Add48~38                                                                                                                     ; 2       ;
; Add48~36                                                                                                                     ; 2       ;
; Add48~34                                                                                                                     ; 2       ;
; Add48~32                                                                                                                     ; 2       ;
; Add48~30                                                                                                                     ; 2       ;
; Add48~28                                                                                                                     ; 2       ;
; Add48~26                                                                                                                     ; 2       ;
; Add48~24                                                                                                                     ; 2       ;
; Add48~22                                                                                                                     ; 2       ;
; Add48~20                                                                                                                     ; 2       ;
; Add48~18                                                                                                                     ; 2       ;
; Add48~16                                                                                                                     ; 2       ;
; Add48~14                                                                                                                     ; 2       ;
; Add48~12                                                                                                                     ; 2       ;
; Add48~10                                                                                                                     ; 2       ;
; Add48~8                                                                                                                      ; 2       ;
; Add48~6                                                                                                                      ; 2       ;
; Add48~4                                                                                                                      ; 2       ;
; Add47~14                                                                                                                     ; 2       ;
; Add47~12                                                                                                                     ; 2       ;
; Add47~10                                                                                                                     ; 2       ;
; Add47~8                                                                                                                      ; 2       ;
; Add47~6                                                                                                                      ; 2       ;
; Add47~4                                                                                                                      ; 2       ;
; Add47~2                                                                                                                      ; 2       ;
; Add46~22                                                                                                                     ; 2       ;
; Add46~20                                                                                                                     ; 2       ;
; Add46~18                                                                                                                     ; 2       ;
; Add46~16                                                                                                                     ; 2       ;
; Add46~14                                                                                                                     ; 2       ;
; Add46~12                                                                                                                     ; 2       ;
; Add46~10                                                                                                                     ; 2       ;
; Add46~8                                                                                                                      ; 2       ;
; Add46~6                                                                                                                      ; 2       ;
; Add46~4                                                                                                                      ; 2       ;
; Add46~2                                                                                                                      ; 2       ;
; Add46~0                                                                                                                      ; 2       ;
; Add28~16                                                                                                                     ; 2       ;
; Add28~14                                                                                                                     ; 2       ;
; Add28~12                                                                                                                     ; 2       ;
; Add28~10                                                                                                                     ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_dct:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_dct:auto_generated|mac_mult3 ;                            ; DSPMULT_X16_Y3_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult1|mult_dct:auto_generated|w196w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y4_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,721 / 15,666 ( 17 % ) ;
; C16 interconnects           ; 6 / 812 ( < 1 % )       ;
; C4 interconnects            ; 1,174 / 11,424 ( 10 % ) ;
; Direct links                ; 676 / 15,666 ( 4 % )    ;
; Global clocks               ; 4 / 8 ( 50 % )          ;
; Local interconnects         ; 1,144 / 4,608 ( 25 % )  ;
; R24 interconnects           ; 15 / 652 ( 2 % )        ;
; R4 interconnects            ; 1,333 / 13,328 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 152) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 2                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 6                             ;
; 13                                          ; 10                            ;
; 14                                          ; 5                             ;
; 15                                          ; 10                            ;
; 16                                          ; 88                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.95) ; Number of LABs  (Total = 152) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 79                            ;
; 1 Clock enable                     ; 45                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.74) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 14                            ;
; 16                                           ; 34                            ;
; 17                                           ; 8                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 9                             ;
; 23                                           ; 4                             ;
; 24                                           ; 4                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.62) ; Number of LABs  (Total = 152) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 11                            ;
; 3                                               ; 6                             ;
; 4                                               ; 10                            ;
; 5                                               ; 4                             ;
; 6                                               ; 9                             ;
; 7                                               ; 3                             ;
; 8                                               ; 9                             ;
; 9                                               ; 8                             ;
; 10                                              ; 11                            ;
; 11                                              ; 8                             ;
; 12                                              ; 12                            ;
; 13                                              ; 18                            ;
; 14                                              ; 6                             ;
; 15                                              ; 6                             ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.41) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 5                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 2                             ;
; 13                                           ; 8                             ;
; 14                                           ; 10                            ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 8                             ;
; 20                                           ; 15                            ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 9                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "Esteira_PI"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Esteira_PI.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clock_10kHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_10kHz~0
Info (176353): Automatically promoted node clock_100khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_100khz~0
Info (176353): Automatically promoted node clock_10Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_10Hz~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 23 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 23 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.77 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 22 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HC_trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TCS_S[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TCS_S[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TCS_S[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TCS_S[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STEP_MOTOR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STEP_MOTOR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STEP_MOTOR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STEP_MOTOR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/fbroering/Dropbox/ENG PI-1/Esteira_PI_Cyclone_2/output_files/Esteira_PI.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 656 megabytes
    Info: Processing ended: Tue Jun 20 11:51:26 2017
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/fbroering/Dropbox/ENG PI-1/Esteira_PI_Cyclone_2/output_files/Esteira_PI.fit.smsg.


