行政院國家科學委員會補助專題研究計畫成果報告 
※※※※※※※※※※※※※※※※※※※※※※※※※※    
※     高效能可程式化展頻時脈產生器之設計與研製(2/2)      ※ 
※※※※※※※※※※※※※※※※※※※※※※※※※※ 
 
計畫類別：■個別型計畫  □整合型計畫 
計畫編號：NSC-94-2215-E-030-001- 
執行期間： 94 年 8 月 1 日至 95 年 7 月 31 日 
 
計畫主持人：黃弘一 
共同主持人： 
計畫參與人員：詹勳典、巫昇達、劉仁傑、梁家銘 
 
 
 
 
 
 
 
 
 
 
 
 
 
執行單位：輔仁大學電子工程學系 
 
 
 
 
中 華 民 國 95  年 7 月 15  日 
AND-OR 輸入邏輯合成頻率會使電路較複雜不
易作到多相位訊號的每一個延遲路徑的負載達
到平均且不容易彈性設計其它倍數要求。傳統
提出的邊緣頻率合成器(Edge combiner) [7] 由
於 Source-follower 架構所以不能應用於低電壓
操作同時使輸出頻率的 Rise/Fall 時間不能達到
對稱。提出的環形邊缘頻率合成器可以在低電
壓操作，且擁有 Rise/Fall time 對稱性的性能
同時可以彈性設計倍頻要求只要增加延遲元件
的數目。使用可程式化電路可以容易使多相位
訊號的每一個延遲路徑的負載達到平均而提供
時脈產生器有較低抖動的倍頻訊號。 
 
三、 研究方法及成果 
3.1 設計原理、方法、架構     
 圖 1 為本計畫所採用延遲鎖定迴路(DLL)
之可程式化時脈產生器架構圖，主要功能是提
供輸出為輸入頻率不同倍數關係，同時調變不
同輸入頻率使輸出頻率範圍調變很廣為目的。 
 
Fout
MUX
Edge combiner
 φ1 φ2 φ3
Programmable 
signals
φN-1 φN
DLL
                              
Programmable Circuit
Fref
 
圖 1可程式化時脈產生器架構圖 
A. Delay element 
 圖 2 為新型差動延遲元件電路，主要的功
能是用來延遲訊號，並可藉由 Charge Pump 的
輸出類比控制電壓來改變延遲元件的延遲時
間。輸入端為分離路徑可以無直流功率損耗
[8]，同時採用電容耦合技巧[9]和可變電容[10]
來調整延遲元件的延遲時間，圖 3 為電容耦合
技巧應用在延遲元件上，其電壓關係如下 
 
VIN+ VIN-
VcVc
N1
N4
Cm3Cm1
P2
φ-
B
φ-φ-
φ- CC1 CC3
φ+
φ+
φ+φ-
φ-
CC2
Vc
Cm4
CC4
φ+ φ+
Vc
φ-
φ- φ+
P1
Cm2
C D
INV1
INV2
N2
N3
φ+φ+
A
 
圖 2 新型差動延遲元件電路 
 
圖 3 電容耦合電路之技巧 
 
 圖 4 為提出的差動延遲元件左半邊之理論
波形圖。 
 
vDD
GND
vDD
vDD
GND
GND
VIN+
A
B
t1 t2 t3
vDD
vDD
GND
GND
φ-
φ-
vDD
vDD
GND
GND
C
D
Vtp1
VDD-Vtn3   
 
圖 4 延遲元件之理論波形圖 
B. Programmable circular edge combiner 
 
圖5我們所要實現的可程式化延遲鎖定迴
路之電壓控制延遲線(VCDL)，主要的作用是利
用Vc電壓來控制延遲元件電路使每一級出來的
相位不一樣。VCDL有n/2個差動延遲元件D1，
D2，D3…，Dn/2 。沿著延遲線可產生n個相位，
表示成ψ1，ψ2…，ψn。 
 
 
圖 11 Buffer 元件尺寸的理想分析圖 
 
3.2 模擬 
 
電路模擬和比較主要分兩部份： 
第一:針對傳統 Delay element 和提出的差動
門檻觸發 Delay element 比較線性度、功率損
耗、輸出振幅、每一級的延遲誤差。 
第二是比較環形邊缘頻率合成器和傳統頻
率合成器驗證提出的電路在低電壓操作的可行
性以及有較佳對稱性的上升和下降時間輸出。 
首先將針對幾種傳統的延遲元件和提出的
延遲元件在一些特性上作模擬比較。為了公平
比較每一種延遲元件的控制電壓對傳遞延遲時
間的線性關係，應設計每一種延遲元件的增益
接近，當輸入頻率 120MHz，串 12 級，當改變
控制電壓將得到不同的延遲時間，圖 12 為控制
電壓對傳遞延遲時間關係圖，得知 Symmetric 
load 延遲元件和 Current-starved 延遲元件呈現
較差的非線性傳遞延遲時間的輸出。 
 
 
圖 12 控制電壓對傳遞延遲時間關係圖 
 
圖 13 每一種延遲元件的功率消耗比較圖。由圖
得知 Symmetric load 的延遲元件的功率消耗最
大原因是有直流功率損耗。圖 14 為每一種延遲
元件的每一級延遲誤差，皆模擬 250 組。表 1
為各種延遲元件的比較整理。由表得知提出的
延遲元件電路有存在 Cross-coupled 的反相器
(inv1、inv2)可以降低延遲誤差，這將降低倍頻
時脈的抖動。由圖得知 Varactor type 延遲元件
和 Shunt capacitor 延遲元件的抖動特性較差，原
因是此兩種延遲元件的架構造成，雖然架構簡
單但是對於輸出端的大電容使訊號的 Rise/Fall 
時間長所以容易受到開關元件的雜訊和電源雜
訊干擾造成較大的延遲誤差。Symmetric load 延
遲元件有操作有直流特性所以輸出訊號最低電
壓被限制不能有全擺幅輸出。 
 
 
圖 13 控制電壓對功率消耗關係圖 
 
 
圖 14 延遲元件的每一級延遲誤差分析圖 
 
表 1 延遲元件的性能比較 
Case 1: with cross-coupled inverters at output nodes. 
Case 2: without cross-coupled inverter at output nodes. 
傳統 Edge combiner[7]因為有 NMOS source 
-follow 架構，而限制低電壓的操作和造成輸出
訊號的 Rise/Fall 時間不對稱的情形，圖 15 比較
傳統和提出的Edge combiner的Rise/Fall時間的
對稱性，由圖證明提出的環形邊缘頻率合成器
在 Rise/Fall 時間有好的對稱性輸出。表 2 為
Type Ref. [1] Ref. [2] Ref. [3] Ref. [4] This work 
Linearity 36% 36% 17.3% 23% 26% 
Power 14 mW 1.73 mW 2.36 mW 1.92 mW 1.86 mW 
Swing 
0.91~1.8
V 
0~1.8V 0~1.8V 0~1.8V 0~1.8V 
6ps (case 1)
Delay error 17ps 12ps 54ps 44ps 
10ps (case 2)
 
圖 20  輸入訊號 120MHz 和六倍頻 720MHz 的
波形圖 
 
圖 21 量測時脈產生器一倍頻的輸出訊號
100MHz 下的 jitter，RMS jitter 為 20.3ps，
peak-to-peak jitter 為 100ps。圖 22 測時脈產生器
兩倍頻的輸出訊號 200MHz 下的 jitter，RMS 
jitter 為 19.4ps，peak-to-peak jitter 為 85ps。圖
23測時脈產生器三倍頻的輸出訊號 300-MHz下
的 jitter，RMS jitter 為 18.8ps，peak-to-peak jitter 
為 80ps。圖 24 測時脈產生器六倍頻的輸出訊號
600-MHz 下的 jitter，RMS jitter 為 16.38ps，
peak-to-peak jitter 為 76ps，圖 25 測時脈產生器
一倍頻的輸出訊號 68MHz 下的 jitter，RMS jitter
為 22.36ps，peak-to-peak jitter 為 125ps。圖 26
量測時脈產生器六倍頻的輸出訊號 720MHz 下
的 jitter，RMS jitter 為 14.82ps，peak-to-peak jitter
為 64ps。 
 
 
圖 21 訊號 100MHz 和一倍頻 100MHz 的 jitter
量測 
 
 
 
圖 22 訊號 100MHz 和兩倍頻 200MHz 的 jitter
量測 
 
圖 23 訊號 100MHz 和三倍頻 300MHz 的 jitter
量測 
 
 
圖 24 輸入訊號 100MHz 和六倍頻 600MHz 的
jitter 量測 
 
在 68MHz~720MHz，量測時脈產生器六倍頻的
輸出訊號 720MHz 下的 RMS jitter 為 14.82ps，
peak-to-peak 為 64ps。 
 
 
B. Spread Spectrum SATA III clock generator  
 
SATA 展頻訊號時脈產生器，基本上是以鎖
相迴路為基礎，對輸出頻率做小幅調變，造成
輸出時脈頻譜下降，進而達到降低電磁干擾之
目的。鎖相迴路是以頻率負迴授系統為主要架
構的電路，其功能為追蹤輸入訊號的頻率與相
位，使得內部時脈與外部參考時脈同相位，避
免因高頻或高速所產生的雜訊影響。本報告提
出之 SATA3 架構主要包括七個部分：相位頻率
偵測器（PFD , Phase  Frequency Detector）、充
放電幫浦（CP, Charge Pump）、低通濾波器（LPF, 
Low Pass Filter）、互補式交互耦合電感電容壓
控振盪器 (Complimentary cross-coupled LC Vo 
-ltage Controlled Oscillator)、13.5~15.5 計數器
(Counter)、訊號混合器 (Mixer) 以及高頻電流
式除頻器(High Frequency Current mode 
Divider) ，如下圖 27 所示。 
 
 
 
圖 27. SATA 展頻訊號時脈產生器架構圖 
 
其理論推導由圖 28 中之方塊圖可知：當調
變常數(N~M)為一固定值時，其輸入頻率亦為一
固定值，因而輸入角頻率ω3與ω1+ω2相等時，
迴路為平衡狀態，輸出角頻率為 4ω1。當調變
機制發生時，因輸入角頻率ω3仍然不變，調變
常數(N~M)改變，使得其與原先角頻率ω2相比
變為 ω2+Δω2，因而在迴路為平衡條件之下，
仍須保持 ω3=ω1+ω2+Δω2，使得其角頻率 ω1
與原先角頻率相比變為ω1-Δω2，輸出角頻率因
而變為 4(ω1-Δω2) ，與原先輸出角頻率 4ω1相
比，減少了 4Δω2，輸出頻率因此可藉由計數器
對調變常數(N~M)改變而變化，達到調變輸出頻
率之目的。 
 
理論訊號公式推導說明如下： 
 
1. 於  I (In Phase)相位之混合訊號結果為
cos(ω1 t‧  ) cos(‧ ω2 t‧  ) 
2. 於 Q (Quadrature Phase)相位之混合訊號結果
為 sin(ω1 t‧  ) s‧ in(ω2 t‧  ) 
3. 將 I 與 Q 相位之混合訊號結果再相減，經由
幾何數學公式 
cos(A+B)=cos(A)‧cos(B) - sin(A)‧cos(B)  可 
得 到 其 值 為 cos(ω1 t‧  ) cos(‧ ω2 t‧  ) - 
sin(ω1 t‧  ) s‧ in(ω2 t‧  ) = cos[(ω1+ω2 ) t‧ ] 
 
圖 28. SATA3 展頻訊號時脈產生器理論分析圖 
 
表 5 可程式化時脈產生器規格表 
 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           95 年 7 月 1 日 
報告人姓名  黃弘一 
 
服務機構
及職稱 
輔仁大學電子工程學系 
 
副教授 
     時間 
會議 
     地點 
95.05.21 ~ 95.05.24 
Kos, Greece 
本會核定
補助文號
NSC-94-2215-E-030-001- 
會議 
名稱 
 國際電路與系統會議 
 IEEE 2006 International Symposium on Circuits and Systems 
發表 
論文 
題目 
1. High-Gain and High-Bandwidth Rail-to-Rail Operational Amplifier with 
Slew Rate Boost Circuit 
2. 1~99% Input 50% Output Duty Cycle Corrector 
3. On-Chip Bidirectional Transceiver  
  
 
