Fitter report for TRISTATE-DFF
Wed Jun 18 10:51:08 2008
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Macrocells
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Wed Jun 18 10:51:08 2008   ;
; Quartus II Version    ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name         ; TRISTATE-DFF                            ;
; Top-level Entity Name ; TRISTATEDFF                             ;
; Family                ; MAX7000AE                               ;
; Device                ; EPM7032AELC44-10                        ;
; Timing Models         ; Final                                   ;
; Total macrocells      ; 5 / 32 ( 16 % )                         ;
; Total pins            ; 13 / 36 ( 36 % )                        ;
+-----------------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Fitter Settings                                                           ;
+--------------------------------------------+--------------+---------------+
; Option                                     ; Setting      ; Default Value ;
+--------------------------------------------+--------------+---------------+
; Device                                     ; AUTO         ;               ;
; Fitter Effort                              ; Standard Fit ; Auto Fit      ;
; Optimize IOC Register Placement for Timing ; On           ; On            ;
; Limit to One Fitting Attempt               ; Off          ; Off           ;
; Fitter Initial Placement Seed              ; 1            ; 1             ;
; Slow Slew Rate                             ; Off          ; Off           ;
; Use smart compilation                      ; Off          ; Off           ;
+--------------------------------------------+--------------+---------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/Matteo/Desktop/Esempi QUARTUS/TRISTATE-DFF/TRISTATE-DFF.pin.


+------------------------------------------------------+
; Fitter Resource Usage Summary                        ;
+-----------------------------------+------------------+
; Resource                          ; Usage            ;
+-----------------------------------+------------------+
; Logic cells                       ; 5 / 32 ( 16 % )  ;
; Registers                         ; 2 / 32 ( 6 % )   ;
; Number of pterms used             ; 5                ;
; User inserted logic elements      ; 0                ;
; I/O pins                          ; 13 / 36 ( 36 % ) ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )   ;
;     -- Dedicated input pins       ; 1 / 2 ( 50 % )   ;
; Global signals                    ; 2                ;
; Shareable expanders               ; 0 / 32 ( 0 % )   ;
; Parallel expanders                ; 0 / 30 ( 0 % )   ;
; Cells using turbo bit             ; 5 / 32 ( 16 % )  ;
; Maximum fan-out node              ; UscitaFF1~reg0   ;
; Maximum fan-out                   ; 3                ;
; Highest non-global fan-out signal ; UscitaFF1~reg0   ;
; Highest non-global fan-out        ; 3                ;
; Total fan-out                     ; 14               ;
; Average fan-out                   ; 0.78             ;
+-----------------------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                        ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; I/O Standard ; Location assigned by ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
; Clock       ; 43    ; --       ; --  ; 2                     ; 0                  ; yes    ; no             ; no            ; 3.3-V LVTTL  ; Fitter               ;
; Enable      ; 44    ; --       ; --  ; 2                     ; 0                  ; yes    ; no             ; no            ; 3.3-V LVTTL  ; Fitter               ;
; IngressoFF  ; 21    ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; no            ; 3.3-V LVTTL  ; Fitter               ;
; IngressoTRI ; 24    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; no            ; 3.3-V LVTTL  ; Fitter               ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                      ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name      ; Pin # ; I/O Bank ; LAB ; Output Register ; Power Up High ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+
; UscitaFF1 ; 6     ; --       ; 1   ; no              ; no            ; no             ; no         ; no            ; 3.3-V LVTTL  ; Fitter               ; 10 pF ;
; UscitaFF2 ; 9     ; --       ; 1   ; no              ; no            ; no             ; no         ; no            ; 3.3-V LVTTL  ; Fitter               ; 10 pF ;
; UscitaFF3 ; 8     ; --       ; 1   ; no              ; no            ; no             ; no         ; no            ; 3.3-V LVTTL  ; Fitter               ; 10 pF ;
+-----------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                               ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+---------------+----------------+------------+--------------+----------------------+-------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Power Up High ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+---------------+----------------+------------+--------------+----------------------+-------+
; UscitaTRI1 ; 4     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no            ; no             ; no         ; 3.3-V LVTTL  ; Fitter               ; 10 pF ;
; UscitaTRI2 ; 5     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no            ; no             ; no         ; 3.3-V LVTTL  ; Fitter               ; 10 pF ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+---------------+----------------+------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 4        ; 3          ; --       ; UscitaTRI1     ; bidir  ; 3.3-V LVTTL  ;         ; N               ;
; 5        ; 4          ; --       ; UscitaTRI2     ; bidir  ; 3.3-V LVTTL  ;         ; N               ;
; 6        ; 5          ; --       ; UscitaFF1      ; output ; 3.3-V LVTTL  ;         ; N               ;
; 7        ; 6          ; --       ; TDI            ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 8        ; 7          ; --       ; UscitaFF3      ; output ; 3.3-V LVTTL  ;         ; N               ;
; 9        ; 8          ; --       ; UscitaFF2      ; output ; 3.3-V LVTTL  ;         ; N               ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; GND*           ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; GND*           ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; TMS            ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 14       ; 13         ; --       ; GND*           ;        ;              ;         ;                 ;
; 15       ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 16       ; 15         ; --       ; GND*           ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; GND*           ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; GND*           ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND*           ;        ;              ;         ;                 ;
; 20       ; 19         ; --       ; GND*           ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; IngressoFF     ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 24       ; 23         ; --       ; IngressoTRI    ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 25       ; 24         ; --       ; GND*           ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; GND*           ;        ;              ;         ;                 ;
; 27       ; 26         ; --       ; GND*           ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; GND*           ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; GND*           ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; GND*           ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; TCK            ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 33       ; 32         ; --       ; GND*           ;        ;              ;         ;                 ;
; 34       ; 33         ; --       ; GND*           ;        ;              ;         ;                 ;
; 35       ; 34         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 36       ; 35         ; --       ; GND*           ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; GND*           ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; TDO            ; output ; 3.3-V LVTTL  ;         ; N               ;
; 39       ; 38         ; --       ; GND*           ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; GND*           ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; GND*           ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; Clock          ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 44       ; 43         ; --       ; Enable         ; input  ; 3.3-V LVTTL  ;         ; N               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL  ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; Clock  ; 43    ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
; Enable ; 44    ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |TRISTATEDFF               ; 5          ; 13   ; |TRISTATEDFF        ;
+----------------------------+------------+------+---------------------+


+------------------------------------------------------------------------------------------------+
; Control Signals                                                                                ;
+--------+----------+---------+---------------+--------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+---------------+--------+----------------------+------------------+
; Clock  ; PIN_43   ; 2       ; Clock         ; yes    ; On                   ; --               ;
; Enable ; PIN_44   ; 2       ; Output enable ; yes    ; On                   ; --               ;
+--------+----------+---------+---------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+--------+----------+---------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+----------------------+------------------+
; Clock  ; PIN_43   ; 2       ; On                   ; --               ;
; Enable ; PIN_44   ; 2       ; On                   ; --               ;
+--------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; UscitaFF1~reg0 ; 3              ;
; IngressoTRI    ; 2              ;
; IngressoFF     ; 1              ;
; UscitaFF1~4    ; 1              ;
; UscitaFF3~reg0 ; 1              ;
; IngressoTRI~6  ; 1              ;
; IngressoTRI~4  ; 1              ;
+----------------+----------------+


+---------------------------------------------+
; Interconnect Usage Summary                  ;
+----------------------------+----------------+
; Interconnect Resource Type ; Usage          ;
+----------------------------+----------------+
; Output enables             ; 1 / 6 ( 17 % ) ;
; PIA buffers                ; 3 / 72 ( 4 % ) ;
+----------------------------+----------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 2.50) ; Number of LABs  (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 1                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                        ;
+-----+------------+-----------------------+----------------------------------------+
; LAB ; Logic Cell ; Input                 ; Output                                 ;
+-----+------------+-----------------------+----------------------------------------+
;  A  ; LC1        ; IngressoTRI           ; UscitaTRI1                             ;
;  A  ; LC2        ; IngressoTRI           ; UscitaTRI2                             ;
;  A  ; LC3        ; Clock, IngressoFF     ; UscitaFF3~reg0, UscitaFF1, UscitaFF1~4 ;
;  A  ; LC5        ; Clock, UscitaFF1~reg0 ; UscitaFF3                              ;
;  A  ; LC6        ; UscitaFF1~reg0        ; UscitaFF2                              ;
+-----+------------+-----------------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Security bit                                 ; Off                      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Wed Jun 18 10:51:07 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TRISTATE-DFF -c TRISTATE-DFF
Info: Automatically selected device EPM7032AELC44-10 for design TRISTATE-DFF
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Allocated 124 megabytes of memory during processing
    Info: Processing ended: Wed Jun 18 10:51:08 2008
    Info: Elapsed time: 00:00:01


