加強系統晶片可測試性與可製造性並考量動態參數擷取之震盪環結構與演算法 
DfT and DfM Enhancement for SoC  
Based on Oscillation Ring Architecture and Algorithm for Dynamic Parameter Extraction 
計畫編號：NSC 95-2218-E-110-009 
執行期間：95 年 10 月 1 日至 96 年 7 月 31 日 
主持人：李淑敏 中山大學資訊工程系助理教授 
Email: smli@cse.nsysu.edu.tw 
 
一、 中文摘要 
以系統單晶片(System on a Chip, SoC)來實
現複雜的系統已成為積體電路設計的重要趨
勢，此一趨勢為系統層級交連線帶來了許多新
的設計與測試問題，需要新的技術來加以解
決，本計畫即是為針對 IEEE 1500 測試標準，
開發 SOC 晶片中交連線相關測試技術，針對下
列方向，所提出之研究計畫。 
1. 震盪環動態延遲量測平台 
以震盪環為基礎(oscillation ring-based)的
測試方式能有效降低電路總測試成本，尤其是
以震盪環測試動態擷取電路參數來解決交連線
的可測試性、可製造性與良率之問題。對於交
連線在考量製程效應時，發現交連線的測量特
性已類比化，因此，我們擬以震盪環為基礎之
動態擷取電路參數的測試方法，來處理交連線
延遲效能参數測量問題。 
2. 全晶片繞線器交連線內建自我測試 
我們提出一個整合型的多階層全晶片繞線
器，嵌入我們所提的震盪環測試結構與演算
法，用以測試與診斷模組與智產單元間所建立
的交連線。考量繞線密度與隨之而來的串音錯
誤之交連線偵測與診斷問題，以期得到加強可
測試性與良率的奈米世代繞線器。 
關鍵詞：單晶片系統測試、IEEE 1500 測試標
準、震盪環測試機制、交連線、內建
自我測試。 
英文摘要 
This is an important trend to implement 
VLSI design into a System on a Chip (SoC), and 
this trend brings new design and testing problems, 
especially for system-level interconnects or 
gate-level interconnects. This project is targeted 
at related interconnect testing techniques, and 
there are two major parts as follows: 
1. Dynamic Delay Measurement Framework by 
using Oscillation Ring Test Mechanism 
 The test scheme of Oscillation Ring-Based 
methods can effectively reduce total test cost, 
especially extract dynamic parameters by using 
oscillation based methods to improve testability, 
manufacturability and yield. While considering 
process effects, there is a characteristic of analog 
circuits in interconnects, we adopt dynamic 
parameter extraction method based on oscillation 
ring as test key to measure interconnect 
parameters. 
2. Full-Chip Interconnect BIST (Interconnect 
DfT)  
 We propose an integrated multi-level 
full-chip router with embedded oscillation ring 
architecture and algorithms to establish the 
system-level interconnects. This scheme can 
enhance testability and diagonsability with 
considering routing density and crosstalk 
detection.  
Keywords：SoC Testing, IEEE 1500 Standard, 
Oscillation Ring Test Mechanism, 
Interconnect, BIST. 
 
二、 計畫的緣由與目的 
以系統單晶片(System On a Chip, SOC)
來實現複雜的系統已成為積體電路設計的重要
趨勢，且其已逐漸廣泛應用在多媒體、無線通
訊、光電、網際網路、微機電等多項產業上。
為了實現完整的系統於單一晶片中，愈來愈多
的電路被整合於晶片內，此一趨勢為系統層級
 圖 1、震盪環測試結構 
(用以偵測交連線延遲及串音錯誤並提供交連
線延遲測量平台[1-2]) 
本研究所提出的的系統方塊圖如圖 1 所
示，其中，於系統晶片測試之測試存取機制(Test 
Access Mechanism, TAM) 中有系統計數器
(system counter)，於振盪環測試模式(Oscillation 
Ring Test Mode)中，記錄振盪環之個別計數器
(core counter, local counter)與系統計數器之比
例決定每一個振盪環的振盪頻率，因而測試、
診斷與量測出交連線錯誤[1-2]。我們的方法可
以 100%測試交連線錯誤[2]，並且 100%診斷出
最佳解析度至交連線線段[1]，更進一步量測出
交連線延遲錯誤[2]。 
下列簡要列出研究要點與成果，圖 1-3 與
表 1-6 [1-2]。 
ac3
0
10
20
30
1 4 7 10 13
Ring Length
# 
R
in
gs
ami33
0
50
100
150
1 4 7 10 13
Ring Length
# 
R
in
gs
 
ami49
0
10
20
30
1 4 7 10 13 16 19 22 25 28
Ring Length
# 
R
in
gs
apte
0
5
10
15
20
1 2 3 4 5 6
Ring Length
# 
R
in
gs
 
hp
0
10
20
30
1 2 3 4 5 6 7 8 9
Ring Length
# 
R
in
gs
xerox
0
20
40
60
80
1 2 3 4 5 6 7
Ring Length
# 
R
in
gs
 
圖 2、 震盪環測試環的長度結構分佈 
 
 
0
0.2
0.4
0.6
0.8
1
0 80 160 240
Number of Rings
Fa
ul
t C
ov
er
ag
e
ac3
ami33
ami49
apte
hp
xerox
 
圖 3、 震盪環測試環的長度結構與錯誤涵蓋率
的相對關係 
(二)、全晶片繞線器交連線內建自我測
試，初步的成果相當令人滿意，並已發表於國
際性會議和 IEEE 期刊中[3]。 
 
圖 4、整合多階繞線平台 
(用以整合震盪環測試診斷結構[3]) 
 
本研究所提出的的系統方塊圖如圖 4 所示，其
中，於多層繞線器中嵌入之交連線測試存取機
制(oscillation ring Test, ORT; oscillation ring 
diagnosis, ORD)，因而測試、診斷與量測出交
連線錯誤[1-2, 3]。圖 5 就 mcc1 電路之繞線密
度 分 佈 ， 比 較 之 前 的 研 究 成 果 (a) the 
表 1、震盪環測試結構針對 MCNC 實驗電路的實驗結果[2] 
Circuit #cores #pads #hypernet #2-pin #ring Time (ms) L.B. 
ac3 27 75 211 416 133 33.3 69 
ami33 33 42 117 343 242 60.5 214 
ami49 49 22 361 475 154 38.5 35 
apte 9 73 92 136 73 18.3 38 
hp 11 45 72 195 82 20.5 68 
xerox 10 2 161 356 218 54.5 174 
 
表 2、震盪環長度的分析[2] 
Circuit #2-pin  #ring Average Ring 
Length 
#2-pin/#ring 
ac3 416 133 6.99 3.13 
ami33 343 242 8.93 1.33 
ami49 475 154 16.54 3.08 
apte 136 73 3.75 1.86 
hp 195 82 4.7 2.38 
xerox 356 218 3.73 1.63 
 
表 3、震盪環測試結構硬體成本的分析[1-2] 
Enhanced Wrapper Cell  Type 
input output 
Embedded Counter 
Area 
(in Equivalent gate counts) 3.5 4 ⎥⎥⎥
⎤
⎢⎢⎢
⎡
⎟⎟⎠
⎞
⎜⎜⎝
⎛ × ζ
1log
min
max
2 f
f ×5.5 
* An equivalent gate stands for a two-input NAND gate. 
 
表 4、震盪環測試診斷結構針對 MCNC 實驗電路的實驗結果 [1] 
(BOTH FOR PREDETERMINED AND ADAPTIVE METHODS) 
Statistics Predetermined Analysis Adaptive Circuit 
#core #pad #hyp #net_ 
seg. 
|Rt| |Rd| |Rd|/|Rt| #One
Ring
#No
Diag
#Equ 
Class
|Rd|–|Rt| max. EC |Ra| |Rd|/|Ra|
ac3 27 75 211 416 133(33.3ms) 374(93.5ms) 2.81 389 323 68 241 8 140(35ms) 2.67
ami33 33 42 117 343 242(60.5ms) 303(75.8ms) 1.25 309 126 59 61 5 246(61.5ms) 1.23
ami49 49 22 361 475 156(39ms) 386(96.5ms) 2.47 406 337 88 230 9 162(40.5ms) 2.38
apte 9 73 92 136 73(18.3ms) 122(30.5ms) 1.67 127 94 40 49 4 76(19ms) 1.61
hp 11 45 72 195 81(20.3ms) 164(41ms) 2.02 176 145 51 82 7 87(21.8ms) 1.89
xerox 10 2 161 356 218(54.5ms) 342(85.5ms) 1.57 346 214 86 124 5 222(55.5ms) 1.54
Comp.     0.9679        1  
 
表 5、震盪環測試診斷結構的理論與實驗結果之比較 [1] 
Circuit #NoDiag #EquClass Equation (3) 
(#NoDiag-#EquClass)
Extra Rings
(|Rd|–|Rt|) 
(#NoDiag-#EquClass) 
and (|Rd|–|Rt|) 
ac3 323 68 255 241 14 (5.49%) 
ami33 126 59 67 61 6 (8.96%) 
ami49 337 88 249 230 19 (7.63%) 
apte 94 40 50 49 1 (2.00%) 
hp 145 51 94 82 12 (12.77%) 
xerox 214 86 128 124 4 (3.13%) 
Comparison   1.0712 1 6.64% 
 
表 9、繞線器實驗電路實驗結果之比較 [3] 
(A) Performance-Driven   (B) Routability-Driven  (C) Proposed Balanced Density with 100% routability Circuit 
dmax davg #NetPEAK CPU dmax davg #NetPEAK CPU dmax davg #NetPEAK CPU 
Mcc1 4.65e+7 1.08e+7 181 223.68 2.03e+8 3.32e+7 61 77.11 2.03e+8 3.33e+7 40 72.63 
Mcc2 7.26e+7 5.07e+6 274 5964.2 8.46e+7 5.12e+6 135 2855.5 8.51e+7 5.11e+6 96 2592.34
Comparison 0.41 0.41 3.35 2.32 1 1 1.44 1.10 1 1 1 1 
Struct 1.13e+6 6.93e+4 32 307.91 1.52e+6 7.13e+4 9 56.33 1.52e+6 7.13e+4 7 56.53 
Primary1 3.01e+5 3.33e+4 51 241.96 7.00e+5 5.51e+4 17 63.9 6.99e+5 5.50e+4 15 64.36 
Primary2 3.91e+6 2.08e+5 91 1808.56 3.92e+6 2.09e+5 28 298.17 3.91e+6 2.09e+5 25 295.32
S5378 8.89e+4 6.38e+3 49 23.28 8.91e+4 6.39e+3 17 4.13 8.94e+4 6.41e+3 15 4.29 
S9234 1.02e+5 9.4e+3 61 16.78 2.53e+5 1.19e+4 15 2.91 2.53e+5 1.19e+4 14 2.9 
S13207 3.96e+5 2.04e+4 114 65.45 4.64e+5 2.04e+4 30 14.44 4.64e+5 2.03e+4 27 14.57 
S15850 6.03e+5 2.89e+4 140 181.82 2.66e+6 6.68e+4 30 22.04 2.66e+6 6.67e+4 26 21.77 
S38417 5.22e+5 2.93e+4 272 741.53 8.52e+6 3.94e+5 27 50.02 8.52e+6 3.94e+5 23 50.08 
S38584 1.64e+6 5.83e+4 295 1453.8 1.76e+8 1.25e+7 31 127.8 1.76e+8 1.25e+7 29 122.5 
Comparison 0.45 0.35 6.11 7.66 1 1 1.24 1.08 1 1 1 1 
 
表 10、繞線器實驗電路實驗結果之比較 [3] 
(A) Performance-Driven  (B) Routability-Driven  (C) Proposed Balanced Density with 100% routability Circuit 
#Netavg_v #Netavg_h σv σh #Netavg_v #Netavg_h σv σh #Netavg_v #Netavg_h σv σh 
Mcc1 28.19 31.78 20.59 24.35 10.03 11.50 10.45 10.82 9.91 11.33 7.58 7.33
Mcc2 39.35 44.05 37.26 46.98 19.39 21.65 23.53 25.80 18.74 20.88 17.30 18.54
Comparison 2.36 2.35 2.33 2.76 1.03 1.03 1.37 1.42 1 1 1 1 
Struct 4.97 4.86 4.62 5.03 1.42 1.41 1.24 1.67 1.42 1.41 1.07 1.59
Primary1 2.29 1.74 3.00 5.67 0.70 0.60 1.05 1.95 0.70 0.60 1.20 1.80
Primary2 7.22 7.49 5.56 18.23 2.05 1.85 1.59 4.57 2.05 1.85 1.56 4.45
S5378 12.53 13.46 9.16 8.40 4.38 3.44 3.45 2.13 4.40 3.46 3.44 2.10
S9234 14.16 9.99 12.91 7.04 3.95 2.56 3.25 1.62 3.95 2.56 3.24 1.60
S13207 28.43 20.49 18.40 11.08 9.30 5.93 5.77 2.76 9.29 5.92 5.23 2.81
S15850 36.61 34.48 23.89 20.42 10.29 7.41 5.63 2.92 10.31 7.41 5.39 2.91
S38417 44.58 27.38 37.36 27.94 7.31 4.27 4.75 2.17 7.3 4.27 4.44 2.18
S38584 43.99 30.53 35.93 20.12 9.06 5.80 5.74 2.86 9.05 5.79 5.43 2.88
Comparison 4.02 4.52 4.87 5.55 1.00 1.00 1.17 1.23 1 1 1 1 
 
表 11、繞線器實驗電路實驗結果統計值之比較 [3] 
(A) Crosstalk- and performance-driven  (B) Proposed Balanced Density with 100% routability Circuit 
#NetPEAK_ _v #NetPEAK h #Netavg_v #Netavg_h σv σh #NetPEAK _v #NetPEAK _h #Netavg_v #Netavg_h σv σh 
Mcc1 75 66 17.96 10.98 6.44 9.46 40 36 9.91 11.33 7.58 7.33
Mcc2 146 172 20.53 28.62 21.64 32.54 80 96 18.74 20.88 17.30 18.54
Compar. 1.84 1.80 1.34 1.23 1.13 1.63 1 1 1 1 1 1 
Struct 31 28 4.59 4.85 4.49 5.07 7 7 1.42 1.41 1.07 1.59
Primary1 27 29 2.03 0.94 3.58 3.30 7 15 0.70 0.60 1.20 1.80
Primary2 32 37 2.90 2.65 2.95 5.20 10 25 2.05 1.85 1.56 4.45
S5378 17 13 5.11 3.59 3.62 2.43 15 10 4.40 3.46 3.44 2.10
S9234 16 9 4.79 2.56 3.36 1.77 14 7 3.95 2.56 3.24 1.60
S13207  33 17 9.39 6.35 6.14 3.42 27 15 9.29 5.92 5.23 2.81
S15850 32 15 9.94 7.43 6.33 2.96 26 16 10.31 7.41 5.39 2.91
S38417 29 13 7.41 4.19 4.75 2.23 23 12 7.3 4.27 4.44 2.18
S38584 56 28 10.83 6.45 8.36 3.51 29 16 9.05 5.79 5.43 2.88
Compar. 1.73 1.54 1.18 1.17 1.41 1.34 1 1 1 1 1 1 
 
 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 95-2218-E-110-009 
計畫名稱 
DfT and DfM Enhancement for SoC Based on Oscillation Ring Architecture 
and Algorithm for Dynamic Parameter Extraction 
(加強系統晶片可測試性與可製造性並考量動態參數擷取之震盪
環結構與演算法) 
出國人員姓名 
服務機關及職稱 
李淑敏 中山大學資訊工程系 助理教授 
會議時間地點 美國 路易斯安那州(Louisiana) 新奧爾良市(New Orlean City) 
會議名稱 ISCAS 2007 
發表論文題目 Low Capture Power Test Generation for Launch-off-Capture Transition Test Based on Don’t-Care Filling 
 
一、參加會議經過 
 
這個研討會的舉辦地點是在美國路易斯安那州(Louisiana) 新奧爾良市(New Orlean City)的
凱悅飯店(Hilton New Orleans Riverside)，會議除了技術性會議(technical session)外，還邀
請許多學術界或工業界的知名人士發表主題演說(keynote speech)以及討論會(forum)等。 
第一天參加 IEEE 中會員數最多的 CAS (Circuit and System)年度會議，獲得王朝欽教
授推薦，經自我介紹後離席，經大會成員全體投票同意後，正式成為 IEEE CAS 的會員。
從今年起，CAS 與會決議為提高 CAS member 對 ISCAS 會議的貢獻，如果連續三年不參
與 ISCAS 會議則自動取消其會員資格。對於新成員，則要求對 ISCAS 會議應有具體貢獻。
因此，感謝王朝欽教授與我擬共同提出 ISCAS 2008 special session proposal，目前正在
積極進行以提升我國於 circuit 與 system 的國際能見度與參與程度。 
第二天參加 keynote speech，獲知一些 MIT media lab 的新穎性 circuit 與 system 的應
用，覺得十分有趣。並感謝 Mrs. Sedra Smith 替 Prof. Mr. Sedra Smith 與我合照，對 Smith
夫婦對 ISCAS 大會的熱誠參與印象十分深刻。 
第三天我參加討論的議題包含有測試的的覆蓋問題(fault coverage problem)、省電(low 
capture power)以及 Transition fault model、Don’t-Care Filling 方法等。從別人的報告以及
大家討論的問題中，不僅讓我認識了其他學者大致上的研究方向，也讓我對此領域有了更
進一步的了解。 
 
二、與會心得 
 
此研討會涵蓋範圍很廣，包括On-chip Low-power Electronics、Bio-inspired Neural 
Networks、Digital Circuit Modeling & Synthesis、Placement & Routing、FIR Digital 
Filters、VLSI Memories、Blind Source Separation & Equalization、Frequency Response 
