Instructions: |-
call main
halt
main:
addI t0 zero 5
add t1 a0 zero
swm t0 sp 0
subI sp sp 4
add a0 t0 zero
call input
addI sp sp 4
lwm t0 sp 0
add t1 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
add a0 t1 zero
call output
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add a0 a0 zero
addI pc ra 4
input:
mulI a0 a0 4
swm a0 dr 0
add a1 dr zero
_loop:
jel a0 zero _end
addI dr dr 4
lwi dr rin 0
addI rin rin 4
subI a0 a0 4
jumpl _loop
_end:
add a0 a1 zero
addI dr dr 4
addI pc ra 4
output:
lwm t0 a0 0
_loop:
jel t0 zero _end
addI a0 a0 4
swo a0 rout 0
addI rout rout 4
subI t0 t0 4
jumpl _loop
_end:
addI dr dr 4
addI pc ra 4
addLists:
add t3 dr zero
lwm t0 a0 0
lwm t1 a1 0
add t2 t0 t1
swm t2 dr 0
_loop1:
jel t0 zero _loop2
addI dr dr 4
addI a0 a0 4
lwm tr a0 0
swm tr dr 0
subI t0 t0 4
jumpl _loop1
_loop2:
jel t1 zero _end
addI dr dr 4
addI a1 a1 4
lwm tr a1 0
swm tr dr 0
subI t1 t1 4
jumpl _loop2
_end:
add a0 t3 zero
addI dr dr 4
addI pc ra 4
head:
lwm a0 a0 4
addI pc ra 4
tail:
add t3 dr zero
lwm t0 a0 0
addI a0 a0 4
subI t0 t0 4
swm t0 dr 0
_loop:
jel t0 zero _end
addI a0 a0 4
addI dr dr 4
lwm tr a0 0
swm tr dr 0
subI t0 t0 4
jumpl _loop
_end:
add a0 t3 zero
addI dr dr 4
addI pc ra 4
outputChar:
swm a0 dr 0
swo dr rout 0
addI rout rout 4
addI pc ra 4
outputInt:
jel a0 zero _output0
jll a0 zero _wsign
call outputPositiveInt
addI pc ra 4
_wsign:
add s0 a0 zero
addI a0 zero 45
call outputChar
sub a0 zero s0
jumpl outputPositiveInt
_output0:
addI a0 zero 48
call outputChar
addI pc ra 4
outputPositiveInt:
jel a0 zero _end
swm a0 sp 0
subI sp sp 4
divI a0 a0 10
call outputPositiveInt
addI sp sp 4
lwm a0 sp 0
modI a0 a0 10
addI a0 a0 48
call outputChar
_end:
addI pc ra 4
id:
addI pc ra 4

Stdin: |-
Hello
Ticks: |-
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,0),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,4),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,8),(ra,0),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,12),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,28),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,32),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,36),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,40),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,44),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,48),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,52),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,56),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,60),(ra,8),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,64),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,156),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,160),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,164),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,168),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,172),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,176),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,180),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,184),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,188),(ra,60),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,192),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,196),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,172),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,176),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,4),(pc,180),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,184),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,188),(ra,60),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,192),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,196),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,172),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,176),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,8),(pc,180),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,184),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,188),(ra,60),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,192),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,196),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,172),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,176),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,12),(pc,180),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,184),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,188),(ra,60),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,192),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,196),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,172),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,176),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,16),(pc,180),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,184),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,188),(ra,60),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,192),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,196),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,172),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,176),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,200),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,204),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,20),(pc,208),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,212),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,68),(ra,60),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,72),(ra,60),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,76),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,80),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,84),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,88),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,92),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,96),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,100),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,104),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,108),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,112),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,116),(ra,8),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,120),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,216),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,220),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,224),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,228),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,232),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,236),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,240),(ra,116),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,244),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,248),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,224),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,228),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,232),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,236),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,240),(ra,116),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,244),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,248),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,224),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,228),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,232),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,236),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,240),(ra,116),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,244),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,248),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,224),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,228),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,232),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,24),(pc,236),(ra,116),(rin,20),(rout,12),(sp,4076),(tr,0)]}

Stdout: |-
Hello
Total: |-
126 instructions executed
