## axaddrspace 概述
axaddrspace crate 为 ArceOS-Hypervisor 提供客户机虚拟地址空间管理功能。该模块通过嵌套页表实现客户机物理地址到宿主机物理地址的转换，支持多种内存映射策略，并为跨平台虚拟化提供硬件抽象层支持。
### 项目架构

├── doc  
│   └── 文档.md  
├── src  
│   ├── addr_space  
│   │   ├── backend  
│   │   │   ├── alloc.rs  
│   │   │   ├── linear.rs  
│   │   │   └── mod.rs  
│   │   └── mod.rs  
│   ├── device  
│   │   ├── device_addr.rs  
│   │   └── mod.rs  
│   └── npt  
│       ├── arch  
│       │   ├── aarch64.rs  
│       │   ├── mod.rs  
│       │   ├── riscv.rs  
│       │   └── x86_64.rs  
│       └── mod.rs  
├── addr.rs  
├── frame.rs  
├── hal.rs  
├── lib.rs  
└── cargo.toml  

+ src/addr_space 包含地址空间管理的核心实现，主要由以下组件构成：

**AddrSpace 结构体** ：

`AddrSpace<H>` 是虚拟内存地址空间的核心管理器，包含三个字段 ：
va_range: 地址空间范围。
areas: 内存区域集合，使用 `MemorySet<Backend<H>>` 管理。
pt: 嵌套页表 `PageTable<H>`。

**Backend** 映射后端 ：

`Backend` 枚举提供两种内存映射策略 ：
Linear Backend: 线性映射，使用固定偏移量 pa_va_offset 进行地址转换。
Alloc Backend: 动态分配映射，支持预分配 (populate=true) 或按需分配 (populate=false)。

**提供的主要操作** : 

`AddrSpace<H>.base`，`AddrSpace<H>.end`，`AddrSpace<H>.size`分别返回映射区域的基地址和末地址及大小；

`AddrSpace<H>.page_table`返回嵌套页表的引用；

`AddrSpace<H>.page_table_root`返回嵌套页表的根节点。

`AddrSpace<H>.contains_range`用于判断给定参数`start`+`size`是否包括于该地址空间。

`AddrSpace<H>.new_empty`创建一个新的地址空间，范围自`start`到`start`+`size`。

`AddrSpace<H>.map_linear`和`AddrSpace<H>.map_alloc`使用两种backend提供的策略进行内存映射；

`AddrSpace<H>.unmap`用于解除指定`start`至`start`+`size`映射；

`AddrSpace<H>.clear`用于解除地址空间的所有映射。

`AddrSpace<H>.handle_page_fault`用于解决客户机的页错误，返回值false表明页错误未能处理（真正的页错误），true表明页错误已处理（不是真正的页错误），前者是由于访问无效地址、权限不足等原因引起的页错误，无法通过简单分配内存解决，后者是由于lazy allocation引起的，可以通过分配实际的物理页解决。

`AddrSpace<H>.translate`实现对虚地址（客户机实地址gustphysaddr）到实地址（主机实地址physaddr）的转换；

`AddrSpace<H>.translate_byte_buffer`将虚地址转换为可访问的长度为len的地址空间，返回一个u8向量，逐页对应此地址空间。

`AddrSpace<H>.translate_and_get_limit`将虚地址转换为实地址并额外返回该虚地址对应映射的内存大小。

`debug`和`drop`trait分别实现AddrSpace<H>的调试信息输出和对象的删除。

+ src/device 包含了设备访问相关的抽象和定义。目录包含两个主要文件：

1.`device_addr.rs` :
该文件定义了设备地址抽象的核心trait和具体实现。

**抽象核心trait** ：

`DeviceAddr` Trait是一个标记trait，定义了设备地址类型必须满足的基本约束：可复制、可比较、可排序和可调试。
`DeviceAddrRange` Trait提供地址范围包含检查的抽象接口。

**具体实现** ：

`GuestPhysAddr`实现了设备地址接口，使用标准的 AddrRange 进行范围操作。
`SysRegAddrRange`系统寄存器地址范围使用包含式边界（与标准Rust范围不同），并提供了专门的格式化输出。
`PortRange` 端口范围同样使用包含式边界，支持端口号范围的包含检查和格式化输出。

2.`mod.rs` ：
此文件是设备支持模块的主要入口文件，定义了设备访问相关的核心类型和抽象。该文件首先导入了必要的格式化trait，然后声明并重新导出了 device_addr 子模块的所有内容。

**访问宽度枚举 (AccessWidth)** ：

`AccessWidth`枚举定义了设备访问的数据宽度，支持四种标准的访问大小：
Byte: 8位访问
Word: 16位访问
Dword: 32位访问
Qword: 64位访问

**类型转换实现** ：

`AccessWidth`枚举提供了与 usize 类型的双向转换，支持从字节数创建访问宽度类型，也支持将访问宽度转换为对应的字节数。

**操作** ：

`AccessWidth.size`返回访问宽度对应的字节数。

`AccessWidth.bits_range`返回访问覆盖的位范围。

**I/O端口类型 (Port)** ：

`Port`类型实现了多种格式化trait，支持十六进制（大小写）和调试输出格式。

**系统寄存器地址类型 (SysRegAddr)** ：

`SysRegAddr`用于表示架构特定的系统寄存器地址。虽然注释提到32位可能足够，但为了通用性使用了 usize 类型。该类型提供了常量构造函数和地址获取方法。

**文件关联** ：

`mod.rs` 文件定义了具体的地址类型（`Port`、`SysRegAddr`）和访问宽度（`AccessWidth`），而 `device_addr.rs` 文件则定义了这些类型的抽象trait和范围类型。两个文件共同构成了完整的设备地址支持系统。mod.rs 文件专注于定义具体的设备地址类型和访问模式，为虚拟化环境中的设备访问提供了类型安全的抽象。这些类型与 device_addr.rs 中的trait配合使用，形成了统一的设备访问接口。

+ src/npt 主要负责嵌套页表（Nested Page Tables）实现

**架构模块和架构选择** ：

src/npt 目录实现了虚拟化环境中的二级地址转换功能。它采用条件编译的方式为不同架构提供统一的接口：
```
cfg_if::cfg_if! {
    if #[cfg(target_arch = "x86_64")] {
        /// The architecture-specific nested page table for two-stage address translation.
        pub type NestedPageTable<H> = arch::ExtendedPageTable<H>;
    } else if #[cfg(any(target_arch = "riscv32", target_arch = "riscv64"))] {
        /// The architecture-specific page table.
        pub type NestedPageTable<H> = arch::NestedPageTable<H>;
    } else if #[cfg(target_arch = "aarch64")]{
        /// The architecture-specific nested page table for two-stage address translation.
        pub type NestedPageTable<H> = arch::NestedPageTable<H>;
    }
}
```
通过使用 `cfg_if!` 宏根据目标架构选择相应的实现：
x86_64: 使用 `ExtendedPageTable<H>`（Intel EPT）；
aarch64: 使用 `NestedPageTable<H>`（ARM Stage-2 Translation）；
riscv32/64: 使用 `NestedPageTable<H>`（RISC-V SV39）。

架构选择通过两层条件编译实现。顶层模块定义类型别名，架构模块处理具体实现选择：

```
cfg_if::cfg_if! {
    if #[cfg(target_arch = "x86_64")] {
        mod x86_64;
        pub use self::x86_64::*;
    } else if #[cfg(target_arch = "aarch64")] {
        mod aarch64;
        pub use self::aarch64::*;
    } else if #[cfg(any(target_arch = "riscv32", target_arch = "riscv64"))] {
        mod riscv;
        pub use self::riscv::*;
    }
}
```

**具体架构实现** ：

***x86_64***

x86_64 架构使用 Intel 的扩展页表技术：
```
pub type ExtendedPageTable<H> = PageTable64<ExtendedPageTableMetadata, EPTEntry, H>;
```
EPT 实现包含专门的页表项结构 `EPTEntry` 和元数据 `ExtendedPageTableMetadata`，支持 Intel VMX 虚拟化的二级地址转换。

***aarch_64***

AArch64 架构使用 ARM 的 Stage-2 地址转换：
```
pub type NestedPageTable<H> = PageTable64<A64HVPagingMetaData, A64PTEHV, H>;
```
实现了 `A64PTEHV` 页表项和 `A64HVPagingMetaData` 元数据，支持 ARM 虚拟化扩展。

***riscv_64***

RISC-V 架构使用 SV39 页表格式：
```
pub type NestedPageTable<H> = PageTable64<Sv39MetaData<GuestPhysAddr>, Rv64PTE, H>;
```
**与地址空间管理的集成** ：

嵌套页表系统与地址空间管理紧密集成。在 AddrSpace<H> 中，嵌套页表作为核心组件。

**地址转换语义** ：

在虚拟化环境中，`GuestPhysAddr` 在嵌套页表的上下文中被视为需要转换的"虚拟地址"。这解释了为什么在页错误处理等场景中，`GuestPhysAddr` 类型的参数被命名为 vaddr。

+ src/ 下其他文件作用：

`lib.rs`

这是整个 crate 的入口文件，主要功能包括：

1.模块声明和导出：声明了所有子模块并重新导出核心类型

2.错误处理：定义了 `NestedPageFaultInfo` 结构体用于页错误信息传递

3.类型映射：提供了从 `MappingError` 到 `AxError` 的错误转换函数

`hal.rs`

定义了 `AxMmHal` trait，这是整个系统的硬件抽象接口：

1.内存分配：`alloc_frame()` 和 `dealloc_frame()` 用于物理帧管理

2.地址转换：`phys_to_virt()` 和 `virt_to_phys()` 提供主机地址转换

3.这个 trait 必须由具体的主机系统实现，为上层提供统一的内存管理接口

`frame.rs`

这个文件定义了 `PhysFrame<H>` 结构体，提供 RAII 模式的物理内存帧管理，并实现如下功能：

自动分配和释放：
```
pub fn alloc() -> AxResult<Self> {
        let start_paddr = H::alloc_frame()
            .ok_or_else(|| ax_err_type!(NoMemory, "allocate physical frame failed"))?;
        assert_ne!(start_paddr.as_usize(), 0);
        Ok(Self {
            start_paddr: Some(start_paddr),
            _marker: PhantomData,
        })
    }
```
零填充初始化分配: 
```
pub fn alloc_zero() -> AxResult<Self> {
        let mut f = Self::alloc()?;
        f.fill(0);
        Ok(f)
    }
```
内存访问接口:
```
pub fn start_paddr(&self) -> HostPhysAddr {
        self.start_paddr.expect("uninitialized PhysFrame")
    }

    /// Get a mutable pointer to the frame.
    pub fn as_mut_ptr(&self) -> *mut u8 {
        H::phys_to_virt(self.start_paddr()).as_mut_ptr()
    }

    /// Fill the frame with a byte. Works only when the frame is 4 KiB in size.
    pub fn fill(&mut self, byte: u8) {
        unsafe { core::ptr::write_bytes(self.as_mut_ptr(), byte, PAGE_SIZE) }
    }
```
自动清理: 
```
impl<H: AxMmHal> Drop for PhysFrame<H> {
    fn drop(&mut self) {
        if let Some(start_paddr) = self.start_paddr {
            H::dealloc_frame(start_paddr);
            debug!("[AxVM] deallocated PhysFrame({:#x})", start_paddr);
        }
    }
}
```
PhysFrame 通过 `AxMmHal` trait 与硬件抽象层紧密集成，使用 `hal.rs` 提供的帧分配和地址转换功能。
```
impl<H: AxMmHal> PhysFrame<H> {
    /// Allocate a [`PhysFrame`].
    pub fn alloc() -> AxResult<Self> {
        ...
    }

    /// Allocate a [`PhysFrame`] and fill it with zeros.
    pub fn alloc_zero() -> AxResult<Self> {
        ...
    }

    /// Create an uninitialized [`PhysFrame`].
    ///
    /// # Safety
    ///
    /// The caller must ensure that the [`PhysFrame`] is only used as a placeholder and never
    /// accessed.
    pub const unsafe fn uninit() -> Self {
        ...
    }

    /// Get the starting physical address of the frame.
    pub fn start_paddr(&self) -> HostPhysAddr {
        ...
    }

    /// Get a mutable pointer to the frame.
    pub fn as_mut_ptr(&self) -> *mut u8 {
        ...
    }

    /// Fill the frame with a byte. Works only when the frame is 4 KiB in size.
    pub fn fill(&mut self, byte: u8) {
        ...
    }
}
```
`addr.rs`
这个文件定义了整个系统的地址类型体系：

***主机地址类型***
`HostVirtAddr`: 主机虚拟地址，是 `VirtAddr` 的类型别名；
`HostPhysAddr`: 主机物理地址，是 `PhysAddr` 的类型别名。

***客户机地址类型***
`GuestVirtAddr`: 客户机虚拟地址，使用 `def_usize_addr!` 宏定义；
`GuestPhysAddr`: 客户机物理地址，同样使用宏定义。

***地址范围类型***
`GuestVirtAddrRange`: 客户机虚拟地址范围；
`GuestPhysAddrRange`: 客户机物理地址范围。

这些地址类型在整个系统中被广泛使用，比如在地址空间管理 src/addr_space 中 。

