# Semáforo FSM en Verilog

Este es un diseño de máquina de estados finitos (FSM) para un semáforo implementado en Verilog. Incluye un módulo y un testbench para simular el comportamiento.

## Archivos

- `semaforo_fsm.v`: El módulo Verilog que implementa la FSM del semáforo.
- `testbench.v`: El testbench para verificar el comportamiento del semáforo.
- `semaforo_fsm_wave.vcd`: Archivo de volcado VCD para visualizar la simulación en GTKWave.
