+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; c0|r_22                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_22                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_21                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_21                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_20                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_20                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|row_2                                                                                                                                           ; 33    ; 16             ; 16           ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_12                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_12                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_11                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_11                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_10                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_10                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|row_1                                                                                                                                           ; 33    ; 16             ; 16           ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_02                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_02                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_01                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_01                                                                                                                                          ; 48    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|r_00                                                                                                                                            ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|mac_00                                                                                                                                          ; 48    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0                                                                                                                                                 ; 18    ; 355            ; 0            ; 355            ; 395    ; 355             ; 355           ; 355             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                      ; 2     ; 16             ; 2            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_cmd_width_adapter                                                                                                  ; 160   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_cmd_width_adapter                                                                                                   ; 160   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_cmd_width_adapter                                                                                          ; 160   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_rsp_width_adapter|uncompressor                                                                                     ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_rsp_width_adapter                                                                                                  ; 124   ; 3              ; 0            ; 3              ; 155    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_rsp_width_adapter|uncompressor                                                                                      ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_rsp_width_adapter                                                                                                   ; 124   ; 3              ; 0            ; 3              ; 155    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_rsp_width_adapter|uncompressor                                                                             ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_rsp_width_adapter                                                                                          ; 124   ; 3              ; 0            ; 3              ; 155    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                             ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                   ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                       ; 619   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                 ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                 ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                 ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                     ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                   ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                   ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                   ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                       ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                     ; 163   ; 16             ; 2            ; 16             ; 617    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                               ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                 ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                       ; 121   ; 0              ; 1            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter                                                                                                      ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 121   ; 0              ; 1            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter                                                                                                       ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                       ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                         ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                               ; 121   ; 0              ; 1            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter                                                                                              ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_limiter                                                                                                   ; 312   ; 0              ; 0            ; 0              ; 313    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                 ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                    ; 153   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                 ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                    ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                 ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                    ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                 ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                    ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                        ; 153   ; 0              ; 4            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent_rsp_fifo                                                                                             ; 193   ; 39             ; 0            ; 39             ; 152    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent|uncompressor                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent                                                                                                      ; 446   ; 72             ; 73           ; 72             ; 489    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent_rsp_fifo                                                                                                     ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent|uncompressor                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent                                                                                                              ; 310   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent_rsp_fifo                                                                                                      ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent|uncompressor                                                                                                  ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent                                                                                                               ; 310   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent_rsp_fifo                                                                                             ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent|uncompressor                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent                                                                                                      ; 310   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_agent                                                                                                     ; 275   ; 31             ; 91           ; 31             ; 217    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_translator                                                                                                 ; 190   ; 4              ; 17           ; 4              ; 163    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_translator                                                                                                         ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_translator                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_translator                                                                                                 ; 115   ; 5              ; 20           ; 5              ; 85     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_translator                                                                                                ; 190   ; 9              ; 0            ; 9              ; 184    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                               ; 278   ; 0              ; 0            ; 0              ; 252    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller|alt_rst_req_sync_uq1                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller|alt_rst_sync_uq1                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller                                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pipe_interface_internal                                                                                                          ; 55    ; 17             ; 19           ; 17             ; 52     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|reset_controller_internal|altgx_reset                                                                                            ; 77    ; 24             ; 38           ; 24             ; 3      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|reset_controller_internal                                                                                                        ; 57    ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal|pcihellocore_pcie_hard_ip_0_altgx_internal_alt_c3gxb_svh8_component|pll0|auto_generated                           ; 3     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal|pcihellocore_pcie_hard_ip_0_altgx_internal_alt_c3gxb_svh8_component                                               ; 32    ; 6              ; 0            ; 6              ; 27     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal                                                                                                                   ; 31    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|altpcie_tl_cfg_pipe_inst                                                                                       ; 93    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|txcred_patch1                                                                                                  ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|txcred_patch0                                                                                                  ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_cfg_stat                                                      ; 64    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|readfail_sync                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|writefail_sync                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|datadiscard_sync                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt                                                     ; 120   ; 22             ; 19           ; 22             ; 76     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb|altsyncram_component|auto_generated                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb                                                        ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb|altsyncram_component|auto_generated                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb                                                        ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_avalon                                                        ; 285   ; 33             ; 0            ; 33             ; 139    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg                                                                 ; 306   ; 148            ; 134          ; 148            ; 261    ; 148             ; 148           ; 148             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|wr_ptr                   ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|usedw_counter            ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|two_comparison           ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|almost_full_comparer     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|FIFOram                  ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo                          ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated                                 ; 70    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl                                                               ; 660   ; 36             ; 227          ; 36             ; 131    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cpl_buff|auto_generated                                             ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|wr_ptr                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|usedw_counter                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|rd_ptr_msb                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|two_comparison                    ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|almost_full_comparer              ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|FIFOram                           ; 115   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo                                   ; 104   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated                                          ; 103   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|wr_ptr                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|usedw_counter                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|rd_ptr_msb                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|two_comparison                        ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|almost_full_comparer                  ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|FIFOram                               ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo                                       ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated                                              ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|wr_ptr                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|usedw_counter                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|rd_ptr_msb                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|two_comparison                        ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|almost_full_comparer                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|FIFOram                               ; 111   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo                                       ; 104   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated                                              ; 103   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txresp                                                                 ; 111   ; 40             ; 44           ; 40             ; 109    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans|fixtrans                                                ; 27    ; 83             ; 10           ; 83             ; 100    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans                                                         ; 76    ; 0              ; 39           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|wr_ptr                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|usedw_counter               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|rd_ptr_msb                  ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|two_comparison              ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|almost_full_comparer        ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|FIFOram                     ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo                             ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated                                    ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl                                                                  ; 300   ; 11             ; 77           ; 11             ; 119    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx                                                                        ; 690   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|cpl_ram|auto_generated                                                 ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rxavl_resp                                                             ; 76    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|wr_ptr                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|usedw_counter                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|rd_ptr_msb                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|two_comparison                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|almost_full_comparer               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|FIFOram                            ; 69    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo                                    ; 62    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated                                           ; 61    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|p2a_addr_trans                                           ; 491   ; 0              ; 60           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|two_comparison       ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|almost_full_comparer ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|FIFOram              ; 94    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo                      ; 87    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated                             ; 86    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl                                                          ; 641   ; 23             ; 77           ; 23             ; 953    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx                                                                        ; 633   ; 457            ; 0            ; 457            ; 937    ; 457             ; 457           ; 457             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge                                                                           ; 853   ; 123            ; 336          ; 123            ; 859    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|altpcie_pcie_reconfig_bridge0                                                                                  ; 30    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|g_reset_controller.alt4gxb_reset_controller0                                                                   ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip                                                                                                                ; 912   ; 638            ; 0            ; 638            ; 262    ; 638             ; 638           ; 638             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0                                                                                                                                  ; 238   ; 0              ; 0            ; 0              ; 215    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|inport                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hexport                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
