<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:58.4258</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7009248</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>백 엔드-오브-라인(BEOL) 구조에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층을 사용하는 반도체 다이 및 관련된 집적 회로(IC) 패키지들 및 제조 방법들</inventionTitle><inventionTitleEng>SEMICONDUCTOR DIE WITH INTERCONNECT BUMP DESIGN EMPLOYING REPURPOSED SEED LAYER FOR FORMING ADDITIONAL SIGNAL PATHS TO BACK END-OF-LINE (BEOL) STRUCTURE, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGE AND FABRICATION METHOD</inventionTitleEng><openDate>2024.05.30</openDate><openNumber>10-2024-0076780</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 다이(302, 502, 702, 802, 1202, 1302)는 다이(302, 502, 702, 802, 1202, 1302)의 백 엔드-오브-라인(BEOL) 구조(310, 510, 1210, 1310)에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층(318, 518, 1218, 1318)을 이용한다. 시드층(318, 518, 1218, 1318)은 BEOL 상호연결부 구조(310, 510, 1210, 1310)에 인접하게 배치되고 제조 동안 선택적으로 제거되어 상호연결부 범프가 없는 UBM 상호연결부(326(4), 526(4))를 돌출형 상호연결부 범프(308, 508, 708, 710, 808, 1208, 1308)를 갖는 UBM 상호연결부(326(1), 326(2), 526(1), 1226, 1326)에 결합시킴으로써 돌출형 상호연결부 범프(308, 508, 708, 710, 808, 1208, 1308)와 BEOL 상호연결부 구조(310, 510, 1210, 1310) 사이에 추가 라우팅 경로가 제공될 수 있도록 용도 변경된 시드층(318, 518, 1218, 1318)이 잔류한다. 복수의 돌출형 상호연결부 범프들(308(1), 308(2), 808)은 함께 결합될 수 있다. BEOL 상호연결부 구조(310, 510, 1210, 1310)는 금속 패드들과 같은 상호연결부들(320, 520)을 갖는 재분포 층(RDL)(322, 522, 1224)을 포함하는 금속화 층을 포함할 수 있다. UBM 상호연결부들(326, 526)은 상호연결부 범프 피치(P2, P3)를 가질 수 있으며, 상호연결부 범프가 없는 UBM 상호연결부(326(4), 526(4))는 결합된 돌출형 상호연결부 범프(308(2), 508(1))로부터 수평 방향으로 상호연결부 범프 피치(P2, P3)보다 짧거나 먼 거리에 위치한다. 다이(302, 502, 702)는 BEOL 상호연결부 구조(310, 510) 내의 접지면 및 BEOL 상호연결부 구조(310, 510) 내의 양극 공급 레일을 포함하는 전력 분포 네트워크(PDN)를 더 포함할 수 있으며, 여기서, 상호연결부 범프가 없는 UBM 상호연결부(326(4), 526(4))는 전력 분포 네트워크의 접지면에, 전력 분포 네트워크의 양극 공급 레일에, 또는 입력/출력(I/O) 신호를 전달하도록 구성되는 I/O 신호 노드에 결합될 수 있다. 반도체 다이(302, 502, 702, 802, 1202, 1302)는 IC 패키지(300, 500, 700, 800, 1200, 1300)에 포함될 수 있으며, IC 패키지(300, 500, 700, 800, 1200, 1300)는 패키지 기판(304, 704, 804, 1204, 1304) 및 돌출형 상호연결부 범프(308, 508, 708, 710, 808, 1208(1), 1308)를 통해 패키지 기판(304, 704, 804, 1204, 1304)에 결합된 다이(302, 502, 702, 802, 1202, 1302)를 포함한다. IC 패키지(1200, 1300)는 제1 다이(1202(1), 1302(1))의 것들과 관련된, BEOL 상호연결부 구조(1210(2)), UBM 상호연결부들(1226(2), 1326(2)), 돌출형 상호연결부 범프(1208(2), 1308(2)) 및 시드층(1218(2), 1318(2))을 갖는 제2 다이(1202(2), 1302(2))를 더 포함할 수 있으며, 제2 다이(1202(2))는 제1 다이(1202(1)) 상에 적층되거나, 두 다이들이 서로 수평 방향으로 인접하게 패키지 기판(1304)에 결합되고 패키지 기판(1304)을 통해 서로 결합되어 다이 간(D2D) 연결을 제공할 수 있는 분할 다이들(1302(1), 1302(2))일 수 있다. 반도체 다이(302, 502, 702, 802, 1202, 1302)를 제조하는 방법에서, 포토레지스트 층(1102)이 시드층(318) 상에서 형성 및 패턴화될 수 있으며, 그 후 금속 재료가 포토레지스트 층(1102) 내 개구부(1104)에 배치되어 돌출형 상호연결부 범프(308)를 형성하고, 이후에 포토레지스트 층(1102)이 제거될 수 있으며, 제2 포토레지스트 층(1108)은 시드층(318) 및 돌출형 상호연결부 범프(308) 상에서 형성 및 패턴화될 수 있고, 이어서 시드층(318)이 UBM 상호연결부들(326)을 결합시키는 시드층(318)을 제거하지 않고 제2 포토레지스트 층(1108)의 제2 개구부(1110)에서 제거된 후, 제2 포토레지스트 층(1108)을 제거될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.30</internationOpenDate><internationOpenNumber>WO2023049578</internationOpenNumber><internationalApplicationDate>2022.08.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/075315</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC: integrated circuit) 패키지로서,다이 — 상기 다이는, 백 엔드-오브-라인(BEOL: back end-of-line) 상호연결부 구조; 상기 BEOL 상호연결부 구조에 각각 결합되는 복수의 언더 범프 금속화(UBM: under bump metallization) 상호연결부들을 포함하고,상기 복수의 UBM 상호연결부들은, 제1 UBM 상호연결부; 및 결합형 상호연결부 범프를 갖지 않는 제2 UBM 상호연결부를 포함함 —, 및상기 제1 UBM 상호연결부에 결합된 돌출형(raised) 상호연결부 범프를 포함하고,상기 다이는, 상기 돌출형 상호연결부 범프를 상기 제2 UBM 상호연결부에 결합시키기 위해.  상기 제1 UBM 상호연결부를 상기 제2 UBM 상호연결부에 결합시키는 시드층을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 시드층은 상기 제1 UBM 상호연결부 및 상기 제2 UBM 상호연결부를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 BEOL 상호연결부 구조는 금속화 층을 포함하고,상기 금속화 층은, 상기 복수의 UBM 상호연결부들 중 UBM 상호연결부에 각각 결합되는 복수의 제1 금속 상호연결부들; 및 상기 제2 UBM 상호연결부에 결합되는 제2 금속 상호연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 금속화 층은 복수의 제1 재분포 층(RDL: redistribution layer) 상호연결부들 및 제2 RDL 상호연결부를 포함하는 RDL을 포함하며;상기 복수의 제1 금속 상호연결부들은, 상기 복수의 UBM 상호연결부들 중 UBM 상호연결부에 각각 결합되는 상기 복수의 제1 RDL 상호연결부들을 포함하고; 그리고상기 제2 금속 상호연결부는 상기 제2 RDL 상호연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 복수의 제1 금속 상호연결부들은 복수의 금속 패드들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 복수의 UBM 상호연결부들은 제3 UBM 상호연결부를 더 포함하고; 그리고상기 IC 패키지는 상기 제2 UBM 상호연결부에 결합되는 제2 돌출형 상호연결부 범프를 더 포함하며;상기 시드층은 상기 제2 돌출형 상호연결부 범프를 상기 제2 UBM 상호연결부 및 상기 돌출형 상호연결부 범프에 결합시키기 위해, 상기 제3 UBM 상호연결부를 상기 제2 UBM 상호연결부에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 복수의 UBM 상호연결부들은 상호연결부 범프 피치를 가지며; 그리고상기 제2 UBM 상호연결부는 상기 결합된 돌출형 상호연결부 범프로부터 수평 방향으로 상기 상호연결부 범프 피치보다 짧은 거리에 위치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 복수의 UBM 상호연결부들은 상호연결부 범프 피치를 가지며; 그리고상기 제2 UBM 상호연결부는 상기 결합된 돌출형 상호연결부 범프로부터 수평 방향으로 상기 상호연결부 범프 피치보다 먼 거리에 위치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 다이는 전력 분포 네트워크를 더 포함하고,상기 전력 분포 네트워크는, 상기 BEOL 상호연결부 구조의 접지면; 및 상기 BEOL 상호연결부 구조의 양극 공급 레일(positive supply rail)을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 제2 UBM 상호연결부는 상기 전력 분포 네트워크의 접지면에 결합되어 상기 제2 UBM 상호연결부를 상기 접지면에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 제2 UBM 상호연결부는 상기 전력 분포 네트워크의 양극 공급 레일에 결합되어 상기 제2 UBM 상호연결부를 상기 양극 공급 레일에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제9 항에 있어서,상기 다이는 입력/출력(I/O) 신호를 전달하도록 구성된 I/O 신호 노드를 더 포함하며;상기 제2 UBM 상호연결부는 I/O 신호 노드에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 다이는 반도체 디바이스를 포함하는 프런트 엔드-오브-라인(FEOL: front end-of-line) 구조를 더 포함하며;상기 제2 UBM 상호연결부는 상기 BEOL 상호연결부 구조를 통해 상기 반도체 디바이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,패키지 기판;상기 패키지 기판에 결합되는 다이; 및제2 다이를 더 포함하며,상기 제2 다이는, 제2 BEOL 상호연결부 구조; 상기 제2 BEOL 상호연결부 구조에 각각 결합되는 복수의 제2 UBM 상호연결부들 — 상기 복수의 제2 UBM 상호연결부들은:  제3 UBM 상호연결부; 및  결합형 상호연결부 범프를 갖지 않는 제4 UBM 상호연결부를 포함함 —; 상기 제3 UBM 상호연결부에 결합되는 제2 돌출형 상호연결부 범프; 및 상기 제2 돌출형 상호연결부 범프를 상기 제4 UBM 상호연결부에 결합시키기 위해, 상기 제4 UBM 상호연결부를 상기 제3 UBM 상호연결부에 결합시키는 제2 시드층을 포함하며,상기 제2 UBM 상호연결부는 상기 제4 UBM 상호연결부에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 다이는 제1 활성측 및 제1 비활성측을 더 포함하고;상기 제2 다이는 제2 활성측 및 제2 비활성측을 더 포함하고;상기 다이의 제1 활성측은 상기 패키지 기판에 결합되며; 그리고상기 제2 다이의 제2 활성측은 상기 다이의 제1 비활성측에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 다이는 수직 상호연결부 액세스(비아)를 더 포함하고;상기 제2 UBM 상호연결부는 상기 비아에 결합되며; 그리고상기 제4 UBM 상호연결부는 상기 비아에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 다이는 수평 방향으로 상기 제2 다이에 인접한 상기 패키지 기판에 결합되고,상기 다이는 UBM 층을 포함하는 제1 다이 간(D2D: die-to-die) 범프 상호연결부 영역을 포함하며; 그리고상기 제2 다이는 제2 UBM 층을 포함하는 제2 D2D 범프 상호연결부 영역을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포지셔닝 시스템(GPS: global positioning system) 디바이스; 휴대폰; 셀룰러 전화; 스마트폰; 세션 개시 프로토콜(SIP: session initiation protocol) 전화; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터, 개인용 디지털 보조기기(PDA: personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD: digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템들; 드론; 및 멀티콥터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>19. 반도체 웨이퍼 제조 방법으로서,반도체 층 상에 백 엔드-오브-라인(BEOL) 상호연결부 구조를 형성하는 단계;상기 BEOL 상호연결부 구조에 각각 결합되는 복수의 언더 범프 금속화(UBM) 상호연결부들을 형성하는 단계 — 상기 UBM 상호연결부들을 형성하는 단계는: 상기 BEOL 상호연결부 구조에 결합되는 제1 언더 범프 금속화(UBM) 상호연결부를 형성하는 단계; 및 상기 BEOL 상호연결부 구조에 결합되는 제2 UBM 상호연결부를 형성하는 단계를 포함하고, 상기 제2 UBM 상호연결부는 결합형 상호연결부 범프를 갖지 않음 —;상기 제1 UBM 상호연결부를 상기 제2 UBM 상호연결부에 결합시키는 시드층을 형성하는 단계; 및상기 제1 UBM 상호연결부에 결합되는 돌출형 상호연결부 범프를 형성하여 상기 돌출형 상호연결부 범프를 상기 제2 UBM 상호연결부에 결합시키는 단계를 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 복수의 UBM 상호연결부들을 상호연결부 범프 피치로 형성하는 단계; 및상기 결합된 돌출형 상호연결부 범프로부터 수평 방향으로 상기 상호연결부 범프 피치보다 짧은 거리에 상기 제2 UBM 상호연결부를 형성하는 단계를 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제19 항에 있어서,상기 복수의 UBM 상호연결부들을 상호연결부 범프 피치로 형성하는 단계; 및상기 결합된 돌출형 상호연결부 범프로부터 수평 방향으로 상기 상호연결부 범프 피치보다 먼 거리에 상기 제2 UBM 상호연결부를 형성하는 단계를 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제19 항에 있어서,상기 BEOL 상호연결부 구조를 형성하는 단계는 복수의 금속 상호연결부들을 각각 포함하는 적어도 하나의 BEOL 금속화 층을 형성하는 단계를 포함하고;상기 복수의 UBM 상호연결부들을 형성하는 단계는 상기 복수의 UBM 상호연결부들 각각을 상기 적어도 하나의 BEOL 금속화 층의 BEOL 금속화 층 내 복수의 금속 상호연결부들 중 금속 상호연결부에 결합시키는 단계를 더 포함하며; 그리고상기 제2 UBM 상호연결부를 형성하는 단계는 상기 제2 UBM 상호연결부를 상기 BEOL 금속화 층 내 상기 복수의 금속 상호연결부들 중 제2 금속 상호연결부에 결합시키는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 BEOL 상호연결부 구조는 복수의 RDL 상호연결부들을 포함하는 재분포 층(RDL)을 포함하며;상기 복수의 UBM 상호연결부들 각각을 결합시키는 단계는 상기 복수의 UBM 상호연결부들 각각을 상기 RDL 내 상기 복수의 RDL 상호연결부들 중 RDL 상호연결부에 결합시키는 단계를 포함하고; 그리고상기 제2 UBM 상호연결부를 결합시키는 단계는 상기 제2 UBM 상호연결부를 상기 복수의 RDL 상호연결부들 중 제2 RDL 상호연결부에 결합시키는 단계를 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서,상기 BEOL 상호연결부 구조에 인접한 패시베이션 층을 형성하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 BEOL 금속화 층 내 상기 복수의 금속 상호연결부들 중 금속 상호연결부에 각각 인접한 복수의 리세스들을 상기 패시베이션 층에 형성하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,UBM 층이 상기 복수의 리세스들에 인접한 복수의 금속 상호연결부들에 결합되도록, 상기 패시베이션 층 위 그리고 상기 복수의 리세스들 각각의 내부에 상기 UBM 층을 배치하는 단계를 더 포함하고,상기 복수의 리세스들 중 제1 리세스 내부의 상기 UBM 층의 일부가 상기 제1 UBM 상호연결부의 적어도 일부를 형성하고; 그리고상기 복수의 리세스들 중 제2 리세스 내부의 상기 UBM 층의 일부가 상기 제2 UBM 상호연결부의 적어도 일부를 형성하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>27. 제25 항에 있어서,시드층이 상기 복수의 리세스들에 인접한 복수의 금속 상호연결부들에 결합되도록, 상기 패시베이션 층에 인접하게 상기 복수의 리세스들 각각의 내부에 상기 시드층을 배치하는 단계를 더 포함하며;상기 복수의 리세스들 중 제1 복수의 리세스들 내부의 상기 시드층의 부분들이 상기 복수의 UBM 상호연결부들의 적어도 일부를 형성하고;상기 복수의 리세스들 중 제1 리세스 내부의 상기 시드층의 일부가 상기 제1 UBM 상호연결부의 적어도 일부를 형성하며; 그리고상기 복수의 리세스들 중 제2 리세스 내부의 상기 시드층의 일부가 상기 제2 UBM 상호연결부의 적어도 일부를 형성하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 시드층 상에 포토레지스트 층을 형성하는 단계;상기 복수의 리세스들 중 개개의 리세스 위에 각각 수직 방향으로 배치되는 복수의 개구부들을 형성하도록 상기 포토레지스트 층을 패터닝하는 단계;상기 복수의 리세스들 중 제1 리세스에서 상기 시드층에 결합되는 돌출형 상호연결부 범프를 형성하도록 상기 포토레지스트 층 내의 상기 복수의 개구부들 중 개구부에 금속 재료를 배치하는 단계; 및상기 포토레지스트 층을 제거하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>29. 제28 항에 있어서,상기 시드층 및 상기 돌출형 상호연결부 범프 상에 제2 포토레지스트 층을 형성하는 단계;상기 제1 리세스와 상기 제2 리세스 사이가 아닌 수평 방향으로 상기 제2 리세스에 인접한 제2 개구부를 형성하도록 상기 제2 포토레지스트 층을 패터닝하는 단계;상기 제2 개구부 내 상기 시드층을 제거하는 단계;상기 제1 리세스 내 상기 제1 UBM 상호연결부와 상기 제2 리세스 내 상기 제2 UBM 상호연결부를 결합시키는 상기 시드층을 제거하지 않는 단계; 및상기 제2 포토레지스트 층을 제거하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo><claimInfo><claim>30. 제29 항에 있어서, 상기 돌출형 상호연결부 범프 상에 솔더 범프를 형성하도록 상기 BEOL 상호연결부 구조를 리플로우하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>LI, Yue</engName><name>리, 위에</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>LISK, Durodami</engName><name>리스크, 듀로다미</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>SUN, Jinying</engName><name>쑨, 진잉</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/483,325</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.19</receiptDate><receiptNumber>1-1-2024-0308338-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326839-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.27</receiptDate><receiptNumber>1-5-2024-0070473-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-1-2025-0867617-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247009248.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fb0815be30933bb6a2d93bfa193e483f40f94d2a7465486cc1fbb2c10c0227a731f5a33e47a833050a2ab4634307dfbef7993a32157a17ea</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf253650059815765361264292aa5d94e30a173a0a8491ef53cf172574b99e736cf3ab69c28cef503e52dbc2760bc78c194023f57ad47939b8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>