# ULA\_Multiplicador\_Divisor

ImplementaÃ§Ã£o em Verilog de:

* **ULA (Unidade LÃ³gica e AritmÃ©tica) de 8 bits**
* **Multiplicador de 8 bits**
* **Divisor de 8 bits**

## ðŸ“ Estrutura do Projeto

```
ULA_Multiplicador_Divisor/
â”œâ”€â”€ ULA_8bits/
â”‚   â”œâ”€â”€ ULA_8b.v
â”‚   â”œâ”€â”€ mux_4x1.v
â”‚   â”œâ”€â”€ tb_ULA_8b.v
|   â””â”€â”€ Unidade_LÃ³gico_AritmÃ©tica.pdf
â”œâ”€â”€ Multiplicador/
â”‚   â”œâ”€â”€ multi_8b.v
â”‚   â”œâ”€â”€ mux8x1_16b.v
â”‚   â”œâ”€â”€ tb_multi_8b.v
|   â””â”€â”€ Multiplicador_8bits.pdf
â”œâ”€â”€ Divisor/
â”‚   â”œâ”€â”€ div_8b.v
â”‚   â”œâ”€â”€ tb_div_8b.v
|   â””â”€â”€ Divisor_8bits.pdf
â””â”€â”€ README.md
```

## âš™ï¸ DescriÃ§Ã£o dos MÃ³dulos

### ULA (Unidade LÃ³gica e AritmÃ©tica)

* A ULA implementada neste projeto Ã© bÃ¡sica e sÃ³ realiza quatro operaÃ§Ãµes. Para mais informaÃ§Ãµes acesse o arquivo **[Unidade_LÃ³gico_AritmÃ©tica.pdf](https://github.com/RaffaellaSantos/ULA_Multiplicador_Divisor/blob/main/ULA_8bits/Unidade_LÃ³gico_AritmÃ©tica.pdf)**.

* **OperaÃ§Ãµes**: Soma, AND, OR, NOT.
* **Entradas**: Dois operandos de 8 bits e cÃ³digo da operaÃ§Ã£o (x, y).
* **SaÃ­das**: Resultado de 8 bits e flags de carry|overflow|zero|negativo.

### Multiplicador

* O multiplicador foi implementado com uma ULA completa, mas em abordagem comportamental. Para mais informaÃ§Ãµes acesse o arquivo **[Multiplicador_8bits.pdf](https://github.com/RaffaellaSantos/ULA_Multiplicador_Divisor/blob/main/Multiplicador/Multiplicador_8bits.pdf)**.

* **OperaÃ§Ã£o**: MultiplicaÃ§Ã£o de dois operandos de 8 bits.
* **SaÃ­da**: Resultado de 16 bits.

> *Se tiver curiosidade, a branch multiplicador_ula possui um multiplicador sem a implementaÃ§Ã£o de uma ULA.*

### Divisor
* O divisor foi implementada de forma "crua", contendo apenas o prÃ³prio divisor. Para mais informaÃ§Ãµes acesse o arquivo **[Divisor_8bits.pdf](https://github.com/RaffaellaSantos/ULA_Multiplicador_Divisor/blob/main/Divisor/Divisor_8bits.pdf)**.

* **OperaÃ§Ã£o**: DivisÃ£o de dois operandos de 8 bits.
* **SaÃ­das**: Quociente (8bits) e resto(16bits).

## ðŸ§ª Testes

Cada mÃ³dulo possui um testbench correspondente:

* `tb_ULA_8b.v`
* `tb_multi_8b.v.v`
* `tb_div_8b.v`

Para simular foi utilizado o ModelSim com o Quartus Lite 20.1:

1. Abra o arquivo .qpf no Quartus.
2. VÃ¡ em *Assignments* --> *Settings* --> *Simulation* --> *Compile test bench* --> Escolha o arquivo de teste.
3. Compile o mÃ³dulo e seu testbench.
4. Execute a simulaÃ§Ã£o no ModelSim clicando em *Run --> Run Simulation Tool --> RTL Simulation*
