`timescale 1ns/1ns

module test_addsub8();  /* moduleの定義開始 */
   reg  [7:0] a, b;    /* input signal (8bit) */
   reg        ci;      /* input signal (1bit) */
   wire       co;      /* output signal (1bit) */
   wire [7:0] s;       /* output signal (8bit) */
   
   /* テストするmoduleの接続 */
   addsub8 as0(.a(a), .b(b), .ci(ci), .co(co), .s(s));
   
   /* 波形表示用ファイルの設定 */
   initial begin
      $dumpfile("addsub8.vcd");
      $dumpvars(0, test_addsub8);
   end
   
   /* 端末への表示 */
   initial begin
      $monitor($time,, "a=%b b=%b ci=%b co=%b s=%b", a, b, ci, co, s);
   end
   
   /* input signalのパターン */
   initial begin
      /* 以下を記述 */
      
      a = 8'd128; b = 8'd0; ci = 8'd0;
      #10
      
     
      a = 8'bxxxxxxxx; b = 8'bxxxxxxxx; ci = 1'bx;
      #10
	$finish(); /* シミュレーションの終了 */
   end
   
endmodule /* moduleの定義終了 */
