# ===========================================================
# Created by Microsemi SmartDesign Wed Jun 22 15:40:02 2016
# 
# Warning: Do not modify this file, it may lead to unexpected
#          simulation failures in your design.
# 
# ===========================================================

#------------------------------------------------------------
# MDDR Initialization procedure
#------------------------------------------------------------

procedure MDDR_init;
write w MDDR 0x000 0x4; // DDRC_DYN_SOFT_RESET_CR
write w MDDR 0x008 0x1188; // DDRC_DYN_REFRESH_1_CR
write w MDDR 0x00c 0x290; // DDRC_DYN_REFRESH_2_CR
write w MDDR 0x010 0x2; // DDRC_DYN_POWERDOWN_CR
write w MDDR 0x014 0x0; // DDRC_DYN_DEBUG_CR
write w MDDR 0x018 0x0; // DDRC_MODE_CR
write w MDDR 0x01c 0x0; // DDRC_ADDR_MAP_BANK_CR
write w MDDR 0x020 0x0; // DDRC_ECC_DATA_MASK_CR
write w MDDR 0x024 0x0; // DDRC_ADDR_MAP_COL_1_CR
write w MDDR 0x028 0x0; // DDRC_ADDR_MAP_COL_2_CR
write w MDDR 0x078 0x0; // DDRC_ADDR_MAP_COL_3_CR
write w MDDR 0x02c 0x0; // DDRC_ADDR_MAP_ROW_1_CR
write w MDDR 0x030 0x0; // DDRC_ADDR_MAP_ROW_2_CR
write w MDDR 0x034 0x1; // DDRC_INIT_1_CR
write w MDDR 0x038 0x0; // DDRC_CKE_RSTN_CYCLES_1_CR
write w MDDR 0x03c 0x0; // DDRC_CKE_RSTN_CYCLES_2_CR
write w MDDR 0x040 0x95A; // DDRC_INIT_MR_CR
write w MDDR 0x044 0x402; // DDRC_INIT_EMR_CR
write w MDDR 0x048 0x0; // DDRC_INIT_EMR2_CR
write w MDDR 0x04c 0x0; // DDRC_INIT_EMR3_CR
write w MDDR 0x050 0x0; // DDRC_DRAM_BANK_TIMING_PARAM_CR
write w MDDR 0x054 0x0; // DDRC_DRAM_RD_WR_LATENCY_CR
write w MDDR 0x058 0x0; // DDRC_DRAM_RD_WR_PRE_CR
write w MDDR 0x05c 0x0; // DDRC_DRAM_MR_TIMING_PARAM_CR
write w MDDR 0x060 0x0; // DDRC_DRAM_RAS_TIMING_CR
write w MDDR 0x064 0x0; // DDRC_DRAM_RD_WR_TRNARND_TIME_CR
write w MDDR 0x068 0x0; // DDRC_DRAM_T_PD_CR
write w MDDR 0x06c 0x0; // DDRC_DRAM_BANK_ACT_TIMING_CR
write w MDDR 0x070 0x0; // DDRC_ODT_PARAM_1_CR
write w MDDR 0x074 0x0; // DDRC_ODT_PARAM_2_CR
write w MDDR 0x078 0x0; // DDRC_DEBUG_CR
write w MDDR 0x07c 0x0; // DDRC_MODE_REG_RD_WR_CR
write w MDDR 0x080 0x0; // DDRC_MODE_REG_DATA_CR
write w MDDR 0x084 0x40C; // DDRC_PWR_SAVE_1_CR
write w MDDR 0x088 0x0; // DDRC_PWR_SAVE_2_CR
write w MDDR 0x08c 0x0; // DDRC_ZQ_LONG_TIME_CR
write w MDDR 0x090 0x0; // DDRC_ZQ_SHORT_TIME_CR
write w MDDR 0x094 0x2; // DDRC_ZQ_SHORT_INT_REFRESH_MARGIN_1_CR
write w MDDR 0x098 0x0; // DDRC_ZQ_SHORT_INT_REFRESH_MARGIN_2_CR
write w MDDR 0x09c 0x83; // DDRC_PERF_PARAM_1_CR
write w MDDR 0x0a0 0x0; // DDRC_HPR_QUEUE_PARAM_1_CR
write w MDDR 0x0a4 0x0; // DDRC_HPR_QUEUE_PARAM_2_CR
write w MDDR 0x0a8 0x0; // DDRC_LPR_QUEUE_PARAM_1_CR
write w MDDR 0x0ac 0x0; // DDRC_LPR_QUEUE_PARAM_2_CR
write w MDDR 0x0b0 0x0; // DDRC_WR_QUEUE_PARAM_CR
write w MDDR 0x0b4 0x0; // DDRC_PERF_PARAM_2_CR
write w MDDR 0x0b8 0x0; // DDRC_PERF_PARAM_3_CR
write w MDDR 0x0bc 0x0; // DDRC_DFI_RDDATA_EN_CR
write w MDDR 0x0c0 0x3; // DDRC_DFI_MIN_CTRLUPD_TIMING_CR
write w MDDR 0x0c4 0x40; // DDRC_DFI_MAX_CTRLUPD_TIMING_CR
write w MDDR 0x0c8 0x0; // DDRC_DFI_WR_LVL_CONTROL_1_CR
write w MDDR 0x0cc 0x0; // DDRC_DFI_WR_LVL_CONTROL_2_CR
write w MDDR 0x0d0 0x0; // DDRC_DFI_RD_LVL_CONTROL_1_CR
write w MDDR 0x0d4 0x0; // DDRC_DFI_RD_LVL_CONTROL_2_CR
write w MDDR 0x0d8 0x1016; // DDRC_DFI_CTRLUPD_TIME_INTERVAL_CR
write w MDDR 0x0dc 0x4; // DDRC_DYN_SOFT_RESET_ALIAS_CR
write w MDDR 0x0e0 0x0; // DDRC_AXI_FABRIC_PRI_ID_CR
write w MDDR 0x140 0x0; // DDRC_ECC_INT_CLR_REG
write w MDDR 0x200 0x0; // PHY_DYN_BIST_TEST_CR
write w MDDR 0x204 0x0; // PHY_DYN_BIST_TEST_ERRCLR_1_CR
write w MDDR 0x208 0x0; // PHY_DYN_BIST_TEST_ERRCLR_2_CR
write w MDDR 0x20c 0x0; // PHY_DYN_BIST_TEST_ERRCLR_3_CR
write w MDDR 0x210 0x0; // PHY_BIST_TEST_SHIFT_PATTERN_1_CR
write w MDDR 0x214 0x0; // PHY_BIST_TEST_SHIFT_PATTERN_2_CR
write w MDDR 0x218 0x0; // PHY_BIST_TEST_SHIFT_PATTERN_3_CR
write w MDDR 0x21c 0x0; // PHY_LOOPBACK_TEST_CR
write w MDDR 0x220 0x0; // PHY_BOARD_LOOPBACK_CR
write w MDDR 0x224 0x0; // PHY_CTRL_SLAVE_RATIO_CR
write w MDDR 0x228 0x0; // PHY_CTRL_SLAVE_FORCE_CR
write w MDDR 0x22c 0x0; // PHY_CTRL_SLAVE_DELAY_CR
write w MDDR 0x230 0x0; // PHY_DATA_SLICE_IN_USE_CR
write w MDDR 0x234 0x0; // PHY_LVL_NUM_OF_DQ0_CR
write w MDDR 0x238 0x240; // PHY_DQ_OFFSET_1_CR
write w MDDR 0x23c 0x4081; // PHY_DQ_OFFSET_2_CR
write w MDDR 0x240 0x0; // PHY_DQ_OFFSET_3_CR
write w MDDR 0x244 0x0; // PHY_DIS_CALIB_RST_CR
write w MDDR 0x248 0x0; // PHY_DLL_LOCK_DIFF_CR
write w MDDR 0x24c 0x0; // PHY_FIFO_WE_IN_DELAY_1_CR
write w MDDR 0x250 0x0; // PHY_FIFO_WE_IN_DELAY_2_CR
write w MDDR 0x254 0x0; // PHY_FIFO_WE_IN_DELAY_3_CR
write w MDDR 0x258 0x0; // PHY_FIFO_WE_IN_FORCE_CR
write w MDDR 0x25c 0x0; // PHY_FIFO_WE_SLAVE_RATIO_1_CR
write w MDDR 0x260 0x0; // PHY_FIFO_WE_SLAVE_RATIO_2_CR
write w MDDR 0x264 0x0; // PHY_FIFO_WE_SLAVE_RATIO_3_CR
write w MDDR 0x268 0x0; // PHY_FIFO_WE_SLAVE_RATIO_4_CR
write w MDDR 0x26c 0x0; // PHY_GATELVL_INIT_MODE_CR
write w MDDR 0x270 0x0; // PHY_GATELVL_INIT_RATIO_1_CR
write w MDDR 0x274 0x0; // PHY_GATELVL_INIT_RATIO_2_CR
write w MDDR 0x278 0x0; // PHY_GATELVL_INIT_RATIO_3_CR
write w MDDR 0x27c 0x0; // PHY_GATELVL_INIT_RATIO_4_CR
write w MDDR 0x280 0x0; // PHY_LOCAL_ODT_CR
write w MDDR 0x284 0x0; // PHY_INVERT_CLKOUT_CR
write w MDDR 0x288 0x0; // PHY_RD_DQS_SLAVE_DELAY_1_CR
write w MDDR 0x28c 0x0; // PHY_RD_DQS_SLAVE_DELAY_2_CR
write w MDDR 0x290 0x0; // PHY_RD_DQS_SLAVE_DELAY_3_CR
write w MDDR 0x294 0x0; // PHY_RD_DQS_SLAVE_FORCE_CR
write w MDDR 0x298 0x40; // PHY_RD_DQS_SLAVE_RATIO_1_CR
write w MDDR 0x29c 0x401; // PHY_RD_DQS_SLAVE_RATIO_2_CR
write w MDDR 0x2a0 0x4010; // PHY_RD_DQS_SLAVE_RATIO_3_CR
write w MDDR 0x2a4 0x0; // PHY_RD_DQS_SLAVE_RATIO_4_CR
write w MDDR 0x2a8 0x0; // PHY_WR_DQS_SLAVE_DELAY_1_CR
write w MDDR 0x2ac 0x0; // PHY_WR_DQS_SLAVE_DELAY_2_CR
write w MDDR 0x2b0 0x0; // PHY_WR_DQS_SLAVE_DELAY_3_CR
write w MDDR 0x2b4 0x0; // PHY_WR_DQS_SLAVE_FORCE_CR
write w MDDR 0x2b8 0x0; // PHY_WR_DQS_SLAVE_RATIO_1_CR
write w MDDR 0x2bc 0x0; // PHY_WR_DQS_SLAVE_RATIO_2_CR
write w MDDR 0x2c0 0x0; // PHY_WR_DQS_SLAVE_RATIO_3_CR
write w MDDR 0x2c4 0x0; // PHY_WR_DQS_SLAVE_RATIO_4_CR
write w MDDR 0x2c8 0x0; // PHY_WR_DATA_SLAVE_DELAY_1_CR
write w MDDR 0x2cc 0x0; // PHY_WR_DATA_SLAVE_DELAY_2_CR
write w MDDR 0x2d0 0x0; // PHY_WR_DATA_SLAVE_DELAY_3_CR
write w MDDR 0x2d4 0x0; // PHY_WR_DATA_SLAVE_FORCE_CR
write w MDDR 0x2d8 0x40; // PHY_WR_DATA_SLAVE_RATIO_1_CR
write w MDDR 0x2dc 0x401; // PHY_WR_DATA_SLAVE_RATIO_2_CR
write w MDDR 0x2e0 0x401; // PHY_WR_DATA_SLAVE_RATIO_3_CR
write w MDDR 0x2e4 0x0; // PHY_WR_DATA_SLAVE_RATIO_4_CR
write w MDDR 0x2e8 0x0; // PHY_WRLVL_INIT_MODE_CR
write w MDDR 0x2ec 0x0; // PHY_WRLVL_INIT_RATIO_1_CR
write w MDDR 0x2f0 0x0; // PHY_WRLVL_INIT_RATIO_2_CR
write w MDDR 0x2f4 0x0; // PHY_WRLVL_INIT_RATIO_3_CR
write w MDDR 0x2f8 0x0; // PHY_WRLVL_INIT_RATIO_4_CR
write w MDDR 0x2fc 0x0; // PHY_WR_RD_RL_CR
write w MDDR 0x300 0x0; // PHY_RDC_FIFO_RST_ERR_CNT_CLR_CR
write w MDDR 0x304 0x0; // PHY_RDC_WE_TO_RE_DELAY_CR
write w MDDR 0x308 0x0; // PHY_USE_FIXED_RE_CR
write w MDDR 0x30c 0x0; // PHY_USE_RANK0_DELAYS_CR
write w MDDR 0x310 0x0; // PHY_USE_LVL_TRNG_LEVEL_CR
write w MDDR 0x314 0x0; // PHY_DYN_CONFIG_CR
write w MDDR 0x318 0x0; // PHY_RD_WR_GATE_LVL_CR
write w MDDR 0x31c 0x0; // PHY_DYN_RESET_CR
write w MDDR 0x400 0x0; // DDR_FIC_NB_ADDR_CR
write w MDDR 0x404 0x0; // DDR_FIC_NBRWB_SIZE_CR
write w MDDR 0x408 0x0; // DDR_FIC_WB_TIMEOUT_CR
write w MDDR 0x40c 0x0; // DDR_FIC_HPD_SW_RW_EN_CR
write w MDDR 0x410 0x0; // DDR_FIC_HPD_SW_RW_INVAL_CR
write w MDDR 0x414 0x0; // DDR_FIC_SW_WR_ERCLR_CR
write w MDDR 0x418 0x0; // DDR_FIC_ERR_INT_ENABLE_CR
write w MDDR 0x41c 0x0; // DDR_FIC_NUM_AHB_MASTERS_CR
write w MDDR 0x440 0x0; // DDR_FIC_LOCK_TIMEOUTVAL_1_CR
write w MDDR 0x444 0x0; // DDR_FIC_LOCK_TIMEOUTVAL_2_CR
write w MDDR 0x448 0x0; // DDR_FIC_LOCK_TIMEOUT_EN_CR
return
