TimeQuest Timing Analyzer report for singlecycle
Sat Nov 16 11:10:53 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Recovery: 'CLOCK_50'
 14. Slow Model Removal: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Hold: 'CLOCK_50'
 31. Fast Model Recovery: 'CLOCK_50'
 32. Fast Model Removal: 'CLOCK_50'
 33. Fast Model Minimum Pulse Width: 'CLOCK_50'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; singlecycle                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.17 MHz ; 35.17 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -27.434 ; -30803.723    ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -4.211 ; -4.211        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 3.637 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -1298.380          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                    ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.434 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.441     ;
; -27.433 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.440     ;
; -27.432 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.439     ;
; -27.431 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.438     ;
; -27.391 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 28.429     ;
; -27.390 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 28.428     ;
; -27.389 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.396     ;
; -27.388 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.398     ;
; -27.388 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.395     ;
; -27.387 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.397     ;
; -27.384 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.394     ;
; -27.384 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.391     ;
; -27.383 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.393     ;
; -27.383 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.390     ;
; -27.382 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.394     ;
; -27.381 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.393     ;
; -27.310 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.317     ;
; -27.310 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.317     ;
; -27.309 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.316     ;
; -27.309 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.316     ;
; -27.305 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.307     ;
; -27.304 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.306     ;
; -27.300 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.312     ;
; -27.299 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.311     ;
; -27.299 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.311     ;
; -27.298 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.310     ;
; -27.285 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.287     ;
; -27.285 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.287     ;
; -27.284 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.286     ;
; -27.284 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.286     ;
; -27.279 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 28.290     ;
; -27.279 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 28.290     ;
; -27.278 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 28.289     ;
; -27.278 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 28.289     ;
; -27.274 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.281     ;
; -27.273 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 28.287     ;
; -27.272 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.279     ;
; -27.272 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 28.286     ;
; -27.249 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.280     ;
; -27.248 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.279     ;
; -27.231 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 28.269     ;
; -27.229 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.236     ;
; -27.228 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.238     ;
; -27.224 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.234     ;
; -27.224 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.231     ;
; -27.223 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.230     ;
; -27.222 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.234     ;
; -27.221 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.228     ;
; -27.203 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.212     ;
; -27.202 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.211     ;
; -27.189 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.198     ;
; -27.188 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.197     ;
; -27.186 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.195     ;
; -27.186 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.191     ;
; -27.185 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.190     ;
; -27.185 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.194     ;
; -27.185 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.190     ;
; -27.184 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 28.198     ;
; -27.184 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.189     ;
; -27.183 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.217     ;
; -27.183 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 28.197     ;
; -27.182 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.216     ;
; -27.182 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.216     ;
; -27.181 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.215     ;
; -27.180 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 28.218     ;
; -27.178 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.185     ;
; -27.177 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.187     ;
; -27.173 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 28.183     ;
; -27.173 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.180     ;
; -27.172 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.179     ;
; -27.171 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.183     ;
; -27.171 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.178     ;
; -27.167 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.169     ;
; -27.166 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.168     ;
; -27.164 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.171     ;
; -27.163 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.170     ;
; -27.161 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.195     ;
; -27.161 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.168     ;
; -27.160 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.194     ;
; -27.160 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.167     ;
; -27.158 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.167     ;
; -27.157 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.191     ;
; -27.157 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 28.166     ;
; -27.156 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 28.190     ;
; -27.155 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.157     ;
; -27.154 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 28.176     ;
; -27.154 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 28.156     ;
; -27.153 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 28.175     ;
; -27.150 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.181     ;
; -27.150 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.157     ;
; -27.150 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.157     ;
; -27.149 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.154     ;
; -27.149 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.161     ;
; -27.149 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.180     ;
; -27.149 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.156     ;
; -27.149 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.180     ;
; -27.148 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 28.153     ;
; -27.148 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 28.160     ;
; -27.148 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 28.179     ;
; -27.147 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 28.154     ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.537 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.846 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.994 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.271      ;
; 1.204 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.470      ;
; 1.253 ; singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.519      ;
; 1.466 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.732      ;
; 1.478 ; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.744      ;
; 1.510 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.776      ;
; 1.552 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.818      ;
; 1.555 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.821      ;
; 1.650 ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[7]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.916      ;
; 1.686 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.952      ;
; 1.689 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.955      ;
; 1.692 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.969      ;
; 1.701 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.973      ;
; 1.755 ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.021      ;
; 1.782 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 2.054      ;
; 1.804 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[8]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.072      ;
; 1.804 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[13]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.072      ;
; 1.872 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 2.146      ;
; 1.875 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 2.149      ;
; 1.884 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 2.161      ;
; 1.887 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 2.164      ;
; 1.916 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 2.188      ;
; 1.928 ; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[16]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.194      ;
; 1.936 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.209      ;
; 1.938 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.211      ;
; 1.945 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.218      ;
; 1.961 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.232      ;
; 1.963 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 2.241      ;
; 1.967 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.246      ;
; 1.974 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.253      ;
; 1.988 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[8]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.267      ;
; 1.988 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[13]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.267      ;
; 2.026 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.301      ;
; 2.036 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.291      ;
; 2.037 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.292      ;
; 2.082 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.337      ;
; 2.083 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 2.338      ;
; 2.099 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.369      ;
; 2.099 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.369      ;
; 2.109 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[18]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.358      ;
; 2.113 ; singlecycle:dut|pc_reg:pc_reg_block|pc[1]                                                                              ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.380      ;
; 2.114 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.017      ; 2.397      ;
; 2.152 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[4]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.418      ;
; 2.160 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[0]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.426      ;
; 2.160 ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.427      ;
; 2.170 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.445      ;
; 2.180 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.448      ;
; 2.189 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.462      ;
; 2.203 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 2.484      ;
; 2.206 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 2.487      ;
; 2.214 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.489      ;
; 2.234 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.500      ;
; 2.235 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.501      ;
; 2.243 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 2.515      ;
; 2.262 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.528      ;
; 2.271 ; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.541      ;
; 2.278 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.549      ;
; 2.297 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[15]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.563      ;
; 2.298 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 2.575      ;
; 2.318 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.585      ;
; 2.323 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 2.605      ;
; 2.324 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 2.606      ;
; 2.351 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[22]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[22]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.621      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[16]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[19]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[23]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[21]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[29]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.355 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[17]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 2.626      ;
; 2.360 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[27]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 2.647      ;
; 2.360 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[28]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 2.647      ;
; 2.360 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[25]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 2.647      ;
; 2.360 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[30]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 2.647      ;
; 2.360 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[26]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 2.647      ;
; 2.387 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[27]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.660      ;
; 2.392 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[3]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 2.664      ;
; 2.394 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.023      ; 2.683      ;
; 2.394 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[20]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.023      ; 2.683      ;
; 2.394 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[22]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.023      ; 2.683      ;
; 2.405 ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[5]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 2.674      ;
; 2.405 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 2.687      ;
; 2.405 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 2.687      ;
; 2.405 ; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.672      ;
; 2.411 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 2.688      ;
; 2.427 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.691      ;
; 2.432 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 2.692      ;
; 2.465 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[18]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.014     ; 2.717      ;
; 2.508 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[5]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.775      ;
; 2.517 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[22]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.790      ;
; 2.518 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 2.799      ;
; 2.521 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.800      ;
; 2.525 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 2.804      ;
; 2.525 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 2.806      ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                                                                                                          ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.211 ; singlecycle:dut|pc_reg:pc_reg_block|pc[12] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.249      ;
; -4.167 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.205      ;
; -4.099 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.137      ;
; -4.052 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.090      ;
; -4.042 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.080      ;
; -4.037 ; singlecycle:dut|pc_reg:pc_reg_block|pc[11] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.075      ;
; -3.991 ; singlecycle:dut|pc_reg:pc_reg_block|pc[10] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.029      ;
; -3.895 ; singlecycle:dut|pc_reg:pc_reg_block|pc[9]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.933      ;
; -3.888 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.926      ;
; -3.805 ; singlecycle:dut|pc_reg:pc_reg_block|pc[2]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.843      ;
; -3.722 ; singlecycle:dut|pc_reg:pc_reg_block|pc[8]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.760      ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                                                                                                          ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.637 ; singlecycle:dut|pc_reg:pc_reg_block|pc[8]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 3.905      ;
; 3.739 ; singlecycle:dut|pc_reg:pc_reg_block|pc[9]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.007      ;
; 3.754 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.022      ;
; 3.775 ; singlecycle:dut|pc_reg:pc_reg_block|pc[2]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.043      ;
; 3.821 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.089      ;
; 3.835 ; singlecycle:dut|pc_reg:pc_reg_block|pc[10] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.103      ;
; 3.881 ; singlecycle:dut|pc_reg:pc_reg_block|pc[11] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.149      ;
; 3.924 ; singlecycle:dut|pc_reg:pc_reg_block|pc[12] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.192      ;
; 4.042 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.310      ;
; 4.157 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.425      ;
; 4.160 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 4.428      ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[10]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[10]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[11]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[11]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[12]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[12]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[4]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[4]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[5]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[5]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[6]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[6]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[7]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[7]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[8]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[8]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[9]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[9]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; 5.812 ; 5.812 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 5.812 ; 5.812 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 5.336 ; 5.336 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.452 ; 4.452 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.960 ; 4.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.556 ; 5.556 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.911 ; 4.911 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.386 ; 5.386 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.443 ; 5.443 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.409 ; 5.409 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.837 ; 4.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.263 ; 5.263 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.198 ; 4.198 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.822 ; 4.822 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.148 ; 4.148 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; 0.718 ; 0.718 ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; 0.187 ; 0.187 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 1.024 ; 1.024 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 0.595 ; 0.595 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 0.615 ; 0.615 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 0.557 ; 0.557 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 0.729 ; 0.729 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 0.582 ; 0.582 ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; 0.579 ; 0.579 ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; 0.606 ; 0.606 ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; 0.205 ; 0.205 ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; 0.181 ; 0.181 ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; 0.870 ; 0.870 ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; 4.086 ; 4.086 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -5.582 ; -5.582 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -4.459 ; -4.459 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -5.106 ; -5.106 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.737 ; -3.737 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -4.140 ; -4.140 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -5.107 ; -5.107 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -4.186 ; -4.186 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -5.133 ; -5.133 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -4.661 ; -4.661 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -4.581 ; -4.581 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -4.797 ; -4.797 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.987 ; -3.987 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -4.675 ; -4.675 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -5.033 ; -5.033 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.995 ; -3.995 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.964 ; -3.964 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.737 ; -3.737 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.917 ; -3.917 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.916 ; -3.916 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 0.049  ; 0.049  ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; -0.488 ; -0.488 ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; 0.043  ; 0.043  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -0.794 ; -0.794 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; -0.365 ; -0.365 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; -0.385 ; -0.385 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; -0.327 ; -0.327 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; -0.499 ; -0.499 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; -0.352 ; -0.352 ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; -0.349 ; -0.349 ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; -0.376 ; -0.376 ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; 0.025  ; 0.025  ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; 0.049  ; 0.049  ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; -0.640 ; -0.640 ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; -3.498 ; -3.498 ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; -4.157 ; -4.157 ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; -4.094 ; -4.094 ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; -3.856 ; -3.856 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -3.628 ; -3.628 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 8.701  ; 8.701  ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 8.028  ; 8.028  ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 8.701  ; 8.701  ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 8.267  ; 8.267  ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 7.620  ; 7.620  ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 8.108  ; 8.108  ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 10.764 ; 10.764 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 9.118  ; 9.118  ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 8.572  ; 8.572  ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 8.429  ; 8.429  ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 7.637  ; 7.637  ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 10.764 ; 10.764 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 8.833  ; 8.833  ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.544  ; 8.544  ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 8.069  ; 8.069  ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 8.712  ; 8.712  ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 8.491  ; 8.491  ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.833  ; 8.833  ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 9.856  ; 9.856  ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 9.856  ; 9.856  ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 9.519  ; 9.519  ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 9.837  ; 9.837  ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 8.011  ; 8.011  ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 9.181  ; 9.181  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 7.252  ; 7.252  ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 7.855  ; 7.855  ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 7.213  ; 7.213  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 8.450  ; 8.450  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 9.181  ; 9.181  ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 8.676  ; 8.676  ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 8.676  ; 8.676  ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 7.027  ; 7.027  ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 7.162  ; 7.162  ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 7.218  ; 7.218  ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 6.741  ; 6.741  ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 9.581  ; 9.581  ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 8.308  ; 8.308  ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 7.683  ; 7.683  ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 9.581  ; 9.581  ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 7.862  ; 7.862  ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 7.595  ; 7.595  ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 7.742  ; 7.742  ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 7.571  ; 7.571  ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 7.823  ; 7.823  ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 7.608  ; 7.608  ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 10.118 ; 10.118 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 10.118 ; 10.118 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 9.182  ; 9.182  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 8.938  ; 8.938  ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 8.302  ; 8.302  ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 9.426  ; 9.426  ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 8.434  ; 8.434  ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 8.279  ; 8.279  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 7.892  ; 7.892  ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 7.772  ; 7.772  ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 10.258 ; 10.258 ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 9.857  ; 9.857  ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 8.566  ; 8.566  ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 8.341  ; 8.341  ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 8.198  ; 8.198  ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 10.258 ; 10.258 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 9.338  ; 9.338  ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 8.277  ; 8.277  ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 8.223  ; 8.223  ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 8.230  ; 8.230  ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 8.158  ; 8.158  ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 8.264  ; 8.264  ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 8.502  ; 8.502  ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 8.573  ; 8.573  ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 8.106  ; 8.106  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.812  ; 8.812  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.155  ; 8.155  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.200  ; 8.200  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.812  ; 8.812  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.027  ; 8.027  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.852  ; 7.852  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.467  ; 8.467  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.016  ; 8.016  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.632  ; 8.632  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.790  ; 8.790  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.214  ; 8.214  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.971  ; 7.971  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.452  ; 8.452  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.356  ; 8.356  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 7.164  ; 7.164  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.673  ; 8.673  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.407  ; 8.407  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.730  ; 8.730  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.299  ; 8.299  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 8.306  ; 8.306  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.612  ; 8.612  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.879  ; 7.879  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.890  ; 7.890  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.442  ; 8.442  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.648  ; 7.648  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.272  ; 8.272  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 8.481  ; 8.481  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.519  ; 8.519  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 8.314  ; 8.314  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 7.620  ; 7.620  ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 8.028  ; 8.028  ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 8.701  ; 8.701  ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 8.267  ; 8.267  ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 7.620  ; 7.620  ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 8.108  ; 8.108  ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 7.637  ; 7.637  ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 9.118  ; 9.118  ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 8.572  ; 8.572  ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 8.429  ; 8.429  ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 7.637  ; 7.637  ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 10.764 ; 10.764 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.544  ; 8.544  ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 8.069  ; 8.069  ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 8.712  ; 8.712  ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 8.491  ; 8.491  ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.833  ; 8.833  ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 8.011  ; 8.011  ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 9.856  ; 9.856  ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 9.519  ; 9.519  ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 9.837  ; 9.837  ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 8.011  ; 8.011  ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 7.213  ; 7.213  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 7.252  ; 7.252  ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 7.855  ; 7.855  ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 7.213  ; 7.213  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 8.450  ; 8.450  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 9.181  ; 9.181  ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 6.741  ; 6.741  ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 8.676  ; 8.676  ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 7.027  ; 7.027  ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 7.162  ; 7.162  ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 7.218  ; 7.218  ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 6.741  ; 6.741  ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 7.683  ; 7.683  ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 8.308  ; 8.308  ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 7.683  ; 7.683  ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 9.581  ; 9.581  ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 7.571  ; 7.571  ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 7.862  ; 7.862  ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 7.595  ; 7.595  ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 7.742  ; 7.742  ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 7.571  ; 7.571  ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 7.823  ; 7.823  ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 7.608  ; 7.608  ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 7.772  ; 7.772  ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 10.118 ; 10.118 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 9.182  ; 9.182  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 8.938  ; 8.938  ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 8.302  ; 8.302  ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 9.426  ; 9.426  ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 8.434  ; 8.434  ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 8.279  ; 8.279  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 7.892  ; 7.892  ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 7.772  ; 7.772  ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 9.857  ; 9.857  ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 8.566  ; 8.566  ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 8.341  ; 8.341  ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 8.198  ; 8.198  ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 10.258 ; 10.258 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 9.338  ; 9.338  ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 8.277  ; 8.277  ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 8.223  ; 8.223  ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 8.230  ; 8.230  ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 8.158  ; 8.158  ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 8.264  ; 8.264  ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 8.502  ; 8.502  ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 8.573  ; 8.573  ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 8.106  ; 8.106  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.155  ; 8.155  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.200  ; 8.200  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.812  ; 8.812  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.027  ; 8.027  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.852  ; 7.852  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.467  ; 8.467  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.016  ; 8.016  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.632  ; 8.632  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.790  ; 8.790  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.214  ; 8.214  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.971  ; 7.971  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.452  ; 8.452  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.356  ; 8.356  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 7.164  ; 7.164  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.346  ; 8.346  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.141  ; 8.141  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.904  ; 7.904  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.115  ; 8.115  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.916  ; 7.916  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.903  ; 7.903  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.640  ; 7.640  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.802  ; 7.802  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.462  ; 7.462  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.653  ; 7.653  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.612  ; 7.612  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.411  ; 7.411  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.293  ; 7.293  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.609  ; 7.609  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.653  ; 7.653  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 8.118  ; 8.118  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.061 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.408 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.418 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.406 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.386 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.086 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.086 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.086 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.061 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.111 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.111 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.097 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.097 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.087 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.087 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.075 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.075 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.865 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.212 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.222 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.210 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.190 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.890 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.890 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.890 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.865 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.915 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.915 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.901 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.901 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.891 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.891 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.879 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.879 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.061     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.408     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.418     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.406     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.386     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.086     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.086     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.086     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.061     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.111     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.111     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.097     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.097     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.087     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.087     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.075     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.075     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.865     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.212     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.222     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.210     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.190     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.890     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.890     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.890     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.865     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.915     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.915     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.901     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.901     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.891     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.891     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.879     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.879     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -11.396 ; -12900.293    ;
+----------+---------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.440 ; -1.440        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 1.746 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -1298.380          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                    ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.396 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.408     ;
; -11.391 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.398     ;
; -11.389 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.396     ;
; -11.389 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.401     ;
; -11.384 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.391     ;
; -11.382 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.389     ;
; -11.368 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.379     ;
; -11.363 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.374     ;
; -11.361 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.372     ;
; -11.359 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.366     ;
; -11.358 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.391     ;
; -11.356 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.367     ;
; -11.352 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.359     ;
; -11.351 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.358     ;
; -11.351 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.384     ;
; -11.346 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.359     ;
; -11.344 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.351     ;
; -11.339 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.352     ;
; -11.330 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.342     ;
; -11.325 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.332     ;
; -11.323 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.330     ;
; -11.315 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.322     ;
; -11.315 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.328     ;
; -11.314 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.321     ;
; -11.312 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.325     ;
; -11.311 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.323     ;
; -11.308 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.315     ;
; -11.308 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.321     ;
; -11.307 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.314     ;
; -11.306 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.313     ;
; -11.305 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.309     ;
; -11.305 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.318     ;
; -11.304 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.311     ;
; -11.302 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.313     ;
; -11.302 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.313     ;
; -11.302 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.313     ;
; -11.301 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.313     ;
; -11.298 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.302     ;
; -11.297 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 12.303     ;
; -11.297 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.308     ;
; -11.296 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.308     ;
; -11.295 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.306     ;
; -11.295 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.306     ;
; -11.294 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.306     ;
; -11.293 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.300     ;
; -11.292 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.304     ;
; -11.292 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.325     ;
; -11.290 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 12.296     ;
; -11.289 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.301     ;
; -11.289 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.301     ;
; -11.288 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.295     ;
; -11.285 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.292     ;
; -11.285 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 12.297     ;
; -11.284 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 12.294     ;
; -11.284 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.291     ;
; -11.283 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.294     ;
; -11.282 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.289     ;
; -11.281 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.288     ;
; -11.280 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.293     ;
; -11.278 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.289     ;
; -11.277 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 12.303     ;
; -11.277 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 12.287     ;
; -11.276 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.283     ;
; -11.276 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.285     ;
; -11.275 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.282     ;
; -11.275 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.279     ;
; -11.275 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.279     ;
; -11.274 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.287     ;
; -11.274 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 12.304     ;
; -11.274 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.281     ;
; -11.273 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 12.278     ;
; -11.273 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 12.278     ;
; -11.273 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 12.303     ;
; -11.273 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.306     ;
; -11.270 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 12.296     ;
; -11.269 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.276     ;
; -11.269 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.278     ;
; -11.268 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.275     ;
; -11.268 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.272     ;
; -11.268 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 12.272     ;
; -11.267 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.280     ;
; -11.267 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 12.297     ;
; -11.266 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 12.286     ;
; -11.266 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.273     ;
; -11.266 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 12.271     ;
; -11.266 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 12.271     ;
; -11.266 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 12.296     ;
; -11.261 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 12.274     ;
; -11.261 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.272     ;
; -11.260 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 12.274     ;
; -11.259 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 12.279     ;
; -11.258 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 12.272     ;
; -11.256 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 12.267     ;
; -11.253 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 12.267     ;
; -11.252 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 12.259     ;
; -11.251 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 12.267     ;
; -11.251 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5] ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.284     ;
; -11.251 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 12.265     ;
; -11.250 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 12.266     ;
; -11.250 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7] ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 12.278     ;
+---------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.386 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.447 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.610      ;
; 0.556 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.576 ; singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.643 ; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.668 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.680 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.710 ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[7]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.862      ;
; 0.738 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.901      ;
; 0.739 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.891      ;
; 0.741 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.903      ;
; 0.755 ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.796 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.953      ;
; 0.829 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.992      ;
; 0.831 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.994      ;
; 0.837 ; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[16]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.989      ;
; 0.855 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.012      ;
; 0.881 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[8]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.034      ;
; 0.881 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[13]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.034      ;
; 0.886 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.045      ;
; 0.890 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.049      ;
; 0.890 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.047      ;
; 0.892 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.049      ;
; 0.897 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.055      ;
; 0.901 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.064      ;
; 0.905 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.069      ;
; 0.906 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.062      ;
; 0.911 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.075      ;
; 0.921 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 1.062      ;
; 0.922 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 1.063      ;
; 0.929 ; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.083      ;
; 0.942 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 1.083      ;
; 0.943 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.011     ; 1.084      ;
; 0.944 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.103      ;
; 0.945 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 1.113      ;
; 0.952 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[4]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.960 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[0]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.963 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[8]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.127      ;
; 0.963 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[13]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.127      ;
; 0.966 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[18]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.015     ; 1.103      ;
; 0.983 ; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.138      ;
; 0.985 ; singlecycle:dut|pc_reg:pc_reg_block|pc[1]                                                                              ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.138      ;
; 0.988 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.143      ;
; 0.989 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.144      ;
; 0.991 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.152      ;
; 0.997 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.150      ;
; 0.998 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.155      ;
; 0.998 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.150      ;
; 1.008 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.160      ;
; 1.009 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWrite                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.161      ;
; 1.013 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[15]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.165      ;
; 1.014 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.181      ;
; 1.016 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.183      ;
; 1.018 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.172      ;
; 1.029 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.186      ;
; 1.032 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.191      ;
; 1.042 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[22]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[22]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.198      ;
; 1.048 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.205      ;
; 1.066 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[27]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[27]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.224      ;
; 1.068 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.229      ;
; 1.072 ; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.224      ;
; 1.088 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[3]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.244      ;
; 1.089 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.256      ;
; 1.090 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.257      ;
; 1.095 ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[5]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.250      ;
; 1.101 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[22]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.260      ;
; 1.103 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[18]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.012     ; 1.243      ;
; 1.106 ; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[5]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.259      ;
; 1.120 ; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.275      ;
; 1.127 ; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.286      ;
; 1.138 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[2]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.299      ;
; 1.144 ; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.146 ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.147 ; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[6]                                    ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.296      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[24]                                 ; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[24]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.021      ; 1.321      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[27]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.319      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[28]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.319      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[25]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.319      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[30]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.319      ;
; 1.148 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[26]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.019      ; 1.319      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[16]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[19]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[23]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[21]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[29]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.151 ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[17]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.308      ;
; 1.152 ; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[7]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.303      ;
; 1.153 ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[7]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.301      ;
; 1.154 ; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[7]                                     ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.302      ;
; 1.154 ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[1]   ; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.311      ;
; 1.156 ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.307      ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                                                                                                          ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.440 ; singlecycle:dut|pc_reg:pc_reg_block|pc[12] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.473      ;
; -1.395 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.428      ;
; -1.393 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.426      ;
; -1.373 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.406      ;
; -1.373 ; singlecycle:dut|pc_reg:pc_reg_block|pc[11] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.406      ;
; -1.360 ; singlecycle:dut|pc_reg:pc_reg_block|pc[10] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.393      ;
; -1.341 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.374      ;
; -1.288 ; singlecycle:dut|pc_reg:pc_reg_block|pc[9]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.321      ;
; -1.271 ; singlecycle:dut|pc_reg:pc_reg_block|pc[2]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.305      ;
; -1.265 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.298      ;
; -1.222 ; singlecycle:dut|pc_reg:pc_reg_block|pc[8]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.255      ;
+--------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                                                                                                          ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.746 ; singlecycle:dut|pc_reg:pc_reg_block|pc[9]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.899      ;
; 1.749 ; singlecycle:dut|pc_reg:pc_reg_block|pc[8]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.902      ;
; 1.775 ; singlecycle:dut|pc_reg:pc_reg_block|pc[3]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.928      ;
; 1.781 ; singlecycle:dut|pc_reg:pc_reg_block|pc[2]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.935      ;
; 1.818 ; singlecycle:dut|pc_reg:pc_reg_block|pc[10] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.971      ;
; 1.826 ; singlecycle:dut|pc_reg:pc_reg_block|pc[6]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.979      ;
; 1.831 ; singlecycle:dut|pc_reg:pc_reg_block|pc[11] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.984      ;
; 1.876 ; singlecycle:dut|pc_reg:pc_reg_block|pc[12] ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.029      ;
; 1.906 ; singlecycle:dut|pc_reg:pc_reg_block|pc[4]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.059      ;
; 1.928 ; singlecycle:dut|pc_reg:pc_reg_block|pc[5]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.081      ;
; 1.946 ; singlecycle:dut|pc_reg:pc_reg_block|pc[7]  ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.099      ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf|Q[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[10]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[10]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[11]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[11]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[12]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[12]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[4]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[4]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[5]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[5]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[6]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[6]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[7]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[7]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[8]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[8]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[9]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[9]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; 3.162  ; 3.162  ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 3.162  ; 3.162  ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 2.587  ; 2.587  ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 2.861  ; 2.861  ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 2.445  ; 2.445  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.062  ; 3.062  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.625  ; 2.625  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.849  ; 2.849  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.582  ; 2.582  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.797  ; 2.797  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.062  ; 3.062  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.833  ; 2.833  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.787  ; 2.787  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.048  ; 3.048  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.536  ; 2.536  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.805  ; 2.805  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.784  ; 2.784  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.741  ; 2.741  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.263  ; 2.263  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.507  ; 2.507  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.222  ; 2.222  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.514  ; 2.514  ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; 0.078  ; 0.078  ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; -0.201 ; -0.201 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 0.238  ; 0.238  ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 0.056  ; 0.056  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 0.016  ; 0.016  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 0.081  ; 0.081  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 0.045  ; 0.045  ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; 0.055  ; 0.055  ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; 0.083  ; 0.083  ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; -0.190 ; -0.190 ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; -0.201 ; -0.201 ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; 0.177  ; 0.177  ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; 2.374  ; 2.374  ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; 2.335  ; 2.335  ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; 2.234  ; 2.234  ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; -2.325 ; -2.325 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -3.042 ; -3.042 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.467 ; -2.467 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -2.741 ; -2.741 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -2.325 ; -2.325 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.978 ; -1.978 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -2.252 ; -2.252 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.634 ; -2.634 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.234 ; -2.234 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.145 ; -2.145 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.645 ; -2.645 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -2.457 ; -2.457 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -2.394 ; -2.394 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -2.462 ; -2.462 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -2.111 ; -2.111 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.458 ; -2.458 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -2.663 ; -2.663 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -2.188 ; -2.188 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.139 ; -2.139 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.978 ; -1.978 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -2.101 ; -2.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -2.090 ; -2.090 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; 0.042  ; 0.042  ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -0.118 ; -0.118 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 0.058  ; 0.058  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 0.064  ; 0.064  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 0.104  ; 0.104  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 0.039  ; 0.039  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 0.075  ; 0.075  ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; 0.065  ; 0.065  ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; 0.037  ; 0.037  ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; 0.310  ; 0.310  ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; -0.057 ; -0.057 ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; -1.939 ; -1.939 ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; -2.254 ; -2.254 ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; -2.215 ; -2.215 ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; -2.114 ; -2.114 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -2.012 ; -2.012 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 4.832 ; 4.832 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 4.758 ; 4.758 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 4.832 ; 4.832 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 4.590 ; 4.590 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 4.483 ; 4.483 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 5.982 ; 5.982 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 4.736 ; 4.736 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 4.731 ; 4.731 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 4.637 ; 4.637 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 5.982 ; 5.982 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 4.885 ; 4.885 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 4.470 ; 4.470 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 4.790 ; 4.790 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 4.617 ; 4.617 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 4.885 ; 4.885 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 4.740 ; 4.740 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 5.018 ; 5.018 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 5.209 ; 5.209 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 4.484 ; 4.484 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 3.975 ; 3.975 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 4.010 ; 4.010 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 4.139 ; 4.139 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 3.948 ; 3.948 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 3.996 ; 3.996 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 5.115 ; 5.115 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 4.369 ; 4.369 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 5.115 ; 5.115 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 4.204 ; 4.204 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 4.210 ; 4.210 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 5.511 ; 5.511 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.511 ; 5.511 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 5.094 ; 5.094 ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 5.252 ; 5.252 ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 4.685 ; 4.685 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.600 ; 4.600 ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 4.301 ; 4.301 ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 5.532 ; 5.532 ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 4.786 ; 4.786 ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 4.657 ; 4.657 ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 4.605 ; 4.605 ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 5.532 ; 5.532 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 5.044 ; 5.044 ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 4.630 ; 4.630 ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 4.641 ; 4.641 ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 4.512 ; 4.512 ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 4.656 ; 4.656 ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 4.532 ; 4.532 ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.814 ; 4.814 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.812 ; 4.812 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.680 ; 4.680 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.486 ; 4.486 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.814 ; 4.814 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.707 ; 4.707 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.556 ; 4.556 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.611 ; 4.611 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.610 ; 4.610 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.197 ; 4.197 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.565 ; 4.565 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.503 ; 4.503 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.506 ; 4.506 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.742 ; 4.742 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.229 ; 4.229 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.569 ; 4.569 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.500 ; 4.500 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.511 ; 4.511 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 4.758 ; 4.758 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 4.832 ; 4.832 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 4.590 ; 4.590 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 4.483 ; 4.483 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 4.736 ; 4.736 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 4.731 ; 4.731 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 4.637 ; 4.637 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 5.982 ; 5.982 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 4.470 ; 4.470 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 4.790 ; 4.790 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 4.617 ; 4.617 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 4.885 ; 4.885 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 4.740 ; 4.740 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 5.018 ; 5.018 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 5.209 ; 5.209 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 4.484 ; 4.484 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 3.975 ; 3.975 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 3.975 ; 3.975 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 4.010 ; 4.010 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 4.139 ; 4.139 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 3.948 ; 3.948 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 3.996 ; 3.996 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 4.369 ; 4.369 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 5.115 ; 5.115 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 4.204 ; 4.204 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 4.210 ; 4.210 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 4.301 ; 4.301 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.511 ; 5.511 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 5.094 ; 5.094 ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 5.252 ; 5.252 ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 4.685 ; 4.685 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.600 ; 4.600 ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 4.301 ; 4.301 ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 4.786 ; 4.786 ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 4.657 ; 4.657 ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 4.605 ; 4.605 ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 5.532 ; 5.532 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 5.044 ; 5.044 ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 4.630 ; 4.630 ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 4.641 ; 4.641 ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 4.512 ; 4.512 ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 4.656 ; 4.656 ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 4.532 ; 4.532 ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.197 ; 4.197 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.812 ; 4.812 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.680 ; 4.680 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.486 ; 4.486 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.814 ; 4.814 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.707 ; 4.707 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.556 ; 4.556 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.611 ; 4.611 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.610 ; 4.610 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.197 ; 4.197 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.353 ; 4.353 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.440 ; 4.440 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.274 ; 4.274 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.168 ; 4.168 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.233 ; 4.233 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.210 ; 4.210 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 4.115 ; 4.115 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.100 ; 4.100 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.206 ; 4.206 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.230 ; 4.230 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.428 ; 4.428 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.369 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.563 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.573 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.564 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.544 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.390 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.390 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.390 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.369 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.419 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.419 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.410 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.410 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.400 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.400 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.391 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.391 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.286 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.480 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.490 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.481 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.461 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.307 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.307 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.307 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.286 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.336 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.336 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.327 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.327 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.317 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.317 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.308 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.308 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.369     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.563     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.573     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.564     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.544     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.390     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.390     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.390     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.369     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.419     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.419     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.410     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.410     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.400     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.400     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.391     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.391     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.286     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.480     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.490     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.481     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.461     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.307     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.307     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.307     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.286     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.336     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.336     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.327     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.327     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.317     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.317     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.308     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.308     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.434    ; 0.215 ; -4.211   ; 1.746   ; -1.380              ;
;  CLOCK_50        ; -27.434    ; 0.215 ; -4.211   ; 1.746   ; -1.380              ;
; Design-wide TNS  ; -30803.723 ; 0.0   ; -4.211   ; 0.0     ; -1298.38            ;
;  CLOCK_50        ; -30803.723 ; 0.000 ; -4.211   ; 0.000   ; -1298.380           ;
+------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; 5.812 ; 5.812 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 5.812 ; 5.812 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 5.336 ; 5.336 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.452 ; 4.452 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.960 ; 4.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.556 ; 5.556 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.911 ; 4.911 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.386 ; 5.386 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.443 ; 5.443 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.409 ; 5.409 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.837 ; 4.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.263 ; 5.263 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.198 ; 4.198 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.822 ; 4.822 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.148 ; 4.148 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; 0.718 ; 0.718 ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; 0.187 ; 0.187 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 1.024 ; 1.024 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 0.595 ; 0.595 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 0.615 ; 0.615 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 0.557 ; 0.557 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 0.729 ; 0.729 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 0.582 ; 0.582 ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; 0.579 ; 0.579 ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; 0.606 ; 0.606 ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; 0.205 ; 0.205 ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; 0.181 ; 0.181 ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; 0.870 ; 0.870 ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; 4.086 ; 4.086 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY[*]       ; CLOCK_50   ; -2.325 ; -2.325 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -3.042 ; -3.042 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.467 ; -2.467 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -2.741 ; -2.741 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -2.325 ; -2.325 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.978 ; -1.978 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -2.252 ; -2.252 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.634 ; -2.634 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.234 ; -2.234 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.145 ; -2.145 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.645 ; -2.645 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -2.457 ; -2.457 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -2.394 ; -2.394 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -2.462 ; -2.462 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -2.111 ; -2.111 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.458 ; -2.458 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -2.663 ; -2.663 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -2.188 ; -2.188 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.139 ; -2.139 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.978 ; -1.978 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -2.101 ; -2.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -2.090 ; -2.090 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[0]       ; CLOCK_50   ; 0.042  ; 0.042  ; Rise       ; CLOCK_50        ;
;  SW[1]       ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -0.118 ; -0.118 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 0.058  ; 0.058  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 0.064  ; 0.064  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 0.104  ; 0.104  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 0.039  ; 0.039  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 0.075  ; 0.075  ; Rise       ; CLOCK_50        ;
;  SW[8]       ; CLOCK_50   ; 0.065  ; 0.065  ; Rise       ; CLOCK_50        ;
;  SW[9]       ; CLOCK_50   ; 0.037  ; 0.037  ; Rise       ; CLOCK_50        ;
;  SW[10]      ; CLOCK_50   ; 0.310  ; 0.310  ; Rise       ; CLOCK_50        ;
;  SW[11]      ; CLOCK_50   ; 0.321  ; 0.321  ; Rise       ; CLOCK_50        ;
;  SW[12]      ; CLOCK_50   ; -0.057 ; -0.057 ; Rise       ; CLOCK_50        ;
;  SW[13]      ; CLOCK_50   ; -1.939 ; -1.939 ; Rise       ; CLOCK_50        ;
;  SW[14]      ; CLOCK_50   ; -2.254 ; -2.254 ; Rise       ; CLOCK_50        ;
;  SW[15]      ; CLOCK_50   ; -2.215 ; -2.215 ; Rise       ; CLOCK_50        ;
;  SW[16]      ; CLOCK_50   ; -2.114 ; -2.114 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -2.012 ; -2.012 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 8.701  ; 8.701  ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 8.028  ; 8.028  ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 8.701  ; 8.701  ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 8.267  ; 8.267  ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 7.620  ; 7.620  ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 8.108  ; 8.108  ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 10.764 ; 10.764 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 9.118  ; 9.118  ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 8.572  ; 8.572  ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 8.429  ; 8.429  ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 7.637  ; 7.637  ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 10.764 ; 10.764 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 8.833  ; 8.833  ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.071  ; 8.071  ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.544  ; 8.544  ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 8.069  ; 8.069  ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 8.712  ; 8.712  ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 8.491  ; 8.491  ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.833  ; 8.833  ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 9.856  ; 9.856  ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 9.856  ; 9.856  ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 9.519  ; 9.519  ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 9.335  ; 9.335  ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 9.837  ; 9.837  ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 8.011  ; 8.011  ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 9.181  ; 9.181  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 7.252  ; 7.252  ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 7.855  ; 7.855  ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 7.213  ; 7.213  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 8.450  ; 8.450  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 9.181  ; 9.181  ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 8.676  ; 8.676  ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 8.676  ; 8.676  ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 7.027  ; 7.027  ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 7.162  ; 7.162  ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 7.218  ; 7.218  ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 6.741  ; 6.741  ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 9.581  ; 9.581  ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 8.308  ; 8.308  ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 8.045  ; 8.045  ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 7.683  ; 7.683  ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 9.581  ; 9.581  ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 7.862  ; 7.862  ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 7.595  ; 7.595  ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 7.742  ; 7.742  ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 7.571  ; 7.571  ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 7.823  ; 7.823  ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 7.608  ; 7.608  ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 10.118 ; 10.118 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 10.118 ; 10.118 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 9.182  ; 9.182  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 8.938  ; 8.938  ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 8.302  ; 8.302  ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 9.426  ; 9.426  ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 8.434  ; 8.434  ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 8.279  ; 8.279  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 7.892  ; 7.892  ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 7.772  ; 7.772  ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 10.258 ; 10.258 ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 9.857  ; 9.857  ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 8.566  ; 8.566  ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 8.341  ; 8.341  ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 8.198  ; 8.198  ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 10.258 ; 10.258 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 9.338  ; 9.338  ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 8.277  ; 8.277  ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 8.520  ; 8.520  ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 8.223  ; 8.223  ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 8.230  ; 8.230  ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 8.158  ; 8.158  ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 8.264  ; 8.264  ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 8.502  ; 8.502  ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 8.573  ; 8.573  ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 8.106  ; 8.106  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.812  ; 8.812  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.155  ; 8.155  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.200  ; 8.200  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.812  ; 8.812  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.027  ; 8.027  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.852  ; 7.852  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.467  ; 8.467  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.016  ; 8.016  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.632  ; 8.632  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.790  ; 8.790  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.583  ; 8.583  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.214  ; 8.214  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.534  ; 8.534  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.971  ; 7.971  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.452  ; 8.452  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.356  ; 8.356  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 7.164  ; 7.164  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.673  ; 8.673  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.407  ; 8.407  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.730  ; 8.730  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.299  ; 8.299  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 8.306  ; 8.306  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.612  ; 8.612  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.879  ; 7.879  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.890  ; 7.890  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.442  ; 8.442  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.648  ; 7.648  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.272  ; 8.272  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 8.481  ; 8.481  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.519  ; 8.519  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 7.209  ; 7.209  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 8.314  ; 8.314  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; HEX0[*]        ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 4.758 ; 4.758 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 4.832 ; 4.832 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 4.590 ; 4.590 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 4.483 ; 4.483 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 4.736 ; 4.736 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 5.000 ; 5.000 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 4.731 ; 4.731 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 4.637 ; 4.637 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 5.982 ; 5.982 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 4.470 ; 4.470 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 4.790 ; 4.790 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 4.617 ; 4.617 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 4.885 ; 4.885 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 5.057 ; 5.057 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 4.740 ; 4.740 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 5.018 ; 5.018 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 5.209 ; 5.209 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 4.484 ; 4.484 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 3.975 ; 3.975 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 3.975 ; 3.975 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 4.010 ; 4.010 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 4.139 ; 4.139 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 3.948 ; 3.948 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 3.996 ; 3.996 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 4.369 ; 4.369 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 5.115 ; 5.115 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 4.204 ; 4.204 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 4.210 ; 4.210 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 4.301 ; 4.301 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.511 ; 5.511 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 5.094 ; 5.094 ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
;  LEDG[3]       ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LEDG[4]       ; CLOCK_50   ; 5.252 ; 5.252 ; Rise       ; CLOCK_50        ;
;  LEDG[5]       ; CLOCK_50   ; 4.685 ; 4.685 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.600 ; 4.600 ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LEDG[8]       ; CLOCK_50   ; 4.301 ; 4.301 ; Rise       ; CLOCK_50        ;
; LEDR[*]        ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  LEDR[0]       ; CLOCK_50   ; 4.786 ; 4.786 ; Rise       ; CLOCK_50        ;
;  LEDR[1]       ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  LEDR[2]       ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  LEDR[3]       ; CLOCK_50   ; 4.657 ; 4.657 ; Rise       ; CLOCK_50        ;
;  LEDR[4]       ; CLOCK_50   ; 4.605 ; 4.605 ; Rise       ; CLOCK_50        ;
;  LEDR[5]       ; CLOCK_50   ; 5.532 ; 5.532 ; Rise       ; CLOCK_50        ;
;  LEDR[6]       ; CLOCK_50   ; 5.044 ; 5.044 ; Rise       ; CLOCK_50        ;
;  LEDR[7]       ; CLOCK_50   ; 4.630 ; 4.630 ; Rise       ; CLOCK_50        ;
;  LEDR[8]       ; CLOCK_50   ; 4.641 ; 4.641 ; Rise       ; CLOCK_50        ;
;  LEDR[9]       ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LEDR[10]      ; CLOCK_50   ; 4.512 ; 4.512 ; Rise       ; CLOCK_50        ;
;  LEDR[11]      ; CLOCK_50   ; 4.656 ; 4.656 ; Rise       ; CLOCK_50        ;
;  LEDR[12]      ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  LEDR[13]      ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
;  LEDR[14]      ; CLOCK_50   ; 4.532 ; 4.532 ; Rise       ; CLOCK_50        ;
;  LEDR[15]      ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LEDR[16]      ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDR[17]      ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.197 ; 4.197 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.812 ; 4.812 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.680 ; 4.680 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.486 ; 4.486 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.814 ; 4.814 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.789 ; 4.789 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.707 ; 4.707 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.556 ; 4.556 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.611 ; 4.611 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.610 ; 4.610 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.197 ; 4.197 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.353 ; 4.353 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.440 ; 4.440 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.274 ; 4.274 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.168 ; 4.168 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.233 ; 4.233 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.210 ; 4.210 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 4.115 ; 4.115 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.100 ; 4.100 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.206 ; 4.206 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.230 ; 4.230 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.428 ; 4.428 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 92       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 92       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 1350  ; 1350 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 170   ; 170  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 16 11:10:51 2024
Info: Command: quartus_sta singlecycle -c singlecycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'singlecycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.434    -30803.723 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -4.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.211        -4.211 CLOCK_50 
Info (332146): Worst-case removal slack is 3.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.637         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1298.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.396    -12900.293 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.440        -1.440 CLOCK_50 
Info (332146): Worst-case removal slack is 1.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.746         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1298.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Sat Nov 16 11:10:53 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


