-------- FIELD LEVEL/NAME --------- --ATTRIBS--    FLD  START     END  LENGTH

  1 RECORD                                          391      1   1493   1493
    10 ID                              r              2      1      4      4
    10 ID_debug                        R              3      1      4      4
    10 STRING_VAL                      r              4      5     14     10
    10 STRING_VAL_debug                R              5      5     14     10
    10 NUM_STR_INT01                   r              6     15     15      1
    10 NUM_STR_INT01_debug             R              7     15     15      1
    10 NUM_STR_INT02                   r              8     16     17      2
    10 NUM_STR_INT02_debug             R              9     16     17      2
    10 NUM_STR_INT03                   r             10     18     20      3
    10 NUM_STR_INT03_debug             R             11     18     20      3
    10 NUM_STR_INT04                   r             12     21     24      4
    10 NUM_STR_INT04_debug             R             13     21     24      4
    10 NUM_STR_INT05                   r             14     25     29      5
    10 NUM_STR_INT05_debug             R             15     25     29      5
    10 NUM_STR_INT06                   r             16     30     37      8
    10 NUM_STR_INT06_debug             R             17     30     37      8
    10 NUM_STR_INT07                   r             18     38     46      9
    10 NUM_STR_INT07_debug             R             19     38     46      9
    10 NUM_STR_INT08                   r             20     47     56     10
    10 NUM_STR_INT08_debug             R             21     47     56     10
    10 NUM_STR_INT09                   r             22     57     67     11
    10 NUM_STR_INT09_debug             R             23     57     67     11
    10 NUM_STR_INT10                   r             24     68     84     17
    10 NUM_STR_INT10_debug             R             25     68     84     17
    10 NUM_STR_INT11                   r             26     85    102     18
    10 NUM_STR_INT11_debug             R             27     85    102     18
    10 NUM_STR_INT12                   r             28    103    121     19
    10 NUM_STR_INT12_debug             R             29    103    121     19
    10 NUM_STR_INT13                   r             30    122    141     20
    10 NUM_STR_INT13_debug             R             31    122    141     20
    10 NUM_STR_INT14                   r             32    142    178     37
    10 NUM_STR_INT14_debug             R             33    142    178     37
    10 NUM_STR_SINT02                  r             34    179    180      2
    10 NUM_STR_SINT02_debug            R             35    179    180      2
    10 NUM_STR_SINT03                  r             36    181    183      3
    10 NUM_STR_SINT03_debug            R             37    181    183      3
    10 NUM_STR_SINT04                  r             38    184    187      4
    10 NUM_STR_SINT04_debug            R             39    184    187      4
    10 NUM_STR_SINT05                  r             40    188    192      5
    10 NUM_STR_SINT05_debug            R             41    188    192      5
    10 NUM_STR_SINT06                  r             42    193    200      8
    10 NUM_STR_SINT06_debug            R             43    193    200      8
    10 NUM_STR_SINT07                  r             44    201    209      9
    10 NUM_STR_SINT07_debug            R             45    201    209      9
    10 NUM_STR_SINT08                  r             46    210    219     10
    10 NUM_STR_SINT08_debug            R             47    210    219     10
    10 NUM_STR_SINT09                  r             48    220    230     11
    10 NUM_STR_SINT09_debug            R             49    220    230     11
    10 NUM_STR_SINT10                  r             50    231    247     17
    10 NUM_STR_SINT10_debug            R             51    231    247     17
    10 NUM_STR_SINT11                  r             52    248    265     18
    10 NUM_STR_SINT11_debug            R             53    248    265     18
    10 NUM_STR_SINT12                  r             54    266    284     19
    10 NUM_STR_SINT12_debug            R             55    266    284     19
    10 NUM_STR_SINT13                  r             56    285    304     20
    10 NUM_STR_SINT13_debug            R             57    285    304     20
    10 NUM_STR_SINT14                  r             58    305    341     37
    10 NUM_STR_SINT14_debug            R             59    305    341     37
    10 NUM_STR_DEC01                   r             60    342    344      3
    10 NUM_STR_DEC01_debug             R             61    342    344      3
    10 NUM_STR_DEC02                   r             62    345    348      4
    10 NUM_STR_DEC02_debug             R             63    345    348      4
    10 NUM_STR_DEC03                   r             64    349    353      5
    10 NUM_STR_DEC03_debug             R             65    349    353      5
    10 NUM_STR_DEC04                   r             66    354    361      8
    10 NUM_STR_DEC04_debug             R             67    354    361      8
    10 NUM_STR_DEC05                   r             68    362    370      9
    10 NUM_STR_DEC05_debug             R             69    362    370      9
    10 NUM_STR_DEC06                   r             70    371    380     10
    10 NUM_STR_DEC06_debug             R             71    371    380     10
    10 NUM_STR_DEC07                   r             72    381    397     17
    10 NUM_STR_DEC07_debug             R             73    381    397     17
    10 NUM_STR_DEC08                   r             74    398    415     18
    10 NUM_STR_DEC08_debug             R             75    398    415     18
    10 NUM_STR_DEC09                   r             76    416    434     19
    10 NUM_STR_DEC09_debug             R             77    416    434     19
    10 NUM_STR_DEC10                   r             78    435    462     28
    10 NUM_STR_DEC10_debug             R             79    435    462     28
    10 NUM_STR_SDEC01                  r             80    463    465      3
    10 NUM_STR_SDEC01_debug            R             81    463    465      3
    10 NUM_STR_SDEC02                  r             82    466    469      4
    10 NUM_STR_SDEC02_debug            R             83    466    469      4
    10 NUM_STR_SDEC03                  r             84    470    474      5
    10 NUM_STR_SDEC03_debug            R             85    470    474      5
    10 NUM_STR_SDEC04                  r             86    475    482      8
    10 NUM_STR_SDEC04_debug            R             87    475    482      8
    10 NUM_STR_SDEC05                  r             88    483    491      9
    10 NUM_STR_SDEC05_debug            R             89    483    491      9
    10 NUM_STR_SDEC06                  r             90    492    501     10
    10 NUM_STR_SDEC06_debug            R             91    492    501     10
    10 NUM_STR_SDEC07                  r             92    502    518     17
    10 NUM_STR_SDEC07_debug            R             93    502    518     17
    10 NUM_STR_SDEC08                  r             94    519    536     18
    10 NUM_STR_SDEC08_debug            R             95    519    536     18
    10 NUM_STR_SDEC09                  r             96    537    555     19
    10 NUM_STR_SDEC09_debug            R             97    537    555     19
    10 NUM_STR_SDEC10                  r             98    556    583     28
    10 NUM_STR_SDEC10_debug            R             99    556    583     28
    10 NUM_STR_EDEC03                  r            100    584    589      6
    10 NUM_STR_EDEC03_debug            R            101    584    589      6
    10 NUM_STR_EDEC04                  r            102    590    598      9
    10 NUM_STR_EDEC04_debug            R            103    590    598      9
    10 NUM_STR_EDEC05                  r            104    599    608     10
    10 NUM_STR_EDEC05_debug            R            105    599    608     10
    10 NUM_STR_EDEC06                  r            106    609    619     11
    10 NUM_STR_EDEC06_debug            R            107    609    619     11
    10 NUM_BIN_INT01                   r            108    620    621      2
    10 NUM_BIN_INT01_debug             R            109    620    621      2
    10 NUM_BIN_INT02                   r            110    622    623      2
    10 NUM_BIN_INT02_debug             R            111    622    623      2
    10 NUM_BIN_INT03                   r            112    624    625      2
    10 NUM_BIN_INT03_debug             R            113    624    625      2
    10 NUM_BIN_INT04                   r            114    626    627      2
    10 NUM_BIN_INT04_debug             R            115    626    627      2
    10 NUM_BIN_INT05                   r            116    628    631      4
    10 NUM_BIN_INT05_debug             R            117    628    631      4
    10 NUM_BIN_INT06                   r            118    632    635      4
    10 NUM_BIN_INT06_debug             R            119    632    635      4
    10 NUM_BIN_INT07                   r            120    636    639      4
    10 NUM_BIN_INT07_debug             R            121    636    639      4
    10 NUM_BIN_INT08                   r            122    640    647      8
    10 NUM_BIN_INT08_debug             R            123    640    647      8
    10 NUM_BIN_INT09                   r            124    648    655      8
    10 NUM_BIN_INT09_debug             R            125    648    655      8
    10 NUM_BIN_INT10                   r            126    656    663      8
    10 NUM_BIN_INT10_debug             R            127    656    663      8
    10 NUM_BIN_INT11                   r            128    664    671      8
    10 NUM_BIN_INT11_debug             R            129    664    671      8
    10 NUM_BIN_INT12                   r            130    672    680      9
    10 NUM_BIN_INT12_debug             R            131    672    680      9
    10 NUM_BIN_INT13                   r            132    681    689      9
    10 NUM_BIN_INT13_debug             R            133    681    689      9
    10 NUM_BIN_INT14                   r            134    690    705     16
    10 NUM_BIN_INT14_debug             R            135    690    705     16
    10 NUM_SBIN_SINT01                 r            136    706    707      2
    10 NUM_SBIN_SINT01_debug           R            137    706    707      2
    10 NUM_SBIN_SINT02                 r            138    708    709      2
    10 NUM_SBIN_SINT02_debug           R            139    708    709      2
    10 NUM_SBIN_SINT03                 r            140    710    711      2
    10 NUM_SBIN_SINT03_debug           R            141    710    711      2
    10 NUM_SBIN_SINT04                 r            142    712    713      2
    10 NUM_SBIN_SINT04_debug           R            143    712    713      2
    10 NUM_SBIN_SINT05                 r            144    714    717      4
    10 NUM_SBIN_SINT05_debug           R            145    714    717      4
    10 NUM_SBIN_SINT06                 r            146    718    721      4
    10 NUM_SBIN_SINT06_debug           R            147    718    721      4
    10 NUM_SBIN_SINT07                 r            148    722    725      4
    10 NUM_SBIN_SINT07_debug           R            149    722    725      4
    10 NUM_SBIN_SINT08                 r            150    726    733      8
    10 NUM_SBIN_SINT08_debug           R            151    726    733      8
    10 NUM_SBIN_SINT09                 r            152    734    741      8
    10 NUM_SBIN_SINT09_debug           R            153    734    741      8
    10 NUM_SBIN_SINT10                 r            154    742    749      8
    10 NUM_SBIN_SINT10_debug           R            155    742    749      8
    10 NUM_SBIN_SINT11                 r            156    750    757      8
    10 NUM_SBIN_SINT11_debug           R            157    750    757      8
    10 NUM_SBIN_SINT12                 r            158    758    766      9
    10 NUM_SBIN_SINT12_debug           R            159    758    766      9
    10 NUM_SBIN_SINT13                 r            160    767    775      9
    10 NUM_SBIN_SINT13_debug           R            161    767    775      9
    10 NUM_SBIN_SINT14                 r            162    776    791     16
    10 NUM_SBIN_SINT14_debug           R            163    776    791     16
    10 NUM_BIN_DEC01                   r            164    792    793      2
    10 NUM_BIN_DEC01_debug             R            165    792    793      2
    10 NUM_BIN_DEC02                   r            166    794    795      2
    10 NUM_BIN_DEC02_debug             R            167    794    795      2
    10 NUM_BIN_DEC03                   r            168    796    799      4
    10 NUM_BIN_DEC03_debug             R            169    796    799      4
    10 NUM_BIN_DEC04                   r            170    800    803      4
    10 NUM_BIN_DEC04_debug             R            171    800    803      4
    10 NUM_BIN_DEC05                   r            172    804    807      4
    10 NUM_BIN_DEC05_debug             R            173    804    807      4
    10 NUM_BIN_DEC06                   r            174    808    815      8
    10 NUM_BIN_DEC06_debug             R            175    808    815      8
    10 NUM_BIN_DEC07                   r            176    816    823      8
    10 NUM_BIN_DEC07_debug             R            177    816    823      8
    10 NUM_BIN_DEC08                   r            178    824    831      8
    10 NUM_BIN_DEC08_debug             R            179    824    831      8
    10 NUM_BIN_DEC09                   r            180    832    840      9
    10 NUM_BIN_DEC09_debug             R            181    832    840      9
    10 NUM_BIN_DEC10                   r            182    841    852     12
    10 NUM_BIN_DEC10_debug             R            183    841    852     12
    10 NUM_SBIN_DEC01                  r            184    853    854      2
    10 NUM_SBIN_DEC01_debug            R            185    853    854      2
    10 NUM_SBIN_DEC02                  r            186    855    856      2
    10 NUM_SBIN_DEC02_debug            R            187    855    856      2
    10 NUM_SBIN_DEC03                  r            188    857    860      4
    10 NUM_SBIN_DEC03_debug            R            189    857    860      4
    10 NUM_SBIN_DEC04                  r            190    861    864      4
    10 NUM_SBIN_DEC04_debug            R            191    861    864      4
    10 NUM_SBIN_DEC05                  r            192    865    868      4
    10 NUM_SBIN_DEC05_debug            R            193    865    868      4
    10 NUM_SBIN_DEC06                  r            194    869    876      8
    10 NUM_SBIN_DEC06_debug            R            195    869    876      8
    10 NUM_SBIN_DEC07                  r            196    877    884      8
    10 NUM_SBIN_DEC07_debug            R            197    877    884      8
    10 NUM_SBIN_DEC08                  r            198    885    892      8
    10 NUM_SBIN_DEC08_debug            R            199    885    892      8
    10 NUM_SBIN_DEC09                  r            200    893    901      9
    10 NUM_SBIN_DEC09_debug            R            201    893    901      9
    10 NUM_SBIN_DEC10                  r            202    902    913     12
    10 NUM_SBIN_DEC10_debug            R            203    902    913     12
    10 NUM_BCD_INT01                   r            204    914    914      1
    10 NUM_BCD_INT01_debug             R            205    914    914      1
    10 NUM_BCD_INT02                   r            206    915    916      2
    10 NUM_BCD_INT02_debug             R            207    915    916      2
    10 NUM_BCD_INT03                   r            208    917    918      2
    10 NUM_BCD_INT03_debug             R            209    917    918      2
    10 NUM_BCD_INT04                   r            210    919    921      3
    10 NUM_BCD_INT04_debug             R            211    919    921      3
    10 NUM_BCD_INT05                   r            212    922    924      3
    10 NUM_BCD_INT05_debug             R            213    922    924      3
    10 NUM_BCD_INT06                   r            214    925    929      5
    10 NUM_BCD_INT06_debug             R            215    925    929      5
    10 NUM_BCD_INT07                   r            216    930    934      5
    10 NUM_BCD_INT07_debug             R            217    930    934      5
    10 NUM_BCD_INT08                   r            218    935    940      6
    10 NUM_BCD_INT08_debug             R            219    935    940      6
    10 NUM_BCD_INT09                   r            220    941    946      6
    10 NUM_BCD_INT09_debug             R            221    941    946      6
    10 NUM_BCD_INT10                   r            222    947    955      9
    10 NUM_BCD_INT10_debug             R            223    947    955      9
    10 NUM_BCD_INT11                   r            224    956    965     10
    10 NUM_BCD_INT11_debug             R            225    956    965     10
    10 NUM_BCD_INT12                   r            226    966    975     10
    10 NUM_BCD_INT12_debug             R            227    966    975     10
    10 NUM_BCD_INT13                   r            228    976    986     11
    10 NUM_BCD_INT13_debug             R            229    976    986     11
    10 NUM_BCD_INT14                   r            230    987   1005     19
    10 NUM_BCD_INT14_debug             R            231    987   1005     19
    10 NUM_BCD_SINT01                  r            232   1006   1006      1
    10 NUM_BCD_SINT01_debug            R            233   1006   1006      1
    10 NUM_BCD_SINT02                  r            234   1007   1008      2
    10 NUM_BCD_SINT02_debug            R            235   1007   1008      2
    10 NUM_BCD_SINT03                  r            236   1009   1010      2
    10 NUM_BCD_SINT03_debug            R            237   1009   1010      2
    10 NUM_BCD_SINT04                  r            238   1011   1013      3
    10 NUM_BCD_SINT04_debug            R            239   1011   1013      3
    10 NUM_BCD_SINT05                  r            240   1014   1016      3
    10 NUM_BCD_SINT05_debug            R            241   1014   1016      3
    10 NUM_BCD_SINT06                  r            242   1017   1021      5
    10 NUM_BCD_SINT06_debug            R            243   1017   1021      5
    10 NUM_BCD_SINT07                  r            244   1022   1026      5
    10 NUM_BCD_SINT07_debug            R            245   1022   1026      5
    10 NUM_BCD_SINT08                  r            246   1027   1032      6
    10 NUM_BCD_SINT08_debug            R            247   1027   1032      6
    10 NUM_BCD_SINT09                  r            248   1033   1038      6
    10 NUM_BCD_SINT09_debug            R            249   1033   1038      6
    10 NUM_BCD_SINT10                  r            250   1039   1047      9
    10 NUM_BCD_SINT10_debug            R            251   1039   1047      9
    10 NUM_BCD_SINT11                  r            252   1048   1057     10
    10 NUM_BCD_SINT11_debug            R            253   1048   1057     10
    10 NUM_BCD_SINT12                  r            254   1058   1067     10
    10 NUM_BCD_SINT12_debug            R            255   1058   1067     10
    10 NUM_BCD_SINT13                  r            256   1068   1078     11
    10 NUM_BCD_SINT13_debug            R            257   1068   1078     11
    10 NUM_BCD_SINT14                  r            258   1079   1097     19
    10 NUM_BCD_SINT14_debug            R            259   1079   1097     19
    10 NUM_BCD_DEC01                   r            260   1098   1099      2
    10 NUM_BCD_DEC01_debug             R            261   1098   1099      2
    10 NUM_BCD_DEC02                   r            262   1100   1102      3
    10 NUM_BCD_DEC02_debug             R            263   1100   1102      3
    10 NUM_BCD_DEC03                   r            264   1103   1105      3
    10 NUM_BCD_DEC03_debug             R            265   1103   1105      3
    10 NUM_BCD_DEC04                   r            266   1106   1110      5
    10 NUM_BCD_DEC04_debug             R            267   1106   1110      5
    10 NUM_BCD_DEC05                   r            268   1111   1115      5
    10 NUM_BCD_DEC05_debug             R            269   1111   1115      5
    10 NUM_BCD_DEC06                   r            270   1116   1121      6
    10 NUM_BCD_DEC06_debug             R            271   1116   1121      6
    10 NUM_BCD_DEC07                   r            272   1122   1130      9
    10 NUM_BCD_DEC07_debug             R            273   1122   1130      9
    10 NUM_BCD_DEC08                   r            274   1131   1140     10
    10 NUM_BCD_DEC08_debug             R            275   1131   1140     10
    10 NUM_BCD_DEC09                   r            276   1141   1150     10
    10 NUM_BCD_DEC09_debug             R            277   1141   1150     10
    10 NUM_BCD_DEC10                   r            278   1151   1165     15
    10 NUM_BCD_DEC10_debug             R            279   1151   1165     15
    10 NUM_BCD_SDEC01                  r            280   1166   1167      2
    10 NUM_BCD_SDEC01_debug            R            281   1166   1167      2
    10 NUM_BCD_SDEC02                  r            282   1168   1170      3
    10 NUM_BCD_SDEC02_debug            R            283   1168   1170      3
    10 NUM_BCD_SDEC03                  r            284   1171   1173      3
    10 NUM_BCD_SDEC03_debug            R            285   1171   1173      3
    10 NUM_BCD_SDEC04                  r            286   1174   1178      5
    10 NUM_BCD_SDEC04_debug            R            287   1174   1178      5
    10 NUM_BCD_SDEC05                  r            288   1179   1183      5
    10 NUM_BCD_SDEC05_debug            R            289   1179   1183      5
    10 NUM_BCD_SDEC06                  r            290   1184   1189      6
    10 NUM_BCD_SDEC06_debug            R            291   1184   1189      6
    10 NUM_BCD_SDEC07                  r            292   1190   1198      9
    10 NUM_BCD_SDEC07_debug            R            293   1190   1198      9
    10 NUM_BCD_SDEC08                  r            294   1199   1208     10
    10 NUM_BCD_SDEC08_debug            R            295   1199   1208     10
    10 NUM_BCD_SDEC09                  r            296   1209   1218     10
    10 NUM_BCD_SDEC09_debug            R            297   1209   1218     10
    10 NUM_BCD_SDEC10                  r            298   1219   1233     15
    10 NUM_BCD_SDEC10_debug            R            299   1219   1233     15
    10 NUM_SL_STR_INT01                r            300   1234   1243     10
    10 NUM_SL_STR_INT01_debug          R            301   1234   1243     10
    10 NUM_SL_STR_DEC01                r            302   1244   1248      5
    10 NUM_SL_STR_DEC01_debug          R            303   1244   1248      5
    10 NUM_ST_STR_INT01                r            304   1249   1258     10
    10 NUM_ST_STR_INT01_debug          R            305   1249   1258     10
    10 NUM_ST_STR_DEC01                r            306   1259   1263      5
    10 NUM_ST_STR_DEC01_debug          R            307   1259   1263      5
    10 NUM_SLI_STR_DEC01               r            308   1264   1270      7
    10 NUM_SLI_STR_DEC01_debug         R            309   1264   1270      7
    10 NUM_STI_STR_DEC01               r            310   1271   1277      7
    10 NUM_STI_STR_DEC01_debug         R            311   1271   1277      7
    10 NUM_SLI_DEBUG                   r            312   1278   1284      7
    10 NUM_SLI_DEBUG_debug             R            313   1278   1284      7
    10 NUM_STI_DEBUG                   r            314   1285   1291      7
    10 NUM_STI_DEBUG_debug             R            315   1285   1291      7
    10 FLOAT_01                        r            316   1292   1295      4
    10 FLOAT_01_debug                  R            317   1292   1295      4
    10 DOUBLE_01                       r            318   1296   1303      8
    10 DOUBLE_01_debug                 R            319   1296   1303      8
    10 COMMON_8_BIN                    r            320   1304   1307      4
    10 COMMON_8_BIN_debug              R            321   1304   1307      4
    10 COMMON_S3_BIN                   r            322   1308   1309      2
    10 COMMON_S3_BIN_debug             R            323   1308   1309      2
    10 COMMON_S94COMP                  r            324   1310   1311      2
    10 COMMON_S94COMP_debug            R            325   1310   1311      2
    10 COMMON_S8_BIN                   r            326   1312   1315      4
    10 COMMON_S8_BIN_debug             R            327   1312   1315      4
    10 COMMON_DDC97_BIN                r            328   1316   1319      4
    10 COMMON_DDC97_BIN_debug          R            329   1316   1319      4
    10 COMMON_97COMP3                  r            330   1320   1323      4
    10 COMMON_97COMP3_debug            R            331   1320   1323      4
    10 COMMON_915COMP3                 r            332   1324   1331      8
    10 COMMON_915COMP3_debug           R            333   1324   1331      8
    10 COMMON_S95COMP3                 r            334   1332   1334      3
    10 COMMON_S95COMP3_debug           R            335   1332   1334      3
    10 COMMON_S999DCCOMP3              r            336   1335   1340      6
    10 COMMON_S999DCCOMP3_debug        R            337   1335   1340      6
    10 COMMON_S913COMP3                r            338   1341   1347      7
    10 COMMON_S913COMP3_debug          R            339   1341   1347      7
    10 COMMON_S913DCCOMP3              r            340   1348   1355      8
    10 COMMON_S913DCCOMP3_debug        R            341   1348   1355      8
    10 COMMON_S911DCC2                 r            342   1356   1362      7
    10 COMMON_S911DCC2_debug           R            343   1356   1362      7
    10 COMMON_S910DCC3                 r            344   1363   1369      7
    10 COMMON_S910DCC3_debug           R            345   1363   1369      7
    10 COMMON_S03DDC                   r            346   1370   1372      3
    10 COMMON_S03DDC_debug             R            347   1370   1372      3
    10 COMMON_U03DDC                   r            348   1373   1375      3
    10 COMMON_U03DDC_debug             R            349   1373   1375      3
    10 COMMON_UPC5DDC                  r            350   1376   1378      3
    10 COMMON_UPC5DDC_debug            R            351   1376   1378      3
    10 COMMON_SPC5DDC                  r            352   1379   1381      3
    10 COMMON_SPC5DDC_debug            R            353   1379   1381      3
    10 COMMON_UPI5DDC                  r            354   1382   1384      3
    10 COMMON_UPI5DDC_debug            R            355   1382   1384      3
    10 COMMON_SPI5DDC                  r            356   1385   1387      3
    10 COMMON_SPI5DDC_debug            R            357   1385   1387      3
    10 COMMON_UPC5DISP                 r            358   1388   1392      5
    10 COMMON_UPC5DISP_debug           R            359   1388   1392      5
    10 COMMON_UPI5DISP                 r            360   1393   1397      5
    10 COMMON_UPI5DISP_debug           R            361   1393   1397      5
    10 COMMON_UPC1BIN                  r            362   1398   1399      2
    10 COMMON_UPC1BIN_debug            R            363   1398   1399      2
    10 COMMON_UPI1BIN                  r            364   1400   1401      2
    10 COMMON_UPI1BIN_debug            R            365   1400   1401      2
    10 COMMON_UPC3BIN                  r            366   1402   1403      2
    10 COMMON_UPC3BIN_debug            R            367   1402   1403      2
    10 COMMON_UPI3BIN                  r            368   1404   1405      2
    10 COMMON_UPI3BIN_debug            R            369   1404   1405      2
    10 COMMON_UPC5BIN                  r            370   1406   1409      4
    10 COMMON_UPC5BIN_debug            R            371   1406   1409      4
    10 COMMON_UPI5BIN                  r            372   1410   1413      4
    10 COMMON_UPI5BIN_debug            R            373   1410   1413      4
    10 COMMON_UPC10BIN                 r            374   1414   1421      8
    10 COMMON_UPC10BIN_debug           R            375   1414   1421      8
    10 COMMON_UPI10BIN                 r            376   1422   1429      8
    10 COMMON_UPI10BIN_debug           R            377   1422   1429      8
    10 EX_NUM_INT01                    r            378   1430   1438      9
    10 EX_NUM_INT01_debug              R            379   1430   1438      9
    10 EX_NUM_INT02                    r            380   1439   1447      9
    10 EX_NUM_INT02_debug              R            381   1439   1447      9
    10 EX_NUM_INT03                    r            382   1448   1456      9
    10 EX_NUM_INT03_debug              R            383   1448   1456      9
    10 EX_NUM_INT04                    r            384   1457   1465      9
    10 EX_NUM_INT04_debug              R            385   1457   1465      9
    10 EX_NUM_DEC01                    r            386   1466   1474      9
    10 EX_NUM_DEC01_debug              R            387   1466   1474      9
    10 EX_NUM_DEC02                    r            388   1475   1483      9
    10 EX_NUM_DEC02_debug              R            389   1475   1483      9
    10 EX_NUM_DEC03                    r            390   1484   1493     10
    10 EX_NUM_DEC03_debug              R            391   1484   1493     10