# systolic-array-in-verilog

用verilog实现的脉动阵列。

本代码的目的是用verilog实现可以参数化生成的脉动阵列（包括PE阵列和配套IO），通过eda工具对生成代码进行综合即可估算脉动阵列各部分的资源占用、功耗。

### 如何看这坨代码 how to read this crap of code

实际上大多是没有封装的半成品。/auto_gen里是自动化生成代码用的，/code里是代码本体（sparse尚未完成），/util里是一些模块在vivado里综合的结果。/simu是软件模拟处理非结构化稀疏时的资源占用，这个的硬件实现尚在debug。
如果你恰好被推送了这份仓库，我认为对你来说比较有用的应该是/code里的single_pe和/auto_gen里自动生成批量PE并接线的代码，其他的部分要么尚未完工，要么需要结合研究的具体语境看待。期待我们早日能看到这份设计的完全体。

7.15更新：
阵列本体的自动化脚本

7.16更新：
阵列+输出节拍器的自动化脚本
