// package lab6
// import chisel3 . _
// import chisel3 . util . _
// class shift_reg_with_parallel_load ( val len : Int =1) extends Module {
//     val io = IO ( new Bundle {
//         val out = Vec ( 3 , Output ( Bool () ) )
//         val load_in = Vec ( 3 , Input ( Bool () ) )
//         val in = Input ( Bool () )
//         val load = Input ( Bool () )

//     })
//     val a = RegInit(UInt(3.W))

// }