<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<?mso-application progid="Word.Document"?>
<w:wordDocument
  xmlns:w="http://schemas.microsoft.com/office/word/2003/wordml"
  xmlns:v="urn:schemas-microsoft-com:vml"
  xmlns:w10="urn:schemas-microsoft-com:office:word"
  xmlns:sl="http://schemas.microsoft.com/schemaLibrary/2003/core"
  xmlns:aml="http://schemas.microsoft.com/aml/2001/core"
  xmlns:wx="http://schemas.microsoft.com/office/word/2003/auxHint"
  xmlns:o="urn:schemas-microsoft-com:office:office"
  xmlns:dt="uuid:C2F41010-65B3-11d1-A29F-00AA00C14882" w:macrosPresent="no" w:embeddedObjPresent="no" w:ocxPresent="no" xml:space="preserve">
  <o:DocumentProperties>
    <o:Author>scbedsg</o:Author>
    <o:LastAuthor>scbedsg</o:LastAuthor>
    <o:Revision>3</o:Revision>
    <o:TotalTime>4</o:TotalTime>
    <o:Created>2008-04-17T08:24:00Z</o:Created>
    <o:LastSaved>2008-04-17T09:38:00Z</o:LastSaved>
    <o:Pages>1</o:Pages>
    <o:Words>29973</o:Words>
    <o:Characters>164856</o:Characters>
    <o:Company>DASSAULT AVIATION</o:Company>
    <o:Lines>1373</o:Lines>
    <o:Paragraphs>388</o:Paragraphs>
    <o:CharactersWithSpaces>194441</o:CharactersWithSpaces>
    <o:Version>11.6568</o:Version>
  </o:DocumentProperties>
  <w:fonts>
    <w:defaultFonts w:ascii="Times New Roman" w:fareast="Times New Roman" w:h-ansi="Times New Roman" w:cs="Times New Roman"/>
    <w:font w:name="Wingdings">
      <w:panose-1 w:val="05000000000000000000"/>
      <w:charset w:val="02"/>
      <w:family w:val="Auto"/>
      <w:pitch w:val="variable"/>
      <w:sig w:usb-0="00000000" w:usb-1="10000000" w:usb-2="00000000" w:usb-3="00000000" w:csb-0="80000000" w:csb-1="00000000"/>
    </w:font>
  </w:fonts>
  <w:lists>
    <w:listDef w:listDefId="0">
      <w:lsid w:val="FFFFFFFB"/>
      <w:plt w:val="Multilevel"/>
      <w:tmpl w:val="60E471F6"/>
      <w:lvl w:ilvl="0">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre1"/>
        <w:lvlText w:val="%1."/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="1">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre2"/>
        <w:lvlText w:val="%1.%2"/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="2">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre3"/>
        <w:lvlText w:val="%1.%2.%3"/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="3">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre4"/>
        <w:lvlText w:val="%1.%2.%3.%4"/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="4">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre5"/>
        <w:lvlText w:val="%1.%2.%3.%4.%5"/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="5">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre6"/>
        <w:lvlText w:val="%1.%2.%3.%4.%5.%6"/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="0"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="6">
        <w:start w:val="1"/>
        <w:nfc w:val="3"/>
        <w:pStyle w:val="Titre7"/>
        <w:lvlText w:val="ANNEXE %7."/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="1800"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="7">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre8"/>
        <w:lvlText w:val="%7.%8."/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="720"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
      <w:lvl w:ilvl="8">
        <w:start w:val="1"/>
        <w:pStyle w:val="Titre9"/>
        <w:lvlText w:val="%7. %8. %9. "/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="1080"/>
          </w:tabs>
          <w:ind w:left="0" w:first-line="0"/>
        </w:pPr>
      </w:lvl>
    </w:listDef>
    <w:listDef w:listDefId="1">
      <w:lsid w:val="5000503A"/>
      <w:plt w:val="SingleLevel"/>
      <w:tmpl w:val="06F89F66"/>
      <w:lvl w:ilvl="0">
        <w:start w:val="1"/>
        <w:nfc w:val="23"/>
        <w:pStyle w:val="Listepuces2"/>
        <w:lvlText w:val=""/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="1349"/>
          </w:tabs>
          <w:ind w:left="1276" w:hanging="284"/>
        </w:pPr>
        <w:rPr>
          <w:rFonts w:ascii="Symbol" w:h-ansi="Symbol" w:hint="default"/>
        </w:rPr>
      </w:lvl>
    </w:listDef>
    <w:listDef w:listDefId="2">
      <w:lsid w:val="5D1422F5"/>
      <w:plt w:val="SingleLevel"/>
      <w:tmpl w:val="8F02E84E"/>
      <w:lvl w:ilvl="0">
        <w:start w:val="1"/>
        <w:nfc w:val="23"/>
        <w:pStyle w:val="Listepuces3"/>
        <w:lvlText w:val=""/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="1638"/>
          </w:tabs>
          <w:ind w:left="1559" w:hanging="283"/>
        </w:pPr>
        <w:rPr>
          <w:rFonts w:ascii="Wingdings" w:h-ansi="Wingdings" w:hint="default"/>
        </w:rPr>
      </w:lvl>
    </w:listDef>
    <w:listDef w:listDefId="3">
      <w:lsid w:val="7FC45A8B"/>
      <w:plt w:val="SingleLevel"/>
      <w:tmpl w:val="E59AE3CE"/>
      <w:lvl w:ilvl="0">
        <w:start w:val="1"/>
        <w:nfc w:val="23"/>
        <w:pStyle w:val="Listepuces1"/>
        <w:lvlText w:val=""/>
        <w:lvlJc w:val="left"/>
        <w:pPr>
          <w:tabs>
            <w:tab w:val="list" w:pos="1071"/>
          </w:tabs>
          <w:ind w:left="992" w:hanging="283"/>
        </w:pPr>
        <w:rPr>
          <w:rFonts w:ascii="Symbol" w:h-ansi="Symbol" w:hint="default"/>
        </w:rPr>
      </w:lvl>
    </w:listDef>
    <w:list w:ilfo="1">
      <w:ilst w:val="3"/>
    </w:list>
    <w:list w:ilfo="2">
      <w:ilst w:val="1"/>
    </w:list>
    <w:list w:ilfo="3">
      <w:ilst w:val="2"/>
    </w:list>
    <w:list w:ilfo="4">
      <w:ilst w:val="0"/>
    </w:list>
  </w:lists>
  <w:styles>
    <w:versionOfBuiltInStylenames w:val="4"/>
    <w:latentStyles w:defLockedState="off" w:latentStyleCount="156"/>
    <w:style w:type="paragraph" w:default="on" w:styleId="Normal">
      <w:name w:val="Normal"/>
      <w:rsid w:val="004B35A5"/>
      <w:rPr>
        <w:rFonts w:ascii="Arial" w:h-ansi="Arial"/>
        <wx:font wx:val="Arial"/>
        <w:sz w:val="22"/>
        <w:lang w:val="FR" w:fareast="FR" w:bidi="AR-SA"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre">
      <w:name w:val="heading"/>
      <wx:uiName wx:val="Titre"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre"/>
        <w:keepNext/>
        <w:pageBreakBefore/>
        <w:listPr>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="1360" w:after="240"/>
        <w:outlineLvl w:val="0"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
        <w:caps/>
        <w:sz w:val="46"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre1">
      <w:name w:val="heading 1"/>
      <wx:uiName wx:val="Titre 1"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre1"/>
        <w:keepNext/>
        <w:pageBreakBefore/>
        <w:listPr>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:after="240"/>
        <w:outlineLvl w:val="0"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
        <w:caps/>
        <w:sz w:val="32"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre2">
      <w:name w:val="heading 2"/>
      <wx:uiName wx:val="Titre 2"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre2"/>
        <w:keepNext/>
        <w:listPr>
          <w:ilvl w:val="1"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:after="120"/>
        <w:outlineLvl w:val="1"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
        <w:sz w:val="28"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre3">
      <w:name w:val="heading 3"/>
      <wx:uiName wx:val="Titre 3"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre3"/>
        <w:keepNext/>
        <w:listPr>
          <w:ilvl w:val="2"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:after="120"/>
        <w:outlineLvl w:val="2"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre4">
      <w:name w:val="heading 4"/>
      <wx:uiName wx:val="Titre 4"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre4"/>
        <w:keepNext/>
        <w:listPr>
          <w:ilvl w:val="3"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:line="240" w:line-rule="exact"/>
        <w:outlineLvl w:val="3"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
        <w:i/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre5">
      <w:name w:val="heading 5"/>
      <wx:uiName wx:val="Titre 5"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre5"/>
        <w:listPr>
          <w:ilvl w:val="4"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:line="240" w:line-rule="exact"/>
        <w:outlineLvl w:val="4"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre6">
      <w:name w:val="heading 6"/>
      <wx:uiName wx:val="Titre 6"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre6"/>
        <w:listPr>
          <w:ilvl w:val="5"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360"/>
        <w:outlineLvl w:val="5"/>
      </w:pPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre7">
      <w:name w:val="heading 7"/>
      <wx:uiName wx:val="Titre 7"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre7"/>
        <w:keepNext/>
        <w:pageBreakBefore/>
        <w:listPr>
          <w:ilvl w:val="6"/>
          <w:ilfo w:val="4"/>
        </w:listPr>
        <w:spacing w:before="360" w:after="240"/>
        <w:outlineLvl w:val="6"/>
      </w:pPr>
      <w:rPr>
        <w:caps/>
        <w:sz w:val="32"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre8">
      <w:name w:val="heading 8"/>
      <wx:uiName wx:val="Titre 8"/>
      <w:basedOn w:val="Titre2"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre8"/>
        <w:listPr>
          <w:ilvl w:val="7"/>
        </w:listPr>
        <w:outlineLvl w:val="7"/>
      </w:pPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Titre9">
      <w:name w:val="heading 9"/>
      <wx:uiName wx:val="Titre 9"/>
      <w:basedOn w:val="Titre3"/>
      <w:next w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Titre9"/>
        <w:listPr>
          <w:ilvl w:val="8"/>
        </w:listPr>
        <w:tabs>
          <w:tab w:val="clear" w:pos="1080"/>
        </w:tabs>
        <w:outlineLvl w:val="8"/>
      </w:pPr>
    </w:style>
	<w:style w:type="paragraph" w:styleId="Cellule">
	  <w:name w:val="Cellule"/>
	  <w:basedOn w:val="Normal"/>
	  <w:rsid w:val="0025460D"/>
	  <w:rPr>
	    <w:rFonts w:ascii="Courier New" w:h-ansi="Courier New" w:cs="Courier New"/>
		<wx:font wx:val="Courier New"/>
		<w:sz w:val="20"/>
		<w:sz-cs w:val="20"/>
	  </w:rPr>
	</w:style>
    <w:style w:type="character" w:default="on" w:styleId="Policepardfaut">
      <w:name w:val="Default Paragraph Font"/>
      <wx:uiName wx:val="Police par défaut"/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
    </w:style>
    <w:style w:type="table" w:default="on" w:styleId="TableauNormal">
      <w:name w:val="Normal Table"/>
      <wx:uiName wx:val="Tableau Normal"/>
      <w:semiHidden/>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
      <w:tblPr>
        <w:tblInd w:w="0" w:type="dxa"/>
        <w:tblCellMar>
          <w:top w:w="0" w:type="dxa"/>
          <w:left w:w="108" w:type="dxa"/>
          <w:bottom w:w="0" w:type="dxa"/>
          <w:right w:w="108" w:type="dxa"/>
        </w:tblCellMar>
      </w:tblPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Commentaire">
      <w:name w:val="annotation text"/>
      <wx:uiName wx:val="Commentaire"/>
      <w:basedOn w:val="Normal"/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Commentaire"/>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Corps">
      <w:name w:val="Corps"/>
      <w:basedOn w:val="Normal"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Corps"/>
        <w:spacing w:before="240"/>
        <w:ind w:left="709"/>
        <w:jc w:val="both"/>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Corpssuite">
      <w:name w:val="Corps suite"/>
      <w:basedOn w:val="Corps"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Corpssuite"/>
        <w:spacing w:before="0"/>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Listepuces1">
      <w:name w:val="Liste puces 1"/>
      <w:basedOn w:val="Normal"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Listepuces1"/>
        <w:listPr>
          <w:ilfo w:val="1"/>
        </w:listPr>
        <w:spacing w:before="120"/>
        <w:jc w:val="both"/>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Listepuces2">
      <w:name w:val="Liste puces 2"/>
      <w:basedOn w:val="Listepuces1"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Listepuces2"/>
        <w:listPr>
          <w:ilfo w:val="2"/>
        </w:listPr>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="Listepuces3">
      <w:name w:val="Liste puces 3"/>
      <w:basedOn w:val="Listepuces2"/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="Listepuces3"/>
        <w:listPr>
          <w:ilfo w:val="3"/>
        </w:listPr>
      </w:pPr>
      <w:rPr>
        <wx:font wx:val="Times New Roman"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM1">
      <w:name w:val="toc 1"/>
      <wx:uiName wx:val="TM 1"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM1"/>
        <w:keepNext/>
        <w:tabs>
          <w:tab w:val="right" w:leader="dot" w:pos="9639"/>
        </w:tabs>
        <w:spacing w:before="240"/>
        <w:ind w:left="454" w:hanging="454"/>
      </w:pPr>
      <w:rPr>
        <w:b/>
        <w:caps/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM2">
      <w:name w:val="toc 2"/>
      <wx:uiName wx:val="TM 2"/>
      <w:basedOn w:val="TM1"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM2"/>
        <w:keepNext w:val="off"/>
        <w:spacing w:before="0"/>
        <w:ind w:left="1021" w:hanging="567"/>
      </w:pPr>
      <w:rPr>
        <w:b w:val="off"/>
        <w:caps w:val="off"/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM3">
      <w:name w:val="toc 3"/>
      <wx:uiName wx:val="TM 3"/>
      <w:basedOn w:val="TM2"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM3"/>
        <w:ind w:left="1815" w:hanging="794"/>
      </w:pPr>
      <w:rPr>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM4">
      <w:name w:val="toc 4"/>
      <wx:uiName wx:val="TM 4"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM4"/>
        <w:tabs>
          <w:tab w:val="right" w:leader="dot" w:pos="9639"/>
        </w:tabs>
        <w:ind w:left="2948" w:hanging="1134"/>
      </w:pPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM5">
      <w:name w:val="toc 5"/>
      <wx:uiName wx:val="TM 5"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM5"/>
        <w:tabs>
          <w:tab w:val="right" w:leader="dot" w:pos="9639"/>
        </w:tabs>
        <w:ind w:left="4366" w:hanging="1418"/>
      </w:pPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM6">
      <w:name w:val="toc 6"/>
      <wx:uiName wx:val="TM 6"/>
      <w:basedOn w:val="Normal"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM6"/>
        <w:tabs>
          <w:tab w:val="right" w:leader="dot" w:pos="9639"/>
        </w:tabs>
        <w:ind w:left="5897" w:hanging="1531"/>
      </w:pPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM7">
      <w:name w:val="toc 7"/>
      <wx:uiName wx:val="TM 7"/>
      <w:basedOn w:val="TM1"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM7"/>
      </w:pPr>
      <w:rPr>
        <w:noProof/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM8">
      <w:name w:val="toc 8"/>
      <wx:uiName wx:val="TM 8"/>
      <w:basedOn w:val="TM2"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM8"/>
      </w:pPr>
      <w:rPr>
        <w:noProof/>
      </w:rPr>
    </w:style>
    <w:style w:type="paragraph" w:styleId="TM9">
      <w:name w:val="toc 9"/>
      <wx:uiName wx:val="TM 9"/>
      <w:basedOn w:val="TM3"/>
      <w:next w:val="Normal"/>
      <w:autoRedefine/>
      <w:semiHidden/>
      <w:rsid w:val="004B35A5"/>
      <w:pPr>
        <w:pStyle w:val="TM9"/>
      </w:pPr>
      <w:rPr>
        <w:noProof/>
      </w:rPr>
    </w:style>
  </w:styles>
  <w:shapeDefaults>
    <o:shapedefaults v:ext="edit" spidmax="2050"/>
    <o:shapelayout v:ext="edit">
      <o:idmap v:ext="edit" data="1"/>
    </o:shapelayout>
  </w:shapeDefaults>
  <w:docPr>
    <w:view w:val="print"/>
    <w:zoom w:percent="100"/>
    <w:doNotEmbedSystemFonts/>
    <w:activeWritingStyle w:lang="FR" w:vendorID="64" w:dllVersion="131078" w:nlCheck="on" w:optionSet="1"/>
    <w:linkStyles/>
    <w:defaultTabStop w:val="708"/>
    <w:hyphenationZone w:val="425"/>
    <w:punctuationKerning/>
    <w:characterSpacingControl w:val="DontCompress"/>
    <w:optimizeForBrowser/>
    <w:relyOnVML/>
    <w:allowPNG/>
    <w:validateAgainstSchema/>
    <w:saveInvalidXML w:val="off"/>
    <w:ignoreMixedContent w:val="off"/>
    <w:alwaysShowPlaceholderText w:val="off"/>
    <w:footnotePr>
      <w:footnote w:type="separator">
        <w:p>
          <w:r>
            <w:separator/>
          </w:r>
        </w:p>
      </w:footnote>
      <w:footnote w:type="continuation-separator">
        <w:p>
          <w:r>
            <w:continuationSeparator/>
          </w:r>
        </w:p>
      </w:footnote>
    </w:footnotePr>
    <w:endnotePr>
      <w:endnote w:type="separator">
        <w:p>
          <w:r>
            <w:separator/>
          </w:r>
        </w:p>
      </w:endnote>
      <w:endnote w:type="continuation-separator">
        <w:p>
          <w:r>
            <w:continuationSeparator/>
          </w:r>
        </w:p>
      </w:endnote>
    </w:endnotePr>
    <w:compat>
      <w:convMailMergeEsc/>
      <w:footnoteLayoutLikeWW8/>
      <w:shapeLayoutLikeWW8/>
      <w:alignTablesRowByRow/>
      <w:forgetLastTabAlignment/>
      <w:doNotUseHTMLParagraphAutoSpacing/>
      <w:layoutRawTableWidth/>
      <w:layoutTableRowsApart/>
      <w:useWord97LineBreakingRules/>
      <w:dontAllowFieldEndSelect/>
      <w:useWord2002TableStyleRules/>
    </w:compat>
  </w:docPr>

<w:body><wx:sect>
<w:p><w:pPr><w:pStyle w:val="Titre"/></w:pPr><w:r><w:t>MINIMAL CUTS</w:t></w:r></w:p>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>QUANTITATIVE ANALYSIS</w:t></w:r></w:p>
<w:p><w:pPr><w:pStyle w:val="Titre2"/></w:pPr><w:r><w:t>Tree reference</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Project</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> FOCHE</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>System</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> IMBSA</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Tree</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Err1 (1.0)</w:t></w:r>
</w:p>
<w:p><w:pPr><w:pStyle w:val="Titre2"/></w:pPr><w:r><w:t>Dates</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Creation</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> 7/1/25 10:57 am by admin</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Modification</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> 7/1/25 10:57 am by admin</w:t></w:r>
</w:p>
<w:p><w:pPr><w:pStyle w:val="Titre2"/></w:pPr><w:r><w:t>Root event</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Name</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> SV.HDG_Err.testI_err.O.true</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Probability</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> 1.2012E-06 (Max Risk Approach (via BDD))</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Limit at</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> -</w:t></w:r>
</w:p>
<w:p><w:pPr><w:pStyle w:val="Titre2"/></w:pPr><w:r><w:t>Flight phase</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Duration </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> 01 hh 00 min 00 sec </w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Coef. envir.</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t>  </w:t></w:r>
</w:p>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>EXTRACTION CONDITIONS</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Filter</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> None</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Sort </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> by order</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Maximal number of cuts to extract</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> -</w:t></w:r>
</w:p>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>MINIMAL CUTS TABLE</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Number of minimal cuts</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> 106</w:t></w:r>
</w:p>
<w:tbl>
  <w:tblPr>
    <w:tblW w:w="0" w:type="auto"/>
    <w:tblBorders>
      <w:top w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:left w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:bottom w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:right w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideH w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideV w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
    </w:tblBorders>
    <w:tblLook w:val="01E0"/>
  </w:tblPr>
  <w:tblGrid>
    <w:gridCol w:w="4606"/>
    <w:gridCol w:w="4606"/>
  </w:tblGrid>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Order</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Quantity</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Occurrence</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.2000E-06</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>2</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>10</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.2249E-09</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>57</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>4.1784E-13</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>4</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>36</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>7.3256E-20</w:t></w:r></w:p></w:tc></w:tr>
</w:tbl>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>MINIMAL CUTS FROM ORDER 1</w:t></w:r></w:p>
<w:tbl>
  <w:tblPr>
    <w:tblW w:w="0" w:type="auto"/>
    <w:tblBorders>
      <w:top w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:left w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:bottom w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:right w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideH w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideV w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
    </w:tblBorders>
    <w:tblLook w:val="01E0"/>
  </w:tblPr>
  <w:tblGrid>
    <w:gridCol w:w="4606"/>
    <w:gridCol w:w="4606"/>
  </w:tblGrid>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Number</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Occurrence</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Name</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Law</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Periodicity</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Attributes</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-07</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FFC.Shaft.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/Shaft_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[A]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>2</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-07</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FFC.elettronic.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/ElectrBoard_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[A]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-06</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.MCP.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/MCP_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[C]</w:t></w:r></w:p></w:tc></w:tr>
</w:tbl>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>MINIMAL CUTS FROM ORDER 2</w:t></w:r></w:p>
<w:tbl>
  <w:tblPr>
    <w:tblW w:w="0" w:type="auto"/>
    <w:tblBorders>
      <w:top w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:left w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:bottom w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:right w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideH w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideV w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
    </w:tblBorders>
    <w:tblLook w:val="01E0"/>
  </w:tblPr>
  <w:tblGrid>
    <w:gridCol w:w="4606"/>
    <w:gridCol w:w="4606"/>
  </w:tblGrid>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Number</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Occurrence</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Name</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Law</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Periodicity</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Attributes</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>2</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-11</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>4</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>5</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-11</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>6</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-10</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>7</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>8</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>10</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.gps1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/GPS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.gps2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/GPS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
</w:tbl>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>MINIMAL CUTS FROM ORDER 3</w:t></w:r></w:p>
<w:tbl>
  <w:tblPr>
    <w:tblW w:w="0" w:type="auto"/>
    <w:tblBorders>
      <w:top w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:left w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:bottom w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:right w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideH w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideV w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
    </w:tblBorders>
    <w:tblLook w:val="01E0"/>
  </w:tblPr>
  <w:tblGrid>
    <w:gridCol w:w="4606"/>
    <w:gridCol w:w="4606"/>
  </w:tblGrid>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Number</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Occurrence</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Name</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Law</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Periodicity</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Attributes</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>2</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>4</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>5</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>6</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>7</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>8</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>10</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>11</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>13</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1.0000E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>14</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>19</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>20</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.CPU2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>25</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>26</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>27</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>28</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>29</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>30</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>31</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>32</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>33</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>34</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>35</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>36</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-14</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA1.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>37</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>38</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>39</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>40</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>41</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>42</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>43</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>44</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>45</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>46</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>47</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>48</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-14</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.FPGA2.loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>49</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9995E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>50</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>51</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>52</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>53</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>54</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9990E-14</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC1.PS.stuck_open</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stOpen;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>55</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>56</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>57</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
</w:tbl>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>MINIMAL CUTS FROM ORDER 4</w:t></w:r></w:p>
<w:tbl>
  <w:tblPr>
    <w:tblW w:w="0" w:type="auto"/>
    <w:tblBorders>
      <w:top w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:left w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:bottom w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:right w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideH w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
      <w:insideV w:val="single" w:sz="4" wx:bdrwidth="10" w:space="0" w:color="auto" />
    </w:tblBorders>
    <w:tblLook w:val="01E0"/>
  </w:tblPr>
  <w:tblGrid>
    <w:gridCol w:w="4606"/>
    <w:gridCol w:w="4606"/>
  </w:tblGrid>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Number</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Occurrence</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Name</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Law</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Periodicity</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/><w:jc w:val="center"/><w:b /></w:pPr><w:r><w:t>Attributes</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>1</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>2</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>3</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>4</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>5</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>6</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>7</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>8</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>10</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>11</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>12</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>13</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>14</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>15</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>16</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>17</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>18</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>19</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>20</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>24</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9999E-23</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.CPU2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CPU_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>25</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>26</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>27</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>28</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>29</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>30</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9998E-22</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA2.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>31</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>32</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>33</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>34</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs1.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>35</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>36</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>9.9994E-21</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.FPGA1.err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/FPGA_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.FCC2.PS.stuck_closed</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/CVL_stClosed;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/><w:bottom w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs2.fail_loss</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
<w:tr><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/><w:tcBorders><w:top w:val="nil"/></w:tcBorders></w:tcPr><w:p/></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>AV.ahrs3.fail_err</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>exponential 'IMBSA/AHRS_err;1' </w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>-</w:t></w:r></w:p></w:tc><w:tc><w:tcPr><w:tcW w:w="9216" w:type="dxa"/></w:tcPr><w:p><w:pPr><w:pStyle w:val="Cellule"/></w:pPr><w:r><w:t>'Safety/DAL;1'=[B]</w:t></w:r></w:p></w:tc></w:tr>
</w:tbl>
<w:p><w:pPr><w:pStyle w:val="Titre1"/></w:pPr><w:r><w:t>REMINDER</w:t></w:r></w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Properties coding</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> </w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>U  </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Undeveloped event</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>ST </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> SubTree undeveloped event</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>EI </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Inspected undeveloped event</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>ITE</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Inflight tested undeveloped event</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>GSR</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Graphic subroot developed event</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>DSF</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> Dependent System Fault</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Events are sorted by name</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>Units codes</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> </w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>mo</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> month</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>d </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> day</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>h </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> hour</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>mn</w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> minute</w:t></w:r>
</w:p>
<w:p>
  <w:pPr><w:pStyle w:val="Listepuces1"/>  <w:listPr>    <wx:t wx:wTabBefore="705" wx:wTabAfter="225"/>    <wx:font wx:val="Symbol"/>  </w:listPr>  </w:pPr>
<w:r><w:t>s </w:t></w:r>
<w:r><w:tab wx:wTab="690" wx:tlc="none" wx:cTlc="8"/>  <w:t> : </w:t></w:r>
<w:r><w:tab wx:wTab="210" wx:tlc="none" wx:cTlc="2"/>  <w:t> seconde</w:t></w:r>
</w:p>
<w:sectPr><w:pgSz w:w="11906" w:h="16838"  />  <w:pgMar w:top="1417" w:right="1417" w:bottom="1417" w:left="1417" w:header="708" w:footer="708" w:gutter="0" />  <w:cols w:space="708" />  <w:docGrid w:line-pitch="360" /></w:sectPr></wx:sect></w:body></w:wordDocument>
