▎Практическое задание №4 — Отчет о выполнении

В данном репозитории представлены решения практического задания №4, выполненного самостоятельно в рамках курса по синтезу цифровых схем.

▎Содержание выполненных упражнений

1. Знаковое сложение с переполнением  
   Реализован модуль, который складывает два знаковых числа и детектирует переполнение, используя представление в дополнительном коде.

2. Знаковое сложение с насыщением  
   Создан модуль, который выполняет сложение двух знаковых чисел с насыщением, обеспечивая корректные результаты при переполнении.

3. Знаковое и беззнаковое умножение  
   Разработан параметризованный модуль, который выполняет умножение с учетом знаков в зависимости от входного сигнала.

4. Четыре способа побитового сдвига  
   Имплементирован модуль, который осуществляет побитовые сдвиги беззнакового числа на S бит вправо, используя четыре различных подхода.

5. Циклический побитовый сдвиг  
   Реализован модуль, который циклически сдвигает входные данные вправо, используя побитовые операции и конкатенацию.

6. Арифметический сдвиг или деление на степень двойки  
   Создан модуль, который реализует арифметический сдвиг вправо тремя различными способами.

7. Конвейерное вычисление формул с квадратным корнем  
   Разработан конвейерный модуль, вычисляющий Формулу 1 с использованием трех экземпляров модуля целочисленного квадратного корня (isqrt).

8. Конвейерный модуль с конечным автоматом  
   Имплементирован модуль, использующий конечный автомат для управления входными данными и вычисления Формулы 1 с одним экземпляром isqrt.

9. Сдвиговый регистр с valid сигналом  
   Создан модуль сдвигового регистра, который перемещает данные только при активном сигнале valid.

10. Конвейерный модуль для Формулы 2  
    Реализован конвейерный модуль, который вычисляет результат по Формуле 2, используя три экземпляра модуля isqrt.

11. Распределитель вычислений для формул  
    Имплементирован модуль, который вычисляет Формулу 1 или Формулу 2 на основе входных параметров, используя конвейерную архитектуру.

12. Распределитель вычислений для вещественного дискриминанта  
    Создан модуль, который вычисляет дискриминант на основе трех входных вещественных чисел, с конвейерной обработкой.

13. Упорядочивание результатов  
    Реализован модуль, который принимает выходные данные от вычислительных блоков и выводит их в правильном порядке, учитывая переменную задержку.

---

▎Использованные инструменты и методики

• Для проверки корректности решений использовались тестбенчи и симуляторы (iverilog, vvp).

• Для анализа временных диаграмм применялись инструменты GTKWave и Surfer.

• Все модули написаны на SystemVerilog с учетом стандартов и рекомендаций курса.

---

▎Заключение

Данные решения выполнены самостоятельно с целью закрепления практических навыков проектирования цифровых схем и работы с конвейерными архитектурами, знаковыми операциями и побитовыми манипуляциями.

---

Задания взяты из Школы Синтеза Цифровых Схем (https://engineer.yadro.com/chip-design-school/).