## 亚稳态概念
### 建立时间和保持时间
建立时间是指在时钟有效沿（下图为上升沿）之前，数据输入端信号必须保持稳定的最短时间。
![[Pasted image 20240512223110.png]]
保持时间是指在时钟有效沿（下图为上升沿）之后，数据输入端信号必须保持稳定的最短时间。hold time时序检查确保新数据不会在触发器稳定输出初始数据之前过早到达D端而覆盖其初始数据。
![[Pasted image 20240512223135.png]]

### 亚稳态概念
器件（寄存器）在保存数据的时间里无法判断数据逻辑的状况
### 亚稳态产生原因
在时钟变化的这段时间里，寄存器将对数据进行锁存。如果数据在这段时间内发生了变化，对于寄存器来说也就无法识别应该锁存哪个数据，到底是变化前的还是变化后的，寄存器的输出也将变得无法预测。因此，数据在建立时间和保持时间内必须保持稳定不变。

从更加宏观的设计角度来看，<font color="#00b0f0">异步逻辑是亚稳态出现的重要原因。</font>

在正常的同步电路中，亚稳态出现的可能性很小，除非时钟的设计有很大问题（比如时钟延迟、时钟抖动、时钟偏斜很严重）。而异步逻辑则很容易出现亚稳态。异步逻辑没有统一的时钟，各级触发器的状态变化不是在统一的时钟作用下完成的（触发器的状态变化不是同时发生的）。没有统一的时钟也就意味着控制信号随时可能发生变化，想要满足建立时间和保持时间的约束当然也就变的十分困难。
要解决这些原因，就要跨时钟域电路的帮助了
## 跨时钟域电路
### 1.双锁存器法(电平同步器)
### 双锁存器法概念
在一个信号从一个时钟域进入另一个时钟域之前，将该信号用新时钟域控制的两个锁存器连续锁存两次，最后得到的结果就能满足实际应用的要求。这种方法也被通俗地称为“打两拍”
![[Pasted image 20240512224302.png]]

### 2.单bit信号跨时钟域（快—>慢；慢->快）
### 3.多bit信号跨时钟域传输
