## 4.5.2 同步计数器的Verilog HDL建模



关于高电平有效和低电平有效

低电平有效：

```verilog
negedge rstn
```

高电平有效：

```verilog
posedge rstn
```


数字系统中，当采用高电平有效时，比较容易出现低电平上叠加一个噪声正脉冲导致出现非预期高电平的情况，抗干扰能力低。但是，采用低电平有效时，高电平上出现负噪声脉冲导致非预期低电平的概率要小的多，故抗干扰能力高。
采用低电平复位信号。设计内部的逻辑设计不用刻意使用低电平有效，可从提高可读性的角度选择高电平有效或低电平有效，交给综合工具选择相应基本元件（低电平有效）

例：假设有一个50 MHz时钟信号源，试用Verilog HDL设计一个分频电路，以产生1Hz的秒脉冲输出，要求输出信号的占空比为50%。

解：设计一个模数为25*106的二进制递增计数器，其计数范围是0~24999999，每当计数器计到最大值时，输出信号翻转一次，即可产生1Hz的秒脉冲。 

```verilog
module Divider50MHz(CR,CLK_50M, CLK_1HzOut);
  input	CR,CLK_50M; 
  output reg CLK_1HzOut;   
  reg [24:0] Count_DIV; //内部节点
parameter CLK_Freq = 50000000;
parameter OUT_Freq = 1;
always @(posedge CLK_50M or negedge CR)  begin
if(!CR)  begin
CLK_1HzOut <= 0;
Count_DIV <= 0;
end
else  begin
if( Count_DIV < (CLK_Freq/(2*OUT_Freq)-1) )
            Count_DIV <= Count_DIV+1'b1;  
 else begin
	 Count_DIV    <=	0; 		 
     CLK_1HzOut  <=  ~CLK_1HzOut; 
        end
 end
end
endmodule 

```



