TimeQuest Timing Analyzer report for Lab1
Wed Oct 04 23:23:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab1                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 298.95 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.345 ; -27.568            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.590 ; -14.702           ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.345 ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.033     ; 1.988      ;
; -2.235 ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.068      ; 1.844      ;
; -1.869 ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.202     ; 1.761      ;
; -1.867 ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.058     ; 1.916      ;
; -1.755 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.214     ; 1.636      ;
; -1.731 ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.062     ; 1.750      ;
; -1.730 ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -1.716 ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.745      ;
; -1.703 ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.926      ;
; -1.673 ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.190     ; 1.762      ;
; -1.649 ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.201     ; 1.552      ;
; -1.611 ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.085     ; 1.607      ;
; -1.606 ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.075      ; 1.643      ;
; -1.402 ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.060     ; 1.434      ;
; -1.167 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 0.157      ; 0.369      ;
; -1.112 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.075      ; 3.363      ;
; -1.061 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.203      ; 3.305      ;
; -0.763 ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 0.152      ; 0.370      ;
; -0.761 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.075      ; 3.512      ;
; -0.746 ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; 0.500        ; 0.168      ; 0.388      ;
; -0.722 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.203      ; 3.466      ;
; -0.628 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.077      ; 3.312      ;
; -0.531 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.074      ; 3.184      ;
; -0.516 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.049      ; 3.146      ;
; -0.498 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.078      ; 3.170      ;
; -0.487 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.053      ; 3.318      ;
; -0.482 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.075      ; 3.149      ;
; -0.432 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.213      ; 3.107      ;
; -0.384 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.049      ; 3.014      ;
; -0.333 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.051      ; 2.979      ;
; -0.332 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.078      ; 3.189      ;
; -0.274 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.077      ; 3.458      ;
; -0.267 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 3.077      ; 2.948      ;
; -0.186 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 3.049      ; 2.827      ;
; -0.161 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.049      ; 3.291      ;
; -0.132 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.078      ; 3.304      ;
; -0.130 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.074      ; 3.283      ;
; -0.120 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.075      ; 3.287      ;
; -0.113 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.053      ; 3.444      ;
; -0.075 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.213      ; 3.250      ;
; 0.010  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.049      ; 3.120      ;
; 0.044  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.051      ; 3.102      ;
; 0.077  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.078      ; 3.280      ;
; 0.089  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 3.077      ; 3.092      ;
; 0.179  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 3.049      ; 2.962      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.590 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.311      ; 1.721      ;
; -1.347 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.301      ; 1.954      ;
; -1.215 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.168      ; 1.953      ;
; -1.207 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.170      ; 1.963      ;
; -1.204 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.171      ; 1.967      ;
; -1.198 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.311      ; 1.633      ;
; -0.999 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.146      ; 2.147      ;
; -0.987 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.171      ; 2.184      ;
; -0.978 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.171      ; 2.193      ;
; -0.972 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.168      ; 2.196      ;
; -0.971 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.167      ; 2.196      ;
; -0.960 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.301      ; 1.861      ;
; -0.860 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.168      ; 1.828      ;
; -0.846 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.170      ; 1.844      ;
; -0.844 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.171      ; 1.847      ;
; -0.809 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.141      ; 2.332      ;
; -0.808 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 3.142      ; 2.334      ;
; -0.808 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.141      ; 2.333      ;
; -0.807 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 3.144      ; 2.337      ;
; -0.659 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.146      ; 2.007      ;
; -0.625 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.171      ; 2.066      ;
; -0.624 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.171      ; 2.067      ;
; -0.618 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.167      ; 2.069      ;
; -0.618 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.168      ; 2.070      ;
; -0.487 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.141      ; 2.174      ;
; -0.486 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.142      ; 2.176      ;
; -0.485 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 3.141      ; 2.176      ;
; -0.485 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 3.144      ; 2.179      ;
; 0.548  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 0.285      ; 0.353      ;
; 0.553  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 0.281      ; 0.354      ;
; 0.553  ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; -0.500       ; 0.293      ; 0.366      ;
; 1.252  ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.059      ; 1.311      ;
; 1.311  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.200      ; 1.511      ;
; 1.411  ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.035      ; 1.446      ;
; 1.467  ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.524      ;
; 1.475  ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.532      ;
; 1.478  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.193      ; 1.671      ;
; 1.483  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.540      ;
; 1.495  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.076     ; 1.419      ;
; 1.585  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.088     ; 1.497      ;
; 1.616  ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.063      ; 1.679      ;
; 1.618  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; -0.076     ; 1.542      ;
; 1.619  ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.683      ;
; 1.631  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.065     ; 1.566      ;
; 1.650  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.086      ; 1.736      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; leftInput[*]   ; clock      ; 2.675 ; 3.023 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; 2.675 ; 3.023 ; Rise       ; clock           ;
; load           ; clock      ; 1.995 ; 2.350 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; 2.765 ; 3.124 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; 2.765 ; 3.124 ; Rise       ; clock           ;
; shift          ; clock      ; 3.161 ; 3.476 ; Rise       ; clock           ;
; clock          ; clock      ; 1.592 ; 1.741 ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; 3.325 ; 3.571 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; 3.176 ; 3.474 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; 2.861 ; 3.149 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; 3.325 ; 3.571 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; 3.131 ; 3.405 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; 2.857 ; 3.147 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; 3.257 ; 3.571 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; 2.746 ; 3.036 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; 3.217 ; 3.552 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; 3.217 ; 3.552 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; 2.316 ; 2.637 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; 2.822 ; 3.152 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; 3.194 ; 3.528 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; 3.045 ; 3.330 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; 2.886 ; 3.175 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; 2.946 ; 3.222 ; Fall       ; clock           ;
; shift          ; clock      ; 4.879 ; 5.179 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; leftInput[*]   ; clock      ; -1.609 ; -1.944 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; -1.609 ; -1.944 ; Rise       ; clock           ;
; load           ; clock      ; -0.767 ; -1.114 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; -1.687 ; -2.018 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; -1.687 ; -2.018 ; Rise       ; clock           ;
; shift          ; clock      ; -1.623 ; -1.920 ; Rise       ; clock           ;
; clock          ; clock      ; 1.678  ; 1.590  ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; -1.645 ; -1.911 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; -1.975 ; -2.271 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; -1.672 ; -1.957 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; -2.108 ; -2.361 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; -1.919 ; -2.190 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; -1.645 ; -1.911 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; -2.045 ; -2.343 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; -1.740 ; -2.029 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; -1.010 ; -1.336 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; -2.017 ; -2.334 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; -1.010 ; -1.336 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; -1.812 ; -2.141 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; -1.482 ; -1.804 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; -1.448 ; -1.732 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; -1.621 ; -1.919 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; -1.747 ; -1.998 ; Fall       ; clock           ;
; shift          ; clock      ; -2.568 ; -2.878 ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 6.604 ; 6.688 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 7.396 ; 7.433 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 7.349 ; 7.385 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 6.808 ; 6.838 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 7.396 ; 7.433 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 7.074 ; 7.163 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 7.067 ; 7.148 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 6.991 ; 7.062 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 7.119 ; 7.193 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 6.874 ; 6.946 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 9.451 ; 9.472 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 8.183 ; 8.140 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 8.618 ; 8.584 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 8.852 ; 8.788 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 8.355 ; 8.289 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 9.451 ; 9.472 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 8.134 ; 8.016 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 8.644 ; 8.657 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 8.516 ; 8.515 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 8.590 ; 8.538 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 7.163 ; 7.201 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 8.590 ; 8.538 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 7.220 ; 7.277 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 7.440 ; 7.506 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 6.863 ; 6.928 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 6.889 ; 6.955 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 6.847 ; 6.910 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 7.679 ; 7.746 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 6.399 ; 6.481 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 6.593 ; 6.623 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 7.113 ; 7.148 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 6.593 ; 6.623 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 7.158 ; 7.195 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 6.849 ; 6.935 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 6.843 ; 6.922 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 6.769 ; 6.838 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 6.892 ; 6.964 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 6.651 ; 6.722 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 7.510 ; 7.424 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 7.559 ; 7.539 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 8.073 ; 8.038 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 8.171 ; 8.124 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 7.510 ; 7.424 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 9.116 ; 9.106 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 7.562 ; 7.436 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 8.208 ; 8.189 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 7.547 ; 7.496 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 6.625 ; 6.688 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 6.935 ; 6.973 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 8.358 ; 8.306 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 6.990 ; 7.046 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 7.202 ; 7.267 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 6.645 ; 6.708 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 6.671 ; 6.736 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 6.625 ; 6.688 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 7.428 ; 7.493 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; setgnd[0]  ; outputMulti[0] ; 7.184  ;        ;        ; 7.512  ;
; setgnd[1]  ; outputMulti[1] ; 8.527  ;        ;        ; 8.851  ;
; setgnd[2]  ; outputMulti[2] ; 7.258  ;        ;        ; 7.548  ;
; setgnd[3]  ; outputMulti[3] ; 8.133  ;        ;        ; 8.334  ;
; setgnd[4]  ; outputMulti[4] ; 9.773  ;        ;        ; 10.132 ;
; setgnd[5]  ; outputMulti[5] ; 8.816  ;        ;        ; 9.045  ;
; setgnd[6]  ; outputMulti[6] ; 8.344  ;        ;        ; 8.644  ;
; setgnd[7]  ; outputMulti[7] ; 8.453  ;        ;        ; 8.456  ;
; shift      ; outputMulti[0] ; 7.442  ; 7.391  ; 7.767  ; 7.707  ;
; shift      ; outputMulti[1] ; 8.703  ; 8.644  ; 9.008  ; 8.940  ;
; shift      ; outputMulti[2] ; 7.511  ; 7.442  ; 7.852  ; 7.830  ;
; shift      ; outputMulti[3] ; 9.222  ; 9.103  ; 9.478  ; 9.421  ;
; shift      ; outputMulti[4] ; 10.796 ; 10.824 ; 11.087 ; 11.096 ;
; shift      ; outputMulti[5] ; 9.192  ; 9.088  ; 9.488  ; 9.420  ;
; shift      ; outputMulti[6] ; 8.654  ; 8.596  ; 8.960  ; 8.893  ;
; shift      ; outputMulti[7] ; 8.964  ; 8.915  ; 9.254  ; 9.241  ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; setgnd[0]  ; outputMulti[0] ; 6.916  ;        ;        ; 7.206  ;
; setgnd[1]  ; outputMulti[1] ; 8.201  ;        ;        ; 8.491  ;
; setgnd[2]  ; outputMulti[2] ; 7.018  ;        ;        ; 7.295  ;
; setgnd[3]  ; outputMulti[3] ; 7.856  ;        ;        ; 8.049  ;
; setgnd[4]  ; outputMulti[4] ; 9.476  ;        ;        ; 9.826  ;
; setgnd[5]  ; outputMulti[5] ; 8.434  ;        ;        ; 8.641  ;
; setgnd[6]  ; outputMulti[6] ; 8.058  ;        ;        ; 8.345  ;
; setgnd[7]  ; outputMulti[7] ; 8.096  ;        ;        ; 8.084  ;
; shift      ; outputMulti[0] ; 7.192  ; 7.142  ; 7.504  ; 7.446  ;
; shift      ; outputMulti[1] ; 8.404  ; 8.346  ; 8.698  ; 8.632  ;
; shift      ; outputMulti[2] ; 7.259  ; 7.168  ; 7.551  ; 7.566  ;
; shift      ; outputMulti[3] ; 8.902  ; 8.758  ; 9.123  ; 9.093  ;
; shift      ; outputMulti[4] ; 10.461 ; 10.419 ; 10.682 ; 10.754 ;
; shift      ; outputMulti[5] ; 8.872  ; 8.769  ; 9.156  ; 9.091  ;
; shift      ; outputMulti[6] ; 8.356  ; 8.298  ; 8.650  ; 8.584  ;
; shift      ; outputMulti[7] ; 8.653  ; 8.602  ; 8.932  ; 8.919  ;
+------------+----------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 318.07 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.074 ; -23.785           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clock ; -1.377 ; -12.365          ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.074 ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.029     ; 1.816      ;
; -1.962 ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.068      ; 1.680      ;
; -1.623 ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.051     ; 1.749      ;
; -1.602 ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.186     ; 1.593      ;
; -1.510 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.197     ; 1.491      ;
; -1.474 ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.055     ; 1.585      ;
; -1.467 ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.046     ; 1.754      ;
; -1.467 ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.056     ; 1.576      ;
; -1.454 ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.056     ; 1.574      ;
; -1.433 ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.176     ; 1.591      ;
; -1.399 ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.185     ; 1.401      ;
; -1.374 ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.072      ; 1.503      ;
; -1.372 ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.076     ; 1.463      ;
; -1.171 ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.053     ; 1.293      ;
; -1.072 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 0.123      ; 0.341      ;
; -1.061 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.769      ; 3.101      ;
; -0.991 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.891      ; 3.032      ;
; -0.717 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.769      ; 3.257      ;
; -0.690 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.891      ; 3.231      ;
; -0.674 ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 0.117      ; 0.342      ;
; -0.657 ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; 0.500        ; 0.134      ; 0.359      ;
; -0.603 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.772      ; 3.052      ;
; -0.489 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.769      ; 2.923      ;
; -0.480 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.746      ; 2.892      ;
; -0.466 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.752      ; 3.051      ;
; -0.460 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.772      ; 2.909      ;
; -0.444 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.770      ; 2.890      ;
; -0.392 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.898      ; 2.847      ;
; -0.365 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.746      ; 2.778      ;
; -0.324 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.772      ; 2.930      ;
; -0.323 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.748      ; 2.749      ;
; -0.261 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.771      ; 2.719      ;
; -0.258 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.772      ; 3.207      ;
; -0.186 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.746      ; 2.607      ;
; -0.129 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.746      ; 3.041      ;
; -0.103 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.752      ; 3.188      ;
; -0.100 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.772      ; 3.049      ;
; -0.096 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.769      ; 3.030      ;
; -0.085 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.770      ; 3.031      ;
; -0.068 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.898      ; 3.023      ;
; 0.016  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.746      ; 2.897      ;
; 0.046  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.748      ; 2.880      ;
; 0.075  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.772      ; 3.031      ;
; 0.102  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.771      ; 2.856      ;
; 0.182  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.746      ; 2.739      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.377 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.985      ; 1.608      ;
; -1.149 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.977      ; 1.828      ;
; -1.041 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.852      ; 1.811      ;
; -1.032 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.854      ; 1.822      ;
; -1.029 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.855      ; 1.826      ;
; -0.972 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.985      ; 1.533      ;
; -0.837 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.834      ; 1.997      ;
; -0.821 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.855      ; 2.034      ;
; -0.814 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.854      ; 2.040      ;
; -0.809 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.852      ; 2.043      ;
; -0.808 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.851      ; 2.043      ;
; -0.759 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.977      ; 1.738      ;
; -0.666 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.852      ; 1.706      ;
; -0.663 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.828      ; 2.165      ;
; -0.662 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.827      ; 2.165      ;
; -0.662 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.827      ; 2.165      ;
; -0.661 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.830      ; 2.169      ;
; -0.653 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.854      ; 1.721      ;
; -0.651 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.855      ; 1.724      ;
; -0.485 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.834      ; 1.869      ;
; -0.453 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.854      ; 1.921      ;
; -0.452 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.855      ; 1.923      ;
; -0.447 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.852      ; 1.925      ;
; -0.446 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.851      ; 1.925      ;
; -0.330 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.827      ; 2.017      ;
; -0.328 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.827      ; 2.019      ;
; -0.328 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.828      ; 2.020      ;
; -0.328 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.830      ; 2.022      ;
; 0.559  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 0.237      ; 0.316      ;
; 0.564  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 0.233      ; 0.317      ;
; 0.566  ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; -0.500       ; 0.244      ; 0.330      ;
; 1.143  ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.052      ; 1.195      ;
; 1.182  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.184      ; 1.366      ;
; 1.283  ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.030      ; 1.313      ;
; 1.330  ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.051      ; 1.381      ;
; 1.340  ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.050      ; 1.390      ;
; 1.345  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.179      ; 1.524      ;
; 1.347  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.050      ; 1.397      ;
; 1.370  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.073     ; 1.297      ;
; 1.440  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.086     ; 1.354      ;
; 1.460  ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.059      ; 1.519      ;
; 1.462  ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.055      ; 1.517      ;
; 1.473  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; -0.073     ; 1.400      ;
; 1.485  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.065     ; 1.420      ;
; 1.489  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.566      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; leftInput[*]   ; clock      ; 2.392 ; 2.595 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; 2.392 ; 2.595 ; Rise       ; clock           ;
; load           ; clock      ; 1.750 ; 2.016 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; 2.474 ; 2.667 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; 2.474 ; 2.667 ; Rise       ; clock           ;
; shift          ; clock      ; 2.844 ; 2.995 ; Rise       ; clock           ;
; clock          ; clock      ; 1.541 ; 1.697 ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; 2.995 ; 3.131 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; 2.858 ; 3.027 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; 2.544 ; 2.750 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; 2.995 ; 3.131 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; 2.801 ; 2.976 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; 2.533 ; 2.729 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; 2.920 ; 3.109 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; 2.453 ; 2.661 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; 2.888 ; 3.109 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; 2.878 ; 3.094 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; 2.052 ; 2.267 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; 2.530 ; 2.754 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; 2.888 ; 3.109 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; 2.735 ; 2.936 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; 2.573 ; 2.760 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; 2.617 ; 2.802 ; Fall       ; clock           ;
; shift          ; clock      ; 4.454 ; 4.570 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; leftInput[*]   ; clock      ; -1.426 ; -1.619 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; -1.426 ; -1.619 ; Rise       ; clock           ;
; load           ; clock      ; -0.624 ; -0.881 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; -1.503 ; -1.666 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; -1.503 ; -1.666 ; Rise       ; clock           ;
; shift          ; clock      ; -1.432 ; -1.600 ; Rise       ; clock           ;
; clock          ; clock      ; 1.452  ; 1.377  ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; -1.450 ; -1.617 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; -1.776 ; -1.941 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; -1.474 ; -1.674 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; -1.890 ; -2.032 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; -1.711 ; -1.882 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; -1.450 ; -1.617 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; -1.835 ; -2.000 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; -1.538 ; -1.741 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; -0.878 ; -1.100 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; -1.804 ; -1.994 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; -0.878 ; -1.100 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; -1.613 ; -1.832 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; -1.318 ; -1.531 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; -1.268 ; -1.464 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; -1.435 ; -1.629 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; -1.544 ; -1.699 ; Fall       ; clock           ;
; shift          ; clock      ; -2.310 ; -2.497 ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 5.910 ; 5.997 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 6.613 ; 6.717 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 6.582 ; 6.658 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 6.087 ; 6.152 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 6.613 ; 6.717 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 6.328 ; 6.474 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 6.324 ; 6.457 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 6.252 ; 6.377 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 6.358 ; 6.492 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 6.144 ; 6.247 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 8.468 ; 8.447 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 7.353 ; 7.329 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 7.775 ; 7.730 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 7.964 ; 7.928 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 7.534 ; 7.457 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 8.468 ; 8.447 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 7.351 ; 7.185 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 7.779 ; 7.811 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 7.690 ; 7.656 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 7.626 ; 7.636 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 6.409 ; 6.493 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 7.626 ; 7.636 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 6.450 ; 6.591 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 6.664 ; 6.787 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 6.127 ; 6.248 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 6.152 ; 6.275 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 6.119 ; 6.208 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 6.870 ; 7.008 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 5.711 ; 5.795 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 5.881 ; 5.944 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 6.357 ; 6.431 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 5.881 ; 5.944 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 6.388 ; 6.488 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 6.114 ; 6.255 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 6.110 ; 6.239 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 6.040 ; 6.160 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 6.141 ; 6.272 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 5.931 ; 6.031 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 6.767 ; 6.645 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 6.780 ; 6.769 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 7.259 ; 7.215 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 7.335 ; 7.320 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 6.767 ; 6.650 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 8.161 ; 8.088 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 6.825 ; 6.645 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 7.375 ; 7.374 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 6.803 ; 6.700 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 5.908 ; 5.993 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 6.190 ; 6.273 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 7.405 ; 7.413 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 6.230 ; 6.367 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 6.439 ; 6.558 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 5.918 ; 6.035 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 5.945 ; 6.064 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 5.908 ; 5.993 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 6.632 ; 6.766 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; setgnd[0]  ; outputMulti[0] ; 6.405 ;       ;       ; 6.606 ;
; setgnd[1]  ; outputMulti[1] ; 7.655 ;       ;       ; 7.815 ;
; setgnd[2]  ; outputMulti[2] ; 6.486 ;       ;       ; 6.647 ;
; setgnd[3]  ; outputMulti[3] ; 7.314 ;       ;       ; 7.357 ;
; setgnd[4]  ; outputMulti[4] ; 8.734 ;       ;       ; 8.910 ;
; setgnd[5]  ; outputMulti[5] ; 7.944 ;       ;       ; 7.992 ;
; setgnd[6]  ; outputMulti[6] ; 7.494 ;       ;       ; 7.637 ;
; setgnd[7]  ; outputMulti[7] ; 7.676 ;       ;       ; 7.732 ;
; shift      ; outputMulti[0] ; 6.655 ; 6.575 ; 6.869 ; 6.784 ;
; shift      ; outputMulti[1] ; 7.837 ; 7.729 ; 8.008 ; 7.895 ;
; shift      ; outputMulti[2] ; 6.713 ; 6.605 ; 6.958 ; 6.900 ;
; shift      ; outputMulti[3] ; 8.332 ; 8.160 ; 8.432 ; 8.322 ;
; shift      ; outputMulti[4] ; 9.700 ; 9.646 ; 9.835 ; 9.763 ;
; shift      ; outputMulti[5] ; 8.300 ; 8.129 ; 8.466 ; 8.328 ;
; shift      ; outputMulti[6] ; 7.795 ; 7.685 ; 7.966 ; 7.851 ;
; shift      ; outputMulti[7] ; 8.089 ; 7.959 ; 8.253 ; 8.156 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; setgnd[0]  ; outputMulti[0] ; 6.153 ;       ;       ; 6.324 ;
; setgnd[1]  ; outputMulti[1] ; 7.348 ;       ;       ; 7.485 ;
; setgnd[2]  ; outputMulti[2] ; 6.262 ;       ;       ; 6.411 ;
; setgnd[3]  ; outputMulti[3] ; 7.055 ;       ;       ; 7.091 ;
; setgnd[4]  ; outputMulti[4] ; 8.455 ;       ;       ; 8.626 ;
; setgnd[5]  ; outputMulti[5] ; 7.585 ;       ;       ; 7.620 ;
; setgnd[6]  ; outputMulti[6] ; 7.225 ;       ;       ; 7.360 ;
; setgnd[7]  ; outputMulti[7] ; 7.337 ;       ;       ; 7.378 ;
; shift      ; outputMulti[0] ; 6.422 ; 6.343 ; 6.625 ; 6.541 ;
; shift      ; outputMulti[1] ; 7.558 ; 7.453 ; 7.720 ; 7.610 ;
; shift      ; outputMulti[2] ; 6.478 ; 6.355 ; 6.681 ; 6.653 ;
; shift      ; outputMulti[3] ; 8.031 ; 7.844 ; 8.104 ; 8.018 ;
; shift      ; outputMulti[4] ; 9.387 ; 9.273 ; 9.460 ; 9.447 ;
; shift      ; outputMulti[5] ; 7.999 ; 7.833 ; 8.157 ; 8.024 ;
; shift      ; outputMulti[6] ; 7.515 ; 7.408 ; 7.677 ; 7.565 ;
; shift      ; outputMulti[7] ; 7.796 ; 7.668 ; 7.952 ; 7.857 ;
+------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.611 ; -4.730            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clock ; -0.943 ; -9.654           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.611 ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.017     ; 0.933      ;
; -0.574 ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.023      ; 0.871      ;
; -0.383 ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.095     ; 0.839      ;
; -0.363 ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.030     ; 0.892      ;
; -0.322 ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.035     ; 0.833      ;
; -0.320 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.100     ; 0.772      ;
; -0.319 ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.035     ; 0.828      ;
; -0.313 ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.828      ;
; -0.282 ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.028     ; 0.906      ;
; -0.277 ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.088     ; 0.841      ;
; -0.276 ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; -0.094     ; 0.739      ;
; -0.265 ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 0.025      ; 0.780      ;
; -0.258 ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.045     ; 0.758      ;
; -0.167 ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; -0.033     ; 0.685      ;
; 0.030  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 0.429      ; 0.178      ;
; 0.184  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.057      ; 1.647      ;
; 0.187  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.002      ; 1.654      ;
; 0.239  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 0.429      ; 0.180      ;
; 0.244  ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; 0.500        ; 0.435      ; 0.187      ;
; 0.341  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.002      ; 2.000      ;
; 0.359  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.057      ; 1.972      ;
; 0.446  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.004      ; 1.617      ;
; 0.476  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.001      ; 1.569      ;
; 0.478  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 1.987      ; 1.555      ;
; 0.492  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.004      ; 1.563      ;
; 0.501  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 2.001      ; 1.551      ;
; 0.506  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 1.991      ; 1.637      ;
; 0.516  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.062      ; 1.536      ;
; 0.555  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 1.988      ; 1.478      ;
; 0.575  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 1.990      ; 1.467      ;
; 0.579  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.004      ; 1.577      ;
; 0.594  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.004      ; 1.969      ;
; 0.610  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.500        ; 2.003      ; 1.450      ;
; 0.621  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 1.987      ; 1.912      ;
; 0.636  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.001      ; 1.909      ;
; 0.639  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.004      ; 1.916      ;
; 0.644  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.500        ; 1.987      ; 1.394      ;
; 0.648  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 2.001      ; 1.904      ;
; 0.663  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 1.991      ; 1.980      ;
; 0.686  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.062      ; 1.866      ;
; 0.705  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 1.988      ; 1.828      ;
; 0.724  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 1.990      ; 1.818      ;
; 0.741  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.004      ; 1.915      ;
; 0.747  ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 1.000        ; 2.003      ; 1.813      ;
; 0.780  ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 1.000        ; 1.987      ; 1.758      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.943 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.116      ; 1.173      ;
; -0.836 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.116      ; 0.800      ;
; -0.828 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.111      ; 1.283      ;
; -0.768 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.053      ; 1.285      ;
; -0.763 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.054      ; 1.291      ;
; -0.761 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.056      ; 1.295      ;
; -0.709 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.111      ; 0.922      ;
; -0.678 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.053      ; 0.895      ;
; -0.671 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.054      ; 0.903      ;
; -0.670 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.056      ; 0.906      ;
; -0.666 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.042      ; 1.376      ;
; -0.664 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.056      ; 1.392      ;
; -0.658 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.055      ; 1.397      ;
; -0.652 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.053      ; 1.401      ;
; -0.651 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.052      ; 1.401      ;
; -0.576 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.038      ; 1.462      ;
; -0.575 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.038      ; 1.463      ;
; -0.575 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 2.039      ; 1.464      ;
; -0.574 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 2.041      ; 1.467      ;
; -0.572 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.042      ; 0.990      ;
; -0.556 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.056      ; 1.020      ;
; -0.555 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.055      ; 1.020      ;
; -0.549 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.052      ; 1.023      ;
; -0.549 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.053      ; 1.024      ;
; -0.484 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.039      ; 1.075      ;
; -0.483 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.038      ; 1.075      ;
; -0.482 ; clock                                                                         ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 2.038      ; 1.076      ;
; -0.482 ; clock                                                                         ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 2.041      ; 1.079      ;
; 0.141  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; -0.500       ; 0.496      ; 0.157      ;
; 0.142  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; -0.500       ; 0.496      ; 0.158      ;
; 0.149  ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                             ; clock        ; clock       ; -0.500       ; 0.498      ; 0.167      ;
; 0.579  ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.031      ; 0.610      ;
; 0.606  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.093      ; 0.699      ;
; 0.664  ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.019      ; 0.683      ;
; 0.684  ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.027     ; 0.657      ;
; 0.686  ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.030      ; 0.716      ;
; 0.690  ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.029      ; 0.719      ;
; 0.693  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.090      ; 0.783      ;
; 0.694  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.029      ; 0.723      ;
; 0.743  ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.033     ; 0.710      ;
; 0.751  ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; -0.027     ; 0.724      ;
; 0.760  ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; -0.020     ; 0.740      ;
; 0.764  ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.799      ;
; 0.766  ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.802      ;
; 0.782  ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0 ; clock        ; clock       ; 0.000        ; 0.047      ; 0.829      ;
+--------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.093  ; 0.093        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b5|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b2|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b4|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b6|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|masterLatch|int_q~0|datad                                                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|masterLatch|int_q~0|datad                                           ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b7|slaveLatch|int_q~0|datad                                             ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b5|slaveLatch|int_q~0|datad                                            ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b6|slaveLatch|int_q~0|datad                                             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b0|slaveLatch|int_q~0|datad                                            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b2|slaveLatch|int_q~0|datad                                            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b3|slaveLatch|int_q~0|datac                                            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b6|slaveLatch|int_q~0|datad                                            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b1|slaveLatch|int_q~0|datad                                             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b2|slaveLatch|int_q~0|datad                                             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b5|slaveLatch|int_q~0|datad                                             ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b4|slaveLatch|int_q~0|datad                                            ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b7|slaveLatch|int_q~0|datac                                            ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|masterLatch|int_q~0|datad                                            ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b3|slaveLatch|int_q~0|datad                                             ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b4|slaveLatch|int_q~0|datad                                             ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|slaveLatch|int_q~0|datac                                                 ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clock ; Rise       ; enARdFF_2:inst|enabledSRLatch:masterLatch|int_q~0                             ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst13|b1|slaveLatch|int_q~0|datac                                            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|b0|slaveLatch|int_q~0|datac                                             ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b3|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; clock ; Rise       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:masterLatch|int_q~0 ;
; 0.906  ; 0.906        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; enARdFF_2:inst|enabledSRLatch:slaveLatch|int_q~0                              ;
; 0.906  ; 0.906        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b7|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.907  ; 0.907        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:slaveLatch|int_q~0    ;
; 0.907  ; 0.907        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; rightshift8bitregister:inst13|enARdFF_2:b1|enabledSRLatch:slaveLatch|int_q~0  ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; leftshift8bitregister:inst1|enARdFF_2:b0|enabledSRLatch:masterLatch|int_q~0   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; leftInput[*]   ; clock      ; 1.254 ; 1.870 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; 1.254 ; 1.870 ; Rise       ; clock           ;
; load           ; clock      ; 0.947 ; 1.499 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; 1.270 ; 1.897 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; 1.270 ; 1.897 ; Rise       ; clock           ;
; shift          ; clock      ; 1.469 ; 2.125 ; Rise       ; clock           ;
; clock          ; clock      ; 0.296 ; 0.639 ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; 1.193 ; 1.749 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; 1.107 ; 1.672 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; 0.984 ; 1.521 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; 1.193 ; 1.749 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; 1.109 ; 1.660 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; 0.949 ; 1.490 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; 1.151 ; 1.729 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; 0.927 ; 1.472 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; 1.160 ; 1.739 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; 1.150 ; 1.734 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; 0.689 ; 1.239 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; 0.949 ; 1.507 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; 1.160 ; 1.739 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; 1.054 ; 1.577 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; 0.977 ; 1.521 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; 1.002 ; 1.549 ; Fall       ; clock           ;
; shift          ; clock      ; 1.924 ; 2.603 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; leftInput[*]   ; clock      ; -0.727 ; -1.335 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; -0.727 ; -1.335 ; Rise       ; clock           ;
; load           ; clock      ; -0.341 ; -0.885 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; -0.730 ; -1.345 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; -0.730 ; -1.345 ; Rise       ; clock           ;
; shift          ; clock      ; -0.731 ; -1.334 ; Rise       ; clock           ;
; clock          ; clock      ; 1.316  ; 0.943  ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; -0.343 ; -0.876 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; -0.510 ; -1.076 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; -0.391 ; -0.933 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; -0.594 ; -1.155 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; -0.506 ; -1.059 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; -0.343 ; -0.876 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; -0.545 ; -1.121 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; -0.435 ; -0.983 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; -0.051 ; -0.601 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; -0.549 ; -1.130 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; -0.051 ; -0.601 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; -0.452 ; -1.016 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; -0.308 ; -0.879 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; -0.256 ; -0.782 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; -0.354 ; -0.903 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; -0.402 ; -0.942 ; Fall       ; clock           ;
; shift          ; clock      ; -0.817 ; -1.429 ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 3.931 ; 3.909 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 4.425 ; 4.308 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 4.402 ; 4.296 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 4.105 ; 4.025 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 4.425 ; 4.308 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 4.259 ; 4.185 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 4.259 ; 4.186 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 4.212 ; 4.139 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 4.260 ; 4.171 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 4.111 ; 4.058 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 5.568 ; 5.645 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 4.757 ; 4.698 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 4.964 ; 4.984 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 5.127 ; 5.062 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 4.780 ; 4.795 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 5.568 ; 5.645 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 4.658 ; 4.722 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 4.967 ; 4.979 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 4.839 ; 4.895 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 5.216 ; 5.083 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 4.315 ; 4.218 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 5.216 ; 5.083 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 4.327 ; 4.235 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 4.452 ; 4.356 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 4.108 ; 4.035 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 4.135 ; 4.064 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 4.090 ; 4.026 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 4.564 ; 4.453 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 3.824 ; 3.803 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 3.994 ; 3.916 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 4.280 ; 4.177 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 3.994 ; 3.916 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 4.302 ; 4.189 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 4.144 ; 4.072 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 4.144 ; 4.072 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 4.097 ; 4.026 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 4.143 ; 4.056 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 3.996 ; 3.945 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 4.348 ; 4.393 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 4.431 ; 4.410 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 4.692 ; 4.714 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 4.745 ; 4.721 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 4.348 ; 4.393 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 5.393 ; 5.482 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 4.367 ; 4.440 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 4.740 ; 4.750 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 4.353 ; 4.423 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 3.976 ; 3.915 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 4.197 ; 4.103 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 5.097 ; 4.966 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 4.208 ; 4.119 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 4.329 ; 4.235 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 3.997 ; 3.926 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 4.024 ; 3.955 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 3.976 ; 3.915 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 4.434 ; 4.326 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; setgnd[0]  ; outputMulti[0] ; 3.772 ;       ;       ; 4.377 ;
; setgnd[1]  ; outputMulti[1] ; 4.443 ;       ;       ; 5.138 ;
; setgnd[2]  ; outputMulti[2] ; 3.836 ;       ;       ; 4.447 ;
; setgnd[3]  ; outputMulti[3] ; 4.246 ;       ;       ; 4.883 ;
; setgnd[4]  ; outputMulti[4] ; 5.267 ;       ;       ; 5.988 ;
; setgnd[5]  ; outputMulti[5] ; 4.558 ;       ;       ; 5.245 ;
; setgnd[6]  ; outputMulti[6] ; 4.354 ;       ;       ; 5.037 ;
; setgnd[7]  ; outputMulti[7] ; 4.522 ;       ;       ; 4.781 ;
; shift      ; outputMulti[0] ; 3.894 ; 3.937 ; 4.475 ; 4.511 ;
; shift      ; outputMulti[1] ; 4.532 ; 4.619 ; 5.143 ; 5.223 ;
; shift      ; outputMulti[2] ; 3.950 ; 4.009 ; 4.497 ; 4.571 ;
; shift      ; outputMulti[3] ; 4.751 ; 4.808 ; 5.375 ; 5.454 ;
; shift      ; outputMulti[4] ; 5.774 ; 5.910 ; 6.418 ; 6.534 ;
; shift      ; outputMulti[5] ; 4.745 ; 4.842 ; 5.361 ; 5.476 ;
; shift      ; outputMulti[6] ; 4.489 ; 4.580 ; 5.099 ; 5.183 ;
; shift      ; outputMulti[7] ; 4.628 ; 4.727 ; 5.226 ; 5.343 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; setgnd[0]  ; outputMulti[0] ; 3.639 ;       ;       ; 4.222 ;
; setgnd[1]  ; outputMulti[1] ; 4.282 ;       ;       ; 4.956 ;
; setgnd[2]  ; outputMulti[2] ; 3.715 ;       ;       ; 4.320 ;
; setgnd[3]  ; outputMulti[3] ; 4.107 ;       ;       ; 4.737 ;
; setgnd[4]  ; outputMulti[4] ; 5.119 ;       ;       ; 5.831 ;
; setgnd[5]  ; outputMulti[5] ; 4.371 ;       ;       ; 5.041 ;
; setgnd[6]  ; outputMulti[6] ; 4.210 ;       ;       ; 4.883 ;
; setgnd[7]  ; outputMulti[7] ; 4.343 ;       ;       ; 4.596 ;
; shift      ; outputMulti[0] ; 3.769 ; 3.812 ; 4.344 ; 4.380 ;
; shift      ; outputMulti[1] ; 4.383 ; 4.468 ; 4.986 ; 5.064 ;
; shift      ; outputMulti[2] ; 3.825 ; 3.869 ; 4.343 ; 4.438 ;
; shift      ; outputMulti[3] ; 4.592 ; 4.632 ; 5.194 ; 5.286 ;
; shift      ; outputMulti[4] ; 5.609 ; 5.703 ; 6.212 ; 6.358 ;
; shift      ; outputMulti[5] ; 4.587 ; 4.680 ; 5.193 ; 5.306 ;
; shift      ; outputMulti[6] ; 4.339 ; 4.428 ; 4.942 ; 5.024 ;
; shift      ; outputMulti[7] ; 4.473 ; 4.568 ; 5.062 ; 5.177 ;
+------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -2.345  ; -1.590  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.345  ; -1.590  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27.568 ; -14.702 ; 0.0      ; 0.0     ; -3.0                ;
;  clock           ; -27.568 ; -14.702 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; leftInput[*]   ; clock      ; 2.675 ; 3.023 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; 2.675 ; 3.023 ; Rise       ; clock           ;
; load           ; clock      ; 1.995 ; 2.350 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; 2.765 ; 3.124 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; 2.765 ; 3.124 ; Rise       ; clock           ;
; shift          ; clock      ; 3.161 ; 3.476 ; Rise       ; clock           ;
; clock          ; clock      ; 1.592 ; 1.741 ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; 3.325 ; 3.571 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; 3.176 ; 3.474 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; 2.861 ; 3.149 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; 3.325 ; 3.571 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; 3.131 ; 3.405 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; 2.857 ; 3.147 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; 3.257 ; 3.571 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; 2.746 ; 3.036 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; 3.217 ; 3.552 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; 3.217 ; 3.552 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; 2.316 ; 2.637 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; 2.822 ; 3.152 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; 3.194 ; 3.528 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; 3.045 ; 3.330 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; 2.886 ; 3.175 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; 2.946 ; 3.222 ; Fall       ; clock           ;
; shift          ; clock      ; 4.879 ; 5.179 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; leftInput[*]   ; clock      ; -0.727 ; -1.335 ; Rise       ; clock           ;
;  leftInput[0]  ; clock      ; -0.727 ; -1.335 ; Rise       ; clock           ;
; load           ; clock      ; -0.341 ; -0.881 ; Rise       ; clock           ;
; rightInput[*]  ; clock      ; -0.730 ; -1.345 ; Rise       ; clock           ;
;  rightInput[7] ; clock      ; -0.730 ; -1.345 ; Rise       ; clock           ;
; shift          ; clock      ; -0.731 ; -1.334 ; Rise       ; clock           ;
; clock          ; clock      ; 1.678  ; 1.590  ; Fall       ; clock           ;
; leftInput[*]   ; clock      ; -0.343 ; -0.876 ; Fall       ; clock           ;
;  leftInput[1]  ; clock      ; -0.510 ; -1.076 ; Fall       ; clock           ;
;  leftInput[2]  ; clock      ; -0.391 ; -0.933 ; Fall       ; clock           ;
;  leftInput[3]  ; clock      ; -0.594 ; -1.155 ; Fall       ; clock           ;
;  leftInput[4]  ; clock      ; -0.506 ; -1.059 ; Fall       ; clock           ;
;  leftInput[5]  ; clock      ; -0.343 ; -0.876 ; Fall       ; clock           ;
;  leftInput[6]  ; clock      ; -0.545 ; -1.121 ; Fall       ; clock           ;
;  leftInput[7]  ; clock      ; -0.435 ; -0.983 ; Fall       ; clock           ;
; rightInput[*]  ; clock      ; -0.051 ; -0.601 ; Fall       ; clock           ;
;  rightInput[0] ; clock      ; -0.549 ; -1.130 ; Fall       ; clock           ;
;  rightInput[1] ; clock      ; -0.051 ; -0.601 ; Fall       ; clock           ;
;  rightInput[2] ; clock      ; -0.452 ; -1.016 ; Fall       ; clock           ;
;  rightInput[3] ; clock      ; -0.308 ; -0.879 ; Fall       ; clock           ;
;  rightInput[4] ; clock      ; -0.256 ; -0.782 ; Fall       ; clock           ;
;  rightInput[5] ; clock      ; -0.354 ; -0.903 ; Fall       ; clock           ;
;  rightInput[6] ; clock      ; -0.402 ; -0.942 ; Fall       ; clock           ;
; shift          ; clock      ; -0.817 ; -1.429 ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 6.604 ; 6.688 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 7.396 ; 7.433 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 7.349 ; 7.385 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 6.808 ; 6.838 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 7.396 ; 7.433 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 7.074 ; 7.163 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 7.067 ; 7.148 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 6.991 ; 7.062 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 7.119 ; 7.193 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 6.874 ; 6.946 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 9.451 ; 9.472 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 8.183 ; 8.140 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 8.618 ; 8.584 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 8.852 ; 8.788 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 8.355 ; 8.289 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 9.451 ; 9.472 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 8.134 ; 8.016 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 8.644 ; 8.657 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 8.516 ; 8.515 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 8.590 ; 8.538 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 7.163 ; 7.201 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 8.590 ; 8.538 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 7.220 ; 7.277 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 7.440 ; 7.506 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 6.863 ; 6.928 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 6.889 ; 6.955 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 6.847 ; 6.910 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 7.679 ; 7.746 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; outAR            ; clock      ; 3.824 ; 3.803 ; Fall       ; clock           ;
; outputLeft[*]    ; clock      ; 3.994 ; 3.916 ; Fall       ; clock           ;
;  outputLeft[0]   ; clock      ; 4.280 ; 4.177 ; Fall       ; clock           ;
;  outputLeft[1]   ; clock      ; 3.994 ; 3.916 ; Fall       ; clock           ;
;  outputLeft[2]   ; clock      ; 4.302 ; 4.189 ; Fall       ; clock           ;
;  outputLeft[3]   ; clock      ; 4.144 ; 4.072 ; Fall       ; clock           ;
;  outputLeft[4]   ; clock      ; 4.144 ; 4.072 ; Fall       ; clock           ;
;  outputLeft[5]   ; clock      ; 4.097 ; 4.026 ; Fall       ; clock           ;
;  outputLeft[6]   ; clock      ; 4.143 ; 4.056 ; Fall       ; clock           ;
;  outputLeft[7]   ; clock      ; 3.996 ; 3.945 ; Fall       ; clock           ;
; outputMulti[*]   ; clock      ; 4.348 ; 4.393 ; Fall       ; clock           ;
;  outputMulti[0]  ; clock      ; 4.431 ; 4.410 ; Fall       ; clock           ;
;  outputMulti[1]  ; clock      ; 4.692 ; 4.714 ; Fall       ; clock           ;
;  outputMulti[2]  ; clock      ; 4.745 ; 4.721 ; Fall       ; clock           ;
;  outputMulti[3]  ; clock      ; 4.348 ; 4.393 ; Fall       ; clock           ;
;  outputMulti[4]  ; clock      ; 5.393 ; 5.482 ; Fall       ; clock           ;
;  outputMulti[5]  ; clock      ; 4.367 ; 4.440 ; Fall       ; clock           ;
;  outputMulti[6]  ; clock      ; 4.740 ; 4.750 ; Fall       ; clock           ;
;  outputMulti[7]  ; clock      ; 4.353 ; 4.423 ; Fall       ; clock           ;
; outputRightt[*]  ; clock      ; 3.976 ; 3.915 ; Fall       ; clock           ;
;  outputRightt[0] ; clock      ; 4.197 ; 4.103 ; Fall       ; clock           ;
;  outputRightt[1] ; clock      ; 5.097 ; 4.966 ; Fall       ; clock           ;
;  outputRightt[2] ; clock      ; 4.208 ; 4.119 ; Fall       ; clock           ;
;  outputRightt[3] ; clock      ; 4.329 ; 4.235 ; Fall       ; clock           ;
;  outputRightt[4] ; clock      ; 3.997 ; 3.926 ; Fall       ; clock           ;
;  outputRightt[5] ; clock      ; 4.024 ; 3.955 ; Fall       ; clock           ;
;  outputRightt[6] ; clock      ; 3.976 ; 3.915 ; Fall       ; clock           ;
;  outputRightt[7] ; clock      ; 4.434 ; 4.326 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; setgnd[0]  ; outputMulti[0] ; 7.184  ;        ;        ; 7.512  ;
; setgnd[1]  ; outputMulti[1] ; 8.527  ;        ;        ; 8.851  ;
; setgnd[2]  ; outputMulti[2] ; 7.258  ;        ;        ; 7.548  ;
; setgnd[3]  ; outputMulti[3] ; 8.133  ;        ;        ; 8.334  ;
; setgnd[4]  ; outputMulti[4] ; 9.773  ;        ;        ; 10.132 ;
; setgnd[5]  ; outputMulti[5] ; 8.816  ;        ;        ; 9.045  ;
; setgnd[6]  ; outputMulti[6] ; 8.344  ;        ;        ; 8.644  ;
; setgnd[7]  ; outputMulti[7] ; 8.453  ;        ;        ; 8.456  ;
; shift      ; outputMulti[0] ; 7.442  ; 7.391  ; 7.767  ; 7.707  ;
; shift      ; outputMulti[1] ; 8.703  ; 8.644  ; 9.008  ; 8.940  ;
; shift      ; outputMulti[2] ; 7.511  ; 7.442  ; 7.852  ; 7.830  ;
; shift      ; outputMulti[3] ; 9.222  ; 9.103  ; 9.478  ; 9.421  ;
; shift      ; outputMulti[4] ; 10.796 ; 10.824 ; 11.087 ; 11.096 ;
; shift      ; outputMulti[5] ; 9.192  ; 9.088  ; 9.488  ; 9.420  ;
; shift      ; outputMulti[6] ; 8.654  ; 8.596  ; 8.960  ; 8.893  ;
; shift      ; outputMulti[7] ; 8.964  ; 8.915  ; 9.254  ; 9.241  ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; setgnd[0]  ; outputMulti[0] ; 3.639 ;       ;       ; 4.222 ;
; setgnd[1]  ; outputMulti[1] ; 4.282 ;       ;       ; 4.956 ;
; setgnd[2]  ; outputMulti[2] ; 3.715 ;       ;       ; 4.320 ;
; setgnd[3]  ; outputMulti[3] ; 4.107 ;       ;       ; 4.737 ;
; setgnd[4]  ; outputMulti[4] ; 5.119 ;       ;       ; 5.831 ;
; setgnd[5]  ; outputMulti[5] ; 4.371 ;       ;       ; 5.041 ;
; setgnd[6]  ; outputMulti[6] ; 4.210 ;       ;       ; 4.883 ;
; setgnd[7]  ; outputMulti[7] ; 4.343 ;       ;       ; 4.596 ;
; shift      ; outputMulti[0] ; 3.769 ; 3.812 ; 4.344 ; 4.380 ;
; shift      ; outputMulti[1] ; 4.383 ; 4.468 ; 4.986 ; 5.064 ;
; shift      ; outputMulti[2] ; 3.825 ; 3.869 ; 4.343 ; 4.438 ;
; shift      ; outputMulti[3] ; 4.592 ; 4.632 ; 5.194 ; 5.286 ;
; shift      ; outputMulti[4] ; 5.609 ; 5.703 ; 6.212 ; 6.358 ;
; shift      ; outputMulti[5] ; 4.587 ; 4.680 ; 5.193 ; 5.306 ;
; shift      ; outputMulti[6] ; 4.339 ; 4.428 ; 4.942 ; 5.024 ;
; shift      ; outputMulti[7] ; 4.473 ; 4.568 ; 5.062 ; 5.177 ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outAR           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputLeft[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputMulti[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputRightt[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setgnd[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; leftInput[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rightInput[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outputLeft[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; outputMulti[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; outputRightt[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; outputMulti[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputMulti[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; outputRightt[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outputLeft[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputLeft[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; outputMulti[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputMulti[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outputRightt[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputRightt[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; outputRightt[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 31       ; 42       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 31       ; 42       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 04 23:22:50 2023
Info: Command: quartus_sta Lab1 -c Lab1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b0|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b0|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst13|b0|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b0|masterLatch|int_q~1|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b1|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b1|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst13|b1|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b1|masterLatch|int_q~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b2|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b2|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst13|b2|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b2|masterLatch|int_q~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b3|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b3|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst13|b3|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b3|masterLatch|int_q~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b4|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b4|masterLatch|int_q~0|dataa"
    Warning (332126): Node "inst13|b4|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b4|masterLatch|int_q~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b5|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b5|masterLatch|int_q~0|dataa"
    Warning (332126): Node "inst13|b5|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b5|masterLatch|int_q~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst13|b6|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst13|b6|masterLatch|int_q~0|datab"
    Warning (332126): Node "inst13|b6|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst13|b6|masterLatch|int_q~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b1|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b1|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst1|b1|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b1|masterLatch|int_q~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b2|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b2|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst1|b2|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b2|masterLatch|int_q~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b3|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b3|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst1|b3|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b3|masterLatch|int_q~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b4|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b4|masterLatch|int_q~0|datab"
    Warning (332126): Node "inst1|b4|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b4|masterLatch|int_q~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b7|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b7|masterLatch|int_q~0|datab"
    Warning (332126): Node "inst1|b7|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b7|masterLatch|int_q~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b5|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b5|masterLatch|int_q~0|datac"
    Warning (332126): Node "inst1|b5|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b5|masterLatch|int_q~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst1|b6|masterLatch|int_q~1|combout"
    Warning (332126): Node "inst1|b6|masterLatch|int_q~0|dataa"
    Warning (332126): Node "inst1|b6|masterLatch|int_q~0|combout"
    Warning (332126): Node "inst1|b6|masterLatch|int_q~1|datad"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.345       -27.568 clock 
Info (332146): Worst-case hold slack is -1.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.590       -14.702 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.074       -23.785 clock 
Info (332146): Worst-case hold slack is -1.377
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.377       -12.365 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.611        -4.730 clock 
Info (332146): Worst-case hold slack is -0.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.943        -9.654 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 76 warnings
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Wed Oct 04 23:23:16 2023
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:25


