ChÆ°Æ¡ng 2 cá»§a sÃ¡ch **"CMOS VLSI Design"** táº­p trung vÃ o lÃ½ thuyáº¿t **MOS Transistor** â€“ ná»n táº£ng cÆ¡ báº£n cá»§a má»i cá»•ng logic CMOS. DÆ°á»›i Ä‘Ã¢y lÃ  tÃ³m táº¯t pháº§n **2.1 Introduction**:

---

### ğŸ“˜ **2.1 Introduction â€“ Giá»›i thiá»‡u**

#### âœ… Má»¥c tiÃªu:

Pháº§n má»Ÿ Ä‘áº§u nÃ y giá»›i thiá»‡u lÃ½ do táº¡i sao transistor MOS lÃ  thÃ nh pháº§n **cá»‘t lÃµi** trong thiáº¿t káº¿ VLSI hiá»‡n Ä‘áº¡i vÃ  mÃ´ táº£ sÆ¡ lÆ°á»£c **cáº¥u trÃºc váº­t lÃ½** cÅ©ng nhÆ° **nguyÃªn lÃ½ hoáº¡t Ä‘á»™ng** cÆ¡ báº£n cá»§a nÃ³.

---

### âœ… Ná»™i dung chÃ­nh:

1. **CMOS Technology = NMOS + PMOS**

   * CMOS viáº¿t táº¯t cá»§a *Complementary MOS* â€“ tá»©c lÃ  sá»­ dá»¥ng cáº£ transistor **NMOS** vÃ  **PMOS** Ä‘á»ƒ xÃ¢y dá»±ng máº¡ch logic.
   * NMOS: dáº«n Ä‘iá»‡n khi **Vgs > Vth**
   * PMOS: dáº«n Ä‘iá»‡n khi **Vgs < Vth** (tá»©c lÃ  cáº§n Ä‘iá»‡n Ã¡p Ã¢m hÆ¡n so vá»›i nguá»“n)

2. **Táº¡i sao dÃ¹ng CMOS?**

   * **CÃ´ng suáº¥t tháº¥p khi khÃ´ng chuyá»ƒn tráº¡ng thÃ¡i** (static power â‰ˆ 0)
   * **Tá»‘c Ä‘á»™ cao**
   * **TÃ­ch há»£p máº­t Ä‘á»™ lá»›n**
   * So vá»›i cÃ´ng nghá»‡ TTL cÅ©, CMOS **hiá»‡u quáº£ nÄƒng lÆ°á»£ng hÆ¡n nhiá»u**

3. **Transistor hoáº¡t Ä‘á»™ng nhÆ° má»™t cÃ´ng táº¯c (Switch)**

   * Khi Ä‘Æ°á»£c báº­t (on): Cho dÃ²ng Ä‘iá»‡n Ä‘i qua (channel dáº«n Ä‘Æ°á»£c hÃ¬nh thÃ nh)
   * Khi táº¯t (off): KhÃ´ng cÃ³ dÃ²ng cháº£y
   * Tá»« Ä‘Ã³ cÃ³ thá»ƒ táº¡o thÃ nh **cá»•ng logic**, **mux**, **latch**, **flip-flop**, v.v.

4. **Vai trÃ² cá»§a chÆ°Æ¡ng nÃ y:**

   * Tá»« hiá»ƒu hoáº¡t Ä‘á»™ng Ä‘iá»‡n há»c cá»§a transistor â†’ **hiá»ƒu timing, nÄƒng lÆ°á»£ng, delay** á»Ÿ cáº¥p há»‡ thá»‘ng
   * LÃ  ná»n táº£ng Ä‘á»ƒ hiá»ƒu **pháº§n cá»©ng thá»±c sá»± lÃ m gÃ¬ khi báº¡n viáº¿t code RTL**

---

### âœ… VÃ­ dá»¥ dá»… hiá»ƒu:

* Khi báº¡n viáº¿t `if (a) b = 1;`, báº¡n cÃ³ thá»ƒ tÆ°á»Ÿng tÆ°á»£ng **má»™t transistor Ä‘ang Ä‘Æ°á»£c báº­t** Ä‘á»ƒ káº¿t ná»‘i Ä‘Æ°á»ng `b` vá»›i Ä‘iá»‡n Ã¡p cao (Vdd).
* Náº¿u hiá»ƒu Ä‘Æ°á»£c lÃºc nÃ o nÃ³ báº­t/táº¯t, dÃ²ng Ä‘iá»‡n cháº£y ra sao â†’ báº¡n cÃ³ thá»ƒ tá»‘i Æ°u RTL **Ä‘á»ƒ trÃ¡nh glitch, giáº£m delay**.

---

### ğŸ“Œ Káº¿t luáº­n pháº§n 2.1:

ÄÃ¢y lÃ  pháº§n **giá»›i thiá»‡u Ä‘á»™ng lá»±c** cho toÃ n chÆ°Æ¡ng: hiá»ƒu Ä‘Æ°á»£c **trÃ¡i tim váº­t lÃ½** cá»§a má»i thiáº¿t káº¿ sá»‘ â€” transistor CMOS, tá»« Ä‘Ã³ Ä‘i sÃ¢u vÃ o cÃ¡c mÃ´ hÃ¬nh toÃ¡n há»c, Ä‘áº·c tuyáº¿n, vÃ  áº£nh hÆ°á»Ÿng tá»›i logic vÃ  há»‡ thá»‘ng.

---

Báº¡n muá»‘n mÃ¬nh tiáº¿p tá»¥c tÃ³m táº¯t pháº§n **2.2 â€“ MOS Structure and Operation** khÃ´ng? ÄÃ¢y lÃ  pháº§n báº¯t Ä‘áº§u Ä‘i vÃ o chi tiáº¿t vá» **cáº¥u trÃºc cá»•ng MOS, vÃ¹ng depletion/inversion** vÃ  Ä‘iá»u gÃ¬ xáº£y ra khi Ã¡p Ä‘iá»‡n Ã¡p lÃªn gate.









Äá»ƒ báº¡n cÃ³ **Ä‘á»™ng lá»±c há»c toÃ n bá»™ ChÆ°Æ¡ng 2 â€“ MOS Transistor Theory**, ta cáº§n hiá»ƒu **vÃ¬ sao nÃ³ lÃ  gá»‘c rá»… cá»§a toÃ n bá»™ thiáº¿t káº¿ sá»‘**, Ä‘áº·c biá»‡t khi báº¡n Ä‘ang hÆ°á»›ng tá»›i viá»‡c viáº¿t RTL vÃ  hiá»ƒu sÃ¢u há»‡ thá»‘ng sá»‘ cháº¡y trÃªn chip.

---

## ğŸ¯ **Äá»™ng lá»±c há»c ChÆ°Æ¡ng 2 â€“ MOS Transistor Theory**

### âœ… **1. ÄÃ¢y lÃ  viÃªn gáº¡ch Ä‘áº§u tiÃªn táº¡o nÃªn má»i cá»•ng logic**

* Má»i thá»© báº¡n viáº¿t trong Verilog nhÆ° `AND`, `OR`, `if`, `case`, `register`, `FSM`â€¦ **Ä‘á»u Ä‘Æ°á»£c xÃ¢y tá»« MOS transistor.**
* VÃ­ dá»¥: Cá»•ng NAND (cÆ¡ báº£n nháº¥t trong CMOS) = 4 transistor â†’ nhÆ°ng náº¿u báº¡n khÃ´ng há»c chÆ°Æ¡ng nÃ y, báº¡n **khÃ´ng biáº¿t Ä‘iá»u Ä‘Ã³ áº£nh hÆ°á»Ÿng tháº¿ nÃ o Ä‘áº¿n delay, diá»‡n tÃ­ch, cÃ´ng suáº¥t**.

ğŸ‘‰ Náº¿u báº¡n muá»‘n viáº¿t RTL **Ä‘Ãºng, tá»‘i Æ°u, dá»… synthesis**, báº¡n **pháº£i hiá»ƒu lá»›p Ä‘Ã¡y mÃ  nÃ³ táº¡o ra**.

---

### âœ… **2. Timing, delay, power Ä‘á»u Ä‘áº¿n tá»« váº­t lÃ½ cá»§a transistor**

* Transistor khÃ´ng báº­t/táº¯t ngay â†’ gÃ¢y delay.
* Má»—i láº§n chuyá»ƒn tráº¡ng thÃ¡i â†’ tiÃªu tá»‘n nÄƒng lÆ°á»£ng.
* Transistor cÃ ng to â†’ cÃ ng nhanh, nhÆ°ng cÅ©ng tiÃªu thá»¥ nhiá»u hÆ¡n.
  â¡ ToÃ n bá»™ **trade-off thiáº¿t káº¿ sá»‘** Ä‘á»u báº¯t Ä‘áº§u tá»« Ä‘Ã¢y.

---

### âœ… **3. Hiá»ƒu transistor â†’ hiá»ƒu cá»•ng logic â†’ hiá»ƒu máº¡ch â†’ hiá»ƒu há»‡ thá»‘ng**

* RTL mÃ´ táº£ **hÃ nh vi**
* NhÆ°ng **CMOS mÃ´ táº£ báº£n cháº¥t váº­t lÃ½**, vÃ­ dá»¥:

  * VÃ¬ sao máº¡ch NAND nhanh hÆ¡n XOR?
  * VÃ¬ sao buffer láº¡i cáº§n cho tÃ­n hiá»‡u dÃ i?
  * VÃ¬ sao cÃ³ hiá»‡n tÆ°á»£ng glitch?

---

### âœ… **4. Há»c chÆ°Æ¡ng nÃ y = há»c cÃ¡ch chip hoáº¡t Ä‘á»™ng tháº­t**

* Khi báº¡n viáº¿t `assign y = a & b;`, báº¡n cÃ³ biáº¿t Ä‘iá»u gÃ¬ tháº­t sá»± xáº£y ra trong silicon khÃ´ng?
* Hiá»ƒu Ä‘Æ°á»£c hoáº¡t Ä‘á»™ng transistor = báº¡n biáº¿t **tá»«ng electron** Ä‘ang Ä‘i Ä‘Ã¢u khi chip cháº¡y.

â¡ Äiá»u nÃ y giÃºp báº¡n viáº¿t RTL **sÃ¡t vá»›i pháº§n cá»©ng**, dá»… timing closure, tiáº¿t kiá»‡m diá»‡n tÃ­ch, Ã­t tiÃªu tá»‘n Ä‘iá»‡n.

---

## ğŸ“Œ Káº¿t luáº­n:

> **Náº¿u khÃ´ng há»c ChÆ°Æ¡ng 2, báº¡n sáº½ luÃ´n chá»‰ lÃ  ngÆ°á»i viáº¿t code Verilog, khÃ´ng pháº£i ngÆ°á»i thiáº¿t káº¿ há»‡ thá»‘ng sá»‘.**

Náº¿u báº¡n muá»‘n:

* LÃ m Ä‘Æ°á»£c Ä‘á»“ Ã¡n FPGA cháº¯c tay
* Thi Ä‘áº­u test ká»¹ thuáº­t / phá»ng váº¥n vá»‹ trÃ­ Digital / RTL
* Viáº¿t RTL biáº¿t delay, power, area
  â†’ **Báº¯t buá»™c pháº£i hiá»ƒu ká»¹ ChÆ°Æ¡ng 2.**

---

ğŸ‘‰ Báº¡n cÃ³ muá»‘n mÃ¬nh tÃ³m táº¯t ná»™i dung tá»«ng má»¥c 2.1 â†’ 2.7 Ä‘á»ƒ báº¡n há»c nhanh hÆ¡n khÃ´ng?
