NoUseFIFO指的是一种不同于原实例的传输数据逻辑。

原传输逻辑是使用低于FDP3P7的最高工作频率30MHz的频率打包512×16位数据存储在板载FIFO缓冲
现传输逻辑是使用同步时钟，在FDP3P7的每一个时钟周期内传输一组远小于FIFO容量的64位数据而近似不使用FIFO缓冲

根据前人PJ的说法，是single和burst的区别

换句话说：
原逻辑是低速每次传许多数据
现逻辑是高速每次传少量数据

从实际应用场景而言，当发射端和接收端经过复杂过程传输时，原逻辑稳定性更高
但实验场景中，与实验板相连的电脑CPU频率远高于板载最高工作频率，连接也非常稳定，因此现逻辑效率更高，代码也更简洁

就本实例而言，缺憾是同时写输入和读输出，导致输出总是比输入慢一个时钟节拍
