# 后端专业术语
**ASIC**: 是为<font color = blue>执行特定功能而制造</font>的硅（即使这些功能本身可能是通用的，<u>即CPU是执行通用计算的 ASIC</u>)

---

**DEF(Design Exchange Format)**: 
   - > **概念** :是一种开放规范，用于以ASCII格式表示集成电路的物理布局。
   - > **内容**: 它代表网表和电路布局,<font color = red>对整个芯片布局的详细描述</font>。  
   - > **用途1**: `DEF` 与`LEF` <u>结合使用</u>可<font color = skyblue>在集成电路设计时表示其完整的物理布局</font>。
   - > **用途2**: DEF文件通常<font color = skyblue>由布局布线(P&R)工具生成</font>，并用做后期分析工具的输入。

---

**LEF(Libaray Exchange Format**):   
   - > **概念**: 是一种以 ASCII 格式表示集成电路物理布局的规范。
   - > **内容**: 它包括<font color = blue>设计规则</font>和有关<font color = red>标准单元和宏单元的抽象信息</font>(如单元的外形和尺寸,每个单元的输入输出引脚的位置等)。
   - > **功能**: 通过提供单元的抽象描述，帮助节省内存和计算资源  
---


**DRC(Design rule checking)**: 
   - > **概念**: 芯片代工厂为特定芯片制造工艺制定的规则，设计通常必须满足这些规则才能实际制造. <font color = blue>没有任何DRC违规的设计称为`DRC-clean` </font> 

---

**EDA(Electronic design automation)**:   
   - > **概念**: 是一类用于设计集成电路和印刷电路板等电子系统的软件工具。
   - > **用途**: 这些工具在一个设计流程中协同工作，芯片设计人员用它来设计和分析整个半导体芯片

---

**GDSII**: :star:  
   - > **概念**: 是一种二进制数据库文件格式，是<font color = green>电子设计自动化集成电路或集成电路布图设计数据交换的实际工业标准</font>。  
   - > **内容**: 它是一种二进制文件格式，<font color = red>以分层形式表示平面几何图形、文本标签和其他有关布局的信息</font>（二维/二维 CAD 文件格式)  
   - > **功能**: 这些数据可以<font color = skyblue>用来重建全部或部分布局，以用于共享布局、在不同工具之间传输图形数据或制作光掩膜版</font>。它**包含了制造商所需的所有布局细节**。
   - > **用途**: GDSII 文件通常<font color = red>是 IC 设计周期的最终输出产品</font>，并移交给 IC 代工厂进行 IC 制造  
   

---


**LVS(Layout Versus Schematic)**: 
   - > **概念**: 是一类电子设计自动化（EDA）验证软件.  
   - > **功能**: 用于<font color = red>确定特定集成电路布局是否与设计的原始原理图或电路图相对应</font>。  
   - > **LVS检查的步骤**: 见[wiki](https://en.wikipedia.org/wiki/Layout_Versus_Schematic)

---

**Netlist**:  
   - > **概念**: 网表，是对电路的表示，<font color = blue>描述了预硬化元素（标准单元和宏单元）以及它们之间的连接</font>  
   - > **形式**: 网表可以是 Verilog 格式，它们建模的是理想条件下的单元，主要用于验证电路的逻辑正确性；或者它们可以是 SPICE 网表，用于建模更物理的条件。

---

**PDK**: 
   - > **概念**: 是半导体行业内使用的一套文件，用于为设计集成电路的设计工具建立制造工艺模型  
   - > **来源**: PDK 是由<font color = skyblue>代工厂</font>为其工艺定义某种技术变化而创建的.然后<font color = skyblue>将其传递给客户，供其在设计过程中使用</font>。客户可对 PDK 进行改进，使其适合其特定的设计风格和市场。
   - > **用途**: 设计人员使用 PDK 进行设计、模拟、绘图和验证，然后将设计交还给代工厂生产芯片。<font color = red>PDK 中的数据是针对晶圆代工厂的工艺变化而特定的，并在设计过程的早期根据芯片的市场需求进行选择。准确的 PDK 将增加硅片首次通过成功的几率</font>。

---

:star:**下次更新**： 。。。。。。。。。。。。。。。

**PnR**: 布局和布线，数字电路实现的一个阶段.
   > 1. 确定布局中标准单元和宏的位置并检查其合法性（放置  
   > 2. 确定这些单元之间的物理连接的形状并检查合法性（路由）  

---

**SDC**: 代表Synopsys设计约束。一种基于Tcl的格式，用于<font color = blue>描述 EDA 工具的设计要求，包括时序、功耗和面积。</font>支持计时工具提供的 Tcl 命令子集。

---

**SDF**: 标准延迟格式，用于表示和解释电子设计过程任何阶段使用的时序数据。  

---

**SPEF**: 用于表示电路中电线的寄生电阻和电容的IEEE标准。  

---

**SPICE**: 用于模拟模拟电路的公共领域实用程序。与（大多数）Verilog 模拟器不同，<font color = blue>SPICE 可以模拟电路的各种物理条件</font>，包括但不限于温度、提取的寄生电阻和电容、晶体管开关速度等。

---

**SPICE netlist**: SPICE 和兼容实用程序可读的网表。与 Verilog 网表不同，SPICE 网表能够捕获电路的模拟视图。
   > - <font color = red>通过比较数字Verilog网表和模拟SPICE网表，OpenLane执行**LVS**</font>。

---

**STA**: 静态时序分析，一种无需对其进行全功能仿真即可确定芯片时序参数有效性的方法。STA 显示没有违反时序约束的芯片被认为已经实现了时序收敛。<font color = grey>确保电路能够正确执行其功能</font>。

---

**Tcl**: 一种流行于 EDA 工具内的嵌入式解释器的 shell 语言，最初由 John Osterhout 设计，用于 Magic VLSI 工具。

---

**timing closure**: 时序收敛，STA 已表明在特定时钟周期和所有时序角不存在违反时序约束的设计的术语。  

---

**Hardening**: 硬化（Hardening）在集成电路（IC）设计中是指将一个设计从抽象的逻辑描述（如 RTL 代码）转化为具体的物理实现的过程  


**foundry**: 铸造厂，半导体制造商  

---

**FPGA**: 现场可编程门阵列。

---


**IEEE**: 电气和电子工程师协会。  

---

# 后端常用工具
**KLayout**: 免费的开源布局(DEF/GDSII)查看器和编辑器。  

**Caravel**: 与`OpenMPW`,`chiplgnite`程序配合使用，为所有用户项目强制使用通用引脚排列，并提供许多基本功能，包括管理SoC、I/O配置、电源、时钟等。  

**Magic**: 免费软件布局(DEF/GDSII)查看器和编辑器  

**Netgen**: 用于运行LVS的开源工具  

**OpenROAD**: 用于生成数字SoC布局的开源工具链，重点关注片上系统设计的RTL到GSDII阶段。用于OpenLane内部的布局规划、PnR和设计优化。  

**Yosys**: RTL综合工具框架。  
