---
date: 2024-08-18 23:06
aliases:
  - Intrinsic capacitance
tags: 
---
本征电容近似为简单平行板。电容器的上板为栅极金属，具体的底板取决于晶体管的工作模式。

## MOS 截止区

当晶体管关闭（$V_{gs}= 0$）时，沟道不会耗尽，栅极上的电荷与来自基底的相反电荷匹配。此时的本征电容为 $C_{gb}$，即栅极电容。当 $V_{gs}$ 增加但仍低于阈值时，表面会形成耗尽区。这有效地将底板从氧化物向下移动，从而减少了电容。

## MOS 线性区

当 $V_{gs}>V_{t}$ 时，沟道反转并再次充当良好的导电底板。然而，沟道连接到源极和漏极，而不是基底。在漏源电压值较低时，沟道电荷大致在源极和漏极之间共享，因此有，
$$
C_{gs}=C_{gd}=\frac{WLC_{ox}}{2}=\frac{C_{0}}{2}
$$

## MOS 饱和区

当 MOS 工作在饱和区时，晶体管饱和且沟道夹断。此时，所有固有电容都指向源极。由于夹断，饱和电容减小为，
$$
C_{gs} = \dfrac{2}{3}C_{0}
$$

## 总结

![[本征电容_1.png]]
在长沟道 NMOS 中，重叠电容也与 $V_{ds}$ 和 $V_{gs}-V_{t}$ 有关。当漏源电压为 0 的时候，两个重叠电压值相等，且都为 $\dfrac{C_{0}}{2}$；当漏源电压上升，$C_{gs}$ 逐渐趋近于 $\dfrac{2}{3}C_{0}$，$C_{gd}$ 逐渐趋近于 0。
