# 페이지 디렉터리
제일 처음보는 -> 페이지 디렉토리  
CPU -> MMU 쓸 떄 TLB 에 페이지 테이블 엔트리가 cache 되어있다  
TLB(Translation Look-aside Buffer) 업데이트 -> 

# 페이지 디렉터리 캐시(TLB) 업데이트
- CPU
- cache => 0x1000 = 8,
    - 메모리 값 바꾸면 invalidate(flush, update)되고,
    - CPU 가 접근할 때 다시 메모리에 접근해서 받아옴
- memory => 0x1000 
    - 8 -> 10으로 바꾸면
## 해결
LCR3 호출로 cache에 변화가 있음을 알려줄 수 있다.

```c
lcr3(V2P(p->pgdir));
```

copyuvm 시 원래 VP에 매핑이 되도록..  
fork() 시 새 프로세스 만들 때 실제 복사를 했었는데,  
copy-on-write 적용을 위해서 새 공간을 할당하고, VT를 다시 매핑함.  
그리고 write 권한 제거 -> write 시 pagefault. 이것도 구현해야함.  

# 과제 테스팅
- COW 가 잘 되는지?
- `getfreenumpages()` 활용.