TimeQuest Timing Analyzer report for proj_1
Thu Apr 13 21:31:23 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Recovery: 'IntF|nWR'
 14. Slow 1200mV 85C Model Removal: 'IntF|nWR'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'IntF|nWR'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'IntF|nADV'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Recovery: 'IntF|nWR'
 35. Slow 1200mV 0C Model Removal: 'IntF|nWR'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'IntF|nWR'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'IntF|nADV'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 0C Model Metastability Report
 49. Fast 1200mV 0C Model Setup Summary
 50. Fast 1200mV 0C Model Hold Summary
 51. Fast 1200mV 0C Model Recovery Summary
 52. Fast 1200mV 0C Model Removal Summary
 53. Fast 1200mV 0C Model Minimum Pulse Width Summary
 54. Fast 1200mV 0C Model Recovery: 'IntF|nWR'
 55. Fast 1200mV 0C Model Removal: 'IntF|nWR'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'IntF|nWR'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'IntF|nADV'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Fast 1200mV 0C Model Metastability Report
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Signal Integrity Metrics (Slow 1200mv 0c Model)
 79. Signal Integrity Metrics (Slow 1200mv 85c Model)
 80. Signal Integrity Metrics (Fast 1200mv 0c Model)
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; proj_1                                              ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; proj_1.scf    ; OK     ; Thu Apr 13 21:31:20 2017 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; IntF|nADV  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nADV } ;
; IntF|nWR   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nWR }  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; IntF|nWR ; 6.143 ; 0.000               ;
+----------+-------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; IntF|nWR ; 1.338 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+-------+-------------------------------+
; Clock     ; Slack ; End Point TNS                 ;
+-----------+-------+-------------------------------+
; IntF|nWR  ; 9.537 ; 0.000                         ;
; IntF|nADV ; 9.891 ; 0.000                         ;
+-----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'IntF|nWR'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 6.143  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.582      ; 8.460      ;
; 7.112  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.166      ; 8.075      ;
; 7.112  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.166      ; 8.075      ;
; 7.112  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.166      ; 8.075      ;
; 7.179  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.179  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.176      ; 8.018      ;
; 7.795  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 7.795  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 5.200      ; 7.426      ;
; 16.183 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.582      ; 8.420      ;
; 17.188 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.166      ; 7.999      ;
; 17.188 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.166      ; 7.999      ;
; 17.188 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.166      ; 7.999      ;
; 17.254 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.254 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.176      ; 7.943      ;
; 17.926 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
; 17.926 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 5.200      ; 7.295      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'IntF|nWR'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.338  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.338  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.420      ; 6.970      ;
; 1.985  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 1.985  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.395      ; 7.592      ;
; 2.049  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.385      ; 7.646      ;
; 2.049  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.385      ; 7.646      ;
; 2.049  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 5.385      ; 7.646      ;
; 3.063  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.776      ; 8.051      ;
; 11.469 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 11.469 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.420      ; 7.101      ;
; 12.063 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.063 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.395      ; 7.670      ;
; 12.128 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.385      ; 7.725      ;
; 12.128 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.385      ; 7.725      ;
; 12.128 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 5.385      ; 7.725      ;
; 13.106 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.776      ; 8.094      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IntF|nWR'                                             ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; 9.537  ; 9.725        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[0]      ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[0]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[10]       ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[11]       ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[12]       ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[1]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[2]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[3]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[4]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[5]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[6]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[7]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[8]        ;
; 9.561  ; 9.749        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[9]        ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[10]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[11]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[12]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[13]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[14]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[15]     ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[1]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[2]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[3]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[4]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[5]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[6]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[7]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[8]      ;
; 9.571  ; 9.759        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[9]      ;
; 9.599  ; 9.787        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[13]       ;
; 9.599  ; 9.787        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[14]       ;
; 9.599  ; 9.787        ; 0.188          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[15]       ;
; 9.676  ; 9.676        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_0_|clk  ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_0_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_10_|clk   ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_11_|clk   ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_12_|clk   ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_1_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_2_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_3_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_4_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_5_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_6_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_7_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_8_|clk    ;
; 9.700  ; 9.700        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_9_|clk    ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_10_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_11_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_12_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_13_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_14_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_15_|clk ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_1_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_2_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_3_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_4_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_5_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_6_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_7_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_8_|clk  ;
; 9.710  ; 9.710        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_9_|clk  ;
; 9.738  ; 9.738        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_13_|clk   ;
; 9.738  ; 9.738        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_14_|clk   ;
; 9.738  ; 9.738        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_15_|clk   ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|o      ;
; 9.987  ; 10.207       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[13]       ;
; 9.987  ; 10.207       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[14]       ;
; 9.987  ; 10.207       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[15]       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[10]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[11]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[12]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[13]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[14]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[15]     ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[1]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[2]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[3]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[4]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[5]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[6]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[7]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[8]      ;
; 10.014 ; 10.234       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[9]      ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[0]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[10]       ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[11]       ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[12]       ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[1]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[2]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[3]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[4]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[5]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[6]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[7]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[8]        ;
; 10.023 ; 10.243       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[9]        ;
; 10.046 ; 10.266       ; 0.220          ; High Pulse Width ; IntF|nWR ; Rise       ; width[0]      ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|o      ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IntF|nADV'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 9.918  ; 9.918        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 9.935  ; 9.935        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 9.936  ; 9.936        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 9.942  ; 9.942        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 9.945  ; 9.945        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 9.952  ; 9.952        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 9.952  ; 9.952        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 9.959  ; 9.959        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 9.959  ; 9.959        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 9.966  ; 9.966        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 9.968  ; 9.968        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 9.973  ; 9.973        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 9.973  ; 9.973        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 9.974  ; 9.974        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 9.974  ; 9.974        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 9.976  ; 9.976        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 9.976  ; 9.976        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 9.980  ; 9.980        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 9.980  ; 9.980        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 9.981  ; 9.981        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 9.981  ; 9.981        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 9.983  ; 9.983        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 9.983  ; 9.983        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 9.988  ; 9.988        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 9.990  ; 9.990        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 9.993  ; 9.993        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 9.995  ; 9.995        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 9.997  ; 9.997        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 9.999  ; 9.999        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.001 ; 10.001       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 10.003 ; 10.003       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 10.004 ; 10.004       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 10.006 ; 10.006       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 10.008 ; 10.008       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 10.013 ; 10.013       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 10.014 ; 10.014       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 10.016 ; 10.016       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 10.016 ; 10.016       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 10.017 ; 10.017       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 10.017 ; 10.017       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 10.020 ; 10.020       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 10.023 ; 10.023       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 10.023 ; 10.023       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 10.024 ; 10.024       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 10.024 ; 10.024       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 10.030 ; 10.030       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 10.038 ; 10.038       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 10.039 ; 10.039       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 10.047 ; 10.047       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 10.058 ; 10.058       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 10.064 ; 10.064       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 10.065 ; 10.065       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 10.081 ; 10.081       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; IntF|nADV ; Rise       ; nADV                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; 4.145  ; 4.501  ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; 3.777  ; 4.098  ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; 3.750  ; 4.179  ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; 3.827  ; 4.202  ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; 4.145  ; 4.501  ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; 3.754  ; 4.094  ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; 4.088  ; 4.419  ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; 4.034  ; 4.407  ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; 3.122  ; 3.449  ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; 3.553  ; 3.849  ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; 3.527  ; 3.844  ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; 3.395  ; 3.757  ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; 3.905  ; 4.292  ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; 3.479  ; 3.873  ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; 2.952  ; 3.246  ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; 3.360  ; 3.648  ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; 2.945  ; 3.227  ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.270  ; 1.554  ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 1.270  ; 1.554  ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.497  ; 0.835  ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.261  ; 0.520  ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; -0.146 ; 0.144  ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.154  ; 0.511  ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.744  ; 0.996  ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.294  ; 0.591  ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.446  ; 0.764  ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.879  ; 1.065  ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.124  ; 0.443  ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.290  ; 0.576  ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; -0.304 ; 0.010  ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; -0.040 ; 0.231  ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; -0.353 ; -0.015 ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; -0.298 ; -0.032 ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; -0.187 ; 0.144  ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; 3.234  ; 3.741  ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; 2.737  ; 3.260  ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; 2.887  ; 3.101  ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; 2.537  ; 3.093  ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; 3.234  ; 3.741  ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; 3.143  ; 3.563  ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; 3.058  ; 3.544  ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; -1.814 ; -2.072 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; -2.602 ; -2.901 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; -2.576 ; -2.976 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; -2.696 ; -3.042 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; -3.015 ; -3.348 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; -2.587 ; -2.900 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; -2.965 ; -3.270 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; -2.910 ; -3.259 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; -1.978 ; -2.295 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; -2.449 ; -2.724 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; -2.337 ; -2.644 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; -2.269 ; -2.607 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; -2.721 ; -3.094 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; -2.317 ; -2.683 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; -1.821 ; -2.091 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; -2.238 ; -2.502 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; -1.814 ; -2.072 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.216  ; 0.909  ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 0.567  ; 0.217  ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.488  ; 0.108  ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.954  ; 0.701  ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; 0.889  ; 0.556  ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.674  ; 0.356  ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.784  ; 0.472  ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.499  ; 0.164  ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.397  ; 0.128  ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.165  ; -0.063 ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.567  ; 0.208  ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.475  ; 0.134  ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; 1.039  ; 0.722  ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; 1.206  ; 0.909  ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; 0.972  ; 0.692  ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; 1.216  ; 0.897  ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; 0.975  ; 0.708  ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; -0.494 ; -0.789 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; -0.600 ; -0.958 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; -0.595 ; -0.996 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; -0.494 ; -0.789 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; -1.068 ; -1.417 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; -0.982 ; -1.247 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; -0.877 ; -1.211 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 11.481 ; 11.428 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 7.514  ; 7.425  ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 7.592  ; 7.463  ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 9.253  ; 8.930  ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 9.230  ; 8.863  ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 7.789  ; 7.571  ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 11.481 ; 11.428 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 7.587  ; 7.446  ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 8.693  ; 8.418  ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 8.691  ; 8.346  ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 8.109  ; 7.858  ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 8.631  ; 8.294  ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 7.488  ; 7.343  ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 9.205  ; 8.829  ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 10.345 ; 10.391 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 8.640  ; 8.297  ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 8.426  ; 8.082  ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 16.972 ; 17.080 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 12.395 ; 12.288 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 12.820 ; 12.820 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 13.000 ; 12.947 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 13.339 ; 13.280 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 15.060 ; 14.808 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 16.972 ; 17.080 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 13.668 ; 13.697 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 14.275 ; 14.179 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 14.385 ; 14.232 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 14.474 ; 14.358 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 14.182 ; 14.053 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 13.404 ; 13.321 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 13.488 ; 13.394 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 11.924 ; 11.703 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 11.669 ; 11.498 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 12.121 ; 11.867 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 8.257  ; 8.572  ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 8.113  ; 8.398  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 8.257  ; 8.572  ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 8.113  ; 8.398  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 7.232  ; 7.093  ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 7.250  ; 7.163  ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 7.331  ; 7.205  ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 8.926  ; 8.616  ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 8.904  ; 8.551  ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 7.519  ; 7.308  ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 11.174 ; 11.131 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 7.325  ; 7.188  ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 8.387  ; 8.121  ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 8.385  ; 8.051  ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 7.826  ; 7.584  ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 8.328  ; 8.002  ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 7.232  ; 7.093  ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 8.874  ; 8.511  ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 10.078 ; 10.130 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 8.336  ; 8.006  ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 8.124  ; 7.793  ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 10.253 ; 10.113 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 11.278 ; 11.199 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 11.764 ; 11.753 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 11.693 ; 11.652 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 11.939 ; 11.895 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 13.312 ; 13.095 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 15.612 ; 15.730 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 12.214 ; 12.266 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 12.929 ; 12.839 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 12.924 ; 12.782 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 12.994 ; 12.910 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 12.797 ; 12.682 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 12.049 ; 11.975 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 12.102 ; 12.042 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 10.536 ; 10.328 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 10.253 ; 10.113 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 10.492 ; 10.311 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.961  ; 8.265  ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.828  ; 8.103  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.961  ; 8.265  ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.828  ; 8.103  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AD[0]      ; DAC_D[0]    ; 8.201  ;        ;        ; 8.437  ;
; AD[0]      ; SRAM_D[0]   ; 8.005  ;        ;        ; 8.203  ;
; AD[1]      ; DAC_D[1]    ; 8.630  ;        ;        ; 8.924  ;
; AD[1]      ; SRAM_D[1]   ; 7.938  ;        ;        ; 8.249  ;
; AD[2]      ; DAC_D[2]    ; 7.712  ;        ;        ; 8.021  ;
; AD[2]      ; SRAM_D[2]   ; 7.840  ;        ;        ; 8.117  ;
; AD[3]      ; DAC_D[3]    ; 8.207  ;        ;        ; 8.458  ;
; AD[3]      ; SRAM_D[3]   ; 7.586  ;        ;        ; 7.938  ;
; AD[4]      ; DAC_D[4]    ; 7.274  ;        ;        ; 7.525  ;
; AD[4]      ; SRAM_D[4]   ; 7.924  ;        ;        ; 8.259  ;
; AD[5]      ; DAC_D[5]    ; 7.508  ;        ;        ; 7.723  ;
; AD[5]      ; SRAM_D[5]   ; 7.991  ;        ;        ; 8.319  ;
; AD[6]      ; DAC_D[6]    ; 7.613  ;        ;        ; 7.789  ;
; AD[6]      ; SRAM_D[6]   ; 7.937  ;        ;        ; 8.253  ;
; AD[7]      ; DAC_D[7]    ; 7.510  ;        ;        ; 7.849  ;
; AD[7]      ; SRAM_D[7]   ; 7.573  ;        ;        ; 7.939  ;
; AD[8]      ; DAC_D[8]    ; 7.867  ;        ;        ; 8.137  ;
; AD[8]      ; SRAM_D[8]   ; 7.684  ;        ;        ; 7.984  ;
; AD[9]      ; DAC_D[9]    ; 7.866  ;        ;        ; 8.178  ;
; AD[9]      ; SRAM_D[9]   ; 10.676 ;        ;        ; 11.258 ;
; AD[10]     ; DAC_D[10]   ; 7.501  ;        ;        ; 7.823  ;
; AD[10]     ; SRAM_D[10]  ; 7.796  ;        ;        ; 8.084  ;
; AD[11]     ; DAC_D[11]   ; 8.072  ;        ;        ; 8.282  ;
; AD[11]     ; SRAM_D[11]  ; 8.053  ;        ;        ; 8.263  ;
; AD[12]     ; SRAM_D[12]  ; 7.913  ;        ;        ; 8.168  ;
; AD[13]     ; SRAM_D[13]  ; 7.597  ;        ;        ; 7.809  ;
; AD[14]     ; SRAM_D[14]  ; 7.529  ;        ;        ; 7.735  ;
; AD[15]     ; SRAM_D[15]  ; 7.567  ;        ;        ; 7.751  ;
; ADDRH[16]  ; SRAM_A[16]  ; 7.576  ;        ;        ; 7.909  ;
; ADDRH[17]  ; SRAM_A[17]  ; 7.946  ;        ;        ; 8.229  ;
; ADDRH[18]  ; SRAM_A[18]  ; 7.828  ;        ;        ; 8.121  ;
; ADDRH[19]  ; SRAM_A[19]  ; 8.140  ;        ;        ; 8.513  ;
; ADDRH[20]  ; AD[0]       ; 13.435 ; 12.378 ; 13.140 ; 13.761 ;
; ADDRH[20]  ; AD[1]       ; 14.033 ; 12.378 ; 13.140 ; 14.423 ;
; ADDRH[20]  ; AD[2]       ; 13.875 ; 12.124 ; 12.842 ; 14.238 ;
; ADDRH[20]  ; AD[3]       ; 14.220 ; 12.124 ; 12.842 ; 14.576 ;
; ADDRH[20]  ; AD[4]       ; 15.560 ; 13.257 ; 14.055 ; 15.742 ;
; ADDRH[20]  ; AD[5]       ; 17.842 ; 15.979 ; 16.532 ; 18.361 ;
; ADDRH[20]  ; AD[6]       ; 14.512 ; 13.302 ; 14.127 ; 14.959 ;
; ADDRH[20]  ; AD[7]       ; 15.162 ; 12.845 ; 13.652 ; 15.477 ;
; ADDRH[20]  ; AD[8]       ; 15.245 ; 12.845 ; 13.652 ; 15.507 ;
; ADDRH[20]  ; AD[9]       ; 15.318 ; 12.845 ; 13.652 ; 15.632 ;
; ADDRH[20]  ; AD[10]      ; 15.020 ; 12.975 ; 13.766 ; 15.308 ;
; ADDRH[20]  ; AD[11]      ; 14.237 ; 11.856 ; 12.537 ; 14.568 ;
; ADDRH[20]  ; AD[12]      ; 14.294 ; 11.856 ; 12.537 ; 14.643 ;
; ADDRH[20]  ; AD[13]      ; 13.121 ; 11.856 ; 12.537 ; 13.439 ;
; ADDRH[20]  ; AD[14]      ; 12.847 ; 12.136 ; 12.870 ; 13.218 ;
; ADDRH[20]  ; AD[15]      ; 13.093 ; 12.373 ; 13.145 ; 13.422 ;
; ADDRH[20]  ; SRAM_D[0]   ; 11.399 ; 11.324 ; 11.956 ; 11.881 ;
; ADDRH[20]  ; SRAM_D[1]   ; 11.165 ; 11.090 ; 11.766 ; 11.691 ;
; ADDRH[20]  ; SRAM_D[2]   ; 10.552 ; 10.477 ; 11.098 ; 11.023 ;
; ADDRH[20]  ; SRAM_D[3]   ; 11.399 ; 11.324 ; 11.956 ; 11.881 ;
; ADDRH[20]  ; SRAM_D[4]   ; 10.545 ; 10.470 ; 11.092 ; 11.017 ;
; ADDRH[20]  ; SRAM_D[5]   ; 10.552 ; 10.477 ; 11.098 ; 11.023 ;
; ADDRH[20]  ; SRAM_D[6]   ; 10.141 ; 10.066 ; 10.663 ; 10.588 ;
; ADDRH[20]  ; SRAM_D[7]   ; 10.545 ; 10.470 ; 11.092 ; 11.017 ;
; ADDRH[20]  ; SRAM_D[8]   ; 10.247 ; 10.155 ; 10.807 ; 10.715 ;
; ADDRH[20]  ; SRAM_D[9]   ; 12.727 ; 12.863 ; 13.249 ; 13.385 ;
; ADDRH[20]  ; SRAM_D[10]  ; 10.366 ; 10.253 ; 10.940 ; 10.827 ;
; ADDRH[20]  ; SRAM_D[11]  ; 9.865  ; 9.752  ; 10.350 ; 10.237 ;
; ADDRH[20]  ; SRAM_D[12]  ; 10.247 ; 10.155 ; 10.807 ; 10.715 ;
; ADDRH[20]  ; SRAM_D[13]  ; 10.366 ; 10.253 ; 10.940 ; 10.827 ;
; ADDRH[20]  ; SRAM_D[14]  ; 10.090 ; 9.977  ; 10.616 ; 10.503 ;
; ADDRH[20]  ; SRAM_D[15]  ; 10.090 ; 9.977  ; 10.616 ; 10.503 ;
; ADDRH[20]  ; nDAC_CS     ;        ; 10.345 ; 10.763 ;        ;
; ADDRH[20]  ; nSRAM_CE    ; 11.039 ;        ;        ; 11.102 ;
; ADDRH[21]  ; AD[0]       ; 13.430 ; 12.696 ; 13.156 ; 13.801 ;
; ADDRH[21]  ; AD[1]       ; 14.028 ; 13.356 ; 13.750 ; 14.463 ;
; ADDRH[21]  ; AD[2]       ; 13.870 ; 13.164 ; 13.583 ; 14.278 ;
; ADDRH[21]  ; AD[3]       ; 14.215 ; 13.502 ; 13.930 ; 14.616 ;
; ADDRH[21]  ; AD[4]       ; 15.555 ; 14.669 ; 15.271 ; 15.782 ;
; ADDRH[21]  ; AD[5]       ; 17.837 ; 17.286 ; 17.550 ; 18.401 ;
; ADDRH[21]  ; AD[6]       ; 14.507 ; 13.895 ; 14.235 ; 14.999 ;
; ADDRH[21]  ; AD[7]       ; 15.157 ; 14.406 ; 14.876 ; 15.517 ;
; ADDRH[21]  ; AD[8]       ; 15.240 ; 14.438 ; 14.960 ; 15.547 ;
; ADDRH[21]  ; AD[9]       ; 15.313 ; 14.560 ; 15.030 ; 15.672 ;
; ADDRH[21]  ; AD[10]      ; 15.015 ; 14.241 ; 14.739 ; 15.348 ;
; ADDRH[21]  ; AD[11]      ; 14.232 ; 13.505 ; 13.960 ; 14.608 ;
; ADDRH[21]  ; AD[12]      ; 14.289 ; 13.580 ; 14.019 ; 14.683 ;
; ADDRH[21]  ; AD[13]      ; 13.116 ; 12.371 ; 12.822 ; 13.479 ;
; ADDRH[21]  ; AD[14]      ; 12.842 ; 12.149 ; 12.872 ; 13.258 ;
; ADDRH[21]  ; AD[15]      ; 13.088 ; 12.357 ; 13.147 ; 13.462 ;
; ADDRH[21]  ; SRAM_D[0]   ; 11.354 ; 11.279 ; 11.958 ; 11.883 ;
; ADDRH[21]  ; SRAM_D[1]   ; 11.120 ; 11.045 ; 11.768 ; 11.693 ;
; ADDRH[21]  ; SRAM_D[2]   ; 10.507 ; 10.432 ; 11.100 ; 11.025 ;
; ADDRH[21]  ; SRAM_D[3]   ; 11.354 ; 11.279 ; 11.958 ; 11.883 ;
; ADDRH[21]  ; SRAM_D[4]   ; 10.500 ; 10.425 ; 11.094 ; 11.019 ;
; ADDRH[21]  ; SRAM_D[5]   ; 10.507 ; 10.432 ; 11.100 ; 11.025 ;
; ADDRH[21]  ; SRAM_D[6]   ; 10.096 ; 10.021 ; 10.665 ; 10.590 ;
; ADDRH[21]  ; SRAM_D[7]   ; 10.500 ; 10.425 ; 11.094 ; 11.019 ;
; ADDRH[21]  ; SRAM_D[8]   ; 10.202 ; 10.110 ; 10.809 ; 10.717 ;
; ADDRH[21]  ; SRAM_D[9]   ; 12.682 ; 12.818 ; 13.251 ; 13.387 ;
; ADDRH[21]  ; SRAM_D[10]  ; 10.321 ; 10.208 ; 10.942 ; 10.829 ;
; ADDRH[21]  ; SRAM_D[11]  ; 9.820  ; 9.707  ; 10.352 ; 10.239 ;
; ADDRH[21]  ; SRAM_D[12]  ; 10.202 ; 10.110 ; 10.809 ; 10.717 ;
; ADDRH[21]  ; SRAM_D[13]  ; 10.321 ; 10.208 ; 10.942 ; 10.829 ;
; ADDRH[21]  ; SRAM_D[14]  ; 10.045 ; 9.932  ; 10.618 ; 10.505 ;
; ADDRH[21]  ; SRAM_D[15]  ; 10.045 ; 9.932  ; 10.618 ; 10.505 ;
; ADDRH[21]  ; nDAC_CS     ; 10.371 ;        ;        ; 10.670 ;
; ADDRH[21]  ; nSRAM_CE    ; 10.994 ;        ;        ; 11.104 ;
; ADDRH[22]  ; AD[0]       ; 12.592 ; 13.280 ; 13.629 ; 12.902 ;
; ADDRH[22]  ; AD[1]       ; 13.186 ; 13.942 ; 14.227 ; 13.562 ;
; ADDRH[22]  ; AD[2]       ; 13.019 ; 13.757 ; 14.069 ; 13.370 ;
; ADDRH[22]  ; AD[3]       ; 13.366 ; 14.095 ; 14.414 ; 13.708 ;
; ADDRH[22]  ; AD[4]       ; 14.707 ; 15.261 ; 15.754 ; 14.875 ;
; ADDRH[22]  ; AD[5]       ; 16.986 ; 17.880 ; 18.036 ; 17.492 ;
; ADDRH[22]  ; AD[6]       ; 13.671 ; 14.478 ; 14.706 ; 14.101 ;
; ADDRH[22]  ; AD[7]       ; 14.312 ; 14.996 ; 15.356 ; 14.612 ;
; ADDRH[22]  ; AD[8]       ; 14.396 ; 15.026 ; 15.439 ; 14.644 ;
; ADDRH[22]  ; AD[9]       ; 14.466 ; 15.151 ; 15.512 ; 14.766 ;
; ADDRH[22]  ; AD[10]      ; 14.175 ; 14.827 ; 15.214 ; 14.447 ;
; ADDRH[22]  ; AD[11]      ; 13.396 ; 14.087 ; 14.431 ; 13.711 ;
; ADDRH[22]  ; AD[12]      ; 13.455 ; 14.162 ; 14.488 ; 13.786 ;
; ADDRH[22]  ; AD[13]      ; 12.258 ; 12.958 ; 13.315 ; 12.577 ;
; ADDRH[22]  ; AD[14]      ; 12.050 ; 12.737 ; 13.041 ; 12.548 ;
; ADDRH[22]  ; AD[15]      ; 12.311 ; 12.941 ; 13.287 ; 12.823 ;
; ADDRH[22]  ; SRAM_D[0]   ; 11.200 ; 11.125 ; 11.747 ; 11.672 ;
; ADDRH[22]  ; SRAM_D[1]   ; 10.966 ; 10.891 ; 11.557 ; 11.482 ;
; ADDRH[22]  ; SRAM_D[2]   ; 10.353 ; 10.278 ; 10.889 ; 10.814 ;
; ADDRH[22]  ; SRAM_D[3]   ; 11.200 ; 11.125 ; 11.747 ; 11.672 ;
; ADDRH[22]  ; SRAM_D[4]   ; 10.346 ; 10.271 ; 10.883 ; 10.808 ;
; ADDRH[22]  ; SRAM_D[5]   ; 10.353 ; 10.278 ; 10.889 ; 10.814 ;
; ADDRH[22]  ; SRAM_D[6]   ; 9.942  ; 9.867  ; 10.454 ; 10.379 ;
; ADDRH[22]  ; SRAM_D[7]   ; 10.346 ; 10.271 ; 10.883 ; 10.808 ;
; ADDRH[22]  ; SRAM_D[8]   ; 10.048 ; 9.956  ; 10.598 ; 10.506 ;
; ADDRH[22]  ; SRAM_D[9]   ; 12.528 ; 12.664 ; 13.040 ; 13.176 ;
; ADDRH[22]  ; SRAM_D[10]  ; 10.167 ; 10.054 ; 10.731 ; 10.618 ;
; ADDRH[22]  ; SRAM_D[11]  ; 9.666  ; 9.553  ; 10.141 ; 10.028 ;
; ADDRH[22]  ; SRAM_D[12]  ; 10.048 ; 9.956  ; 10.598 ; 10.506 ;
; ADDRH[22]  ; SRAM_D[13]  ; 10.167 ; 10.054 ; 10.731 ; 10.618 ;
; ADDRH[22]  ; SRAM_D[14]  ; 9.891  ; 9.778  ; 10.407 ; 10.294 ;
; ADDRH[22]  ; SRAM_D[15]  ; 9.891  ; 9.778  ; 10.407 ; 10.294 ;
; ADDRH[22]  ; nDAC_CS     ; 10.217 ;        ;        ; 10.459 ;
; ADDRH[22]  ; nSRAM_CE    ; 10.840 ;        ;        ; 10.893 ;
; ADDRH[23]  ; AD[0]       ; 13.923 ; 12.863 ; 13.619 ; 14.240 ;
; ADDRH[23]  ; AD[1]       ; 14.521 ; 12.863 ; 13.619 ; 14.902 ;
; ADDRH[23]  ; AD[2]       ; 14.363 ; 12.609 ; 13.321 ; 14.717 ;
; ADDRH[23]  ; AD[3]       ; 14.708 ; 12.609 ; 13.321 ; 15.055 ;
; ADDRH[23]  ; AD[4]       ; 16.048 ; 13.742 ; 14.534 ; 16.221 ;
; ADDRH[23]  ; AD[5]       ; 18.330 ; 16.464 ; 17.011 ; 18.840 ;
; ADDRH[23]  ; AD[6]       ; 15.000 ; 13.787 ; 14.606 ; 15.438 ;
; ADDRH[23]  ; AD[7]       ; 15.650 ; 13.330 ; 14.131 ; 15.956 ;
; ADDRH[23]  ; AD[8]       ; 15.733 ; 13.330 ; 14.131 ; 15.986 ;
; ADDRH[23]  ; AD[9]       ; 15.806 ; 13.330 ; 14.131 ; 16.111 ;
; ADDRH[23]  ; AD[10]      ; 15.508 ; 13.460 ; 14.245 ; 15.787 ;
; ADDRH[23]  ; AD[11]      ; 14.725 ; 12.341 ; 13.016 ; 15.047 ;
; ADDRH[23]  ; AD[12]      ; 14.782 ; 12.341 ; 13.016 ; 15.122 ;
; ADDRH[23]  ; AD[13]      ; 13.609 ; 12.341 ; 13.016 ; 13.918 ;
; ADDRH[23]  ; AD[14]      ; 13.335 ; 12.621 ; 13.349 ; 13.697 ;
; ADDRH[23]  ; AD[15]      ; 13.581 ; 12.858 ; 13.624 ; 13.901 ;
; ADDRH[23]  ; SRAM_D[0]   ; 11.884 ; 11.809 ; 12.435 ; 12.360 ;
; ADDRH[23]  ; SRAM_D[1]   ; 11.650 ; 11.575 ; 12.245 ; 12.170 ;
; ADDRH[23]  ; SRAM_D[2]   ; 11.037 ; 10.962 ; 11.577 ; 11.502 ;
; ADDRH[23]  ; SRAM_D[3]   ; 11.884 ; 11.809 ; 12.435 ; 12.360 ;
; ADDRH[23]  ; SRAM_D[4]   ; 11.030 ; 10.955 ; 11.571 ; 11.496 ;
; ADDRH[23]  ; SRAM_D[5]   ; 11.037 ; 10.962 ; 11.577 ; 11.502 ;
; ADDRH[23]  ; SRAM_D[6]   ; 10.626 ; 10.551 ; 11.142 ; 11.067 ;
; ADDRH[23]  ; SRAM_D[7]   ; 11.030 ; 10.955 ; 11.571 ; 11.496 ;
; ADDRH[23]  ; SRAM_D[8]   ; 10.732 ; 10.640 ; 11.286 ; 11.194 ;
; ADDRH[23]  ; SRAM_D[9]   ; 13.212 ; 13.348 ; 13.728 ; 13.864 ;
; ADDRH[23]  ; SRAM_D[10]  ; 10.851 ; 10.738 ; 11.419 ; 11.306 ;
; ADDRH[23]  ; SRAM_D[11]  ; 10.350 ; 10.237 ; 10.829 ; 10.716 ;
; ADDRH[23]  ; SRAM_D[12]  ; 10.732 ; 10.640 ; 11.286 ; 11.194 ;
; ADDRH[23]  ; SRAM_D[13]  ; 10.851 ; 10.738 ; 11.419 ; 11.306 ;
; ADDRH[23]  ; SRAM_D[14]  ; 10.575 ; 10.462 ; 11.095 ; 10.982 ;
; ADDRH[23]  ; SRAM_D[15]  ; 10.575 ; 10.462 ; 11.095 ; 10.982 ;
; ADDRH[23]  ; nDAC_CS     ; 10.885 ;        ;        ; 11.169 ;
; ADDRH[23]  ; nSRAM_CE    ; 11.524 ;        ;        ; 11.581 ;
; ADDRH[24]  ; AD[0]       ; 13.832 ; 12.772 ; 13.441 ; 14.062 ;
; ADDRH[24]  ; AD[1]       ; 14.430 ; 12.772 ; 13.441 ; 14.724 ;
; ADDRH[24]  ; AD[2]       ; 14.272 ; 12.518 ; 13.143 ; 14.539 ;
; ADDRH[24]  ; AD[3]       ; 14.617 ; 12.518 ; 13.143 ; 14.877 ;
; ADDRH[24]  ; AD[4]       ; 15.957 ; 13.651 ; 14.356 ; 16.043 ;
; ADDRH[24]  ; AD[5]       ; 18.239 ; 16.373 ; 16.833 ; 18.662 ;
; ADDRH[24]  ; AD[6]       ; 14.909 ; 13.696 ; 14.428 ; 15.260 ;
; ADDRH[24]  ; AD[7]       ; 15.559 ; 13.239 ; 13.953 ; 15.778 ;
; ADDRH[24]  ; AD[8]       ; 15.642 ; 13.239 ; 13.953 ; 15.808 ;
; ADDRH[24]  ; AD[9]       ; 15.715 ; 13.239 ; 13.953 ; 15.933 ;
; ADDRH[24]  ; AD[10]      ; 15.417 ; 13.369 ; 14.067 ; 15.609 ;
; ADDRH[24]  ; AD[11]      ; 14.634 ; 12.250 ; 12.838 ; 14.869 ;
; ADDRH[24]  ; AD[12]      ; 14.691 ; 12.250 ; 12.838 ; 14.944 ;
; ADDRH[24]  ; AD[13]      ; 13.518 ; 12.250 ; 12.838 ; 13.740 ;
; ADDRH[24]  ; AD[14]      ; 13.244 ; 12.530 ; 13.171 ; 13.519 ;
; ADDRH[24]  ; AD[15]      ; 13.490 ; 12.767 ; 13.446 ; 13.723 ;
; ADDRH[24]  ; SRAM_D[0]   ; 11.793 ; 11.718 ; 12.257 ; 12.182 ;
; ADDRH[24]  ; SRAM_D[1]   ; 11.559 ; 11.484 ; 12.067 ; 11.992 ;
; ADDRH[24]  ; SRAM_D[2]   ; 10.946 ; 10.871 ; 11.399 ; 11.324 ;
; ADDRH[24]  ; SRAM_D[3]   ; 11.793 ; 11.718 ; 12.257 ; 12.182 ;
; ADDRH[24]  ; SRAM_D[4]   ; 10.939 ; 10.864 ; 11.393 ; 11.318 ;
; ADDRH[24]  ; SRAM_D[5]   ; 10.946 ; 10.871 ; 11.399 ; 11.324 ;
; ADDRH[24]  ; SRAM_D[6]   ; 10.535 ; 10.460 ; 10.964 ; 10.889 ;
; ADDRH[24]  ; SRAM_D[7]   ; 10.939 ; 10.864 ; 11.393 ; 11.318 ;
; ADDRH[24]  ; SRAM_D[8]   ; 10.641 ; 10.549 ; 11.108 ; 11.016 ;
; ADDRH[24]  ; SRAM_D[9]   ; 13.121 ; 13.257 ; 13.550 ; 13.686 ;
; ADDRH[24]  ; SRAM_D[10]  ; 10.760 ; 10.647 ; 11.241 ; 11.128 ;
; ADDRH[24]  ; SRAM_D[11]  ; 10.259 ; 10.146 ; 10.651 ; 10.538 ;
; ADDRH[24]  ; SRAM_D[12]  ; 10.641 ; 10.549 ; 11.108 ; 11.016 ;
; ADDRH[24]  ; SRAM_D[13]  ; 10.760 ; 10.647 ; 11.241 ; 11.128 ;
; ADDRH[24]  ; SRAM_D[14]  ; 10.484 ; 10.371 ; 10.917 ; 10.804 ;
; ADDRH[24]  ; SRAM_D[15]  ; 10.484 ; 10.371 ; 10.917 ; 10.804 ;
; ADDRH[24]  ; nDAC_CS     ; 10.794 ;        ;        ; 10.991 ;
; ADDRH[24]  ; nSRAM_CE    ; 11.433 ;        ;        ; 11.403 ;
; SRAM_D[0]  ; AD[0]       ; 9.493  ;        ;        ; 9.552  ;
; SRAM_D[1]  ; AD[1]       ; 9.420  ;        ;        ; 9.435  ;
; SRAM_D[2]  ; AD[2]       ; 9.259  ;        ;        ; 9.319  ;
; SRAM_D[3]  ; AD[3]       ; 9.832  ;        ;        ; 9.819  ;
; SRAM_D[4]  ; AD[4]       ; 10.885 ;        ;        ; 10.757 ;
; SRAM_D[5]  ; AD[5]       ; 13.183 ;        ;        ; 13.389 ;
; SRAM_D[6]  ; AD[6]       ; 9.574  ;        ;        ; 9.669  ;
; SRAM_D[7]  ; AD[7]       ; 10.362 ;        ;        ; 10.363 ;
; SRAM_D[8]  ; AD[8]       ; 9.961  ;        ;        ; 9.857  ;
; SRAM_D[9]  ; AD[9]       ; 10.360 ;        ;        ; 10.286 ;
; SRAM_D[10] ; AD[10]      ; 10.101 ;        ;        ; 10.145 ;
; SRAM_D[11] ; AD[11]      ; 9.591  ;        ;        ; 9.608  ;
; SRAM_D[12] ; AD[12]      ; 9.164  ;        ;        ; 9.148  ;
; SRAM_D[13] ; AD[13]      ; 9.062  ;        ;        ; 9.120  ;
; SRAM_D[14] ; AD[14]      ; 8.905  ;        ;        ; 9.015  ;
; SRAM_D[15] ; AD[15]      ; 9.194  ;        ;        ; 9.225  ;
; nE1        ; AD[0]       ; 13.747 ; 12.687 ; 13.422 ; 14.043 ;
; nE1        ; AD[1]       ; 14.345 ; 12.687 ; 13.422 ; 14.705 ;
; nE1        ; AD[2]       ; 14.187 ; 12.433 ; 13.124 ; 14.520 ;
; nE1        ; AD[3]       ; 14.532 ; 12.433 ; 13.124 ; 14.858 ;
; nE1        ; AD[4]       ; 15.872 ; 13.566 ; 14.337 ; 16.024 ;
; nE1        ; AD[5]       ; 18.154 ; 16.288 ; 16.814 ; 18.643 ;
; nE1        ; AD[6]       ; 14.824 ; 13.611 ; 14.409 ; 15.241 ;
; nE1        ; AD[7]       ; 15.474 ; 13.154 ; 13.934 ; 15.759 ;
; nE1        ; AD[8]       ; 15.557 ; 13.154 ; 13.934 ; 15.789 ;
; nE1        ; AD[9]       ; 15.630 ; 13.154 ; 13.934 ; 15.914 ;
; nE1        ; AD[10]      ; 15.332 ; 13.284 ; 14.048 ; 15.590 ;
; nE1        ; AD[11]      ; 14.549 ; 12.165 ; 12.819 ; 14.850 ;
; nE1        ; AD[12]      ; 14.606 ; 12.165 ; 12.819 ; 14.925 ;
; nE1        ; AD[13]      ; 13.433 ; 12.165 ; 12.819 ; 13.721 ;
; nE1        ; AD[14]      ; 13.159 ; 12.445 ; 13.152 ; 13.500 ;
; nE1        ; AD[15]      ; 13.405 ; 12.682 ; 13.427 ; 13.704 ;
; nE1        ; SRAM_D[0]   ; 11.708 ; 11.633 ; 12.238 ; 12.163 ;
; nE1        ; SRAM_D[1]   ; 11.474 ; 11.399 ; 12.048 ; 11.973 ;
; nE1        ; SRAM_D[2]   ; 10.861 ; 10.786 ; 11.380 ; 11.305 ;
; nE1        ; SRAM_D[3]   ; 11.708 ; 11.633 ; 12.238 ; 12.163 ;
; nE1        ; SRAM_D[4]   ; 10.854 ; 10.779 ; 11.374 ; 11.299 ;
; nE1        ; SRAM_D[5]   ; 10.861 ; 10.786 ; 11.380 ; 11.305 ;
; nE1        ; SRAM_D[6]   ; 10.450 ; 10.375 ; 10.945 ; 10.870 ;
; nE1        ; SRAM_D[7]   ; 10.854 ; 10.779 ; 11.374 ; 11.299 ;
; nE1        ; SRAM_D[8]   ; 10.556 ; 10.464 ; 11.089 ; 10.997 ;
; nE1        ; SRAM_D[9]   ; 13.036 ; 13.172 ; 13.531 ; 13.667 ;
; nE1        ; SRAM_D[10]  ; 10.675 ; 10.562 ; 11.222 ; 11.109 ;
; nE1        ; SRAM_D[11]  ; 10.174 ; 10.061 ; 10.632 ; 10.519 ;
; nE1        ; SRAM_D[12]  ; 10.556 ; 10.464 ; 11.089 ; 10.997 ;
; nE1        ; SRAM_D[13]  ; 10.675 ; 10.562 ; 11.222 ; 11.109 ;
; nE1        ; SRAM_D[14]  ; 10.399 ; 10.286 ; 10.898 ; 10.785 ;
; nE1        ; SRAM_D[15]  ; 10.399 ; 10.286 ; 10.898 ; 10.785 ;
; nE1        ; nDAC_CS     ; 10.709 ;        ;        ; 10.972 ;
; nE1        ; nSRAM_CE    ; 11.348 ;        ;        ; 11.384 ;
; nRD        ; AD[0]       ; 11.496 ; 10.829 ; 11.594 ; 11.690 ;
; nRD        ; AD[1]       ; 12.090 ; 10.829 ; 11.594 ; 12.350 ;
; nRD        ; AD[2]       ; 11.923 ; 10.575 ; 11.296 ; 12.158 ;
; nRD        ; AD[3]       ; 12.270 ; 10.575 ; 11.296 ; 12.496 ;
; nRD        ; AD[4]       ; 13.611 ; 11.708 ; 12.509 ; 13.663 ;
; nRD        ; AD[5]       ; 15.890 ; 14.430 ; 14.986 ; 16.280 ;
; nRD        ; AD[6]       ; 12.575 ; 11.753 ; 12.581 ; 12.889 ;
; nRD        ; AD[7]       ; 13.216 ; 11.296 ; 12.106 ; 13.400 ;
; nRD        ; AD[8]       ; 13.300 ; 11.296 ; 12.106 ; 13.432 ;
; nRD        ; AD[9]       ; 13.370 ; 11.296 ; 12.106 ; 13.554 ;
; nRD        ; AD[10]      ; 13.079 ; 11.426 ; 12.220 ; 13.235 ;
; nRD        ; AD[11]      ; 12.300 ; 10.307 ; 10.991 ; 12.499 ;
; nRD        ; AD[12]      ; 12.359 ; 10.307 ; 10.991 ; 12.574 ;
; nRD        ; AD[13]      ; 11.162 ; 10.307 ; 10.991 ; 11.365 ;
; nRD        ; AD[14]      ; 10.887 ; 10.587 ; 11.324 ; 11.211 ;
; nRD        ; AD[15]      ; 11.138 ; 10.824 ; 11.599 ; 11.486 ;
; nRD        ; nSRAM_OE    ; 8.174  ;        ;        ; 8.461  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AD[0]      ; DAC_D[0]    ; 7.913  ;        ;        ; 8.142  ;
; AD[0]      ; SRAM_D[0]   ; 7.726  ;        ;        ; 7.918  ;
; AD[1]      ; DAC_D[1]    ; 8.325  ;        ;        ; 8.609  ;
; AD[1]      ; SRAM_D[1]   ; 7.662  ;        ;        ; 7.963  ;
; AD[2]      ; DAC_D[2]    ; 7.437  ;        ;        ; 7.736  ;
; AD[2]      ; SRAM_D[2]   ; 7.567  ;        ;        ; 7.836  ;
; AD[3]      ; DAC_D[3]    ; 7.920  ;        ;        ; 8.162  ;
; AD[3]      ; SRAM_D[3]   ; 7.325  ;        ;        ; 7.664  ;
; AD[4]      ; DAC_D[4]    ; 7.022  ;        ;        ; 7.264  ;
; AD[4]      ; SRAM_D[4]   ; 7.648  ;        ;        ; 7.972  ;
; AD[5]      ; DAC_D[5]    ; 7.247  ;        ;        ; 7.455  ;
; AD[5]      ; SRAM_D[5]   ; 7.712  ;        ;        ; 8.030  ;
; AD[6]      ; DAC_D[6]    ; 7.347  ;        ;        ; 7.517  ;
; AD[6]      ; SRAM_D[6]   ; 7.661  ;        ;        ; 7.967  ;
; AD[7]      ; DAC_D[7]    ; 7.250  ;        ;        ; 7.578  ;
; AD[7]      ; SRAM_D[7]   ; 7.310  ;        ;        ; 7.663  ;
; AD[8]      ; DAC_D[8]    ; 7.593  ;        ;        ; 7.855  ;
; AD[8]      ; SRAM_D[8]   ; 7.410  ;        ;        ; 7.699  ;
; AD[9]      ; DAC_D[9]    ; 7.592  ;        ;        ; 7.893  ;
; AD[9]      ; SRAM_D[9]   ; 10.392 ;        ;        ; 10.962 ;
; AD[10]     ; DAC_D[10]   ; 7.242  ;        ;        ; 7.553  ;
; AD[10]     ; SRAM_D[10]  ; 7.523  ;        ;        ; 7.801  ;
; AD[11]     ; DAC_D[11]   ; 7.790  ;        ;        ; 7.993  ;
; AD[11]     ; SRAM_D[11]  ; 7.770  ;        ;        ; 7.973  ;
; AD[12]     ; SRAM_D[12]  ; 7.630  ;        ;        ; 7.877  ;
; AD[13]     ; SRAM_D[13]  ; 7.333  ;        ;        ; 7.538  ;
; AD[14]     ; SRAM_D[14]  ; 7.267  ;        ;        ; 7.466  ;
; AD[15]     ; SRAM_D[15]  ; 7.303  ;        ;        ; 7.481  ;
; ADDRH[16]  ; SRAM_A[16]  ; 7.313  ;        ;        ; 7.633  ;
; ADDRH[17]  ; SRAM_A[17]  ; 7.670  ;        ;        ; 7.944  ;
; ADDRH[18]  ; SRAM_A[18]  ; 7.557  ;        ;        ; 7.841  ;
; ADDRH[19]  ; SRAM_A[19]  ; 7.856  ;        ;        ; 8.217  ;
; ADDRH[20]  ; AD[0]       ; 10.871 ; 10.758 ; 11.431 ; 11.318 ;
; ADDRH[20]  ; AD[1]       ; 10.871 ; 10.758 ; 11.431 ; 11.318 ;
; ADDRH[20]  ; AD[2]       ; 10.627 ; 10.514 ; 11.145 ; 11.032 ;
; ADDRH[20]  ; AD[3]       ; 10.627 ; 10.514 ; 11.145 ; 11.032 ;
; ADDRH[20]  ; AD[4]       ; 11.715 ; 11.602 ; 12.310 ; 12.197 ;
; ADDRH[20]  ; AD[5]       ; 14.210 ; 14.335 ; 14.798 ; 14.923 ;
; ADDRH[20]  ; AD[6]       ; 11.759 ; 11.646 ; 12.379 ; 12.261 ;
; ADDRH[20]  ; AD[7]       ; 11.320 ; 11.207 ; 11.922 ; 11.809 ;
; ADDRH[20]  ; AD[8]       ; 11.320 ; 11.207 ; 11.922 ; 11.809 ;
; ADDRH[20]  ; AD[9]       ; 11.320 ; 11.207 ; 11.922 ; 11.809 ;
; ADDRH[20]  ; AD[10]      ; 11.444 ; 11.331 ; 12.032 ; 11.919 ;
; ADDRH[20]  ; AD[11]      ; 10.370 ; 10.257 ; 10.852 ; 10.739 ;
; ADDRH[20]  ; AD[12]      ; 10.370 ; 10.257 ; 10.852 ; 10.739 ;
; ADDRH[20]  ; AD[13]      ; 10.370 ; 10.257 ; 10.852 ; 10.737 ;
; ADDRH[20]  ; AD[14]      ; 10.174 ; 10.526 ; 11.172 ; 10.373 ;
; ADDRH[20]  ; AD[15]      ; 10.419 ; 10.753 ; 11.435 ; 10.577 ;
; ADDRH[20]  ; SRAM_D[0]   ; 11.000 ; 10.925 ; 11.539 ; 11.464 ;
; ADDRH[20]  ; SRAM_D[1]   ; 10.775 ; 10.700 ; 11.356 ; 11.281 ;
; ADDRH[20]  ; SRAM_D[2]   ; 10.187 ; 10.112 ; 10.715 ; 10.640 ;
; ADDRH[20]  ; SRAM_D[3]   ; 11.000 ; 10.925 ; 11.539 ; 11.464 ;
; ADDRH[20]  ; SRAM_D[4]   ; 10.180 ; 10.105 ; 10.709 ; 10.634 ;
; ADDRH[20]  ; SRAM_D[5]   ; 10.187 ; 10.112 ; 10.715 ; 10.640 ;
; ADDRH[20]  ; SRAM_D[6]   ; 9.792  ; 9.717  ; 10.297 ; 10.222 ;
; ADDRH[20]  ; SRAM_D[7]   ; 10.180 ; 10.105 ; 10.709 ; 10.634 ;
; ADDRH[20]  ; SRAM_D[8]   ; 9.887  ; 9.795  ; 10.428 ; 10.336 ;
; ADDRH[20]  ; SRAM_D[9]   ; 12.378 ; 12.514 ; 12.883 ; 13.019 ;
; ADDRH[20]  ; SRAM_D[10]  ; 9.966  ; 9.853  ; 10.521 ; 10.408 ;
; ADDRH[20]  ; SRAM_D[11]  ; 9.485  ; 9.372  ; 9.955  ; 9.842  ;
; ADDRH[20]  ; SRAM_D[12]  ; 9.887  ; 9.795  ; 10.428 ; 10.336 ;
; ADDRH[20]  ; SRAM_D[13]  ; 9.966  ; 9.853  ; 10.521 ; 10.408 ;
; ADDRH[20]  ; SRAM_D[14]  ; 9.701  ; 9.588  ; 10.210 ; 10.097 ;
; ADDRH[20]  ; SRAM_D[15]  ; 9.701  ; 9.588  ; 10.210 ; 10.097 ;
; ADDRH[20]  ; nDAC_CS     ;        ; 9.963  ; 10.370 ;        ;
; ADDRH[20]  ; nSRAM_CE    ; 10.640 ;        ;        ; 10.703 ;
; ADDRH[21]  ; AD[0]       ; 11.069 ; 10.956 ; 11.224 ; 11.111 ;
; ADDRH[21]  ; AD[1]       ; 11.069 ; 10.956 ; 11.224 ; 11.111 ;
; ADDRH[21]  ; AD[2]       ; 10.783 ; 10.670 ; 10.980 ; 10.867 ;
; ADDRH[21]  ; AD[3]       ; 10.783 ; 10.670 ; 10.980 ; 10.867 ;
; ADDRH[21]  ; AD[4]       ; 11.948 ; 11.835 ; 12.068 ; 11.955 ;
; ADDRH[21]  ; AD[5]       ; 14.436 ; 14.561 ; 14.563 ; 14.688 ;
; ADDRH[21]  ; AD[6]       ; 11.876 ; 11.904 ; 12.112 ; 11.999 ;
; ADDRH[21]  ; AD[7]       ; 11.560 ; 11.447 ; 11.673 ; 11.560 ;
; ADDRH[21]  ; AD[8]       ; 11.560 ; 11.447 ; 11.673 ; 11.560 ;
; ADDRH[21]  ; AD[9]       ; 11.560 ; 11.447 ; 11.673 ; 11.560 ;
; ADDRH[21]  ; AD[10]      ; 11.670 ; 11.557 ; 11.797 ; 11.684 ;
; ADDRH[21]  ; AD[11]      ; 10.490 ; 10.377 ; 10.723 ; 10.610 ;
; ADDRH[21]  ; AD[12]      ; 10.490 ; 10.377 ; 10.723 ; 10.610 ;
; ADDRH[21]  ; AD[13]      ; 10.490 ; 10.377 ; 10.723 ; 10.610 ;
; ADDRH[21]  ; AD[14]      ; 10.130 ; 10.697 ; 10.992 ; 10.374 ;
; ADDRH[21]  ; AD[15]      ; 10.375 ; 10.960 ; 11.219 ; 10.578 ;
; ADDRH[21]  ; SRAM_D[0]   ; 10.956 ; 10.881 ; 11.540 ; 11.465 ;
; ADDRH[21]  ; SRAM_D[1]   ; 10.731 ; 10.656 ; 11.357 ; 11.282 ;
; ADDRH[21]  ; SRAM_D[2]   ; 10.143 ; 10.068 ; 10.716 ; 10.641 ;
; ADDRH[21]  ; SRAM_D[3]   ; 10.956 ; 10.881 ; 11.540 ; 11.465 ;
; ADDRH[21]  ; SRAM_D[4]   ; 10.136 ; 10.061 ; 10.710 ; 10.635 ;
; ADDRH[21]  ; SRAM_D[5]   ; 10.143 ; 10.068 ; 10.716 ; 10.641 ;
; ADDRH[21]  ; SRAM_D[6]   ; 9.748  ; 9.673  ; 10.298 ; 10.223 ;
; ADDRH[21]  ; SRAM_D[7]   ; 10.136 ; 10.061 ; 10.710 ; 10.635 ;
; ADDRH[21]  ; SRAM_D[8]   ; 9.843  ; 9.751  ; 10.429 ; 10.337 ;
; ADDRH[21]  ; SRAM_D[9]   ; 12.334 ; 12.470 ; 12.884 ; 13.020 ;
; ADDRH[21]  ; SRAM_D[10]  ; 9.922  ; 9.809  ; 10.522 ; 10.409 ;
; ADDRH[21]  ; SRAM_D[11]  ; 9.441  ; 9.328  ; 9.956  ; 9.843  ;
; ADDRH[21]  ; SRAM_D[12]  ; 9.843  ; 9.751  ; 10.429 ; 10.337 ;
; ADDRH[21]  ; SRAM_D[13]  ; 9.922  ; 9.809  ; 10.522 ; 10.409 ;
; ADDRH[21]  ; SRAM_D[14]  ; 9.657  ; 9.544  ; 10.211 ; 10.098 ;
; ADDRH[21]  ; SRAM_D[15]  ; 9.657  ; 9.544  ; 10.211 ; 10.098 ;
; ADDRH[21]  ; nDAC_CS     ; 9.991  ;        ;        ; 10.279 ;
; ADDRH[21]  ; nSRAM_CE    ; 10.596 ;        ;        ; 10.704 ;
; ADDRH[22]  ; AD[0]       ; 10.681 ; 10.568 ; 11.271 ; 11.158 ;
; ADDRH[22]  ; AD[1]       ; 10.681 ; 10.568 ; 11.271 ; 11.158 ;
; ADDRH[22]  ; AD[2]       ; 10.437 ; 10.324 ; 10.985 ; 10.872 ;
; ADDRH[22]  ; AD[3]       ; 10.437 ; 10.324 ; 10.985 ; 10.872 ;
; ADDRH[22]  ; AD[4]       ; 11.525 ; 11.412 ; 12.150 ; 12.037 ;
; ADDRH[22]  ; AD[5]       ; 14.020 ; 14.145 ; 14.638 ; 14.763 ;
; ADDRH[22]  ; AD[6]       ; 11.569 ; 11.456 ; 12.219 ; 12.060 ;
; ADDRH[22]  ; AD[7]       ; 11.130 ; 11.017 ; 11.762 ; 11.649 ;
; ADDRH[22]  ; AD[8]       ; 11.130 ; 11.017 ; 11.762 ; 11.649 ;
; ADDRH[22]  ; AD[9]       ; 11.130 ; 11.017 ; 11.762 ; 11.649 ;
; ADDRH[22]  ; AD[10]      ; 11.254 ; 11.141 ; 11.872 ; 11.759 ;
; ADDRH[22]  ; AD[11]      ; 10.180 ; 10.067 ; 10.692 ; 10.579 ;
; ADDRH[22]  ; AD[12]      ; 10.180 ; 10.067 ; 10.692 ; 10.579 ;
; ADDRH[22]  ; AD[13]      ; 10.180 ; 10.067 ; 10.692 ; 10.536 ;
; ADDRH[22]  ; AD[14]      ; 9.983  ; 10.336 ; 11.012 ; 10.172 ;
; ADDRH[22]  ; AD[15]      ; 10.228 ; 10.563 ; 11.275 ; 10.376 ;
; ADDRH[22]  ; SRAM_D[0]   ; 10.809 ; 10.734 ; 11.338 ; 11.263 ;
; ADDRH[22]  ; SRAM_D[1]   ; 10.584 ; 10.509 ; 11.155 ; 11.080 ;
; ADDRH[22]  ; SRAM_D[2]   ; 9.996  ; 9.921  ; 10.514 ; 10.439 ;
; ADDRH[22]  ; SRAM_D[3]   ; 10.809 ; 10.734 ; 11.338 ; 11.263 ;
; ADDRH[22]  ; SRAM_D[4]   ; 9.989  ; 9.914  ; 10.508 ; 10.433 ;
; ADDRH[22]  ; SRAM_D[5]   ; 9.996  ; 9.921  ; 10.514 ; 10.439 ;
; ADDRH[22]  ; SRAM_D[6]   ; 9.601  ; 9.526  ; 10.096 ; 10.021 ;
; ADDRH[22]  ; SRAM_D[7]   ; 9.989  ; 9.914  ; 10.508 ; 10.433 ;
; ADDRH[22]  ; SRAM_D[8]   ; 9.696  ; 9.604  ; 10.227 ; 10.135 ;
; ADDRH[22]  ; SRAM_D[9]   ; 12.187 ; 12.323 ; 12.682 ; 12.818 ;
; ADDRH[22]  ; SRAM_D[10]  ; 9.775  ; 9.662  ; 10.320 ; 10.207 ;
; ADDRH[22]  ; SRAM_D[11]  ; 9.294  ; 9.181  ; 9.754  ; 9.641  ;
; ADDRH[22]  ; SRAM_D[12]  ; 9.696  ; 9.604  ; 10.227 ; 10.135 ;
; ADDRH[22]  ; SRAM_D[13]  ; 9.775  ; 9.662  ; 10.320 ; 10.207 ;
; ADDRH[22]  ; SRAM_D[14]  ; 9.510  ; 9.397  ; 10.009 ; 9.896  ;
; ADDRH[22]  ; SRAM_D[15]  ; 9.510  ; 9.397  ; 10.009 ; 9.896  ;
; ADDRH[22]  ; nDAC_CS     ; 9.844  ;        ;        ; 10.077 ;
; ADDRH[22]  ; nSRAM_CE    ; 10.449 ;        ;        ; 10.502 ;
; ADDRH[23]  ; AD[0]       ; 11.349 ; 11.236 ; 11.891 ; 11.778 ;
; ADDRH[23]  ; AD[1]       ; 11.349 ; 11.236 ; 11.891 ; 11.778 ;
; ADDRH[23]  ; AD[2]       ; 11.105 ; 10.992 ; 11.605 ; 11.492 ;
; ADDRH[23]  ; AD[3]       ; 11.105 ; 10.992 ; 11.605 ; 11.492 ;
; ADDRH[23]  ; AD[4]       ; 12.193 ; 12.080 ; 12.770 ; 12.657 ;
; ADDRH[23]  ; AD[5]       ; 14.688 ; 14.813 ; 15.258 ; 15.383 ;
; ADDRH[23]  ; AD[6]       ; 12.237 ; 12.124 ; 12.839 ; 12.718 ;
; ADDRH[23]  ; AD[7]       ; 11.798 ; 11.685 ; 12.382 ; 12.269 ;
; ADDRH[23]  ; AD[8]       ; 11.798 ; 11.685 ; 12.382 ; 12.269 ;
; ADDRH[23]  ; AD[9]       ; 11.798 ; 11.685 ; 12.382 ; 12.269 ;
; ADDRH[23]  ; AD[10]      ; 11.922 ; 11.809 ; 12.492 ; 12.379 ;
; ADDRH[23]  ; AD[11]      ; 10.848 ; 10.735 ; 11.312 ; 11.199 ;
; ADDRH[23]  ; AD[12]      ; 10.848 ; 10.735 ; 11.312 ; 11.199 ;
; ADDRH[23]  ; AD[13]      ; 10.848 ; 10.735 ; 11.312 ; 11.194 ;
; ADDRH[23]  ; AD[14]      ; 10.640 ; 11.004 ; 11.632 ; 10.830 ;
; ADDRH[23]  ; AD[15]      ; 10.885 ; 11.231 ; 11.895 ; 11.034 ;
; ADDRH[23]  ; SRAM_D[0]   ; 11.466 ; 11.391 ; 11.996 ; 11.921 ;
; ADDRH[23]  ; SRAM_D[1]   ; 11.241 ; 11.166 ; 11.813 ; 11.738 ;
; ADDRH[23]  ; SRAM_D[2]   ; 10.653 ; 10.578 ; 11.172 ; 11.097 ;
; ADDRH[23]  ; SRAM_D[3]   ; 11.466 ; 11.391 ; 11.996 ; 11.921 ;
; ADDRH[23]  ; SRAM_D[4]   ; 10.646 ; 10.571 ; 11.166 ; 11.091 ;
; ADDRH[23]  ; SRAM_D[5]   ; 10.653 ; 10.578 ; 11.172 ; 11.097 ;
; ADDRH[23]  ; SRAM_D[6]   ; 10.258 ; 10.183 ; 10.754 ; 10.679 ;
; ADDRH[23]  ; SRAM_D[7]   ; 10.646 ; 10.571 ; 11.166 ; 11.091 ;
; ADDRH[23]  ; SRAM_D[8]   ; 10.353 ; 10.261 ; 10.885 ; 10.793 ;
; ADDRH[23]  ; SRAM_D[9]   ; 12.844 ; 12.980 ; 13.340 ; 13.476 ;
; ADDRH[23]  ; SRAM_D[10]  ; 10.432 ; 10.319 ; 10.978 ; 10.865 ;
; ADDRH[23]  ; SRAM_D[11]  ; 9.951  ; 9.838  ; 10.412 ; 10.299 ;
; ADDRH[23]  ; SRAM_D[12]  ; 10.353 ; 10.261 ; 10.885 ; 10.793 ;
; ADDRH[23]  ; SRAM_D[13]  ; 10.432 ; 10.319 ; 10.978 ; 10.865 ;
; ADDRH[23]  ; SRAM_D[14]  ; 10.167 ; 10.054 ; 10.667 ; 10.554 ;
; ADDRH[23]  ; SRAM_D[15]  ; 10.167 ; 10.054 ; 10.667 ; 10.554 ;
; ADDRH[23]  ; nDAC_CS     ; 10.484 ;        ;        ; 10.758 ;
; ADDRH[23]  ; nSRAM_CE    ; 11.106 ;        ;        ; 11.160 ;
; ADDRH[24]  ; AD[0]       ; 11.263 ; 11.150 ; 11.721 ; 11.608 ;
; ADDRH[24]  ; AD[1]       ; 11.263 ; 11.150 ; 11.721 ; 11.608 ;
; ADDRH[24]  ; AD[2]       ; 11.019 ; 10.906 ; 11.435 ; 11.322 ;
; ADDRH[24]  ; AD[3]       ; 11.019 ; 10.906 ; 11.435 ; 11.322 ;
; ADDRH[24]  ; AD[4]       ; 12.107 ; 11.994 ; 12.600 ; 12.487 ;
; ADDRH[24]  ; AD[5]       ; 14.602 ; 14.727 ; 15.088 ; 15.213 ;
; ADDRH[24]  ; AD[6]       ; 12.151 ; 12.038 ; 12.669 ; 12.548 ;
; ADDRH[24]  ; AD[7]       ; 11.712 ; 11.599 ; 12.212 ; 12.099 ;
; ADDRH[24]  ; AD[8]       ; 11.712 ; 11.599 ; 12.212 ; 12.099 ;
; ADDRH[24]  ; AD[9]       ; 11.712 ; 11.599 ; 12.212 ; 12.099 ;
; ADDRH[24]  ; AD[10]      ; 11.836 ; 11.723 ; 12.322 ; 12.209 ;
; ADDRH[24]  ; AD[11]      ; 10.762 ; 10.649 ; 11.142 ; 11.029 ;
; ADDRH[24]  ; AD[12]      ; 10.762 ; 10.649 ; 11.142 ; 11.029 ;
; ADDRH[24]  ; AD[13]      ; 10.762 ; 10.649 ; 11.142 ; 11.024 ;
; ADDRH[24]  ; AD[14]      ; 10.554 ; 10.918 ; 11.462 ; 10.660 ;
; ADDRH[24]  ; AD[15]      ; 10.799 ; 11.145 ; 11.725 ; 10.864 ;
; ADDRH[24]  ; SRAM_D[0]   ; 11.380 ; 11.305 ; 11.826 ; 11.751 ;
; ADDRH[24]  ; SRAM_D[1]   ; 11.155 ; 11.080 ; 11.643 ; 11.568 ;
; ADDRH[24]  ; SRAM_D[2]   ; 10.567 ; 10.492 ; 11.002 ; 10.927 ;
; ADDRH[24]  ; SRAM_D[3]   ; 11.380 ; 11.305 ; 11.826 ; 11.751 ;
; ADDRH[24]  ; SRAM_D[4]   ; 10.560 ; 10.485 ; 10.996 ; 10.921 ;
; ADDRH[24]  ; SRAM_D[5]   ; 10.567 ; 10.492 ; 11.002 ; 10.927 ;
; ADDRH[24]  ; SRAM_D[6]   ; 10.172 ; 10.097 ; 10.584 ; 10.509 ;
; ADDRH[24]  ; SRAM_D[7]   ; 10.560 ; 10.485 ; 10.996 ; 10.921 ;
; ADDRH[24]  ; SRAM_D[8]   ; 10.267 ; 10.175 ; 10.715 ; 10.623 ;
; ADDRH[24]  ; SRAM_D[9]   ; 12.758 ; 12.894 ; 13.170 ; 13.306 ;
; ADDRH[24]  ; SRAM_D[10]  ; 10.346 ; 10.233 ; 10.808 ; 10.695 ;
; ADDRH[24]  ; SRAM_D[11]  ; 9.865  ; 9.752  ; 10.242 ; 10.129 ;
; ADDRH[24]  ; SRAM_D[12]  ; 10.267 ; 10.175 ; 10.715 ; 10.623 ;
; ADDRH[24]  ; SRAM_D[13]  ; 10.346 ; 10.233 ; 10.808 ; 10.695 ;
; ADDRH[24]  ; SRAM_D[14]  ; 10.081 ; 9.968  ; 10.497 ; 10.384 ;
; ADDRH[24]  ; SRAM_D[15]  ; 10.081 ; 9.968  ; 10.497 ; 10.384 ;
; ADDRH[24]  ; nDAC_CS     ; 10.398 ;        ;        ; 10.588 ;
; ADDRH[24]  ; nSRAM_CE    ; 11.020 ;        ;        ; 10.990 ;
; SRAM_D[0]  ; AD[0]       ; 9.140  ;        ;        ; 9.189  ;
; SRAM_D[1]  ; AD[1]       ; 9.045  ;        ;        ; 9.054  ;
; SRAM_D[2]  ; AD[2]       ; 8.914  ;        ;        ; 8.956  ;
; SRAM_D[3]  ; AD[3]       ; 9.440  ;        ;        ; 9.422  ;
; SRAM_D[4]  ; AD[4]       ; 10.477 ;        ;        ; 10.344 ;
; SRAM_D[5]  ; AD[5]       ; 12.794 ;        ;        ; 12.993 ;
; SRAM_D[6]  ; AD[6]       ; 9.190  ;        ;        ; 9.275  ;
; SRAM_D[7]  ; AD[7]       ; 9.928  ;        ;        ; 9.914  ;
; SRAM_D[8]  ; AD[8]       ; 9.605  ;        ;        ; 9.503  ;
; SRAM_D[9]  ; AD[9]       ; 9.946  ;        ;        ; 9.869  ;
; SRAM_D[10] ; AD[10]      ; 9.716  ;        ;        ; 9.747  ;
; SRAM_D[11] ; AD[11]      ; 9.231  ;        ;        ; 9.242  ;
; SRAM_D[12] ; AD[12]      ; 8.841  ;        ;        ; 8.823  ;
; SRAM_D[13] ; AD[13]      ; 8.735  ;        ;        ; 8.794  ;
; SRAM_D[14] ; AD[14]      ; 8.542  ;        ;        ; 8.647  ;
; SRAM_D[15] ; AD[15]      ; 8.819  ;        ;        ; 8.848  ;
; nE1        ; AD[0]       ; 11.158 ; 11.045 ; 11.685 ; 11.572 ;
; nE1        ; AD[1]       ; 11.158 ; 11.045 ; 11.685 ; 11.572 ;
; nE1        ; AD[2]       ; 10.914 ; 10.801 ; 11.399 ; 11.286 ;
; nE1        ; AD[3]       ; 10.914 ; 10.801 ; 11.399 ; 11.286 ;
; nE1        ; AD[4]       ; 12.002 ; 11.889 ; 12.564 ; 12.451 ;
; nE1        ; AD[5]       ; 14.497 ; 14.622 ; 15.052 ; 15.177 ;
; nE1        ; AD[6]       ; 12.046 ; 11.933 ; 12.633 ; 12.512 ;
; nE1        ; AD[7]       ; 11.607 ; 11.494 ; 12.176 ; 12.063 ;
; nE1        ; AD[8]       ; 11.607 ; 11.494 ; 12.176 ; 12.063 ;
; nE1        ; AD[9]       ; 11.607 ; 11.494 ; 12.176 ; 12.063 ;
; nE1        ; AD[10]      ; 11.731 ; 11.618 ; 12.286 ; 12.173 ;
; nE1        ; AD[11]      ; 10.657 ; 10.544 ; 11.106 ; 10.993 ;
; nE1        ; AD[12]      ; 10.657 ; 10.544 ; 11.106 ; 10.993 ;
; nE1        ; AD[13]      ; 10.657 ; 10.544 ; 11.106 ; 10.988 ;
; nE1        ; AD[14]      ; 10.449 ; 10.813 ; 11.426 ; 10.624 ;
; nE1        ; AD[15]      ; 10.694 ; 11.040 ; 11.689 ; 10.828 ;
; nE1        ; SRAM_D[0]   ; 11.275 ; 11.200 ; 11.790 ; 11.715 ;
; nE1        ; SRAM_D[1]   ; 11.050 ; 10.975 ; 11.607 ; 11.532 ;
; nE1        ; SRAM_D[2]   ; 10.462 ; 10.387 ; 10.966 ; 10.891 ;
; nE1        ; SRAM_D[3]   ; 11.275 ; 11.200 ; 11.790 ; 11.715 ;
; nE1        ; SRAM_D[4]   ; 10.455 ; 10.380 ; 10.960 ; 10.885 ;
; nE1        ; SRAM_D[5]   ; 10.462 ; 10.387 ; 10.966 ; 10.891 ;
; nE1        ; SRAM_D[6]   ; 10.067 ; 9.992  ; 10.548 ; 10.473 ;
; nE1        ; SRAM_D[7]   ; 10.455 ; 10.380 ; 10.960 ; 10.885 ;
; nE1        ; SRAM_D[8]   ; 10.162 ; 10.070 ; 10.679 ; 10.587 ;
; nE1        ; SRAM_D[9]   ; 12.653 ; 12.789 ; 13.134 ; 13.270 ;
; nE1        ; SRAM_D[10]  ; 10.241 ; 10.128 ; 10.772 ; 10.659 ;
; nE1        ; SRAM_D[11]  ; 9.760  ; 9.647  ; 10.206 ; 10.093 ;
; nE1        ; SRAM_D[12]  ; 10.162 ; 10.070 ; 10.679 ; 10.587 ;
; nE1        ; SRAM_D[13]  ; 10.241 ; 10.128 ; 10.772 ; 10.659 ;
; nE1        ; SRAM_D[14]  ; 9.976  ; 9.863  ; 10.461 ; 10.348 ;
; nE1        ; SRAM_D[15]  ; 9.976  ; 9.863  ; 10.461 ; 10.348 ;
; nE1        ; nDAC_CS     ; 10.293 ;        ;        ; 10.552 ;
; nE1        ; nSRAM_CE    ; 10.915 ;        ;        ; 10.954 ;
; nRD        ; AD[0]       ; 9.089  ; 8.976  ; 9.609  ; 9.496  ;
; nRD        ; AD[1]       ; 9.089  ; 8.976  ; 9.609  ; 9.496  ;
; nRD        ; AD[2]       ; 8.845  ; 8.732  ; 9.323  ; 9.210  ;
; nRD        ; AD[3]       ; 8.845  ; 8.732  ; 9.323  ; 9.210  ;
; nRD        ; AD[4]       ; 9.933  ; 9.820  ; 10.488 ; 10.375 ;
; nRD        ; AD[5]       ; 12.428 ; 12.553 ; 12.976 ; 13.101 ;
; nRD        ; AD[6]       ; 9.977  ; 9.864  ; 10.557 ; 10.444 ;
; nRD        ; AD[7]       ; 9.538  ; 9.425  ; 10.100 ; 9.987  ;
; nRD        ; AD[8]       ; 9.538  ; 9.425  ; 10.100 ; 9.987  ;
; nRD        ; AD[9]       ; 9.538  ; 9.425  ; 10.100 ; 9.987  ;
; nRD        ; AD[10]      ; 9.662  ; 9.549  ; 10.210 ; 10.097 ;
; nRD        ; AD[11]      ; 8.588  ; 8.475  ; 9.030  ; 8.917  ;
; nRD        ; AD[12]      ; 8.588  ; 8.475  ; 9.030  ; 8.917  ;
; nRD        ; AD[13]      ; 8.588  ; 8.475  ; 9.030  ; 8.917  ;
; nRD        ; AD[14]      ; 8.719  ; 8.744  ; 9.350  ; 8.940  ;
; nRD        ; AD[15]      ; 8.964  ; 8.971  ; 9.613  ; 9.144  ;
; nRD        ; nSRAM_OE    ; 7.887  ;        ;        ; 8.164  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 9.472  ; 9.359  ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 11.078 ; 11.003 ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.888 ; 10.813 ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 10.220 ; 10.145 ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 11.078 ; 11.003 ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 10.214 ; 10.139 ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 10.220 ; 10.145 ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.785  ; 9.710  ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 10.214 ; 10.139 ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.929  ; 9.837  ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.371 ; 12.507 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 10.062 ; 9.949  ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 9.472  ; 9.359  ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.929  ; 9.837  ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 10.062 ; 9.949  ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.738  ; 9.625  ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.738  ; 9.625  ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 9.472  ; 9.359  ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 11.078 ; 11.003 ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.888 ; 10.813 ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 10.220 ; 10.145 ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 11.078 ; 11.003 ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 10.214 ; 10.139 ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 10.220 ; 10.145 ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.785  ; 9.710  ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 10.214 ; 10.139 ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.929  ; 9.837  ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.371 ; 12.507 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 10.062 ; 9.949  ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 9.472  ; 9.359  ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.929  ; 9.837  ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 10.062 ; 9.949  ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.738  ; 9.625  ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.738  ; 9.625  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 9.110  ; 8.997  ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.694 ; 10.619 ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.511 ; 10.436 ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.870  ; 9.795  ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.694 ; 10.619 ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.864  ; 9.789  ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.870  ; 9.795  ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.452  ; 9.377  ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.864  ; 9.789  ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.583  ; 9.491  ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.038 ; 12.174 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.676  ; 9.563  ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 9.110  ; 8.997  ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.583  ; 9.491  ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.676  ; 9.563  ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.365  ; 9.252  ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.365  ; 9.252  ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 9.110  ; 8.997  ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.694 ; 10.619 ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.511 ; 10.436 ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.870  ; 9.795  ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.694 ; 10.619 ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.864  ; 9.789  ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.870  ; 9.795  ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.452  ; 9.377  ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.864  ; 9.789  ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.583  ; 9.491  ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.038 ; 12.174 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.676  ; 9.563  ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 9.110  ; 8.997  ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.583  ; 9.491  ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.676  ; 9.563  ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.365  ; 9.252  ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.365  ; 9.252  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 8.991     ; 9.104     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.563    ; 10.638    ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.329    ; 10.404    ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.716     ; 9.791     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.563    ; 10.638    ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.709     ; 9.784     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.716     ; 9.791     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.305     ; 9.380     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.709     ; 9.784     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.394     ; 9.486     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.102    ; 11.966    ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.492     ; 9.605     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.991     ; 9.104     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.394     ; 9.486     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.492     ; 9.605     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.216     ; 9.329     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.216     ; 9.329     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 8.991     ; 9.104     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.563    ; 10.638    ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 10.329    ; 10.404    ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.716     ; 9.791     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.563    ; 10.638    ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.709     ; 9.784     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.716     ; 9.791     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 9.305     ; 9.380     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.709     ; 9.784     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.394     ; 9.486     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 12.102    ; 11.966    ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.492     ; 9.605     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.991     ; 9.104     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.394     ; 9.486     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.492     ; 9.605     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 9.216     ; 9.329     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 9.216     ; 9.329     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 8.641     ; 8.754     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.194    ; 10.269    ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.969     ; 10.044    ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.381     ; 9.456     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.194    ; 10.269    ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.374     ; 9.449     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.381     ; 9.456     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.986     ; 9.061     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.374     ; 9.449     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.064     ; 9.156     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 11.783    ; 11.647    ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.122     ; 9.235     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.641     ; 8.754     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.064     ; 9.156     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.122     ; 9.235     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.857     ; 8.970     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.857     ; 8.970     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 8.641     ; 8.754     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 10.194    ; 10.269    ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.969     ; 10.044    ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.381     ; 9.456     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 10.194    ; 10.269    ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.374     ; 9.449     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.381     ; 9.456     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.986     ; 9.061     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.374     ; 9.449     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 9.064     ; 9.156     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 11.783    ; 11.647    ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.122     ; 9.235     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.641     ; 8.754     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 9.064     ; 9.156     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.122     ; 9.235     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.857     ; 8.970     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.857     ; 8.970     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; IntF|nWR ; 6.652 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; IntF|nWR ; 1.295 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; IntF|nWR  ; 9.653 ; 0.000                        ;
; IntF|nADV ; 9.886 ; 0.000                        ;
+-----------+-------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'IntF|nWR'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 6.652  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.119      ; 7.489      ;
; 7.573  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.693      ; 7.142      ;
; 7.573  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.693      ; 7.142      ;
; 7.573  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.693      ; 7.142      ;
; 7.640  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 7.640  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.699      ; 7.081      ;
; 8.187  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 8.187  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 4.728      ; 6.563      ;
; 16.347 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.119      ; 7.794      ;
; 17.316 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.693      ; 7.399      ;
; 17.316 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.693      ; 7.399      ;
; 17.316 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.693      ; 7.399      ;
; 17.373 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 17.373 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.699      ; 7.348      ;
; 18.040 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
; 18.040 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 4.728      ; 6.710      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'IntF|nWR'                                                             ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.295  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.295  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.923      ; 6.413      ;
; 1.937  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.937  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.894      ; 7.026      ;
; 1.993  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.887      ; 7.075      ;
; 1.993  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.887      ; 7.075      ;
; 1.993  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.887      ; 7.075      ;
; 2.969  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 4.289      ; 7.453      ;
; 11.165 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.165 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.923      ; 6.283      ;
; 11.692 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.692 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.894      ; 6.781      ;
; 11.757 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.887      ; 6.839      ;
; 11.757 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.887      ; 6.839      ;
; 11.757 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.887      ; 6.839      ;
; 12.689 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 4.289      ; 7.173      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IntF|nWR'                                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; 9.653  ; 9.837        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[0]      ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[0]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[10]       ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[11]       ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[12]       ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[1]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[2]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[3]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[4]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[5]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[6]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[7]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[8]        ;
; 9.726  ; 9.910        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[9]        ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[10]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[11]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[12]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[13]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[14]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[15]     ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[1]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[2]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[3]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[4]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[5]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[6]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[7]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[8]      ;
; 9.740  ; 9.924        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[9]      ;
; 9.758  ; 9.942        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[13]       ;
; 9.758  ; 9.942        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[14]       ;
; 9.758  ; 9.942        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[15]       ;
; 9.783  ; 9.783        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_0_|clk  ;
; 9.839  ; 10.055       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[13]       ;
; 9.839  ; 10.055       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[14]       ;
; 9.839  ; 10.055       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[15]       ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_0_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_10_|clk   ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_11_|clk   ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_12_|clk   ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_1_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_2_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_3_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_4_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_5_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_6_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_7_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_8_|clk    ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_9_|clk    ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[10]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[11]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[12]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[13]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[14]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[15]     ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[1]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[2]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[3]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[4]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[5]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[6]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[7]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[8]      ;
; 9.858  ; 10.074       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[9]      ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[0]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[10]       ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[11]       ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[12]       ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[1]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[2]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[3]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[4]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[5]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[6]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[7]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[8]        ;
; 9.872  ; 10.088       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[9]        ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_10_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_11_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_12_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_13_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_14_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_15_|clk ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_1_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_2_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_3_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_4_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_5_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_6_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_7_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_8_|clk  ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_9_|clk  ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_13_|clk   ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_14_|clk   ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_15_|clk   ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|o      ;
; 9.945  ; 10.161       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[0]      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|o      ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IntF|nADV'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; 9.886  ; 9.886        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 9.888  ; 9.888        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 9.888  ; 9.888        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 9.895  ; 9.895        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 9.895  ; 9.895        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 9.895  ; 9.895        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 9.897  ; 9.897        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 9.897  ; 9.897        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 9.903  ; 9.903        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 9.904  ; 9.904        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 9.904  ; 9.904        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 9.906  ; 9.906        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 9.910  ; 9.910        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 9.913  ; 9.913        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 9.914  ; 9.914        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 9.915  ; 9.915        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 9.919  ; 9.919        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 9.924  ; 9.924        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 9.924  ; 9.924        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 9.933  ; 9.933        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 9.942  ; 9.942        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 9.942  ; 9.942        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 9.943  ; 9.943        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 9.943  ; 9.943        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 9.951  ; 9.951        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 9.951  ; 9.951        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 9.952  ; 9.952        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 9.952  ; 9.952        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 9.953  ; 9.953        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 9.956  ; 9.956        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 9.962  ; 9.962        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 9.964  ; 9.964        ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.029 ; 10.029       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 10.031 ; 10.031       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 10.037 ; 10.037       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 10.040 ; 10.040       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 10.040 ; 10.040       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 10.041 ; 10.041       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 10.041 ; 10.041       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 10.042 ; 10.042       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 10.049 ; 10.049       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 10.050 ; 10.050       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 10.050 ; 10.050       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 10.051 ; 10.051       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 10.059 ; 10.059       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 10.068 ; 10.068       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 10.068 ; 10.068       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 10.073 ; 10.073       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 10.077 ; 10.077       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 10.077 ; 10.077       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 10.078 ; 10.078       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 10.082 ; 10.082       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 10.085 ; 10.085       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 10.087 ; 10.087       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 10.087 ; 10.087       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 10.088 ; 10.088       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 10.093 ; 10.093       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 10.093 ; 10.093       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 10.096 ; 10.096       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 10.096 ; 10.096       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 10.096 ; 10.096       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 10.102 ; 10.102       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 10.102 ; 10.102       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 10.105 ; 10.105       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; IntF|nADV ; Rise       ; nADV                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; 3.690  ; 3.860  ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; 3.312  ; 3.459  ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; 3.279  ; 3.528  ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; 3.384  ; 3.574  ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; 3.690  ; 3.860  ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; 3.292  ; 3.434  ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; 3.634  ; 3.772  ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; 3.576  ; 3.767  ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; 2.686  ; 2.892  ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; 3.106  ; 3.268  ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; 3.077  ; 3.235  ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; 2.967  ; 3.164  ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; 3.442  ; 3.640  ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; 3.040  ; 3.241  ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; 2.539  ; 2.679  ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; 2.927  ; 3.071  ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; 2.529  ; 2.665  ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.213  ; 1.288  ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 1.213  ; 1.288  ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.472  ; 0.606  ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.243  ; 0.332  ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; -0.145 ; -0.030 ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.140  ; 0.326  ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.714  ; 0.761  ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.278  ; 0.374  ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.415  ; 0.551  ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.833  ; 0.817  ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.099  ; 0.268  ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.270  ; 0.353  ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; -0.300 ; -0.125 ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; -0.034 ; 0.079  ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; -0.357 ; -0.154 ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; -0.299 ; -0.187 ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; -0.188 ; -0.031 ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; 3.013  ; 3.368  ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; 2.537  ; 2.940  ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; 2.756  ; 2.711  ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; 2.334  ; 2.797  ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; 3.013  ; 3.368  ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; 2.934  ; 3.209  ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; 2.830  ; 3.191  ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; -1.484 ; -1.607 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; -2.227 ; -2.362 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; -2.194 ; -2.425 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; -2.338 ; -2.513 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; -2.647 ; -2.804 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; -2.211 ; -2.340 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; -2.596 ; -2.721 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; -2.537 ; -2.715 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; -1.636 ; -1.839 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; -2.087 ; -2.237 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; -1.981 ; -2.138 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; -1.926 ; -2.109 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; -2.352 ; -2.547 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; -1.965 ; -2.150 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; -1.493 ; -1.621 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; -1.891 ; -2.022 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; -1.484 ; -1.607 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.153  ; 0.962  ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 0.521  ; 0.320  ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.455  ; 0.231  ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.879  ; 0.777  ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; 0.826  ; 0.619  ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.608  ; 0.468  ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.716  ; 0.570  ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.455  ; 0.266  ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.341  ; 0.273  ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.126  ; 0.063  ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.523  ; 0.304  ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.433  ; 0.244  ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; 0.969  ; 0.792  ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; 1.123  ; 0.962  ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; 0.910  ; 0.753  ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; 1.153  ; 0.931  ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; 0.915  ; 0.762  ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; -0.474 ; -0.597 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; -0.577 ; -0.748 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; -0.560 ; -0.802 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; -0.474 ; -0.597 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; -1.024 ; -1.159 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; -0.950 ; -1.007 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; -0.823 ; -0.971 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 10.465 ; 10.132 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 6.985  ; 6.778  ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 7.064  ; 6.835  ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 8.677  ; 8.102  ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 8.657  ; 8.014  ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 7.269  ; 6.935  ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 10.465 ; 10.132 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 7.058  ; 6.750  ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 8.128  ; 7.651  ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 8.124  ; 7.571  ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 7.596  ; 7.153  ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 8.098  ; 7.537  ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 6.973  ; 6.680  ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 8.675  ; 8.020  ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 9.409  ; 9.243  ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 8.088  ; 7.526  ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 7.889  ; 7.364  ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 15.365 ; 15.274 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 11.275 ; 11.108 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 11.658 ; 11.673 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 11.864 ; 11.778 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 12.157 ; 12.081 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 13.857 ; 13.439 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 15.365 ; 15.274 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 12.466 ; 12.461 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 13.063 ; 12.907 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 13.163 ; 12.929 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 13.219 ; 13.082 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 13.001 ; 12.759 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 12.252 ; 12.112 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 12.335 ; 12.182 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 10.902 ; 10.546 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 10.645 ; 10.357 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 11.096 ; 10.684 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.437  ; 7.545  ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.309  ; 7.397  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.437  ; 7.545  ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.309  ; 7.397  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 6.715  ; 6.432  ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 6.721  ; 6.521  ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 6.800  ; 6.578  ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 8.351  ; 7.799  ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 8.332  ; 7.714  ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 6.995  ; 6.672  ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 10.157 ; 9.842  ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 6.792  ; 6.495  ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 7.820  ; 7.361  ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 7.816  ; 7.283  ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 7.309  ; 6.882  ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 7.791  ; 7.251  ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 6.715  ; 6.432  ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 8.342  ; 7.711  ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 9.139  ; 8.986  ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 7.784  ; 7.243  ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 7.587  ; 7.082  ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 9.254  ; 9.094  ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 10.183 ; 10.154 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 10.604 ; 10.693 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 10.563 ; 10.591 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 10.779 ; 10.816 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 12.139 ; 11.875 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 14.012 ; 14.039 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 11.037 ; 11.157 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 11.732 ; 11.678 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 11.724 ; 11.611 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 11.767 ; 11.757 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 11.627 ; 11.505 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 10.904 ; 10.880 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 10.965 ; 10.944 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 9.530  ; 9.294  ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 9.254  ; 9.094  ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 9.495  ; 9.269  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.153  ; 7.259  ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.034  ; 7.120  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 7.153  ; 7.259  ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 7.034  ; 7.120  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AD[0]      ; DAC_D[0]    ; 7.366  ;        ;        ; 7.450  ;
; AD[0]      ; SRAM_D[0]   ; 7.186  ;        ;        ; 7.220  ;
; AD[1]      ; DAC_D[1]    ; 7.808  ;        ;        ; 7.872  ;
; AD[1]      ; SRAM_D[1]   ; 7.127  ;        ;        ; 7.271  ;
; AD[2]      ; DAC_D[2]    ; 6.916  ;        ;        ; 7.061  ;
; AD[2]      ; SRAM_D[2]   ; 7.033  ;        ;        ; 7.143  ;
; AD[3]      ; DAC_D[3]    ; 7.386  ;        ;        ; 7.466  ;
; AD[3]      ; SRAM_D[3]   ; 6.790  ;        ;        ; 6.986  ;
; AD[4]      ; DAC_D[4]    ; 6.495  ;        ;        ; 6.616  ;
; AD[4]      ; SRAM_D[4]   ; 7.118  ;        ;        ; 7.271  ;
; AD[5]      ; DAC_D[5]    ; 6.734  ;        ;        ; 6.789  ;
; AD[5]      ; SRAM_D[5]   ; 7.172  ;        ;        ; 7.332  ;
; AD[6]      ; DAC_D[6]    ; 6.823  ;        ;        ; 6.851  ;
; AD[6]      ; SRAM_D[6]   ; 7.131  ;        ;        ; 7.268  ;
; AD[7]      ; DAC_D[7]    ; 6.713  ;        ;        ; 6.902  ;
; AD[7]      ; SRAM_D[7]   ; 6.767  ;        ;        ; 6.985  ;
; AD[8]      ; DAC_D[8]    ; 7.057  ;        ;        ; 7.157  ;
; AD[8]      ; SRAM_D[8]   ; 6.890  ;        ;        ; 7.023  ;
; AD[9]      ; DAC_D[9]    ; 7.053  ;        ;        ; 7.193  ;
; AD[9]      ; SRAM_D[9]   ; 9.414  ;        ;        ; 9.792  ;
; AD[10]     ; DAC_D[10]   ; 6.705  ;        ;        ; 6.877  ;
; AD[10]     ; SRAM_D[10]  ; 6.996  ;        ;        ; 7.115  ;
; AD[11]     ; DAC_D[11]   ; 7.254  ;        ;        ; 7.295  ;
; AD[11]     ; SRAM_D[11]  ; 7.234  ;        ;        ; 7.278  ;
; AD[12]     ; SRAM_D[12]  ; 7.126  ;        ;        ; 7.180  ;
; AD[13]     ; SRAM_D[13]  ; 6.811  ;        ;        ; 6.865  ;
; AD[14]     ; SRAM_D[14]  ; 6.755  ;        ;        ; 6.798  ;
; AD[15]     ; SRAM_D[15]  ; 6.793  ;        ;        ; 6.816  ;
; ADDRH[16]  ; SRAM_A[16]  ; 6.774  ;        ;        ; 6.968  ;
; ADDRH[17]  ; SRAM_A[17]  ; 7.133  ;        ;        ; 7.255  ;
; ADDRH[18]  ; SRAM_A[18]  ; 7.035  ;        ;        ; 7.152  ;
; ADDRH[19]  ; SRAM_A[19]  ; 7.326  ;        ;        ; 7.512  ;
; ADDRH[20]  ; AD[0]       ; 12.138 ; 11.130 ; 11.889 ; 12.481 ;
; ADDRH[20]  ; AD[1]       ; 12.660 ; 11.130 ; 11.889 ; 13.116 ;
; ADDRH[20]  ; AD[2]       ; 12.541 ; 10.906 ; 11.589 ; 12.942 ;
; ADDRH[20]  ; AD[3]       ; 12.847 ; 10.906 ; 11.589 ; 13.248 ;
; ADDRH[20]  ; AD[4]       ; 14.181 ; 11.919 ; 12.747 ; 14.279 ;
; ADDRH[20]  ; AD[5]       ; 16.037 ; 14.157 ; 14.786 ; 16.430 ;
; ADDRH[20]  ; AD[6]       ; 13.117 ; 11.972 ; 12.795 ; 13.600 ;
; ADDRH[20]  ; AD[7]       ; 13.757 ; 11.555 ; 12.359 ; 14.075 ;
; ADDRH[20]  ; AD[8]       ; 13.829 ; 11.555 ; 12.359 ; 14.081 ;
; ADDRH[20]  ; AD[9]       ; 13.874 ; 11.555 ; 12.359 ; 14.228 ;
; ADDRH[20]  ; AD[10]      ; 13.644 ; 11.673 ; 12.457 ; 13.889 ;
; ADDRH[20]  ; AD[11]      ; 12.889 ; 10.667 ; 11.281 ; 13.235 ;
; ADDRH[20]  ; AD[12]      ; 12.952 ; 10.667 ; 11.281 ; 13.304 ;
; ADDRH[20]  ; AD[13]      ; 11.877 ; 10.667 ; 11.281 ; 12.141 ;
; ADDRH[20]  ; AD[14]      ; 11.605 ; 10.917 ; 11.614 ; 11.937 ;
; ADDRH[20]  ; AD[15]      ; 11.853 ; 11.125 ; 11.886 ; 12.115 ;
; ADDRH[20]  ; SRAM_D[0]   ; 10.246 ; 10.157 ; 10.773 ; 10.684 ;
; ADDRH[20]  ; SRAM_D[1]   ; 10.030 ; 9.941  ; 10.610 ; 10.521 ;
; ADDRH[20]  ; SRAM_D[2]   ; 9.486  ; 9.397  ; 9.947  ; 9.858  ;
; ADDRH[20]  ; SRAM_D[3]   ; 10.246 ; 10.157 ; 10.773 ; 10.684 ;
; ADDRH[20]  ; SRAM_D[4]   ; 9.479  ; 9.390  ; 9.941  ; 9.852  ;
; ADDRH[20]  ; SRAM_D[5]   ; 9.486  ; 9.397  ; 9.947  ; 9.858  ;
; ADDRH[20]  ; SRAM_D[6]   ; 9.114  ; 9.025  ; 9.535  ; 9.446  ;
; ADDRH[20]  ; SRAM_D[7]   ; 9.479  ; 9.390  ; 9.941  ; 9.852  ;
; ADDRH[20]  ; SRAM_D[8]   ; 9.207  ; 9.110  ; 9.688  ; 9.591  ;
; ADDRH[20]  ; SRAM_D[9]   ; 11.279 ; 11.350 ; 11.700 ; 11.771 ;
; ADDRH[20]  ; SRAM_D[10]  ; 9.322  ; 9.215  ; 9.809  ; 9.702  ;
; ADDRH[20]  ; SRAM_D[11]  ; 8.875  ; 8.768  ; 9.229  ; 9.122  ;
; ADDRH[20]  ; SRAM_D[12]  ; 9.207  ; 9.110  ; 9.688  ; 9.591  ;
; ADDRH[20]  ; SRAM_D[13]  ; 9.322  ; 9.215  ; 9.809  ; 9.702  ;
; ADDRH[20]  ; SRAM_D[14]  ; 9.075  ; 8.968  ; 9.492  ; 9.385  ;
; ADDRH[20]  ; SRAM_D[15]  ; 9.075  ; 8.968  ; 9.492  ; 9.385  ;
; ADDRH[20]  ; nDAC_CS     ;        ; 9.292  ; 9.665  ;        ;
; ADDRH[20]  ; nSRAM_CE    ; 10.125 ;        ;        ; 9.811  ;
; ADDRH[21]  ; AD[0]       ; 12.120 ; 11.651 ; 11.902 ; 12.537 ;
; ADDRH[21]  ; AD[1]       ; 12.642 ; 12.282 ; 12.276 ; 13.172 ;
; ADDRH[21]  ; AD[2]       ; 12.523 ; 12.100 ; 12.148 ; 12.998 ;
; ADDRH[21]  ; AD[3]       ; 12.829 ; 12.408 ; 12.455 ; 13.304 ;
; ADDRH[21]  ; AD[4]       ; 14.163 ; 13.439 ; 13.790 ; 14.335 ;
; ADDRH[21]  ; AD[5]       ; 16.019 ; 15.588 ; 15.644 ; 16.486 ;
; ADDRH[21]  ; AD[6]       ; 13.099 ; 12.771 ; 12.808 ; 13.656 ;
; ADDRH[21]  ; AD[7]       ; 13.739 ; 13.238 ; 13.370 ; 14.131 ;
; ADDRH[21]  ; AD[8]       ; 13.811 ; 13.245 ; 13.442 ; 14.137 ;
; ADDRH[21]  ; AD[9]       ; 13.856 ; 13.389 ; 13.485 ; 14.284 ;
; ADDRH[21]  ; AD[10]      ; 13.626 ; 13.056 ; 13.261 ; 13.945 ;
; ADDRH[21]  ; AD[11]      ; 12.871 ; 12.407 ; 12.511 ; 13.291 ;
; ADDRH[21]  ; AD[12]      ; 12.934 ; 12.477 ; 12.575 ; 13.360 ;
; ADDRH[21]  ; AD[13]      ; 11.859 ; 11.300 ; 11.459 ; 12.197 ;
; ADDRH[21]  ; AD[14]      ; 11.587 ; 11.095 ; 11.627 ; 11.993 ;
; ADDRH[21]  ; AD[15]      ; 11.835 ; 11.278 ; 11.899 ; 12.171 ;
; ADDRH[21]  ; SRAM_D[0]   ; 10.196 ; 10.107 ; 10.786 ; 10.697 ;
; ADDRH[21]  ; SRAM_D[1]   ; 9.980  ; 9.891  ; 10.623 ; 10.534 ;
; ADDRH[21]  ; SRAM_D[2]   ; 9.436  ; 9.347  ; 9.960  ; 9.871  ;
; ADDRH[21]  ; SRAM_D[3]   ; 10.196 ; 10.107 ; 10.786 ; 10.697 ;
; ADDRH[21]  ; SRAM_D[4]   ; 9.429  ; 9.340  ; 9.954  ; 9.865  ;
; ADDRH[21]  ; SRAM_D[5]   ; 9.436  ; 9.347  ; 9.960  ; 9.871  ;
; ADDRH[21]  ; SRAM_D[6]   ; 9.064  ; 8.975  ; 9.548  ; 9.459  ;
; ADDRH[21]  ; SRAM_D[7]   ; 9.429  ; 9.340  ; 9.954  ; 9.865  ;
; ADDRH[21]  ; SRAM_D[8]   ; 9.157  ; 9.060  ; 9.701  ; 9.604  ;
; ADDRH[21]  ; SRAM_D[9]   ; 11.229 ; 11.300 ; 11.713 ; 11.784 ;
; ADDRH[21]  ; SRAM_D[10]  ; 9.272  ; 9.165  ; 9.822  ; 9.715  ;
; ADDRH[21]  ; SRAM_D[11]  ; 8.825  ; 8.718  ; 9.242  ; 9.135  ;
; ADDRH[21]  ; SRAM_D[12]  ; 9.157  ; 9.060  ; 9.701  ; 9.604  ;
; ADDRH[21]  ; SRAM_D[13]  ; 9.272  ; 9.165  ; 9.822  ; 9.715  ;
; ADDRH[21]  ; SRAM_D[14]  ; 9.025  ; 8.918  ; 9.505  ; 9.398  ;
; ADDRH[21]  ; SRAM_D[15]  ; 9.025  ; 8.918  ; 9.505  ; 9.398  ;
; ADDRH[21]  ; nDAC_CS     ; 9.468  ;        ;        ; 9.434  ;
; ADDRH[21]  ; nSRAM_CE    ; 10.075 ;        ;        ; 9.824  ;
; ADDRH[22]  ; AD[0]       ; 11.381 ; 12.198 ; 12.154 ; 11.692 ;
; ADDRH[22]  ; AD[1]       ; 11.899 ; 12.833 ; 12.676 ; 12.323 ;
; ADDRH[22]  ; AD[2]       ; 11.771 ; 12.659 ; 12.557 ; 12.141 ;
; ADDRH[22]  ; AD[3]       ; 12.078 ; 12.965 ; 12.863 ; 12.449 ;
; ADDRH[22]  ; AD[4]       ; 13.413 ; 13.996 ; 14.197 ; 13.480 ;
; ADDRH[22]  ; AD[5]       ; 15.267 ; 16.147 ; 16.053 ; 15.629 ;
; ADDRH[22]  ; AD[6]       ; 12.361 ; 13.317 ; 13.133 ; 12.812 ;
; ADDRH[22]  ; AD[7]       ; 12.993 ; 13.792 ; 13.773 ; 13.279 ;
; ADDRH[22]  ; AD[8]       ; 13.065 ; 13.798 ; 13.845 ; 13.286 ;
; ADDRH[22]  ; AD[9]       ; 13.108 ; 13.945 ; 13.890 ; 13.430 ;
; ADDRH[22]  ; AD[10]      ; 12.884 ; 13.606 ; 13.660 ; 13.097 ;
; ADDRH[22]  ; AD[11]      ; 12.134 ; 12.952 ; 12.905 ; 12.448 ;
; ADDRH[22]  ; AD[12]      ; 12.198 ; 13.021 ; 12.968 ; 12.518 ;
; ADDRH[22]  ; AD[13]      ; 11.082 ; 11.858 ; 11.893 ; 11.341 ;
; ADDRH[22]  ; AD[14]      ; 11.056 ; 11.654 ; 11.621 ; 11.320 ;
; ADDRH[22]  ; AD[15]      ; 11.328 ; 11.832 ; 11.869 ; 11.592 ;
; ADDRH[22]  ; SRAM_D[0]   ; 10.052 ; 9.963  ; 10.586 ; 10.497 ;
; ADDRH[22]  ; SRAM_D[1]   ; 9.836  ; 9.747  ; 10.423 ; 10.334 ;
; ADDRH[22]  ; SRAM_D[2]   ; 9.292  ; 9.203  ; 9.760  ; 9.671  ;
; ADDRH[22]  ; SRAM_D[3]   ; 10.052 ; 9.963  ; 10.586 ; 10.497 ;
; ADDRH[22]  ; SRAM_D[4]   ; 9.285  ; 9.196  ; 9.754  ; 9.665  ;
; ADDRH[22]  ; SRAM_D[5]   ; 9.292  ; 9.203  ; 9.760  ; 9.671  ;
; ADDRH[22]  ; SRAM_D[6]   ; 8.920  ; 8.831  ; 9.348  ; 9.259  ;
; ADDRH[22]  ; SRAM_D[7]   ; 9.285  ; 9.196  ; 9.754  ; 9.665  ;
; ADDRH[22]  ; SRAM_D[8]   ; 9.013  ; 8.916  ; 9.501  ; 9.404  ;
; ADDRH[22]  ; SRAM_D[9]   ; 11.085 ; 11.156 ; 11.513 ; 11.584 ;
; ADDRH[22]  ; SRAM_D[10]  ; 9.128  ; 9.021  ; 9.622  ; 9.515  ;
; ADDRH[22]  ; SRAM_D[11]  ; 8.681  ; 8.574  ; 9.042  ; 8.935  ;
; ADDRH[22]  ; SRAM_D[12]  ; 9.013  ; 8.916  ; 9.501  ; 9.404  ;
; ADDRH[22]  ; SRAM_D[13]  ; 9.128  ; 9.021  ; 9.622  ; 9.515  ;
; ADDRH[22]  ; SRAM_D[14]  ; 8.881  ; 8.774  ; 9.305  ; 9.198  ;
; ADDRH[22]  ; SRAM_D[15]  ; 8.881  ; 8.774  ; 9.305  ; 9.198  ;
; ADDRH[22]  ; nDAC_CS     ; 9.325  ;        ;        ; 9.234  ;
; ADDRH[22]  ; nSRAM_CE    ; 9.931  ;        ;        ; 9.624  ;
; ADDRH[23]  ; AD[0]       ; 12.605 ; 11.597 ; 12.317 ; 12.910 ;
; ADDRH[23]  ; AD[1]       ; 13.127 ; 11.597 ; 12.317 ; 13.545 ;
; ADDRH[23]  ; AD[2]       ; 13.008 ; 11.373 ; 12.017 ; 13.371 ;
; ADDRH[23]  ; AD[3]       ; 13.314 ; 11.373 ; 12.017 ; 13.677 ;
; ADDRH[23]  ; AD[4]       ; 14.648 ; 12.386 ; 13.175 ; 14.708 ;
; ADDRH[23]  ; AD[5]       ; 16.504 ; 14.624 ; 15.214 ; 16.859 ;
; ADDRH[23]  ; AD[6]       ; 13.584 ; 12.439 ; 13.223 ; 14.029 ;
; ADDRH[23]  ; AD[7]       ; 14.224 ; 12.022 ; 12.787 ; 14.504 ;
; ADDRH[23]  ; AD[8]       ; 14.296 ; 12.022 ; 12.787 ; 14.510 ;
; ADDRH[23]  ; AD[9]       ; 14.341 ; 12.022 ; 12.787 ; 14.657 ;
; ADDRH[23]  ; AD[10]      ; 14.111 ; 12.140 ; 12.885 ; 14.318 ;
; ADDRH[23]  ; AD[11]      ; 13.356 ; 11.134 ; 11.709 ; 13.664 ;
; ADDRH[23]  ; AD[12]      ; 13.419 ; 11.134 ; 11.709 ; 13.733 ;
; ADDRH[23]  ; AD[13]      ; 12.344 ; 11.134 ; 11.709 ; 12.570 ;
; ADDRH[23]  ; AD[14]      ; 12.072 ; 11.384 ; 12.042 ; 12.366 ;
; ADDRH[23]  ; AD[15]      ; 12.320 ; 11.592 ; 12.314 ; 12.544 ;
; ADDRH[23]  ; SRAM_D[0]   ; 10.713 ; 10.624 ; 11.201 ; 11.112 ;
; ADDRH[23]  ; SRAM_D[1]   ; 10.497 ; 10.408 ; 11.038 ; 10.949 ;
; ADDRH[23]  ; SRAM_D[2]   ; 9.953  ; 9.864  ; 10.375 ; 10.286 ;
; ADDRH[23]  ; SRAM_D[3]   ; 10.713 ; 10.624 ; 11.201 ; 11.112 ;
; ADDRH[23]  ; SRAM_D[4]   ; 9.946  ; 9.857  ; 10.369 ; 10.280 ;
; ADDRH[23]  ; SRAM_D[5]   ; 9.953  ; 9.864  ; 10.375 ; 10.286 ;
; ADDRH[23]  ; SRAM_D[6]   ; 9.581  ; 9.492  ; 9.963  ; 9.874  ;
; ADDRH[23]  ; SRAM_D[7]   ; 9.946  ; 9.857  ; 10.369 ; 10.280 ;
; ADDRH[23]  ; SRAM_D[8]   ; 9.674  ; 9.577  ; 10.116 ; 10.019 ;
; ADDRH[23]  ; SRAM_D[9]   ; 11.746 ; 11.817 ; 12.128 ; 12.199 ;
; ADDRH[23]  ; SRAM_D[10]  ; 9.789  ; 9.682  ; 10.237 ; 10.130 ;
; ADDRH[23]  ; SRAM_D[11]  ; 9.342  ; 9.235  ; 9.657  ; 9.550  ;
; ADDRH[23]  ; SRAM_D[12]  ; 9.674  ; 9.577  ; 10.116 ; 10.019 ;
; ADDRH[23]  ; SRAM_D[13]  ; 9.789  ; 9.682  ; 10.237 ; 10.130 ;
; ADDRH[23]  ; SRAM_D[14]  ; 9.542  ; 9.435  ; 9.920  ; 9.813  ;
; ADDRH[23]  ; SRAM_D[15]  ; 9.542  ; 9.435  ; 9.920  ; 9.813  ;
; ADDRH[23]  ; nDAC_CS     ; 9.964  ;        ;        ; 9.868  ;
; ADDRH[23]  ; nSRAM_CE    ; 10.592 ;        ;        ; 10.239 ;
; ADDRH[24]  ; AD[0]       ; 12.526 ; 11.518 ; 12.158 ; 12.751 ;
; ADDRH[24]  ; AD[1]       ; 13.048 ; 11.518 ; 12.158 ; 13.386 ;
; ADDRH[24]  ; AD[2]       ; 12.929 ; 11.294 ; 11.858 ; 13.212 ;
; ADDRH[24]  ; AD[3]       ; 13.235 ; 11.294 ; 11.858 ; 13.518 ;
; ADDRH[24]  ; AD[4]       ; 14.569 ; 12.307 ; 13.016 ; 14.549 ;
; ADDRH[24]  ; AD[5]       ; 16.425 ; 14.545 ; 15.055 ; 16.700 ;
; ADDRH[24]  ; AD[6]       ; 13.505 ; 12.360 ; 13.064 ; 13.870 ;
; ADDRH[24]  ; AD[7]       ; 14.145 ; 11.943 ; 12.628 ; 14.345 ;
; ADDRH[24]  ; AD[8]       ; 14.217 ; 11.943 ; 12.628 ; 14.351 ;
; ADDRH[24]  ; AD[9]       ; 14.262 ; 11.943 ; 12.628 ; 14.498 ;
; ADDRH[24]  ; AD[10]      ; 14.032 ; 12.061 ; 12.726 ; 14.159 ;
; ADDRH[24]  ; AD[11]      ; 13.277 ; 11.055 ; 11.550 ; 13.505 ;
; ADDRH[24]  ; AD[12]      ; 13.340 ; 11.055 ; 11.550 ; 13.574 ;
; ADDRH[24]  ; AD[13]      ; 12.265 ; 11.055 ; 11.550 ; 12.411 ;
; ADDRH[24]  ; AD[14]      ; 11.993 ; 11.305 ; 11.883 ; 12.207 ;
; ADDRH[24]  ; AD[15]      ; 12.241 ; 11.513 ; 12.155 ; 12.385 ;
; ADDRH[24]  ; SRAM_D[0]   ; 10.634 ; 10.545 ; 11.042 ; 10.953 ;
; ADDRH[24]  ; SRAM_D[1]   ; 10.418 ; 10.329 ; 10.879 ; 10.790 ;
; ADDRH[24]  ; SRAM_D[2]   ; 9.874  ; 9.785  ; 10.216 ; 10.127 ;
; ADDRH[24]  ; SRAM_D[3]   ; 10.634 ; 10.545 ; 11.042 ; 10.953 ;
; ADDRH[24]  ; SRAM_D[4]   ; 9.867  ; 9.778  ; 10.210 ; 10.121 ;
; ADDRH[24]  ; SRAM_D[5]   ; 9.874  ; 9.785  ; 10.216 ; 10.127 ;
; ADDRH[24]  ; SRAM_D[6]   ; 9.502  ; 9.413  ; 9.804  ; 9.715  ;
; ADDRH[24]  ; SRAM_D[7]   ; 9.867  ; 9.778  ; 10.210 ; 10.121 ;
; ADDRH[24]  ; SRAM_D[8]   ; 9.595  ; 9.498  ; 9.957  ; 9.860  ;
; ADDRH[24]  ; SRAM_D[9]   ; 11.667 ; 11.738 ; 11.969 ; 12.040 ;
; ADDRH[24]  ; SRAM_D[10]  ; 9.710  ; 9.603  ; 10.078 ; 9.971  ;
; ADDRH[24]  ; SRAM_D[11]  ; 9.263  ; 9.156  ; 9.498  ; 9.391  ;
; ADDRH[24]  ; SRAM_D[12]  ; 9.595  ; 9.498  ; 9.957  ; 9.860  ;
; ADDRH[24]  ; SRAM_D[13]  ; 9.710  ; 9.603  ; 10.078 ; 9.971  ;
; ADDRH[24]  ; SRAM_D[14]  ; 9.463  ; 9.356  ; 9.761  ; 9.654  ;
; ADDRH[24]  ; SRAM_D[15]  ; 9.463  ; 9.356  ; 9.761  ; 9.654  ;
; ADDRH[24]  ; nDAC_CS     ; 9.885  ;        ;        ; 9.709  ;
; ADDRH[24]  ; nSRAM_CE    ; 10.513 ;        ;        ; 10.080 ;
; SRAM_D[0]  ; AD[0]       ; 8.630  ;        ;        ; 8.442  ;
; SRAM_D[1]  ; AD[1]       ; 8.551  ;        ;        ; 8.347  ;
; SRAM_D[2]  ; AD[2]       ; 8.414  ;        ;        ; 8.221  ;
; SRAM_D[3]  ; AD[3]       ; 8.956  ;        ;        ; 8.685  ;
; SRAM_D[4]  ; AD[4]       ; 9.989  ;        ;        ; 9.500  ;
; SRAM_D[5]  ; AD[5]       ; 11.866 ;        ;        ; 11.664 ;
; SRAM_D[6]  ; AD[6]       ; 8.707  ;        ;        ; 8.542  ;
; SRAM_D[7]  ; AD[7]       ; 9.442  ;        ;        ; 9.175  ;
; SRAM_D[8]  ; AD[8]       ; 9.091  ;        ;        ; 8.701  ;
; SRAM_D[9]  ; AD[9]       ; 9.439  ;        ;        ; 9.108  ;
; SRAM_D[10] ; AD[10]      ; 9.202  ;        ;        ; 8.948  ;
; SRAM_D[11] ; AD[11]      ; 8.729  ;        ;        ; 8.477  ;
; SRAM_D[12] ; AD[12]      ; 8.341  ;        ;        ; 8.059  ;
; SRAM_D[13] ; AD[13]      ; 8.211  ;        ;        ; 8.045  ;
; SRAM_D[14] ; AD[14]      ; 8.055  ;        ;        ; 7.945  ;
; SRAM_D[15] ; AD[15]      ; 8.350  ;        ;        ; 8.127  ;
; nE1        ; AD[0]       ; 12.422 ; 11.414 ; 12.140 ; 12.733 ;
; nE1        ; AD[1]       ; 12.944 ; 11.414 ; 12.140 ; 13.368 ;
; nE1        ; AD[2]       ; 12.825 ; 11.190 ; 11.840 ; 13.194 ;
; nE1        ; AD[3]       ; 13.131 ; 11.190 ; 11.840 ; 13.500 ;
; nE1        ; AD[4]       ; 14.465 ; 12.203 ; 12.998 ; 14.531 ;
; nE1        ; AD[5]       ; 16.321 ; 14.441 ; 15.037 ; 16.682 ;
; nE1        ; AD[6]       ; 13.401 ; 12.256 ; 13.046 ; 13.852 ;
; nE1        ; AD[7]       ; 14.041 ; 11.839 ; 12.610 ; 14.327 ;
; nE1        ; AD[8]       ; 14.113 ; 11.839 ; 12.610 ; 14.333 ;
; nE1        ; AD[9]       ; 14.158 ; 11.839 ; 12.610 ; 14.480 ;
; nE1        ; AD[10]      ; 13.928 ; 11.957 ; 12.708 ; 14.141 ;
; nE1        ; AD[11]      ; 13.173 ; 10.951 ; 11.532 ; 13.487 ;
; nE1        ; AD[12]      ; 13.236 ; 10.951 ; 11.532 ; 13.556 ;
; nE1        ; AD[13]      ; 12.161 ; 10.951 ; 11.532 ; 12.393 ;
; nE1        ; AD[14]      ; 11.889 ; 11.201 ; 11.865 ; 12.189 ;
; nE1        ; AD[15]      ; 12.137 ; 11.409 ; 12.137 ; 12.367 ;
; nE1        ; SRAM_D[0]   ; 10.530 ; 10.441 ; 11.024 ; 10.935 ;
; nE1        ; SRAM_D[1]   ; 10.314 ; 10.225 ; 10.861 ; 10.772 ;
; nE1        ; SRAM_D[2]   ; 9.770  ; 9.681  ; 10.198 ; 10.109 ;
; nE1        ; SRAM_D[3]   ; 10.530 ; 10.441 ; 11.024 ; 10.935 ;
; nE1        ; SRAM_D[4]   ; 9.763  ; 9.674  ; 10.192 ; 10.103 ;
; nE1        ; SRAM_D[5]   ; 9.770  ; 9.681  ; 10.198 ; 10.109 ;
; nE1        ; SRAM_D[6]   ; 9.398  ; 9.309  ; 9.786  ; 9.697  ;
; nE1        ; SRAM_D[7]   ; 9.763  ; 9.674  ; 10.192 ; 10.103 ;
; nE1        ; SRAM_D[8]   ; 9.491  ; 9.394  ; 9.939  ; 9.842  ;
; nE1        ; SRAM_D[9]   ; 11.563 ; 11.634 ; 11.951 ; 12.022 ;
; nE1        ; SRAM_D[10]  ; 9.606  ; 9.499  ; 10.060 ; 9.953  ;
; nE1        ; SRAM_D[11]  ; 9.159  ; 9.052  ; 9.480  ; 9.373  ;
; nE1        ; SRAM_D[12]  ; 9.491  ; 9.394  ; 9.939  ; 9.842  ;
; nE1        ; SRAM_D[13]  ; 9.606  ; 9.499  ; 10.060 ; 9.953  ;
; nE1        ; SRAM_D[14]  ; 9.359  ; 9.252  ; 9.743  ; 9.636  ;
; nE1        ; SRAM_D[15]  ; 9.359  ; 9.252  ; 9.743  ; 9.636  ;
; nE1        ; nDAC_CS     ; 9.781  ;        ;        ; 9.691  ;
; nE1        ; nSRAM_CE    ; 10.409 ;        ;        ; 10.062 ;
; nRD        ; AD[0]       ; 10.380 ; 9.665  ; 10.510 ; 10.526 ;
; nRD        ; AD[1]       ; 10.898 ; 9.665  ; 10.510 ; 11.157 ;
; nRD        ; AD[2]       ; 10.770 ; 9.441  ; 10.210 ; 10.975 ;
; nRD        ; AD[3]       ; 11.077 ; 9.441  ; 10.210 ; 11.283 ;
; nRD        ; AD[4]       ; 12.412 ; 10.454 ; 11.368 ; 12.314 ;
; nRD        ; AD[5]       ; 14.266 ; 12.692 ; 13.407 ; 14.463 ;
; nRD        ; AD[6]       ; 11.360 ; 10.507 ; 11.416 ; 11.646 ;
; nRD        ; AD[7]       ; 11.992 ; 10.090 ; 10.980 ; 12.113 ;
; nRD        ; AD[8]       ; 12.064 ; 10.090 ; 10.980 ; 12.120 ;
; nRD        ; AD[9]       ; 12.107 ; 10.090 ; 10.980 ; 12.264 ;
; nRD        ; AD[10]      ; 11.883 ; 10.208 ; 11.078 ; 11.931 ;
; nRD        ; AD[11]      ; 11.133 ; 9.202  ; 9.902  ; 11.282 ;
; nRD        ; AD[12]      ; 11.197 ; 9.202  ; 9.902  ; 11.352 ;
; nRD        ; AD[13]      ; 10.081 ; 9.202  ; 9.902  ; 10.175 ;
; nRD        ; AD[14]      ; 9.808  ; 9.452  ; 10.235 ; 10.128 ;
; nRD        ; AD[15]      ; 10.061 ; 9.660  ; 10.507 ; 10.400 ;
; nRD        ; nSRAM_OE    ; 7.366  ;        ;        ; 7.453  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AD[0]      ; DAC_D[0]    ; 7.089  ;        ;        ; 7.172  ;
; AD[0]      ; SRAM_D[0]   ; 6.919  ;        ;        ; 6.955  ;
; AD[1]      ; DAC_D[1]    ; 7.513  ;        ;        ; 7.577  ;
; AD[1]      ; SRAM_D[1]   ; 6.863  ;        ;        ; 7.004  ;
; AD[2]      ; DAC_D[2]    ; 6.653  ;        ;        ; 6.795  ;
; AD[2]      ; SRAM_D[2]   ; 6.772  ;        ;        ; 6.881  ;
; AD[3]      ; DAC_D[3]    ; 7.109  ;        ;        ; 7.189  ;
; AD[3]      ; SRAM_D[3]   ; 6.539  ;        ;        ; 6.731  ;
; AD[4]      ; DAC_D[4]    ; 6.251  ;        ;        ; 6.370  ;
; AD[4]      ; SRAM_D[4]   ; 6.852  ;        ;        ; 7.002  ;
; AD[5]      ; DAC_D[5]    ; 6.481  ;        ;        ; 6.536  ;
; AD[5]      ; SRAM_D[5]   ; 6.905  ;        ;        ; 7.061  ;
; AD[6]      ; DAC_D[6]    ; 6.566  ;        ;        ; 6.596  ;
; AD[6]      ; SRAM_D[6]   ; 6.866  ;        ;        ; 7.001  ;
; AD[7]      ; DAC_D[7]    ; 6.464  ;        ;        ; 6.649  ;
; AD[7]      ; SRAM_D[7]   ; 6.515  ;        ;        ; 6.727  ;
; AD[8]      ; DAC_D[8]    ; 6.795  ;        ;        ; 6.894  ;
; AD[8]      ; SRAM_D[8]   ; 6.627  ;        ;        ; 6.758  ;
; AD[9]      ; DAC_D[9]    ; 6.790  ;        ;        ; 6.928  ;
; AD[9]      ; SRAM_D[9]   ; 9.143  ;        ;        ; 9.516  ;
; AD[10]     ; DAC_D[10]   ; 6.457  ;        ;        ; 6.625  ;
; AD[10]     ; SRAM_D[10]  ; 6.733  ;        ;        ; 6.850  ;
; AD[11]     ; DAC_D[11]   ; 6.982  ;        ;        ; 7.024  ;
; AD[11]     ; SRAM_D[11]  ; 6.961  ;        ;        ; 7.006  ;
; AD[12]     ; SRAM_D[12]  ; 6.854  ;        ;        ; 6.909  ;
; AD[13]     ; SRAM_D[13]  ; 6.556  ;        ;        ; 6.610  ;
; AD[14]     ; SRAM_D[14]  ; 6.501  ;        ;        ; 6.545  ;
; AD[15]     ; SRAM_D[15]  ; 6.538  ;        ;        ; 6.562  ;
; ADDRH[16]  ; SRAM_A[16]  ; 6.521  ;        ;        ; 6.709  ;
; ADDRH[17]  ; SRAM_A[17]  ; 6.868  ;        ;        ; 6.988  ;
; ADDRH[18]  ; SRAM_A[18]  ; 6.775  ;        ;        ; 6.890  ;
; ADDRH[19]  ; SRAM_A[19]  ; 7.054  ;        ;        ; 7.235  ;
; ADDRH[20]  ; AD[0]       ; 9.749  ; 9.642  ; 10.320 ; 10.213 ;
; ADDRH[20]  ; AD[1]       ; 9.749  ; 9.642  ; 10.320 ; 10.213 ;
; ADDRH[20]  ; AD[2]       ; 9.534  ; 9.427  ; 10.032 ; 9.925  ;
; ADDRH[20]  ; AD[3]       ; 9.534  ; 9.427  ; 10.032 ; 9.925  ;
; ADDRH[20]  ; AD[4]       ; 10.507 ; 10.400 ; 11.144 ; 11.037 ;
; ADDRH[20]  ; AD[5]       ; 12.599 ; 12.647 ; 13.194 ; 13.242 ;
; ADDRH[20]  ; AD[6]       ; 10.557 ; 10.450 ; 11.190 ; 10.992 ;
; ADDRH[20]  ; AD[7]       ; 10.157 ; 10.050 ; 10.772 ; 10.665 ;
; ADDRH[20]  ; AD[8]       ; 10.157 ; 10.050 ; 10.772 ; 10.665 ;
; ADDRH[20]  ; AD[9]       ; 10.157 ; 10.050 ; 10.772 ; 10.665 ;
; ADDRH[20]  ; AD[10]      ; 10.270 ; 10.163 ; 10.865 ; 10.758 ;
; ADDRH[20]  ; AD[11]      ; 9.305  ; 9.198  ; 9.737  ; 9.630  ;
; ADDRH[20]  ; AD[12]      ; 9.305  ; 9.198  ; 9.737  ; 9.630  ;
; ADDRH[20]  ; AD[13]      ; 9.305  ; 9.198  ; 9.737  ; 9.514  ;
; ADDRH[20]  ; AD[14]      ; 9.234  ; 9.438  ; 10.056 ; 9.176  ;
; ADDRH[20]  ; AD[15]      ; 9.481  ; 9.637  ; 10.318 ; 9.357  ;
; ADDRH[20]  ; SRAM_D[0]   ; 9.888  ; 9.799  ; 10.396 ; 10.307 ;
; ADDRH[20]  ; SRAM_D[1]   ; 9.681  ; 9.592  ; 10.240 ; 10.151 ;
; ADDRH[20]  ; SRAM_D[2]   ; 9.158  ; 9.069  ; 9.603  ; 9.514  ;
; ADDRH[20]  ; SRAM_D[3]   ; 9.888  ; 9.799  ; 10.396 ; 10.307 ;
; ADDRH[20]  ; SRAM_D[4]   ; 9.151  ; 9.062  ; 9.597  ; 9.508  ;
; ADDRH[20]  ; SRAM_D[5]   ; 9.158  ; 9.069  ; 9.603  ; 9.514  ;
; ADDRH[20]  ; SRAM_D[6]   ; 8.801  ; 8.712  ; 9.208  ; 9.119  ;
; ADDRH[20]  ; SRAM_D[7]   ; 9.151  ; 9.062  ; 9.597  ; 9.508  ;
; ADDRH[20]  ; SRAM_D[8]   ; 8.884  ; 8.787  ; 9.348  ; 9.251  ;
; ADDRH[20]  ; SRAM_D[9]   ; 10.966 ; 11.037 ; 11.373 ; 11.444 ;
; ADDRH[20]  ; SRAM_D[10]  ; 8.952  ; 8.845  ; 9.422  ; 9.315  ;
; ADDRH[20]  ; SRAM_D[11]  ; 8.523  ; 8.416  ; 8.865  ; 8.758  ;
; ADDRH[20]  ; SRAM_D[12]  ; 8.884  ; 8.787  ; 9.348  ; 9.251  ;
; ADDRH[20]  ; SRAM_D[13]  ; 8.952  ; 8.845  ; 9.422  ; 9.315  ;
; ADDRH[20]  ; SRAM_D[14]  ; 8.715  ; 8.608  ; 9.118  ; 9.011  ;
; ADDRH[20]  ; SRAM_D[15]  ; 8.715  ; 8.608  ; 9.118  ; 9.011  ;
; ADDRH[20]  ; nDAC_CS     ;        ; 8.932  ; 9.296  ;        ;
; ADDRH[20]  ; nSRAM_CE    ; 9.742  ;        ;        ; 9.442  ;
; ADDRH[21]  ; AD[0]       ; 10.138 ; 10.031 ; 9.921  ; 9.814  ;
; ADDRH[21]  ; AD[1]       ; 10.138 ; 10.031 ; 9.921  ; 9.814  ;
; ADDRH[21]  ; AD[2]       ; 9.850  ; 9.743  ; 9.706  ; 9.599  ;
; ADDRH[21]  ; AD[3]       ; 9.850  ; 9.743  ; 9.706  ; 9.599  ;
; ADDRH[21]  ; AD[4]       ; 10.962 ; 10.855 ; 10.679 ; 10.572 ;
; ADDRH[21]  ; AD[5]       ; 13.012 ; 13.060 ; 12.771 ; 12.819 ;
; ADDRH[21]  ; AD[6]       ; 10.773 ; 10.901 ; 10.729 ; 10.622 ;
; ADDRH[21]  ; AD[7]       ; 10.590 ; 10.483 ; 10.329 ; 10.222 ;
; ADDRH[21]  ; AD[8]       ; 10.590 ; 10.483 ; 10.329 ; 10.222 ;
; ADDRH[21]  ; AD[9]       ; 10.590 ; 10.483 ; 10.329 ; 10.222 ;
; ADDRH[21]  ; AD[10]      ; 10.683 ; 10.576 ; 10.442 ; 10.335 ;
; ADDRH[21]  ; AD[11]      ; 9.555  ; 9.448  ; 9.477  ; 9.370  ;
; ADDRH[21]  ; AD[12]      ; 9.555  ; 9.448  ; 9.477  ; 9.370  ;
; ADDRH[21]  ; AD[13]      ; 9.555  ; 9.448  ; 9.477  ; 9.370  ;
; ADDRH[21]  ; AD[14]      ; 9.184  ; 9.767  ; 9.717  ; 9.190  ;
; ADDRH[21]  ; AD[15]      ; 9.431  ; 10.029 ; 9.916  ; 9.371  ;
; ADDRH[21]  ; SRAM_D[0]   ; 9.838  ; 9.749  ; 10.410 ; 10.321 ;
; ADDRH[21]  ; SRAM_D[1]   ; 9.631  ; 9.542  ; 10.254 ; 10.165 ;
; ADDRH[21]  ; SRAM_D[2]   ; 9.108  ; 9.019  ; 9.617  ; 9.528  ;
; ADDRH[21]  ; SRAM_D[3]   ; 9.838  ; 9.749  ; 10.410 ; 10.321 ;
; ADDRH[21]  ; SRAM_D[4]   ; 9.101  ; 9.012  ; 9.611  ; 9.522  ;
; ADDRH[21]  ; SRAM_D[5]   ; 9.108  ; 9.019  ; 9.617  ; 9.528  ;
; ADDRH[21]  ; SRAM_D[6]   ; 8.751  ; 8.662  ; 9.222  ; 9.133  ;
; ADDRH[21]  ; SRAM_D[7]   ; 9.101  ; 9.012  ; 9.611  ; 9.522  ;
; ADDRH[21]  ; SRAM_D[8]   ; 8.834  ; 8.737  ; 9.362  ; 9.265  ;
; ADDRH[21]  ; SRAM_D[9]   ; 10.916 ; 10.987 ; 11.387 ; 11.458 ;
; ADDRH[21]  ; SRAM_D[10]  ; 8.902  ; 8.795  ; 9.436  ; 9.329  ;
; ADDRH[21]  ; SRAM_D[11]  ; 8.473  ; 8.366  ; 8.879  ; 8.772  ;
; ADDRH[21]  ; SRAM_D[12]  ; 8.834  ; 8.737  ; 9.362  ; 9.265  ;
; ADDRH[21]  ; SRAM_D[13]  ; 8.902  ; 8.795  ; 9.436  ; 9.329  ;
; ADDRH[21]  ; SRAM_D[14]  ; 8.665  ; 8.558  ; 9.132  ; 9.025  ;
; ADDRH[21]  ; SRAM_D[15]  ; 8.665  ; 8.558  ; 9.132  ; 9.025  ;
; ADDRH[21]  ; nDAC_CS     ; 9.102  ;        ;        ; 9.073  ;
; ADDRH[21]  ; nSRAM_CE    ; 9.692  ;        ;        ; 9.456  ;
; ADDRH[22]  ; AD[0]       ; 9.554  ; 9.447  ; 10.182 ; 10.075 ;
; ADDRH[22]  ; AD[1]       ; 9.554  ; 9.447  ; 10.182 ; 10.075 ;
; ADDRH[22]  ; AD[2]       ; 9.339  ; 9.232  ; 9.894  ; 9.787  ;
; ADDRH[22]  ; AD[3]       ; 9.339  ; 9.232  ; 9.894  ; 9.787  ;
; ADDRH[22]  ; AD[4]       ; 10.312 ; 10.205 ; 11.006 ; 10.899 ;
; ADDRH[22]  ; AD[5]       ; 12.404 ; 12.452 ; 13.056 ; 13.104 ;
; ADDRH[22]  ; AD[6]       ; 10.362 ; 10.255 ; 11.052 ; 10.814 ;
; ADDRH[22]  ; AD[7]       ; 9.962  ; 9.855  ; 10.634 ; 10.527 ;
; ADDRH[22]  ; AD[8]       ; 9.962  ; 9.855  ; 10.634 ; 10.527 ;
; ADDRH[22]  ; AD[9]       ; 9.962  ; 9.855  ; 10.634 ; 10.527 ;
; ADDRH[22]  ; AD[10]      ; 10.075 ; 9.968  ; 10.727 ; 10.620 ;
; ADDRH[22]  ; AD[11]      ; 9.110  ; 9.003  ; 9.599  ; 9.492  ;
; ADDRH[22]  ; AD[12]      ; 9.110  ; 9.003  ; 9.599  ; 9.492  ;
; ADDRH[22]  ; AD[13]      ; 9.110  ; 9.003  ; 9.599  ; 9.336  ;
; ADDRH[22]  ; AD[14]      ; 9.048  ; 9.243  ; 9.918  ; 8.998  ;
; ADDRH[22]  ; AD[15]      ; 9.295  ; 9.442  ; 10.180 ; 9.179  ;
; ADDRH[22]  ; SRAM_D[0]   ; 9.702  ; 9.613  ; 10.218 ; 10.129 ;
; ADDRH[22]  ; SRAM_D[1]   ; 9.495  ; 9.406  ; 10.062 ; 9.973  ;
; ADDRH[22]  ; SRAM_D[2]   ; 8.972  ; 8.883  ; 9.425  ; 9.336  ;
; ADDRH[22]  ; SRAM_D[3]   ; 9.702  ; 9.613  ; 10.218 ; 10.129 ;
; ADDRH[22]  ; SRAM_D[4]   ; 8.965  ; 8.876  ; 9.419  ; 9.330  ;
; ADDRH[22]  ; SRAM_D[5]   ; 8.972  ; 8.883  ; 9.425  ; 9.336  ;
; ADDRH[22]  ; SRAM_D[6]   ; 8.615  ; 8.526  ; 9.030  ; 8.941  ;
; ADDRH[22]  ; SRAM_D[7]   ; 8.965  ; 8.876  ; 9.419  ; 9.330  ;
; ADDRH[22]  ; SRAM_D[8]   ; 8.698  ; 8.601  ; 9.170  ; 9.073  ;
; ADDRH[22]  ; SRAM_D[9]   ; 10.780 ; 10.851 ; 11.195 ; 11.266 ;
; ADDRH[22]  ; SRAM_D[10]  ; 8.766  ; 8.659  ; 9.244  ; 9.137  ;
; ADDRH[22]  ; SRAM_D[11]  ; 8.337  ; 8.230  ; 8.687  ; 8.580  ;
; ADDRH[22]  ; SRAM_D[12]  ; 8.698  ; 8.601  ; 9.170  ; 9.073  ;
; ADDRH[22]  ; SRAM_D[13]  ; 8.766  ; 8.659  ; 9.244  ; 9.137  ;
; ADDRH[22]  ; SRAM_D[14]  ; 8.529  ; 8.422  ; 8.940  ; 8.833  ;
; ADDRH[22]  ; SRAM_D[15]  ; 8.529  ; 8.422  ; 8.940  ; 8.833  ;
; ADDRH[22]  ; nDAC_CS     ; 8.966  ;        ;        ; 8.881  ;
; ADDRH[22]  ; nSRAM_CE    ; 9.556  ;        ;        ; 9.264  ;
; ADDRH[23]  ; AD[0]       ; 10.205 ; 10.098 ; 10.730 ; 10.623 ;
; ADDRH[23]  ; AD[1]       ; 10.205 ; 10.098 ; 10.730 ; 10.623 ;
; ADDRH[23]  ; AD[2]       ; 9.990  ; 9.883  ; 10.442 ; 10.335 ;
; ADDRH[23]  ; AD[3]       ; 9.990  ; 9.883  ; 10.442 ; 10.335 ;
; ADDRH[23]  ; AD[4]       ; 10.963 ; 10.856 ; 11.554 ; 11.447 ;
; ADDRH[23]  ; AD[5]       ; 13.055 ; 13.103 ; 13.604 ; 13.652 ;
; ADDRH[23]  ; AD[6]       ; 11.013 ; 10.906 ; 11.600 ; 11.402 ;
; ADDRH[23]  ; AD[7]       ; 10.613 ; 10.506 ; 11.182 ; 11.075 ;
; ADDRH[23]  ; AD[8]       ; 10.613 ; 10.506 ; 11.182 ; 11.075 ;
; ADDRH[23]  ; AD[9]       ; 10.613 ; 10.506 ; 11.182 ; 11.075 ;
; ADDRH[23]  ; AD[10]      ; 10.726 ; 10.619 ; 11.275 ; 11.168 ;
; ADDRH[23]  ; AD[11]      ; 9.761  ; 9.654  ; 10.147 ; 10.040 ;
; ADDRH[23]  ; AD[12]      ; 9.761  ; 9.654  ; 10.147 ; 10.040 ;
; ADDRH[23]  ; AD[13]      ; 9.761  ; 9.654  ; 10.147 ; 9.924  ;
; ADDRH[23]  ; AD[14]      ; 9.680  ; 9.894  ; 10.466 ; 9.586  ;
; ADDRH[23]  ; AD[15]      ; 9.927  ; 10.093 ; 10.728 ; 9.767  ;
; ADDRH[23]  ; SRAM_D[0]   ; 10.334 ; 10.245 ; 10.806 ; 10.717 ;
; ADDRH[23]  ; SRAM_D[1]   ; 10.127 ; 10.038 ; 10.650 ; 10.561 ;
; ADDRH[23]  ; SRAM_D[2]   ; 9.604  ; 9.515  ; 10.013 ; 9.924  ;
; ADDRH[23]  ; SRAM_D[3]   ; 10.334 ; 10.245 ; 10.806 ; 10.717 ;
; ADDRH[23]  ; SRAM_D[4]   ; 9.597  ; 9.508  ; 10.007 ; 9.918  ;
; ADDRH[23]  ; SRAM_D[5]   ; 9.604  ; 9.515  ; 10.013 ; 9.924  ;
; ADDRH[23]  ; SRAM_D[6]   ; 9.247  ; 9.158  ; 9.618  ; 9.529  ;
; ADDRH[23]  ; SRAM_D[7]   ; 9.597  ; 9.508  ; 10.007 ; 9.918  ;
; ADDRH[23]  ; SRAM_D[8]   ; 9.330  ; 9.233  ; 9.758  ; 9.661  ;
; ADDRH[23]  ; SRAM_D[9]   ; 11.412 ; 11.483 ; 11.783 ; 11.854 ;
; ADDRH[23]  ; SRAM_D[10]  ; 9.398  ; 9.291  ; 9.832  ; 9.725  ;
; ADDRH[23]  ; SRAM_D[11]  ; 8.969  ; 8.862  ; 9.275  ; 9.168  ;
; ADDRH[23]  ; SRAM_D[12]  ; 9.330  ; 9.233  ; 9.758  ; 9.661  ;
; ADDRH[23]  ; SRAM_D[13]  ; 9.398  ; 9.291  ; 9.832  ; 9.725  ;
; ADDRH[23]  ; SRAM_D[14]  ; 9.161  ; 9.054  ; 9.528  ; 9.421  ;
; ADDRH[23]  ; SRAM_D[15]  ; 9.161  ; 9.054  ; 9.528  ; 9.421  ;
; ADDRH[23]  ; nDAC_CS     ; 9.577  ;        ;        ; 9.489  ;
; ADDRH[23]  ; nSRAM_CE    ; 10.188 ;        ;        ; 9.852  ;
; ADDRH[24]  ; AD[0]       ; 10.131 ; 10.024 ; 10.578 ; 10.471 ;
; ADDRH[24]  ; AD[1]       ; 10.131 ; 10.024 ; 10.578 ; 10.471 ;
; ADDRH[24]  ; AD[2]       ; 9.916  ; 9.809  ; 10.290 ; 10.183 ;
; ADDRH[24]  ; AD[3]       ; 9.916  ; 9.809  ; 10.290 ; 10.183 ;
; ADDRH[24]  ; AD[4]       ; 10.889 ; 10.782 ; 11.402 ; 11.295 ;
; ADDRH[24]  ; AD[5]       ; 12.981 ; 13.029 ; 13.452 ; 13.500 ;
; ADDRH[24]  ; AD[6]       ; 10.939 ; 10.832 ; 11.448 ; 11.250 ;
; ADDRH[24]  ; AD[7]       ; 10.539 ; 10.432 ; 11.030 ; 10.923 ;
; ADDRH[24]  ; AD[8]       ; 10.539 ; 10.432 ; 11.030 ; 10.923 ;
; ADDRH[24]  ; AD[9]       ; 10.539 ; 10.432 ; 11.030 ; 10.923 ;
; ADDRH[24]  ; AD[10]      ; 10.652 ; 10.545 ; 11.123 ; 11.016 ;
; ADDRH[24]  ; AD[11]      ; 9.687  ; 9.580  ; 9.995  ; 9.888  ;
; ADDRH[24]  ; AD[12]      ; 9.687  ; 9.580  ; 9.995  ; 9.888  ;
; ADDRH[24]  ; AD[13]      ; 9.687  ; 9.580  ; 9.995  ; 9.772  ;
; ADDRH[24]  ; AD[14]      ; 9.606  ; 9.820  ; 10.314 ; 9.434  ;
; ADDRH[24]  ; AD[15]      ; 9.853  ; 10.019 ; 10.576 ; 9.615  ;
; ADDRH[24]  ; SRAM_D[0]   ; 10.260 ; 10.171 ; 10.654 ; 10.565 ;
; ADDRH[24]  ; SRAM_D[1]   ; 10.053 ; 9.964  ; 10.498 ; 10.409 ;
; ADDRH[24]  ; SRAM_D[2]   ; 9.530  ; 9.441  ; 9.861  ; 9.772  ;
; ADDRH[24]  ; SRAM_D[3]   ; 10.260 ; 10.171 ; 10.654 ; 10.565 ;
; ADDRH[24]  ; SRAM_D[4]   ; 9.523  ; 9.434  ; 9.855  ; 9.766  ;
; ADDRH[24]  ; SRAM_D[5]   ; 9.530  ; 9.441  ; 9.861  ; 9.772  ;
; ADDRH[24]  ; SRAM_D[6]   ; 9.173  ; 9.084  ; 9.466  ; 9.377  ;
; ADDRH[24]  ; SRAM_D[7]   ; 9.523  ; 9.434  ; 9.855  ; 9.766  ;
; ADDRH[24]  ; SRAM_D[8]   ; 9.256  ; 9.159  ; 9.606  ; 9.509  ;
; ADDRH[24]  ; SRAM_D[9]   ; 11.338 ; 11.409 ; 11.631 ; 11.702 ;
; ADDRH[24]  ; SRAM_D[10]  ; 9.324  ; 9.217  ; 9.680  ; 9.573  ;
; ADDRH[24]  ; SRAM_D[11]  ; 8.895  ; 8.788  ; 9.123  ; 9.016  ;
; ADDRH[24]  ; SRAM_D[12]  ; 9.256  ; 9.159  ; 9.606  ; 9.509  ;
; ADDRH[24]  ; SRAM_D[13]  ; 9.324  ; 9.217  ; 9.680  ; 9.573  ;
; ADDRH[24]  ; SRAM_D[14]  ; 9.087  ; 8.980  ; 9.376  ; 9.269  ;
; ADDRH[24]  ; SRAM_D[15]  ; 9.087  ; 8.980  ; 9.376  ; 9.269  ;
; ADDRH[24]  ; nDAC_CS     ; 9.503  ;        ;        ; 9.337  ;
; ADDRH[24]  ; nSRAM_CE    ; 10.114 ;        ;        ; 9.700  ;
; SRAM_D[0]  ; AD[0]       ; 8.284  ;        ;        ; 8.103  ;
; SRAM_D[1]  ; AD[1]       ; 8.188  ;        ;        ; 7.987  ;
; SRAM_D[2]  ; AD[2]       ; 8.073  ;        ;        ; 7.882  ;
; SRAM_D[3]  ; AD[3]       ; 8.576  ;        ;        ; 8.310  ;
; SRAM_D[4]  ; AD[4]       ; 9.588  ;        ;        ; 9.119  ;
; SRAM_D[5]  ; AD[5]       ; 11.483 ;        ;        ; 11.296 ;
; SRAM_D[6]  ; AD[6]       ; 8.337  ;        ;        ; 8.172  ;
; SRAM_D[7]  ; AD[7]       ; 9.027  ;        ;        ; 8.754  ;
; SRAM_D[8]  ; AD[8]       ; 8.746  ;        ;        ; 8.371  ;
; SRAM_D[9]  ; AD[9]       ; 9.040  ;        ;        ; 8.714  ;
; SRAM_D[10] ; AD[10]      ; 8.827  ;        ;        ; 8.580  ;
; SRAM_D[11] ; AD[11]      ; 8.376  ;        ;        ; 8.138  ;
; SRAM_D[12] ; AD[12]      ; 8.028  ;        ;        ; 7.756  ;
; SRAM_D[13] ; AD[13]      ; 7.897  ;        ;        ; 7.741  ;
; SRAM_D[14] ; AD[14]      ; 7.708  ;        ;        ; 7.600  ;
; SRAM_D[15] ; AD[15]      ; 7.991  ;        ;        ; 7.774  ;
; nE1        ; AD[0]       ; 10.004 ; 9.897  ; 10.542 ; 10.435 ;
; nE1        ; AD[1]       ; 10.004 ; 9.897  ; 10.542 ; 10.435 ;
; nE1        ; AD[2]       ; 9.789  ; 9.682  ; 10.254 ; 10.147 ;
; nE1        ; AD[3]       ; 9.789  ; 9.682  ; 10.254 ; 10.147 ;
; nE1        ; AD[4]       ; 10.762 ; 10.655 ; 11.366 ; 11.259 ;
; nE1        ; AD[5]       ; 12.854 ; 12.902 ; 13.416 ; 13.464 ;
; nE1        ; AD[6]       ; 10.812 ; 10.705 ; 11.412 ; 11.214 ;
; nE1        ; AD[7]       ; 10.412 ; 10.305 ; 10.994 ; 10.887 ;
; nE1        ; AD[8]       ; 10.412 ; 10.305 ; 10.994 ; 10.887 ;
; nE1        ; AD[9]       ; 10.412 ; 10.305 ; 10.994 ; 10.887 ;
; nE1        ; AD[10]      ; 10.525 ; 10.418 ; 11.087 ; 10.980 ;
; nE1        ; AD[11]      ; 9.560  ; 9.453  ; 9.959  ; 9.852  ;
; nE1        ; AD[12]      ; 9.560  ; 9.453  ; 9.959  ; 9.852  ;
; nE1        ; AD[13]      ; 9.560  ; 9.453  ; 9.959  ; 9.736  ;
; nE1        ; AD[14]      ; 9.479  ; 9.693  ; 10.278 ; 9.398  ;
; nE1        ; AD[15]      ; 9.726  ; 9.892  ; 10.540 ; 9.579  ;
; nE1        ; SRAM_D[0]   ; 10.133 ; 10.044 ; 10.618 ; 10.529 ;
; nE1        ; SRAM_D[1]   ; 9.926  ; 9.837  ; 10.462 ; 10.373 ;
; nE1        ; SRAM_D[2]   ; 9.403  ; 9.314  ; 9.825  ; 9.736  ;
; nE1        ; SRAM_D[3]   ; 10.133 ; 10.044 ; 10.618 ; 10.529 ;
; nE1        ; SRAM_D[4]   ; 9.396  ; 9.307  ; 9.819  ; 9.730  ;
; nE1        ; SRAM_D[5]   ; 9.403  ; 9.314  ; 9.825  ; 9.736  ;
; nE1        ; SRAM_D[6]   ; 9.046  ; 8.957  ; 9.430  ; 9.341  ;
; nE1        ; SRAM_D[7]   ; 9.396  ; 9.307  ; 9.819  ; 9.730  ;
; nE1        ; SRAM_D[8]   ; 9.129  ; 9.032  ; 9.570  ; 9.473  ;
; nE1        ; SRAM_D[9]   ; 11.211 ; 11.282 ; 11.595 ; 11.666 ;
; nE1        ; SRAM_D[10]  ; 9.197  ; 9.090  ; 9.644  ; 9.537  ;
; nE1        ; SRAM_D[11]  ; 8.768  ; 8.661  ; 9.087  ; 8.980  ;
; nE1        ; SRAM_D[12]  ; 9.129  ; 9.032  ; 9.570  ; 9.473  ;
; nE1        ; SRAM_D[13]  ; 9.197  ; 9.090  ; 9.644  ; 9.537  ;
; nE1        ; SRAM_D[14]  ; 8.960  ; 8.853  ; 9.340  ; 9.233  ;
; nE1        ; SRAM_D[15]  ; 8.960  ; 8.853  ; 9.340  ; 9.233  ;
; nE1        ; nDAC_CS     ; 9.376  ;        ;        ; 9.301  ;
; nE1        ; nSRAM_CE    ; 9.987  ;        ;        ; 9.664  ;
; nRD        ; AD[0]       ; 8.108  ; 8.001  ; 8.619  ; 8.512  ;
; nRD        ; AD[1]       ; 8.108  ; 8.001  ; 8.619  ; 8.512  ;
; nRD        ; AD[2]       ; 7.893  ; 7.786  ; 8.331  ; 8.224  ;
; nRD        ; AD[3]       ; 7.893  ; 7.786  ; 8.331  ; 8.224  ;
; nRD        ; AD[4]       ; 8.866  ; 8.759  ; 9.443  ; 9.336  ;
; nRD        ; AD[5]       ; 10.958 ; 11.006 ; 11.493 ; 11.541 ;
; nRD        ; AD[6]       ; 8.916  ; 8.809  ; 9.489  ; 9.382  ;
; nRD        ; AD[7]       ; 8.516  ; 8.409  ; 9.071  ; 8.964  ;
; nRD        ; AD[8]       ; 8.516  ; 8.409  ; 9.071  ; 8.964  ;
; nRD        ; AD[9]       ; 8.516  ; 8.409  ; 9.071  ; 8.964  ;
; nRD        ; AD[10]      ; 8.629  ; 8.522  ; 9.164  ; 9.057  ;
; nRD        ; AD[11]      ; 7.664  ; 7.557  ; 8.036  ; 7.929  ;
; nRD        ; AD[12]      ; 7.664  ; 7.557  ; 8.036  ; 7.929  ;
; nRD        ; AD[13]      ; 7.664  ; 7.557  ; 8.036  ; 7.929  ;
; nRD        ; AD[14]      ; 7.849  ; 7.797  ; 8.355  ; 7.896  ;
; nRD        ; AD[15]      ; 8.096  ; 7.996  ; 8.617  ; 8.077  ;
; nRD        ; nSRAM_OE    ; 7.089  ;        ;        ; 7.174  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 8.448  ; 8.341  ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.992  ; 9.903  ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.829  ; 9.740  ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.166  ; 9.077  ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.992  ; 9.903  ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.160  ; 9.071  ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.166  ; 9.077  ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.754  ; 8.665  ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.160  ; 9.071  ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.907  ; 8.810  ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.919 ; 10.990 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.028  ; 8.921  ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.448  ; 8.341  ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.907  ; 8.810  ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.028  ; 8.921  ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.711  ; 8.604  ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.711  ; 8.604  ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 8.448  ; 8.341  ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.992  ; 9.903  ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.829  ; 9.740  ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 9.166  ; 9.077  ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.992  ; 9.903  ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 9.160  ; 9.071  ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 9.166  ; 9.077  ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.754  ; 8.665  ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 9.160  ; 9.071  ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.907  ; 8.810  ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.919 ; 10.990 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 9.028  ; 8.921  ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.448  ; 8.341  ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.907  ; 8.810  ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 9.028  ; 8.921  ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.711  ; 8.604  ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.711  ; 8.604  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 8.116  ; 8.009  ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.647  ; 9.558  ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.491  ; 9.402  ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.854  ; 8.765  ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.647  ; 9.558  ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.848  ; 8.759  ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.854  ; 8.765  ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.459  ; 8.370  ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.848  ; 8.759  ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.599  ; 8.502  ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.624 ; 10.695 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.673  ; 8.566  ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.116  ; 8.009  ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.599  ; 8.502  ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.673  ; 8.566  ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.369  ; 8.262  ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.369  ; 8.262  ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 8.116  ; 8.009  ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.647  ; 9.558  ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.491  ; 9.402  ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.854  ; 8.765  ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.647  ; 9.558  ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.848  ; 8.759  ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.854  ; 8.765  ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.459  ; 8.370  ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.848  ; 8.759  ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.599  ; 8.502  ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.624 ; 10.695 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.673  ; 8.566  ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.116  ; 8.009  ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.599  ; 8.502  ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.673  ; 8.566  ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.369  ; 8.262  ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.369  ; 8.262  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 8.048     ; 8.155     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.437     ; 9.526     ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.221     ; 9.310     ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.677     ; 8.766     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.437     ; 9.526     ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.670     ; 8.759     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.677     ; 8.766     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.305     ; 8.394     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.670     ; 8.759     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.390     ; 8.487     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.630    ; 10.559    ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.495     ; 8.602     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.048     ; 8.155     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.390     ; 8.487     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.495     ; 8.602     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.248     ; 8.355     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.248     ; 8.355     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 8.048     ; 8.155     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.437     ; 9.526     ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 9.221     ; 9.310     ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.677     ; 8.766     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.437     ; 9.526     ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.670     ; 8.759     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.677     ; 8.766     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.305     ; 8.394     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.670     ; 8.759     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.390     ; 8.487     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.630    ; 10.559    ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.495     ; 8.602     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 8.048     ; 8.155     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.390     ; 8.487     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.495     ; 8.602     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 8.248     ; 8.355     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 8.248     ; 8.355     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 7.724     ; 7.831     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.107     ; 9.196     ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 8.900     ; 8.989     ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.377     ; 8.466     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.107     ; 9.196     ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.370     ; 8.459     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.377     ; 8.466     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.020     ; 8.109     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.370     ; 8.459     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.095     ; 8.192     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.345    ; 10.274    ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.153     ; 8.260     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 7.724     ; 7.831     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.095     ; 8.192     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.153     ; 8.260     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 7.916     ; 8.023     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 7.916     ; 8.023     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 7.724     ; 7.831     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 9.107     ; 9.196     ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 8.900     ; 8.989     ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 8.377     ; 8.466     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 9.107     ; 9.196     ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 8.370     ; 8.459     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 8.377     ; 8.466     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 8.020     ; 8.109     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 8.370     ; 8.459     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 8.095     ; 8.192     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 10.345    ; 10.274    ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 8.153     ; 8.260     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 7.724     ; 7.831     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 8.095     ; 8.192     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 8.153     ; 8.260     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 7.916     ; 8.023     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 7.916     ; 8.023     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; IntF|nWR ; 7.496 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; IntF|nWR ; 0.513 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; IntF|nWR  ; 9.032 ; 0.000                        ;
; IntF|nADV ; 9.319 ; 0.000                        ;
+-----------+-------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'IntF|nWR'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 7.496  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.041      ; 4.552      ;
; 7.951  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.348      ;
; 7.951  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.348      ;
; 7.951  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.348      ;
; 7.992  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 7.992  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.292      ; 4.307      ;
; 8.293  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 8.293  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 10.000       ; 2.301      ; 4.015      ;
; 18.425 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.041      ; 3.623      ;
; 18.859 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.440      ;
; 18.859 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.440      ;
; 18.859 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.440      ;
; 18.892 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 18.892 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.292      ; 3.407      ;
; 19.157 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
; 19.157 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 20.000       ; 2.301      ; 3.151      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'IntF|nWR'                                                             ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.513  ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.513  ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.402      ; 2.999      ;
; 0.768  ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.768  ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.393      ; 3.245      ;
; 0.801  ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.392      ; 3.277      ;
; 0.801  ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.392      ; 3.277      ;
; 0.801  ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.392      ; 3.277      ;
; 1.237  ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; 0.000        ; 2.131      ; 3.452      ;
; 11.370 ; nWR       ; width[1]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[2]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[3]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[4]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[5]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[6]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[7]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[8]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[9]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[10] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[11] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[12] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[13] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[14] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.370 ; nWR       ; width[15] ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.402      ; 3.856      ;
; 11.660 ; nWR       ; fre[0]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[1]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[2]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[3]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[4]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[5]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[6]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[7]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[8]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[9]    ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[10]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[11]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.660 ; nWR       ; fre[12]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.393      ; 4.137      ;
; 11.699 ; nWR       ; fre[13]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.392      ; 4.175      ;
; 11.699 ; nWR       ; fre[14]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.392      ; 4.175      ;
; 11.699 ; nWR       ; fre[15]   ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.392      ; 4.175      ;
; 12.157 ; nWR       ; width[0]  ; IntF|nWR     ; IntF|nWR    ; -10.000      ; 2.131      ; 4.372      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IntF|nWR'                                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[10]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[11]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[12]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[13]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[14]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[15]     ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[1]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[2]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[3]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[4]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[5]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[6]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[7]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[8]      ;
; 9.032  ; 9.216        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[9]      ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[0]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[10]       ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[11]       ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[12]       ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[1]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[2]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[3]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[4]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[5]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[6]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[7]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[8]        ;
; 9.033  ; 9.217        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[9]        ;
; 9.053  ; 9.237        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[13]       ;
; 9.053  ; 9.237        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[14]       ;
; 9.053  ; 9.237        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre[15]       ;
; 9.082  ; 9.266        ; 0.184          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width[0]      ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_10_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_11_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_12_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_13_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_14_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_15_|clk ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_1_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_2_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_3_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_4_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_5_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_6_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_7_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_8_|clk  ;
; 9.212  ; 9.212        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_9_|clk  ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_0_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_10_|clk   ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_11_|clk   ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_12_|clk   ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_1_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_2_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_3_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_4_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_5_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_6_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_7_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_8_|clk    ;
; 9.213  ; 9.213        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_9_|clk    ;
; 9.233  ; 9.233        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_13_|clk   ;
; 9.233  ; 9.233        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_14_|clk   ;
; 9.233  ; 9.233        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; fre_15_|clk   ;
; 9.262  ; 9.262        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; width_0_|clk  ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|o      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nWR ; Rise       ; nWR_in|i      ;
; 10.508 ; 10.724       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[0]      ;
; 10.535 ; 10.751       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[13]       ;
; 10.535 ; 10.751       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[14]       ;
; 10.535 ; 10.751       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[15]       ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; IntF|nWR ; Rise       ; nWR_in|o      ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[0]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[10]       ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[11]       ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[12]       ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[1]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[2]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[3]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[4]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[5]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[6]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[7]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[8]        ;
; 10.555 ; 10.771       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; fre[9]        ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[10]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[11]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[12]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[13]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[14]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[15]     ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[1]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[2]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[3]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[4]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[5]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[6]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[7]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[8]      ;
; 10.556 ; 10.772       ; 0.216          ; High Pulse Width ; IntF|nWR ; Rise       ; width[9]      ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IntF|nADV'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; 9.319  ; 9.319        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 9.323  ; 9.323        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 9.326  ; 9.326        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 9.330  ; 9.330        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 9.333  ; 9.333        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 9.337  ; 9.337        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 9.340  ; 9.340        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 9.344  ; 9.344        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 9.345  ; 9.345        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 9.349  ; 9.349        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 9.351  ; 9.351        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 9.355  ; 9.355        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 9.355  ; 9.355        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 9.355  ; 9.355        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 9.356  ; 9.356        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 9.359  ; 9.359        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 9.359  ; 9.359        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 9.360  ; 9.360        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 9.395  ; 9.395        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 9.399  ; 9.399        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 9.401  ; 9.401        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 9.403  ; 9.403        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 9.408  ; 9.408        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 9.412  ; 9.412        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 9.415  ; 9.415        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 9.417  ; 9.417        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 9.417  ; 9.417        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 9.419  ; 9.419        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 9.420  ; 9.420        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; IntF|nADV ; Rise       ; nADV_in|i                      ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; nADV_in|o                      ;
; 10.578 ; 10.578       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_3_|latches[0]  ;
; 10.580 ; 10.580       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_8_|latches[0]  ;
; 10.581 ; 10.581       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_5_|latches[0]  ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_3_|latches[0]|datac      ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_6_|latches[0]  ;
; 10.584 ; 10.584       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_8_|latches[0]|datac      ;
; 10.585 ; 10.585       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_5_|latches[0]|datac      ;
; 10.586 ; 10.586       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_6_|latches[0]|datac      ;
; 10.587 ; 10.587       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_2_|latches[0]  ;
; 10.591 ; 10.591       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_2_|latches[0]|datac      ;
; 10.596 ; 10.596       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_14_|latches[0] ;
; 10.597 ; 10.597       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_7_|latches[0]|datad      ;
; 10.600 ; 10.600       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_14_|latches[0]|datac     ;
; 10.602 ; 10.602       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_7_|latches[0]  ;
; 10.636 ; 10.636       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_10_|latches[0] ;
; 10.637 ; 10.637       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_13_|latches[0] ;
; 10.637 ; 10.637       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_15_|latches[0] ;
; 10.640 ; 10.640       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_10_|latches[0]|datac     ;
; 10.641 ; 10.641       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_13_|latches[0]|datac     ;
; 10.641 ; 10.641       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_15_|latches[0]|datac     ;
; 10.642 ; 10.642       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_9_|latches[0]|datad      ;
; 10.646 ; 10.646       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_11_|latches[0]|datad     ;
; 10.647 ; 10.647       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_9_|latches[0]  ;
; 10.651 ; 10.651       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_11_|latches[0] ;
; 10.652 ; 10.652       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_4_|latches[0]  ;
; 10.656 ; 10.656       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_4_|latches[0]|datac      ;
; 10.658 ; 10.658       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_0_|latches[0]  ;
; 10.662 ; 10.662       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_0_|latches[0]|datac      ;
; 10.665 ; 10.665       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_12_|latches[0] ;
; 10.669 ; 10.669       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_12_|latches[0]|datac     ;
; 10.671 ; 10.671       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; lpm_latch:ADDRL_1_|latches[0]  ;
; 10.675 ; 10.675       ; 0.000          ; High Pulse Width ; IntF|nADV ; Rise       ; ADDRL_1_|latches[0]|datac      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; IntF|nADV ; Rise       ; nADV                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; 1.952  ; 2.787 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; 1.820  ; 2.645 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; 1.838  ; 2.734 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; 1.828  ; 2.658 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; 1.952  ; 2.787 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; 1.785  ; 2.641 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; 1.890  ; 2.718 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; 1.879  ; 2.711 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; 1.512  ; 2.250 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; 1.680  ; 2.433 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; 1.693  ; 2.506 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; 1.611  ; 2.421 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; 1.879  ; 2.713 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; 1.676  ; 2.527 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; 1.437  ; 2.200 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; 1.599  ; 2.361 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; 1.425  ; 2.182 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 0.560  ; 1.388 ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 0.560  ; 1.388 ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.173  ; 1.020 ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.075  ; 0.872 ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; -0.077 ; 0.738 ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.044  ; 0.874 ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.276  ; 1.114 ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.121  ; 0.966 ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.166  ; 0.997 ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.321  ; 1.166 ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.046  ; 0.863 ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.098  ; 0.940 ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; -0.151 ; 0.621 ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; -0.050 ; 0.729 ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; -0.161 ; 0.609 ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; -0.140 ; 0.635 ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; -0.093 ; 0.716 ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; 1.411  ; 2.191 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; 1.240  ; 2.008 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; 1.211  ; 2.104 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; 1.187  ; 1.965 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; 1.411  ; 2.191 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; 1.384  ; 2.134 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; 1.347  ; 2.086 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; -0.951 ; -1.687 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; -1.327 ; -2.133 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; -1.342 ; -2.212 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; -1.353 ; -2.159 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; -1.479 ; -2.295 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; -1.294 ; -2.125 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; -1.421 ; -2.224 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; -1.409 ; -2.221 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; -1.018 ; -1.748 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; -1.218 ; -1.955 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; -1.178 ; -1.980 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; -1.139 ; -1.930 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; -1.365 ; -2.187 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; -1.187 ; -2.013 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; -0.964 ; -1.705 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; -1.128 ; -1.868 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; -0.951 ; -1.687 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 0.538  ; -0.188 ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 0.279  ; -0.525 ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.219  ; -0.594 ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.427  ; -0.339 ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; 0.403  ; -0.375 ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.301  ; -0.516 ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.338  ; -0.456 ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.223  ; -0.578 ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.209  ; -0.609 ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.112  ; -0.690 ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.240  ; -0.563 ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.234  ; -0.574 ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; 0.441  ; -0.341 ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; 0.520  ; -0.235 ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; 0.445  ; -0.290 ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; 0.538  ; -0.188 ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; 0.453  ; -0.276 ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; -0.201 ; -1.012 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; -0.233 ; -1.041 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; -0.270 ; -1.087 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; -0.201 ; -1.012 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; -0.395 ; -1.214 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; -0.368 ; -1.160 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; -0.326 ; -1.103 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 5.692 ; 6.183 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 3.414 ; 3.518 ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 3.470 ; 3.553 ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 4.116 ; 4.392 ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 4.123 ; 4.393 ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 3.501 ; 3.582 ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 5.692 ; 6.183 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 3.446 ; 3.581 ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 3.910 ; 4.085 ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 3.920 ; 4.099 ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 3.611 ; 3.733 ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 3.835 ; 3.988 ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 3.374 ; 3.551 ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 4.090 ; 4.241 ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 5.145 ; 5.547 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 3.838 ; 4.056 ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 3.711 ; 3.841 ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 8.222 ; 8.626 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 5.714 ; 5.794 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 5.896 ; 5.902 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 5.952 ; 5.997 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 6.107 ; 6.147 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 6.806 ; 6.948 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 8.222 ; 8.626 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 6.282 ; 6.362 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 6.524 ; 6.638 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 6.546 ; 6.612 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 6.634 ; 6.735 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 6.424 ; 6.538 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 6.112 ; 6.171 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 6.126 ; 6.182 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 5.423 ; 5.513 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 5.331 ; 5.415 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 5.497 ; 5.586 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.935 ; 4.764 ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.886 ; 4.683 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.935 ; 4.764 ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.886 ; 4.683 ; Fall       ; IntF|nWR        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 3.269 ; 3.405 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 3.305 ; 3.405 ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 3.359 ; 3.438 ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 3.982 ; 4.250 ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 3.990 ; 4.252 ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 3.385 ; 3.464 ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 5.561 ; 6.044 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 3.334 ; 3.463 ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 3.780 ; 3.949 ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 3.789 ; 3.960 ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 3.492 ; 3.609 ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 3.707 ; 3.854 ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 3.269 ; 3.442 ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 3.954 ; 4.099 ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 5.037 ; 5.435 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 3.713 ; 3.925 ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 3.589 ; 3.714 ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 4.751 ; 4.749 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 5.248 ; 5.209 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 5.466 ; 5.410 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 5.424 ; 5.386 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 5.534 ; 5.494 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 6.077 ; 6.111 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 7.673 ; 7.988 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 5.682 ; 5.686 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 5.974 ; 6.004 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 5.948 ; 5.928 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 6.031 ; 6.046 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 5.869 ; 5.888 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 5.568 ; 5.536 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 5.580 ; 5.547 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 4.854 ; 4.858 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 4.751 ; 4.749 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 4.834 ; 4.841 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.804 ; 4.623 ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.757 ; 4.544 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.804 ; 4.623 ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.757 ; 4.544 ; Fall       ; IntF|nWR        ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AD[0]      ; DAC_D[0]    ; 3.966 ;       ;       ; 4.740 ;
; AD[0]      ; SRAM_D[0]   ; 3.830 ;       ;       ; 4.641 ;
; AD[1]      ; DAC_D[1]    ; 4.118 ;       ;       ; 4.965 ;
; AD[1]      ; SRAM_D[1]   ; 3.805 ;       ;       ; 4.680 ;
; AD[2]      ; DAC_D[2]    ; 3.700 ;       ;       ; 4.500 ;
; AD[2]      ; SRAM_D[2]   ; 3.751 ;       ;       ; 4.591 ;
; AD[3]      ; DAC_D[3]    ; 3.935 ;       ;       ; 4.744 ;
; AD[3]      ; SRAM_D[3]   ; 3.673 ;       ;       ; 4.516 ;
; AD[4]      ; DAC_D[4]    ; 3.486 ;       ;       ; 4.223 ;
; AD[4]      ; SRAM_D[4]   ; 3.797 ;       ;       ; 4.660 ;
; AD[5]      ; DAC_D[5]    ; 3.577 ;       ;       ; 4.318 ;
; AD[5]      ; SRAM_D[5]   ; 3.835 ;       ;       ; 4.708 ;
; AD[6]      ; DAC_D[6]    ; 3.624 ;       ;       ; 4.356 ;
; AD[6]      ; SRAM_D[6]   ; 3.809 ;       ;       ; 4.665 ;
; AD[7]      ; DAC_D[7]    ; 3.611 ;       ;       ; 4.448 ;
; AD[7]      ; SRAM_D[7]   ; 3.642 ;       ;       ; 4.497 ;
; AD[8]      ; DAC_D[8]    ; 3.761 ;       ;       ; 4.596 ;
; AD[8]      ; SRAM_D[8]   ; 3.684 ;       ;       ; 4.478 ;
; AD[9]      ; DAC_D[9]    ; 3.757 ;       ;       ; 4.611 ;
; AD[9]      ; SRAM_D[9]   ; 5.587 ;       ;       ; 6.718 ;
; AD[10]     ; DAC_D[10]   ; 3.606 ;       ;       ; 4.436 ;
; AD[10]     ; SRAM_D[10]  ; 3.733 ;       ;       ; 4.514 ;
; AD[11]     ; DAC_D[11]   ; 3.854 ;       ;       ; 4.637 ;
; AD[11]     ; SRAM_D[11]  ; 3.832 ;       ;       ; 4.615 ;
; AD[12]     ; SRAM_D[12]  ; 3.754 ;       ;       ; 4.549 ;
; AD[13]     ; SRAM_D[13]  ; 3.630 ;       ;       ; 4.374 ;
; AD[14]     ; SRAM_D[14]  ; 3.582 ;       ;       ; 4.322 ;
; AD[15]     ; SRAM_D[15]  ; 3.591 ;       ;       ; 4.332 ;
; ADDRH[16]  ; SRAM_A[16]  ; 3.666 ;       ;       ; 4.445 ;
; ADDRH[17]  ; SRAM_A[17]  ; 3.809 ;       ;       ; 4.665 ;
; ADDRH[18]  ; SRAM_A[18]  ; 3.756 ;       ;       ; 4.616 ;
; ADDRH[19]  ; SRAM_A[19]  ; 3.920 ;       ;       ; 4.821 ;
; ADDRH[20]  ; AD[0]       ; 6.250 ; 5.879 ; 6.598 ; 6.905 ;
; ADDRH[20]  ; AD[1]       ; 6.523 ; 5.879 ; 6.598 ; 7.157 ;
; ADDRH[20]  ; AD[2]       ; 6.443 ; 5.752 ; 6.484 ; 7.095 ;
; ADDRH[20]  ; AD[3]       ; 6.600 ; 5.752 ; 6.484 ; 7.250 ;
; ADDRH[20]  ; AD[4]       ; 7.123 ; 6.347 ; 7.011 ; 7.851 ;
; ADDRH[20]  ; AD[5]       ; 8.713 ; 8.273 ; 8.662 ; 9.721 ;
; ADDRH[20]  ; AD[6]       ; 6.756 ; 6.383 ; 7.048 ; 7.444 ;
; ADDRH[20]  ; AD[7]       ; 7.014 ; 6.127 ; 6.828 ; 7.738 ;
; ADDRH[20]  ; AD[8]       ; 7.028 ; 6.127 ; 6.828 ; 7.701 ;
; ADDRH[20]  ; AD[9]       ; 7.116 ; 6.127 ; 6.828 ; 7.823 ;
; ADDRH[20]  ; AD[10]      ; 6.898 ; 6.201 ; 6.885 ; 7.614 ;
; ADDRH[20]  ; AD[11]      ; 6.584 ; 5.614 ; 6.370 ; 7.245 ;
; ADDRH[20]  ; AD[12]      ; 6.597 ; 5.614 ; 6.370 ; 7.258 ;
; ADDRH[20]  ; AD[13]      ; 6.089 ; 5.614 ; 6.370 ; 6.765 ;
; ADDRH[20]  ; AD[14]      ; 5.990 ; 5.748 ; 6.483 ; 6.656 ;
; ADDRH[20]  ; AD[15]      ; 6.075 ; 5.872 ; 6.592 ; 6.749 ;
; ADDRH[20]  ; SRAM_D[0]   ; 5.465 ; 5.506 ; 6.156 ; 6.197 ;
; ADDRH[20]  ; SRAM_D[1]   ; 5.328 ; 5.369 ; 6.046 ; 6.087 ;
; ADDRH[20]  ; SRAM_D[2]   ; 5.034 ; 5.075 ; 5.779 ; 5.820 ;
; ADDRH[20]  ; SRAM_D[3]   ; 5.465 ; 5.506 ; 6.156 ; 6.197 ;
; ADDRH[20]  ; SRAM_D[4]   ; 5.027 ; 5.068 ; 5.773 ; 5.814 ;
; ADDRH[20]  ; SRAM_D[5]   ; 5.034 ; 5.075 ; 5.779 ; 5.820 ;
; ADDRH[20]  ; SRAM_D[6]   ; 4.812 ; 4.853 ; 5.588 ; 5.629 ;
; ADDRH[20]  ; SRAM_D[7]   ; 5.027 ; 5.068 ; 5.773 ; 5.814 ;
; ADDRH[20]  ; SRAM_D[8]   ; 4.867 ; 4.847 ; 5.632 ; 5.612 ;
; ADDRH[20]  ; SRAM_D[9]   ; 6.500 ; 6.776 ; 7.276 ; 7.552 ;
; ADDRH[20]  ; SRAM_D[10]  ; 4.917 ; 4.890 ; 5.683 ; 5.656 ;
; ADDRH[20]  ; SRAM_D[11]  ; 4.667 ; 4.640 ; 5.463 ; 5.436 ;
; ADDRH[20]  ; SRAM_D[12]  ; 4.867 ; 4.847 ; 5.632 ; 5.612 ;
; ADDRH[20]  ; SRAM_D[13]  ; 4.917 ; 4.890 ; 5.683 ; 5.656 ;
; ADDRH[20]  ; SRAM_D[14]  ; 4.781 ; 4.754 ; 5.564 ; 5.537 ;
; ADDRH[20]  ; SRAM_D[15]  ; 4.781 ; 4.754 ; 5.564 ; 5.537 ;
; ADDRH[20]  ; nDAC_CS     ;       ; 4.975 ; 5.649 ;       ;
; ADDRH[20]  ; nSRAM_CE    ; 5.080 ;       ;       ; 6.076 ;
; ADDRH[21]  ; AD[0]       ; 6.289 ; 5.895 ; 6.832 ; 6.954 ;
; ADDRH[21]  ; AD[1]       ; 6.562 ; 6.101 ; 7.100 ; 7.206 ;
; ADDRH[21]  ; AD[2]       ; 6.482 ; 6.032 ; 7.010 ; 7.144 ;
; ADDRH[21]  ; AD[3]       ; 6.639 ; 6.187 ; 7.167 ; 7.299 ;
; ADDRH[21]  ; AD[4]       ; 7.162 ; 6.789 ; 7.691 ; 7.900 ;
; ADDRH[21]  ; AD[5]       ; 8.752 ; 8.657 ; 9.279 ; 9.770 ;
; ADDRH[21]  ; AD[6]       ; 6.795 ; 6.399 ; 7.338 ; 7.493 ;
; ADDRH[21]  ; AD[7]       ; 7.053 ; 6.679 ; 7.583 ; 7.787 ;
; ADDRH[21]  ; AD[8]       ; 7.067 ; 6.643 ; 7.602 ; 7.750 ;
; ADDRH[21]  ; AD[9]       ; 7.155 ; 6.763 ; 7.685 ; 7.872 ;
; ADDRH[21]  ; AD[10]      ; 6.937 ; 6.559 ; 7.478 ; 7.663 ;
; ADDRH[21]  ; AD[11]      ; 6.623 ; 6.194 ; 7.167 ; 7.294 ;
; ADDRH[21]  ; AD[12]      ; 6.636 ; 6.209 ; 7.180 ; 7.307 ;
; ADDRH[21]  ; AD[13]      ; 6.128 ; 5.703 ; 6.646 ; 6.814 ;
; ADDRH[21]  ; AD[14]      ; 6.029 ; 5.764 ; 6.546 ; 6.705 ;
; ADDRH[21]  ; AD[15]      ; 6.114 ; 5.888 ; 6.636 ; 6.798 ;
; ADDRH[21]  ; SRAM_D[0]   ; 5.481 ; 5.522 ; 6.198 ; 6.239 ;
; ADDRH[21]  ; SRAM_D[1]   ; 5.344 ; 5.385 ; 6.088 ; 6.129 ;
; ADDRH[21]  ; SRAM_D[2]   ; 5.050 ; 5.091 ; 5.821 ; 5.862 ;
; ADDRH[21]  ; SRAM_D[3]   ; 5.481 ; 5.522 ; 6.198 ; 6.239 ;
; ADDRH[21]  ; SRAM_D[4]   ; 5.043 ; 5.084 ; 5.815 ; 5.856 ;
; ADDRH[21]  ; SRAM_D[5]   ; 5.050 ; 5.091 ; 5.821 ; 5.862 ;
; ADDRH[21]  ; SRAM_D[6]   ; 4.828 ; 4.869 ; 5.630 ; 5.671 ;
; ADDRH[21]  ; SRAM_D[7]   ; 5.043 ; 5.084 ; 5.815 ; 5.856 ;
; ADDRH[21]  ; SRAM_D[8]   ; 4.883 ; 4.863 ; 5.674 ; 5.654 ;
; ADDRH[21]  ; SRAM_D[9]   ; 6.516 ; 6.792 ; 7.318 ; 7.594 ;
; ADDRH[21]  ; SRAM_D[10]  ; 4.933 ; 4.906 ; 5.725 ; 5.698 ;
; ADDRH[21]  ; SRAM_D[11]  ; 4.683 ; 4.656 ; 5.505 ; 5.478 ;
; ADDRH[21]  ; SRAM_D[12]  ; 4.883 ; 4.863 ; 5.674 ; 5.654 ;
; ADDRH[21]  ; SRAM_D[13]  ; 4.933 ; 4.906 ; 5.725 ; 5.698 ;
; ADDRH[21]  ; SRAM_D[14]  ; 4.797 ; 4.770 ; 5.606 ; 5.579 ;
; ADDRH[21]  ; SRAM_D[15]  ; 4.797 ; 4.770 ; 5.606 ; 5.579 ;
; ADDRH[21]  ; nDAC_CS     ; 4.845 ;       ;       ; 5.825 ;
; ADDRH[21]  ; nSRAM_CE    ; 5.096 ;       ;       ; 6.118 ;
; ADDRH[22]  ; AD[0]       ; 5.915 ; 6.053 ; 7.038 ; 6.607 ;
; ADDRH[22]  ; AD[1]       ; 6.183 ; 6.305 ; 7.311 ; 6.855 ;
; ADDRH[22]  ; AD[2]       ; 6.093 ; 6.243 ; 7.231 ; 6.786 ;
; ADDRH[22]  ; AD[3]       ; 6.250 ; 6.398 ; 7.388 ; 6.941 ;
; ADDRH[22]  ; AD[4]       ; 6.774 ; 6.999 ; 7.911 ; 7.543 ;
; ADDRH[22]  ; AD[5]       ; 8.362 ; 8.869 ; 9.501 ; 9.411 ;
; ADDRH[22]  ; AD[6]       ; 6.421 ; 6.592 ; 7.544 ; 7.147 ;
; ADDRH[22]  ; AD[7]       ; 6.666 ; 6.886 ; 7.802 ; 7.433 ;
; ADDRH[22]  ; AD[8]       ; 6.685 ; 6.849 ; 7.816 ; 7.397 ;
; ADDRH[22]  ; AD[9]       ; 6.768 ; 6.971 ; 7.904 ; 7.517 ;
; ADDRH[22]  ; AD[10]      ; 6.561 ; 6.762 ; 7.686 ; 7.313 ;
; ADDRH[22]  ; AD[11]      ; 6.250 ; 6.393 ; 7.372 ; 6.948 ;
; ADDRH[22]  ; AD[12]      ; 6.263 ; 6.406 ; 7.385 ; 6.963 ;
; ADDRH[22]  ; AD[13]      ; 5.729 ; 5.913 ; 6.877 ; 6.457 ;
; ADDRH[22]  ; AD[14]      ; 5.715 ; 5.804 ; 6.778 ; 6.424 ;
; ADDRH[22]  ; AD[15]      ; 5.839 ; 5.897 ; 6.863 ; 6.548 ;
; ADDRH[22]  ; SRAM_D[0]   ; 5.405 ; 5.446 ; 6.104 ; 6.145 ;
; ADDRH[22]  ; SRAM_D[1]   ; 5.268 ; 5.309 ; 5.994 ; 6.035 ;
; ADDRH[22]  ; SRAM_D[2]   ; 4.974 ; 5.015 ; 5.727 ; 5.768 ;
; ADDRH[22]  ; SRAM_D[3]   ; 5.405 ; 5.446 ; 6.104 ; 6.145 ;
; ADDRH[22]  ; SRAM_D[4]   ; 4.967 ; 5.008 ; 5.721 ; 5.762 ;
; ADDRH[22]  ; SRAM_D[5]   ; 4.974 ; 5.015 ; 5.727 ; 5.768 ;
; ADDRH[22]  ; SRAM_D[6]   ; 4.752 ; 4.793 ; 5.536 ; 5.577 ;
; ADDRH[22]  ; SRAM_D[7]   ; 4.967 ; 5.008 ; 5.721 ; 5.762 ;
; ADDRH[22]  ; SRAM_D[8]   ; 4.807 ; 4.787 ; 5.580 ; 5.560 ;
; ADDRH[22]  ; SRAM_D[9]   ; 6.440 ; 6.716 ; 7.224 ; 7.500 ;
; ADDRH[22]  ; SRAM_D[10]  ; 4.857 ; 4.830 ; 5.631 ; 5.604 ;
; ADDRH[22]  ; SRAM_D[11]  ; 4.607 ; 4.580 ; 5.411 ; 5.384 ;
; ADDRH[22]  ; SRAM_D[12]  ; 4.807 ; 4.787 ; 5.580 ; 5.560 ;
; ADDRH[22]  ; SRAM_D[13]  ; 4.857 ; 4.830 ; 5.631 ; 5.604 ;
; ADDRH[22]  ; SRAM_D[14]  ; 4.721 ; 4.694 ; 5.512 ; 5.485 ;
; ADDRH[22]  ; SRAM_D[15]  ; 4.721 ; 4.694 ; 5.512 ; 5.485 ;
; ADDRH[22]  ; nDAC_CS     ; 4.769 ;       ;       ; 5.732 ;
; ADDRH[22]  ; nSRAM_CE    ; 5.020 ;       ;       ; 6.024 ;
; ADDRH[23]  ; AD[0]       ; 6.418 ; 6.048 ; 6.781 ; 7.087 ;
; ADDRH[23]  ; AD[1]       ; 6.691 ; 6.048 ; 6.781 ; 7.339 ;
; ADDRH[23]  ; AD[2]       ; 6.611 ; 5.921 ; 6.667 ; 7.277 ;
; ADDRH[23]  ; AD[3]       ; 6.768 ; 5.921 ; 6.667 ; 7.432 ;
; ADDRH[23]  ; AD[4]       ; 7.291 ; 6.516 ; 7.194 ; 8.033 ;
; ADDRH[23]  ; AD[5]       ; 8.881 ; 8.442 ; 8.845 ; 9.903 ;
; ADDRH[23]  ; AD[6]       ; 6.924 ; 6.552 ; 7.231 ; 7.626 ;
; ADDRH[23]  ; AD[7]       ; 7.182 ; 6.296 ; 7.011 ; 7.920 ;
; ADDRH[23]  ; AD[8]       ; 7.196 ; 6.296 ; 7.011 ; 7.883 ;
; ADDRH[23]  ; AD[9]       ; 7.284 ; 6.296 ; 7.011 ; 8.005 ;
; ADDRH[23]  ; AD[10]      ; 7.066 ; 6.370 ; 7.068 ; 7.796 ;
; ADDRH[23]  ; AD[11]      ; 6.752 ; 5.783 ; 6.553 ; 7.427 ;
; ADDRH[23]  ; AD[12]      ; 6.765 ; 5.783 ; 6.553 ; 7.440 ;
; ADDRH[23]  ; AD[13]      ; 6.257 ; 5.783 ; 6.553 ; 6.947 ;
; ADDRH[23]  ; AD[14]      ; 6.158 ; 5.917 ; 6.666 ; 6.838 ;
; ADDRH[23]  ; AD[15]      ; 6.243 ; 6.041 ; 6.775 ; 6.931 ;
; ADDRH[23]  ; SRAM_D[0]   ; 5.634 ; 5.675 ; 6.339 ; 6.380 ;
; ADDRH[23]  ; SRAM_D[1]   ; 5.497 ; 5.538 ; 6.229 ; 6.270 ;
; ADDRH[23]  ; SRAM_D[2]   ; 5.203 ; 5.244 ; 5.962 ; 6.003 ;
; ADDRH[23]  ; SRAM_D[3]   ; 5.634 ; 5.675 ; 6.339 ; 6.380 ;
; ADDRH[23]  ; SRAM_D[4]   ; 5.196 ; 5.237 ; 5.956 ; 5.997 ;
; ADDRH[23]  ; SRAM_D[5]   ; 5.203 ; 5.244 ; 5.962 ; 6.003 ;
; ADDRH[23]  ; SRAM_D[6]   ; 4.981 ; 5.022 ; 5.771 ; 5.812 ;
; ADDRH[23]  ; SRAM_D[7]   ; 5.196 ; 5.237 ; 5.956 ; 5.997 ;
; ADDRH[23]  ; SRAM_D[8]   ; 5.036 ; 5.016 ; 5.815 ; 5.795 ;
; ADDRH[23]  ; SRAM_D[9]   ; 6.669 ; 6.945 ; 7.459 ; 7.735 ;
; ADDRH[23]  ; SRAM_D[10]  ; 5.086 ; 5.059 ; 5.866 ; 5.839 ;
; ADDRH[23]  ; SRAM_D[11]  ; 4.836 ; 4.809 ; 5.646 ; 5.619 ;
; ADDRH[23]  ; SRAM_D[12]  ; 5.036 ; 5.016 ; 5.815 ; 5.795 ;
; ADDRH[23]  ; SRAM_D[13]  ; 5.086 ; 5.059 ; 5.866 ; 5.839 ;
; ADDRH[23]  ; SRAM_D[14]  ; 4.950 ; 4.923 ; 5.747 ; 5.720 ;
; ADDRH[23]  ; SRAM_D[15]  ; 4.950 ; 4.923 ; 5.747 ; 5.720 ;
; ADDRH[23]  ; nDAC_CS     ; 4.993 ;       ;       ; 5.983 ;
; ADDRH[23]  ; nSRAM_CE    ; 5.249 ;       ;       ; 6.259 ;
; ADDRH[24]  ; AD[0]       ; 6.391 ; 6.021 ; 6.724 ; 7.030 ;
; ADDRH[24]  ; AD[1]       ; 6.664 ; 6.021 ; 6.724 ; 7.282 ;
; ADDRH[24]  ; AD[2]       ; 6.584 ; 5.894 ; 6.610 ; 7.220 ;
; ADDRH[24]  ; AD[3]       ; 6.741 ; 5.894 ; 6.610 ; 7.375 ;
; ADDRH[24]  ; AD[4]       ; 7.264 ; 6.489 ; 7.137 ; 7.976 ;
; ADDRH[24]  ; AD[5]       ; 8.854 ; 8.415 ; 8.788 ; 9.846 ;
; ADDRH[24]  ; AD[6]       ; 6.897 ; 6.525 ; 7.174 ; 7.569 ;
; ADDRH[24]  ; AD[7]       ; 7.155 ; 6.269 ; 6.954 ; 7.863 ;
; ADDRH[24]  ; AD[8]       ; 7.169 ; 6.269 ; 6.954 ; 7.826 ;
; ADDRH[24]  ; AD[9]       ; 7.257 ; 6.269 ; 6.954 ; 7.948 ;
; ADDRH[24]  ; AD[10]      ; 7.039 ; 6.343 ; 7.011 ; 7.739 ;
; ADDRH[24]  ; AD[11]      ; 6.725 ; 5.756 ; 6.496 ; 7.370 ;
; ADDRH[24]  ; AD[12]      ; 6.738 ; 5.756 ; 6.496 ; 7.383 ;
; ADDRH[24]  ; AD[13]      ; 6.230 ; 5.756 ; 6.496 ; 6.890 ;
; ADDRH[24]  ; AD[14]      ; 6.131 ; 5.890 ; 6.609 ; 6.781 ;
; ADDRH[24]  ; AD[15]      ; 6.216 ; 6.014 ; 6.718 ; 6.874 ;
; ADDRH[24]  ; SRAM_D[0]   ; 5.607 ; 5.648 ; 6.282 ; 6.323 ;
; ADDRH[24]  ; SRAM_D[1]   ; 5.470 ; 5.511 ; 6.172 ; 6.213 ;
; ADDRH[24]  ; SRAM_D[2]   ; 5.176 ; 5.217 ; 5.905 ; 5.946 ;
; ADDRH[24]  ; SRAM_D[3]   ; 5.607 ; 5.648 ; 6.282 ; 6.323 ;
; ADDRH[24]  ; SRAM_D[4]   ; 5.169 ; 5.210 ; 5.899 ; 5.940 ;
; ADDRH[24]  ; SRAM_D[5]   ; 5.176 ; 5.217 ; 5.905 ; 5.946 ;
; ADDRH[24]  ; SRAM_D[6]   ; 4.954 ; 4.995 ; 5.714 ; 5.755 ;
; ADDRH[24]  ; SRAM_D[7]   ; 5.169 ; 5.210 ; 5.899 ; 5.940 ;
; ADDRH[24]  ; SRAM_D[8]   ; 5.009 ; 4.989 ; 5.758 ; 5.738 ;
; ADDRH[24]  ; SRAM_D[9]   ; 6.642 ; 6.918 ; 7.402 ; 7.678 ;
; ADDRH[24]  ; SRAM_D[10]  ; 5.059 ; 5.032 ; 5.809 ; 5.782 ;
; ADDRH[24]  ; SRAM_D[11]  ; 4.809 ; 4.782 ; 5.589 ; 5.562 ;
; ADDRH[24]  ; SRAM_D[12]  ; 5.009 ; 4.989 ; 5.758 ; 5.738 ;
; ADDRH[24]  ; SRAM_D[13]  ; 5.059 ; 5.032 ; 5.809 ; 5.782 ;
; ADDRH[24]  ; SRAM_D[14]  ; 4.923 ; 4.896 ; 5.690 ; 5.663 ;
; ADDRH[24]  ; SRAM_D[15]  ; 4.923 ; 4.896 ; 5.690 ; 5.663 ;
; ADDRH[24]  ; nDAC_CS     ; 4.966 ;       ;       ; 5.926 ;
; ADDRH[24]  ; nSRAM_CE    ; 5.222 ;       ;       ; 6.202 ;
; SRAM_D[0]  ; AD[0]       ; 4.408 ;       ;       ; 5.230 ;
; SRAM_D[1]  ; AD[1]       ; 4.384 ;       ;       ; 5.192 ;
; SRAM_D[2]  ; AD[2]       ; 4.276 ;       ;       ; 5.078 ;
; SRAM_D[3]  ; AD[3]       ; 4.539 ;       ;       ; 5.365 ;
; SRAM_D[4]  ; AD[4]       ; 4.933 ;       ;       ; 5.808 ;
; SRAM_D[5]  ; AD[5]       ; 6.530 ;       ;       ; 7.695 ;
; SRAM_D[6]  ; AD[6]       ; 4.439 ;       ;       ; 5.275 ;
; SRAM_D[7]  ; AD[7]       ; 4.760 ;       ;       ; 5.647 ;
; SRAM_D[8]  ; AD[8]       ; 4.548 ;       ;       ; 5.374 ;
; SRAM_D[9]  ; AD[9]       ; 4.758 ;       ;       ; 5.617 ;
; SRAM_D[10] ; AD[10]      ; 4.635 ;       ;       ; 5.489 ;
; SRAM_D[11] ; AD[11]      ; 4.417 ;       ;       ; 5.240 ;
; SRAM_D[12] ; AD[12]      ; 4.220 ;       ;       ; 5.007 ;
; SRAM_D[13] ; AD[13]      ; 4.208 ;       ;       ; 4.999 ;
; SRAM_D[14] ; AD[14]      ; 4.150 ;       ;       ; 4.937 ;
; SRAM_D[15] ; AD[15]      ; 4.248 ;       ;       ; 5.033 ;
; nE1        ; AD[0]       ; 6.354 ; 5.984 ; 6.676 ; 6.982 ;
; nE1        ; AD[1]       ; 6.627 ; 5.984 ; 6.676 ; 7.234 ;
; nE1        ; AD[2]       ; 6.547 ; 5.857 ; 6.562 ; 7.172 ;
; nE1        ; AD[3]       ; 6.704 ; 5.857 ; 6.562 ; 7.327 ;
; nE1        ; AD[4]       ; 7.227 ; 6.452 ; 7.089 ; 7.928 ;
; nE1        ; AD[5]       ; 8.817 ; 8.378 ; 8.740 ; 9.798 ;
; nE1        ; AD[6]       ; 6.860 ; 6.488 ; 7.126 ; 7.521 ;
; nE1        ; AD[7]       ; 7.118 ; 6.232 ; 6.906 ; 7.815 ;
; nE1        ; AD[8]       ; 7.132 ; 6.232 ; 6.906 ; 7.778 ;
; nE1        ; AD[9]       ; 7.220 ; 6.232 ; 6.906 ; 7.900 ;
; nE1        ; AD[10]      ; 7.002 ; 6.306 ; 6.963 ; 7.691 ;
; nE1        ; AD[11]      ; 6.688 ; 5.719 ; 6.448 ; 7.322 ;
; nE1        ; AD[12]      ; 6.701 ; 5.719 ; 6.448 ; 7.335 ;
; nE1        ; AD[13]      ; 6.193 ; 5.719 ; 6.448 ; 6.842 ;
; nE1        ; AD[14]      ; 6.094 ; 5.853 ; 6.561 ; 6.733 ;
; nE1        ; AD[15]      ; 6.179 ; 5.977 ; 6.670 ; 6.826 ;
; nE1        ; SRAM_D[0]   ; 5.570 ; 5.611 ; 6.234 ; 6.275 ;
; nE1        ; SRAM_D[1]   ; 5.433 ; 5.474 ; 6.124 ; 6.165 ;
; nE1        ; SRAM_D[2]   ; 5.139 ; 5.180 ; 5.857 ; 5.898 ;
; nE1        ; SRAM_D[3]   ; 5.570 ; 5.611 ; 6.234 ; 6.275 ;
; nE1        ; SRAM_D[4]   ; 5.132 ; 5.173 ; 5.851 ; 5.892 ;
; nE1        ; SRAM_D[5]   ; 5.139 ; 5.180 ; 5.857 ; 5.898 ;
; nE1        ; SRAM_D[6]   ; 4.917 ; 4.958 ; 5.666 ; 5.707 ;
; nE1        ; SRAM_D[7]   ; 5.132 ; 5.173 ; 5.851 ; 5.892 ;
; nE1        ; SRAM_D[8]   ; 4.972 ; 4.952 ; 5.710 ; 5.690 ;
; nE1        ; SRAM_D[9]   ; 6.605 ; 6.881 ; 7.354 ; 7.630 ;
; nE1        ; SRAM_D[10]  ; 5.022 ; 4.995 ; 5.761 ; 5.734 ;
; nE1        ; SRAM_D[11]  ; 4.772 ; 4.745 ; 5.541 ; 5.514 ;
; nE1        ; SRAM_D[12]  ; 4.972 ; 4.952 ; 5.710 ; 5.690 ;
; nE1        ; SRAM_D[13]  ; 5.022 ; 4.995 ; 5.761 ; 5.734 ;
; nE1        ; SRAM_D[14]  ; 4.886 ; 4.859 ; 5.642 ; 5.615 ;
; nE1        ; SRAM_D[15]  ; 4.886 ; 4.859 ; 5.642 ; 5.615 ;
; nE1        ; nDAC_CS     ; 4.929 ;       ;       ; 5.878 ;
; nE1        ; nSRAM_CE    ; 5.185 ;       ;       ; 6.154 ;
; nRD        ; AD[0]       ; 5.374 ; 5.251 ; 5.901 ; 6.070 ;
; nRD        ; AD[1]       ; 5.642 ; 5.251 ; 5.901 ; 6.318 ;
; nRD        ; AD[2]       ; 5.552 ; 5.124 ; 5.787 ; 6.249 ;
; nRD        ; AD[3]       ; 5.709 ; 5.124 ; 5.787 ; 6.404 ;
; nRD        ; AD[4]       ; 6.233 ; 5.719 ; 6.314 ; 7.006 ;
; nRD        ; AD[5]       ; 7.821 ; 7.645 ; 7.965 ; 8.874 ;
; nRD        ; AD[6]       ; 5.880 ; 5.755 ; 6.351 ; 6.610 ;
; nRD        ; AD[7]       ; 6.125 ; 5.499 ; 6.131 ; 6.896 ;
; nRD        ; AD[8]       ; 6.144 ; 5.499 ; 6.131 ; 6.860 ;
; nRD        ; AD[9]       ; 6.227 ; 5.499 ; 6.131 ; 6.980 ;
; nRD        ; AD[10]      ; 6.020 ; 5.573 ; 6.188 ; 6.776 ;
; nRD        ; AD[11]      ; 5.709 ; 4.986 ; 5.673 ; 6.411 ;
; nRD        ; AD[12]      ; 5.722 ; 4.986 ; 5.673 ; 6.426 ;
; nRD        ; AD[13]      ; 5.188 ; 4.986 ; 5.673 ; 5.920 ;
; nRD        ; AD[14]      ; 5.147 ; 5.120 ; 5.786 ; 5.810 ;
; nRD        ; AD[15]      ; 5.271 ; 5.244 ; 5.895 ; 5.907 ;
; nRD        ; nSRAM_OE    ; 3.921 ;       ;       ; 4.722 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AD[0]      ; DAC_D[0]    ; 3.834 ;       ;       ; 4.599 ;
; AD[0]      ; SRAM_D[0]   ; 3.707 ;       ;       ; 4.511 ;
; AD[1]      ; DAC_D[1]    ; 3.980 ;       ;       ; 4.815 ;
; AD[1]      ; SRAM_D[1]   ; 3.683 ;       ;       ; 4.549 ;
; AD[2]      ; DAC_D[2]    ; 3.579 ;       ;       ; 4.370 ;
; AD[2]      ; SRAM_D[2]   ; 3.632 ;       ;       ; 4.463 ;
; AD[3]      ; DAC_D[3]    ; 3.805 ;       ;       ; 4.604 ;
; AD[3]      ; SRAM_D[3]   ; 3.557 ;       ;       ; 4.392 ;
; AD[4]      ; DAC_D[4]    ; 3.372 ;       ;       ; 4.101 ;
; AD[4]      ; SRAM_D[4]   ; 3.675 ;       ;       ; 4.529 ;
; AD[5]      ; DAC_D[5]    ; 3.459 ;       ;       ; 4.193 ;
; AD[5]      ; SRAM_D[5]   ; 3.712 ;       ;       ; 4.575 ;
; AD[6]      ; DAC_D[6]    ; 3.504 ;       ;       ; 4.229 ;
; AD[6]      ; SRAM_D[6]   ; 3.688 ;       ;       ; 4.534 ;
; AD[7]      ; DAC_D[7]    ; 3.497 ;       ;       ; 4.325 ;
; AD[7]      ; SRAM_D[7]   ; 3.526 ;       ;       ; 4.371 ;
; AD[8]      ; DAC_D[8]    ; 3.641 ;       ;       ; 4.467 ;
; AD[8]      ; SRAM_D[8]   ; 3.563 ;       ;       ; 4.348 ;
; AD[9]      ; DAC_D[9]    ; 3.637 ;       ;       ; 4.482 ;
; AD[9]      ; SRAM_D[9]   ; 5.461 ;       ;       ; 6.581 ;
; AD[10]     ; DAC_D[10]   ; 3.493 ;       ;       ; 4.313 ;
; AD[10]     ; SRAM_D[10]  ; 3.609 ;       ;       ; 4.381 ;
; AD[11]     ; DAC_D[11]   ; 3.727 ;       ;       ; 4.500 ;
; AD[11]     ; SRAM_D[11]  ; 3.705 ;       ;       ; 4.478 ;
; AD[12]     ; SRAM_D[12]  ; 3.631 ;       ;       ; 4.416 ;
; AD[13]     ; SRAM_D[13]  ; 3.511 ;       ;       ; 4.247 ;
; AD[14]     ; SRAM_D[14]  ; 3.465 ;       ;       ; 4.197 ;
; AD[15]     ; SRAM_D[15]  ; 3.473 ;       ;       ; 4.207 ;
; ADDRH[16]  ; SRAM_A[16]  ; 3.546 ;       ;       ; 4.315 ;
; ADDRH[17]  ; SRAM_A[17]  ; 3.688 ;       ;       ; 4.535 ;
; ADDRH[18]  ; SRAM_A[18]  ; 3.638 ;       ;       ; 4.488 ;
; ADDRH[19]  ; SRAM_A[19]  ; 3.794 ;       ;       ; 4.685 ;
; ADDRH[20]  ; AD[0]       ; 5.206 ; 5.179 ; 5.875 ; 5.848 ;
; ADDRH[20]  ; AD[1]       ; 5.206 ; 5.179 ; 5.875 ; 5.848 ;
; ADDRH[20]  ; AD[2]       ; 5.084 ; 5.057 ; 5.765 ; 5.738 ;
; ADDRH[20]  ; AD[3]       ; 5.084 ; 5.057 ; 5.765 ; 5.738 ;
; ADDRH[20]  ; AD[4]       ; 5.655 ; 5.628 ; 6.271 ; 6.244 ;
; ADDRH[20]  ; AD[5]       ; 7.292 ; 7.560 ; 7.927 ; 8.195 ;
; ADDRH[20]  ; AD[6]       ; 5.511 ; 5.662 ; 6.307 ; 6.280 ;
; ADDRH[20]  ; AD[7]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[8]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[9]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[10]      ; 5.515 ; 5.488 ; 6.150 ; 6.123 ;
; ADDRH[20]  ; AD[11]      ; 4.952 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[12]      ; 4.952 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[13]      ; 4.865 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[14]      ; 4.686 ; 5.054 ; 5.764 ; 5.529 ;
; ADDRH[20]  ; AD[15]      ; 4.777 ; 5.172 ; 5.869 ; 5.628 ;
; ADDRH[20]  ; SRAM_D[0]   ; 5.287 ; 5.328 ; 5.968 ; 6.009 ;
; ADDRH[20]  ; SRAM_D[1]   ; 5.154 ; 5.195 ; 5.863 ; 5.904 ;
; ADDRH[20]  ; SRAM_D[2]   ; 4.872 ; 4.913 ; 5.607 ; 5.648 ;
; ADDRH[20]  ; SRAM_D[3]   ; 5.287 ; 5.328 ; 5.968 ; 6.009 ;
; ADDRH[20]  ; SRAM_D[4]   ; 4.866 ; 4.907 ; 5.601 ; 5.642 ;
; ADDRH[20]  ; SRAM_D[5]   ; 4.872 ; 4.913 ; 5.607 ; 5.648 ;
; ADDRH[20]  ; SRAM_D[6]   ; 4.660 ; 4.701 ; 5.423 ; 5.464 ;
; ADDRH[20]  ; SRAM_D[7]   ; 4.866 ; 4.907 ; 5.601 ; 5.642 ;
; ADDRH[20]  ; SRAM_D[8]   ; 4.708 ; 4.688 ; 5.462 ; 5.442 ;
; ADDRH[20]  ; SRAM_D[9]   ; 6.348 ; 6.624 ; 7.111 ; 7.387 ;
; ADDRH[20]  ; SRAM_D[10]  ; 4.749 ; 4.722 ; 5.504 ; 5.477 ;
; ADDRH[20]  ; SRAM_D[11]  ; 4.510 ; 4.483 ; 5.292 ; 5.265 ;
; ADDRH[20]  ; SRAM_D[12]  ; 4.708 ; 4.688 ; 5.462 ; 5.442 ;
; ADDRH[20]  ; SRAM_D[13]  ; 4.749 ; 4.722 ; 5.504 ; 5.477 ;
; ADDRH[20]  ; SRAM_D[14]  ; 4.620 ; 4.593 ; 5.390 ; 5.363 ;
; ADDRH[20]  ; SRAM_D[15]  ; 4.620 ; 4.593 ; 5.390 ; 5.363 ;
; ADDRH[20]  ; nDAC_CS     ;       ; 4.804 ; 5.474 ;       ;
; ADDRH[20]  ; nSRAM_CE    ; 4.910 ;       ;       ; 5.890 ;
; ADDRH[21]  ; AD[0]       ; 5.087 ; 5.060 ; 6.057 ; 6.030 ;
; ADDRH[21]  ; AD[1]       ; 5.087 ; 5.060 ; 6.057 ; 6.030 ;
; ADDRH[21]  ; AD[2]       ; 4.977 ; 4.950 ; 5.935 ; 5.908 ;
; ADDRH[21]  ; AD[3]       ; 4.977 ; 4.950 ; 5.935 ; 5.908 ;
; ADDRH[21]  ; AD[4]       ; 5.483 ; 5.456 ; 6.506 ; 6.479 ;
; ADDRH[21]  ; AD[5]       ; 7.139 ; 7.407 ; 8.143 ; 8.411 ;
; ADDRH[21]  ; AD[6]       ; 5.519 ; 5.492 ; 6.540 ; 6.405 ;
; ADDRH[21]  ; AD[7]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[8]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[9]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[10]      ; 5.362 ; 5.335 ; 6.366 ; 6.339 ;
; ADDRH[21]  ; AD[11]      ; 4.867 ; 4.840 ; 5.803 ; 5.776 ;
; ADDRH[21]  ; AD[12]      ; 4.867 ; 4.840 ; 5.803 ; 5.776 ;
; ADDRH[21]  ; AD[13]      ; 4.867 ; 4.840 ; 5.803 ; 5.737 ;
; ADDRH[21]  ; AD[14]      ; 4.700 ; 4.949 ; 5.932 ; 5.570 ;
; ADDRH[21]  ; AD[15]      ; 4.791 ; 5.054 ; 6.050 ; 5.669 ;
; ADDRH[21]  ; SRAM_D[0]   ; 5.301 ; 5.342 ; 6.009 ; 6.050 ;
; ADDRH[21]  ; SRAM_D[1]   ; 5.168 ; 5.209 ; 5.904 ; 5.945 ;
; ADDRH[21]  ; SRAM_D[2]   ; 4.886 ; 4.927 ; 5.648 ; 5.689 ;
; ADDRH[21]  ; SRAM_D[3]   ; 5.301 ; 5.342 ; 6.009 ; 6.050 ;
; ADDRH[21]  ; SRAM_D[4]   ; 4.880 ; 4.921 ; 5.642 ; 5.683 ;
; ADDRH[21]  ; SRAM_D[5]   ; 4.886 ; 4.927 ; 5.648 ; 5.689 ;
; ADDRH[21]  ; SRAM_D[6]   ; 4.674 ; 4.715 ; 5.464 ; 5.505 ;
; ADDRH[21]  ; SRAM_D[7]   ; 4.880 ; 4.921 ; 5.642 ; 5.683 ;
; ADDRH[21]  ; SRAM_D[8]   ; 4.722 ; 4.702 ; 5.503 ; 5.483 ;
; ADDRH[21]  ; SRAM_D[9]   ; 6.362 ; 6.638 ; 7.152 ; 7.428 ;
; ADDRH[21]  ; SRAM_D[10]  ; 4.763 ; 4.736 ; 5.545 ; 5.518 ;
; ADDRH[21]  ; SRAM_D[11]  ; 4.524 ; 4.497 ; 5.333 ; 5.306 ;
; ADDRH[21]  ; SRAM_D[12]  ; 4.722 ; 4.702 ; 5.503 ; 5.483 ;
; ADDRH[21]  ; SRAM_D[13]  ; 4.763 ; 4.736 ; 5.545 ; 5.518 ;
; ADDRH[21]  ; SRAM_D[14]  ; 4.634 ; 4.607 ; 5.431 ; 5.404 ;
; ADDRH[21]  ; SRAM_D[15]  ; 4.634 ; 4.607 ; 5.431 ; 5.404 ;
; ADDRH[21]  ; nDAC_CS     ; 4.679 ;       ;       ; 5.642 ;
; ADDRH[21]  ; nSRAM_CE    ; 4.924 ;       ;       ; 5.931 ;
; ADDRH[22]  ; AD[0]       ; 5.156 ; 5.129 ; 5.833 ; 5.806 ;
; ADDRH[22]  ; AD[1]       ; 5.156 ; 5.129 ; 5.833 ; 5.806 ;
; ADDRH[22]  ; AD[2]       ; 5.034 ; 5.007 ; 5.723 ; 5.696 ;
; ADDRH[22]  ; AD[3]       ; 5.034 ; 5.007 ; 5.723 ; 5.696 ;
; ADDRH[22]  ; AD[4]       ; 5.605 ; 5.578 ; 6.229 ; 6.202 ;
; ADDRH[22]  ; AD[5]       ; 7.242 ; 7.510 ; 7.885 ; 8.153 ;
; ADDRH[22]  ; AD[6]       ; 5.452 ; 5.612 ; 6.265 ; 6.238 ;
; ADDRH[22]  ; AD[7]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[8]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[9]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[10]      ; 5.465 ; 5.438 ; 6.108 ; 6.081 ;
; ADDRH[22]  ; AD[11]      ; 4.902 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[12]      ; 4.902 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[13]      ; 4.806 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[14]      ; 4.627 ; 5.004 ; 5.722 ; 5.480 ;
; ADDRH[22]  ; AD[15]      ; 4.718 ; 5.122 ; 5.827 ; 5.579 ;
; ADDRH[22]  ; SRAM_D[0]   ; 5.228 ; 5.269 ; 5.919 ; 5.960 ;
; ADDRH[22]  ; SRAM_D[1]   ; 5.095 ; 5.136 ; 5.814 ; 5.855 ;
; ADDRH[22]  ; SRAM_D[2]   ; 4.813 ; 4.854 ; 5.558 ; 5.599 ;
; ADDRH[22]  ; SRAM_D[3]   ; 5.228 ; 5.269 ; 5.919 ; 5.960 ;
; ADDRH[22]  ; SRAM_D[4]   ; 4.807 ; 4.848 ; 5.552 ; 5.593 ;
; ADDRH[22]  ; SRAM_D[5]   ; 4.813 ; 4.854 ; 5.558 ; 5.599 ;
; ADDRH[22]  ; SRAM_D[6]   ; 4.601 ; 4.642 ; 5.374 ; 5.415 ;
; ADDRH[22]  ; SRAM_D[7]   ; 4.807 ; 4.848 ; 5.552 ; 5.593 ;
; ADDRH[22]  ; SRAM_D[8]   ; 4.649 ; 4.629 ; 5.413 ; 5.393 ;
; ADDRH[22]  ; SRAM_D[9]   ; 6.289 ; 6.565 ; 7.062 ; 7.338 ;
; ADDRH[22]  ; SRAM_D[10]  ; 4.690 ; 4.663 ; 5.455 ; 5.428 ;
; ADDRH[22]  ; SRAM_D[11]  ; 4.451 ; 4.424 ; 5.243 ; 5.216 ;
; ADDRH[22]  ; SRAM_D[12]  ; 4.649 ; 4.629 ; 5.413 ; 5.393 ;
; ADDRH[22]  ; SRAM_D[13]  ; 4.690 ; 4.663 ; 5.455 ; 5.428 ;
; ADDRH[22]  ; SRAM_D[14]  ; 4.561 ; 4.534 ; 5.341 ; 5.314 ;
; ADDRH[22]  ; SRAM_D[15]  ; 4.561 ; 4.534 ; 5.341 ; 5.314 ;
; ADDRH[22]  ; nDAC_CS     ; 4.606 ;       ;       ; 5.553 ;
; ADDRH[22]  ; nSRAM_CE    ; 4.851 ;       ;       ; 5.841 ;
; ADDRH[23]  ; AD[0]       ; 5.371 ; 5.344 ; 6.050 ; 6.023 ;
; ADDRH[23]  ; AD[1]       ; 5.371 ; 5.344 ; 6.050 ; 6.023 ;
; ADDRH[23]  ; AD[2]       ; 5.249 ; 5.222 ; 5.940 ; 5.913 ;
; ADDRH[23]  ; AD[3]       ; 5.249 ; 5.222 ; 5.940 ; 5.913 ;
; ADDRH[23]  ; AD[4]       ; 5.820 ; 5.793 ; 6.446 ; 6.419 ;
; ADDRH[23]  ; AD[5]       ; 7.457 ; 7.725 ; 8.102 ; 8.370 ;
; ADDRH[23]  ; AD[6]       ; 5.673 ; 5.827 ; 6.482 ; 6.455 ;
; ADDRH[23]  ; AD[7]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[8]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[9]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[10]      ; 5.680 ; 5.653 ; 6.325 ; 6.298 ;
; ADDRH[23]  ; AD[11]      ; 5.117 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[12]      ; 5.117 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[13]      ; 5.027 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[14]      ; 4.848 ; 5.219 ; 5.939 ; 5.705 ;
; ADDRH[23]  ; AD[15]      ; 4.939 ; 5.337 ; 6.044 ; 5.804 ;
; ADDRH[23]  ; SRAM_D[0]   ; 5.449 ; 5.490 ; 6.144 ; 6.185 ;
; ADDRH[23]  ; SRAM_D[1]   ; 5.316 ; 5.357 ; 6.039 ; 6.080 ;
; ADDRH[23]  ; SRAM_D[2]   ; 5.034 ; 5.075 ; 5.783 ; 5.824 ;
; ADDRH[23]  ; SRAM_D[3]   ; 5.449 ; 5.490 ; 6.144 ; 6.185 ;
; ADDRH[23]  ; SRAM_D[4]   ; 5.028 ; 5.069 ; 5.777 ; 5.818 ;
; ADDRH[23]  ; SRAM_D[5]   ; 5.034 ; 5.075 ; 5.783 ; 5.824 ;
; ADDRH[23]  ; SRAM_D[6]   ; 4.822 ; 4.863 ; 5.599 ; 5.640 ;
; ADDRH[23]  ; SRAM_D[7]   ; 5.028 ; 5.069 ; 5.777 ; 5.818 ;
; ADDRH[23]  ; SRAM_D[8]   ; 4.870 ; 4.850 ; 5.638 ; 5.618 ;
; ADDRH[23]  ; SRAM_D[9]   ; 6.510 ; 6.786 ; 7.287 ; 7.563 ;
; ADDRH[23]  ; SRAM_D[10]  ; 4.911 ; 4.884 ; 5.680 ; 5.653 ;
; ADDRH[23]  ; SRAM_D[11]  ; 4.672 ; 4.645 ; 5.468 ; 5.441 ;
; ADDRH[23]  ; SRAM_D[12]  ; 4.870 ; 4.850 ; 5.638 ; 5.618 ;
; ADDRH[23]  ; SRAM_D[13]  ; 4.911 ; 4.884 ; 5.680 ; 5.653 ;
; ADDRH[23]  ; SRAM_D[14]  ; 4.782 ; 4.755 ; 5.566 ; 5.539 ;
; ADDRH[23]  ; SRAM_D[15]  ; 4.782 ; 4.755 ; 5.566 ; 5.539 ;
; ADDRH[23]  ; nDAC_CS     ; 4.822 ;       ;       ; 5.792 ;
; ADDRH[23]  ; nSRAM_CE    ; 5.072 ;       ;       ; 6.066 ;
; ADDRH[24]  ; AD[0]       ; 5.344 ; 5.317 ; 5.996 ; 5.969 ;
; ADDRH[24]  ; AD[1]       ; 5.344 ; 5.317 ; 5.996 ; 5.969 ;
; ADDRH[24]  ; AD[2]       ; 5.222 ; 5.195 ; 5.886 ; 5.859 ;
; ADDRH[24]  ; AD[3]       ; 5.222 ; 5.195 ; 5.886 ; 5.859 ;
; ADDRH[24]  ; AD[4]       ; 5.793 ; 5.766 ; 6.392 ; 6.365 ;
; ADDRH[24]  ; AD[5]       ; 7.430 ; 7.698 ; 8.048 ; 8.316 ;
; ADDRH[24]  ; AD[6]       ; 5.646 ; 5.800 ; 6.428 ; 6.401 ;
; ADDRH[24]  ; AD[7]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[8]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[9]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[10]      ; 5.653 ; 5.626 ; 6.271 ; 6.244 ;
; ADDRH[24]  ; AD[11]      ; 5.090 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[12]      ; 5.090 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[13]      ; 5.000 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[14]      ; 4.821 ; 5.192 ; 5.885 ; 5.651 ;
; ADDRH[24]  ; AD[15]      ; 4.912 ; 5.310 ; 5.990 ; 5.750 ;
; ADDRH[24]  ; SRAM_D[0]   ; 5.422 ; 5.463 ; 6.090 ; 6.131 ;
; ADDRH[24]  ; SRAM_D[1]   ; 5.289 ; 5.330 ; 5.985 ; 6.026 ;
; ADDRH[24]  ; SRAM_D[2]   ; 5.007 ; 5.048 ; 5.729 ; 5.770 ;
; ADDRH[24]  ; SRAM_D[3]   ; 5.422 ; 5.463 ; 6.090 ; 6.131 ;
; ADDRH[24]  ; SRAM_D[4]   ; 5.001 ; 5.042 ; 5.723 ; 5.764 ;
; ADDRH[24]  ; SRAM_D[5]   ; 5.007 ; 5.048 ; 5.729 ; 5.770 ;
; ADDRH[24]  ; SRAM_D[6]   ; 4.795 ; 4.836 ; 5.545 ; 5.586 ;
; ADDRH[24]  ; SRAM_D[7]   ; 5.001 ; 5.042 ; 5.723 ; 5.764 ;
; ADDRH[24]  ; SRAM_D[8]   ; 4.843 ; 4.823 ; 5.584 ; 5.564 ;
; ADDRH[24]  ; SRAM_D[9]   ; 6.483 ; 6.759 ; 7.233 ; 7.509 ;
; ADDRH[24]  ; SRAM_D[10]  ; 4.884 ; 4.857 ; 5.626 ; 5.599 ;
; ADDRH[24]  ; SRAM_D[11]  ; 4.645 ; 4.618 ; 5.414 ; 5.387 ;
; ADDRH[24]  ; SRAM_D[12]  ; 4.843 ; 4.823 ; 5.584 ; 5.564 ;
; ADDRH[24]  ; SRAM_D[13]  ; 4.884 ; 4.857 ; 5.626 ; 5.599 ;
; ADDRH[24]  ; SRAM_D[14]  ; 4.755 ; 4.728 ; 5.512 ; 5.485 ;
; ADDRH[24]  ; SRAM_D[15]  ; 4.755 ; 4.728 ; 5.512 ; 5.485 ;
; ADDRH[24]  ; nDAC_CS     ; 4.795 ;       ;       ; 5.738 ;
; ADDRH[24]  ; nSRAM_CE    ; 5.045 ;       ;       ; 6.012 ;
; SRAM_D[0]  ; AD[0]       ; 4.251 ;       ;       ; 5.053 ;
; SRAM_D[1]  ; AD[1]       ; 4.214 ;       ;       ; 5.013 ;
; SRAM_D[2]  ; AD[2]       ; 4.123 ;       ;       ; 4.909 ;
; SRAM_D[3]  ; AD[3]       ; 4.363 ;       ;       ; 5.179 ;
; SRAM_D[4]  ; AD[4]       ; 4.753 ;       ;       ; 5.608 ;
; SRAM_D[5]  ; AD[5]       ; 6.359 ;       ;       ; 7.502 ;
; SRAM_D[6]  ; AD[6]       ; 4.265 ;       ;       ; 5.091 ;
; SRAM_D[7]  ; AD[7]       ; 4.565 ;       ;       ; 5.439 ;
; SRAM_D[8]  ; AD[8]       ; 4.389 ;       ;       ; 5.207 ;
; SRAM_D[9]  ; AD[9]       ; 4.572 ;       ;       ; 5.420 ;
; SRAM_D[10] ; AD[10]      ; 4.470 ;       ;       ; 5.304 ;
; SRAM_D[11] ; AD[11]      ; 4.260 ;       ;       ; 5.063 ;
; SRAM_D[12] ; AD[12]      ; 4.076 ;       ;       ; 4.855 ;
; SRAM_D[13] ; AD[13]      ; 4.067 ;       ;       ; 4.847 ;
; SRAM_D[14] ; AD[14]      ; 3.989 ;       ;       ; 4.765 ;
; SRAM_D[15] ; AD[15]      ; 4.083 ;       ;       ; 4.858 ;
; nE1        ; AD[0]       ; 5.302 ; 5.275 ; 5.939 ; 5.912 ;
; nE1        ; AD[1]       ; 5.302 ; 5.275 ; 5.939 ; 5.912 ;
; nE1        ; AD[2]       ; 5.180 ; 5.153 ; 5.829 ; 5.802 ;
; nE1        ; AD[3]       ; 5.180 ; 5.153 ; 5.829 ; 5.802 ;
; nE1        ; AD[4]       ; 5.751 ; 5.724 ; 6.335 ; 6.308 ;
; nE1        ; AD[5]       ; 7.388 ; 7.656 ; 7.991 ; 8.259 ;
; nE1        ; AD[6]       ; 5.604 ; 5.758 ; 6.371 ; 6.344 ;
; nE1        ; AD[7]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[8]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[9]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[10]      ; 5.611 ; 5.584 ; 6.214 ; 6.187 ;
; nE1        ; AD[11]      ; 5.048 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[12]      ; 5.048 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[13]      ; 4.958 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[14]      ; 4.779 ; 5.150 ; 5.828 ; 5.594 ;
; nE1        ; AD[15]      ; 4.870 ; 5.268 ; 5.933 ; 5.693 ;
; nE1        ; SRAM_D[0]   ; 5.380 ; 5.421 ; 6.033 ; 6.074 ;
; nE1        ; SRAM_D[1]   ; 5.247 ; 5.288 ; 5.928 ; 5.969 ;
; nE1        ; SRAM_D[2]   ; 4.965 ; 5.006 ; 5.672 ; 5.713 ;
; nE1        ; SRAM_D[3]   ; 5.380 ; 5.421 ; 6.033 ; 6.074 ;
; nE1        ; SRAM_D[4]   ; 4.959 ; 5.000 ; 5.666 ; 5.707 ;
; nE1        ; SRAM_D[5]   ; 4.965 ; 5.006 ; 5.672 ; 5.713 ;
; nE1        ; SRAM_D[6]   ; 4.753 ; 4.794 ; 5.488 ; 5.529 ;
; nE1        ; SRAM_D[7]   ; 4.959 ; 5.000 ; 5.666 ; 5.707 ;
; nE1        ; SRAM_D[8]   ; 4.801 ; 4.781 ; 5.527 ; 5.507 ;
; nE1        ; SRAM_D[9]   ; 6.441 ; 6.717 ; 7.176 ; 7.452 ;
; nE1        ; SRAM_D[10]  ; 4.842 ; 4.815 ; 5.569 ; 5.542 ;
; nE1        ; SRAM_D[11]  ; 4.603 ; 4.576 ; 5.357 ; 5.330 ;
; nE1        ; SRAM_D[12]  ; 4.801 ; 4.781 ; 5.527 ; 5.507 ;
; nE1        ; SRAM_D[13]  ; 4.842 ; 4.815 ; 5.569 ; 5.542 ;
; nE1        ; SRAM_D[14]  ; 4.713 ; 4.686 ; 5.455 ; 5.428 ;
; nE1        ; SRAM_D[15]  ; 4.713 ; 4.686 ; 5.455 ; 5.428 ;
; nE1        ; nDAC_CS     ; 4.753 ;       ;       ; 5.681 ;
; nE1        ; nSRAM_CE    ; 5.003 ;       ;       ; 5.955 ;
; nRD        ; AD[0]       ; 4.405 ; 4.378 ; 5.092 ; 5.065 ;
; nRD        ; AD[1]       ; 4.405 ; 4.378 ; 5.092 ; 5.065 ;
; nRD        ; AD[2]       ; 4.283 ; 4.256 ; 4.982 ; 4.955 ;
; nRD        ; AD[3]       ; 4.283 ; 4.256 ; 4.982 ; 4.955 ;
; nRD        ; AD[4]       ; 4.854 ; 4.827 ; 5.488 ; 5.461 ;
; nRD        ; AD[5]       ; 6.491 ; 6.759 ; 7.144 ; 7.412 ;
; nRD        ; AD[6]       ; 4.888 ; 4.861 ; 5.524 ; 5.497 ;
; nRD        ; AD[7]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[8]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[9]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[10]      ; 4.714 ; 4.687 ; 5.367 ; 5.340 ;
; nRD        ; AD[11]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[12]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[13]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[14]      ; 4.102 ; 4.253 ; 4.981 ; 4.886 ;
; nRD        ; AD[15]      ; 4.193 ; 4.371 ; 5.086 ; 4.985 ;
; nRD        ; nSRAM_OE    ; 3.791 ;       ;       ; 4.582 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 5.067 ; 5.040 ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.760 ; 5.801 ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.650 ; 5.691 ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 5.383 ; 5.424 ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.760 ; 5.801 ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 5.377 ; 5.418 ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 5.383 ; 5.424 ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 5.192 ; 5.233 ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 5.377 ; 5.418 ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 5.236 ; 5.216 ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.880 ; 7.156 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 5.287 ; 5.260 ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 5.067 ; 5.040 ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 5.236 ; 5.216 ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 5.287 ; 5.260 ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 5.168 ; 5.141 ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 5.168 ; 5.141 ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 5.067 ; 5.040 ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.760 ; 5.801 ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.650 ; 5.691 ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 5.383 ; 5.424 ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.760 ; 5.801 ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 5.377 ; 5.418 ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 5.383 ; 5.424 ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 5.192 ; 5.233 ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 5.377 ; 5.418 ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 5.236 ; 5.216 ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.880 ; 7.156 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 5.287 ; 5.260 ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 5.067 ; 5.040 ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 5.236 ; 5.216 ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 5.287 ; 5.260 ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 5.168 ; 5.141 ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 5.168 ; 5.141 ; Fall       ; IntF|nWR        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 4.913 ; 4.886 ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.589 ; 5.630 ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.484 ; 5.525 ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 5.228 ; 5.269 ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.589 ; 5.630 ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 5.222 ; 5.263 ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 5.228 ; 5.269 ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 5.044 ; 5.085 ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 5.222 ; 5.263 ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 5.083 ; 5.063 ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.732 ; 7.008 ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 5.125 ; 5.098 ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.913 ; 4.886 ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 5.083 ; 5.063 ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 5.125 ; 5.098 ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 5.011 ; 4.984 ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 5.011 ; 4.984 ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 4.913 ; 4.886 ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.589 ; 5.630 ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.484 ; 5.525 ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 5.228 ; 5.269 ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.589 ; 5.630 ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 5.222 ; 5.263 ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 5.228 ; 5.269 ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 5.044 ; 5.085 ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 5.222 ; 5.263 ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 5.083 ; 5.063 ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.732 ; 7.008 ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 5.125 ; 5.098 ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.913 ; 4.886 ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 5.083 ; 5.063 ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 5.125 ; 5.098 ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 5.011 ; 4.984 ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 5.011 ; 4.984 ; Fall       ; IntF|nWR        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 4.325     ; 4.352     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.191     ; 5.150     ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.054     ; 5.013     ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 4.760     ; 4.719     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.191     ; 5.150     ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 4.753     ; 4.712     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 4.760     ; 4.719     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 4.538     ; 4.497     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 4.753     ; 4.712     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 4.532     ; 4.552     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.461     ; 6.185     ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 4.575     ; 4.602     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.325     ; 4.352     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 4.532     ; 4.552     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 4.575     ; 4.602     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 4.439     ; 4.466     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 4.439     ; 4.466     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 4.325     ; 4.352     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.191     ; 5.150     ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 5.054     ; 5.013     ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 4.760     ; 4.719     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.191     ; 5.150     ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 4.753     ; 4.712     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 4.760     ; 4.719     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 4.538     ; 4.497     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 4.753     ; 4.712     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 4.532     ; 4.552     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.461     ; 6.185     ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 4.575     ; 4.602     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.325     ; 4.352     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 4.532     ; 4.552     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 4.575     ; 4.602     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 4.439     ; 4.466     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 4.439     ; 4.466     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]   ; IntF|nWR   ; 4.178     ; 4.205     ; Rise       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.023     ; 4.982     ; Rise       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 4.890     ; 4.849     ; Rise       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 4.608     ; 4.567     ; Rise       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.023     ; 4.982     ; Rise       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 4.602     ; 4.561     ; Rise       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 4.608     ; 4.567     ; Rise       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 4.396     ; 4.355     ; Rise       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 4.602     ; 4.561     ; Rise       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 4.383     ; 4.403     ; Rise       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.319     ; 6.043     ; Rise       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 4.417     ; 4.444     ; Rise       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.178     ; 4.205     ; Rise       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 4.383     ; 4.403     ; Rise       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 4.417     ; 4.444     ; Rise       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 4.288     ; 4.315     ; Rise       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 4.288     ; 4.315     ; Rise       ; IntF|nWR        ;
; SRAM_D[*]   ; IntF|nWR   ; 4.178     ; 4.205     ; Fall       ; IntF|nWR        ;
;  SRAM_D[0]  ; IntF|nWR   ; 5.023     ; 4.982     ; Fall       ; IntF|nWR        ;
;  SRAM_D[1]  ; IntF|nWR   ; 4.890     ; 4.849     ; Fall       ; IntF|nWR        ;
;  SRAM_D[2]  ; IntF|nWR   ; 4.608     ; 4.567     ; Fall       ; IntF|nWR        ;
;  SRAM_D[3]  ; IntF|nWR   ; 5.023     ; 4.982     ; Fall       ; IntF|nWR        ;
;  SRAM_D[4]  ; IntF|nWR   ; 4.602     ; 4.561     ; Fall       ; IntF|nWR        ;
;  SRAM_D[5]  ; IntF|nWR   ; 4.608     ; 4.567     ; Fall       ; IntF|nWR        ;
;  SRAM_D[6]  ; IntF|nWR   ; 4.396     ; 4.355     ; Fall       ; IntF|nWR        ;
;  SRAM_D[7]  ; IntF|nWR   ; 4.602     ; 4.561     ; Fall       ; IntF|nWR        ;
;  SRAM_D[8]  ; IntF|nWR   ; 4.383     ; 4.403     ; Fall       ; IntF|nWR        ;
;  SRAM_D[9]  ; IntF|nWR   ; 6.319     ; 6.043     ; Fall       ; IntF|nWR        ;
;  SRAM_D[10] ; IntF|nWR   ; 4.417     ; 4.444     ; Fall       ; IntF|nWR        ;
;  SRAM_D[11] ; IntF|nWR   ; 4.178     ; 4.205     ; Fall       ; IntF|nWR        ;
;  SRAM_D[12] ; IntF|nWR   ; 4.383     ; 4.403     ; Fall       ; IntF|nWR        ;
;  SRAM_D[13] ; IntF|nWR   ; 4.417     ; 4.444     ; Fall       ; IntF|nWR        ;
;  SRAM_D[14] ; IntF|nWR   ; 4.288     ; 4.315     ; Fall       ; IntF|nWR        ;
;  SRAM_D[15] ; IntF|nWR   ; 4.288     ; 4.315     ; Fall       ; IntF|nWR        ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; 6.143    ; 0.513   ; 9.032               ;
;  IntF|nADV       ; N/A   ; N/A  ; N/A      ; N/A     ; 9.319               ;
;  IntF|nWR        ; N/A   ; N/A  ; 6.143    ; 0.513   ; 9.032               ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
;  IntF|nADV       ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  IntF|nWR        ; N/A   ; N/A  ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; 4.145  ; 4.501 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; 3.777  ; 4.098 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; 3.750  ; 4.179 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; 3.827  ; 4.202 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; 4.145  ; 4.501 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; 3.754  ; 4.094 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; 4.088  ; 4.419 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; 4.034  ; 4.407 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; 3.122  ; 3.449 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; 3.553  ; 3.849 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; 3.527  ; 3.844 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; 3.395  ; 3.757 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; 3.905  ; 4.292 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; 3.479  ; 3.873 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; 2.952  ; 3.246 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; 3.360  ; 3.648 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; 2.945  ; 3.227 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.270  ; 1.554 ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 1.270  ; 1.554 ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.497  ; 1.020 ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.261  ; 0.872 ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; -0.077 ; 0.738 ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.154  ; 0.874 ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.744  ; 1.114 ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.294  ; 0.966 ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.446  ; 0.997 ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.879  ; 1.166 ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.124  ; 0.863 ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.290  ; 0.940 ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; -0.151 ; 0.621 ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; -0.034 ; 0.729 ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; -0.161 ; 0.609 ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; -0.140 ; 0.635 ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; -0.093 ; 0.716 ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; 3.234  ; 3.741 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; 2.737  ; 3.260 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; 2.887  ; 3.101 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; 2.537  ; 3.093 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; 3.234  ; 3.741 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; 3.143  ; 3.563 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; 3.058  ; 3.544 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AD[*]      ; IntF|nADV  ; -0.951 ; -1.607 ; Rise       ; IntF|nADV       ;
;  AD[0]     ; IntF|nADV  ; -1.327 ; -2.133 ; Rise       ; IntF|nADV       ;
;  AD[1]     ; IntF|nADV  ; -1.342 ; -2.212 ; Rise       ; IntF|nADV       ;
;  AD[2]     ; IntF|nADV  ; -1.353 ; -2.159 ; Rise       ; IntF|nADV       ;
;  AD[3]     ; IntF|nADV  ; -1.479 ; -2.295 ; Rise       ; IntF|nADV       ;
;  AD[4]     ; IntF|nADV  ; -1.294 ; -2.125 ; Rise       ; IntF|nADV       ;
;  AD[5]     ; IntF|nADV  ; -1.421 ; -2.224 ; Rise       ; IntF|nADV       ;
;  AD[6]     ; IntF|nADV  ; -1.409 ; -2.221 ; Rise       ; IntF|nADV       ;
;  AD[7]     ; IntF|nADV  ; -1.018 ; -1.748 ; Rise       ; IntF|nADV       ;
;  AD[8]     ; IntF|nADV  ; -1.218 ; -1.955 ; Rise       ; IntF|nADV       ;
;  AD[9]     ; IntF|nADV  ; -1.178 ; -1.980 ; Rise       ; IntF|nADV       ;
;  AD[10]    ; IntF|nADV  ; -1.139 ; -1.930 ; Rise       ; IntF|nADV       ;
;  AD[11]    ; IntF|nADV  ; -1.365 ; -2.187 ; Rise       ; IntF|nADV       ;
;  AD[12]    ; IntF|nADV  ; -1.187 ; -2.013 ; Rise       ; IntF|nADV       ;
;  AD[13]    ; IntF|nADV  ; -0.964 ; -1.621 ; Rise       ; IntF|nADV       ;
;  AD[14]    ; IntF|nADV  ; -1.128 ; -1.868 ; Rise       ; IntF|nADV       ;
;  AD[15]    ; IntF|nADV  ; -0.951 ; -1.607 ; Rise       ; IntF|nADV       ;
; AD[*]      ; IntF|nWR   ; 1.216  ; 0.962  ; Rise       ; IntF|nWR        ;
;  AD[0]     ; IntF|nWR   ; 0.567  ; 0.320  ; Rise       ; IntF|nWR        ;
;  AD[1]     ; IntF|nWR   ; 0.488  ; 0.231  ; Rise       ; IntF|nWR        ;
;  AD[2]     ; IntF|nWR   ; 0.954  ; 0.777  ; Rise       ; IntF|nWR        ;
;  AD[3]     ; IntF|nWR   ; 0.889  ; 0.619  ; Rise       ; IntF|nWR        ;
;  AD[4]     ; IntF|nWR   ; 0.674  ; 0.468  ; Rise       ; IntF|nWR        ;
;  AD[5]     ; IntF|nWR   ; 0.784  ; 0.570  ; Rise       ; IntF|nWR        ;
;  AD[6]     ; IntF|nWR   ; 0.499  ; 0.266  ; Rise       ; IntF|nWR        ;
;  AD[7]     ; IntF|nWR   ; 0.397  ; 0.273  ; Rise       ; IntF|nWR        ;
;  AD[8]     ; IntF|nWR   ; 0.165  ; 0.063  ; Rise       ; IntF|nWR        ;
;  AD[9]     ; IntF|nWR   ; 0.567  ; 0.304  ; Rise       ; IntF|nWR        ;
;  AD[10]    ; IntF|nWR   ; 0.475  ; 0.244  ; Rise       ; IntF|nWR        ;
;  AD[11]    ; IntF|nWR   ; 1.039  ; 0.792  ; Rise       ; IntF|nWR        ;
;  AD[12]    ; IntF|nWR   ; 1.206  ; 0.962  ; Rise       ; IntF|nWR        ;
;  AD[13]    ; IntF|nWR   ; 0.972  ; 0.753  ; Rise       ; IntF|nWR        ;
;  AD[14]    ; IntF|nWR   ; 1.216  ; 0.931  ; Rise       ; IntF|nWR        ;
;  AD[15]    ; IntF|nWR   ; 0.975  ; 0.762  ; Rise       ; IntF|nWR        ;
; ADDRH[*]   ; IntF|nWR   ; -0.201 ; -0.597 ; Rise       ; IntF|nWR        ;
;  ADDRH[20] ; IntF|nWR   ; -0.233 ; -0.748 ; Rise       ; IntF|nWR        ;
;  ADDRH[21] ; IntF|nWR   ; -0.270 ; -0.802 ; Rise       ; IntF|nWR        ;
;  ADDRH[22] ; IntF|nWR   ; -0.201 ; -0.597 ; Rise       ; IntF|nWR        ;
;  ADDRH[23] ; IntF|nWR   ; -0.395 ; -1.159 ; Rise       ; IntF|nWR        ;
;  ADDRH[24] ; IntF|nWR   ; -0.368 ; -1.007 ; Rise       ; IntF|nWR        ;
; nE1        ; IntF|nWR   ; -0.326 ; -0.971 ; Rise       ; IntF|nWR        ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 11.481 ; 11.428 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 7.514  ; 7.425  ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 7.592  ; 7.463  ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 9.253  ; 8.930  ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 9.230  ; 8.863  ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 7.789  ; 7.571  ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 11.481 ; 11.428 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 7.587  ; 7.446  ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 8.693  ; 8.418  ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 8.691  ; 8.346  ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 8.109  ; 7.858  ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 8.631  ; 8.294  ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 7.488  ; 7.343  ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 9.205  ; 8.829  ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 10.345 ; 10.391 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 8.640  ; 8.297  ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 8.426  ; 8.082  ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 16.972 ; 17.080 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 12.395 ; 12.288 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 12.820 ; 12.820 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 13.000 ; 12.947 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 13.339 ; 13.280 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 15.060 ; 14.808 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 16.972 ; 17.080 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 13.668 ; 13.697 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 14.275 ; 14.179 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 14.385 ; 14.232 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 14.474 ; 14.358 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 14.182 ; 14.053 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 13.404 ; 13.321 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 13.488 ; 13.394 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 11.924 ; 11.703 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 11.669 ; 11.498 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 12.121 ; 11.867 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 8.257  ; 8.572  ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 8.113  ; 8.398  ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 8.257  ; 8.572  ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 8.113  ; 8.398  ; Fall       ; IntF|nWR        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_A[*]   ; IntF|nADV  ; 3.269 ; 3.405 ; Rise       ; IntF|nADV       ;
;  SRAM_A[0]  ; IntF|nADV  ; 3.305 ; 3.405 ; Rise       ; IntF|nADV       ;
;  SRAM_A[1]  ; IntF|nADV  ; 3.359 ; 3.438 ; Rise       ; IntF|nADV       ;
;  SRAM_A[2]  ; IntF|nADV  ; 3.982 ; 4.250 ; Rise       ; IntF|nADV       ;
;  SRAM_A[3]  ; IntF|nADV  ; 3.990 ; 4.252 ; Rise       ; IntF|nADV       ;
;  SRAM_A[4]  ; IntF|nADV  ; 3.385 ; 3.464 ; Rise       ; IntF|nADV       ;
;  SRAM_A[5]  ; IntF|nADV  ; 5.561 ; 6.044 ; Rise       ; IntF|nADV       ;
;  SRAM_A[6]  ; IntF|nADV  ; 3.334 ; 3.463 ; Rise       ; IntF|nADV       ;
;  SRAM_A[7]  ; IntF|nADV  ; 3.780 ; 3.949 ; Rise       ; IntF|nADV       ;
;  SRAM_A[8]  ; IntF|nADV  ; 3.789 ; 3.960 ; Rise       ; IntF|nADV       ;
;  SRAM_A[9]  ; IntF|nADV  ; 3.492 ; 3.609 ; Rise       ; IntF|nADV       ;
;  SRAM_A[10] ; IntF|nADV  ; 3.707 ; 3.854 ; Rise       ; IntF|nADV       ;
;  SRAM_A[11] ; IntF|nADV  ; 3.269 ; 3.442 ; Rise       ; IntF|nADV       ;
;  SRAM_A[12] ; IntF|nADV  ; 3.954 ; 4.099 ; Rise       ; IntF|nADV       ;
;  SRAM_A[13] ; IntF|nADV  ; 5.037 ; 5.435 ; Rise       ; IntF|nADV       ;
;  SRAM_A[14] ; IntF|nADV  ; 3.713 ; 3.925 ; Rise       ; IntF|nADV       ;
;  SRAM_A[15] ; IntF|nADV  ; 3.589 ; 3.714 ; Rise       ; IntF|nADV       ;
; AD[*]       ; IntF|nWR   ; 4.751 ; 4.749 ; Rise       ; IntF|nWR        ;
;  AD[0]      ; IntF|nWR   ; 5.248 ; 5.209 ; Rise       ; IntF|nWR        ;
;  AD[1]      ; IntF|nWR   ; 5.466 ; 5.410 ; Rise       ; IntF|nWR        ;
;  AD[2]      ; IntF|nWR   ; 5.424 ; 5.386 ; Rise       ; IntF|nWR        ;
;  AD[3]      ; IntF|nWR   ; 5.534 ; 5.494 ; Rise       ; IntF|nWR        ;
;  AD[4]      ; IntF|nWR   ; 6.077 ; 6.111 ; Rise       ; IntF|nWR        ;
;  AD[5]      ; IntF|nWR   ; 7.673 ; 7.988 ; Rise       ; IntF|nWR        ;
;  AD[6]      ; IntF|nWR   ; 5.682 ; 5.686 ; Rise       ; IntF|nWR        ;
;  AD[7]      ; IntF|nWR   ; 5.974 ; 6.004 ; Rise       ; IntF|nWR        ;
;  AD[8]      ; IntF|nWR   ; 5.948 ; 5.928 ; Rise       ; IntF|nWR        ;
;  AD[9]      ; IntF|nWR   ; 6.031 ; 6.046 ; Rise       ; IntF|nWR        ;
;  AD[10]     ; IntF|nWR   ; 5.869 ; 5.888 ; Rise       ; IntF|nWR        ;
;  AD[11]     ; IntF|nWR   ; 5.568 ; 5.536 ; Rise       ; IntF|nWR        ;
;  AD[12]     ; IntF|nWR   ; 5.580 ; 5.547 ; Rise       ; IntF|nWR        ;
;  AD[13]     ; IntF|nWR   ; 4.854 ; 4.858 ; Rise       ; IntF|nWR        ;
;  AD[14]     ; IntF|nWR   ; 4.751 ; 4.749 ; Rise       ; IntF|nWR        ;
;  AD[15]     ; IntF|nWR   ; 4.834 ; 4.841 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.804 ; 4.623 ; Rise       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.757 ; 4.544 ; Rise       ; IntF|nWR        ;
; nDAC_WR     ; IntF|nWR   ; 3.804 ; 4.623 ; Fall       ; IntF|nWR        ;
; nSRAM_WE    ; IntF|nWR   ; 3.757 ; 4.544 ; Fall       ; IntF|nWR        ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AD[0]      ; DAC_D[0]    ; 8.201  ;        ;        ; 8.437  ;
; AD[0]      ; SRAM_D[0]   ; 8.005  ;        ;        ; 8.203  ;
; AD[1]      ; DAC_D[1]    ; 8.630  ;        ;        ; 8.924  ;
; AD[1]      ; SRAM_D[1]   ; 7.938  ;        ;        ; 8.249  ;
; AD[2]      ; DAC_D[2]    ; 7.712  ;        ;        ; 8.021  ;
; AD[2]      ; SRAM_D[2]   ; 7.840  ;        ;        ; 8.117  ;
; AD[3]      ; DAC_D[3]    ; 8.207  ;        ;        ; 8.458  ;
; AD[3]      ; SRAM_D[3]   ; 7.586  ;        ;        ; 7.938  ;
; AD[4]      ; DAC_D[4]    ; 7.274  ;        ;        ; 7.525  ;
; AD[4]      ; SRAM_D[4]   ; 7.924  ;        ;        ; 8.259  ;
; AD[5]      ; DAC_D[5]    ; 7.508  ;        ;        ; 7.723  ;
; AD[5]      ; SRAM_D[5]   ; 7.991  ;        ;        ; 8.319  ;
; AD[6]      ; DAC_D[6]    ; 7.613  ;        ;        ; 7.789  ;
; AD[6]      ; SRAM_D[6]   ; 7.937  ;        ;        ; 8.253  ;
; AD[7]      ; DAC_D[7]    ; 7.510  ;        ;        ; 7.849  ;
; AD[7]      ; SRAM_D[7]   ; 7.573  ;        ;        ; 7.939  ;
; AD[8]      ; DAC_D[8]    ; 7.867  ;        ;        ; 8.137  ;
; AD[8]      ; SRAM_D[8]   ; 7.684  ;        ;        ; 7.984  ;
; AD[9]      ; DAC_D[9]    ; 7.866  ;        ;        ; 8.178  ;
; AD[9]      ; SRAM_D[9]   ; 10.676 ;        ;        ; 11.258 ;
; AD[10]     ; DAC_D[10]   ; 7.501  ;        ;        ; 7.823  ;
; AD[10]     ; SRAM_D[10]  ; 7.796  ;        ;        ; 8.084  ;
; AD[11]     ; DAC_D[11]   ; 8.072  ;        ;        ; 8.282  ;
; AD[11]     ; SRAM_D[11]  ; 8.053  ;        ;        ; 8.263  ;
; AD[12]     ; SRAM_D[12]  ; 7.913  ;        ;        ; 8.168  ;
; AD[13]     ; SRAM_D[13]  ; 7.597  ;        ;        ; 7.809  ;
; AD[14]     ; SRAM_D[14]  ; 7.529  ;        ;        ; 7.735  ;
; AD[15]     ; SRAM_D[15]  ; 7.567  ;        ;        ; 7.751  ;
; ADDRH[16]  ; SRAM_A[16]  ; 7.576  ;        ;        ; 7.909  ;
; ADDRH[17]  ; SRAM_A[17]  ; 7.946  ;        ;        ; 8.229  ;
; ADDRH[18]  ; SRAM_A[18]  ; 7.828  ;        ;        ; 8.121  ;
; ADDRH[19]  ; SRAM_A[19]  ; 8.140  ;        ;        ; 8.513  ;
; ADDRH[20]  ; AD[0]       ; 13.435 ; 12.378 ; 13.140 ; 13.761 ;
; ADDRH[20]  ; AD[1]       ; 14.033 ; 12.378 ; 13.140 ; 14.423 ;
; ADDRH[20]  ; AD[2]       ; 13.875 ; 12.124 ; 12.842 ; 14.238 ;
; ADDRH[20]  ; AD[3]       ; 14.220 ; 12.124 ; 12.842 ; 14.576 ;
; ADDRH[20]  ; AD[4]       ; 15.560 ; 13.257 ; 14.055 ; 15.742 ;
; ADDRH[20]  ; AD[5]       ; 17.842 ; 15.979 ; 16.532 ; 18.361 ;
; ADDRH[20]  ; AD[6]       ; 14.512 ; 13.302 ; 14.127 ; 14.959 ;
; ADDRH[20]  ; AD[7]       ; 15.162 ; 12.845 ; 13.652 ; 15.477 ;
; ADDRH[20]  ; AD[8]       ; 15.245 ; 12.845 ; 13.652 ; 15.507 ;
; ADDRH[20]  ; AD[9]       ; 15.318 ; 12.845 ; 13.652 ; 15.632 ;
; ADDRH[20]  ; AD[10]      ; 15.020 ; 12.975 ; 13.766 ; 15.308 ;
; ADDRH[20]  ; AD[11]      ; 14.237 ; 11.856 ; 12.537 ; 14.568 ;
; ADDRH[20]  ; AD[12]      ; 14.294 ; 11.856 ; 12.537 ; 14.643 ;
; ADDRH[20]  ; AD[13]      ; 13.121 ; 11.856 ; 12.537 ; 13.439 ;
; ADDRH[20]  ; AD[14]      ; 12.847 ; 12.136 ; 12.870 ; 13.218 ;
; ADDRH[20]  ; AD[15]      ; 13.093 ; 12.373 ; 13.145 ; 13.422 ;
; ADDRH[20]  ; SRAM_D[0]   ; 11.399 ; 11.324 ; 11.956 ; 11.881 ;
; ADDRH[20]  ; SRAM_D[1]   ; 11.165 ; 11.090 ; 11.766 ; 11.691 ;
; ADDRH[20]  ; SRAM_D[2]   ; 10.552 ; 10.477 ; 11.098 ; 11.023 ;
; ADDRH[20]  ; SRAM_D[3]   ; 11.399 ; 11.324 ; 11.956 ; 11.881 ;
; ADDRH[20]  ; SRAM_D[4]   ; 10.545 ; 10.470 ; 11.092 ; 11.017 ;
; ADDRH[20]  ; SRAM_D[5]   ; 10.552 ; 10.477 ; 11.098 ; 11.023 ;
; ADDRH[20]  ; SRAM_D[6]   ; 10.141 ; 10.066 ; 10.663 ; 10.588 ;
; ADDRH[20]  ; SRAM_D[7]   ; 10.545 ; 10.470 ; 11.092 ; 11.017 ;
; ADDRH[20]  ; SRAM_D[8]   ; 10.247 ; 10.155 ; 10.807 ; 10.715 ;
; ADDRH[20]  ; SRAM_D[9]   ; 12.727 ; 12.863 ; 13.249 ; 13.385 ;
; ADDRH[20]  ; SRAM_D[10]  ; 10.366 ; 10.253 ; 10.940 ; 10.827 ;
; ADDRH[20]  ; SRAM_D[11]  ; 9.865  ; 9.752  ; 10.350 ; 10.237 ;
; ADDRH[20]  ; SRAM_D[12]  ; 10.247 ; 10.155 ; 10.807 ; 10.715 ;
; ADDRH[20]  ; SRAM_D[13]  ; 10.366 ; 10.253 ; 10.940 ; 10.827 ;
; ADDRH[20]  ; SRAM_D[14]  ; 10.090 ; 9.977  ; 10.616 ; 10.503 ;
; ADDRH[20]  ; SRAM_D[15]  ; 10.090 ; 9.977  ; 10.616 ; 10.503 ;
; ADDRH[20]  ; nDAC_CS     ;        ; 10.345 ; 10.763 ;        ;
; ADDRH[20]  ; nSRAM_CE    ; 11.039 ;        ;        ; 11.102 ;
; ADDRH[21]  ; AD[0]       ; 13.430 ; 12.696 ; 13.156 ; 13.801 ;
; ADDRH[21]  ; AD[1]       ; 14.028 ; 13.356 ; 13.750 ; 14.463 ;
; ADDRH[21]  ; AD[2]       ; 13.870 ; 13.164 ; 13.583 ; 14.278 ;
; ADDRH[21]  ; AD[3]       ; 14.215 ; 13.502 ; 13.930 ; 14.616 ;
; ADDRH[21]  ; AD[4]       ; 15.555 ; 14.669 ; 15.271 ; 15.782 ;
; ADDRH[21]  ; AD[5]       ; 17.837 ; 17.286 ; 17.550 ; 18.401 ;
; ADDRH[21]  ; AD[6]       ; 14.507 ; 13.895 ; 14.235 ; 14.999 ;
; ADDRH[21]  ; AD[7]       ; 15.157 ; 14.406 ; 14.876 ; 15.517 ;
; ADDRH[21]  ; AD[8]       ; 15.240 ; 14.438 ; 14.960 ; 15.547 ;
; ADDRH[21]  ; AD[9]       ; 15.313 ; 14.560 ; 15.030 ; 15.672 ;
; ADDRH[21]  ; AD[10]      ; 15.015 ; 14.241 ; 14.739 ; 15.348 ;
; ADDRH[21]  ; AD[11]      ; 14.232 ; 13.505 ; 13.960 ; 14.608 ;
; ADDRH[21]  ; AD[12]      ; 14.289 ; 13.580 ; 14.019 ; 14.683 ;
; ADDRH[21]  ; AD[13]      ; 13.116 ; 12.371 ; 12.822 ; 13.479 ;
; ADDRH[21]  ; AD[14]      ; 12.842 ; 12.149 ; 12.872 ; 13.258 ;
; ADDRH[21]  ; AD[15]      ; 13.088 ; 12.357 ; 13.147 ; 13.462 ;
; ADDRH[21]  ; SRAM_D[0]   ; 11.354 ; 11.279 ; 11.958 ; 11.883 ;
; ADDRH[21]  ; SRAM_D[1]   ; 11.120 ; 11.045 ; 11.768 ; 11.693 ;
; ADDRH[21]  ; SRAM_D[2]   ; 10.507 ; 10.432 ; 11.100 ; 11.025 ;
; ADDRH[21]  ; SRAM_D[3]   ; 11.354 ; 11.279 ; 11.958 ; 11.883 ;
; ADDRH[21]  ; SRAM_D[4]   ; 10.500 ; 10.425 ; 11.094 ; 11.019 ;
; ADDRH[21]  ; SRAM_D[5]   ; 10.507 ; 10.432 ; 11.100 ; 11.025 ;
; ADDRH[21]  ; SRAM_D[6]   ; 10.096 ; 10.021 ; 10.665 ; 10.590 ;
; ADDRH[21]  ; SRAM_D[7]   ; 10.500 ; 10.425 ; 11.094 ; 11.019 ;
; ADDRH[21]  ; SRAM_D[8]   ; 10.202 ; 10.110 ; 10.809 ; 10.717 ;
; ADDRH[21]  ; SRAM_D[9]   ; 12.682 ; 12.818 ; 13.251 ; 13.387 ;
; ADDRH[21]  ; SRAM_D[10]  ; 10.321 ; 10.208 ; 10.942 ; 10.829 ;
; ADDRH[21]  ; SRAM_D[11]  ; 9.820  ; 9.707  ; 10.352 ; 10.239 ;
; ADDRH[21]  ; SRAM_D[12]  ; 10.202 ; 10.110 ; 10.809 ; 10.717 ;
; ADDRH[21]  ; SRAM_D[13]  ; 10.321 ; 10.208 ; 10.942 ; 10.829 ;
; ADDRH[21]  ; SRAM_D[14]  ; 10.045 ; 9.932  ; 10.618 ; 10.505 ;
; ADDRH[21]  ; SRAM_D[15]  ; 10.045 ; 9.932  ; 10.618 ; 10.505 ;
; ADDRH[21]  ; nDAC_CS     ; 10.371 ;        ;        ; 10.670 ;
; ADDRH[21]  ; nSRAM_CE    ; 10.994 ;        ;        ; 11.104 ;
; ADDRH[22]  ; AD[0]       ; 12.592 ; 13.280 ; 13.629 ; 12.902 ;
; ADDRH[22]  ; AD[1]       ; 13.186 ; 13.942 ; 14.227 ; 13.562 ;
; ADDRH[22]  ; AD[2]       ; 13.019 ; 13.757 ; 14.069 ; 13.370 ;
; ADDRH[22]  ; AD[3]       ; 13.366 ; 14.095 ; 14.414 ; 13.708 ;
; ADDRH[22]  ; AD[4]       ; 14.707 ; 15.261 ; 15.754 ; 14.875 ;
; ADDRH[22]  ; AD[5]       ; 16.986 ; 17.880 ; 18.036 ; 17.492 ;
; ADDRH[22]  ; AD[6]       ; 13.671 ; 14.478 ; 14.706 ; 14.101 ;
; ADDRH[22]  ; AD[7]       ; 14.312 ; 14.996 ; 15.356 ; 14.612 ;
; ADDRH[22]  ; AD[8]       ; 14.396 ; 15.026 ; 15.439 ; 14.644 ;
; ADDRH[22]  ; AD[9]       ; 14.466 ; 15.151 ; 15.512 ; 14.766 ;
; ADDRH[22]  ; AD[10]      ; 14.175 ; 14.827 ; 15.214 ; 14.447 ;
; ADDRH[22]  ; AD[11]      ; 13.396 ; 14.087 ; 14.431 ; 13.711 ;
; ADDRH[22]  ; AD[12]      ; 13.455 ; 14.162 ; 14.488 ; 13.786 ;
; ADDRH[22]  ; AD[13]      ; 12.258 ; 12.958 ; 13.315 ; 12.577 ;
; ADDRH[22]  ; AD[14]      ; 12.050 ; 12.737 ; 13.041 ; 12.548 ;
; ADDRH[22]  ; AD[15]      ; 12.311 ; 12.941 ; 13.287 ; 12.823 ;
; ADDRH[22]  ; SRAM_D[0]   ; 11.200 ; 11.125 ; 11.747 ; 11.672 ;
; ADDRH[22]  ; SRAM_D[1]   ; 10.966 ; 10.891 ; 11.557 ; 11.482 ;
; ADDRH[22]  ; SRAM_D[2]   ; 10.353 ; 10.278 ; 10.889 ; 10.814 ;
; ADDRH[22]  ; SRAM_D[3]   ; 11.200 ; 11.125 ; 11.747 ; 11.672 ;
; ADDRH[22]  ; SRAM_D[4]   ; 10.346 ; 10.271 ; 10.883 ; 10.808 ;
; ADDRH[22]  ; SRAM_D[5]   ; 10.353 ; 10.278 ; 10.889 ; 10.814 ;
; ADDRH[22]  ; SRAM_D[6]   ; 9.942  ; 9.867  ; 10.454 ; 10.379 ;
; ADDRH[22]  ; SRAM_D[7]   ; 10.346 ; 10.271 ; 10.883 ; 10.808 ;
; ADDRH[22]  ; SRAM_D[8]   ; 10.048 ; 9.956  ; 10.598 ; 10.506 ;
; ADDRH[22]  ; SRAM_D[9]   ; 12.528 ; 12.664 ; 13.040 ; 13.176 ;
; ADDRH[22]  ; SRAM_D[10]  ; 10.167 ; 10.054 ; 10.731 ; 10.618 ;
; ADDRH[22]  ; SRAM_D[11]  ; 9.666  ; 9.553  ; 10.141 ; 10.028 ;
; ADDRH[22]  ; SRAM_D[12]  ; 10.048 ; 9.956  ; 10.598 ; 10.506 ;
; ADDRH[22]  ; SRAM_D[13]  ; 10.167 ; 10.054 ; 10.731 ; 10.618 ;
; ADDRH[22]  ; SRAM_D[14]  ; 9.891  ; 9.778  ; 10.407 ; 10.294 ;
; ADDRH[22]  ; SRAM_D[15]  ; 9.891  ; 9.778  ; 10.407 ; 10.294 ;
; ADDRH[22]  ; nDAC_CS     ; 10.217 ;        ;        ; 10.459 ;
; ADDRH[22]  ; nSRAM_CE    ; 10.840 ;        ;        ; 10.893 ;
; ADDRH[23]  ; AD[0]       ; 13.923 ; 12.863 ; 13.619 ; 14.240 ;
; ADDRH[23]  ; AD[1]       ; 14.521 ; 12.863 ; 13.619 ; 14.902 ;
; ADDRH[23]  ; AD[2]       ; 14.363 ; 12.609 ; 13.321 ; 14.717 ;
; ADDRH[23]  ; AD[3]       ; 14.708 ; 12.609 ; 13.321 ; 15.055 ;
; ADDRH[23]  ; AD[4]       ; 16.048 ; 13.742 ; 14.534 ; 16.221 ;
; ADDRH[23]  ; AD[5]       ; 18.330 ; 16.464 ; 17.011 ; 18.840 ;
; ADDRH[23]  ; AD[6]       ; 15.000 ; 13.787 ; 14.606 ; 15.438 ;
; ADDRH[23]  ; AD[7]       ; 15.650 ; 13.330 ; 14.131 ; 15.956 ;
; ADDRH[23]  ; AD[8]       ; 15.733 ; 13.330 ; 14.131 ; 15.986 ;
; ADDRH[23]  ; AD[9]       ; 15.806 ; 13.330 ; 14.131 ; 16.111 ;
; ADDRH[23]  ; AD[10]      ; 15.508 ; 13.460 ; 14.245 ; 15.787 ;
; ADDRH[23]  ; AD[11]      ; 14.725 ; 12.341 ; 13.016 ; 15.047 ;
; ADDRH[23]  ; AD[12]      ; 14.782 ; 12.341 ; 13.016 ; 15.122 ;
; ADDRH[23]  ; AD[13]      ; 13.609 ; 12.341 ; 13.016 ; 13.918 ;
; ADDRH[23]  ; AD[14]      ; 13.335 ; 12.621 ; 13.349 ; 13.697 ;
; ADDRH[23]  ; AD[15]      ; 13.581 ; 12.858 ; 13.624 ; 13.901 ;
; ADDRH[23]  ; SRAM_D[0]   ; 11.884 ; 11.809 ; 12.435 ; 12.360 ;
; ADDRH[23]  ; SRAM_D[1]   ; 11.650 ; 11.575 ; 12.245 ; 12.170 ;
; ADDRH[23]  ; SRAM_D[2]   ; 11.037 ; 10.962 ; 11.577 ; 11.502 ;
; ADDRH[23]  ; SRAM_D[3]   ; 11.884 ; 11.809 ; 12.435 ; 12.360 ;
; ADDRH[23]  ; SRAM_D[4]   ; 11.030 ; 10.955 ; 11.571 ; 11.496 ;
; ADDRH[23]  ; SRAM_D[5]   ; 11.037 ; 10.962 ; 11.577 ; 11.502 ;
; ADDRH[23]  ; SRAM_D[6]   ; 10.626 ; 10.551 ; 11.142 ; 11.067 ;
; ADDRH[23]  ; SRAM_D[7]   ; 11.030 ; 10.955 ; 11.571 ; 11.496 ;
; ADDRH[23]  ; SRAM_D[8]   ; 10.732 ; 10.640 ; 11.286 ; 11.194 ;
; ADDRH[23]  ; SRAM_D[9]   ; 13.212 ; 13.348 ; 13.728 ; 13.864 ;
; ADDRH[23]  ; SRAM_D[10]  ; 10.851 ; 10.738 ; 11.419 ; 11.306 ;
; ADDRH[23]  ; SRAM_D[11]  ; 10.350 ; 10.237 ; 10.829 ; 10.716 ;
; ADDRH[23]  ; SRAM_D[12]  ; 10.732 ; 10.640 ; 11.286 ; 11.194 ;
; ADDRH[23]  ; SRAM_D[13]  ; 10.851 ; 10.738 ; 11.419 ; 11.306 ;
; ADDRH[23]  ; SRAM_D[14]  ; 10.575 ; 10.462 ; 11.095 ; 10.982 ;
; ADDRH[23]  ; SRAM_D[15]  ; 10.575 ; 10.462 ; 11.095 ; 10.982 ;
; ADDRH[23]  ; nDAC_CS     ; 10.885 ;        ;        ; 11.169 ;
; ADDRH[23]  ; nSRAM_CE    ; 11.524 ;        ;        ; 11.581 ;
; ADDRH[24]  ; AD[0]       ; 13.832 ; 12.772 ; 13.441 ; 14.062 ;
; ADDRH[24]  ; AD[1]       ; 14.430 ; 12.772 ; 13.441 ; 14.724 ;
; ADDRH[24]  ; AD[2]       ; 14.272 ; 12.518 ; 13.143 ; 14.539 ;
; ADDRH[24]  ; AD[3]       ; 14.617 ; 12.518 ; 13.143 ; 14.877 ;
; ADDRH[24]  ; AD[4]       ; 15.957 ; 13.651 ; 14.356 ; 16.043 ;
; ADDRH[24]  ; AD[5]       ; 18.239 ; 16.373 ; 16.833 ; 18.662 ;
; ADDRH[24]  ; AD[6]       ; 14.909 ; 13.696 ; 14.428 ; 15.260 ;
; ADDRH[24]  ; AD[7]       ; 15.559 ; 13.239 ; 13.953 ; 15.778 ;
; ADDRH[24]  ; AD[8]       ; 15.642 ; 13.239 ; 13.953 ; 15.808 ;
; ADDRH[24]  ; AD[9]       ; 15.715 ; 13.239 ; 13.953 ; 15.933 ;
; ADDRH[24]  ; AD[10]      ; 15.417 ; 13.369 ; 14.067 ; 15.609 ;
; ADDRH[24]  ; AD[11]      ; 14.634 ; 12.250 ; 12.838 ; 14.869 ;
; ADDRH[24]  ; AD[12]      ; 14.691 ; 12.250 ; 12.838 ; 14.944 ;
; ADDRH[24]  ; AD[13]      ; 13.518 ; 12.250 ; 12.838 ; 13.740 ;
; ADDRH[24]  ; AD[14]      ; 13.244 ; 12.530 ; 13.171 ; 13.519 ;
; ADDRH[24]  ; AD[15]      ; 13.490 ; 12.767 ; 13.446 ; 13.723 ;
; ADDRH[24]  ; SRAM_D[0]   ; 11.793 ; 11.718 ; 12.257 ; 12.182 ;
; ADDRH[24]  ; SRAM_D[1]   ; 11.559 ; 11.484 ; 12.067 ; 11.992 ;
; ADDRH[24]  ; SRAM_D[2]   ; 10.946 ; 10.871 ; 11.399 ; 11.324 ;
; ADDRH[24]  ; SRAM_D[3]   ; 11.793 ; 11.718 ; 12.257 ; 12.182 ;
; ADDRH[24]  ; SRAM_D[4]   ; 10.939 ; 10.864 ; 11.393 ; 11.318 ;
; ADDRH[24]  ; SRAM_D[5]   ; 10.946 ; 10.871 ; 11.399 ; 11.324 ;
; ADDRH[24]  ; SRAM_D[6]   ; 10.535 ; 10.460 ; 10.964 ; 10.889 ;
; ADDRH[24]  ; SRAM_D[7]   ; 10.939 ; 10.864 ; 11.393 ; 11.318 ;
; ADDRH[24]  ; SRAM_D[8]   ; 10.641 ; 10.549 ; 11.108 ; 11.016 ;
; ADDRH[24]  ; SRAM_D[9]   ; 13.121 ; 13.257 ; 13.550 ; 13.686 ;
; ADDRH[24]  ; SRAM_D[10]  ; 10.760 ; 10.647 ; 11.241 ; 11.128 ;
; ADDRH[24]  ; SRAM_D[11]  ; 10.259 ; 10.146 ; 10.651 ; 10.538 ;
; ADDRH[24]  ; SRAM_D[12]  ; 10.641 ; 10.549 ; 11.108 ; 11.016 ;
; ADDRH[24]  ; SRAM_D[13]  ; 10.760 ; 10.647 ; 11.241 ; 11.128 ;
; ADDRH[24]  ; SRAM_D[14]  ; 10.484 ; 10.371 ; 10.917 ; 10.804 ;
; ADDRH[24]  ; SRAM_D[15]  ; 10.484 ; 10.371 ; 10.917 ; 10.804 ;
; ADDRH[24]  ; nDAC_CS     ; 10.794 ;        ;        ; 10.991 ;
; ADDRH[24]  ; nSRAM_CE    ; 11.433 ;        ;        ; 11.403 ;
; SRAM_D[0]  ; AD[0]       ; 9.493  ;        ;        ; 9.552  ;
; SRAM_D[1]  ; AD[1]       ; 9.420  ;        ;        ; 9.435  ;
; SRAM_D[2]  ; AD[2]       ; 9.259  ;        ;        ; 9.319  ;
; SRAM_D[3]  ; AD[3]       ; 9.832  ;        ;        ; 9.819  ;
; SRAM_D[4]  ; AD[4]       ; 10.885 ;        ;        ; 10.757 ;
; SRAM_D[5]  ; AD[5]       ; 13.183 ;        ;        ; 13.389 ;
; SRAM_D[6]  ; AD[6]       ; 9.574  ;        ;        ; 9.669  ;
; SRAM_D[7]  ; AD[7]       ; 10.362 ;        ;        ; 10.363 ;
; SRAM_D[8]  ; AD[8]       ; 9.961  ;        ;        ; 9.857  ;
; SRAM_D[9]  ; AD[9]       ; 10.360 ;        ;        ; 10.286 ;
; SRAM_D[10] ; AD[10]      ; 10.101 ;        ;        ; 10.145 ;
; SRAM_D[11] ; AD[11]      ; 9.591  ;        ;        ; 9.608  ;
; SRAM_D[12] ; AD[12]      ; 9.164  ;        ;        ; 9.148  ;
; SRAM_D[13] ; AD[13]      ; 9.062  ;        ;        ; 9.120  ;
; SRAM_D[14] ; AD[14]      ; 8.905  ;        ;        ; 9.015  ;
; SRAM_D[15] ; AD[15]      ; 9.194  ;        ;        ; 9.225  ;
; nE1        ; AD[0]       ; 13.747 ; 12.687 ; 13.422 ; 14.043 ;
; nE1        ; AD[1]       ; 14.345 ; 12.687 ; 13.422 ; 14.705 ;
; nE1        ; AD[2]       ; 14.187 ; 12.433 ; 13.124 ; 14.520 ;
; nE1        ; AD[3]       ; 14.532 ; 12.433 ; 13.124 ; 14.858 ;
; nE1        ; AD[4]       ; 15.872 ; 13.566 ; 14.337 ; 16.024 ;
; nE1        ; AD[5]       ; 18.154 ; 16.288 ; 16.814 ; 18.643 ;
; nE1        ; AD[6]       ; 14.824 ; 13.611 ; 14.409 ; 15.241 ;
; nE1        ; AD[7]       ; 15.474 ; 13.154 ; 13.934 ; 15.759 ;
; nE1        ; AD[8]       ; 15.557 ; 13.154 ; 13.934 ; 15.789 ;
; nE1        ; AD[9]       ; 15.630 ; 13.154 ; 13.934 ; 15.914 ;
; nE1        ; AD[10]      ; 15.332 ; 13.284 ; 14.048 ; 15.590 ;
; nE1        ; AD[11]      ; 14.549 ; 12.165 ; 12.819 ; 14.850 ;
; nE1        ; AD[12]      ; 14.606 ; 12.165 ; 12.819 ; 14.925 ;
; nE1        ; AD[13]      ; 13.433 ; 12.165 ; 12.819 ; 13.721 ;
; nE1        ; AD[14]      ; 13.159 ; 12.445 ; 13.152 ; 13.500 ;
; nE1        ; AD[15]      ; 13.405 ; 12.682 ; 13.427 ; 13.704 ;
; nE1        ; SRAM_D[0]   ; 11.708 ; 11.633 ; 12.238 ; 12.163 ;
; nE1        ; SRAM_D[1]   ; 11.474 ; 11.399 ; 12.048 ; 11.973 ;
; nE1        ; SRAM_D[2]   ; 10.861 ; 10.786 ; 11.380 ; 11.305 ;
; nE1        ; SRAM_D[3]   ; 11.708 ; 11.633 ; 12.238 ; 12.163 ;
; nE1        ; SRAM_D[4]   ; 10.854 ; 10.779 ; 11.374 ; 11.299 ;
; nE1        ; SRAM_D[5]   ; 10.861 ; 10.786 ; 11.380 ; 11.305 ;
; nE1        ; SRAM_D[6]   ; 10.450 ; 10.375 ; 10.945 ; 10.870 ;
; nE1        ; SRAM_D[7]   ; 10.854 ; 10.779 ; 11.374 ; 11.299 ;
; nE1        ; SRAM_D[8]   ; 10.556 ; 10.464 ; 11.089 ; 10.997 ;
; nE1        ; SRAM_D[9]   ; 13.036 ; 13.172 ; 13.531 ; 13.667 ;
; nE1        ; SRAM_D[10]  ; 10.675 ; 10.562 ; 11.222 ; 11.109 ;
; nE1        ; SRAM_D[11]  ; 10.174 ; 10.061 ; 10.632 ; 10.519 ;
; nE1        ; SRAM_D[12]  ; 10.556 ; 10.464 ; 11.089 ; 10.997 ;
; nE1        ; SRAM_D[13]  ; 10.675 ; 10.562 ; 11.222 ; 11.109 ;
; nE1        ; SRAM_D[14]  ; 10.399 ; 10.286 ; 10.898 ; 10.785 ;
; nE1        ; SRAM_D[15]  ; 10.399 ; 10.286 ; 10.898 ; 10.785 ;
; nE1        ; nDAC_CS     ; 10.709 ;        ;        ; 10.972 ;
; nE1        ; nSRAM_CE    ; 11.348 ;        ;        ; 11.384 ;
; nRD        ; AD[0]       ; 11.496 ; 10.829 ; 11.594 ; 11.690 ;
; nRD        ; AD[1]       ; 12.090 ; 10.829 ; 11.594 ; 12.350 ;
; nRD        ; AD[2]       ; 11.923 ; 10.575 ; 11.296 ; 12.158 ;
; nRD        ; AD[3]       ; 12.270 ; 10.575 ; 11.296 ; 12.496 ;
; nRD        ; AD[4]       ; 13.611 ; 11.708 ; 12.509 ; 13.663 ;
; nRD        ; AD[5]       ; 15.890 ; 14.430 ; 14.986 ; 16.280 ;
; nRD        ; AD[6]       ; 12.575 ; 11.753 ; 12.581 ; 12.889 ;
; nRD        ; AD[7]       ; 13.216 ; 11.296 ; 12.106 ; 13.400 ;
; nRD        ; AD[8]       ; 13.300 ; 11.296 ; 12.106 ; 13.432 ;
; nRD        ; AD[9]       ; 13.370 ; 11.296 ; 12.106 ; 13.554 ;
; nRD        ; AD[10]      ; 13.079 ; 11.426 ; 12.220 ; 13.235 ;
; nRD        ; AD[11]      ; 12.300 ; 10.307 ; 10.991 ; 12.499 ;
; nRD        ; AD[12]      ; 12.359 ; 10.307 ; 10.991 ; 12.574 ;
; nRD        ; AD[13]      ; 11.162 ; 10.307 ; 10.991 ; 11.365 ;
; nRD        ; AD[14]      ; 10.887 ; 10.587 ; 11.324 ; 11.211 ;
; nRD        ; AD[15]      ; 11.138 ; 10.824 ; 11.599 ; 11.486 ;
; nRD        ; nSRAM_OE    ; 8.174  ;        ;        ; 8.461  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AD[0]      ; DAC_D[0]    ; 3.834 ;       ;       ; 4.599 ;
; AD[0]      ; SRAM_D[0]   ; 3.707 ;       ;       ; 4.511 ;
; AD[1]      ; DAC_D[1]    ; 3.980 ;       ;       ; 4.815 ;
; AD[1]      ; SRAM_D[1]   ; 3.683 ;       ;       ; 4.549 ;
; AD[2]      ; DAC_D[2]    ; 3.579 ;       ;       ; 4.370 ;
; AD[2]      ; SRAM_D[2]   ; 3.632 ;       ;       ; 4.463 ;
; AD[3]      ; DAC_D[3]    ; 3.805 ;       ;       ; 4.604 ;
; AD[3]      ; SRAM_D[3]   ; 3.557 ;       ;       ; 4.392 ;
; AD[4]      ; DAC_D[4]    ; 3.372 ;       ;       ; 4.101 ;
; AD[4]      ; SRAM_D[4]   ; 3.675 ;       ;       ; 4.529 ;
; AD[5]      ; DAC_D[5]    ; 3.459 ;       ;       ; 4.193 ;
; AD[5]      ; SRAM_D[5]   ; 3.712 ;       ;       ; 4.575 ;
; AD[6]      ; DAC_D[6]    ; 3.504 ;       ;       ; 4.229 ;
; AD[6]      ; SRAM_D[6]   ; 3.688 ;       ;       ; 4.534 ;
; AD[7]      ; DAC_D[7]    ; 3.497 ;       ;       ; 4.325 ;
; AD[7]      ; SRAM_D[7]   ; 3.526 ;       ;       ; 4.371 ;
; AD[8]      ; DAC_D[8]    ; 3.641 ;       ;       ; 4.467 ;
; AD[8]      ; SRAM_D[8]   ; 3.563 ;       ;       ; 4.348 ;
; AD[9]      ; DAC_D[9]    ; 3.637 ;       ;       ; 4.482 ;
; AD[9]      ; SRAM_D[9]   ; 5.461 ;       ;       ; 6.581 ;
; AD[10]     ; DAC_D[10]   ; 3.493 ;       ;       ; 4.313 ;
; AD[10]     ; SRAM_D[10]  ; 3.609 ;       ;       ; 4.381 ;
; AD[11]     ; DAC_D[11]   ; 3.727 ;       ;       ; 4.500 ;
; AD[11]     ; SRAM_D[11]  ; 3.705 ;       ;       ; 4.478 ;
; AD[12]     ; SRAM_D[12]  ; 3.631 ;       ;       ; 4.416 ;
; AD[13]     ; SRAM_D[13]  ; 3.511 ;       ;       ; 4.247 ;
; AD[14]     ; SRAM_D[14]  ; 3.465 ;       ;       ; 4.197 ;
; AD[15]     ; SRAM_D[15]  ; 3.473 ;       ;       ; 4.207 ;
; ADDRH[16]  ; SRAM_A[16]  ; 3.546 ;       ;       ; 4.315 ;
; ADDRH[17]  ; SRAM_A[17]  ; 3.688 ;       ;       ; 4.535 ;
; ADDRH[18]  ; SRAM_A[18]  ; 3.638 ;       ;       ; 4.488 ;
; ADDRH[19]  ; SRAM_A[19]  ; 3.794 ;       ;       ; 4.685 ;
; ADDRH[20]  ; AD[0]       ; 5.206 ; 5.179 ; 5.875 ; 5.848 ;
; ADDRH[20]  ; AD[1]       ; 5.206 ; 5.179 ; 5.875 ; 5.848 ;
; ADDRH[20]  ; AD[2]       ; 5.084 ; 5.057 ; 5.765 ; 5.738 ;
; ADDRH[20]  ; AD[3]       ; 5.084 ; 5.057 ; 5.765 ; 5.738 ;
; ADDRH[20]  ; AD[4]       ; 5.655 ; 5.628 ; 6.271 ; 6.244 ;
; ADDRH[20]  ; AD[5]       ; 7.292 ; 7.560 ; 7.927 ; 8.195 ;
; ADDRH[20]  ; AD[6]       ; 5.511 ; 5.662 ; 6.307 ; 6.280 ;
; ADDRH[20]  ; AD[7]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[8]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[9]       ; 5.445 ; 5.418 ; 6.096 ; 6.069 ;
; ADDRH[20]  ; AD[10]      ; 5.515 ; 5.488 ; 6.150 ; 6.123 ;
; ADDRH[20]  ; AD[11]      ; 4.952 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[12]      ; 4.952 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[13]      ; 4.865 ; 4.925 ; 5.655 ; 5.628 ;
; ADDRH[20]  ; AD[14]      ; 4.686 ; 5.054 ; 5.764 ; 5.529 ;
; ADDRH[20]  ; AD[15]      ; 4.777 ; 5.172 ; 5.869 ; 5.628 ;
; ADDRH[20]  ; SRAM_D[0]   ; 5.287 ; 5.328 ; 5.968 ; 6.009 ;
; ADDRH[20]  ; SRAM_D[1]   ; 5.154 ; 5.195 ; 5.863 ; 5.904 ;
; ADDRH[20]  ; SRAM_D[2]   ; 4.872 ; 4.913 ; 5.607 ; 5.648 ;
; ADDRH[20]  ; SRAM_D[3]   ; 5.287 ; 5.328 ; 5.968 ; 6.009 ;
; ADDRH[20]  ; SRAM_D[4]   ; 4.866 ; 4.907 ; 5.601 ; 5.642 ;
; ADDRH[20]  ; SRAM_D[5]   ; 4.872 ; 4.913 ; 5.607 ; 5.648 ;
; ADDRH[20]  ; SRAM_D[6]   ; 4.660 ; 4.701 ; 5.423 ; 5.464 ;
; ADDRH[20]  ; SRAM_D[7]   ; 4.866 ; 4.907 ; 5.601 ; 5.642 ;
; ADDRH[20]  ; SRAM_D[8]   ; 4.708 ; 4.688 ; 5.462 ; 5.442 ;
; ADDRH[20]  ; SRAM_D[9]   ; 6.348 ; 6.624 ; 7.111 ; 7.387 ;
; ADDRH[20]  ; SRAM_D[10]  ; 4.749 ; 4.722 ; 5.504 ; 5.477 ;
; ADDRH[20]  ; SRAM_D[11]  ; 4.510 ; 4.483 ; 5.292 ; 5.265 ;
; ADDRH[20]  ; SRAM_D[12]  ; 4.708 ; 4.688 ; 5.462 ; 5.442 ;
; ADDRH[20]  ; SRAM_D[13]  ; 4.749 ; 4.722 ; 5.504 ; 5.477 ;
; ADDRH[20]  ; SRAM_D[14]  ; 4.620 ; 4.593 ; 5.390 ; 5.363 ;
; ADDRH[20]  ; SRAM_D[15]  ; 4.620 ; 4.593 ; 5.390 ; 5.363 ;
; ADDRH[20]  ; nDAC_CS     ;       ; 4.804 ; 5.474 ;       ;
; ADDRH[20]  ; nSRAM_CE    ; 4.910 ;       ;       ; 5.890 ;
; ADDRH[21]  ; AD[0]       ; 5.087 ; 5.060 ; 6.057 ; 6.030 ;
; ADDRH[21]  ; AD[1]       ; 5.087 ; 5.060 ; 6.057 ; 6.030 ;
; ADDRH[21]  ; AD[2]       ; 4.977 ; 4.950 ; 5.935 ; 5.908 ;
; ADDRH[21]  ; AD[3]       ; 4.977 ; 4.950 ; 5.935 ; 5.908 ;
; ADDRH[21]  ; AD[4]       ; 5.483 ; 5.456 ; 6.506 ; 6.479 ;
; ADDRH[21]  ; AD[5]       ; 7.139 ; 7.407 ; 8.143 ; 8.411 ;
; ADDRH[21]  ; AD[6]       ; 5.519 ; 5.492 ; 6.540 ; 6.405 ;
; ADDRH[21]  ; AD[7]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[8]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[9]       ; 5.308 ; 5.281 ; 6.296 ; 6.269 ;
; ADDRH[21]  ; AD[10]      ; 5.362 ; 5.335 ; 6.366 ; 6.339 ;
; ADDRH[21]  ; AD[11]      ; 4.867 ; 4.840 ; 5.803 ; 5.776 ;
; ADDRH[21]  ; AD[12]      ; 4.867 ; 4.840 ; 5.803 ; 5.776 ;
; ADDRH[21]  ; AD[13]      ; 4.867 ; 4.840 ; 5.803 ; 5.737 ;
; ADDRH[21]  ; AD[14]      ; 4.700 ; 4.949 ; 5.932 ; 5.570 ;
; ADDRH[21]  ; AD[15]      ; 4.791 ; 5.054 ; 6.050 ; 5.669 ;
; ADDRH[21]  ; SRAM_D[0]   ; 5.301 ; 5.342 ; 6.009 ; 6.050 ;
; ADDRH[21]  ; SRAM_D[1]   ; 5.168 ; 5.209 ; 5.904 ; 5.945 ;
; ADDRH[21]  ; SRAM_D[2]   ; 4.886 ; 4.927 ; 5.648 ; 5.689 ;
; ADDRH[21]  ; SRAM_D[3]   ; 5.301 ; 5.342 ; 6.009 ; 6.050 ;
; ADDRH[21]  ; SRAM_D[4]   ; 4.880 ; 4.921 ; 5.642 ; 5.683 ;
; ADDRH[21]  ; SRAM_D[5]   ; 4.886 ; 4.927 ; 5.648 ; 5.689 ;
; ADDRH[21]  ; SRAM_D[6]   ; 4.674 ; 4.715 ; 5.464 ; 5.505 ;
; ADDRH[21]  ; SRAM_D[7]   ; 4.880 ; 4.921 ; 5.642 ; 5.683 ;
; ADDRH[21]  ; SRAM_D[8]   ; 4.722 ; 4.702 ; 5.503 ; 5.483 ;
; ADDRH[21]  ; SRAM_D[9]   ; 6.362 ; 6.638 ; 7.152 ; 7.428 ;
; ADDRH[21]  ; SRAM_D[10]  ; 4.763 ; 4.736 ; 5.545 ; 5.518 ;
; ADDRH[21]  ; SRAM_D[11]  ; 4.524 ; 4.497 ; 5.333 ; 5.306 ;
; ADDRH[21]  ; SRAM_D[12]  ; 4.722 ; 4.702 ; 5.503 ; 5.483 ;
; ADDRH[21]  ; SRAM_D[13]  ; 4.763 ; 4.736 ; 5.545 ; 5.518 ;
; ADDRH[21]  ; SRAM_D[14]  ; 4.634 ; 4.607 ; 5.431 ; 5.404 ;
; ADDRH[21]  ; SRAM_D[15]  ; 4.634 ; 4.607 ; 5.431 ; 5.404 ;
; ADDRH[21]  ; nDAC_CS     ; 4.679 ;       ;       ; 5.642 ;
; ADDRH[21]  ; nSRAM_CE    ; 4.924 ;       ;       ; 5.931 ;
; ADDRH[22]  ; AD[0]       ; 5.156 ; 5.129 ; 5.833 ; 5.806 ;
; ADDRH[22]  ; AD[1]       ; 5.156 ; 5.129 ; 5.833 ; 5.806 ;
; ADDRH[22]  ; AD[2]       ; 5.034 ; 5.007 ; 5.723 ; 5.696 ;
; ADDRH[22]  ; AD[3]       ; 5.034 ; 5.007 ; 5.723 ; 5.696 ;
; ADDRH[22]  ; AD[4]       ; 5.605 ; 5.578 ; 6.229 ; 6.202 ;
; ADDRH[22]  ; AD[5]       ; 7.242 ; 7.510 ; 7.885 ; 8.153 ;
; ADDRH[22]  ; AD[6]       ; 5.452 ; 5.612 ; 6.265 ; 6.238 ;
; ADDRH[22]  ; AD[7]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[8]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[9]       ; 5.395 ; 5.368 ; 6.054 ; 6.027 ;
; ADDRH[22]  ; AD[10]      ; 5.465 ; 5.438 ; 6.108 ; 6.081 ;
; ADDRH[22]  ; AD[11]      ; 4.902 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[12]      ; 4.902 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[13]      ; 4.806 ; 4.875 ; 5.613 ; 5.586 ;
; ADDRH[22]  ; AD[14]      ; 4.627 ; 5.004 ; 5.722 ; 5.480 ;
; ADDRH[22]  ; AD[15]      ; 4.718 ; 5.122 ; 5.827 ; 5.579 ;
; ADDRH[22]  ; SRAM_D[0]   ; 5.228 ; 5.269 ; 5.919 ; 5.960 ;
; ADDRH[22]  ; SRAM_D[1]   ; 5.095 ; 5.136 ; 5.814 ; 5.855 ;
; ADDRH[22]  ; SRAM_D[2]   ; 4.813 ; 4.854 ; 5.558 ; 5.599 ;
; ADDRH[22]  ; SRAM_D[3]   ; 5.228 ; 5.269 ; 5.919 ; 5.960 ;
; ADDRH[22]  ; SRAM_D[4]   ; 4.807 ; 4.848 ; 5.552 ; 5.593 ;
; ADDRH[22]  ; SRAM_D[5]   ; 4.813 ; 4.854 ; 5.558 ; 5.599 ;
; ADDRH[22]  ; SRAM_D[6]   ; 4.601 ; 4.642 ; 5.374 ; 5.415 ;
; ADDRH[22]  ; SRAM_D[7]   ; 4.807 ; 4.848 ; 5.552 ; 5.593 ;
; ADDRH[22]  ; SRAM_D[8]   ; 4.649 ; 4.629 ; 5.413 ; 5.393 ;
; ADDRH[22]  ; SRAM_D[9]   ; 6.289 ; 6.565 ; 7.062 ; 7.338 ;
; ADDRH[22]  ; SRAM_D[10]  ; 4.690 ; 4.663 ; 5.455 ; 5.428 ;
; ADDRH[22]  ; SRAM_D[11]  ; 4.451 ; 4.424 ; 5.243 ; 5.216 ;
; ADDRH[22]  ; SRAM_D[12]  ; 4.649 ; 4.629 ; 5.413 ; 5.393 ;
; ADDRH[22]  ; SRAM_D[13]  ; 4.690 ; 4.663 ; 5.455 ; 5.428 ;
; ADDRH[22]  ; SRAM_D[14]  ; 4.561 ; 4.534 ; 5.341 ; 5.314 ;
; ADDRH[22]  ; SRAM_D[15]  ; 4.561 ; 4.534 ; 5.341 ; 5.314 ;
; ADDRH[22]  ; nDAC_CS     ; 4.606 ;       ;       ; 5.553 ;
; ADDRH[22]  ; nSRAM_CE    ; 4.851 ;       ;       ; 5.841 ;
; ADDRH[23]  ; AD[0]       ; 5.371 ; 5.344 ; 6.050 ; 6.023 ;
; ADDRH[23]  ; AD[1]       ; 5.371 ; 5.344 ; 6.050 ; 6.023 ;
; ADDRH[23]  ; AD[2]       ; 5.249 ; 5.222 ; 5.940 ; 5.913 ;
; ADDRH[23]  ; AD[3]       ; 5.249 ; 5.222 ; 5.940 ; 5.913 ;
; ADDRH[23]  ; AD[4]       ; 5.820 ; 5.793 ; 6.446 ; 6.419 ;
; ADDRH[23]  ; AD[5]       ; 7.457 ; 7.725 ; 8.102 ; 8.370 ;
; ADDRH[23]  ; AD[6]       ; 5.673 ; 5.827 ; 6.482 ; 6.455 ;
; ADDRH[23]  ; AD[7]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[8]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[9]       ; 5.610 ; 5.583 ; 6.271 ; 6.244 ;
; ADDRH[23]  ; AD[10]      ; 5.680 ; 5.653 ; 6.325 ; 6.298 ;
; ADDRH[23]  ; AD[11]      ; 5.117 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[12]      ; 5.117 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[13]      ; 5.027 ; 5.090 ; 5.830 ; 5.803 ;
; ADDRH[23]  ; AD[14]      ; 4.848 ; 5.219 ; 5.939 ; 5.705 ;
; ADDRH[23]  ; AD[15]      ; 4.939 ; 5.337 ; 6.044 ; 5.804 ;
; ADDRH[23]  ; SRAM_D[0]   ; 5.449 ; 5.490 ; 6.144 ; 6.185 ;
; ADDRH[23]  ; SRAM_D[1]   ; 5.316 ; 5.357 ; 6.039 ; 6.080 ;
; ADDRH[23]  ; SRAM_D[2]   ; 5.034 ; 5.075 ; 5.783 ; 5.824 ;
; ADDRH[23]  ; SRAM_D[3]   ; 5.449 ; 5.490 ; 6.144 ; 6.185 ;
; ADDRH[23]  ; SRAM_D[4]   ; 5.028 ; 5.069 ; 5.777 ; 5.818 ;
; ADDRH[23]  ; SRAM_D[5]   ; 5.034 ; 5.075 ; 5.783 ; 5.824 ;
; ADDRH[23]  ; SRAM_D[6]   ; 4.822 ; 4.863 ; 5.599 ; 5.640 ;
; ADDRH[23]  ; SRAM_D[7]   ; 5.028 ; 5.069 ; 5.777 ; 5.818 ;
; ADDRH[23]  ; SRAM_D[8]   ; 4.870 ; 4.850 ; 5.638 ; 5.618 ;
; ADDRH[23]  ; SRAM_D[9]   ; 6.510 ; 6.786 ; 7.287 ; 7.563 ;
; ADDRH[23]  ; SRAM_D[10]  ; 4.911 ; 4.884 ; 5.680 ; 5.653 ;
; ADDRH[23]  ; SRAM_D[11]  ; 4.672 ; 4.645 ; 5.468 ; 5.441 ;
; ADDRH[23]  ; SRAM_D[12]  ; 4.870 ; 4.850 ; 5.638 ; 5.618 ;
; ADDRH[23]  ; SRAM_D[13]  ; 4.911 ; 4.884 ; 5.680 ; 5.653 ;
; ADDRH[23]  ; SRAM_D[14]  ; 4.782 ; 4.755 ; 5.566 ; 5.539 ;
; ADDRH[23]  ; SRAM_D[15]  ; 4.782 ; 4.755 ; 5.566 ; 5.539 ;
; ADDRH[23]  ; nDAC_CS     ; 4.822 ;       ;       ; 5.792 ;
; ADDRH[23]  ; nSRAM_CE    ; 5.072 ;       ;       ; 6.066 ;
; ADDRH[24]  ; AD[0]       ; 5.344 ; 5.317 ; 5.996 ; 5.969 ;
; ADDRH[24]  ; AD[1]       ; 5.344 ; 5.317 ; 5.996 ; 5.969 ;
; ADDRH[24]  ; AD[2]       ; 5.222 ; 5.195 ; 5.886 ; 5.859 ;
; ADDRH[24]  ; AD[3]       ; 5.222 ; 5.195 ; 5.886 ; 5.859 ;
; ADDRH[24]  ; AD[4]       ; 5.793 ; 5.766 ; 6.392 ; 6.365 ;
; ADDRH[24]  ; AD[5]       ; 7.430 ; 7.698 ; 8.048 ; 8.316 ;
; ADDRH[24]  ; AD[6]       ; 5.646 ; 5.800 ; 6.428 ; 6.401 ;
; ADDRH[24]  ; AD[7]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[8]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[9]       ; 5.583 ; 5.556 ; 6.217 ; 6.190 ;
; ADDRH[24]  ; AD[10]      ; 5.653 ; 5.626 ; 6.271 ; 6.244 ;
; ADDRH[24]  ; AD[11]      ; 5.090 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[12]      ; 5.090 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[13]      ; 5.000 ; 5.063 ; 5.776 ; 5.749 ;
; ADDRH[24]  ; AD[14]      ; 4.821 ; 5.192 ; 5.885 ; 5.651 ;
; ADDRH[24]  ; AD[15]      ; 4.912 ; 5.310 ; 5.990 ; 5.750 ;
; ADDRH[24]  ; SRAM_D[0]   ; 5.422 ; 5.463 ; 6.090 ; 6.131 ;
; ADDRH[24]  ; SRAM_D[1]   ; 5.289 ; 5.330 ; 5.985 ; 6.026 ;
; ADDRH[24]  ; SRAM_D[2]   ; 5.007 ; 5.048 ; 5.729 ; 5.770 ;
; ADDRH[24]  ; SRAM_D[3]   ; 5.422 ; 5.463 ; 6.090 ; 6.131 ;
; ADDRH[24]  ; SRAM_D[4]   ; 5.001 ; 5.042 ; 5.723 ; 5.764 ;
; ADDRH[24]  ; SRAM_D[5]   ; 5.007 ; 5.048 ; 5.729 ; 5.770 ;
; ADDRH[24]  ; SRAM_D[6]   ; 4.795 ; 4.836 ; 5.545 ; 5.586 ;
; ADDRH[24]  ; SRAM_D[7]   ; 5.001 ; 5.042 ; 5.723 ; 5.764 ;
; ADDRH[24]  ; SRAM_D[8]   ; 4.843 ; 4.823 ; 5.584 ; 5.564 ;
; ADDRH[24]  ; SRAM_D[9]   ; 6.483 ; 6.759 ; 7.233 ; 7.509 ;
; ADDRH[24]  ; SRAM_D[10]  ; 4.884 ; 4.857 ; 5.626 ; 5.599 ;
; ADDRH[24]  ; SRAM_D[11]  ; 4.645 ; 4.618 ; 5.414 ; 5.387 ;
; ADDRH[24]  ; SRAM_D[12]  ; 4.843 ; 4.823 ; 5.584 ; 5.564 ;
; ADDRH[24]  ; SRAM_D[13]  ; 4.884 ; 4.857 ; 5.626 ; 5.599 ;
; ADDRH[24]  ; SRAM_D[14]  ; 4.755 ; 4.728 ; 5.512 ; 5.485 ;
; ADDRH[24]  ; SRAM_D[15]  ; 4.755 ; 4.728 ; 5.512 ; 5.485 ;
; ADDRH[24]  ; nDAC_CS     ; 4.795 ;       ;       ; 5.738 ;
; ADDRH[24]  ; nSRAM_CE    ; 5.045 ;       ;       ; 6.012 ;
; SRAM_D[0]  ; AD[0]       ; 4.251 ;       ;       ; 5.053 ;
; SRAM_D[1]  ; AD[1]       ; 4.214 ;       ;       ; 5.013 ;
; SRAM_D[2]  ; AD[2]       ; 4.123 ;       ;       ; 4.909 ;
; SRAM_D[3]  ; AD[3]       ; 4.363 ;       ;       ; 5.179 ;
; SRAM_D[4]  ; AD[4]       ; 4.753 ;       ;       ; 5.608 ;
; SRAM_D[5]  ; AD[5]       ; 6.359 ;       ;       ; 7.502 ;
; SRAM_D[6]  ; AD[6]       ; 4.265 ;       ;       ; 5.091 ;
; SRAM_D[7]  ; AD[7]       ; 4.565 ;       ;       ; 5.439 ;
; SRAM_D[8]  ; AD[8]       ; 4.389 ;       ;       ; 5.207 ;
; SRAM_D[9]  ; AD[9]       ; 4.572 ;       ;       ; 5.420 ;
; SRAM_D[10] ; AD[10]      ; 4.470 ;       ;       ; 5.304 ;
; SRAM_D[11] ; AD[11]      ; 4.260 ;       ;       ; 5.063 ;
; SRAM_D[12] ; AD[12]      ; 4.076 ;       ;       ; 4.855 ;
; SRAM_D[13] ; AD[13]      ; 4.067 ;       ;       ; 4.847 ;
; SRAM_D[14] ; AD[14]      ; 3.989 ;       ;       ; 4.765 ;
; SRAM_D[15] ; AD[15]      ; 4.083 ;       ;       ; 4.858 ;
; nE1        ; AD[0]       ; 5.302 ; 5.275 ; 5.939 ; 5.912 ;
; nE1        ; AD[1]       ; 5.302 ; 5.275 ; 5.939 ; 5.912 ;
; nE1        ; AD[2]       ; 5.180 ; 5.153 ; 5.829 ; 5.802 ;
; nE1        ; AD[3]       ; 5.180 ; 5.153 ; 5.829 ; 5.802 ;
; nE1        ; AD[4]       ; 5.751 ; 5.724 ; 6.335 ; 6.308 ;
; nE1        ; AD[5]       ; 7.388 ; 7.656 ; 7.991 ; 8.259 ;
; nE1        ; AD[6]       ; 5.604 ; 5.758 ; 6.371 ; 6.344 ;
; nE1        ; AD[7]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[8]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[9]       ; 5.541 ; 5.514 ; 6.160 ; 6.133 ;
; nE1        ; AD[10]      ; 5.611 ; 5.584 ; 6.214 ; 6.187 ;
; nE1        ; AD[11]      ; 5.048 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[12]      ; 5.048 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[13]      ; 4.958 ; 5.021 ; 5.719 ; 5.692 ;
; nE1        ; AD[14]      ; 4.779 ; 5.150 ; 5.828 ; 5.594 ;
; nE1        ; AD[15]      ; 4.870 ; 5.268 ; 5.933 ; 5.693 ;
; nE1        ; SRAM_D[0]   ; 5.380 ; 5.421 ; 6.033 ; 6.074 ;
; nE1        ; SRAM_D[1]   ; 5.247 ; 5.288 ; 5.928 ; 5.969 ;
; nE1        ; SRAM_D[2]   ; 4.965 ; 5.006 ; 5.672 ; 5.713 ;
; nE1        ; SRAM_D[3]   ; 5.380 ; 5.421 ; 6.033 ; 6.074 ;
; nE1        ; SRAM_D[4]   ; 4.959 ; 5.000 ; 5.666 ; 5.707 ;
; nE1        ; SRAM_D[5]   ; 4.965 ; 5.006 ; 5.672 ; 5.713 ;
; nE1        ; SRAM_D[6]   ; 4.753 ; 4.794 ; 5.488 ; 5.529 ;
; nE1        ; SRAM_D[7]   ; 4.959 ; 5.000 ; 5.666 ; 5.707 ;
; nE1        ; SRAM_D[8]   ; 4.801 ; 4.781 ; 5.527 ; 5.507 ;
; nE1        ; SRAM_D[9]   ; 6.441 ; 6.717 ; 7.176 ; 7.452 ;
; nE1        ; SRAM_D[10]  ; 4.842 ; 4.815 ; 5.569 ; 5.542 ;
; nE1        ; SRAM_D[11]  ; 4.603 ; 4.576 ; 5.357 ; 5.330 ;
; nE1        ; SRAM_D[12]  ; 4.801 ; 4.781 ; 5.527 ; 5.507 ;
; nE1        ; SRAM_D[13]  ; 4.842 ; 4.815 ; 5.569 ; 5.542 ;
; nE1        ; SRAM_D[14]  ; 4.713 ; 4.686 ; 5.455 ; 5.428 ;
; nE1        ; SRAM_D[15]  ; 4.713 ; 4.686 ; 5.455 ; 5.428 ;
; nE1        ; nDAC_CS     ; 4.753 ;       ;       ; 5.681 ;
; nE1        ; nSRAM_CE    ; 5.003 ;       ;       ; 5.955 ;
; nRD        ; AD[0]       ; 4.405 ; 4.378 ; 5.092 ; 5.065 ;
; nRD        ; AD[1]       ; 4.405 ; 4.378 ; 5.092 ; 5.065 ;
; nRD        ; AD[2]       ; 4.283 ; 4.256 ; 4.982 ; 4.955 ;
; nRD        ; AD[3]       ; 4.283 ; 4.256 ; 4.982 ; 4.955 ;
; nRD        ; AD[4]       ; 4.854 ; 4.827 ; 5.488 ; 5.461 ;
; nRD        ; AD[5]       ; 6.491 ; 6.759 ; 7.144 ; 7.412 ;
; nRD        ; AD[6]       ; 4.888 ; 4.861 ; 5.524 ; 5.497 ;
; nRD        ; AD[7]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[8]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[9]       ; 4.644 ; 4.617 ; 5.313 ; 5.286 ;
; nRD        ; AD[10]      ; 4.714 ; 4.687 ; 5.367 ; 5.340 ;
; nRD        ; AD[11]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[12]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[13]      ; 4.151 ; 4.124 ; 4.872 ; 4.845 ;
; nRD        ; AD[14]      ; 4.102 ; 4.253 ; 4.981 ; 4.886 ;
; nRD        ; AD[15]      ; 4.193 ; 4.371 ; 5.086 ; 4.985 ;
; nRD        ; nSRAM_OE    ; 3.791 ;       ;       ; 4.582 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; nWAIT         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[3]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[4]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[5]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[6]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[7]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[8]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[9]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[10]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_D[11]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nDAC_CS       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nDAC_WR       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; samp_complete ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[18]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[19]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nSRAM_CE      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nSRAM_WE      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nSRAM_OE      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC573_LE      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_F5       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_J6       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_P8       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_M7       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_N2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[0]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[1]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[2]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[3]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[4]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[5]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[6]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[7]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[8]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[9]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[10]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[11]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[12]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[13]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[14]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD[15]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[8]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[9]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[10]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[11]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[12]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[13]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[14]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[15]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; AD[0]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[1]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[2]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[3]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[4]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[5]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[6]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[7]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[8]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[9]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[10]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[11]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[12]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[13]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[14]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; AD[15]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[8]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[9]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[10]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[11]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[12]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[13]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[14]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SRAM_D[15]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[25]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; CLK_25M                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; nRD                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; nWR                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; nE1                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; nADV                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[24]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[23]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[22]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[21]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[20]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[19]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[18]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[17]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ADDRH[16]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nWAIT         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[3]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[4]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[5]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[6]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[7]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[8]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[9]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[10]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[11]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; nDAC_CS       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; nDAC_WR       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; samp_complete ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[18]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[19]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; nSRAM_CE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; nSRAM_WE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; nSRAM_OE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AC573_LE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; FPGA_F5       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_J6       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_P8       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_M7       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_N2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; AD[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; AD[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[7]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[8]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[9]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[10]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[11]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[12]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[13]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[14]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; AD[15]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nWAIT         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[3]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[4]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[5]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[6]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; DAC_D[7]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[8]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[9]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[10]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; DAC_D[11]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; nDAC_CS       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; nDAC_WR       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; samp_complete ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[18]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[19]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; nSRAM_CE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; nSRAM_WE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; nSRAM_OE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AC573_LE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; FPGA_F5       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_J6       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_P8       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_M7       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_N2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; AD[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; AD[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[7]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[8]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[9]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[10]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[11]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[12]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[13]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[14]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; AD[15]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nWAIT         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; DAC_D[3]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[4]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[5]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[6]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; DAC_D[7]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; DAC_D[8]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; DAC_D[9]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; DAC_D[10]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; DAC_D[11]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; nDAC_CS       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; nDAC_WR       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; samp_complete ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_A[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_A[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; SRAM_A[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_A[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; SRAM_A[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_A[16]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_A[17]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[18]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_A[19]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; nSRAM_CE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; nSRAM_WE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; nSRAM_OE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AC573_LE      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; FPGA_F5       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; FPGA_J6       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; FPGA_P8       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; FPGA_M7       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; FPGA_N2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; AD[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; AD[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[7]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[8]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[9]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[10]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[11]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[12]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[13]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[14]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; AD[15]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_D[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; SRAM_D[8]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_D[9]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; SRAM_D[10]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_D[11]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_D[12]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; SRAM_D[13]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_D[14]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; SRAM_D[15]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IntF|nWR   ; IntF|nWR ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IntF|nWR   ; IntF|nWR ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 527   ; 527  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 335   ; 335  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Thu Apr 13 21:31:19 2017
Info: Command: quartus_sta proj_1 -c proj_1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Info (332104): Reading SDC File: 'proj_1.scf'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From IntF|nWR (Rise) to IntF|nWR (Rise) (setup and hold)
    Critical Warning (332169): From IntF|nWR (Fall) to IntF|nWR (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332146): Worst-case recovery slack is 6.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.143               0.000 IntF|nWR 
Info (332146): Worst-case removal slack is 1.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.338               0.000 IntF|nWR 
Info (332146): Worst-case minimum pulse width slack is 9.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.537               0.000 IntF|nWR 
    Info (332119):     9.891               0.000 IntF|nADV 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.143
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.143 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[0]
    Info (332115): Launch Clock : IntF|nWR (INVERTED)
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.000      0.000  F        clock network delay
    Info (332115):     10.000      0.000  F        nWR
    Info (332115):     10.000      0.000 FF    IC  nWR_in|i
    Info (332115):     10.837      0.837 FF  CELL  nWR_in|o
    Info (332115):     15.612      4.775 FF    IC  sys_rst_cZ|datab
    Info (332115):     16.008      0.396 FF  CELL  sys_rst_cZ|combout
    Info (332115):     17.535      1.527 FF    IC  width_0_|clrn
    Info (332115):     18.460      0.925 FF  CELL  width[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     24.582      4.582  R        clock network delay
    Info (332115):     24.603      0.021     uTsu  width[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.460
    Info (332115): Data Required Time :    24.603
    Info (332115): Slack              :     6.143 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.338
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.338 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[1]
    Info (332115): Launch Clock : IntF|nWR
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        nWR
    Info (332115):      0.000      0.000 RR    IC  nWR_in|i
    Info (332115):      0.728      0.728 RR  CELL  nWR_in|o
    Info (332115):      5.242      4.514 RR    IC  sys_rst_cZ|datab
    Info (332115):      5.613      0.371 RR  CELL  sys_rst_cZ|combout
    Info (332115):      6.108      0.495 RR    IC  width_1_|clrn
    Info (332115):      6.970      0.862 RR  CELL  width[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      5.420      5.420  R        clock network delay
    Info (332115):      5.632      0.212      uTh  width[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.970
    Info (332115): Data Required Time :     5.632
    Info (332115): Slack              :     1.338 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.537
    Info (332113): Targets: [get_clocks {IntF|nWR}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.537 
    Info (332113): ===================================================================
    Info (332113): Node             : width[0]
    Info (332113): Clock            : IntF|nWR
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nWR
    Info (332113):     10.000      0.000 FF    IC  nWR_in|i
    Info (332113):     10.837      0.837 FF  CELL  nWR_in|o
    Info (332113):     14.433      3.596 FF    IC  width_0_|clk
    Info (332113):     15.051      0.618 FF  CELL  width[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           nWR
    Info (332113):     20.000      0.000 RR    IC  nWR_in|i
    Info (332113):     20.728      0.728 RR  CELL  nWR_in|o
    Info (332113):     23.964      3.236 RR    IC  width_0_|clk
    Info (332113):     24.582      0.618 RR  CELL  width[0]
    Info (332113):     24.776      0.194           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.188
    Info (332113): Actual Width     :     9.725
    Info (332113): Slack            :     9.537
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.891
    Info (332113): Targets: [get_clocks {IntF|nADV}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.891 
    Info (332113): ===================================================================
    Info (332113): Node             : nADV_in|o
    Info (332113): Clock            : IntF|nADV
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nADV
    Info (332113):     10.000      0.000 FF    IC  nADV_in|i
    Info (332113):     10.837      0.837 FF  CELL  nADV_in|o
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           nADV
    Info (332113):     20.000      0.000 RR    IC  nADV_in|i
    Info (332113):     20.728      0.728 RR  CELL  nADV_in|o
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.891
    Info (332113): Slack            :     9.891
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From IntF|nWR (Rise) to IntF|nWR (Rise) (setup and hold)
    Critical Warning (332169): From IntF|nWR (Fall) to IntF|nWR (Rise) (setup and hold)
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332146): Worst-case recovery slack is 6.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.652               0.000 IntF|nWR 
Info (332146): Worst-case removal slack is 1.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.295               0.000 IntF|nWR 
Info (332146): Worst-case minimum pulse width slack is 9.653
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.653               0.000 IntF|nWR 
    Info (332119):     9.886               0.000 IntF|nADV 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.652
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.652 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[0]
    Info (332115): Launch Clock : IntF|nWR (INVERTED)
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.000      0.000  F        clock network delay
    Info (332115):     10.000      0.000  F        nWR
    Info (332115):     10.000      0.000 FF    IC  nWR_in|i
    Info (332115):     10.806      0.806 FF  CELL  nWR_in|o
    Info (332115):     14.948      4.142 FF    IC  sys_rst_cZ|datab
    Info (332115):     15.299      0.351 FF  CELL  sys_rst_cZ|combout
    Info (332115):     16.666      1.367 FF    IC  width_0_|clrn
    Info (332115):     17.489      0.823 FF  CELL  width[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     24.119      4.119  R        clock network delay
    Info (332115):     24.141      0.022     uTsu  width[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.489
    Info (332115): Data Required Time :    24.141
    Info (332115): Slack              :     6.652 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.295
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.295 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[1]
    Info (332115): Launch Clock : IntF|nWR
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        nWR
    Info (332115):      0.000      0.000 RR    IC  nWR_in|i
    Info (332115):      0.710      0.710 RR  CELL  nWR_in|o
    Info (332115):      4.804      4.094 RR    IC  sys_rst_cZ|datab
    Info (332115):      5.144      0.340 RR  CELL  sys_rst_cZ|combout
    Info (332115):      5.626      0.482 RR    IC  width_1_|clrn
    Info (332115):      6.413      0.787 RR  CELL  width[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      4.923      4.923  R        clock network delay
    Info (332115):      5.118      0.195      uTh  width[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.413
    Info (332115): Data Required Time :     5.118
    Info (332115): Slack              :     1.295 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.653
    Info (332113): Targets: [get_clocks {IntF|nWR}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.653 
    Info (332113): ===================================================================
    Info (332113): Node             : width[0]
    Info (332113): Clock            : IntF|nWR
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nWR
    Info (332113):     10.000      0.000 FF    IC  nWR_in|i
    Info (332113):     10.806      0.806 FF  CELL  nWR_in|o
    Info (332113):     13.894      3.088 FF    IC  width_0_|clk
    Info (332113):     14.452      0.558 FF  CELL  width[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           nWR
    Info (332113):     20.000      0.000 RR    IC  nWR_in|i
    Info (332113):     20.710      0.710 RR  CELL  nWR_in|o
    Info (332113):     23.551      2.841 RR    IC  width_0_|clk
    Info (332113):     24.119      0.568 RR  CELL  width[0]
    Info (332113):     24.289      0.170           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.184
    Info (332113): Actual Width     :     9.837
    Info (332113): Slack            :     9.653
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.886
    Info (332113): Targets: [get_clocks {IntF|nADV}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.886 
    Info (332113): ===================================================================
    Info (332113): Node             : lpm_latch:ADDRL_4_|latches[0]
    Info (332113): Clock            : IntF|nADV
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           nADV
    Info (332113):      0.000      0.000 RR    IC  nADV_in|i
    Info (332113):      0.710      0.710 RR  CELL  nADV_in|o
    Info (332113):      2.449      1.739 RR    IC  ADDRL_4_|latches[0]|datac
    Info (332113):      2.728      0.279 RR  CELL  lpm_latch:ADDRL_4_|latches[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nADV
    Info (332113):     10.000      0.000 FF    IC  nADV_in|i
    Info (332113):     10.806      0.806 FF  CELL  nADV_in|o
    Info (332113):     12.276      1.470 FF    IC  ADDRL_4_|latches[0]|datac
    Info (332113):     12.535      0.259 FF  CELL  lpm_latch:ADDRL_4_|latches[0]
    Info (332113):     12.614      0.079           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.886
    Info (332113): Slack            :     9.886
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From IntF|nWR (Rise) to IntF|nWR (Rise) (setup and hold)
    Critical Warning (332169): From IntF|nWR (Fall) to IntF|nWR (Rise) (setup and hold)
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332146): Worst-case recovery slack is 7.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.496               0.000 IntF|nWR 
Info (332146): Worst-case removal slack is 0.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.513               0.000 IntF|nWR 
Info (332146): Worst-case minimum pulse width slack is 9.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.032               0.000 IntF|nWR 
    Info (332119):     9.319               0.000 IntF|nADV 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.496
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.496 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[0]
    Info (332115): Launch Clock : IntF|nWR (INVERTED)
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.000      0.000  F        clock network delay
    Info (332115):     10.000      0.000  F        nWR
    Info (332115):     10.000      0.000 FF    IC  nWR_in|i
    Info (332115):     10.764      0.764 FF  CELL  nWR_in|o
    Info (332115):     13.186      2.422 FF    IC  sys_rst_cZ|datab
    Info (332115):     13.362      0.176 FF  CELL  sys_rst_cZ|combout
    Info (332115):     14.124      0.762 FF    IC  width_0_|clrn
    Info (332115):     14.552      0.428 FF  CELL  width[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.041      2.041  R        clock network delay
    Info (332115):     22.048      0.007     uTsu  width[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.552
    Info (332115): Data Required Time :    22.048
    Info (332115): Slack              :     7.496 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.513
    Info (332115): -to_clock [get_clocks {IntF|nWR}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.513 
    Info (332115): ===================================================================
    Info (332115): From Node    : nWR
    Info (332115): To Node      : width[1]
    Info (332115): Launch Clock : IntF|nWR
    Info (332115): Latch Clock  : IntF|nWR
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        nWR
    Info (332115):      0.000      0.000 RR    IC  nWR_in|i
    Info (332115):      0.213      0.213 RR  CELL  nWR_in|o
    Info (332115):      2.288      2.075 RR    IC  sys_rst_cZ|datab
    Info (332115):      2.442      0.154 RR  CELL  sys_rst_cZ|combout
    Info (332115):      2.625      0.183 RR    IC  width_1_|clrn
    Info (332115):      2.999      0.374 RR  CELL  width[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.402      2.402  R        clock network delay
    Info (332115):      2.486      0.084      uTh  width[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.999
    Info (332115): Data Required Time :     2.486
    Info (332115): Slack              :     0.513 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.032
    Info (332113): Targets: [get_clocks {IntF|nWR}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.032 
    Info (332113): ===================================================================
    Info (332113): Node             : width[10]
    Info (332113): Clock            : IntF|nWR
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nWR
    Info (332113):     10.000      0.000 FF    IC  nWR_in|i
    Info (332113):     10.764      0.764 FF  CELL  nWR_in|o
    Info (332113):     12.895      2.131 FF    IC  width_10_|clk
    Info (332113):     13.186      0.291 FF  CELL  width[10]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           nWR
    Info (332113):     20.000      0.000 RR    IC  nWR_in|i
    Info (332113):     20.213      0.213 RR  CELL  nWR_in|o
    Info (332113):     22.028      1.815 RR    IC  width_10_|clk
    Info (332113):     22.301      0.273 RR  CELL  width[10]
    Info (332113):     22.402      0.101           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.184
    Info (332113): Actual Width     :     9.216
    Info (332113): Slack            :     9.032
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.319
    Info (332113): Targets: [get_clocks {IntF|nADV}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.319 
    Info (332113): ===================================================================
    Info (332113): Node             : ADDRL_1_|latches[0]|datac
    Info (332113): Clock            : IntF|nADV
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           nADV
    Info (332113):     10.000      0.000 FF    IC  nADV_in|i
    Info (332113):     10.764      0.764 FF  CELL  nADV_in|o
    Info (332113):     11.703      0.939 FF    IC  ADDRL_1_|latches[0]|datac
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           nADV
    Info (332113):     20.000      0.000 RR    IC  nADV_in|i
    Info (332113):     20.213      0.213 RR  CELL  nADV_in|o
    Info (332113):     20.986      0.773 RR    IC  ADDRL_1_|latches[0]|datac
    Info (332113):     21.022      0.036           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.319
    Info (332113): Slack            :     9.319
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Thu Apr 13 21:31:23 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


