TimeQuest Timing Analyzer report for spi_master
Thu Feb 07 01:18:50 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 14. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'
 15. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'
 24. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 25. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'
 26. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'
 34. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 35. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'
 36. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; spi_master                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.9%      ;
;     Processors 3-12        ;   1.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK_50MHz                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                 ;
; CLK_DIVIDER:inst2|CLK_OUT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst2|CLK_OUT } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                       ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 80.1 MHz   ; 80.1 MHz        ; CLK_DIVIDER:inst2|CLK_OUT ;                                                               ;
; 544.07 MHz ; 250.0 MHz       ; CLK_50MHz                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; -7.867 ; -675.179      ;
; CLK_50MHz                 ; -0.838 ; -3.480        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; 0.341 ; 0.000         ;
; CLK_50MHz                 ; 0.357 ; 0.000         ;
+---------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_50MHz                 ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst2|CLK_OUT ; -1.000 ; -264.000      ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                              ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -7.867 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.799      ;
; -7.831 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.763      ;
; -7.800 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.732      ;
; -7.692 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.624      ;
; -7.539 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.471      ;
; -7.538 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.470      ;
; -7.527 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.458      ;
; -7.521 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.803      ;
; -7.518 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.800      ;
; -7.503 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.435      ;
; -7.502 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.434      ;
; -7.485 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.767      ;
; -7.482 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.764      ;
; -7.472 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.404      ;
; -7.471 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.403      ;
; -7.454 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.736      ;
; -7.451 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.733      ;
; -7.391 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 8.324      ;
; -7.388 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.319      ;
; -7.365 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.296      ;
; -7.364 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.296      ;
; -7.363 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.295      ;
; -7.357 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 8.290      ;
; -7.346 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.628      ;
; -7.343 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.625      ;
; -7.324 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 8.257      ;
; -7.308 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.239      ;
; -7.263 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.194      ;
; -7.218 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 8.151      ;
; -7.199 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.130      ;
; -7.198 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.129      ;
; -7.181 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.462      ;
; -7.180 ; value_generator:inst3|x[10] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.111      ;
; -7.178 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.459      ;
; -7.144 ; value_generator:inst3|x[13] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.076      ;
; -7.119 ; value_generator:inst3|x[14] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 8.051      ;
; -7.075 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.006      ;
; -7.073 ; value_generator:inst3|x[11] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 8.004      ;
; -7.060 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.991      ;
; -7.059 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.990      ;
; -7.051 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.983      ;
; -7.042 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.323      ;
; -7.039 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.320      ;
; -7.037 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.968      ;
; -7.036 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.967      ;
; -7.034 ; value_generator:inst3|x[16] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.966      ;
; -7.024 ; value_generator:inst3|x[12] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.955      ;
; -7.019 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.300      ;
; -7.016 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.297      ;
; -7.010 ; value_generator:inst3|x[15] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.942      ;
; -7.008 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 7.941      ;
; -6.980 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.911      ;
; -6.979 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.910      ;
; -6.978 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 7.911      ;
; -6.962 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.243      ;
; -6.959 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.240      ;
; -6.941 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 7.874      ;
; -6.935 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.866      ;
; -6.934 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.865      ;
; -6.917 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.198      ;
; -6.914 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.195      ;
; -6.914 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.846      ;
; -6.889 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.821      ;
; -6.852 ; value_generator:inst3|x[10] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.783      ;
; -6.851 ; value_generator:inst3|x[10] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.782      ;
; -6.839 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.062     ; 7.772      ;
; -6.834 ; value_generator:inst3|x[10] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.115      ;
; -6.834 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.766      ;
; -6.831 ; value_generator:inst3|x[10] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.112      ;
; -6.816 ; value_generator:inst3|x[13] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.748      ;
; -6.815 ; value_generator:inst3|x[13] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.747      ;
; -6.798 ; value_generator:inst3|x[13] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.080      ;
; -6.795 ; value_generator:inst3|x[13] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.077      ;
; -6.791 ; value_generator:inst3|x[14] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.723      ;
; -6.790 ; value_generator:inst3|x[14] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.722      ;
; -6.787 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.719      ;
; -6.779 ; value_generator:inst3|x[19] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.710      ;
; -6.773 ; value_generator:inst3|x[14] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.055      ;
; -6.770 ; value_generator:inst3|x[14] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 8.052      ;
; -6.747 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.678      ;
; -6.746 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.677      ;
; -6.745 ; value_generator:inst3|x[11] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.676      ;
; -6.744 ; value_generator:inst3|x[11] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.675      ;
; -6.729 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.010      ;
; -6.727 ; value_generator:inst3|x[11] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.008      ;
; -6.726 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.007      ;
; -6.724 ; value_generator:inst3|x[11] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 8.005      ;
; -6.712 ; value_generator:inst3|x[17] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.643      ;
; -6.706 ; value_generator:inst3|x[16] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.638      ;
; -6.705 ; value_generator:inst3|x[16] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.637      ;
; -6.704 ; value_generator:inst3|x[10] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.636      ;
; -6.696 ; value_generator:inst3|x[12] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.627      ;
; -6.695 ; value_generator:inst3|x[12] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.626      ;
; -6.688 ; value_generator:inst3|x[16] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 7.970      ;
; -6.685 ; value_generator:inst3|x[16] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.287      ; 7.967      ;
; -6.682 ; value_generator:inst3|x[15] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.614      ;
; -6.681 ; value_generator:inst3|x[15] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.063     ; 7.613      ;
; -6.678 ; value_generator:inst3|x[12] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 7.959      ;
; -6.675 ; value_generator:inst3|x[18] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.064     ; 7.606      ;
; -6.675 ; value_generator:inst3|x[12] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.286      ; 7.956      ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.838 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.770      ;
; -0.692 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.624      ;
; -0.663 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.595      ;
; -0.654 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.586      ;
; -0.651 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.583      ;
; -0.642 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.574      ;
; -0.575 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.507      ;
; -0.536 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.468      ;
; -0.534 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.466      ;
; -0.533 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.465      ;
; -0.519 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.451      ;
; -0.515 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.447      ;
; -0.449 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.381      ;
; -0.402 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.334      ;
; -0.393 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.325      ;
; -0.383 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.315      ;
; -0.374 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.306      ;
; -0.370 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.302      ;
; -0.239 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.171      ;
; -0.234 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.166      ;
; -0.182 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.114      ;
; -0.172 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.104      ;
; -0.122 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.054      ;
; -0.102 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.034      ;
; -0.092 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.024      ;
; -0.064 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.996      ;
; 0.202  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.730      ;
; 0.273  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                                          ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.341 ; spi_master1:inst|state_csl         ; spi_master1:inst|state_csl         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; spi_master1:inst|wt                ; spi_master1:inst|wt                ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.079      ; 0.577      ;
; 0.343 ; spi_master1:inst|state_csh         ; spi_master1:inst|state_csh         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[29]        ; value_generator:inst3|x[29]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[31]        ; value_generator:inst3|x[31]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[28]        ; value_generator:inst3|x[28]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[27]        ; value_generator:inst3|x[27]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[20]        ; value_generator:inst3|x[20]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[19]        ; value_generator:inst3|x[19]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[18]        ; value_generator:inst3|x[18]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[17]        ; value_generator:inst3|x[17]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[16]        ; value_generator:inst3|x[16]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[15]        ; value_generator:inst3|x[15]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[14]        ; value_generator:inst3|x[14]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[13]        ; value_generator:inst3|x[13]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[10]        ; value_generator:inst3|x[10]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[9]         ; value_generator:inst3|x[9]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[8]         ; value_generator:inst3|x[8]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; value_generator:inst3|x[0]         ; value_generator:inst3|x[0]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|state_clk         ; spi_master1:inst|state_clk         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|dwReg[6]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|dwReg[5]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|dwReg[4]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|dwReg[1]          ; spi_master1:inst|dwReg[1]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|dwReg[0]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|dwReg[7]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|dwReg[3]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|dwReg[2]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst|rtl               ; spi_master1:inst|rtl               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.371 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|rx_data[6]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.591      ;
; 0.373 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|rx_data[5]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|rx_data[4]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|rx_data[7]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|rx_data[3]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|rx_data[2]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.593      ;
; 0.378 ; spi_master1:inst|state_clk         ; spi_master1:inst|rtc               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.598      ;
; 0.517 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|rx_data[0]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.737      ;
; 0.545 ; spi_master1:inst|\process_1:EC[13] ; spi_master1:inst|\process_1:EC[13] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.766      ;
; 0.545 ; spi_master1:inst|\process_1:EC[15] ; spi_master1:inst|\process_1:EC[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.766      ;
; 0.546 ; spi_master1:inst|CC[29]            ; spi_master1:inst|CC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|CC[15]            ; spi_master1:inst|CC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|CC[13]            ; spi_master1:inst|CC[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|EC[29]            ; spi_master1:inst|EC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|delay_counter[29] ; spi_master1:inst|delay_counter[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|delay_counter[15] ; spi_master1:inst|delay_counter[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|delay_counter[3]  ; spi_master1:inst|delay_counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.766      ;
; 0.546 ; spi_master1:inst|BP[15]            ; spi_master1:inst|BP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.546 ; spi_master1:inst|BP[13]            ; spi_master1:inst|BP[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.546 ; spi_master1:inst|BP[6]             ; spi_master1:inst|BP[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.546 ; spi_master1:inst|\process_1:EC[3]  ; spi_master1:inst|\process_1:EC[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.546 ; spi_master1:inst|\process_1:EC[5]  ; spi_master1:inst|\process_1:EC[5]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.546 ; spi_master1:inst|\process_1:EC[11] ; spi_master1:inst|\process_1:EC[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.767      ;
; 0.547 ; spi_master1:inst|CC[31]            ; spi_master1:inst|CC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|CC[19]            ; spi_master1:inst|CC[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|CC[11]            ; spi_master1:inst|CC[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|CC[5]             ; spi_master1:inst|CC[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|CC[3]             ; spi_master1:inst|CC[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|PP[15]            ; spi_master1:inst|PP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|PP[13]            ; spi_master1:inst|PP[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|PP[6]             ; spi_master1:inst|PP[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|PP[3]             ; spi_master1:inst|PP[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|EC[31]            ; spi_master1:inst|EC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|EC[27]            ; spi_master1:inst|EC[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|EC[19]            ; spi_master1:inst|EC[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|EC[15]            ; spi_master1:inst|EC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; spi_master1:inst|EC[13]            ; spi_master1:inst|EC[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; spi_master1:inst|EC[3]             ; spi_master1:inst|EC[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; spi_master1:inst|delay_counter[31] ; spi_master1:inst|delay_counter[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|delay_counter[27] ; spi_master1:inst|delay_counter[27] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|delay_counter[19] ; spi_master1:inst|delay_counter[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|delay_counter[11] ; spi_master1:inst|delay_counter[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|delay_counter[5]  ; spi_master1:inst|delay_counter[5]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|delay_counter[1]  ; spi_master1:inst|delay_counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|BP[29]            ; spi_master1:inst|BP[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|BP[16]            ; spi_master1:inst|BP[16]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|BP[14]            ; spi_master1:inst|BP[14]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|BP[11]            ; spi_master1:inst|BP[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|BP[5]             ; spi_master1:inst|BP[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|BP[3]             ; spi_master1:inst|BP[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|BP[2]             ; spi_master1:inst|BP[2]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|\process_1:EC[6]  ; spi_master1:inst|\process_1:EC[6]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.064      ; 0.768      ;
; 0.547 ; spi_master1:inst|\process_1:EC[19] ; spi_master1:inst|\process_1:EC[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|\process_1:EC[29] ; spi_master1:inst|\process_1:EC[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; spi_master1:inst|\process_1:EC[31] ; spi_master1:inst|\process_1:EC[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.767      ;
; 0.548 ; spi_master1:inst|CC[27]            ; spi_master1:inst|CC[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|CC[21]            ; spi_master1:inst|CC[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|CC[17]            ; spi_master1:inst|CC[17]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|CC[6]             ; spi_master1:inst|CC[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|PP[29]            ; spi_master1:inst|PP[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; spi_master1:inst|PP[16]            ; spi_master1:inst|PP[16]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; spi_master1:inst|PP[14]            ; spi_master1:inst|PP[14]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|PP[11]            ; spi_master1:inst|PP[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|PP[5]             ; spi_master1:inst|PP[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|PP[2]             ; spi_master1:inst|PP[2]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|EC[21]            ; spi_master1:inst|EC[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|EC[17]            ; spi_master1:inst|EC[17]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|EC[11]            ; spi_master1:inst|EC[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; spi_master1:inst|EC[5]             ; spi_master1:inst|EC[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; spi_master1:inst|delay_counter[22] ; spi_master1:inst|delay_counter[22] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; spi_master1:inst|delay_counter[21] ; spi_master1:inst|delay_counter[21] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.063      ; 0.768      ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                     ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.399 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.619      ;
; 0.621 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.841      ;
; 0.622 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.842      ;
; 0.635 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.855      ;
; 0.701 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.921      ;
; 0.701 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.921      ;
; 0.706 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.926      ;
; 0.725 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.945      ;
; 0.728 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.948      ;
; 0.775 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.995      ;
; 0.789 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.009      ;
; 0.789 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.009      ;
; 0.791 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.011      ;
; 0.793 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.013      ;
; 0.873 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.093      ;
; 0.873 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.093      ;
; 0.896 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.116      ;
; 0.921 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.141      ;
; 0.952 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.172      ;
; 0.958 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.178      ;
; 0.965 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.185      ;
; 1.057 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.277      ;
; 1.067 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.287      ;
; 1.145 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.365      ;
; 1.230 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.450      ;
; 1.400 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.620      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-----------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+-----------+-----------------+---------------------------+---------------------------------------------------------------+
; 88.94 MHz ; 88.94 MHz       ; CLK_DIVIDER:inst2|CLK_OUT ;                                                               ;
; 606.8 MHz ; 250.0 MHz       ; CLK_50MHz                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; -6.977 ; -581.003      ;
; CLK_50MHz                 ; -0.648 ; -2.374        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; 0.299 ; 0.000         ;
; CLK_50MHz                 ; 0.311 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_50MHz                 ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst2|CLK_OUT ; -1.000 ; -264.000      ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                               ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -6.977 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.918      ;
; -6.917 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.858      ;
; -6.904 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.845      ;
; -6.783 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.724      ;
; -6.685 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.626      ;
; -6.676 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.617      ;
; -6.670 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.609      ;
; -6.666 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.921      ;
; -6.663 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.918      ;
; -6.625 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.566      ;
; -6.616 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.557      ;
; -6.612 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.553      ;
; -6.606 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.861      ;
; -6.603 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.544      ;
; -6.603 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.858      ;
; -6.593 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.848      ;
; -6.590 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.845      ;
; -6.560 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.501      ;
; -6.527 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.466      ;
; -6.527 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.468      ;
; -6.526 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.465      ;
; -6.500 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.441      ;
; -6.491 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.432      ;
; -6.482 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.423      ;
; -6.472 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.727      ;
; -6.469 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.724      ;
; -6.457 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.396      ;
; -6.442 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.381      ;
; -6.406 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.347      ;
; -6.378 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.317      ;
; -6.369 ; value_generator:inst3|x[10] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.308      ;
; -6.369 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.308      ;
; -6.359 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.612      ;
; -6.356 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.609      ;
; -6.338 ; value_generator:inst3|x[14] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.279      ;
; -6.322 ; value_generator:inst3|x[13] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.263      ;
; -6.268 ; value_generator:inst3|x[16] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.209      ;
; -6.253 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.192      ;
; -6.251 ; value_generator:inst3|x[11] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 7.191      ;
; -6.245 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.184      ;
; -6.238 ; value_generator:inst3|x[12] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 7.178      ;
; -6.235 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.174      ;
; -6.234 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.173      ;
; -6.226 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.165      ;
; -6.225 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.164      ;
; -6.221 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.162      ;
; -6.216 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.469      ;
; -6.215 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.468      ;
; -6.213 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.466      ;
; -6.212 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.465      ;
; -6.200 ; value_generator:inst3|x[15] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.141      ;
; -6.165 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.104      ;
; -6.161 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.102      ;
; -6.156 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.095      ;
; -6.150 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.089      ;
; -6.149 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.088      ;
; -6.148 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 7.089      ;
; -6.146 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.399      ;
; -6.143 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.396      ;
; -6.141 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.080      ;
; -6.131 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.384      ;
; -6.128 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.381      ;
; -6.110 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.049      ;
; -6.080 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.019      ;
; -6.077 ; value_generator:inst3|x[10] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.016      ;
; -6.068 ; value_generator:inst3|x[10] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 7.007      ;
; -6.058 ; value_generator:inst3|x[10] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.311      ;
; -6.055 ; value_generator:inst3|x[10] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.308      ;
; -6.046 ; value_generator:inst3|x[14] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.987      ;
; -6.037 ; value_generator:inst3|x[14] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.978      ;
; -6.030 ; value_generator:inst3|x[13] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.971      ;
; -6.027 ; value_generator:inst3|x[14] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.282      ;
; -6.027 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.968      ;
; -6.025 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.964      ;
; -6.024 ; value_generator:inst3|x[14] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.279      ;
; -6.021 ; value_generator:inst3|x[13] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.962      ;
; -6.011 ; value_generator:inst3|x[13] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.266      ;
; -6.008 ; value_generator:inst3|x[13] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.263      ;
; -5.994 ; value_generator:inst3|x[19] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.933      ;
; -5.976 ; value_generator:inst3|x[16] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.917      ;
; -5.967 ; value_generator:inst3|x[16] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.908      ;
; -5.959 ; value_generator:inst3|x[11] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 6.899      ;
; -5.957 ; value_generator:inst3|x[16] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.212      ;
; -5.954 ; value_generator:inst3|x[16] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.260      ; 7.209      ;
; -5.953 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.892      ;
; -5.952 ; value_generator:inst3|x[10] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.891      ;
; -5.951 ; value_generator:inst3|x[17] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.890      ;
; -5.950 ; value_generator:inst3|x[11] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 6.890      ;
; -5.946 ; value_generator:inst3|x[12] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 6.886      ;
; -5.945 ; value_generator:inst3|x[13] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.886      ;
; -5.944 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.883      ;
; -5.940 ; value_generator:inst3|x[11] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.259      ; 7.194      ;
; -5.937 ; value_generator:inst3|x[12] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.055     ; 6.877      ;
; -5.937 ; value_generator:inst3|x[11] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.259      ; 7.191      ;
; -5.934 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.187      ;
; -5.931 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.258      ; 7.184      ;
; -5.929 ; value_generator:inst3|x[18] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.056     ; 6.868      ;
; -5.927 ; value_generator:inst3|x[12] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.259      ; 7.181      ;
; -5.924 ; value_generator:inst3|x[12] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.259      ; 7.178      ;
; -5.921 ; value_generator:inst3|x[14] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.054     ; 6.862      ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.648 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.587      ;
; -0.519 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.458      ;
; -0.486 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.425      ;
; -0.479 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.418      ;
; -0.473 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.412      ;
; -0.466 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.405      ;
; -0.409 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.348      ;
; -0.389 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.328      ;
; -0.375 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.314      ;
; -0.375 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.314      ;
; -0.361 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.300      ;
; -0.357 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.296      ;
; -0.289 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.228      ;
; -0.254 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.193      ;
; -0.247 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.186      ;
; -0.240 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.179      ;
; -0.236 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.175      ;
; -0.234 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.173      ;
; -0.115 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.054      ;
; -0.093 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 1.032      ;
; -0.058 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.997      ;
; -0.043 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.982      ;
; -0.005 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.944      ;
; 0.023  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.916      ;
; 0.025  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.914      ;
; 0.057  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.882      ;
; 0.281  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.658      ;
; 0.356  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.056     ; 0.583      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.299 ; spi_master1:inst|state_csl         ; spi_master1:inst|state_csl         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst|wt                ; spi_master1:inst|wt                ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; spi_master1:inst|state_csh         ; spi_master1:inst|state_csh         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|dwReg[7]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|dwReg[6]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|dwReg[5]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|dwReg[4]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|dwReg[3]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|dwReg[2]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[1]          ; spi_master1:inst|dwReg[1]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|dwReg[0]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|rtl               ; spi_master1:inst|rtl               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[29]        ; value_generator:inst3|x[29]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[31]        ; value_generator:inst3|x[31]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[28]        ; value_generator:inst3|x[28]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[27]        ; value_generator:inst3|x[27]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[20]        ; value_generator:inst3|x[20]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[19]        ; value_generator:inst3|x[19]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[18]        ; value_generator:inst3|x[18]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[17]        ; value_generator:inst3|x[17]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[16]        ; value_generator:inst3|x[16]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[15]        ; value_generator:inst3|x[15]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[14]        ; value_generator:inst3|x[14]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[13]        ; value_generator:inst3|x[13]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[10]        ; value_generator:inst3|x[10]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[9]         ; value_generator:inst3|x[9]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[8]         ; value_generator:inst3|x[8]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; value_generator:inst3|x[0]         ; value_generator:inst3|x[0]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst|state_clk         ; spi_master1:inst|state_clk         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.337 ; spi_master1:inst|state_clk         ; spi_master1:inst|rtc               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.536      ;
; 0.338 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|rx_data[6]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|rx_data[3]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|rx_data[7]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|rx_data[5]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|rx_data[4]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|rx_data[2]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.539      ;
; 0.467 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|rx_data[0]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.666      ;
; 0.491 ; spi_master1:inst|CC[15]            ; spi_master1:inst|CC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; spi_master1:inst|CC[13]            ; spi_master1:inst|CC[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; spi_master1:inst|delay_counter[29] ; spi_master1:inst|delay_counter[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; spi_master1:inst|delay_counter[15] ; spi_master1:inst|delay_counter[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; spi_master1:inst|PP[15]            ; spi_master1:inst|PP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|PP[13]            ; spi_master1:inst|PP[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|EC[31]            ; spi_master1:inst|EC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|EC[29]            ; spi_master1:inst|EC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|EC[19]            ; spi_master1:inst|EC[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|EC[15]            ; spi_master1:inst|EC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; spi_master1:inst|EC[13]            ; spi_master1:inst|EC[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; spi_master1:inst|CC[31]            ; spi_master1:inst|CC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|CC[29]            ; spi_master1:inst|CC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|CC[19]            ; spi_master1:inst|CC[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|CC[11]            ; spi_master1:inst|CC[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|CC[3]             ; spi_master1:inst|CC[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|delay_counter[31] ; spi_master1:inst|delay_counter[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|delay_counter[19] ; spi_master1:inst|delay_counter[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|delay_counter[11] ; spi_master1:inst|delay_counter[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|delay_counter[3]  ; spi_master1:inst|delay_counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|\process_1:EC[13] ; spi_master1:inst|\process_1:EC[13] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; spi_master1:inst|\process_1:EC[15] ; spi_master1:inst|\process_1:EC[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; spi_master1:inst|\process_1:EC[19] ; spi_master1:inst|\process_1:EC[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|\process_1:EC[29] ; spi_master1:inst|\process_1:EC[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; spi_master1:inst|\process_1:EC[31] ; spi_master1:inst|\process_1:EC[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; spi_master1:inst|PP[29]            ; spi_master1:inst|PP[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[31]            ; spi_master1:inst|PP[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[22]            ; spi_master1:inst|PP[22]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[19]            ; spi_master1:inst|PP[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[16]            ; spi_master1:inst|PP[16]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[11]            ; spi_master1:inst|PP[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[6]             ; spi_master1:inst|PP[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|PP[3]             ; spi_master1:inst|PP[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|EC[27]            ; spi_master1:inst|EC[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|EC[21]            ; spi_master1:inst|EC[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|EC[17]            ; spi_master1:inst|EC[17]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|EC[11]            ; spi_master1:inst|EC[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|EC[3]             ; spi_master1:inst|EC[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|CC[27]            ; spi_master1:inst|CC[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|CC[21]            ; spi_master1:inst|CC[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|CC[5]             ; spi_master1:inst|CC[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[27] ; spi_master1:inst|delay_counter[27] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[21] ; spi_master1:inst|delay_counter[21] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[17] ; spi_master1:inst|delay_counter[17] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[6]  ; spi_master1:inst|delay_counter[6]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[5]  ; spi_master1:inst|delay_counter[5]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|delay_counter[1]  ; spi_master1:inst|delay_counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[31]            ; spi_master1:inst|BP[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[29]            ; spi_master1:inst|BP[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[22]            ; spi_master1:inst|BP[22]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[19]            ; spi_master1:inst|BP[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[16]            ; spi_master1:inst|BP[16]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|BP[15]            ; spi_master1:inst|BP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|BP[13]            ; spi_master1:inst|BP[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|\process_1:EC[3]  ; spi_master1:inst|\process_1:EC[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|\process_1:EC[11] ; spi_master1:inst|\process_1:EC[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; spi_master1:inst|\process_1:EC[21] ; spi_master1:inst|\process_1:EC[21] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; spi_master1:inst|\process_1:EC[27] ; spi_master1:inst|\process_1:EC[27] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; spi_master1:inst|PP[27]            ; spi_master1:inst|PP[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; spi_master1:inst|PP[30]            ; spi_master1:inst|PP[30]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; spi_master1:inst|PP[21]            ; spi_master1:inst|PP[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; spi_master1:inst|PP[18]            ; spi_master1:inst|PP[18]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; spi_master1:inst|PP[14]            ; spi_master1:inst|PP[14]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.055      ; 0.693      ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.519      ;
; 0.353 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.553      ;
; 0.556 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.756      ;
; 0.557 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.757      ;
; 0.569 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.769      ;
; 0.630 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.830      ;
; 0.630 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.830      ;
; 0.631 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.831      ;
; 0.662 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.862      ;
; 0.663 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.863      ;
; 0.705 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.905      ;
; 0.709 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.909      ;
; 0.709 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.909      ;
; 0.711 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.911      ;
; 0.713 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.913      ;
; 0.781 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.981      ;
; 0.781 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 0.981      ;
; 0.801 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.001      ;
; 0.819 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.019      ;
; 0.851 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.051      ;
; 0.868 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.068      ;
; 0.882 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.082      ;
; 0.952 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.152      ;
; 0.961 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.161      ;
; 1.035 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.235      ;
; 1.115 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.315      ;
; 1.261 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.056      ; 1.461      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; -3.980 ; -303.094      ;
; CLK_50MHz                 ; -0.014 ; -0.014        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; CLK_DIVIDER:inst2|CLK_OUT ; 0.176 ; 0.000         ;
; CLK_50MHz                 ; 0.185 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_50MHz                 ; -3.000 ; -10.679       ;
; CLK_DIVIDER:inst2|CLK_OUT ; -1.000 ; -264.000      ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                               ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.980 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.930      ;
; -3.931 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.881      ;
; -3.890 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.840      ;
; -3.887 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.837      ;
; -3.804 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.754      ;
; -3.795 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.745      ;
; -3.790 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.930      ;
; -3.790 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.930      ;
; -3.755 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.705      ;
; -3.746 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.696      ;
; -3.741 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.881      ;
; -3.741 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.881      ;
; -3.730 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.680      ;
; -3.721 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.672      ;
; -3.714 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.664      ;
; -3.711 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.661      ;
; -3.711 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.661      ;
; -3.705 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.655      ;
; -3.702 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.652      ;
; -3.700 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.840      ;
; -3.700 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.840      ;
; -3.697 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.837      ;
; -3.697 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.837      ;
; -3.672 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.623      ;
; -3.660 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.610      ;
; -3.637 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.587      ;
; -3.631 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.582      ;
; -3.628 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.579      ;
; -3.579 ; value_generator:inst3|x[13] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.529      ;
; -3.575 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.525      ;
; -3.554 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.504      ;
; -3.549 ; value_generator:inst3|x[1]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.500      ;
; -3.545 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.495      ;
; -3.540 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.680      ;
; -3.540 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.680      ;
; -3.535 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.485      ;
; -3.526 ; value_generator:inst3|x[11] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.476      ;
; -3.526 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.476      ;
; -3.524 ; value_generator:inst3|x[10] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.474      ;
; -3.521 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.661      ;
; -3.521 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.661      ;
; -3.509 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.459      ;
; -3.494 ; value_generator:inst3|x[15] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.444      ;
; -3.484 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.434      ;
; -3.483 ; value_generator:inst3|x[14] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.433      ;
; -3.479 ; value_generator:inst3|x[0]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.430      ;
; -3.475 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.425      ;
; -3.471 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.422      ;
; -3.470 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.610      ;
; -3.470 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.610      ;
; -3.461 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.411      ;
; -3.459 ; value_generator:inst3|x[3]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.410      ;
; -3.452 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.402      ;
; -3.452 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.403      ;
; -3.447 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.587      ;
; -3.447 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.587      ;
; -3.440 ; value_generator:inst3|x[12] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.390      ;
; -3.436 ; value_generator:inst3|x[16] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.386      ;
; -3.431 ; value_generator:inst3|x[2]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.382      ;
; -3.403 ; value_generator:inst3|x[13] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.353      ;
; -3.401 ; value_generator:inst3|x[7]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.352      ;
; -3.399 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.349      ;
; -3.394 ; value_generator:inst3|x[13] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.344      ;
; -3.390 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.340      ;
; -3.389 ; value_generator:inst3|x[13] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.529      ;
; -3.389 ; value_generator:inst3|x[13] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.529      ;
; -3.385 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.525      ;
; -3.385 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.525      ;
; -3.378 ; value_generator:inst3|x[6]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.329      ;
; -3.351 ; value_generator:inst3|x[19] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.301      ;
; -3.350 ; value_generator:inst3|x[11] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.300      ;
; -3.348 ; value_generator:inst3|x[10] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.298      ;
; -3.341 ; value_generator:inst3|x[11] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.291      ;
; -3.339 ; value_generator:inst3|x[10] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.289      ;
; -3.336 ; value_generator:inst3|x[11] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.476      ;
; -3.336 ; value_generator:inst3|x[11] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.476      ;
; -3.334 ; value_generator:inst3|x[10] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.474      ;
; -3.334 ; value_generator:inst3|x[10] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.474      ;
; -3.333 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.283      ;
; -3.324 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.274      ;
; -3.320 ; value_generator:inst3|x[13] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.271      ;
; -3.319 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.459      ;
; -3.319 ; value_generator:inst3|x[9]  ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.459      ;
; -3.318 ; value_generator:inst3|x[17] ; value_generator:inst3|data[2] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.268      ;
; -3.318 ; value_generator:inst3|x[15] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.268      ;
; -3.316 ; value_generator:inst3|x[8]  ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.267      ;
; -3.309 ; value_generator:inst3|x[15] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.259      ;
; -3.307 ; value_generator:inst3|x[14] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.257      ;
; -3.304 ; value_generator:inst3|x[15] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.444      ;
; -3.304 ; value_generator:inst3|x[15] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.444      ;
; -3.298 ; value_generator:inst3|x[14] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.248      ;
; -3.293 ; value_generator:inst3|x[14] ; value_generator:inst3|data[0] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.433      ;
; -3.293 ; value_generator:inst3|x[14] ; value_generator:inst3|data[3] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; 0.153      ; 4.433      ;
; -3.280 ; value_generator:inst3|x[5]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.231      ;
; -3.274 ; value_generator:inst3|x[4]  ; value_generator:inst3|data[1] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.225      ;
; -3.267 ; value_generator:inst3|x[11] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.218      ;
; -3.265 ; value_generator:inst3|x[10] ; value_generator:inst3|data[6] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.036     ; 4.216      ;
; -3.264 ; value_generator:inst3|x[12] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.214      ;
; -3.260 ; value_generator:inst3|x[16] ; value_generator:inst3|data[5] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.210      ;
; -3.255 ; value_generator:inst3|x[12] ; value_generator:inst3|data[4] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 1.000        ; -0.037     ; 4.205      ;
+--------+-----------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.014 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.963      ;
; 0.072  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.877      ;
; 0.073  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.876      ;
; 0.078  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.871      ;
; 0.078  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.871      ;
; 0.083  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.866      ;
; 0.134  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.815      ;
; 0.139  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.810      ;
; 0.146  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.803      ;
; 0.149  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.800      ;
; 0.152  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.797      ;
; 0.163  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.786      ;
; 0.175  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.774      ;
; 0.224  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.725      ;
; 0.226  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.723      ;
; 0.230  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.719      ;
; 0.231  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.718      ;
; 0.243  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.706      ;
; 0.304  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.645      ;
; 0.310  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.639      ;
; 0.336  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.613      ;
; 0.352  ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.597      ;
; 0.372  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.577      ;
; 0.378  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.571      ;
; 0.383  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.566      ;
; 0.401  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.548      ;
; 0.549  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.400      ;
; 0.590  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst2|CLK_OUT'                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.176 ; spi_master1:inst|state_csl         ; spi_master1:inst|state_csl         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; spi_master1:inst|wt                ; spi_master1:inst|wt                ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.047      ; 0.307      ;
; 0.179 ; spi_master1:inst|state_csh         ; spi_master1:inst|state_csh         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; value_generator:inst3|x[16]        ; value_generator:inst3|x[16]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; value_generator:inst3|x[15]        ; value_generator:inst3|x[15]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; value_generator:inst3|x[14]        ; value_generator:inst3|x[14]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; value_generator:inst3|x[13]        ; value_generator:inst3|x[13]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; value_generator:inst3|x[0]         ; value_generator:inst3|x[0]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst|state_clk         ; spi_master1:inst|state_clk         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|dwReg[7]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|dwReg[3]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|dwReg[2]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst|rtl               ; spi_master1:inst|rtl               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[29]        ; value_generator:inst3|x[29]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[31]        ; value_generator:inst3|x[31]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[28]        ; value_generator:inst3|x[28]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[27]        ; value_generator:inst3|x[27]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[20]        ; value_generator:inst3|x[20]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[19]        ; value_generator:inst3|x[19]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[18]        ; value_generator:inst3|x[18]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[17]        ; value_generator:inst3|x[17]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[10]        ; value_generator:inst3|x[10]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[9]         ; value_generator:inst3|x[9]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; value_generator:inst3|x[8]         ; value_generator:inst3|x[8]         ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|dwReg[6]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|dwReg[5]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|dwReg[4]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst|dwReg[1]          ; spi_master1:inst|dwReg[1]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|dwReg[0]          ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; spi_master1:inst|dwReg[6]          ; spi_master1:inst|rx_data[6]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; spi_master1:inst|dwReg[7]          ; spi_master1:inst|rx_data[7]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; spi_master1:inst|dwReg[5]          ; spi_master1:inst|rx_data[5]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_master1:inst|dwReg[3]          ; spi_master1:inst|rx_data[3]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; spi_master1:inst|dwReg[2]          ; spi_master1:inst|rx_data[2]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; spi_master1:inst|dwReg[4]          ; spi_master1:inst|rx_data[4]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.315      ;
; 0.203 ; spi_master1:inst|state_clk         ; spi_master1:inst|rtc               ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.324      ;
; 0.270 ; spi_master1:inst|dwReg[0]          ; spi_master1:inst|rx_data[0]        ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.390      ;
; 0.288 ; spi_master1:inst|delay_counter[15] ; spi_master1:inst|delay_counter[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.411      ;
; 0.289 ; spi_master1:inst|delay_counter[31] ; spi_master1:inst|delay_counter[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; spi_master1:inst|delay_counter[29] ; spi_master1:inst|delay_counter[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; spi_master1:inst|delay_counter[19] ; spi_master1:inst|delay_counter[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; spi_master1:inst|delay_counter[5]  ; spi_master1:inst|delay_counter[5]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; spi_master1:inst|delay_counter[3]  ; spi_master1:inst|delay_counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; spi_master1:inst|\process_1:EC[15] ; spi_master1:inst|\process_1:EC[15] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.411      ;
; 0.290 ; spi_master1:inst|CC[15]            ; spi_master1:inst|CC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.411      ;
; 0.290 ; spi_master1:inst|delay_counter[27] ; spi_master1:inst|delay_counter[27] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[21] ; spi_master1:inst|delay_counter[21] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[17] ; spi_master1:inst|delay_counter[17] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[11] ; spi_master1:inst|delay_counter[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[7]  ; spi_master1:inst|delay_counter[7]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[6]  ; spi_master1:inst|delay_counter[6]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|delay_counter[1]  ; spi_master1:inst|delay_counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; spi_master1:inst|BP[15]            ; spi_master1:inst|BP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; spi_master1:inst|BP[6]             ; spi_master1:inst|BP[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; spi_master1:inst|\process_1:EC[3]  ; spi_master1:inst|\process_1:EC[3]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; spi_master1:inst|\process_1:EC[13] ; spi_master1:inst|\process_1:EC[13] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; spi_master1:inst|\process_1:EC[31] ; spi_master1:inst|\process_1:EC[31] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; spi_master1:inst|CC[31]            ; spi_master1:inst|CC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; spi_master1:inst|CC[13]            ; spi_master1:inst|CC[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; spi_master1:inst|CC[3]             ; spi_master1:inst|CC[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; spi_master1:inst|EC[15]            ; spi_master1:inst|EC[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; spi_master1:inst|delay_counter[30] ; spi_master1:inst|delay_counter[30] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[25] ; spi_master1:inst|delay_counter[25] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[23] ; spi_master1:inst|delay_counter[23] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[22] ; spi_master1:inst|delay_counter[22] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[18] ; spi_master1:inst|delay_counter[18] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[16] ; spi_master1:inst|delay_counter[16] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[14] ; spi_master1:inst|delay_counter[14] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|delay_counter[2]  ; spi_master1:inst|delay_counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; spi_master1:inst|BP[31]            ; spi_master1:inst|BP[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[30]            ; spi_master1:inst|BP[30]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[29]            ; spi_master1:inst|BP[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[22]            ; spi_master1:inst|BP[22]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[16]            ; spi_master1:inst|BP[16]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[14]            ; spi_master1:inst|BP[14]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[13]            ; spi_master1:inst|BP[13]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[3]             ; spi_master1:inst|BP[3]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|BP[2]             ; spi_master1:inst|BP[2]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[5]  ; spi_master1:inst|\process_1:EC[5]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[6]  ; spi_master1:inst|\process_1:EC[6]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[7]  ; spi_master1:inst|\process_1:EC[7]  ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[11] ; spi_master1:inst|\process_1:EC[11] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[17] ; spi_master1:inst|\process_1:EC[17] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[19] ; spi_master1:inst|\process_1:EC[19] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[21] ; spi_master1:inst|\process_1:EC[21] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[27] ; spi_master1:inst|\process_1:EC[27] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; spi_master1:inst|\process_1:EC[29] ; spi_master1:inst|\process_1:EC[29] ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.038      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[29]            ; spi_master1:inst|CC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[27]            ; spi_master1:inst|CC[27]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[21]            ; spi_master1:inst|CC[21]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[19]            ; spi_master1:inst|CC[19]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[17]            ; spi_master1:inst|CC[17]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[11]            ; spi_master1:inst|CC[11]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[7]             ; spi_master1:inst|CC[7]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[6]             ; spi_master1:inst|CC[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|CC[5]             ; spi_master1:inst|CC[5]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; spi_master1:inst|PP[15]            ; spi_master1:inst|PP[15]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; spi_master1:inst|PP[6]             ; spi_master1:inst|PP[6]             ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; spi_master1:inst|EC[31]            ; spi_master1:inst|EC[31]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; spi_master1:inst|EC[29]            ; spi_master1:inst|EC[29]            ; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 0.000        ; 0.036      ; 0.412      ;
+-------+------------------------------------+------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.211 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.333      ;
; 0.333 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.455      ;
; 0.334 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.456      ;
; 0.343 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.465      ;
; 0.367 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.489      ;
; 0.368 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.490      ;
; 0.370 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.492      ;
; 0.382 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.504      ;
; 0.384 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.506      ;
; 0.411 ; CLK_DIVIDER:inst2|OutputState ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.533      ;
; 0.411 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.533      ;
; 0.417 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.539      ;
; 0.418 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.540      ;
; 0.419 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.541      ;
; 0.464 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.587      ;
; 0.477 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.599      ;
; 0.485 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.607      ;
; 0.500 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.622      ;
; 0.515 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.637      ;
; 0.523 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.645      ;
; 0.559 ; CLK_DIVIDER:inst2|Counter[1]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.681      ;
; 0.566 ; CLK_DIVIDER:inst2|Counter[3]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.688      ;
; 0.596 ; CLK_DIVIDER:inst2|Counter[0]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.718      ;
; 0.645 ; CLK_DIVIDER:inst2|Counter[2]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.767      ;
; 0.744 ; CLK_DIVIDER:inst2|Counter[4]  ; CLK_DIVIDER:inst2|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.866      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -7.867   ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz                 ; -0.838   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst2|CLK_OUT ; -7.867   ; 0.176 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS            ; -678.659 ; 0.0   ; 0.0      ; 0.0     ; -274.679            ;
;  CLK_50MHz                 ; -3.480   ; 0.000 ; N/A      ; N/A     ; -10.679             ;
;  CLK_DIVIDER:inst2|CLK_OUT ; -675.179 ; 0.000 ; N/A      ; N/A     ; -264.000            ;
+----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK_50MHz                 ; CLK_50MHz                 ; 0        ; 0        ; 0        ; 42       ;
; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 145260   ; 2955     ; 48       ; 11193    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK_50MHz                 ; CLK_50MHz                 ; 0        ; 0        ; 0        ; 42       ;
; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; 145260   ; 2955     ; 48       ; 11193    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------+
; Clock Status Summary                                                       ;
+---------------------------+---------------------------+------+-------------+
; Target                    ; Clock                     ; Type ; Status      ;
+---------------------------+---------------------------+------+-------------+
; CLK_50MHz                 ; CLK_50MHz                 ; Base ; Constrained ;
; CLK_DIVIDER:inst2|CLK_OUT ; CLK_DIVIDER:inst2|CLK_OUT ; Base ; Constrained ;
+---------------------------+---------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Thu Feb 07 01:18:48 2019
Info: Command: quartus_sta spi_master -c spi_master
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_master.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst2|CLK_OUT CLK_DIVIDER:inst2|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.867            -675.179 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):    -0.838              -3.480 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):     0.357               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -1.000            -264.000 CLK_DIVIDER:inst2|CLK_OUT 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.977
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.977            -581.003 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):    -0.648              -2.374 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):     0.311               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -1.000            -264.000 CLK_DIVIDER:inst2|CLK_OUT 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.980            -303.094 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):    -0.014              -0.014 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 CLK_DIVIDER:inst2|CLK_OUT 
    Info (332119):     0.185               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.679 CLK_50MHz 
    Info (332119):    -1.000            -264.000 CLK_DIVIDER:inst2|CLK_OUT 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4896 megabytes
    Info: Processing ended: Thu Feb 07 01:18:50 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


