    <!-- module SB_DFFSR (output Q, input C, R, D); -->
    <pb_type name="SB_DFFSR" num_pb="1" blif_model=".subckt SB_DFFSR">
     <output name="Q" num_pins="1"/>
     <clock  name="C" num_pins="1"/>
     <input  name="R" num_pins="1"/>
     <input  name="D" num_pins="1"/>
     <T_clock_to_Q max="10e-12" port="SB_DFFSR.Q" clock="C"/>
     <T_setup    value="10e-12" port="SB_DFFSR.R" clock="C"/>
     <T_setup    value="10e-12" port="SB_DFFSR.D" clock="C"/>
    </pb_type>
