`timescale 1ns/100ps
module tb_mx2;

	reg d0, d1, s;
	wire y0, y1;
	
_mx2 U0_mx2(.d0(d0), .d1(d1), .s(s), .y(y0));

_mx2 U1_mx2(d0, d1, s, y1);

initial
begin
	#0		d0 = 0; d1 = 0; s = 0;
	#10	d0 = 0; d1 = 1; s = 0;
	#10	d0 = 0; d1 = 1; s = 1;
	#10	d0 = 0; d1 = 0; s = 1;
	#10	d0 = 1; d1 = 0; s = 1;
	#10 	d0 = 1; d1 = 0; s = 0;

end
endmodule