$date
	Sun Nov 19 10:31:42 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module nbitShift_tb $end
$var wire 6 ! so [5:0] $end
$var reg 1 " clk $end
$var reg 1 # si $end
$scope module uut $end
$var wire 1 $ clk $end
$var wire 1 % si $end
$var integer 32 & i [31:0] $end
$var reg 6 ' so [5:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
bx '
bx &
1%
0$
1#
0"
bx !
$end
#10
b1xxxxx '
b1xxxxx !
b11111111111111111111111111111111 &
1"
1$
#20
0"
0$
0#
0%
#30
b1xxxx '
b1xxxx !
b11111111111111111111111111111111 &
1"
1$
#40
0"
0$
1#
1%
#50
b101xxx '
b101xxx !
b11111111111111111111111111111111 &
1"
1$
#60
0"
0$
0#
0%
#70
b101xx '
b101xx !
b11111111111111111111111111111111 &
1"
1$
#80
0"
0$
1#
1%
#90
b10101x '
b10101x !
b11111111111111111111111111111111 &
1"
1$
#100
0"
0$
0#
0%
#110
b10101 '
b10101 !
b11111111111111111111111111111111 &
1"
1$
#120
0"
0$
x#
x%
#130
bx01010 '
bx01010 !
b11111111111111111111111111111111 &
1"
1$
#140
0"
0$
#150
bx0101 !
bx0101 '
b11111111111111111111111111111111 &
1"
1$
#160
0"
0$
#170
bx010 !
bx010 '
b11111111111111111111111111111111 &
1"
1$
#180
0"
0$
#190
bx01 !
bx01 '
b11111111111111111111111111111111 &
1"
1$
#200
0"
0$
#210
bx0 !
bx0 '
b11111111111111111111111111111111 &
1"
1$
#220
0"
0$
#230
bx !
bx '
b11111111111111111111111111111111 &
1"
1$
#240
0"
0$
