[
  {
    "name": "賴建宏",
    "email": "ee12245@ntut.edu.tw",
    "latestUpdate": "2023-02-15 16:49:13",
    "objective": "本課程分成幾個部分，從計算機結構與組織開始，帶入 Verilog HDL 開發基本概念，期中考後再以 PyNQ Z2 為案例，讓學員實際了解數位晶片與系統的設計，還有機器學習系統專案的結合",
    "schedule": "1. 計算機結構與組織 (含數位邏輯、數字表示、8 位元微處理機的設計與規劃、組合語言與機器碼)\n2. Verilog HDL\n3. PyNQ Z2 平台與實作",
    "scorePolicy": "期中筆試: 30%\n期末專題展示: 30%\n出席率與實作: 40%\n\n專題成果展示須公開於 YouTube 頻道上",
    "materials": "本課程有投影片檔案",
    "consultation": "LINE : laisan86",
    "remarks": "(https://oaa.ntut.edu.tw/p/404-1008-98622.php?Lang=zh-tw)",
    "foreignLanguageTextbooks": false
  }
]
