//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Fri May 30 17:44:48 2025
// Parameters for CoreMemCtrl
//--------------------------------------------------------------------


parameter DQ_SIZE_GEN = 16;
parameter DQ_SIZE_SRAM_GEN = 16;
parameter ENABLE_FLASH_IF = 1;
parameter ENABLE_SRAM_IF = 1;
parameter FAMILY = 19;
parameter FLASH_DQ_SIZE = 8;
parameter FLASH_TYPE = 0;
parameter FLOW_THROUGH = 0;
parameter HDL_license = "U";
parameter MEM_0_BASEADDR = "08000000";
parameter MEM_0_BASEADDR_GEN = 134217728;
parameter MEM_0_DQ_SIZE = 16;
parameter MEM_0_ENDADDR = "09FFFFFF";
parameter MEM_0_ENDADDR_GEN = 167772159;
parameter MEM_1_BASEADDR = "0A000000";
parameter MEM_1_BASEADDR_GEN = 167772160;
parameter MEM_1_DQ_SIZE = 8;
parameter MEM_1_ENDADDR = "0BFFFFFF";
parameter MEM_1_ENDADDR_GEN = 201326591;
parameter MEM_2_BASEADDR = "0C000000";
parameter MEM_2_BASEADDR_GEN = 201326592;
parameter MEM_2_DQ_SIZE = 8;
parameter MEM_2_ENDADDR = "0DFFFFFF";
parameter MEM_2_ENDADDR_GEN = 234881023;
parameter MEM_3_BASEADDR = "0E000000";
parameter MEM_3_BASEADDR_GEN = 234881024;
parameter MEM_3_DQ_SIZE = 8;
parameter MEM_3_ENDADDR = "0FFFFFFF";
parameter MEM_3_ENDADDR_GEN = 268435455;
parameter MEMORY_ADDRESS_CONFIG_MODE = 0;
parameter NUM_MEMORY_CHIP = 1;
parameter NUM_WS_FLASH_READ = 1;
parameter NUM_WS_FLASH_WRITE = 1;
parameter NUM_WS_SRAM_READ_CH0 = 1;
parameter NUM_WS_SRAM_READ_CH1 = 1;
parameter NUM_WS_SRAM_READ_CH2 = 1;
parameter NUM_WS_SRAM_READ_CH3 = 1;
parameter NUM_WS_SRAM_WRITE_CH0 = 1;
parameter NUM_WS_SRAM_WRITE_CH1 = 1;
parameter NUM_WS_SRAM_WRITE_CH2 = 1;
parameter NUM_WS_SRAM_WRITE_CH3 = 1;
parameter SHARED_RW = 0;
parameter SYNC_SRAM = 0;
parameter testbench = "None";
