[Inputs]
clk
rst
[Outputs]
result
[BiDir]
[ATTRIBUTES]
VeriModel timer

