TimeQuest Timing Analyzer report for LCD_top
Fri Mar 09 13:57:23 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkDivSel:U0|clkOut'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDivSel:U0|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 36. Slow 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'
 55. Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                 ;
; clkDivSel:U0|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDivSel:U0|clkOut } ;
; clkDivSel:U1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDivSel:U1|clkOut } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 265.6 MHz  ; 265.6 MHz       ; clkDivSel:U0|clkOut ;                                                               ;
; 286.2 MHz  ; 250.0 MHz       ; clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 611.25 MHz ; 500.0 MHz       ; clkDivSel:U1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U0|clkOut ; -2.765 ; -81.773       ;
; clk                 ; -2.494 ; -83.787       ;
; clkDivSel:U1|clkOut ; -0.636 ; -1.799        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.044 ; -0.109        ;
; clkDivSel:U0|clkOut ; 0.358  ; 0.000         ;
; clkDivSel:U1|clkOut ; 0.358  ; 0.000         ;
+---------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk                 ; -3.000 ; -62.000            ;
; clkDivSel:U0|clkOut ; -1.000 ; -34.000            ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000             ;
+---------------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                         ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.765 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.698      ;
; -2.654 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.574      ;
; -2.646 ; count[0]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.914      ;
; -2.645 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.566      ;
; -2.645 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.566      ;
; -2.644 ; count[0]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.912      ;
; -2.643 ; count[0]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.911      ;
; -2.641 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.562      ;
; -2.638 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.560      ;
; -2.631 ; count[0]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.898      ;
; -2.631 ; count[0]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.898      ;
; -2.628 ; count[0]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.895      ;
; -2.625 ; count[0]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.901      ;
; -2.625 ; count[0]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.901      ;
; -2.625 ; count[0]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.901      ;
; -2.624 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.557      ;
; -2.609 ; count[1]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.877      ;
; -2.609 ; count[1]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.877      ;
; -2.608 ; count[1]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.876      ;
; -2.607 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.548      ;
; -2.606 ; count[2]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.874      ;
; -2.604 ; count[2]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.872      ;
; -2.603 ; count[2]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.227     ; 2.871      ;
; -2.593 ; count[1]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.869      ;
; -2.593 ; count[1]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.869      ;
; -2.593 ; count[1]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.869      ;
; -2.591 ; count[2]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.858      ;
; -2.591 ; count[2]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.858      ;
; -2.588 ; count[2]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.855      ;
; -2.587 ; count[1]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.854      ;
; -2.587 ; count[1]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.854      ;
; -2.587 ; count[1]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.228     ; 2.854      ;
; -2.585 ; count[2]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.861      ;
; -2.585 ; count[2]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.861      ;
; -2.585 ; count[2]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.219     ; 2.861      ;
; -2.558 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.479      ;
; -2.537 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.478      ;
; -2.524 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.456      ;
; -2.519 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.460      ;
; -2.513 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.433      ;
; -2.504 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.425      ;
; -2.504 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.425      ;
; -2.500 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.421      ;
; -2.497 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.419      ;
; -2.477 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|RS          ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.399      ;
; -2.466 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.398      ;
; -2.466 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.407      ;
; -2.465 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.398      ;
; -2.417 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.338      ;
; -2.413 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.076     ; 3.332      ;
; -2.404 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.324      ;
; -2.404 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.324      ;
; -2.400 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.320      ;
; -2.397 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.318      ;
; -2.396 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.337      ;
; -2.380 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.321      ;
; -2.378 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.319      ;
; -2.366 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.299      ;
; -2.366 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.306      ;
; -2.355 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.076     ; 3.274      ;
; -2.355 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.275      ;
; -2.354 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.274      ;
; -2.353 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.285      ;
; -2.348 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.281      ;
; -2.346 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.266      ;
; -2.346 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.266      ;
; -2.345 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.266      ;
; -2.345 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.266      ;
; -2.343 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.276      ;
; -2.342 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.262      ;
; -2.341 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.262      ;
; -2.339 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.260      ;
; -2.338 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.260      ;
; -2.336 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|RS          ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.258      ;
; -2.332 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.265      ;
; -2.332 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.265      ;
; -2.332 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.265      ;
; -2.328 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.248      ;
; -2.326 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.258      ;
; -2.311 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.232      ;
; -2.308 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.248      ;
; -2.308 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 3.250      ;
; -2.307 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.248      ;
; -2.296 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.236      ;
; -2.291 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.212      ;
; -2.286 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.206      ;
; -2.280 ; LCD_Driver:driver|iDataIn[3] ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.221      ;
; -2.278 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.218      ;
; -2.277 ; LCD_Driver:driver|iDataIn[1] ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.218      ;
; -2.268 ; LCD_Driver:driver|count[3]   ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.201      ;
; -2.258 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.179      ;
; -2.255 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.075     ; 3.175      ;
; -2.249 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.190      ;
; -2.246 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.167      ;
; -2.246 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.074     ; 3.163      ;
; -2.242 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.076     ; 3.161      ;
; -2.239 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.073     ; 3.161      ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.494 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.430      ;
; -2.467 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.402      ;
; -2.441 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.377      ;
; -2.430 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.364      ;
; -2.411 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.347      ;
; -2.385 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.321      ;
; -2.358 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.293      ;
; -2.357 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.292      ;
; -2.351 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.286      ;
; -2.330 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.265      ;
; -2.298 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.234      ;
; -2.287 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.222      ;
; -2.278 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.213      ;
; -2.268 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.203      ;
; -2.230 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.164      ;
; -2.227 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.161      ;
; -2.226 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.160      ;
; -2.225 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.159      ;
; -2.221 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.156      ;
; -2.218 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.153      ;
; -2.203 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.136      ;
; -2.200 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.133      ;
; -2.197 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.133      ;
; -2.195 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.131      ;
; -2.190 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.125      ;
; -2.189 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.125      ;
; -2.187 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.123      ;
; -2.182 ; clkDivSel:U1|count1[25] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.117      ;
; -2.172 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.106      ;
; -2.171 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.105      ;
; -2.162 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.098      ;
; -2.160 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.096      ;
; -2.146 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.082      ;
; -2.140 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.076      ;
; -2.131 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.065      ;
; -2.130 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.064      ;
; -2.119 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.054      ;
; -2.105 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.039      ;
; -2.102 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.036      ;
; -2.093 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.026      ;
; -2.092 ; clkDivSel:U0|count1[14] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.027      ;
; -2.090 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.023      ;
; -2.078 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.014      ;
; -2.077 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.011      ;
; -2.071 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.007      ;
; -2.067 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.003      ;
; -2.067 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.003      ;
; -2.060 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.994      ;
; -2.059 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.993      ;
; -2.059 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.993      ;
; -2.051 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.986      ;
; -2.049 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.985      ;
; -2.046 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.982      ;
; -2.045 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.045 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.979      ;
; -2.044 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.980      ;
; -2.032 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.968      ;
; -2.032 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.968      ;
; -2.021 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.956      ;
; -2.020 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.956      ;
; -2.010 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.946      ;
; -2.009 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.009 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.006 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.940      ;
; -2.006 ; clkDivSel:U1|count1[24] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.941      ;
; -1.992 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.926      ;
; -1.991 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.925      ;
; -1.991 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.925      ;
; -1.989 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.923      ;
; -1.987 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.921      ;
; -1.987 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.923      ;
; -1.983 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.918      ;
; -1.982 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.917      ;
; -1.982 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.917      ;
; -1.981 ; clkDivSel:U0|count1[25] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.916      ;
; -1.977 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.913      ;
; -1.977 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.913      ;
; -1.976 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.912      ;
; -1.971 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.905      ;
; -1.970 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.904      ;
; -1.968 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.902      ;
; -1.966 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.900      ;
; -1.965 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.901      ;
; -1.965 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.901      ;
; -1.965 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.899      ;
; -1.959 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.895      ;
; -1.955 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.891      ;
; -1.955 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.891      ;
; -1.954 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.887      ;
; -1.953 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.886      ;
; -1.949 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.885      ;
; -1.948 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.884      ;
; -1.948 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.884      ;
; -1.944 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.880      ;
; -1.943 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.879      ;
; -1.940 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.876      ;
; -1.939 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.875      ;
; -1.933 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.867      ;
; -1.931 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.865      ;
; -1.930 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.864      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'                                                                 ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.636 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.569      ;
; -0.568 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.501      ;
; -0.444 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.377      ;
; -0.399 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.332      ;
; -0.395 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.328      ;
; -0.391 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.324      ;
; -0.377 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.310      ;
; -0.327 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.260      ;
; -0.323 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.256      ;
; -0.309 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.242      ;
; -0.242 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.175      ;
; -0.240 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.173      ;
; -0.163 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.096      ;
; -0.161 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.094      ;
; -0.136 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.069      ;
; 0.274  ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.044 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 2.408      ; 2.750      ;
; -0.037 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.401      ; 2.750      ;
; -0.028 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.401      ; 2.759      ;
; 0.391  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.448  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 2.408      ; 2.742      ;
; 0.494  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.401      ; 2.781      ;
; 0.558  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563  ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.401      ; 2.850      ;
; 0.564  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.570  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.806  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.023      ;
; 0.807  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.196     ; 0.798      ;
; 0.833  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.844  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.853  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.858  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.858  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.862  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.863  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.863  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.865  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.889  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[0]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.107      ;
; 0.943  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.943  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.944  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.945  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.946  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.946  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.947  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.948  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.166      ;
; 0.954  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.173      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                            ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[3]   ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[5]   ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[15]  ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[13]  ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|iDataIn[2]   ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.686 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 0.904      ;
; 0.804 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.022      ;
; 0.845 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.072      ;
; 0.879 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.098      ;
; 0.982 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.200      ;
; 1.032 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.243      ;
; 1.032 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.251      ;
; 1.033 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.244      ;
; 1.044 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.262      ;
; 1.064 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.283      ;
; 1.065 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.284      ;
; 1.078 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.297      ;
; 1.090 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.309      ;
; 1.091 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.311      ;
; 1.091 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.310      ;
; 1.109 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.328      ;
; 1.118 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.329      ;
; 1.119 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.330      ;
; 1.142 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.369      ;
; 1.172 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.391      ;
; 1.194 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.413      ;
; 1.248 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.454      ;
; 1.261 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.071      ; 1.489      ;
; 1.274 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.493      ;
; 1.274 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.493      ;
; 1.287 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.493      ;
; 1.291 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.510      ;
; 1.292 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.519      ;
; 1.304 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.515      ;
; 1.307 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.526      ;
; 1.325 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.544      ;
; 1.328 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.547      ;
; 1.330 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.549      ;
; 1.359 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.578      ;
; 1.361 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.050      ; 1.568      ;
; 1.368 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.595      ;
; 1.370 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.589      ;
; 1.377 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.050      ; 1.584      ;
; 1.390 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.617      ;
; 1.390 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.609      ;
; 1.390 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.609      ;
; 1.392 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.611      ;
; 1.400 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.606      ;
; 1.415 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.621      ;
; 1.425 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.644      ;
; 1.426 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.071      ; 1.654      ;
; 1.427 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.646      ;
; 1.432 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.651      ;
; 1.446 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.652      ;
; 1.455 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.674      ;
; 1.455 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.674      ;
; 1.462 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.681      ;
; 1.464 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.683      ;
; 1.464 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.683      ;
; 1.470 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.697      ;
; 1.470 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.697      ;
; 1.472 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.049      ; 1.678      ;
; 1.492 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.711      ;
; 1.495 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.714      ;
; 1.495 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.714      ;
; 1.495 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.050      ; 1.702      ;
; 1.506 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.725      ;
; 1.509 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.736      ;
; 1.530 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.741      ;
; 1.534 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.752      ;
; 1.541 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.759      ;
; 1.542 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.769      ;
; 1.545 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.764      ;
; 1.548 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.775      ;
; 1.552 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.771      ;
; 1.553 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.070      ; 1.780      ;
; 1.558 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.777      ;
; 1.558 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.776      ;
; 1.561 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.780      ;
; 1.561 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.779      ;
; 1.562 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.781      ;
; 1.564 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.783      ;
; 1.569 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.050      ; 1.776      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.580      ;
; 0.636 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.855      ;
; 0.672 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.891      ;
; 0.746 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.965      ;
; 0.758 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.977      ;
; 0.762 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.981      ;
; 0.848 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.067      ;
; 0.869 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.088      ;
; 0.894 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.113      ;
; 0.895 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.114      ;
; 0.897 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.116      ;
; 0.952 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.171      ;
; 0.968 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.187      ;
; 1.074 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.293      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                              ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 3.499 ; 4.134 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.962 ; 2.498 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -1.537 ; -2.029 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -1.396 ; -1.877 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 7.915 ; 8.106 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.414 ; 6.524 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 7.050 ; 7.110 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.915 ; 8.106 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.648 ; 6.747 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.324 ; 7.449 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 6.442 ; 6.560 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 6.123 ; 6.130 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.374 ; 6.376 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.990 ; 5.984 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.442 ; 6.560 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.881 ; 5.897 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.881 ; 5.897 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.220 ; 6.211 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 6.053 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 6.095 ; 6.124 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 6.146 ; 6.173 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 6.268 ; 6.373 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.268 ; 6.373 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.878 ; 6.934 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.758 ; 7.945 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.492 ; 6.587 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.143 ; 7.262 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 5.726 ; 5.741 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 5.959 ; 5.965 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.200 ; 6.201 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.830 ; 5.823 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.265 ; 6.378 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.726 ; 5.741 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.726 ; 5.741 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.051 ; 6.042 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 5.891 ; 5.906 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 5.931 ; 5.958 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.980 ; 6.006 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 297.44 MHz ; 297.44 MHz      ; clkDivSel:U0|clkOut ;                                                               ;
; 317.97 MHz ; 250.0 MHz       ; clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 688.23 MHz ; 500.0 MHz       ; clkDivSel:U1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U0|clkOut ; -2.369 ; -70.790       ;
; clk                 ; -2.145 ; -67.435       ;
; clkDivSel:U1|clkOut ; -0.453 ; -1.181        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.048 ; -0.099        ;
; clkDivSel:U1|clkOut ; 0.312  ; 0.000         ;
; clkDivSel:U0|clkOut ; 0.313  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -62.000           ;
; clkDivSel:U0|clkOut ; -1.000 ; -34.000           ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000            ;
+---------------------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                           ;
+--------+------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.369 ; count[0]                     ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.615      ;
; -2.368 ; count[0]                     ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.614      ;
; -2.368 ; count[0]                     ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.614      ;
; -2.362 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.303      ;
; -2.355 ; count[0]                     ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.599      ;
; -2.355 ; count[0]                     ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.599      ;
; -2.355 ; count[0]                     ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.608      ;
; -2.354 ; count[0]                     ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.607      ;
; -2.354 ; count[0]                     ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.607      ;
; -2.352 ; count[0]                     ; LCD_Driver:driver|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.596      ;
; -2.341 ; count[1]                     ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.587      ;
; -2.340 ; count[1]                     ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.586      ;
; -2.340 ; count[1]                     ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.586      ;
; -2.334 ; count[2]                     ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.580      ;
; -2.333 ; count[2]                     ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.579      ;
; -2.333 ; count[2]                     ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.249     ; 2.579      ;
; -2.327 ; count[1]                     ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.571      ;
; -2.327 ; count[1]                     ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.571      ;
; -2.327 ; count[1]                     ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.580      ;
; -2.326 ; count[1]                     ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.579      ;
; -2.326 ; count[1]                     ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.579      ;
; -2.324 ; count[1]                     ; LCD_Driver:driver|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.568      ;
; -2.320 ; count[2]                     ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.564      ;
; -2.320 ; count[2]                     ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.564      ;
; -2.320 ; count[2]                     ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.573      ;
; -2.319 ; count[2]                     ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.572      ;
; -2.319 ; count[2]                     ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.242     ; 2.572      ;
; -2.317 ; count[2]                     ; LCD_Driver:driver|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.251     ; 2.561      ;
; -2.247 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.176      ;
; -2.245 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 3.173      ;
; -2.244 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.173      ;
; -2.244 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.173      ;
; -2.241 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.182      ;
; -2.234 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.163      ;
; -2.203 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 3.151      ;
; -2.188 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.117      ;
; -2.153 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.093      ;
; -2.136 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 3.084      ;
; -2.135 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 3.083      ;
; -2.126 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.055      ;
; -2.124 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 3.052      ;
; -2.123 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.052      ;
; -2.123 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.052      ;
; -2.119 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.059      ;
; -2.113 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.042      ;
; -2.108 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.049      ;
; -2.099 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.028      ;
; -2.082 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 3.030      ;
; -2.067 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.996      ;
; -2.039 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.980      ;
; -2.039 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.980      ;
; -2.039 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.980      ;
; -2.038 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.966      ;
; -2.036 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.068     ; 2.963      ;
; -2.035 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.963      ;
; -2.035 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.963      ;
; -2.033 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.961      ;
; -2.031 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.972      ;
; -2.031 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.972      ;
; -2.031 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.972      ;
; -2.025 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.953      ;
; -2.017 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.965      ;
; -2.016 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.957      ;
; -2.016 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.956      ;
; -2.015 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.963      ;
; -2.014 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.962      ;
; -2.004 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.932      ;
; -2.002 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.068     ; 2.929      ;
; -2.001 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.929      ;
; -2.001 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.929      ;
; -2.000 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.941      ;
; -1.994 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.941      ;
; -1.993 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.922      ;
; -1.991 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.919      ;
; -1.991 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.919      ;
; -1.990 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.919      ;
; -1.990 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.919      ;
; -1.980 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.909      ;
; -1.978 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.907      ;
; -1.971 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.911      ;
; -1.965 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.893      ;
; -1.960 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.907      ;
; -1.957 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.886      ;
; -1.951 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.879      ;
; -1.949 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.897      ;
; -1.941 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.870      ;
; -1.939 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.046     ; 2.888      ;
; -1.934 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 2.863      ;
; -1.928 ; LCD_Driver:driver|iDataIn[3] ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.876      ;
; -1.927 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.874      ;
; -1.926 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.873      ;
; -1.925 ; LCD_Driver:driver|iDataIn[1] ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.873      ;
; -1.920 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.848      ;
; -1.919 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.860      ;
; -1.919 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.860      ;
; -1.919 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.860      ;
; -1.915 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.068     ; 2.842      ;
; -1.914 ; LCD_Driver:driver|count[3]   ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.855      ;
; -1.912 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.067     ; 2.840      ;
; -1.908 ; LCD_Driver:driver|count[2]   ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.849      ;
+--------+------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.145 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.088      ;
; -2.120 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.061      ;
; -2.109 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.052      ;
; -2.098 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.041      ;
; -2.075 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.018      ;
; -2.072 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.013      ;
; -2.056 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.998      ;
; -2.049 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.991      ;
; -2.025 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.966      ;
; -2.024 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.965      ;
; -1.998 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.941      ;
; -1.980 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.922      ;
; -1.971 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.913      ;
; -1.959 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.901      ;
; -1.924 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.865      ;
; -1.923 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.862      ;
; -1.923 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.862      ;
; -1.920 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.861      ;
; -1.920 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.861      ;
; -1.914 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.856      ;
; -1.909 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.850      ;
; -1.896 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.837      ;
; -1.896 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.837      ;
; -1.875 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.818      ;
; -1.870 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.813      ;
; -1.868 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.809      ;
; -1.868 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.809      ;
; -1.851 ; clkDivSel:U1|count1[25] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.792      ;
; -1.841 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.837 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.779      ;
; -1.834 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.775      ;
; -1.834 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.775      ;
; -1.822 ; clkDivSel:U0|count1[14] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.764      ;
; -1.820 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.763      ;
; -1.803 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.746      ;
; -1.792 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.735      ;
; -1.791 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.730      ;
; -1.791 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.730      ;
; -1.788 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.729      ;
; -1.785 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.726      ;
; -1.781 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.724      ;
; -1.768 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.709      ;
; -1.768 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.709      ;
; -1.766 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.707      ;
; -1.761 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.702      ;
; -1.760 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.703      ;
; -1.747 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.689      ;
; -1.733 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.676      ;
; -1.730 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.671      ;
; -1.723 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.664      ;
; -1.721 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.664      ;
; -1.711 ; clkDivSel:U1|count1[24] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.652      ;
; -1.710 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.651      ;
; -1.707 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.648      ;
; -1.707 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.650      ;
; -1.699 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.640      ;
; -1.699 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.640      ;
; -1.695 ; clkDivSel:U0|count1[25] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 2.637      ;
; -1.694 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.635      ;
; -1.694 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.635      ;
; -1.692 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.635      ;
; -1.682 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.625      ;
; -1.682 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.625      ;
; -1.681 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.622      ;
; -1.681 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.624      ;
; -1.681 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.624      ;
; -1.680 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.621      ;
; -1.680 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.621      ;
; -1.680 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.623      ;
; -1.678 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.619      ;
; -1.678 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.621      ;
; -1.677 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.620      ;
; -1.677 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.620      ;
; -1.676 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.617      ;
; -1.676 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.615      ;
; -1.676 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.615      ;
; -1.674 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.615      ;
; -1.673 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.614      ;
; -1.672 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.613      ;
; -1.668 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.611      ;
; -1.665 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.606      ;
; -1.665 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.606      ;
; -1.662 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.604      ;
; -1.661 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.602      ;
; -1.661 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.602      ;
; -1.660 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.602      ;
; -1.660 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.603      ;
; -1.658 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.600      ;
; -1.657 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.599      ;
; -1.656 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.598      ;
; -1.655 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.597      ;
; -1.653 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.594      ;
; -1.653 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.595      ;
; -1.651 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.594      ;
; -1.651 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.593      ;
; -1.650 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.592      ;
; -1.649 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.592      ;
; -1.649 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.591      ;
; -1.642 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.585      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                  ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.453 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.393      ;
; -0.391 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.331      ;
; -0.303 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.243      ;
; -0.248 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.188      ;
; -0.244 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.184      ;
; -0.242 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.182      ;
; -0.238 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.178      ;
; -0.183 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.123      ;
; -0.180 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.120      ;
; -0.176 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.116      ;
; -0.125 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.065      ;
; -0.123 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 1.063      ;
; -0.051 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 0.991      ;
; -0.049 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 0.989      ;
; -0.008 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 0.948      ;
; 0.357  ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 0.583      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.048 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.211      ; 2.517      ;
; -0.034 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.212      ; 2.532      ;
; -0.017 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 2.218      ; 2.555      ;
; 0.348  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.373  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 2.218      ; 2.445      ;
; 0.452  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.211      ; 2.517      ;
; 0.501  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.506  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.507  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.512  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.212      ; 2.583      ;
; 0.518  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.686  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.127     ; 0.733      ;
; 0.724  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.922      ;
; 0.745  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.749  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.752  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.752  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.755  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.756  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.758  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.765  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.765  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.769  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.772  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.772  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.773  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.780  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.782  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.980      ;
; 0.797  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[0]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.995      ;
; 0.834  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.835  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.033      ;
; 0.836  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.837  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.035      ;
; 0.838  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.841  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.842  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.040      ;
; 0.843  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.844  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.844  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.847  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.847  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.045      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.312 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.519      ;
; 0.567 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.766      ;
; 0.599 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.798      ;
; 0.663 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.862      ;
; 0.674 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.873      ;
; 0.677 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.876      ;
; 0.757 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.956      ;
; 0.767 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 0.966      ;
; 0.810 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.009      ;
; 0.811 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.010      ;
; 0.813 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.012      ;
; 0.844 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.043      ;
; 0.856 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.055      ;
; 0.969 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.168      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.313 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[3]   ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[5]   ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[15]  ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[13]  ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[2]   ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.625 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.823      ;
; 0.727 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.925      ;
; 0.763 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.969      ;
; 0.797 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.995      ;
; 0.887 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.084      ;
; 0.916 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.114      ;
; 0.936 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.126      ;
; 0.936 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.126      ;
; 0.941 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.138      ;
; 0.975 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.173      ;
; 0.975 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.172      ;
; 0.975 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.172      ;
; 0.988 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.187      ;
; 0.993 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.190      ;
; 0.993 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.190      ;
; 1.000 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.198      ;
; 1.012 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.202      ;
; 1.012 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.202      ;
; 1.037 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.243      ;
; 1.069 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.267      ;
; 1.078 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.276      ;
; 1.136 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.322      ;
; 1.149 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.355      ;
; 1.155 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.354      ;
; 1.155 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.354      ;
; 1.174 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.380      ;
; 1.183 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.381      ;
; 1.186 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.372      ;
; 1.187 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.385      ;
; 1.193 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.391      ;
; 1.194 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.047      ; 1.385      ;
; 1.201 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.399      ;
; 1.202 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.400      ;
; 1.238 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.436      ;
; 1.239 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 1.426      ;
; 1.246 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.444      ;
; 1.250 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.449      ;
; 1.250 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.449      ;
; 1.254 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.440      ;
; 1.256 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.453      ;
; 1.260 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.465      ;
; 1.274 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.479      ;
; 1.274 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.472      ;
; 1.277 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.475      ;
; 1.280 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.478      ;
; 1.285 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.471      ;
; 1.293 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.479      ;
; 1.295 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.501      ;
; 1.305 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.503      ;
; 1.307 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.506      ;
; 1.307 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.493      ;
; 1.308 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.506      ;
; 1.310 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.509      ;
; 1.311 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.509      ;
; 1.313 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.519      ;
; 1.313 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.519      ;
; 1.335 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.533      ;
; 1.337 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.536      ;
; 1.339 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.538      ;
; 1.340 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.539      ;
; 1.345 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.042      ; 1.531      ;
; 1.356 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 1.543      ;
; 1.360 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.565      ;
; 1.362 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.559      ;
; 1.368 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.565      ;
; 1.381 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.571      ;
; 1.385 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.583      ;
; 1.387 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.592      ;
; 1.391 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.589      ;
; 1.392 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.597      ;
; 1.406 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.605      ;
; 1.407 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.612      ;
; 1.413 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.610      ;
; 1.423 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.046      ; 1.613      ;
; 1.427 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 1.614      ;
; 1.428 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.041      ; 1.613      ;
; 1.428 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.626      ;
; 1.429 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.626      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 3.201 ; 3.665 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.747 ; 2.162 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -1.423 ; -1.798 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -1.241 ; -1.622 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 7.586 ; 7.693 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.088 ; 6.167 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.685 ; 6.649 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.586 ; 7.693 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.308 ; 6.332 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 6.928 ; 6.932 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 6.012 ; 6.087 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 5.718 ; 5.704 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 5.951 ; 5.904 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.599 ; 5.556 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.012 ; 6.087 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.491 ; 5.472 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.491 ; 5.472 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 5.811 ; 5.757 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 5.655 ; 5.641 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 5.692 ; 5.681 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.739 ; 5.722 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 5.956 ; 6.031 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 5.956 ; 6.031 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.529 ; 6.494 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.443 ; 7.550 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.168 ; 6.190 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 6.764 ; 6.767 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 5.354 ; 5.337 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 5.571 ; 5.557 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 5.797 ; 5.751 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.457 ; 5.416 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 5.856 ; 5.927 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.354 ; 5.337 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.354 ; 5.337 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 5.661 ; 5.609 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 5.511 ; 5.496 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 5.546 ; 5.535 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.593 ; 5.576 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U0|clkOut ; -1.251 ; -32.723       ;
; clk                 ; -0.994 ; -23.975       ;
; clkDivSel:U1|clkOut ; 0.081  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.144 ; -0.365        ;
; clkDivSel:U0|clkOut ; 0.185  ; 0.000         ;
; clkDivSel:U1|clkOut ; 0.187  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -65.312           ;
; clkDivSel:U0|clkOut ; -1.000 ; -34.000           ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000            ;
+---------------------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                          ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.251 ; count[0]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.649      ;
; -1.251 ; count[0]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.649      ;
; -1.250 ; count[0]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.648      ;
; -1.238 ; count[0]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.635      ;
; -1.238 ; count[0]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.635      ;
; -1.232 ; count[0]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.629      ;
; -1.222 ; count[2]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.620      ;
; -1.222 ; count[2]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.620      ;
; -1.221 ; count[2]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.619      ;
; -1.218 ; count[0]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.621      ;
; -1.218 ; count[0]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.621      ;
; -1.218 ; count[0]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.621      ;
; -1.209 ; count[2]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.606      ;
; -1.209 ; count[2]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.606      ;
; -1.203 ; count[2]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.600      ;
; -1.197 ; count[1]                     ; LCD_Driver:driver|iDataIn[1]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.595      ;
; -1.197 ; count[1]                     ; LCD_Driver:driver|iDataIn[3]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.595      ;
; -1.196 ; count[1]                     ; LCD_Driver:driver|iDataIn[5]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.089     ; 1.594      ;
; -1.189 ; count[2]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.592      ;
; -1.189 ; count[2]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.592      ;
; -1.189 ; count[2]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.592      ;
; -1.184 ; count[1]                     ; LCD_Driver:driver|iDataIn[0]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.581      ;
; -1.184 ; count[1]                     ; LCD_Driver:driver|iDataIn[15] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.581      ;
; -1.180 ; count[1]                     ; LCD_Driver:driver|ienable     ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.090     ; 1.577      ;
; -1.166 ; count[1]                     ; LCD_Driver:driver|iDataIn[14] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.569      ;
; -1.166 ; count[1]                     ; LCD_Driver:driver|iDataIn[13] ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.569      ;
; -1.164 ; count[1]                     ; LCD_Driver:driver|iDataIn[2]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0.500        ; -0.084     ; 1.567      ;
; -1.092 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 2.041      ;
; -1.076 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.015      ;
; -1.071 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.010      ;
; -1.070 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 2.010      ;
; -1.069 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.008      ;
; -1.068 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 2.007      ;
; -1.038 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.992      ;
; -1.007 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.956      ;
; -0.999 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.953      ;
; -0.991 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.930      ;
; -0.986 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.925      ;
; -0.985 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.925      ;
; -0.984 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.923      ;
; -0.983 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.922      ;
; -0.981 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.935      ;
; -0.981 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.930      ;
; -0.979 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.918      ;
; -0.966 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|RS          ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.906      ;
; -0.965 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.904      ;
; -0.960 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.899      ;
; -0.959 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.899      ;
; -0.958 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.897      ;
; -0.957 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.896      ;
; -0.953 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.907      ;
; -0.927 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.881      ;
; -0.915 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.869      ;
; -0.914 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.868      ;
; -0.912 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.861      ;
; -0.911 ; LCD_Driver:driver|count[3]   ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.860      ;
; -0.906 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.855      ;
; -0.896 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.835      ;
; -0.896 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.850      ;
; -0.894 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.833      ;
; -0.891 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.830      ;
; -0.890 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.829      ;
; -0.890 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.830      ;
; -0.889 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.828      ;
; -0.888 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.827      ;
; -0.888 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.842      ;
; -0.888 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.842      ;
; -0.885 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.824      ;
; -0.884 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.824      ;
; -0.883 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.822      ;
; -0.882 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.821      ;
; -0.882 ; LCD_Driver:driver|count[1]   ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.831      ;
; -0.881 ; LCD_Driver:driver|bitNum[5]  ; LCD_Driver:driver|RS          ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.821      ;
; -0.878 ; LCD_Driver:driver|count[0]   ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.817      ;
; -0.875 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.814      ;
; -0.870 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|count[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.824      ;
; -0.869 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.823      ;
; -0.863 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.802      ;
; -0.861 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.810      ;
; -0.858 ; LCD_Driver:driver|bitNum[7]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.812      ;
; -0.855 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|RS          ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.795      ;
; -0.854 ; LCD_Driver:driver|count[3]   ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 1.789      ;
; -0.853 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.802      ;
; -0.852 ; LCD_Driver:driver|bitNum[0]  ; LCD_Driver:driver|dataOut[3]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.806      ;
; -0.849 ; LCD_Driver:driver|bitNum[2]  ; LCD_Driver:driver|count[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.798      ;
; -0.848 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|count[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.797      ;
; -0.845 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.784      ;
; -0.844 ; LCD_Driver:driver|bitNum[1]  ; LCD_Driver:driver|enableOut   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.783      ;
; -0.843 ; LCD_Driver:driver|iDataIn[3] ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.797      ;
; -0.842 ; LCD_Driver:driver|count[2]   ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.781      ;
; -0.840 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.789      ;
; -0.840 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.789      ;
; -0.840 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|bitNum[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.789      ;
; -0.840 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[6]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.779      ;
; -0.839 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[0]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.047     ; 1.779      ;
; -0.838 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[1]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.777      ;
; -0.837 ; LCD_Driver:driver|bitNum[4]  ; LCD_Driver:driver|dataOut[2]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.776      ;
; -0.837 ; LCD_Driver:driver|bitNum[6]  ; LCD_Driver:driver|dataOut[4]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.048     ; 1.776      ;
; -0.836 ; LCD_Driver:driver|iDataIn[1] ; LCD_Driver:driver|ZeroOne     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.790      ;
; -0.833 ; LCD_Driver:driver|bitNum[3]  ; LCD_Driver:driver|bitNum[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.782      ;
+--------+------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.994 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.946      ;
; -0.981 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.935      ;
; -0.952 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.904      ;
; -0.934 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.886      ;
; -0.932 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.886      ;
; -0.909 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.863      ;
; -0.887 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.841      ;
; -0.866 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.816      ;
; -0.866 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.819      ;
; -0.866 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.819      ;
; -0.864 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.814      ;
; -0.862 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.815      ;
; -0.853 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.853 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.853 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.851 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.803      ;
; -0.843 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.797      ;
; -0.818 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.771      ;
; -0.816 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.770      ;
; -0.814 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.768      ;
; -0.813 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.767      ;
; -0.811 ; clkDivSel:U1|count1[25] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.806 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.756      ;
; -0.804 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.754      ;
; -0.803 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.757      ;
; -0.801 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.755      ;
; -0.798 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.751      ;
; -0.793 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.788 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.742      ;
; -0.780 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.733      ;
; -0.777 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.729      ;
; -0.776 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.728      ;
; -0.767 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.721      ;
; -0.767 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.720      ;
; -0.763 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.717      ;
; -0.762 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.714      ;
; -0.760 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.712      ;
; -0.750 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.702      ;
; -0.749 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.701      ;
; -0.749 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.701      ;
; -0.747 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.699      ;
; -0.740 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.738 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.692      ;
; -0.734 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.688      ;
; -0.731 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.683      ;
; -0.730 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.729 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.683      ;
; -0.726 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.680      ;
; -0.725 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.679      ;
; -0.723 ; clkDivSel:U0|count1[14] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.676      ;
; -0.721 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.675      ;
; -0.718 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.672      ;
; -0.715 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.667      ;
; -0.714 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.668      ;
; -0.714 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.666      ;
; -0.713 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.665      ;
; -0.713 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.665      ;
; -0.712 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.664      ;
; -0.710 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.663      ;
; -0.710 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.708 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.660      ;
; -0.708 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.660      ;
; -0.708 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.660      ;
; -0.707 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.659      ;
; -0.706 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.658      ;
; -0.701 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.655      ;
; -0.700 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.654      ;
; -0.700 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[23] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.654      ;
; -0.693 ; clkDivSel:U1|count1[24] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.645      ;
; -0.690 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.644      ;
; -0.686 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.638      ;
; -0.686 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.638      ;
; -0.685 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.638      ;
; -0.685 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.684 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.638      ;
; -0.684 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.636      ;
; -0.684 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.636      ;
; -0.684 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.636      ;
; -0.684 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.636      ;
; -0.683 ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.635      ;
; -0.682 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[22] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.636      ;
; -0.681 ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.677 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.629      ;
; -0.675 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.627      ;
; -0.675 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.629      ;
; -0.674 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.626      ;
; -0.671 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.625      ;
; -0.671 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[14] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.625      ;
; -0.671 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.625      ;
; -0.671 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[13] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.625      ;
; -0.669 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.623      ;
; -0.665 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.664 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[19] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.618      ;
; -0.663 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.662 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.616      ;
; -0.662 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.616      ;
; -0.661 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[20] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.615      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.081 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.870      ;
; 0.122 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.829      ;
; 0.198 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.753      ;
; 0.216 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.735      ;
; 0.218 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.733      ;
; 0.220 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.731      ;
; 0.250 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.701      ;
; 0.257 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.694      ;
; 0.261 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.690      ;
; 0.282 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.669      ;
; 0.323 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.628      ;
; 0.323 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.628      ;
; 0.363 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.588      ;
; 0.363 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.588      ;
; 0.363 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.588      ;
; 0.592 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.144 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 1.397      ; 1.472      ;
; -0.143 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 1.402      ; 1.478      ;
; -0.078 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 1.398      ; 1.539      ;
; 0.206  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.306  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.399  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.094     ; 0.419      ;
; 0.416  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.447  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.455  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.472  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 1.402      ; 1.593      ;
; 0.479  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[0]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.480  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 1.397      ; 1.596      ;
; 0.510  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.511  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.511  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.513  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.515  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.516  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.518  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.638      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[3]   ; LCD_Driver:driver|iDataIn[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[5]   ; LCD_Driver:driver|iDataIn[5]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|iDataIn[14]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[15]  ; LCD_Driver:driver|iDataIn[15]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[13]  ; LCD_Driver:driver|iDataIn[13]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[2]   ; LCD_Driver:driver|iDataIn[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.356 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.477      ;
; 0.424 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.545      ;
; 0.452 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.044      ; 0.580      ;
; 0.477 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.599      ;
; 0.527 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.649      ;
; 0.549 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.665      ;
; 0.552 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.668      ;
; 0.557 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.679      ;
; 0.559 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.680      ;
; 0.562 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.684      ;
; 0.562 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.683      ;
; 0.575 ; LCD_Driver:driver|iDataIn[14]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.697      ;
; 0.578 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.700      ;
; 0.578 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.699      ;
; 0.581 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.702      ;
; 0.595 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.717      ;
; 0.600 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.716      ;
; 0.603 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.719      ;
; 0.606 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.044      ; 0.734      ;
; 0.628 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.750      ;
; 0.637 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.759      ;
; 0.667 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.780      ;
; 0.676 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.803      ;
; 0.679 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.801      ;
; 0.682 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.044      ; 0.810      ;
; 0.696 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.033      ; 0.813      ;
; 0.708 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.830      ;
; 0.715 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.028      ; 0.827      ;
; 0.716 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.838      ;
; 0.718 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.840      ;
; 0.722 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.844      ;
; 0.726 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.848      ;
; 0.728 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.841      ;
; 0.728 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.855      ;
; 0.729 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.851      ;
; 0.736 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.863      ;
; 0.745 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.028      ; 0.857      ;
; 0.748 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.869      ;
; 0.751 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.028      ; 0.863      ;
; 0.756 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.879      ;
; 0.756 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.879      ;
; 0.758 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.885      ;
; 0.765 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.887      ;
; 0.765 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.878      ;
; 0.772 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.894      ;
; 0.780 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.902      ;
; 0.783 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.905      ;
; 0.791 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.044      ; 0.919      ;
; 0.791 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.044      ; 0.919      ;
; 0.791 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.913      ;
; 0.792 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.915      ;
; 0.793 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.916      ;
; 0.794 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.916      ;
; 0.795 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.918      ;
; 0.797 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.910      ;
; 0.800 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.913      ;
; 0.801 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.914      ;
; 0.802 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.925      ;
; 0.804 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.927      ;
; 0.806 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.928      ;
; 0.807 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.929      ;
; 0.813 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.940      ;
; 0.817 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.933      ;
; 0.819 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.941      ;
; 0.820 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.942      ;
; 0.826 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.948      ;
; 0.829 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.956      ;
; 0.834 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.032      ; 0.950      ;
; 0.840 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.961      ;
; 0.843 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.970      ;
; 0.844 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.966      ;
; 0.844 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.966      ;
; 0.845 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.968      ;
; 0.846 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.029      ; 0.959      ;
; 0.847 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.043      ; 0.974      ;
; 0.850 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.972      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.346 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.466      ;
; 0.364 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.484      ;
; 0.396 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.516      ;
; 0.413 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.533      ;
; 0.417 ; count[2]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.537      ;
; 0.462 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.582      ;
; 0.476 ; count[3]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.598      ;
; 0.483 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.603      ;
; 0.509 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.629      ;
; 0.527 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.647      ;
; 0.576 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.696      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[13]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[14]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[15]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[2]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[3]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[5]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 1.917 ; 2.662 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.126 ; 1.791 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -0.857 ; -1.482 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -0.808 ; -1.434 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 4.860 ; 5.140 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 3.877 ; 4.009 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.204 ; 4.370 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 4.860 ; 5.140 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 4.000 ; 4.161 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.411 ; 4.587 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.971 ; 4.082 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.719 ; 3.786 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.841 ; 3.916 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.630 ; 3.674 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.971 ; 4.082 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.576 ; 3.618 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.576 ; 3.618 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.748 ; 3.812 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.669 ; 3.736 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.705 ; 3.767 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.733 ; 3.789 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 3.791 ; 3.917 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 3.791 ; 3.917 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.106 ; 4.264 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 4.768 ; 5.041 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 3.910 ; 4.063 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.306 ; 4.474 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.623 ; 3.687 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.739 ; 3.811 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.538 ; 3.580 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.865 ; 3.972 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.650 ; 3.711 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.574 ; 3.639 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.610 ; 3.668 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.636 ; 3.689 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+----------+--------+----------+---------+---------------------+
; Clock                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -2.765   ; -0.144 ; N/A      ; N/A     ; -3.000              ;
;  clk                 ; -2.494   ; -0.144 ; N/A      ; N/A     ; -3.000              ;
;  clkDivSel:U0|clkOut ; -2.765   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
;  clkDivSel:U1|clkOut ; -0.636   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS      ; -167.359 ; -0.365 ; 0.0      ; 0.0     ; -103.312            ;
;  clk                 ; -83.787  ; -0.365 ; N/A      ; N/A     ; -65.312             ;
;  clkDivSel:U0|clkOut ; -81.773  ; 0.000  ; N/A      ; N/A     ; -34.000             ;
;  clkDivSel:U1|clkOut ; -1.799   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 3.499 ; 4.134 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.962 ; 2.498 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -0.857 ; -1.482 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -0.808 ; -1.434 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 7.915 ; 8.106 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.414 ; 6.524 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 7.050 ; 7.110 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.915 ; 8.106 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.648 ; 6.747 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.324 ; 7.449 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 6.442 ; 6.560 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 6.123 ; 6.130 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.374 ; 6.376 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.990 ; 5.984 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.442 ; 6.560 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.881 ; 5.897 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.881 ; 5.897 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.220 ; 6.211 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 6.053 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 6.095 ; 6.124 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 6.146 ; 6.173 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 3.791 ; 3.917 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 3.791 ; 3.917 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.106 ; 4.264 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 4.768 ; 5.041 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 3.910 ; 4.063 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.306 ; 4.474 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.623 ; 3.687 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.739 ; 3.811 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.538 ; 3.580 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.865 ; 3.972 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.485 ; 3.525 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.650 ; 3.711 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.574 ; 3.639 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.610 ; 3.668 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.636 ; 3.689 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1248     ; 0        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 6        ; 2        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 0        ; 1235     ;
; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 192      ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 22       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1248     ; 0        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 6        ; 2        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 0        ; 1235     ;
; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 192      ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 22       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 09 13:57:17 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivSel:U0|clkOut clkDivSel:U0|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDivSel:U1|clkOut clkDivSel:U1|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.765
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.765       -81.773 clkDivSel:U0|clkOut 
    Info (332119):    -2.494       -83.787 clk 
    Info (332119):    -0.636        -1.799 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.044        -0.109 clk 
    Info (332119):     0.358         0.000 clkDivSel:U0|clkOut 
    Info (332119):     0.358         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -62.000 clk 
    Info (332119):    -1.000       -34.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.369
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.369       -70.790 clkDivSel:U0|clkOut 
    Info (332119):    -2.145       -67.435 clk 
    Info (332119):    -0.453        -1.181 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.048        -0.099 clk 
    Info (332119):     0.312         0.000 clkDivSel:U1|clkOut 
    Info (332119):     0.313         0.000 clkDivSel:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -62.000 clk 
    Info (332119):    -1.000       -34.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.251       -32.723 clkDivSel:U0|clkOut 
    Info (332119):    -0.994       -23.975 clk 
    Info (332119):     0.081         0.000 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.144
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.144        -0.365 clk 
    Info (332119):     0.185         0.000 clkDivSel:U0|clkOut 
    Info (332119):     0.187         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -65.312 clk 
    Info (332119):    -1.000       -34.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Fri Mar 09 13:57:23 2012
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


