verilog work "../test/fifo_test/fifo_wr.v"
