# Verilog Comparator Module and Testbench

این پروژه شامل دو بخش اصلی برای پیاده‌سازی و تست یه مقایسه‌گر 4 بیتی با زبان وری‌لاگ هست:

## 1. ماژول `Behave`
- **وظیفه**: این یه مقایسه‌گر 4 بیتی هست که دو ورودی 4 بیتی \( A \) و \( B \) رو می‌گیره.
- **خروجی‌ها**:
  - \( E \): برابر بودن \( A \) و \( B \) (1 اگه برابر باشن، 0 اگه نه).
  - \( G \): \( A \) بزرگ‌تر از \( B \) (1 اگه \( A > B \)، 0 اگه نه).
  - \( L \): \( A \) کوچک‌تر از \( B \) (1 اگه \( A < B \)، 0 اگه نه).
- **نحوه کار**: از عملگرهای مقایسه آماده وری‌لاگ (\( == \)، \( > \)، \( < \)) استفاده شده تا منطق مقایسه رو ساده و سریع انجام بده.

## 2. ماژول تست `TestBench`
- **وظیفه**: این یه محیط تست برای ماژول `Behave` هست که رفتارش رو با ورودی‌های مختلف چک می‌کنه.
- **نحوه کار**:
  - ابتدا \( A = 4 \) و \( B = 5 \) تنظیم می‌شه.
  - بعد از 50 نانوثانیه، \( A = 6 \) و \( B = 8 \) می‌شه.
  - خروجی‌ها (\( G \)، \( L \)، \( E \)) با تغییر ورودی‌ها به‌روزرسانی می‌شن و می‌تونیم رفتار مقایسه‌گر رو ببینیم.
- **هدف**: مطمئن شدن از درست کار کردن ماژول `Behave` در سناریوهای مختلف.

این پروژه یه راه ساده برای یادگیری طراحی و تست مدارهای مقایسه‌گر با وری‌لاگ رو نشون می‌ده.