TimeQuest Timing Analyzer report for SoCRobot
Sun Oct 13 03:13:39 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk_lsdr'
 13. Slow 1200mV 100C Model Setup: 'clk_llc'
 14. Slow 1200mV 100C Model Setup: 'clk_div[1]'
 15. Slow 1200mV 100C Model Setup: 'vadr[14]'
 16. Slow 1200mV 100C Model Setup: 'clk_llc2'
 17. Slow 1200mV 100C Model Setup: 'href'
 18. Slow 1200mV 100C Model Setup: 'odd'
 19. Slow 1200mV 100C Model Hold: 'clk_div[1]'
 20. Slow 1200mV 100C Model Hold: 'clk_llc2'
 21. Slow 1200mV 100C Model Hold: 'clk_llc'
 22. Slow 1200mV 100C Model Hold: 'clk_lsdr'
 23. Slow 1200mV 100C Model Hold: 'vadr[14]'
 24. Slow 1200mV 100C Model Hold: 'href'
 25. Slow 1200mV 100C Model Hold: 'odd'
 26. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'
 27. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'
 28. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'
 29. Slow 1200mV 100C Model Minimum Pulse Width: 'href'
 30. Slow 1200mV 100C Model Minimum Pulse Width: 'odd'
 31. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'
 32. Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 100C Model Metastability Report
 40. Slow 1200mV -40C Model Fmax Summary
 41. Slow 1200mV -40C Model Setup Summary
 42. Slow 1200mV -40C Model Hold Summary
 43. Slow 1200mV -40C Model Recovery Summary
 44. Slow 1200mV -40C Model Removal Summary
 45. Slow 1200mV -40C Model Minimum Pulse Width Summary
 46. Slow 1200mV -40C Model Setup: 'clk_lsdr'
 47. Slow 1200mV -40C Model Setup: 'clk_llc'
 48. Slow 1200mV -40C Model Setup: 'clk_div[1]'
 49. Slow 1200mV -40C Model Setup: 'vadr[14]'
 50. Slow 1200mV -40C Model Setup: 'clk_llc2'
 51. Slow 1200mV -40C Model Setup: 'href'
 52. Slow 1200mV -40C Model Setup: 'odd'
 53. Slow 1200mV -40C Model Hold: 'clk_div[1]'
 54. Slow 1200mV -40C Model Hold: 'clk_llc2'
 55. Slow 1200mV -40C Model Hold: 'clk_llc'
 56. Slow 1200mV -40C Model Hold: 'clk_lsdr'
 57. Slow 1200mV -40C Model Hold: 'vadr[14]'
 58. Slow 1200mV -40C Model Hold: 'href'
 59. Slow 1200mV -40C Model Hold: 'odd'
 60. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 61. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 62. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 63. Slow 1200mV -40C Model Minimum Pulse Width: 'href'
 64. Slow 1200mV -40C Model Minimum Pulse Width: 'odd'
 65. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 66. Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV -40C Model Metastability Report
 74. Fast 1200mV -40C Model Setup Summary
 75. Fast 1200mV -40C Model Hold Summary
 76. Fast 1200mV -40C Model Recovery Summary
 77. Fast 1200mV -40C Model Removal Summary
 78. Fast 1200mV -40C Model Minimum Pulse Width Summary
 79. Fast 1200mV -40C Model Setup: 'clk_lsdr'
 80. Fast 1200mV -40C Model Setup: 'clk_llc'
 81. Fast 1200mV -40C Model Setup: 'clk_div[1]'
 82. Fast 1200mV -40C Model Setup: 'clk_llc2'
 83. Fast 1200mV -40C Model Setup: 'vadr[14]'
 84. Fast 1200mV -40C Model Setup: 'href'
 85. Fast 1200mV -40C Model Setup: 'odd'
 86. Fast 1200mV -40C Model Hold: 'clk_div[1]'
 87. Fast 1200mV -40C Model Hold: 'clk_llc'
 88. Fast 1200mV -40C Model Hold: 'clk_llc2'
 89. Fast 1200mV -40C Model Hold: 'clk_lsdr'
 90. Fast 1200mV -40C Model Hold: 'vadr[14]'
 91. Fast 1200mV -40C Model Hold: 'href'
 92. Fast 1200mV -40C Model Hold: 'odd'
 93. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'
 94. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 95. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 96. Fast 1200mV -40C Model Minimum Pulse Width: 'odd'
 97. Fast 1200mV -40C Model Minimum Pulse Width: 'href'
 98. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 99. Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV -40C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Progagation Delay
113. Minimum Progagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv n40c Model)
117. Signal Integrity Metrics (Slow 1200mv 100c Model)
118. Signal Integrity Metrics (Fast 1200mv n40c Model)
119. Setup Transfers
120. Hold Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SoCRobot                                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE75U19I7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_div[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div[1] } ;
; clk_llc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc }    ;
; clk_llc2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_llc2 }   ;
; clk_lsdr   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_lsdr }   ;
; href       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { href }       ;
; odd        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { odd }        ;
; vadr[14]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vadr[14] }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 147.89 MHz  ; 147.89 MHz      ; clk_lsdr   ;                                                               ;
; 229.15 MHz  ; 229.15 MHz      ; clk_llc    ;                                                               ;
; 376.79 MHz  ; 376.79 MHz      ; clk_div[1] ;                                                               ;
; 544.66 MHz  ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 806.45 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -5.762 ; -2767.900      ;
; clk_llc    ; -3.364 ; -75.709        ;
; clk_div[1] ; -1.654 ; -19.036        ;
; vadr[14]   ; -0.836 ; -3.112         ;
; clk_llc2   ; -0.240 ; -0.240         ;
; href       ; 0.203  ; 0.000          ;
; odd        ; 0.203  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.523 ; -7.581        ;
; clk_llc2   ; -0.095 ; -0.095        ;
; clk_llc    ; -0.027 ; -0.027        ;
; clk_lsdr   ; 0.272  ; 0.000         ;
; vadr[14]   ; 0.415  ; 0.000         ;
; href       ; 0.449  ; 0.000         ;
; odd        ; 0.449  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1773.380                    ;
; clk_llc    ; -3.000 ; -60.825                      ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -23.130                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_lsdr'                                                                                                                                                                ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.762 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 7.065      ;
; -5.762 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.270      ; 7.071      ;
; -5.762 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 7.065      ;
; -5.762 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 7.065      ;
; -5.751 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 7.031      ;
; -5.751 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.247      ; 7.037      ;
; -5.751 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 7.031      ;
; -5.751 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 7.031      ;
; -5.743 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 7.016      ;
; -5.743 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 7.022      ;
; -5.743 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 7.016      ;
; -5.743 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 7.016      ;
; -5.709 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 7.048      ;
; -5.709 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.306      ; 7.054      ;
; -5.709 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 7.048      ;
; -5.709 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 7.048      ;
; -5.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 7.028      ;
; -5.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.292      ; 7.034      ;
; -5.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 7.028      ;
; -5.703 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 7.028      ;
; -5.699 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.993      ;
; -5.699 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.261      ; 6.999      ;
; -5.699 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.993      ;
; -5.699 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.993      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 7.004      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.279      ; 7.010      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 7.004      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 7.004      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.988      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.263      ; 6.994      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.988      ;
; -5.692 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.988      ;
; -5.681 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.965      ;
; -5.681 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.251      ; 6.971      ;
; -5.681 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.965      ;
; -5.681 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.965      ;
; -5.674 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.979      ;
; -5.674 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.272      ; 6.985      ;
; -5.674 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.979      ;
; -5.674 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.266      ; 6.979      ;
; -5.671 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.995      ;
; -5.671 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 7.001      ;
; -5.671 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.995      ;
; -5.671 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.285      ; 6.995      ;
; -5.664 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.289      ; 6.992      ;
; -5.664 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.295      ; 6.998      ;
; -5.664 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.289      ; 6.992      ;
; -5.664 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.289      ; 6.992      ;
; -5.620 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 6.923      ;
; -5.620 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 6.923      ;
; -5.620 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.264      ; 6.923      ;
; -5.618 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.270      ; 6.927      ;
; -5.613 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 6.893      ;
; -5.613 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 6.893      ;
; -5.613 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.241      ; 6.893      ;
; -5.611 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.247      ; 6.897      ;
; -5.601 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.299      ; 6.939      ;
; -5.601 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.305      ; 6.945      ;
; -5.601 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.299      ; 6.939      ;
; -5.601 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.299      ; 6.939      ;
; -5.600 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.269      ; 6.908      ;
; -5.600 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.275      ; 6.914      ;
; -5.600 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.269      ; 6.908      ;
; -5.600 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.269      ; 6.908      ;
; -5.590 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.863      ;
; -5.590 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 6.869      ;
; -5.590 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.863      ;
; -5.590 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.234      ; 6.863      ;
; -5.582 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.290      ; 6.911      ;
; -5.582 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.296      ; 6.917      ;
; -5.582 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.290      ; 6.911      ;
; -5.582 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.290      ; 6.911      ;
; -5.556 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 6.895      ;
; -5.556 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.306      ; 6.901      ;
; -5.556 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 6.895      ;
; -5.556 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.300      ; 6.895      ;
; -5.555 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 6.885      ;
; -5.555 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.297      ; 6.891      ;
; -5.555 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 6.885      ;
; -5.555 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.291      ; 6.885      ;
; -5.550 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 6.875      ;
; -5.550 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.292      ; 6.881      ;
; -5.550 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 6.875      ;
; -5.550 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.286      ; 6.875      ;
; -5.546 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.840      ;
; -5.546 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.261      ; 6.846      ;
; -5.546 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.840      ;
; -5.546 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.255      ; 6.840      ;
; -5.543 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.839      ;
; -5.543 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.839      ;
; -5.543 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.257      ; 6.839      ;
; -5.541 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.263      ; 6.843      ;
; -5.539 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.851      ;
; -5.539 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.279      ; 6.857      ;
; -5.539 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.851      ;
; -5.539 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.273      ; 6.851      ;
; -5.528 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.812      ;
; -5.528 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.251      ; 6.818      ;
; -5.528 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.812      ;
; -5.528 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.812      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -3.364 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.287      ;
; -3.343 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.266      ;
; -3.307 ; Y_Data2[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.231      ;
; -3.295 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.218      ;
; -3.293 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.639      ;
; -3.290 ; Cr_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.635      ;
; -3.282 ; Cr_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.205      ;
; -3.276 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.199      ;
; -3.261 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.184      ;
; -3.261 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.179      ;
; -3.181 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.104      ;
; -3.177 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 4.095      ;
; -3.167 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.090      ;
; -3.165 ; Y_Data1[6]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 4.505      ;
; -3.151 ; Y_Data2[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.075      ;
; -3.137 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.315      ; 4.450      ;
; -3.133 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.056      ;
; -3.130 ; Y_Data2[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.054      ;
; -3.124 ; Y_Data2[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.048      ;
; -3.118 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.041      ;
; -3.117 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.040      ;
; -3.117 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.040      ;
; -3.115 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.460      ;
; -3.112 ; Cr_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.424      ;
; -3.103 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.448      ;
; -3.103 ; Y_Data2[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 4.027      ;
; -3.102 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 4.025      ;
; -3.101 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.446      ;
; -3.086 ; Y_Data1[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 4.426      ;
; -3.079 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.424      ;
; -3.062 ; Y_Data2[0]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.315      ; 4.375      ;
; -3.050 ; Y_Data2[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.396      ;
; -3.050 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.362      ;
; -3.038 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.383      ;
; -3.035 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.953      ;
; -3.031 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.955      ;
; -3.031 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.343      ;
; -3.030 ; Y_Data1[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.948      ;
; -3.028 ; Y_Data2[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.952      ;
; -3.019 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.942      ;
; -3.019 ; Cb_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.364      ;
; -3.017 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.940      ;
; -3.013 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.936      ;
; -3.002 ; Y_Data2[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.926      ;
; -3.001 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.924      ;
; -2.992 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.916      ;
; -2.992 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.910      ;
; -2.989 ; Y_Data2[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.913      ;
; -2.981 ; Y_Data2[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.905      ;
; -2.977 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.289      ;
; -2.958 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.881      ;
; -2.955 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.267      ;
; -2.951 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.869      ;
; -2.949 ; Y_Data1[5]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 4.289      ;
; -2.942 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.254      ;
; -2.905 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.828      ;
; -2.901 ; Y_Data2[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.825      ;
; -2.900 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 4.236      ;
; -2.885 ; Y_Data2[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.809      ;
; -2.877 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.222      ;
; -2.871 ; Cr_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.216      ;
; -2.869 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.792      ;
; -2.868 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.786      ;
; -2.858 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 4.165      ;
; -2.849 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.772      ;
; -2.844 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.767      ;
; -2.829 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.174      ;
; -2.820 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.743      ;
; -2.798 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.722      ;
; -2.796 ; Y_Data1[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.714      ;
; -2.796 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.108      ;
; -2.787 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 4.127      ;
; -2.786 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.315      ; 4.099      ;
; -2.783 ; Y_Data2[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.315      ; 4.096      ;
; -2.783 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.128      ;
; -2.779 ; Y_Data1[4]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 4.086      ;
; -2.774 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.120      ;
; -2.771 ; Y_Data2[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.117      ;
; -2.766 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.684      ;
; -2.751 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.063      ;
; -2.749 ; Y_Data1[7]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.667      ;
; -2.747 ; Cb_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.093      ;
; -2.740 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.075     ; 3.663      ;
; -2.733 ; Y_Data1[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.651      ;
; -2.720 ; Y_Data2[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.644      ;
; -2.716 ; Y_Data2[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.062      ;
; -2.710 ; Y_Data2[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.634      ;
; -2.689 ; Y_Data2[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.348      ; 4.035      ;
; -2.676 ; Cr_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 4.021      ;
; -2.670 ; Y_Data1[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.588      ;
; -2.646 ; Cb_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.958      ;
; -2.644 ; Y_Data2[7]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.568      ;
; -2.642 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.080     ; 3.560      ;
; -2.642 ; Y_Data1[5]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.949      ;
; -2.635 ; Y_Data1[7]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 3.975      ;
; -2.635 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.347      ; 3.980      ;
; -2.621 ; Y_Data1[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.342      ; 3.961      ;
; -2.619 ; Y_Data2[7]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.074     ; 3.543      ;
; -2.610 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.922      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_div[1]'                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.654 ; vadr[1]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.575      ;
; -1.559 ; vadr[0]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.480      ;
; -1.530 ; vadr[0]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.451      ;
; -1.521 ; vadr[3]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.442      ;
; -1.520 ; vadr[1]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.441      ;
; -1.504 ; vadr[1]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.425      ;
; -1.432 ; vadr[2]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.353      ;
; -1.425 ; vadr[0]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.346      ;
; -1.396 ; vadr[0]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.317      ;
; -1.391 ; vadr[2]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.312      ;
; -1.387 ; vadr[3]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.308      ;
; -1.386 ; vadr[1]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.307      ;
; -1.382 ; vadr[5]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.303      ;
; -1.371 ; vadr[3]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.292      ;
; -1.370 ; vadr[1]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.291      ;
; -1.299 ; vadr[4]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.220      ;
; -1.298 ; vadr[2]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.219      ;
; -1.291 ; vadr[0]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.212      ;
; -1.262 ; vadr[0]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.183      ;
; -1.257 ; vadr[4]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.257 ; vadr[2]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.255 ; vadr[7]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.176      ;
; -1.253 ; vadr[3]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.174      ;
; -1.252 ; vadr[1]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.173      ;
; -1.248 ; vadr[5]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.169      ;
; -1.237 ; vadr[3]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.158      ;
; -1.236 ; vadr[1]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.157      ;
; -1.232 ; vadr[5]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.153      ;
; -1.165 ; vadr[4]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.086      ;
; -1.164 ; vadr[2]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.085      ;
; -1.160 ; vadr[6]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.081      ;
; -1.157 ; vadr[0]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.078      ;
; -1.130 ; vadr[6]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.051      ;
; -1.128 ; vadr[0]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.049      ;
; -1.123 ; vadr[4]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.123 ; vadr[2]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.121 ; vadr[9]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.121 ; vadr[7]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.119 ; vadr[3]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.040      ;
; -1.118 ; vadr[1]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.039      ;
; -1.114 ; vadr[5]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.035      ;
; -1.105 ; vadr[7]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.026      ;
; -1.103 ; vadr[3]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.024      ;
; -1.102 ; vadr[1]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.023      ;
; -1.098 ; vadr[5]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.019      ;
; -1.031 ; vadr[4]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.952      ;
; -1.030 ; vadr[2]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.951      ;
; -1.027 ; vadr[8]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.948      ;
; -1.026 ; vadr[6]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.947      ;
; -1.023 ; vadr[0]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.944      ;
; -0.996 ; vadr[8]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.996 ; vadr[6]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.994 ; vadr[0]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.915      ;
; -0.989 ; vadr[4]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.989 ; vadr[2]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.987 ; vadr[9]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.987 ; vadr[7]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.986 ; vadr[11]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.907      ;
; -0.985 ; vadr[3]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.906      ;
; -0.984 ; vadr[1]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.905      ;
; -0.980 ; vadr[5]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.901      ;
; -0.971 ; vadr[9]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.971 ; vadr[7]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.969 ; vadr[3]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.890      ;
; -0.968 ; vadr[1]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.889      ;
; -0.964 ; vadr[5]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.885      ;
; -0.898 ; vadr[10]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.819      ;
; -0.897 ; vadr[4]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.818      ;
; -0.896 ; vadr[2]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.817      ;
; -0.893 ; vadr[8]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.814      ;
; -0.892 ; vadr[6]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.813      ;
; -0.889 ; vadr[0]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.810      ;
; -0.873 ; vadr[13]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.794      ;
; -0.862 ; vadr[8]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.862 ; vadr[6]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.860 ; vadr[0]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.781      ;
; -0.856 ; vadr[10]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.777      ;
; -0.855 ; vadr[4]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.855 ; vadr[2]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.853 ; vadr[9]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.853 ; vadr[7]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.852 ; vadr[11]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.773      ;
; -0.851 ; vadr[3]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.772      ;
; -0.850 ; vadr[1]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.771      ;
; -0.846 ; vadr[5]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.767      ;
; -0.837 ; vadr[9]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.758      ;
; -0.837 ; vadr[7]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.758      ;
; -0.836 ; vadr[11]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.757      ;
; -0.835 ; vadr[3]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.756      ;
; -0.834 ; vadr[1]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.755      ;
; -0.830 ; vadr[5]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.751      ;
; -0.764 ; vadr[10]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.685      ;
; -0.763 ; vadr[12]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.684      ;
; -0.763 ; vadr[4]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.684      ;
; -0.762 ; vadr[2]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.683      ;
; -0.759 ; vadr[8]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.680      ;
; -0.758 ; vadr[6]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.679      ;
; -0.755 ; vadr[0]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.676      ;
; -0.728 ; vadr[8]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.649      ;
; -0.728 ; vadr[6]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.649      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.836 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.757      ;
; -0.835 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.756      ;
; -0.826 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.747      ;
; -0.810 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.731      ;
; -0.743 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.664      ;
; -0.731 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.652      ;
; -0.703 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.624      ;
; -0.702 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.623      ;
; -0.701 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.622      ;
; -0.519 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.881      ;
; -0.436 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.798      ;
; -0.424 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.786      ;
; -0.381 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.743      ;
; -0.292 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.654      ;
; -0.262 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.096     ; 1.164      ;
; -0.229 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.150      ;
; -0.218 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.139      ;
; -0.216 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.137      ;
; -0.197 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.118      ;
; -0.195 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.116      ;
; 0.149  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 0.772      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.240 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 1.160      ;
; -0.006 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.793      ; 3.519      ;
; 0.148  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 0.772      ;
; 0.563  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.793      ; 3.450      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.203 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.523 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 4.185      ; 4.100      ;
; -0.445 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.445 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 4.185      ; 3.956      ;
; -0.305 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.305 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 4.185      ; 4.096      ;
; -0.276 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 4.190      ; 4.130      ;
; -0.276 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 4.190      ; 4.130      ;
; -0.276 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 4.190      ; 4.130      ;
; -0.123 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 4.190      ; 4.283      ;
; -0.123 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 4.190      ; 4.283      ;
; -0.123 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 4.190      ; 4.283      ;
; 0.091  ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.732      ;
; 0.102  ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.743      ;
; 0.102  ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.743      ;
; 0.121  ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.762      ;
; 0.181  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 4.185      ; 4.304      ;
; 0.193  ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.834      ;
; 0.200  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.200  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 4.185      ; 4.101      ;
; 0.204  ; B_int[17] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.425      ; 1.845      ;
; 0.214  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.214  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; -0.500       ; 4.185      ; 4.115      ;
; 0.262  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; -0.500       ; 4.190      ; 4.168      ;
; 0.262  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; -0.500       ; 4.190      ; 4.168      ;
; 0.262  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; -0.500       ; 4.190      ; 4.168      ;
; 0.379  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; -0.500       ; 4.190      ; 4.285      ;
; 0.379  ; href      ; vdata[10] ; href         ; clk_div[1]  ; -0.500       ; 4.190      ; 4.285      ;
; 0.379  ; href      ; vdata[11] ; href         ; clk_div[1]  ; -0.500       ; 4.190      ; 4.285      ;
; 0.665  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.928      ;
; 0.666  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.666  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.667  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.670  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.670  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.688  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.951      ;
; 0.692  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.077      ; 0.955      ;
; 0.903  ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
; 0.903  ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
; 0.903  ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
; 0.903  ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
; 0.903  ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
; 0.903  ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 0.851      ; 1.970      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.095 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.902      ; 3.255      ;
; 0.414  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 0.678      ;
; 0.437  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.902      ; 3.287      ;
; 0.766  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 1.030      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.027 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.872      ; 3.293      ;
; 0.392  ; B_temp[17]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.096      ; 0.674      ;
; 0.424  ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.688      ;
; 0.429  ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.693      ;
; 0.430  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 2.872      ; 3.518      ;
; 0.483  ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.872      ; 3.303      ;
; 0.594  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 2.871      ; 3.681      ;
; 0.600  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 2.871      ; 3.687      ;
; 0.606  ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.870      ;
; 0.607  ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.871      ;
; 0.672  ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 2.872      ; 3.760      ;
; 0.747  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 2.871      ; 3.834      ;
; 0.753  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 2.871      ; 3.840      ;
; 1.042  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; -0.500       ; 2.872      ; 3.630      ;
; 1.174  ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.344     ; 1.016      ;
; 1.210  ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.474      ;
; 1.212  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; -0.500       ; 2.871      ; 3.799      ;
; 1.219  ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.483      ;
; 1.220  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; -0.500       ; 2.871      ; 3.807      ;
; 1.243  ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.507      ;
; 1.250  ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; -0.500       ; 2.872      ; 3.838      ;
; 1.272  ; Y_Data1[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.482      ; 1.940      ;
; 1.295  ; CodeCnt[1]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.520      ; 2.001      ;
; 1.329  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; -0.500       ; 2.871      ; 3.916      ;
; 1.337  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; -0.500       ; 2.871      ; 3.924      ;
; 1.348  ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.486      ; 2.020      ;
; 1.380  ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.095      ; 1.661      ;
; 1.396  ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.486      ; 2.068      ;
; 1.452  ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.718      ;
; 1.490  ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.756      ;
; 1.500  ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.766      ;
; 1.518  ; Y_Data1[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.516      ; 2.220      ;
; 1.538  ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.804      ;
; 1.594  ; CodeCnt[0]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.520      ; 2.300      ;
; 1.640  ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.314      ;
; 1.681  ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.482      ; 2.349      ;
; 1.699  ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.373      ;
; 1.756  ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.522      ; 2.464      ;
; 1.772  ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.522      ; 2.480      ;
; 1.811  ; href2       ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; -0.462     ; 1.565      ;
; 1.880  ; Cr_Data1[7] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.553      ;
; 1.914  ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.181      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.930  ; CodeCnt[1]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.192      ;
; 1.933  ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.607      ;
; 1.941  ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.516      ; 2.643      ;
; 1.949  ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.311     ; 1.824      ;
; 1.957  ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.631      ;
; 1.959  ; Cb_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.632      ;
; 1.968  ; Cb_Data1[4] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.641      ;
; 1.976  ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 2.244      ;
; 1.984  ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.521      ; 2.691      ;
; 1.989  ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.251      ;
; 1.992  ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.666      ;
; 1.992  ; Cr_Data1[6] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.665      ;
; 1.994  ; href2       ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; -0.463     ; 1.747      ;
; 2.000  ; href2       ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; -0.463     ; 1.753      ;
; 2.031  ; Cr_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.487      ; 2.704      ;
; 2.034  ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.482      ; 2.702      ;
; 2.049  ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.522      ; 2.757      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.051  ; CodeCnt[0]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.313      ;
; 2.054  ; Y_Data2[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.522      ; 2.762      ;
; 2.056  ; Cr_Data1[7] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.323      ;
; 2.062  ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.328      ;
; 2.062  ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.328      ;
; 2.062  ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.328      ;
; 2.062  ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 2.328      ;
; 2.070  ; Cr_Data1[6] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.337      ;
; 2.079  ; Cr_Data1[5] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.346      ;
; 2.108  ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.522      ; 2.816      ;
; 2.131  ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.521      ; 2.838      ;
; 2.146  ; Y_Data1[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.408      ;
; 2.150  ; Y_Data2[2]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.488      ; 2.824      ;
; 2.200  ; Cb_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.521      ; 2.907      ;
; 2.206  ; CodeCnt[1]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.468      ;
; 2.206  ; CodeCnt[1]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.468      ;
; 2.206  ; CodeCnt[1]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; 0.076      ; 2.468      ;
; 2.217  ; Cb_Data1[4] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.521      ; 2.924      ;
; 2.219  ; Cr_Data1[5] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
; 2.223  ; CodeCnt[0]  ; Cr_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 2.486      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_lsdr'                                                                                                                                                                   ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.272 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 4.004      ;
; 0.283 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.049      ;
; 0.300 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.265      ; 4.050      ;
; 0.325 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.079      ;
; 0.329 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.255      ; 4.069      ;
; 0.335 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.255      ; 4.075      ;
; 0.341 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.255      ; 4.081      ;
; 0.347 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.107      ;
; 0.349 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.103      ;
; 0.349 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.103      ;
; 0.349 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.103      ;
; 0.353 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.273      ; 4.111      ;
; 0.354 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.233      ; 4.072      ;
; 0.355 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.267      ; 4.107      ;
; 0.355 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.267      ; 4.107      ;
; 0.355 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.267      ; 4.107      ;
; 0.361 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.115      ;
; 0.365 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.276      ; 4.126      ;
; 0.368 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 4.133      ;
; 0.370 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 4.129      ;
; 0.370 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 4.129      ;
; 0.370 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.274      ; 4.129      ;
; 0.372 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.265      ; 4.122      ;
; 0.382 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.131      ;
; 0.383 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.256      ; 4.124      ;
; 0.390 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.139      ;
; 0.395 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 4.152      ;
; 0.396 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.156      ;
; 0.407 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.278      ; 4.170      ;
; 0.409 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 4.166      ;
; 0.409 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.272      ; 4.166      ;
; 0.409 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 4.157      ;
; 0.409 ; cs[5]       ; cs[5]                                                                                                         ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; cs[3]       ; cs[3]                                                                                                         ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.674      ;
; 0.412 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.178      ;
; 0.413 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 4.178      ;
; 0.422 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.286      ; 4.193      ;
; 0.424 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 4.189      ;
; 0.424 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.280      ; 4.189      ;
; 0.437 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.251      ; 4.173      ;
; 0.438 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.241      ; 4.164      ;
; 0.439 ; waitx_d7    ; waitx_d8                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; waitx_d8    ; waitx_d9                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.704      ;
; 0.440 ; waitx_d3    ; waitx_d4                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.705      ;
; 0.441 ; waitx_d5    ; waitx_d6                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.706      ;
; 0.442 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.254      ; 4.181      ;
; 0.443 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.266      ; 4.194      ;
; 0.444 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.260      ; 4.189      ;
; 0.444 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.260      ; 4.189      ;
; 0.444 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.260      ; 4.189      ;
; 0.444 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.186      ;
; 0.448 ; oddframe_d1 ; oddframe_d2                                                                                                   ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.078      ; 0.712      ;
; 0.455 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.238      ; 4.178      ;
; 0.455 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.254      ; 4.194      ;
; 0.456 ; waitx_d4    ; waitx_d5                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.721      ;
; 0.457 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.190      ;
; 0.457 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.190      ;
; 0.457 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.190      ;
; 0.458 ; waitx_d2    ; waitx_d3                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.079      ; 0.723      ;
; 0.460 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.253      ; 4.198      ;
; 0.462 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 4.194      ;
; 0.462 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 4.194      ;
; 0.462 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.247      ; 4.194      ;
; 0.464 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.267      ; 4.216      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.245      ; 4.195      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a27~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.251      ; 4.201      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 4.211      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 4.211      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.261      ; 4.211      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.270      ; 4.220      ;
; 0.467 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.281      ; 4.233      ;
; 0.467 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.216      ;
; 0.467 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.264      ; 4.216      ;
; 0.469 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.229      ;
; 0.469 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.229      ;
; 0.470 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.203      ;
; 0.471 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.198      ;
; 0.471 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.198      ;
; 0.471 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.198      ;
; 0.471 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.275      ; 4.231      ;
; 0.471 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.263      ; 4.219      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.227      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.269      ; 4.227      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.215      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.215      ;
; 0.474 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.248      ; 4.207      ;
; 0.475 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.202      ;
; 0.475 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.202      ;
; 0.475 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.242      ; 4.202      ;
; 0.475 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.898      ; 3.821      ;
; 0.479 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.234      ; 4.198      ;
; 0.480 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 4.193      ;
; 0.480 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 4.193      ;
; 0.480 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.228      ; 4.193      ;
; 0.489 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.260      ; 4.234      ;
; 0.490 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.257      ; 4.232      ;
; 0.491 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.254      ; 4.230      ;
; 0.491 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.254      ; 4.230      ;
; 0.492 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.251      ; 4.228      ;
; 0.492 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 3.251      ; 4.228      ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.678      ;
; 0.501 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.224      ;
; 0.521 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.244      ;
; 0.630 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.353      ;
; 0.642 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.905      ;
; 0.643 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.906      ;
; 0.646 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.909      ;
; 0.649 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.372      ;
; 0.650 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.373      ;
; 0.653 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.096      ; 0.935      ;
; 0.660 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.923      ;
; 0.664 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.927      ;
; 0.962 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.225      ;
; 0.977 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.240      ;
; 0.978 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.241      ;
; 0.981 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.244      ;
; 0.982 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.245      ;
; 1.086 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.349      ;
; 1.105 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.368      ;
; 1.106 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.369      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.449 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.449 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.710 ; 1.000        ; 3.710          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'                                                           ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[18]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; 0.186  ; 0.374        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; 0.188  ; 0.376        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; 0.188  ; 0.376        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.197  ; 0.385        ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]                    ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|inclk[0] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]|clk                ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.410  ; 0.630        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.410  ; 0.630        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.317  ; 0.537        ; 0.220          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.281 ; 0.278 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.169 ; 0.260 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.621 ; 0.698 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.194 ; 1.271 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.034 ; 1.150 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.840 ; 4.454 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 3.609 ; 4.081 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 3.447 ; 3.986 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 3.049 ; 3.556 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 3.013 ; 3.518 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 3.012 ; 3.502 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.857 ; 3.378 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.775 ; 3.286 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 3.271 ; 3.772 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 3.609 ; 4.081 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.132 ; 2.129 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 8.150 ; 8.701 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 4.713 ; 5.363 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.079 ; 5.692 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.298 ; 5.886 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.847 ; 5.489 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.773 ; 5.377 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 5.002 ; 5.680 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.683 ; 5.312 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 5.070 ; 5.662 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 4.779 ; 5.432 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 4.615 ; 5.157 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.856 ; 5.450 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.839 ; 5.420 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.821 ; 5.394 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.262 ; 6.819 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 8.150 ; 8.701 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 6.060 ; 6.705 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 4.553 ; 5.215 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.585 ; 4.194 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 3.398 ; 3.924 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 1.066 ; 1.191 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.609 ; 1.667 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.275  ; 0.256  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.415  ; 0.270  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; -0.027 ; -0.115 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.702 ; -0.780 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.460 ; -0.572 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -3.411 ; -4.006 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -1.835 ; -2.312 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -2.456 ; -2.999 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -2.178 ; -2.656 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -2.516 ; -3.003 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.855 ; -2.340 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -2.045 ; -2.536 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.835 ; -2.312 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -2.301 ; -2.809 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -2.374 ; -2.863 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -1.076 ; -1.153 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -2.215 ; -2.628 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -2.491 ; -2.995 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -2.786 ; -3.323 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -3.003 ; -3.487 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -2.504 ; -3.009 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.480 ; -2.977 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.424 ; -2.916 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -2.437 ; -2.931 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -2.675 ; -3.147 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -2.568 ; -3.051 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -2.501 ; -3.012 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -2.215 ; -2.628 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -2.885 ; -3.327 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -2.274 ; -2.747 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -2.653 ; -3.155 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -4.839 ; -5.400 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -2.615 ; -3.164 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -3.114 ; -3.720 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -2.134 ; -2.700 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.717 ; -2.211 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.644 ; -0.761 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.166 ; -1.218 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 15.864 ; 16.117 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.167 ; 14.247 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 14.596 ; 14.822 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 13.359 ; 13.386 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 14.215 ; 14.266 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 14.829 ; 14.889 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 15.864 ; 16.117 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 13.407 ; 13.555 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 13.734 ; 13.918 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 13.676 ; 13.843 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 13.495 ; 13.455 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 14.414 ; 14.481 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 14.735 ; 14.815 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 13.999 ; 13.942 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.675 ; 13.732 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 12.979 ; 13.087 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 13.688 ; 13.565 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 11.484 ; 11.622 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 12.245 ; 12.258 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 10.799 ; 10.864 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 12.144 ; 12.287 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.967 ; 12.919 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.876  ; 8.854  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 9.233  ; 9.239  ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 11.713 ; 11.725 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 9.727  ; 9.762  ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 10.656 ; 10.754 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 10.951 ; 11.021 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 12.802 ; 12.795 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 12.884 ; 13.004 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 10.458 ; 10.517 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 11.183 ; 11.301 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 10.411 ; 10.551 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 9.922  ; 9.946  ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 9.233  ; 9.239  ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 11.219 ; 11.234 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 10.456 ; 10.460 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 10.215 ; 10.189 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 10.625 ; 10.739 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 9.622  ; 9.680  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 10.618 ; 10.627 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 11.349 ; 11.238 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 7.951  ; 7.965  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 11.690 ; 11.812 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.475 ; 12.416 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.543  ; 8.520  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[1]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[2]  ; 7.052  ; 7.004 ; 7.514 ; 7.466  ;
; eamem_csx  ; eamem_data[3]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[4]  ; 7.819  ; 7.771 ; 8.336 ; 8.288  ;
; eamem_csx  ; eamem_data[5]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[6]  ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[7]  ; 7.819  ; 7.771 ; 8.336 ; 8.288  ;
; eamem_csx  ; eamem_data[8]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[9]  ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[10] ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[11] ; 8.185  ; 8.137 ; 8.681 ; 8.633  ;
; eamem_csx  ; eamem_data[12] ; 7.842  ; 7.794 ; 8.341 ; 8.293  ;
; eamem_csx  ; eamem_data[13] ; 8.217  ; 8.169 ; 8.732 ; 8.684  ;
; eamem_csx  ; eamem_data[14] ; 8.217  ; 8.169 ; 8.732 ; 8.684  ;
; eamem_csx  ; eamem_data[15] ; 7.480  ; 7.432 ; 7.983 ; 7.935  ;
; eamem_csx  ; eamem_waitx    ; 12.224 ;       ;       ; 12.882 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.027  ; 6.958 ; 7.474 ; 7.405  ;
; eamem_csx  ; eamem_data[1]  ; 7.027  ; 6.958 ; 7.474 ; 7.405  ;
; eamem_csx  ; eamem_data[2]  ; 6.825  ; 6.777 ; 7.277 ; 7.229  ;
; eamem_csx  ; eamem_data[3]  ; 7.238  ; 7.190 ; 7.732 ; 7.684  ;
; eamem_csx  ; eamem_data[4]  ; 7.561  ; 7.513 ; 8.067 ; 8.019  ;
; eamem_csx  ; eamem_data[5]  ; 7.238  ; 7.190 ; 7.732 ; 7.684  ;
; eamem_csx  ; eamem_data[6]  ; 7.628  ; 7.580 ; 8.122 ; 8.074  ;
; eamem_csx  ; eamem_data[7]  ; 7.561  ; 7.513 ; 8.067 ; 8.019  ;
; eamem_csx  ; eamem_data[8]  ; 7.238  ; 7.190 ; 7.732 ; 7.684  ;
; eamem_csx  ; eamem_data[9]  ; 7.628  ; 7.580 ; 8.122 ; 8.074  ;
; eamem_csx  ; eamem_data[10] ; 7.628  ; 7.580 ; 8.122 ; 8.074  ;
; eamem_csx  ; eamem_data[11] ; 7.912  ; 7.864 ; 8.398 ; 8.350  ;
; eamem_csx  ; eamem_data[12] ; 7.583  ; 7.535 ; 8.071 ; 8.023  ;
; eamem_csx  ; eamem_data[13] ; 7.942  ; 7.894 ; 8.447 ; 8.399  ;
; eamem_csx  ; eamem_data[14] ; 7.942  ; 7.894 ; 8.447 ; 8.399  ;
; eamem_csx  ; eamem_data[15] ; 7.235  ; 7.187 ; 7.728 ; 7.680  ;
; eamem_csx  ; eamem_waitx    ; 11.724 ;       ;       ; 12.355 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                        ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 164.12 MHz  ; 164.12 MHz      ; clk_lsdr   ;                                                               ;
; 257.2 MHz   ; 250.0 MHz       ; clk_llc    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 448.43 MHz  ; 437.64 MHz      ; clk_div[1] ; limit due to minimum period restriction (tmin)                ;
; 627.75 MHz  ; 437.64 MHz      ; vadr[14]   ; limit due to minimum period restriction (tmin)                ;
; 912.41 MHz  ; 250.0 MHz       ; clk_llc2   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; href       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; odd        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -5.093 ; -2401.076      ;
; clk_llc    ; -2.888 ; -63.588        ;
; clk_div[1] ; -1.230 ; -13.648        ;
; vadr[14]   ; -0.593 ; -1.972         ;
; clk_llc2   ; -0.096 ; -0.096         ;
; href       ; 0.320  ; 0.000          ;
; odd        ; 0.320  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.422 ; -7.050        ;
; clk_llc2   ; 0.035  ; 0.000         ;
; clk_llc    ; 0.115  ; 0.000         ;
; clk_lsdr   ; 0.252  ; 0.000         ;
; vadr[14]   ; 0.352  ; 0.000         ;
; href       ; 0.382  ; 0.000         ;
; odd        ; 0.382  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -1734.340                    ;
; clk_llc    ; -3.000 ; -60.825                      ;
; clk_llc2   ; -3.000 ; -5.570                       ;
; href       ; -3.000 ; -4.285                       ;
; odd        ; -3.000 ; -4.285                       ;
; clk_div[1] ; -1.285 ; -23.130                      ;
; vadr[14]   ; -1.285 ; -7.710                       ;
+------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.093 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.345      ;
; -5.093 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.345      ;
; -5.093 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.345      ;
; -5.092 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.229      ; 6.349      ;
; -5.091 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.317      ;
; -5.091 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.317      ;
; -5.091 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.317      ;
; -5.090 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.203      ; 6.321      ;
; -5.077 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.295      ;
; -5.077 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.295      ;
; -5.077 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.295      ;
; -5.076 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.195      ; 6.299      ;
; -5.040 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.281      ;
; -5.040 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.281      ;
; -5.040 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.281      ;
; -5.039 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.321      ;
; -5.039 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.321      ;
; -5.039 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.321      ;
; -5.039 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.218      ; 6.285      ;
; -5.038 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.259      ; 6.325      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.270      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.270      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.270      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.302      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.302      ;
; -5.035 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.302      ;
; -5.034 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 6.274      ;
; -5.034 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.244      ; 6.306      ;
; -5.026 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.280      ;
; -5.026 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.280      ;
; -5.026 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.280      ;
; -5.025 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.231      ; 6.284      ;
; -5.019 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.244      ;
; -5.019 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.244      ;
; -5.019 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.244      ;
; -5.018 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.202      ; 6.248      ;
; -5.004 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.218      ; 6.250      ;
; -5.004 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.218      ; 6.250      ;
; -5.004 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.218      ; 6.250      ;
; -5.003 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.223      ; 6.254      ;
; -4.985 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 6.253      ;
; -4.985 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 6.253      ;
; -4.985 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.240      ; 6.253      ;
; -4.984 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.245      ; 6.257      ;
; -4.979 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.242      ; 6.249      ;
; -4.979 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.242      ; 6.249      ;
; -4.979 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.242      ; 6.249      ;
; -4.978 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.247      ; 6.253      ;
; -4.969 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.221      ;
; -4.969 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.221      ;
; -4.969 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.224      ; 6.221      ;
; -4.968 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.229      ; 6.225      ;
; -4.967 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.193      ;
; -4.967 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.193      ;
; -4.967 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.198      ; 6.193      ;
; -4.966 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.203      ; 6.197      ;
; -4.953 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.171      ;
; -4.953 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.171      ;
; -4.953 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.190      ; 6.171      ;
; -4.952 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.195      ; 6.175      ;
; -4.948 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.253      ; 6.229      ;
; -4.948 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.253      ; 6.229      ;
; -4.948 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.253      ; 6.229      ;
; -4.947 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.258      ; 6.233      ;
; -4.942 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.228      ; 6.198      ;
; -4.942 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.228      ; 6.198      ;
; -4.942 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.228      ; 6.198      ;
; -4.941 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.233      ; 6.202      ;
; -4.920 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.191      ;
; -4.920 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.191      ;
; -4.920 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.191      ;
; -4.919 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.248      ; 6.195      ;
; -4.916 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.157      ;
; -4.916 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.157      ;
; -4.916 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.213      ; 6.157      ;
; -4.915 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.197      ;
; -4.915 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.197      ;
; -4.915 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.254      ; 6.197      ;
; -4.915 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.218      ; 6.161      ;
; -4.914 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.259      ; 6.201      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.146      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.146      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.207      ; 6.146      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.178      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.178      ;
; -4.911 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.239      ; 6.178      ;
; -4.910 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.212      ; 6.150      ;
; -4.910 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.244      ; 6.182      ;
; -4.902 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.156      ;
; -4.902 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.156      ;
; -4.902 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.226      ; 6.156      ;
; -4.901 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.231      ; 6.160      ;
; -4.895 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.120      ;
; -4.895 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.120      ;
; -4.895 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.197      ; 6.120      ;
; -4.894 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.165      ;
; -4.894 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.165      ;
; -4.894 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.243      ; 6.165      ;
; -4.894 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.202      ; 6.124      ;
; -4.893 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a40~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.248      ; 6.169      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -2.888 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.824      ;
; -2.866 ; Cr_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 4.179      ;
; -2.865 ; Cr_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.801      ;
; -2.853 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.789      ;
; -2.830 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.766      ;
; -2.801 ; Y_Data2[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.738      ;
; -2.790 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.726      ;
; -2.770 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.706      ;
; -2.766 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 4.080      ;
; -2.754 ; Cr_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 4.034      ;
; -2.745 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.681      ;
; -2.741 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.673      ;
; -2.731 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.667      ;
; -2.710 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.646      ;
; -2.681 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.994      ;
; -2.677 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.613      ;
; -2.675 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.611      ;
; -2.672 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.604      ;
; -2.663 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.976      ;
; -2.663 ; Y_Data1[6]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.972      ;
; -2.654 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.935      ;
; -2.628 ; Y_Data2[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.565      ;
; -2.620 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.556      ;
; -2.617 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.930      ;
; -2.602 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.538      ;
; -2.602 ; Y_Data2[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.539      ;
; -2.595 ; Y_Data2[0]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.876      ;
; -2.594 ; Y_Data1[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.903      ;
; -2.593 ; Y_Data2[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.530      ;
; -2.587 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.519      ;
; -2.584 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.864      ;
; -2.579 ; Y_Data2[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.893      ;
; -2.574 ; Y_Data2[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.511      ;
; -2.573 ; Y_Data2[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.510      ;
; -2.573 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.886      ;
; -2.569 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.849      ;
; -2.568 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.881      ;
; -2.564 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.844      ;
; -2.563 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.500      ;
; -2.551 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.831      ;
; -2.551 ; Y_Data1[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.483      ;
; -2.548 ; Cb_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.861      ;
; -2.532 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.468      ;
; -2.523 ; Y_Data2[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.460      ;
; -2.518 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.450      ;
; -2.512 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.448      ;
; -2.512 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.448      ;
; -2.509 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.441      ;
; -2.505 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.785      ;
; -2.501 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.437      ;
; -2.495 ; Y_Data2[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.432      ;
; -2.492 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.428      ;
; -2.484 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.420      ;
; -2.477 ; Y_Data2[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.414      ;
; -2.473 ; Y_Data1[5]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.782      ;
; -2.466 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.402      ;
; -2.453 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.389      ;
; -2.436 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.372      ;
; -2.436 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.373      ;
; -2.431 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.740      ;
; -2.425 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.738      ;
; -2.419 ; Y_Data2[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.356      ;
; -2.417 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.349      ;
; -2.414 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.276      ; 3.690      ;
; -2.401 ; Y_Data2[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.338      ;
; -2.397 ; Y_Data1[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.329      ;
; -2.396 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.332      ;
; -2.373 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.653      ;
; -2.368 ; Y_Data2[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.649      ;
; -2.364 ; Cr_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.677      ;
; -2.358 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.638      ;
; -2.357 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.638      ;
; -2.355 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.287      ;
; -2.352 ; Y_Data2[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.666      ;
; -2.350 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.286      ;
; -2.345 ; Y_Data1[4]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.276      ; 3.621      ;
; -2.341 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.655      ;
; -2.341 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.654      ;
; -2.339 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.648      ;
; -2.331 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.268      ;
; -2.323 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.636      ;
; -2.309 ; Cb_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.623      ;
; -2.308 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.064     ; 3.244      ;
; -2.301 ; Y_Data2[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.238      ;
; -2.298 ; Y_Data1[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.230      ;
; -2.296 ; Y_Data2[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.233      ;
; -2.278 ; Y_Data1[7]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.210      ;
; -2.263 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.195      ;
; -2.231 ; Y_Data2[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.545      ;
; -2.230 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.510      ;
; -2.226 ; Y_Data2[7]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.063     ; 3.163      ;
; -2.224 ; Y_Data1[5]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.276      ; 3.500      ;
; -2.220 ; Y_Data1[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.529      ;
; -2.214 ; Y_Data1[2]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.068     ; 3.146      ;
; -2.214 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.527      ;
; -2.205 ; Cr_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.313      ; 3.518      ;
; -2.205 ; Y_Data2[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.314      ; 3.519      ;
; -2.200 ; Y_Data1[7]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.309      ; 3.509      ;
; -2.197 ; Cb_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.281      ; 3.478      ;
; -2.190 ; Cr_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.280      ; 3.470      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_div[1]'                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.230 ; vadr[1]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.163      ;
; -1.152 ; vadr[0]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.085      ;
; -1.149 ; vadr[0]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.082      ;
; -1.123 ; vadr[3]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.056      ;
; -1.122 ; vadr[1]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.055      ;
; -1.089 ; vadr[1]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.022      ;
; -1.051 ; vadr[2]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.984      ;
; -1.044 ; vadr[0]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.977      ;
; -1.041 ; vadr[0]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.974      ;
; -1.039 ; vadr[2]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.972      ;
; -1.015 ; vadr[3]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.948      ;
; -1.014 ; vadr[1]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.947      ;
; -1.012 ; vadr[5]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.945      ;
; -0.982 ; vadr[3]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.915      ;
; -0.981 ; vadr[1]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.914      ;
; -0.943 ; vadr[4]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.943 ; vadr[2]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.936 ; vadr[0]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.869      ;
; -0.933 ; vadr[0]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.866      ;
; -0.931 ; vadr[4]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.931 ; vadr[2]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.907 ; vadr[3]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.840      ;
; -0.906 ; vadr[1]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.906 ; vadr[7]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.904 ; vadr[5]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.837      ;
; -0.874 ; vadr[3]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.807      ;
; -0.873 ; vadr[1]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.806      ;
; -0.871 ; vadr[5]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.804      ;
; -0.835 ; vadr[4]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.835 ; vadr[2]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.829 ; vadr[6]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.762      ;
; -0.828 ; vadr[0]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.761      ;
; -0.827 ; vadr[6]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.760      ;
; -0.825 ; vadr[0]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.758      ;
; -0.823 ; vadr[4]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.823 ; vadr[2]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.799 ; vadr[9]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.799 ; vadr[3]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.798 ; vadr[1]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.731      ;
; -0.798 ; vadr[7]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.731      ;
; -0.796 ; vadr[5]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.729      ;
; -0.766 ; vadr[3]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.699      ;
; -0.765 ; vadr[7]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.698      ;
; -0.765 ; vadr[1]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.698      ;
; -0.763 ; vadr[5]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.696      ;
; -0.727 ; vadr[4]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.727 ; vadr[2]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.722 ; vadr[8]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.655      ;
; -0.721 ; vadr[6]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.654      ;
; -0.720 ; vadr[0]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.653      ;
; -0.719 ; vadr[8]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.719 ; vadr[6]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.717 ; vadr[0]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.650      ;
; -0.715 ; vadr[4]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.715 ; vadr[2]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.691 ; vadr[11]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[9]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[3]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.690 ; vadr[1]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.623      ;
; -0.690 ; vadr[7]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.623      ;
; -0.688 ; vadr[5]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.621      ;
; -0.658 ; vadr[9]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.658 ; vadr[3]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.657 ; vadr[7]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.590      ;
; -0.657 ; vadr[1]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.590      ;
; -0.655 ; vadr[5]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.588      ;
; -0.620 ; vadr[10]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.553      ;
; -0.619 ; vadr[4]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.619 ; vadr[2]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.614 ; vadr[8]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.547      ;
; -0.613 ; vadr[6]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.546      ;
; -0.612 ; vadr[0]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.545      ;
; -0.611 ; vadr[8]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.611 ; vadr[6]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.609 ; vadr[0]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.542      ;
; -0.608 ; vadr[10]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.541      ;
; -0.607 ; vadr[4]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.607 ; vadr[2]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.603 ; vadr[13]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.536      ;
; -0.583 ; vadr[11]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[9]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[3]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.582 ; vadr[1]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.515      ;
; -0.582 ; vadr[7]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.515      ;
; -0.580 ; vadr[5]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.513      ;
; -0.550 ; vadr[11]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[9]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[3]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.549 ; vadr[7]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.482      ;
; -0.549 ; vadr[1]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.482      ;
; -0.547 ; vadr[5]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.480      ;
; -0.512 ; vadr[12]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.512 ; vadr[10]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.511 ; vadr[4]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.511 ; vadr[2]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.506 ; vadr[8]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.439      ;
; -0.505 ; vadr[6]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.438      ;
; -0.504 ; vadr[0]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.437      ;
; -0.503 ; vadr[8]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.436      ;
; -0.503 ; vadr[6]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.436      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.593 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.525      ;
; -0.591 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.523      ;
; -0.564 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.496      ;
; -0.531 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.463      ;
; -0.499 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.431      ;
; -0.487 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.419      ;
; -0.485 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.417      ;
; -0.484 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.416      ;
; -0.483 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 1.415      ;
; -0.274 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.330      ; 1.604      ;
; -0.209 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.330      ; 1.539      ;
; -0.197 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.330      ; 1.527      ;
; -0.165 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.330      ; 1.495      ;
; -0.090 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.330      ; 1.420      ;
; -0.085 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.085     ; 1.000      ;
; -0.056 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.988      ;
; -0.043 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.975      ;
; -0.042 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.974      ;
; -0.033 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.965      ;
; -0.031 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.963      ;
; 0.270  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.068     ; 0.662      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.096 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 1.030      ;
; 0.128  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.412      ; 2.982      ;
; 0.272  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.066     ; 0.662      ;
; 0.463  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.412      ; 3.147      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.320 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.320 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.422 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.422 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 3.679      ; 3.455      ;
; -0.341 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 3.679      ; 3.734      ;
; -0.276 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.276 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 3.679      ; 3.601      ;
; -0.240 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 3.684      ; 3.642      ;
; -0.240 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 3.684      ; 3.642      ;
; -0.240 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 3.684      ; 3.642      ;
; -0.113 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 3.684      ; 3.769      ;
; -0.113 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 3.684      ; 3.769      ;
; -0.113 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 3.684      ; 3.769      ;
; 0.017  ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.507      ;
; 0.031  ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.521      ;
; 0.031  ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.521      ;
; 0.050  ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.540      ;
; 0.066  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 3.679      ; 3.641      ;
; 0.092  ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.582      ;
; 0.115  ; B_int[17] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 1.292      ; 1.605      ;
; 0.372  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.372  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; -0.500       ; 3.679      ; 3.749      ;
; 0.380  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; -0.500       ; 3.684      ; 3.762      ;
; 0.380  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; -0.500       ; 3.684      ; 3.762      ;
; 0.380  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; -0.500       ; 3.684      ; 3.762      ;
; 0.399  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.399  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; -0.500       ; 3.679      ; 3.776      ;
; 0.496  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; -0.500       ; 3.684      ; 3.878      ;
; 0.496  ; href      ; vdata[10] ; href         ; clk_div[1]  ; -0.500       ; 3.684      ; 3.878      ;
; 0.496  ; href      ; vdata[11] ; href         ; clk_div[1]  ; -0.500       ; 3.684      ; 3.878      ;
; 0.587  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.822      ;
; 0.590  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.590  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
; 0.591  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.591  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.826      ;
; 0.592  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.827      ;
; 0.593  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.828      ;
; 0.594  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.829      ;
; 0.609  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.844      ;
; 0.610  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.067      ; 0.845      ;
; 0.781  ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
; 0.781  ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
; 0.781  ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
; 0.781  ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
; 0.781  ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
; 0.781  ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 0.792      ; 1.771      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.503      ; 2.944      ;
; 0.354 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 0.588      ;
; 0.392 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.503      ; 2.801      ;
; 0.665 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.066      ; 0.899      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.115 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.483      ; 3.004      ;
; 0.323 ; B_temp[17]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 0.574      ;
; 0.373 ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 0.608      ;
; 0.377 ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 0.612      ;
; 0.401 ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 2.483      ; 3.082      ;
; 0.413 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 2.483      ; 2.802      ;
; 0.539 ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.775      ;
; 0.542 ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.778      ;
; 0.542 ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 2.482      ; 3.222      ;
; 0.548 ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 2.482      ; 3.228      ;
; 0.606 ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 2.483      ; 3.287      ;
; 0.669 ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 2.482      ; 3.349      ;
; 0.675 ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 2.482      ; 3.355      ;
; 1.055 ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.310     ; 0.913      ;
; 1.073 ; CodeCnt[1]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.461      ; 1.702      ;
; 1.079 ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.314      ;
; 1.089 ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.324      ;
; 1.101 ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.336      ;
; 1.101 ; Y_Data1[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.425      ; 1.694      ;
; 1.122 ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; -0.500       ; 2.483      ; 3.303      ;
; 1.161 ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.427      ; 1.756      ;
; 1.200 ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.450      ;
; 1.224 ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.427      ; 1.819      ;
; 1.239 ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.475      ;
; 1.255 ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; -0.500       ; 2.482      ; 3.435      ;
; 1.262 ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; -0.500       ; 2.482      ; 3.442      ;
; 1.265 ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.501      ;
; 1.302 ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.538      ;
; 1.307 ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; -0.500       ; 2.483      ; 3.488      ;
; 1.318 ; Y_Data1[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.459      ; 1.945      ;
; 1.328 ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.564      ;
; 1.359 ; CodeCnt[0]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.461      ; 1.988      ;
; 1.371 ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; -0.500       ; 2.482      ; 3.551      ;
; 1.378 ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; -0.500       ; 2.482      ; 3.558      ;
; 1.412 ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.425      ; 2.005      ;
; 1.448 ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.046      ;
; 1.459 ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.057      ;
; 1.541 ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.173      ;
; 1.562 ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.194      ;
; 1.576 ; href2       ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; -0.404     ; 1.370      ;
; 1.623 ; Cr_Data1[7] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.221      ;
; 1.662 ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.459      ; 2.289      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.663 ; CodeCnt[1]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 1.895      ;
; 1.672 ; Cb_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.270      ;
; 1.677 ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.916      ;
; 1.678 ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.276      ;
; 1.683 ; Cr_Data1[6] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.281      ;
; 1.685 ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.277     ; 1.576      ;
; 1.692 ; Cb_Data1[4] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.290      ;
; 1.701 ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.299      ;
; 1.705 ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.944      ;
; 1.710 ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.944      ;
; 1.724 ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.356      ;
; 1.739 ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.425      ; 2.332      ;
; 1.748 ; Cr_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.346      ;
; 1.752 ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.350      ;
; 1.761 ; Cr_Data1[5] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 2.000      ;
; 1.765 ; Cr_Data1[6] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 2.004      ;
; 1.771 ; href2       ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; -0.405     ; 1.564      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.772 ; CodeCnt[0]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.064      ; 2.004      ;
; 1.777 ; href2       ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; -0.405     ; 1.570      ;
; 1.779 ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 2.015      ;
; 1.779 ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 2.015      ;
; 1.779 ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 2.015      ;
; 1.779 ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 2.015      ;
; 1.783 ; Y_Data2[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.415      ;
; 1.796 ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.428      ;
; 1.799 ; Cr_Data1[7] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 2.038      ;
; 1.835 ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.467      ;
; 1.870 ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.502      ;
; 1.873 ; Cb_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.505      ;
; 1.882 ; Cr_Data1[5] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 2.121      ;
; 1.883 ; Y_Data2[2]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.430      ; 2.481      ;
; 1.893 ; Cb_Data1[4] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.525      ;
; 1.899 ; Y_Data1[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 2.133      ;
; 1.911 ; Cr_Data1[6] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.464      ; 2.543      ;
; 1.913 ; Y_Data1[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.425      ; 2.506      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[6] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[5] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[4] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.922 ; CodeCnt[0]  ; Cr_Data1[3] ; clk_llc      ; clk_llc     ; 0.000        ; 0.065      ; 2.155      ;
; 1.938 ; Y_Data2[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 2.177      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                  ;
+-------+-------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.252 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.516      ;
; 0.269 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.797      ; 3.499      ;
; 0.294 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.543      ;
; 0.301 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.552      ;
; 0.308 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.547      ;
; 0.318 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a19~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.558      ;
; 0.328 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.590      ;
; 0.329 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.820      ; 3.582      ;
; 0.331 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.566      ;
; 0.338 ; cs[5]       ; cs[5]                                                                                                        ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; cs[3]       ; cs[3]                                                                                                        ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.068      ; 0.574      ;
; 0.343 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.783      ; 3.559      ;
; 0.347 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.593      ;
; 0.349 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a30~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.815      ; 3.597      ;
; 0.357 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.603      ;
; 0.357 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.616      ;
; 0.360 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.831      ; 3.624      ;
; 0.360 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.623      ;
; 0.360 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.614      ;
; 0.360 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.614      ;
; 0.360 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.614      ;
; 0.361 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a8~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.809      ; 3.603      ;
; 0.363 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.621      ;
; 0.363 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.621      ;
; 0.363 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.825      ; 3.621      ;
; 0.371 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.625      ;
; 0.371 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.625      ;
; 0.372 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a29~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.617      ;
; 0.374 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.623      ;
; 0.374 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.623      ;
; 0.374 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.816      ; 3.623      ;
; 0.377 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.637      ;
; 0.385 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.648      ;
; 0.388 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.826      ; 3.647      ;
; 0.391 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.645      ;
; 0.391 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.821      ; 3.645      ;
; 0.398 ; waitx_d7    ; waitx_d8                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.633      ;
; 0.399 ; waitx_d3    ; waitx_d4                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.634      ;
; 0.399 ; waitx_d8    ; waitx_d9                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.634      ;
; 0.401 ; waitx_d5    ; waitx_d6                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.636      ;
; 0.405 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.835      ; 3.673      ;
; 0.405 ; oddframe_d1 ; oddframe_d2                                                                                                  ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.640      ;
; 0.408 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.671      ;
; 0.408 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.830      ; 3.671      ;
; 0.409 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.649      ;
; 0.411 ; waitx_d4    ; waitx_d5                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.646      ;
; 0.413 ; waitx_d2    ; waitx_d3                                                                                                     ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.067      ; 0.648      ;
; 0.419 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.652      ;
; 0.420 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a27~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.799      ; 3.652      ;
; 0.423 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.805      ; 3.661      ;
; 0.424 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.789      ; 3.646      ;
; 0.437 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.788      ; 3.658      ;
; 0.440 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.794      ; 3.667      ;
; 0.444 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.832      ; 3.709      ;
; 0.447 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.707      ;
; 0.447 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.827      ; 3.707      ;
; 0.450 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.823      ; 3.706      ;
; 0.452 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.822      ; 3.707      ;
; 0.453 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.704      ;
; 0.453 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.704      ;
; 0.454 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.687      ;
; 0.457 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.819      ; 3.709      ;
; 0.458 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a72~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.709      ;
; 0.460 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.699      ;
; 0.460 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.818      ; 3.711      ;
; 0.462 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.812      ; 3.707      ;
; 0.463 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.697      ;
; 0.463 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.697      ;
; 0.463 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a79~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.801      ; 3.697      ;
; 0.463 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.709      ;
; 0.463 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.813      ; 3.709      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.805      ; 3.703      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.705      ;
; 0.465 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a15~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.705      ;
; 0.466 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.709      ;
; 0.466 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.705      ;
; 0.468 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.701      ;
; 0.468 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.701      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.780      ; 3.686      ;
; 0.473 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.810      ; 3.716      ;
; 0.475 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.814      ; 3.722      ;
; 0.476 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.805      ; 3.714      ;
; 0.476 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.805      ; 3.714      ;
; 0.476 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a6~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.805      ; 3.714      ;
; 0.477 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.798      ; 3.708      ;
; 0.479 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.712      ;
; 0.479 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.800      ; 3.712      ;
; 0.479 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.794      ; 3.706      ;
; 0.480 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.824      ; 3.737      ;
; 0.481 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.834      ; 3.748      ;
; 0.481 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.716      ;
; 0.481 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.811      ; 3.725      ;
; 0.482 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a85~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.802      ; 3.717      ;
; 0.482 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.789      ; 3.704      ;
; 0.482 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.789      ; 3.704      ;
; 0.483 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.807      ; 3.723      ;
; 0.484 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.746      ;
; 0.484 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.829      ; 3.746      ;
; 0.484 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.723      ;
; 0.484 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 2.806      ; 3.723      ;
+-------+-------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.588      ;
; 0.430 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.081      ;
; 0.448 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.099      ;
; 0.538 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.189      ;
; 0.551 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.202      ;
; 0.552 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.203      ;
; 0.568 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.804      ;
; 0.571 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.807      ;
; 0.573 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.809      ;
; 0.577 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.085      ; 0.830      ;
; 0.588 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.824      ;
; 0.595 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 0.831      ;
; 0.848 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.084      ;
; 0.849 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.085      ;
; 0.849 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.085      ;
; 0.849 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.085      ;
; 0.862 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.098      ;
; 0.863 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.099      ;
; 0.939 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.175      ;
; 0.952 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.188      ;
; 0.953 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.068      ; 1.189      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.382 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.382 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                                           ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_int[18]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_int[17]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]                    ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]                   ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]                    ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]                    ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]                    ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]                    ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2                     ;
; 0.194  ; 0.380        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3                     ;
; 0.195  ; 0.381        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]                    ;
; 0.195  ; 0.381        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]                    ;
; 0.213  ; 0.399        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]                    ;
; 0.218  ; 0.404        ; 0.186          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~inputclkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]|clk                ;
+--------+--------------+----------------+-----------------+---------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.403  ; 0.621        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.403  ; 0.621        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.115  ; 0.301        ; 0.186          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.481  ; 0.699        ; 0.218          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.108  ; 0.294        ; 0.186          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.486  ; 0.704        ; 0.218          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
; 0.744  ; 0.744        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.171  ; 0.389        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.171  ; 0.389        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.171  ; 0.389        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.174  ; 0.392        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.417  ; 0.603        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.420  ; 0.606        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.420  ; 0.606        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.420  ; 0.606        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.150  ; 0.368        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.441  ; 0.627        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.247 ; 0.356 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.116 ; 0.372 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.523 ; 0.807 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.059 ; 1.266 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 0.927 ; 1.144 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.352 ; 3.625 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 3.128 ; 3.300 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 2.976 ; 3.226 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 2.616 ; 2.858 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 2.582 ; 2.826 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 2.589 ; 2.802 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.435 ; 2.708 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.361 ; 2.619 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 2.825 ; 3.027 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 3.128 ; 3.300 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 1.942 ; 1.983 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 7.267 ; 7.257 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 4.215 ; 4.433 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 4.529 ; 4.699 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 4.742 ; 4.858 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.326 ; 4.533 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.248 ; 4.423 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 4.465 ; 4.678 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.155 ; 4.349 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 4.532 ; 4.666 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 4.261 ; 4.476 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 4.097 ; 4.249 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.321 ; 4.495 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.301 ; 4.479 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.301 ; 4.444 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 5.537 ; 5.696 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 7.267 ; 7.257 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 5.352 ; 5.607 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 3.975 ; 4.258 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.071 ; 3.381 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 2.933 ; 3.154 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.939 ; 1.222 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.400 ; 1.661 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.246  ; 0.098  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.392  ; 0.090  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.019  ; -0.254 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.636 ; -0.837 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.431 ; -0.652 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -2.982 ; -3.250 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -1.529 ; -1.779 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -2.093 ; -2.384 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -1.843 ; -2.074 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -2.156 ; -2.387 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -1.556 ; -1.804 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -1.712 ; -1.987 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -1.529 ; -1.779 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.955 ; -2.217 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -2.006 ; -2.276 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.965 ; -1.168 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -1.924 ; -2.059 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -2.193 ; -2.393 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -2.439 ; -2.671 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -2.654 ; -2.815 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -2.195 ; -2.412 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -2.169 ; -2.385 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -2.121 ; -2.313 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -2.117 ; -2.325 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -2.342 ; -2.517 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -2.248 ; -2.422 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -2.194 ; -2.402 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -1.924 ; -2.059 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -2.529 ; -2.665 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -1.981 ; -2.160 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -2.281 ; -2.496 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -4.172 ; -4.441 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -2.238 ; -2.533 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -2.661 ; -3.005 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -1.807 ; -2.108 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -1.424 ; -1.692 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.573 ; -0.844 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -1.017 ; -1.265 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 14.087 ; 13.582 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 12.510 ; 12.287 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 12.936 ; 12.511 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 11.804 ; 11.363 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 12.473 ; 12.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 13.137 ; 12.756 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 14.087 ; 13.582 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 11.706 ; 11.634 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 12.105 ; 11.781 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 12.019 ; 11.690 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 11.927 ; 11.302 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 12.730 ; 12.199 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 12.998 ; 12.707 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 12.410 ; 12.015 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 11.971 ; 11.797 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 11.253 ; 11.089 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 12.100 ; 11.411 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 10.067 ; 9.808  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 10.791 ; 10.342 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 9.327  ; 9.229  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.679 ; 10.389 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 11.350 ; 11.024 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 7.653  ; 7.583  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 7.951  ; 7.786  ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 10.236 ; 9.897  ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 8.386  ; 8.210  ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 9.257  ; 9.056  ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 9.505  ; 9.262  ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 11.208 ; 10.745 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 11.290 ; 10.926 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 9.067  ; 8.806  ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 9.614  ; 9.497  ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 9.018  ; 8.860  ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 8.535  ; 8.370  ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 7.951  ; 7.786  ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 9.735  ; 9.455  ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 9.105  ; 8.806  ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 8.798  ; 8.596  ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 9.078  ; 8.999  ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 8.321  ; 8.131  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 9.225  ; 8.953  ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 9.921  ; 9.466  ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 6.793  ; 6.675  ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 10.236 ; 9.950  ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 10.883 ; 10.563 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 7.329  ; 7.261  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 6.011  ; 5.940 ; 6.296 ; 6.225  ;
; eamem_csx  ; eamem_data[1]  ; 6.011  ; 5.940 ; 6.296 ; 6.225  ;
; eamem_csx  ; eamem_data[2]  ; 5.777  ; 5.740 ; 6.093 ; 6.056  ;
; eamem_csx  ; eamem_data[3]  ; 6.176  ; 6.139 ; 6.497 ; 6.460  ;
; eamem_csx  ; eamem_data[4]  ; 6.479  ; 6.442 ; 6.793 ; 6.756  ;
; eamem_csx  ; eamem_data[5]  ; 6.176  ; 6.139 ; 6.497 ; 6.460  ;
; eamem_csx  ; eamem_data[6]  ; 6.546  ; 6.509 ; 6.848 ; 6.811  ;
; eamem_csx  ; eamem_data[7]  ; 6.479  ; 6.442 ; 6.793 ; 6.756  ;
; eamem_csx  ; eamem_data[8]  ; 6.176  ; 6.139 ; 6.497 ; 6.460  ;
; eamem_csx  ; eamem_data[9]  ; 6.546  ; 6.509 ; 6.848 ; 6.811  ;
; eamem_csx  ; eamem_data[10] ; 6.546  ; 6.509 ; 6.848 ; 6.811  ;
; eamem_csx  ; eamem_data[11] ; 6.814  ; 6.777 ; 7.095 ; 7.058  ;
; eamem_csx  ; eamem_data[12] ; 6.503  ; 6.466 ; 6.793 ; 6.756  ;
; eamem_csx  ; eamem_data[13] ; 6.839  ; 6.802 ; 7.132 ; 7.095  ;
; eamem_csx  ; eamem_data[14] ; 6.839  ; 6.802 ; 7.132 ; 7.095  ;
; eamem_csx  ; eamem_data[15] ; 6.171  ; 6.134 ; 6.490 ; 6.453  ;
; eamem_csx  ; eamem_waitx    ; 10.563 ;       ;       ; 10.702 ;
+------------+----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 5.807  ; 5.736 ; 6.087 ; 6.016  ;
; eamem_csx  ; eamem_data[1]  ; 5.807  ; 5.736 ; 6.087 ; 6.016  ;
; eamem_csx  ; eamem_data[2]  ; 5.588  ; 5.551 ; 5.897 ; 5.860  ;
; eamem_csx  ; eamem_data[3]  ; 5.971  ; 5.934 ; 6.285 ; 6.248  ;
; eamem_csx  ; eamem_data[4]  ; 6.261  ; 6.224 ; 6.570 ; 6.533  ;
; eamem_csx  ; eamem_data[5]  ; 5.971  ; 5.934 ; 6.285 ; 6.248  ;
; eamem_csx  ; eamem_data[6]  ; 6.326  ; 6.289 ; 6.622 ; 6.585  ;
; eamem_csx  ; eamem_data[7]  ; 6.261  ; 6.224 ; 6.570 ; 6.533  ;
; eamem_csx  ; eamem_data[8]  ; 5.971  ; 5.934 ; 6.285 ; 6.248  ;
; eamem_csx  ; eamem_data[9]  ; 6.326  ; 6.289 ; 6.622 ; 6.585  ;
; eamem_csx  ; eamem_data[10] ; 6.326  ; 6.289 ; 6.622 ; 6.585  ;
; eamem_csx  ; eamem_data[11] ; 6.583  ; 6.546 ; 6.859 ; 6.822  ;
; eamem_csx  ; eamem_data[12] ; 6.284  ; 6.247 ; 6.569 ; 6.532  ;
; eamem_csx  ; eamem_data[13] ; 6.607  ; 6.570 ; 6.895 ; 6.858  ;
; eamem_csx  ; eamem_data[14] ; 6.607  ; 6.570 ; 6.895 ; 6.858  ;
; eamem_csx  ; eamem_data[15] ; 5.966  ; 5.929 ; 6.278 ; 6.241  ;
; eamem_csx  ; eamem_waitx    ; 10.093 ;       ;       ; 10.228 ;
+------------+----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; clk_lsdr   ; -2.449 ; -1015.008      ;
; clk_llc    ; -0.969 ; -13.925        ;
; clk_div[1] ; -0.230 ; -0.854         ;
; clk_llc2   ; 0.125  ; 0.000          ;
; vadr[14]   ; 0.162  ; 0.000          ;
; href       ; 0.642  ; 0.000          ;
; odd        ; 0.642  ; 0.000          ;
+------------+--------+----------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_div[1] ; -0.323 ; -4.922        ;
; clk_llc    ; -0.142 ; -0.142        ;
; clk_llc2   ; -0.099 ; -0.099        ;
; clk_lsdr   ; 0.161  ; 0.000         ;
; vadr[14]   ; 0.180  ; 0.000         ;
; href       ; 0.197  ; 0.000         ;
; odd        ; 0.197  ; 0.000         ;
+------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+------------+--------+------------------------------+
; Clock      ; Slack  ; End Point TNS                ;
+------------+--------+------------------------------+
; clk_lsdr   ; -3.000 ; -884.016                     ;
; clk_llc    ; -3.000 ; -61.129                      ;
; clk_llc2   ; -3.000 ; -5.733                       ;
; odd        ; -3.000 ; -4.167                       ;
; href       ; -3.000 ; -4.135                       ;
; clk_div[1] ; -1.000 ; -18.000                      ;
; vadr[14]   ; -1.000 ; -6.000                       ;
+------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_lsdr'                                                                                                                                                                ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.449 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.549      ;
; -2.449 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.549      ;
; -2.449 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.549      ;
; -2.447 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.550      ;
; -2.437 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.562      ;
; -2.437 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.562      ;
; -2.437 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.562      ;
; -2.435 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.563      ;
; -2.416 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.510      ;
; -2.416 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.510      ;
; -2.416 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.510      ;
; -2.414 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.089      ; 3.511      ;
; -2.403 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.506      ;
; -2.403 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.506      ;
; -2.403 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.506      ;
; -2.401 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.098      ; 3.507      ;
; -2.401 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.501      ;
; -2.401 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.501      ;
; -2.401 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.501      ;
; -2.399 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.502      ;
; -2.394 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.509      ;
; -2.394 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.509      ;
; -2.394 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.509      ;
; -2.392 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.110      ; 3.510      ;
; -2.389 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.514      ;
; -2.389 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.514      ;
; -2.389 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.117      ; 3.514      ;
; -2.387 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.522      ;
; -2.387 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.522      ;
; -2.387 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.522      ;
; -2.387 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.120      ; 3.515      ;
; -2.385 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.130      ; 3.523      ;
; -2.379 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.500      ;
; -2.379 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.500      ;
; -2.379 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.500      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.477      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.477      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.477      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.501      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.527      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.527      ;
; -2.377 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.527      ;
; -2.375 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.478      ;
; -2.375 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.145      ; 3.528      ;
; -2.368 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.462      ;
; -2.368 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.462      ;
; -2.368 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.086      ; 3.462      ;
; -2.366 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.089      ; 3.463      ;
; -2.355 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.458      ;
; -2.355 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.458      ;
; -2.355 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.458      ;
; -2.353 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a33~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.098      ; 3.459      ;
; -2.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.461      ;
; -2.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.461      ;
; -2.346 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.107      ; 3.461      ;
; -2.344 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.110      ; 3.462      ;
; -2.339 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.474      ;
; -2.339 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.474      ;
; -2.339 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.127      ; 3.474      ;
; -2.337 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.130      ; 3.475      ;
; -2.331 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.452      ;
; -2.331 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.452      ;
; -2.331 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.113      ; 3.452      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.429      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.429      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.092      ; 3.429      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a41~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.116      ; 3.453      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.479      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.479      ;
; -2.329 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.479      ;
; -2.327 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.467      ;
; -2.327 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.467      ;
; -2.327 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.467      ;
; -2.327 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a35~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.095      ; 3.430      ;
; -2.327 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.145      ; 3.480      ;
; -2.325 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.135      ; 3.468      ;
; -2.323 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.443      ;
; -2.323 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.443      ;
; -2.323 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.443      ;
; -2.321 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.444      ;
; -2.313 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.121      ; 3.442      ;
; -2.313 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.121      ; 3.442      ;
; -2.313 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.121      ; 3.442      ;
; -2.311 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a37~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.124      ; 3.443      ;
; -2.309 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.133      ; 3.450      ;
; -2.309 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.133      ; 3.450      ;
; -2.309 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.133      ; 3.450      ;
; -2.307 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.136      ; 3.451      ;
; -2.306 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.139      ; 3.453      ;
; -2.306 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.139      ; 3.453      ;
; -2.306 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.139      ; 3.453      ;
; -2.304 ; cs[2]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.142      ; 3.454      ;
; -2.279 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.419      ;
; -2.279 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.419      ;
; -2.279 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.132      ; 3.419      ;
; -2.277 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.135      ; 3.420      ;
; -2.275 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_address_reg0 ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.395      ;
; -2.275 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_re_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.395      ;
; -2.275 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_we_reg       ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.112      ; 3.395      ;
; -2.273 ; cs[1]     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a45~porta_datain_reg0  ; clk_lsdr     ; clk_lsdr    ; 1.000        ; 0.115      ; 3.396      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; Cb_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.923      ;
; -0.968 ; Cr_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 2.114      ;
; -0.964 ; Cr_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.918      ;
; -0.960 ; Cb_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.914      ;
; -0.955 ; Cr_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.909      ;
; -0.939 ; Cr_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.893      ;
; -0.934 ; Cb_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 2.080      ;
; -0.933 ; Cr_Data1[1] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.887      ;
; -0.926 ; Cr_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 2.058      ;
; -0.921 ; Y_Data1[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.869      ;
; -0.920 ; Cr_Data1[3] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.874      ;
; -0.920 ; Y_Data1[6]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 2.060      ;
; -0.916 ; Cb_Data1[4] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.870      ;
; -0.916 ; Y_Data2[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.870      ;
; -0.911 ; Cr_Data1[3] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.865      ;
; -0.908 ; Cb_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.862      ;
; -0.907 ; Cr_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.861      ;
; -0.903 ; Cr_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 2.049      ;
; -0.892 ; Cb_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 2.024      ;
; -0.890 ; Cr_Data1[1] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 2.036      ;
; -0.879 ; Y_Data1[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.827      ;
; -0.878 ; Y_Data1[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 2.018      ;
; -0.864 ; Cr_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.818      ;
; -0.861 ; Cr_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.993      ;
; -0.860 ; Cb_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 2.006      ;
; -0.859 ; Y_Data2[4]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.813      ;
; -0.858 ; Y_Data2[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.812      ;
; -0.855 ; Cr_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.809      ;
; -0.849 ; Cb_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.995      ;
; -0.848 ; Cr_Data1[1] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.980      ;
; -0.847 ; Y_Data2[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.801      ;
; -0.846 ; Y_Data2[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.800      ;
; -0.842 ; Cb_Data1[7] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.796      ;
; -0.841 ; Cb_Data1[4] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.795      ;
; -0.841 ; Cb_Data1[7] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.795      ;
; -0.837 ; Cb_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.791      ;
; -0.828 ; Y_Data1[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.776      ;
; -0.821 ; Cb_Data1[4] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.967      ;
; -0.821 ; Y_Data1[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.769      ;
; -0.820 ; Y_Data1[5]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.960      ;
; -0.819 ; Cr_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.773      ;
; -0.818 ; Cr_Data1[6] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.772      ;
; -0.813 ; Cb_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.959      ;
; -0.811 ; Cb_Data1[4] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.943      ;
; -0.811 ; Y_Data2[0]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.943      ;
; -0.807 ; Cb_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.939      ;
; -0.803 ; Cb_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.935      ;
; -0.801 ; Cr_Data1[1] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.755      ;
; -0.799 ; Y_Data2[5]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.753      ;
; -0.799 ; Y_Data2[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.945      ;
; -0.798 ; Y_Data2[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.752      ;
; -0.795 ; Cb_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.749      ;
; -0.794 ; Cr_Data1[5] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.748      ;
; -0.793 ; Y_Data1[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.741      ;
; -0.792 ; Y_Data1[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.932      ;
; -0.789 ; Y_Data2[1]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.743      ;
; -0.789 ; Cb_Data1[2] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.743      ;
; -0.786 ; Y_Data1[4]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.734      ;
; -0.783 ; Cr_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.737      ;
; -0.780 ; Cr_Data1[6] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.926      ;
; -0.777 ; Y_Data1[6]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.138      ; 1.903      ;
; -0.777 ; Y_Data2[0]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.731      ;
; -0.774 ; Cr_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.920      ;
; -0.764 ; Cb_Data1[2] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.718      ;
; -0.764 ; Cb_Data1[2] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.910      ;
; -0.760 ; Cb_Data1[7] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.906      ;
; -0.760 ; Cb_Data1[6] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.714      ;
; -0.753 ; Y_Data1[3]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.701      ;
; -0.752 ; Y_Data1[3]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.892      ;
; -0.749 ; Cr_Data1[3] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.895      ;
; -0.743 ; Y_Data2[6]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.697      ;
; -0.742 ; Y_Data2[6]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.696      ;
; -0.741 ; Cb_Data1[0] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.695      ;
; -0.739 ; Cr_Data1[5] ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.693      ;
; -0.735 ; Cr_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.867      ;
; -0.735 ; Y_Data1[4]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.138      ; 1.861      ;
; -0.728 ; Y_Data1[5]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.676      ;
; -0.720 ; Y_Data2[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.674      ;
; -0.717 ; Cb_Data1[3] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.849      ;
; -0.716 ; Cb_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.862      ;
; -0.715 ; Y_Data2[7]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.669      ;
; -0.700 ; Y_Data1[1]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.648      ;
; -0.698 ; Cr_Data1[5] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.844      ;
; -0.693 ; Cb_Data1[7] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.825      ;
; -0.692 ; Y_Data1[7]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.640      ;
; -0.685 ; Y_Data1[2]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.825      ;
; -0.684 ; Cr_Data1[6] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.816      ;
; -0.681 ; Y_Data2[1]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.813      ;
; -0.680 ; Cr_Data1[5] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.812      ;
; -0.679 ; Y_Data1[0]  ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.627      ;
; -0.679 ; Y_Data1[0]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.819      ;
; -0.678 ; Y_Data1[7]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.152      ; 1.818      ;
; -0.677 ; Y_Data1[5]  ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.138      ; 1.803      ;
; -0.674 ; Y_Data2[1]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.820      ;
; -0.669 ; Cr_Data1[0] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.801      ;
; -0.668 ; Cr_Data1[0] ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.814      ;
; -0.668 ; Y_Data2[4]  ; B_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; 0.158      ; 1.814      ;
; -0.667 ; Cb_Data1[2] ; B_temp[18] ; clk_llc      ; clk_llc     ; 1.000        ; 0.144      ; 1.799      ;
; -0.664 ; Cb_Data1[0] ; G_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.034     ; 1.618      ;
; -0.660 ; Y_Data1[3]  ; R_temp[17] ; clk_llc      ; clk_llc     ; 1.000        ; -0.040     ; 1.608      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.230 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.180      ;
; -0.185 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.135      ;
; -0.170 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.120      ;
; -0.166 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.166 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.153 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.103      ;
; -0.122 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.072      ;
; -0.121 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.071      ;
; -0.106 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.056      ;
; -0.106 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.056      ;
; -0.102 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.052      ;
; -0.102 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.052      ;
; -0.100 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.050      ;
; -0.089 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.089 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.058 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.008      ;
; -0.057 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.057 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.042 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.992      ;
; -0.042 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.992      ;
; -0.040 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.990      ;
; -0.038 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.038 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.038 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.036 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.986      ;
; -0.025 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; 0.006  ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.006  ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.006  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.397      ;
; 0.006  ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.397      ;
; 0.006  ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.500        ; 1.925      ; 2.397      ;
; 0.007  ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.007  ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.022  ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.022  ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.022  ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.024  ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.926      ;
; 0.026  ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.028  ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.922      ;
; 0.038  ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.912      ;
; 0.039  ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.043  ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.043  ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.500        ; 1.923      ; 2.358      ;
; 0.070  ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.071  ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.071  ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.073  ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.500        ; 1.925      ; 2.330      ;
; 0.073  ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.500        ; 1.925      ; 2.330      ;
; 0.073  ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.500        ; 1.925      ; 2.330      ;
; 0.080  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.080  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.500        ; 1.923      ; 2.321      ;
; 0.086  ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.088  ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.862      ;
; 0.090  ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.092  ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.858      ;
; 0.102  ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.848      ;
; 0.102  ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.848      ;
; 0.103  ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.847      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc2'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 1.287      ; 1.743      ;
; 0.430 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.521      ;
; 0.606 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.037     ; 0.345      ;
; 0.826 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 1.287      ; 1.542      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'vadr[14]'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.788      ;
; 0.166 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.784      ;
; 0.175 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.775      ;
; 0.178 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.772      ;
; 0.204 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.746      ;
; 0.210 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.740      ;
; 0.239 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.711      ;
; 0.241 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.709      ;
; 0.242 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.708      ;
; 0.297 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.848      ;
; 0.335 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.810      ;
; 0.341 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.804      ;
; 0.363 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.782      ;
; 0.405 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.157      ; 0.740      ;
; 0.413 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.047     ; 0.528      ;
; 0.426 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.524      ;
; 0.434 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.516      ;
; 0.434 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.516      ;
; 0.443 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.507      ;
; 0.444 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.506      ;
; 0.605 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.038     ; 0.345      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.642 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.642 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_div[1]'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.323 ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; 0.000        ; 2.013      ; 1.895      ;
; -0.273 ; odd       ; vadr[0]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[1]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[2]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[3]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[4]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[5]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[6]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[7]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[8]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[9]   ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[10]  ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[11]  ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[12]  ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[13]  ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.273 ; odd       ; vadr[14]  ; odd          ; clk_div[1]  ; 0.000        ; 2.013      ; 1.852      ;
; -0.259 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.868      ;
; -0.259 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.868      ;
; -0.259 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.000        ; 2.015      ; 1.868      ;
; -0.227 ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 2.013      ; 1.898      ;
; -0.161 ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.966      ;
; -0.161 ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.966      ;
; -0.161 ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 2.015      ; 1.966      ;
; -0.092 ; B_int[18] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.766      ;
; -0.092 ; B_int[18] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.766      ;
; -0.082 ; G_int[17] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.776      ;
; -0.080 ; B_int[18] ; vdata[10] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.778      ;
; -0.060 ; R_int[17] ; vdata[11] ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.798      ;
; -0.033 ; B_int[17] ; vdata[0]  ; clk_llc      ; clk_div[1]  ; 0.000        ; 0.746      ; 0.825      ;
; 0.284  ; vadr[1]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.284  ; vadr[5]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.285  ; vadr[2]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[3]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[4]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[7]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[9]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[11]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[12]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.286  ; vadr[6]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[8]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[10]  ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.295  ; vadr[13]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.415      ;
; 0.296  ; vadr[0]   ; vadr[0]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.416      ;
; 0.310  ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.310  ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 0.000        ; 0.439      ; 0.861      ;
; 0.408  ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 0.000        ; 0.441      ; 0.961      ;
; 0.408  ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 0.000        ; 0.441      ; 0.961      ;
; 0.408  ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 0.000        ; 0.441      ; 0.961      ;
; 0.428  ; vadr[1]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.548      ;
; 0.428  ; vadr[5]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.548      ;
; 0.429  ; vadr[3]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.437  ; vadr[4]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.437  ; vadr[2]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.437  ; vadr[12]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.438  ; vadr[0]   ; vadr[1]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.558      ;
; 0.438  ; vadr[10]  ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.558      ;
; 0.439  ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[6]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[8]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[4]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[2]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.439  ; vadr[12]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.559      ;
; 0.440  ; vadr[0]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.560      ;
; 0.440  ; vadr[10]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.560      ;
; 0.441  ; vadr[6]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.561      ;
; 0.441  ; vadr[8]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.561      ;
; 0.467  ; vadr[14]  ; vadr[14]  ; vadr[14]     ; clk_div[1]  ; -0.500       ; 2.013      ; 2.185      ;
; 0.486  ; vadr[1]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.606      ;
; 0.486  ; vadr[5]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.606      ;
; 0.487  ; vadr[3]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 0.000        ; 0.038      ; 0.607      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.142 ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.322      ; 1.395      ;
; 0.162  ; odd         ; vpo_wrxd1   ; odd          ; clk_llc     ; 0.000        ; 1.322      ; 1.596      ;
; 0.168  ; B_temp[17]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.046      ; 0.296      ;
; 0.185  ; R_temp[17]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.305      ;
; 0.188  ; G_temp[17]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.308      ;
; 0.219  ; odd         ; CodeCnt[1]  ; odd          ; clk_llc     ; 0.000        ; 1.322      ; 1.653      ;
; 0.225  ; odd         ; CodeCnt[0]  ; odd          ; clk_llc     ; 0.000        ; 1.322      ; 1.659      ;
; 0.255  ; vpo_wrxd2   ; vpo_wrxd3   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.375      ;
; 0.260  ; vpo_wrxd1   ; vpo_wrxd2   ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.380      ;
; 0.286  ; href        ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; 1.322      ; 1.720      ;
; 0.317  ; href        ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; 1.322      ; 1.751      ;
; 0.323  ; href        ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; 1.322      ; 1.757      ;
; 0.506  ; B_temp[17]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.154     ; 0.434      ;
; 0.510  ; CodeCnt[1]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.631      ;
; 0.516  ; clk_div[1]  ; vpo_wrxd1   ; clk_div[1]   ; clk_llc     ; -0.500       ; 1.322      ; 1.553      ;
; 0.517  ; CodeCnt[0]  ; CodeCnt[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.638      ;
; 0.526  ; Y_Data1[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.223      ; 0.831      ;
; 0.535  ; CodeCnt[0]  ; CodeCnt[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.656      ;
; 0.551  ; CodeCnt[1]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.240      ; 0.873      ;
; 0.565  ; CodeCnt[0]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 0.873      ;
; 0.575  ; B_temp[18]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.046      ; 0.703      ;
; 0.581  ; CodeCnt[1]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.226      ; 0.889      ;
; 0.624  ; CodeCnt[0]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.746      ;
; 0.635  ; Y_Data1[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.237      ; 0.954      ;
; 0.640  ; CodeCnt[1]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.762      ;
; 0.643  ; CodeCnt[0]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.765      ;
; 0.659  ; CodeCnt[1]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.781      ;
; 0.667  ; CodeCnt[0]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.240      ; 0.989      ;
; 0.728  ; Y_Data2[5]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.039      ;
; 0.728  ; Y_Data1[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.223      ; 1.033      ;
; 0.732  ; Y_Data2[3]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.043      ;
; 0.765  ; Y_Data2[5]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.090      ;
; 0.773  ; Y_Data2[3]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.098      ;
; 0.802  ; href2       ; vpo_wrxd1   ; href         ; clk_llc     ; 0.000        ; -0.252     ; 0.662      ;
; 0.823  ; Cr_Data1[7] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.133      ;
; 0.841  ; Cr_Data1[6] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.151      ;
; 0.849  ; Cb_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.159      ;
; 0.853  ; Y_Data2[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.164      ;
; 0.854  ; Y_Data1[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.237      ; 1.173      ;
; 0.857  ; B_temp[18]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; -0.140     ; 0.799      ;
; 0.860  ; Cr_Data1[7] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.984      ;
; 0.863  ; Y_Data1[6]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.223      ; 1.168      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.868  ; CodeCnt[1]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 0.986      ;
; 0.869  ; Cr_Data1[5] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.179      ;
; 0.879  ; Cr_Data1[6] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.003      ;
; 0.882  ; Y_Data2[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.193      ;
; 0.883  ; Cr_Data1[5] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.007      ;
; 0.886  ; href2       ; CodeCnt[1]  ; href         ; clk_llc     ; 0.000        ; -0.252     ; 0.746      ;
; 0.886  ; Cr_Data1[7] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.242      ; 1.210      ;
; 0.890  ; Y_Data2[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.215      ;
; 0.892  ; href2       ; CodeCnt[0]  ; href         ; clk_llc     ; 0.000        ; -0.252     ; 0.752      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[0]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[2]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[1]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[3]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.894  ; CodeCnt[0]  ; Y_Data2[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.012      ;
; 0.900  ; Y_Data2[7]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.211      ;
; 0.900  ; Cb_Data1[4] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.210      ;
; 0.902  ; Cr_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.242      ; 1.226      ;
; 0.907  ; Y_Data1[7]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 1.026      ;
; 0.909  ; CodeCnt[1]  ; B_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.031      ;
; 0.909  ; CodeCnt[1]  ; B_int[18]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.031      ;
; 0.909  ; CodeCnt[1]  ; G_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.031      ;
; 0.909  ; CodeCnt[1]  ; R_int[17]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 1.031      ;
; 0.913  ; Y_Data2[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 1.038      ;
; 0.919  ; Y_Data2[4]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.244      ;
; 0.930  ; Cr_Data1[7] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.054      ;
; 0.937  ; Y_Data2[7]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.262      ;
; 0.939  ; Cb_Data1[5] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.242      ; 1.263      ;
; 0.952  ; Y_Data2[2]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.229      ; 1.263      ;
; 0.954  ; Y_Data1[5]  ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 1.073      ;
; 0.957  ; Cr_Data1[5] ; R_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.081      ;
; 0.958  ; Y_Data2[5]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 1.083      ;
; 0.967  ; Cr_Data1[6] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.242      ; 1.291      ;
; 0.971  ; Y_Data1[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 1.090      ;
; 0.975  ; Y_Data1[4]  ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.223      ; 1.280      ;
; 0.978  ; Cr_Data1[3] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.288      ;
; 0.986  ; CodeCnt[1]  ; Cb_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.104      ;
; 0.986  ; CodeCnt[1]  ; Cb_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.104      ;
; 0.986  ; CodeCnt[1]  ; Cb_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.104      ;
; 0.986  ; Cr_Data1[4] ; B_temp[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.228      ; 1.296      ;
; 0.989  ; Y_Data2[2]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.243      ; 1.314      ;
; 0.989  ; Y_Data1[6]  ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.237      ; 1.308      ;
; 0.990  ; Cb_Data1[4] ; B_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.242      ; 1.314      ;
; 0.992  ; Cr_Data1[3] ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 1.116      ;
; 0.996  ; Y_Data2[7]  ; G_temp[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 1.121      ;
; 1.005  ; CodeCnt[0]  ; Cr_Data1[7] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.123      ;
; 1.005  ; CodeCnt[0]  ; Cr_Data1[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.123      ;
; 1.005  ; CodeCnt[0]  ; Cr_Data1[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.123      ;
; 1.005  ; CodeCnt[0]  ; Cr_Data1[2] ; clk_llc      ; clk_llc     ; 0.000        ; 0.036      ; 1.123      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.099 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 1.341      ; 1.457      ;
; 0.181  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.300      ;
; 0.327  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.037      ; 0.446      ;
; 0.559  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 1.341      ; 1.615      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_lsdr'                                                                                                                                                                   ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.161 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.338      ; 1.714      ;
; 0.163 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.901      ;
; 0.163 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.901      ;
; 0.163 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.901      ;
; 0.163 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a24~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.933      ;
; 0.164 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a49~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.506      ; 1.904      ;
; 0.164 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.522      ; 1.920      ;
; 0.164 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.522      ; 1.920      ;
; 0.164 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.522      ; 1.920      ;
; 0.165 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.923      ;
; 0.166 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.918      ;
; 0.166 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.918      ;
; 0.166 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.518      ; 1.918      ;
; 0.167 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.520      ; 1.921      ;
; 0.171 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.902      ;
; 0.171 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.902      ;
; 0.171 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.902      ;
; 0.172 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.499      ; 1.905      ;
; 0.176 ; cs[5]       ; cs[5]                                                                                                         ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; cs[3]       ; cs[3]                                                                                                         ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.296      ;
; 0.185 ; waitx_d7    ; waitx_d8                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.305      ;
; 0.186 ; waitx_d8    ; waitx_d9                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.306      ;
; 0.187 ; waitx_d3    ; waitx_d4                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.307      ;
; 0.188 ; waitx_d5    ; waitx_d6                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.308      ;
; 0.189 ; oddframe_d1 ; oddframe_d2                                                                                                   ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.309      ;
; 0.193 ; waitx_d4    ; waitx_d5                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.313      ;
; 0.195 ; waitx_d2    ; waitx_d3                                                                                                      ; clk_lsdr     ; clk_lsdr    ; 0.000        ; 0.038      ; 0.315      ;
; 0.196 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a7~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.954      ;
; 0.196 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.954      ;
; 0.196 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.954      ;
; 0.196 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.524      ; 1.954      ;
; 0.197 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.526      ; 1.957      ;
; 0.205 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.943      ;
; 0.205 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.943      ;
; 0.205 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.943      ;
; 0.205 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.504      ; 1.943      ;
; 0.206 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.976      ;
; 0.206 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.506      ; 1.946      ;
; 0.208 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.973      ;
; 0.208 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 1.975      ;
; 0.208 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.973      ;
; 0.208 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.531      ; 1.973      ;
; 0.209 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a51~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.491      ; 1.934      ;
; 0.211 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.935      ;
; 0.211 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.935      ;
; 0.211 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.935      ;
; 0.212 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a125~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.492      ; 1.938      ;
; 0.213 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.955      ;
; 0.213 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.955      ;
; 0.213 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.508      ; 1.955      ;
; 0.214 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.958      ;
; 0.215 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_address_reg0 ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.959      ;
; 0.215 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_re_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.959      ;
; 0.215 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg       ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.959      ;
; 0.216 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_datain_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.512      ; 1.962      ;
; 0.217 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.534      ; 1.985      ;
; 0.218 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.942      ;
; 0.219 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a26~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.530      ; 1.983      ;
; 0.223 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a52~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.497      ; 1.954      ;
; 0.223 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.940      ;
; 0.223 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.940      ;
; 0.223 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.940      ;
; 0.223 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.528      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_address_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_datain_reg0    ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.529      ; 1.987      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_re_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a2~porta_we_reg         ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a57~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.943      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.529      ; 1.987      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.224 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a12~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.527      ; 1.985      ;
; 0.225 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 1.995      ;
; 0.225 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a21~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.513      ; 1.972      ;
; 0.225 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a61~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.942      ;
; 0.230 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.954      ;
; 0.230 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.490      ; 1.954      ;
; 0.231 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.492      ; 1.957      ;
; 0.232 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a20~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.987      ;
; 0.233 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.522      ; 1.989      ;
; 0.234 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.496      ; 1.964      ;
; 0.236 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 2.003      ;
; 0.236 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 2.003      ;
; 0.236 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.533      ; 2.003      ;
; 0.237 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.536      ; 2.007      ;
; 0.237 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a36~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.485      ; 1.956      ;
; 0.237 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 2.006      ;
; 0.240 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 2.009      ;
; 0.240 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.537      ; 2.011      ;
; 0.240 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 2.009      ;
; 0.240 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a90~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.535      ; 2.009      ;
; 0.241 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a54~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.472      ; 1.947      ;
; 0.241 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a58~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.513      ; 1.988      ;
; 0.241 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a63~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.510      ; 1.985      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.997      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_datain_reg0   ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.523      ; 1.999      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_re_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.997      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.521      ; 1.997      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a28~porta_we_reg        ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.523      ; 1.999      ;
; 0.242 ; vadr[14]    ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a61~porta_address_reg0  ; vadr[14]     ; clk_lsdr    ; 0.000        ; 1.483      ; 1.959      ;
+-------+-------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.300      ;
; 0.214 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.538      ;
; 0.226 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.550      ;
; 0.273 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.393      ;
; 0.273 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.597      ;
; 0.274 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.394      ;
; 0.275 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.395      ;
; 0.277 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.047      ; 0.406      ;
; 0.279 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.399      ;
; 0.284 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.404      ;
; 0.285 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.609      ;
; 0.288 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.612      ;
; 0.417 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.537      ;
; 0.427 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.547      ;
; 0.428 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.548      ;
; 0.429 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.549      ;
; 0.430 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.550      ;
; 0.432 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.552      ;
; 0.475 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.595      ;
; 0.487 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.607      ;
; 0.490 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.038      ; 0.610      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.197 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.197 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_lsdr'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_lsdr ; Rise       ; clk_lsdr                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_lsdr ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a116                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                             ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_llc ; Rise       ; clk_llc         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_int[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; B_temp[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cb_Data1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; CodeCnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Cr_Data1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; G_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; G_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; R_int[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; R_temp[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; Y_Data2[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_llc ; Rise       ; vpo_wrxd3       ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]      ;
; -0.243 ; -0.059       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7]     ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]     ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]     ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]     ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_temp[17]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_temp[17]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[0]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[1]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[2]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[3]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[4]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[5]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[6]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data1[7]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[3]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[4]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[5]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[6]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[7]      ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2       ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]      ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]      ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[17]|clk  ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; B_temp[18]|clk  ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; clk_llc~input|o ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0]|clk ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1]|clk ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7]|clk ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[0]|clk  ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[1]|clk  ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; clk_llc ; Rise       ; Y_Data2[2]|clk  ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.835  ; 1.051        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.835  ; 1.051        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 1.043  ; 1.043        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 1.057  ; 1.057        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; href  ; Rise       ; href2        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.111  ; 0.295        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.457  ; 0.673        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.457  ; 0.673        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.457  ; 0.673        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.457  ; 0.673        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.457  ; 0.673        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.480  ; 0.696        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.701  ; 0.701        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.048 ; 0.464 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.044 ; 0.427 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.265 ; 0.631 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 0.547 ; 0.978 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 0.445 ; 0.911 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 1.817 ; 2.757 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 1.645 ; 2.519 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 1.597 ; 2.478 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 1.402 ; 2.252 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 1.387 ; 2.232 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 1.366 ; 2.210 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 1.317 ; 2.161 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 1.248 ; 2.089 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 1.483 ; 2.335 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 1.645 ; 2.519 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 0.959 ; 1.419 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 3.790 ; 4.922 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 2.254 ; 3.304 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 2.391 ; 3.440 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 2.491 ; 3.542 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 2.317 ; 3.357 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 2.257 ; 3.289 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 2.368 ; 3.416 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 2.159 ; 3.176 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 2.382 ; 3.425 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 2.258 ; 3.295 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 2.172 ; 3.193 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 2.284 ; 3.320 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 2.282 ; 3.316 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 2.244 ; 3.271 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 2.994 ; 3.905 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 3.790 ; 4.922 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 2.944 ; 3.873 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 2.090 ; 3.063 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 1.640 ; 2.533 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 1.525 ; 2.387 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 0.512 ; 0.933 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 0.787 ; 1.156 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.197  ; -0.219 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.243  ; -0.169 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.019  ; -0.366 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.316 ; -0.746 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.192 ; -0.646 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -1.610 ; -2.534 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.830 ; -1.638 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.129 ; -1.977 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.996 ; -1.830 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.145 ; -1.975 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.851 ; -1.659 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.921 ; -1.727 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.830 ; -1.638 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.041 ; -1.861 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.080 ; -1.910 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.511 ; -0.942 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -0.939 ; -1.777 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.124 ; -2.001 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.279 ; -2.174 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.373 ; -2.278 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.135 ; -2.018 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.120 ; -1.997 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.082 ; -1.948 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -1.080 ; -1.944 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.200 ; -2.083 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.143 ; -2.006 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.139 ; -2.023 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -0.939 ; -1.777 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.290 ; -2.168 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -0.982 ; -1.828 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.164 ; -2.009 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.257 ; -3.096 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.179 ; -2.019 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.459 ; -2.344 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -0.993 ; -1.843 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -0.784 ; -1.586 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.313 ; -0.734 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -0.576 ; -0.948 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 7.570 ; 8.197 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 6.889 ; 7.195 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 7.000 ; 7.559 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 6.379 ; 6.814 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 7.019 ; 7.256 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 7.151 ; 7.514 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 7.570 ; 8.197 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 6.501 ; 6.758 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 6.605 ; 7.112 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 6.567 ; 7.061 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 6.339 ; 6.761 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 6.853 ; 7.331 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 7.127 ; 7.429 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 6.747 ; 7.032 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 6.663 ; 6.902 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 6.360 ; 6.560 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 6.453 ; 6.868 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.525 ; 5.901 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 5.844 ; 6.244 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 5.178 ; 5.340 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.845 ; 6.255 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.278 ; 6.522 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.357 ; 4.399 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.476 ; 4.623 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 5.652 ; 6.008 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 4.673 ; 4.831 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.135 ; 5.442 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 5.231 ; 5.535 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 6.068 ; 6.443 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 6.148 ; 6.577 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 4.985 ; 5.263 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 5.309 ; 5.561 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 5.005 ; 5.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 4.738 ; 4.910 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 4.476 ; 4.623 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.346 ; 5.594 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 4.966 ; 5.210 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 4.896 ; 5.077 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.079 ; 5.255 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.614 ; 4.872 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.144 ; 5.405 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 5.452 ; 5.734 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 3.872 ; 3.996 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.621 ; 6.008 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.033 ; 6.261 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.193 ; 4.234 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.544 ; 3.530 ; 4.314 ; 4.300 ;
; eamem_csx  ; eamem_data[1]  ; 3.544 ; 3.530 ; 4.314 ; 4.300 ;
; eamem_csx  ; eamem_data[2]  ; 3.430 ; 3.429 ; 4.174 ; 4.173 ;
; eamem_csx  ; eamem_data[3]  ; 3.654 ; 3.653 ; 4.437 ; 4.436 ;
; eamem_csx  ; eamem_data[4]  ; 3.811 ; 3.810 ; 4.621 ; 4.620 ;
; eamem_csx  ; eamem_data[5]  ; 3.654 ; 3.653 ; 4.437 ; 4.436 ;
; eamem_csx  ; eamem_data[6]  ; 3.850 ; 3.849 ; 4.661 ; 4.660 ;
; eamem_csx  ; eamem_data[7]  ; 3.811 ; 3.810 ; 4.621 ; 4.620 ;
; eamem_csx  ; eamem_data[8]  ; 3.654 ; 3.653 ; 4.437 ; 4.436 ;
; eamem_csx  ; eamem_data[9]  ; 3.850 ; 3.849 ; 4.661 ; 4.660 ;
; eamem_csx  ; eamem_data[10] ; 3.850 ; 3.849 ; 4.661 ; 4.660 ;
; eamem_csx  ; eamem_data[11] ; 3.997 ; 3.996 ; 4.826 ; 4.825 ;
; eamem_csx  ; eamem_data[12] ; 3.818 ; 3.817 ; 4.623 ; 4.622 ;
; eamem_csx  ; eamem_data[13] ; 3.997 ; 3.996 ; 4.835 ; 4.834 ;
; eamem_csx  ; eamem_data[14] ; 3.997 ; 3.996 ; 4.835 ; 4.834 ;
; eamem_csx  ; eamem_data[15] ; 3.645 ; 3.644 ; 4.427 ; 4.426 ;
; eamem_csx  ; eamem_waitx    ; 5.851 ;       ;       ; 6.974 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[1]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[2]  ; 3.324 ; 3.323 ; 4.061 ; 4.060 ;
; eamem_csx  ; eamem_data[3]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[4]  ; 3.689 ; 3.688 ; 4.490 ; 4.489 ;
; eamem_csx  ; eamem_data[5]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[6]  ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[7]  ; 3.689 ; 3.688 ; 4.490 ; 4.489 ;
; eamem_csx  ; eamem_data[8]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[9]  ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[10] ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[11] ; 3.868 ; 3.867 ; 4.686 ; 4.685 ;
; eamem_csx  ; eamem_data[12] ; 3.696 ; 3.695 ; 4.491 ; 4.490 ;
; eamem_csx  ; eamem_data[13] ; 3.868 ; 3.867 ; 4.694 ; 4.693 ;
; eamem_csx  ; eamem_data[14] ; 3.868 ; 3.867 ; 4.694 ; 4.693 ;
; eamem_csx  ; eamem_data[15] ; 3.530 ; 3.529 ; 4.303 ; 4.302 ;
; eamem_csx  ; eamem_waitx    ; 5.611 ;       ;       ; 6.706 ;
+------------+----------------+-------+-------+-------+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.762    ; -0.523 ; N/A      ; N/A     ; -3.000              ;
;  clk_div[1]      ; -1.654    ; -0.523 ; N/A      ; N/A     ; -1.285              ;
;  clk_llc         ; -3.364    ; -0.142 ; N/A      ; N/A     ; -3.000              ;
;  clk_llc2        ; -0.240    ; -0.099 ; N/A      ; N/A     ; -3.000              ;
;  clk_lsdr        ; -5.762    ; 0.161  ; N/A      ; N/A     ; -3.000              ;
;  href            ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  odd             ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  vadr[14]        ; -0.836    ; 0.180  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -2865.997 ; -7.703 ; 0.0      ; 0.0     ; -1879.185           ;
;  clk_div[1]      ; -19.036   ; -7.581 ; N/A      ; N/A     ; -23.130             ;
;  clk_llc         ; -75.709   ; -0.142 ; N/A      ; N/A     ; -61.129             ;
;  clk_llc2        ; -0.240    ; -0.099 ; N/A      ; N/A     ; -5.733              ;
;  clk_lsdr        ; -2767.900 ; 0.000  ; N/A      ; N/A     ; -1773.380           ;
;  href            ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  odd             ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  vadr[14]        ; -3.112    ; 0.000  ; N/A      ; N/A     ; -7.710              ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; href           ; clk_div[1] ; 0.281 ; 0.464 ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.169 ; 0.427 ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.621 ; 0.807 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; 1.194 ; 1.271 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; 1.034 ; 1.150 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; 3.840 ; 4.454 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; 3.609 ; 4.081 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; 3.447 ; 3.986 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; 3.049 ; 3.556 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; 3.013 ; 3.518 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; 3.012 ; 3.502 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; 2.857 ; 3.378 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; 2.775 ; 3.286 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; 3.271 ; 3.772 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; 3.609 ; 4.081 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; 2.132 ; 2.129 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; 8.150 ; 8.701 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; 4.713 ; 5.363 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; 5.079 ; 5.692 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; 5.298 ; 5.886 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; 4.847 ; 5.489 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; 4.773 ; 5.377 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; 5.002 ; 5.680 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; 4.683 ; 5.312 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; 5.070 ; 5.662 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; 4.779 ; 5.432 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; 4.615 ; 5.157 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; 4.856 ; 5.450 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; 4.839 ; 5.420 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; 4.821 ; 5.394 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; 6.262 ; 6.819 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; 8.150 ; 8.701 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; 6.060 ; 6.705 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; 4.553 ; 5.215 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; 3.585 ; 4.194 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; 3.398 ; 3.924 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; 1.066 ; 1.222 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; 1.609 ; 1.667 ; Rise       ; clk_lsdr        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; href           ; clk_div[1] ; 0.275  ; 0.256  ; Rise       ; clk_div[1]      ;
; odd            ; clk_div[1] ; 0.415  ; 0.270  ; Rise       ; clk_div[1]      ;
; vref           ; clk_div[1] ; 0.019  ; -0.115 ; Rise       ; clk_div[1]      ;
; href           ; clk_llc    ; -0.316 ; -0.746 ; Rise       ; clk_llc         ;
; odd            ; clk_llc    ; -0.192 ; -0.572 ; Rise       ; clk_llc         ;
; resetx         ; clk_llc    ; -1.610 ; -2.534 ; Rise       ; clk_llc         ;
; vpo[*]         ; clk_llc    ; -0.830 ; -1.638 ; Rise       ; clk_llc         ;
;  vpo[8]        ; clk_llc    ; -1.129 ; -1.977 ; Rise       ; clk_llc         ;
;  vpo[9]        ; clk_llc    ; -0.996 ; -1.830 ; Rise       ; clk_llc         ;
;  vpo[10]       ; clk_llc    ; -1.145 ; -1.975 ; Rise       ; clk_llc         ;
;  vpo[11]       ; clk_llc    ; -0.851 ; -1.659 ; Rise       ; clk_llc         ;
;  vpo[12]       ; clk_llc    ; -0.921 ; -1.727 ; Rise       ; clk_llc         ;
;  vpo[13]       ; clk_llc    ; -0.830 ; -1.638 ; Rise       ; clk_llc         ;
;  vpo[14]       ; clk_llc    ; -1.041 ; -1.861 ; Rise       ; clk_llc         ;
;  vpo[15]       ; clk_llc    ; -1.080 ; -1.910 ; Rise       ; clk_llc         ;
; vref           ; clk_llc    ; -0.511 ; -0.942 ; Rise       ; clk_llc         ;
; eamem_adr[*]   ; clk_lsdr   ; -0.939 ; -1.777 ; Rise       ; clk_lsdr        ;
;  eamem_adr[0]  ; clk_lsdr   ; -1.124 ; -2.001 ; Rise       ; clk_lsdr        ;
;  eamem_adr[1]  ; clk_lsdr   ; -1.279 ; -2.174 ; Rise       ; clk_lsdr        ;
;  eamem_adr[2]  ; clk_lsdr   ; -1.373 ; -2.278 ; Rise       ; clk_lsdr        ;
;  eamem_adr[3]  ; clk_lsdr   ; -1.135 ; -2.018 ; Rise       ; clk_lsdr        ;
;  eamem_adr[4]  ; clk_lsdr   ; -1.120 ; -1.997 ; Rise       ; clk_lsdr        ;
;  eamem_adr[5]  ; clk_lsdr   ; -1.082 ; -1.948 ; Rise       ; clk_lsdr        ;
;  eamem_adr[6]  ; clk_lsdr   ; -1.080 ; -1.944 ; Rise       ; clk_lsdr        ;
;  eamem_adr[7]  ; clk_lsdr   ; -1.200 ; -2.083 ; Rise       ; clk_lsdr        ;
;  eamem_adr[8]  ; clk_lsdr   ; -1.143 ; -2.006 ; Rise       ; clk_lsdr        ;
;  eamem_adr[9]  ; clk_lsdr   ; -1.139 ; -2.023 ; Rise       ; clk_lsdr        ;
;  eamem_adr[10] ; clk_lsdr   ; -0.939 ; -1.777 ; Rise       ; clk_lsdr        ;
;  eamem_adr[11] ; clk_lsdr   ; -1.290 ; -2.168 ; Rise       ; clk_lsdr        ;
;  eamem_adr[12] ; clk_lsdr   ; -0.982 ; -1.828 ; Rise       ; clk_lsdr        ;
;  eamem_adr[13] ; clk_lsdr   ; -1.164 ; -2.009 ; Rise       ; clk_lsdr        ;
;  eamem_adr[14] ; clk_lsdr   ; -2.257 ; -3.096 ; Rise       ; clk_lsdr        ;
;  eamem_adr[15] ; clk_lsdr   ; -1.179 ; -2.019 ; Rise       ; clk_lsdr        ;
; eamem_csx      ; clk_lsdr   ; -1.459 ; -2.344 ; Rise       ; clk_lsdr        ;
; eamem_rdx      ; clk_lsdr   ; -0.993 ; -1.843 ; Rise       ; clk_lsdr        ;
; eamem_wrx      ; clk_lsdr   ; -0.784 ; -1.586 ; Rise       ; clk_lsdr        ;
; odd            ; clk_lsdr   ; -0.313 ; -0.734 ; Rise       ; clk_lsdr        ;
; vref           ; clk_lsdr   ; -0.576 ; -0.948 ; Rise       ; clk_lsdr        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 15.864 ; 16.117 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 14.167 ; 14.247 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 14.596 ; 14.822 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 13.359 ; 13.386 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 14.215 ; 14.266 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 14.829 ; 14.889 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 15.864 ; 16.117 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 13.407 ; 13.555 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 13.734 ; 13.918 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 13.676 ; 13.843 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 13.495 ; 13.455 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 14.414 ; 14.481 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 14.735 ; 14.815 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 13.999 ; 13.942 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 13.675 ; 13.732 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 12.979 ; 13.087 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 13.688 ; 13.565 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 11.484 ; 11.622 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 12.245 ; 12.258 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 10.799 ; 10.864 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 12.144 ; 12.287 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 12.967 ; 12.919 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 8.876  ; 8.854  ; Rise       ; vadr[14]        ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; eamem_data[*]   ; clk_lsdr   ; 4.476 ; 4.623 ; Rise       ; clk_lsdr        ;
;  eamem_data[0]  ; clk_lsdr   ; 5.652 ; 6.008 ; Rise       ; clk_lsdr        ;
;  eamem_data[1]  ; clk_lsdr   ; 4.673 ; 4.831 ; Rise       ; clk_lsdr        ;
;  eamem_data[2]  ; clk_lsdr   ; 5.135 ; 5.442 ; Rise       ; clk_lsdr        ;
;  eamem_data[3]  ; clk_lsdr   ; 5.231 ; 5.535 ; Rise       ; clk_lsdr        ;
;  eamem_data[4]  ; clk_lsdr   ; 6.068 ; 6.443 ; Rise       ; clk_lsdr        ;
;  eamem_data[5]  ; clk_lsdr   ; 6.148 ; 6.577 ; Rise       ; clk_lsdr        ;
;  eamem_data[6]  ; clk_lsdr   ; 4.985 ; 5.263 ; Rise       ; clk_lsdr        ;
;  eamem_data[7]  ; clk_lsdr   ; 5.309 ; 5.561 ; Rise       ; clk_lsdr        ;
;  eamem_data[8]  ; clk_lsdr   ; 5.005 ; 5.291 ; Rise       ; clk_lsdr        ;
;  eamem_data[9]  ; clk_lsdr   ; 4.738 ; 4.910 ; Rise       ; clk_lsdr        ;
;  eamem_data[10] ; clk_lsdr   ; 4.476 ; 4.623 ; Rise       ; clk_lsdr        ;
;  eamem_data[11] ; clk_lsdr   ; 5.346 ; 5.594 ; Rise       ; clk_lsdr        ;
;  eamem_data[12] ; clk_lsdr   ; 4.966 ; 5.210 ; Rise       ; clk_lsdr        ;
;  eamem_data[13] ; clk_lsdr   ; 4.896 ; 5.077 ; Rise       ; clk_lsdr        ;
;  eamem_data[14] ; clk_lsdr   ; 5.079 ; 5.255 ; Rise       ; clk_lsdr        ;
;  eamem_data[15] ; clk_lsdr   ; 4.614 ; 4.872 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; clk_lsdr   ; 5.144 ; 5.405 ; Rise       ; clk_lsdr        ;
; eamem_irq2      ; clk_lsdr   ; 5.452 ; 5.734 ; Rise       ; clk_lsdr        ;
; eamem_waitx     ; clk_lsdr   ; 3.872 ; 3.996 ; Rise       ; clk_lsdr        ;
; eamem_irq1      ; odd        ; 5.621 ; 6.008 ; Rise       ; odd             ;
; eamem_irq2      ; odd        ; 6.033 ; 6.261 ; Rise       ; odd             ;
; led_test        ; vadr[14]   ; 4.193 ; 4.234 ; Rise       ; vadr[14]        ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+----------------+--------+-------+-------+--------+
; Input Port ; Output Port    ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------+--------+-------+-------+--------+
; eamem_csx  ; eamem_data[0]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[1]  ; 7.271  ; 7.202 ; 7.726 ; 7.657  ;
; eamem_csx  ; eamem_data[2]  ; 7.052  ; 7.004 ; 7.514 ; 7.466  ;
; eamem_csx  ; eamem_data[3]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[4]  ; 7.819  ; 7.771 ; 8.336 ; 8.288  ;
; eamem_csx  ; eamem_data[5]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[6]  ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[7]  ; 7.819  ; 7.771 ; 8.336 ; 8.288  ;
; eamem_csx  ; eamem_data[8]  ; 7.483  ; 7.435 ; 7.988 ; 7.940  ;
; eamem_csx  ; eamem_data[9]  ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[10] ; 7.889  ; 7.841 ; 8.394 ; 8.346  ;
; eamem_csx  ; eamem_data[11] ; 8.185  ; 8.137 ; 8.681 ; 8.633  ;
; eamem_csx  ; eamem_data[12] ; 7.842  ; 7.794 ; 8.341 ; 8.293  ;
; eamem_csx  ; eamem_data[13] ; 8.217  ; 8.169 ; 8.732 ; 8.684  ;
; eamem_csx  ; eamem_data[14] ; 8.217  ; 8.169 ; 8.732 ; 8.684  ;
; eamem_csx  ; eamem_data[15] ; 7.480  ; 7.432 ; 7.983 ; 7.935  ;
; eamem_csx  ; eamem_waitx    ; 12.224 ;       ;       ; 12.882 ;
+------------+----------------+--------+-------+-------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; eamem_csx  ; eamem_data[0]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[1]  ; 3.430 ; 3.416 ; 4.191 ; 4.177 ;
; eamem_csx  ; eamem_data[2]  ; 3.324 ; 3.323 ; 4.061 ; 4.060 ;
; eamem_csx  ; eamem_data[3]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[4]  ; 3.689 ; 3.688 ; 4.490 ; 4.489 ;
; eamem_csx  ; eamem_data[5]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[6]  ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[7]  ; 3.689 ; 3.688 ; 4.490 ; 4.489 ;
; eamem_csx  ; eamem_data[8]  ; 3.539 ; 3.538 ; 4.312 ; 4.311 ;
; eamem_csx  ; eamem_data[9]  ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[10] ; 3.727 ; 3.726 ; 4.528 ; 4.527 ;
; eamem_csx  ; eamem_data[11] ; 3.868 ; 3.867 ; 4.686 ; 4.685 ;
; eamem_csx  ; eamem_data[12] ; 3.696 ; 3.695 ; 4.491 ; 4.490 ;
; eamem_csx  ; eamem_data[13] ; 3.868 ; 3.867 ; 4.694 ; 4.693 ;
; eamem_csx  ; eamem_data[14] ; 3.868 ; 3.867 ; 4.694 ; 4.693 ;
; eamem_csx  ; eamem_data[15] ; 3.530 ; 3.529 ; 4.303 ; 4.302 ;
; eamem_csx  ; eamem_waitx    ; 5.611 ;       ;       ; 6.706 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_test       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vpo[0]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[1]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[2]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[3]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[4]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[5]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[6]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[7]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[16]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[17]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[0]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[1]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[2]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[3]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[4]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[5]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[6]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[7]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[8]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[9]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[10]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[11]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[12]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[13]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[14]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_data[15]          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_csx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_lsdr                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; resetx                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; odd                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vref                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; href                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_wrx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_rdx               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_llc2                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[14]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[15]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[13]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[0]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[1]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[2]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[3]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[4]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[5]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[6]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[7]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[8]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[9]            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[10]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[11]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; eamem_adr[12]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[15]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[14]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[12]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[11]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[13]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[9]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[8]                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; vpo[10]                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.01e-08 V                   ; 3.12 V              ; -0.0528 V           ; 0.186 V                              ; 0.158 V                              ; 6.49e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.01e-08 V                  ; 3.12 V             ; -0.0528 V          ; 0.186 V                             ; 0.158 V                             ; 6.49e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.13 V              ; -0.0573 V           ; 0.181 V                              ; 0.15 V                               ; 6.39e-10 s                  ; 6.21e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.13 V             ; -0.0573 V          ; 0.181 V                             ; 0.15 V                              ; 6.39e-10 s                 ; 6.21e-10 s                 ; No                        ; No                        ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.37e-09 V                   ; 3.12 V              ; -0.0484 V           ; 0.251 V                              ; 0.219 V                              ; 8.94e-10 s                  ; 8.73e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.37e-09 V                  ; 3.12 V             ; -0.0484 V          ; 0.251 V                             ; 0.219 V                             ; 8.94e-10 s                 ; 8.73e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-09 V                   ; 3.24 V              ; -0.208 V            ; 0.177 V                              ; 0.264 V                              ; 2.71e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.49e-09 V                  ; 3.24 V             ; -0.208 V           ; 0.177 V                             ; 0.264 V                             ; 2.71e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.13e-06 V                   ; 3.09 V              ; -0.0135 V           ; 0.035 V                              ; 0.136 V                              ; 9.1e-10 s                   ; 9e-10 s                     ; Yes                        ; Yes                        ; 3.08 V                      ; 6.13e-06 V                  ; 3.09 V             ; -0.0135 V          ; 0.035 V                             ; 0.136 V                             ; 9.1e-10 s                  ; 9e-10 s                    ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.06 V                               ; 0.117 V                              ; 8.77e-10 s                  ; 8.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.06 V                              ; 0.117 V                             ; 8.77e-10 s                 ; 8.69e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.12e-06 V                   ; 3.09 V              ; -0.0131 V           ; 0.078 V                              ; 0.137 V                              ; 1.3e-09 s                   ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.12e-06 V                  ; 3.09 V             ; -0.0131 V          ; 0.078 V                             ; 0.137 V                             ; 1.3e-09 s                  ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.13 V              ; -0.108 V            ; 0.148 V                              ; 0.141 V                              ; 3.14e-10 s                  ; 4.03e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.32e-06 V                  ; 3.13 V             ; -0.108 V           ; 0.148 V                             ; 0.141 V                             ; 3.14e-10 s                 ; 4.03e-10 s                 ; Yes                       ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eamem_waitx    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq1     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_irq2     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_test       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 4.36e-08 V                   ; 3.54 V              ; -0.0838 V           ; 0.333 V                              ; 0.336 V                              ; 4.76e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 4.36e-08 V                  ; 3.54 V             ; -0.0838 V          ; 0.333 V                             ; 0.336 V                             ; 4.76e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; eamem_data[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.55 V              ; -0.095 V            ; 0.316 V                              ; 0.321 V                              ; 4.68e-10 s                  ; 4.7e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 3.08e-08 V                  ; 3.55 V             ; -0.095 V           ; 0.316 V                             ; 0.321 V                             ; 4.68e-10 s                 ; 4.7e-10 s                  ; No                        ; Yes                       ;
; eamem_data[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; eamem_data[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.08e-08 V                   ; 3.54 V              ; -0.0738 V           ; 0.348 V                              ; 0.37 V                               ; 6.99e-10 s                  ; 7.07e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 3.08e-08 V                  ; 3.54 V             ; -0.0738 V          ; 0.348 V                             ; 0.37 V                              ; 6.99e-10 s                 ; 7.07e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.06e-08 V                   ; 3.75 V              ; -0.275 V            ; 0.43 V                               ; 0.324 V                              ; 1.32e-10 s                  ; 1.98e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.06e-08 V                  ; 3.75 V             ; -0.275 V           ; 0.43 V                              ; 0.324 V                             ; 1.32e-10 s                 ; 1.98e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 6        ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 36       ; 18       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 33       ; 33       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 763      ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[1] ; clk_div[1] ; 119      ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_div[1] ; 6        ; 0        ; 0        ; 0        ;
; href       ; clk_div[1] ; 36       ; 18       ; 0        ; 0        ;
; odd        ; clk_div[1] ; 33       ; 33       ; 0        ; 0        ;
; vadr[14]   ; clk_div[1] ; 1        ; 1        ; 0        ; 0        ;
; clk_div[1] ; clk_llc    ; 1        ; 1        ; 0        ; 0        ;
; clk_llc    ; clk_llc    ; 763      ; 0        ; 0        ; 0        ;
; href       ; clk_llc    ; 6        ; 3        ; 0        ; 0        ;
; odd        ; clk_llc    ; 3        ; 3        ; 0        ; 0        ;
; clk_div[1] ; clk_llc2   ; 1        ; 1        ; 0        ; 0        ;
; clk_llc2   ; clk_llc2   ; 2        ; 0        ; 0        ; 0        ;
; clk_div[1] ; clk_lsdr   ; 2433     ; 0        ; 0        ; 0        ;
; clk_llc    ; clk_lsdr   ; 14       ; 0        ; 0        ; 0        ;
; clk_lsdr   ; clk_lsdr   ; 8884     ; 0        ; 0        ; 0        ;
; odd        ; clk_lsdr   ; 642      ; 1        ; 0        ; 0        ;
; vadr[14]   ; clk_lsdr   ; 641      ; 641      ; 0        ; 0        ;
; href       ; href       ; 1        ; 0        ; 0        ; 0        ;
; odd        ; odd        ; 1        ; 0        ; 0        ; 0        ;
; vadr[14]   ; vadr[14]   ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 3378  ; 3378 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 13 03:13:32 2013
Info: Command: quartus_sta SoCRobot -c SoCRobot
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoCRobot.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vadr[14] vadr[14]
    Info (332105): create_clock -period 1.000 -name clk_div[1] clk_div[1]
    Info (332105): create_clock -period 1.000 -name href href
    Info (332105): create_clock -period 1.000 -name clk_llc2 clk_llc2
    Info (332105): create_clock -period 1.000 -name clk_lsdr clk_lsdr
    Info (332105): create_clock -period 1.000 -name clk_llc clk_llc
    Info (332105): create_clock -period 1.000 -name odd odd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.762     -2767.900 clk_lsdr 
    Info (332119):    -3.364       -75.709 clk_llc 
    Info (332119):    -1.654       -19.036 clk_div[1] 
    Info (332119):    -0.836        -3.112 vadr[14] 
    Info (332119):    -0.240        -0.240 clk_llc2 
    Info (332119):     0.203         0.000 href 
    Info (332119):     0.203         0.000 odd 
Info (332146): Worst-case hold slack is -0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.523        -7.581 clk_div[1] 
    Info (332119):    -0.095        -0.095 clk_llc2 
    Info (332119):    -0.027        -0.027 clk_llc 
    Info (332119):     0.272         0.000 clk_lsdr 
    Info (332119):     0.415         0.000 vadr[14] 
    Info (332119):     0.449         0.000 href 
    Info (332119):     0.449         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1773.380 clk_lsdr 
    Info (332119):    -3.000       -60.825 clk_llc 
    Info (332119):    -3.000        -5.570 clk_llc2 
    Info (332119):    -3.000        -4.285 href 
    Info (332119):    -3.000        -4.285 odd 
    Info (332119):    -1.285       -23.130 clk_div[1] 
    Info (332119):    -1.285        -7.710 vadr[14] 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.093     -2401.076 clk_lsdr 
    Info (332119):    -2.888       -63.588 clk_llc 
    Info (332119):    -1.230       -13.648 clk_div[1] 
    Info (332119):    -0.593        -1.972 vadr[14] 
    Info (332119):    -0.096        -0.096 clk_llc2 
    Info (332119):     0.320         0.000 href 
    Info (332119):     0.320         0.000 odd 
Info (332146): Worst-case hold slack is -0.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.422        -7.050 clk_div[1] 
    Info (332119):     0.035         0.000 clk_llc2 
    Info (332119):     0.115         0.000 clk_llc 
    Info (332119):     0.252         0.000 clk_lsdr 
    Info (332119):     0.352         0.000 vadr[14] 
    Info (332119):     0.382         0.000 href 
    Info (332119):     0.382         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1734.340 clk_lsdr 
    Info (332119):    -3.000       -60.825 clk_llc 
    Info (332119):    -3.000        -5.570 clk_llc2 
    Info (332119):    -3.000        -4.285 href 
    Info (332119):    -3.000        -4.285 odd 
    Info (332119):    -1.285       -23.130 clk_div[1] 
    Info (332119):    -1.285        -7.710 vadr[14] 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.449
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.449     -1015.008 clk_lsdr 
    Info (332119):    -0.969       -13.925 clk_llc 
    Info (332119):    -0.230        -0.854 clk_div[1] 
    Info (332119):     0.125         0.000 clk_llc2 
    Info (332119):     0.162         0.000 vadr[14] 
    Info (332119):     0.642         0.000 href 
    Info (332119):     0.642         0.000 odd 
Info (332146): Worst-case hold slack is -0.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.323        -4.922 clk_div[1] 
    Info (332119):    -0.142        -0.142 clk_llc 
    Info (332119):    -0.099        -0.099 clk_llc2 
    Info (332119):     0.161         0.000 clk_lsdr 
    Info (332119):     0.180         0.000 vadr[14] 
    Info (332119):     0.197         0.000 href 
    Info (332119):     0.197         0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -884.016 clk_lsdr 
    Info (332119):    -3.000       -61.129 clk_llc 
    Info (332119):    -3.000        -5.733 clk_llc2 
    Info (332119):    -3.000        -4.167 odd 
    Info (332119):    -3.000        -4.135 href 
    Info (332119):    -1.000       -18.000 clk_div[1] 
    Info (332119):    -1.000        -6.000 vadr[14] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 412 megabytes
    Info: Processing ended: Sun Oct 13 03:13:39 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


