TimeQuest Timing Analyzer report for Datapath
Wed Jul 19 23:26:01 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'RF_s1'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'RF_s1'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'RF_s1'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'RF_s1'
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'RF_s1'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'RF_s1'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; RF_s1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RF_s1 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.97 MHz ; 112.97 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; RF_s1 ; -11.855 ; -82.018       ;
; clk   ; -7.852  ; -867.251      ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.244 ; -0.466        ;
; RF_s1 ; 3.168  ; 0.000         ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -257.380              ;
; RF_s1 ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RF_s1'                                                                                                                                      ;
+---------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -11.855 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.985     ;
; -11.822 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.967     ;
; -11.797 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.927     ;
; -11.742 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.868     ;
; -11.728 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.858     ;
; -11.670 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.800     ;
; -11.663 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.071      ; 10.809     ;
; -11.656 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.782     ;
; -11.628 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.754     ;
; -11.590 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.712     ;
; -11.556 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.079      ; 10.710     ;
; -11.534 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.071      ; 10.680     ;
; -11.534 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.656     ;
; -11.518 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.056      ; 10.649     ;
; -11.513 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.057      ; 10.645     ;
; -11.496 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.622     ;
; -11.480 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.625     ;
; -11.480 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.625     ;
; -11.470 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.592     ;
; -11.469 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.595     ;
; -11.443 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.057      ; 10.575     ;
; -11.429 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.057      ; 10.561     ;
; -11.425 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.547     ;
; -11.397 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.519     ;
; -11.374 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.519     ;
; -11.370 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.057      ; 10.502     ;
; -11.364 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.489     ;
; -11.344 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.489     ;
; -11.333 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.459     ;
; -11.328 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.454     ;
; -11.301 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.423     ;
; -11.288 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.433     ;
; -11.271 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.396     ;
; -11.260 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.405     ;
; -11.231 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.376     ;
; -11.226 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.351     ;
; -11.194 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 10.320     ;
; -11.189 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.080      ; 10.344     ;
; -11.188 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.062      ; 10.325     ;
; -11.160 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.062      ; 10.297     ;
; -11.140 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.093     ; 10.215     ;
; -11.132 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.257     ;
; -11.123 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.071      ; 10.269     ;
; -11.109 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.204      ; 11.175     ;
; -11.107 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.078     ; 10.197     ;
; -11.093 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.223     ;
; -11.093 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.218     ;
; -11.082 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.062      ; 10.219     ;
; -11.082 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.093     ; 10.157     ;
; -11.080 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.055      ; 10.210     ;
; -11.076 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.219      ; 11.157     ;
; -11.058 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.183     ;
; -11.051 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.204      ; 11.117     ;
; -11.027 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.097     ; 10.098     ;
; -11.013 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.093     ; 10.088     ;
; -10.996 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.200      ; 11.058     ;
; -10.983 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.071      ; 10.129     ;
; -10.982 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.204      ; 11.048     ;
; -10.955 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.093     ; 10.030     ;
; -10.951 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.076     ;
; -10.949 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.062      ; 10.086     ;
; -10.948 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 10.039     ;
; -10.941 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.097     ; 10.012     ;
; -10.928 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; 0.046      ; 10.782     ;
; -10.928 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.050      ; 10.053     ;
; -10.924 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.204      ; 10.990     ;
; -10.917 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.220      ; 10.999     ;
; -10.915 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.070      ; 10.060     ;
; -10.914 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 10.036     ;
; -10.913 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[4] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.063      ; 10.051     ;
; -10.913 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.097     ; 9.984      ;
; -10.910 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.200      ; 10.972     ;
; -10.895 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; 0.061      ; 10.764     ;
; -10.882 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.200      ; 10.944     ;
; -10.875 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.101     ; 9.942      ;
; -10.870 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; 0.046      ; 10.724     ;
; -10.844 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.196      ; 10.902     ;
; -10.841 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.069     ; 9.940      ;
; -10.820 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.051      ; 9.946      ;
; -10.820 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.062      ; 9.957      ;
; -10.819 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 9.910      ;
; -10.819 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.101     ; 9.886      ;
; -10.815 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; 0.042      ; 10.665     ;
; -10.810 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.228      ; 10.900     ;
; -10.803 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.092     ; 9.879      ;
; -10.801 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; 0.046      ; 10.655     ;
; -10.798 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.091     ; 9.875      ;
; -10.788 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.220      ; 10.870     ;
; -10.788 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.196      ; 10.846     ;
; -10.784 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.047      ; 9.906      ;
; -10.781 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.097     ; 9.852      ;
; -10.778 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[4] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.063      ; 9.916      ;
; -10.772 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.205      ; 10.839     ;
; -10.767 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.206      ; 10.835     ;
; -10.765 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.078     ; 9.855      ;
; -10.765 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.078     ; 9.855      ;
; -10.762 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; 0.056      ; 9.893      ;
; -10.755 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.101     ; 9.822      ;
; -10.754 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.097     ; 9.825      ;
; -10.750 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.200      ; 10.812     ;
+---------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.852 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.880      ;
; -7.850 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.878      ;
; -7.819 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 8.862      ;
; -7.817 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 8.860      ;
; -7.794 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.822      ;
; -7.792 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.820      ;
; -7.739 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.763      ;
; -7.738 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.748      ;
; -7.737 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.747      ;
; -7.737 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.761      ;
; -7.730 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.741      ;
; -7.729 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.740      ;
; -7.725 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.753      ;
; -7.723 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.751      ;
; -7.705 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.011     ; 8.730      ;
; -7.704 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.011     ; 8.729      ;
; -7.697 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.723      ;
; -7.696 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.722      ;
; -7.680 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.690      ;
; -7.679 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.689      ;
; -7.672 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.683      ;
; -7.671 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.682      ;
; -7.667 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.695      ;
; -7.665 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.693      ;
; -7.660 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.704      ;
; -7.658 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.702      ;
; -7.653 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.688      ;
; -7.653 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.677      ;
; -7.652 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.687      ;
; -7.651 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.675      ;
; -7.625 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.649      ;
; -7.625 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 8.631      ;
; -7.624 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.660      ;
; -7.624 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 8.630      ;
; -7.623 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.647      ;
; -7.621 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.657      ;
; -7.620 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 8.670      ;
; -7.619 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 8.669      ;
; -7.617 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.624      ;
; -7.616 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.623      ;
; -7.611 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.621      ;
; -7.610 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.620      ;
; -7.605 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.634      ;
; -7.603 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.614      ;
; -7.602 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.631      ;
; -7.602 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.613      ;
; -7.601 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 8.630      ;
; -7.595 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 8.624      ;
; -7.595 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.630      ;
; -7.594 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.629      ;
; -7.591 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.015      ; 8.642      ;
; -7.588 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.015      ; 8.639      ;
; -7.587 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.016     ; 8.607      ;
; -7.585 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.016     ; 8.605      ;
; -7.572 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.616      ;
; -7.569 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.613      ;
; -7.568 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 8.612      ;
; -7.566 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 8.610      ;
; -7.566 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.602      ;
; -7.563 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.603      ;
; -7.563 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.599      ;
; -7.562 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 8.606      ;
; -7.562 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 8.606      ;
; -7.556 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.584      ;
; -7.553 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.581      ;
; -7.553 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 8.605      ;
; -7.553 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.563      ;
; -7.552 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 8.562      ;
; -7.551 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 8.603      ;
; -7.547 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.576      ;
; -7.546 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.010     ; 8.572      ;
; -7.545 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.010     ; 8.571      ;
; -7.545 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.556      ;
; -7.544 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 8.555      ;
; -7.544 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.573      ;
; -7.543 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 8.572      ;
; -7.541 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.581      ;
; -7.540 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 8.571      ;
; -7.539 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.004      ; 8.579      ;
; -7.539 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.004      ; 8.579      ;
; -7.539 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 8.545      ;
; -7.539 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 8.570      ;
; -7.538 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 8.544      ;
; -7.538 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.565      ;
; -7.537 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.564      ;
; -7.537 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 8.566      ;
; -7.536 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.576      ;
; -7.534 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 8.565      ;
; -7.533 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.023      ; 8.592      ;
; -7.532 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 8.563      ;
; -7.531 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 8.572      ;
; -7.531 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.538      ;
; -7.531 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.575      ;
; -7.531 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.016     ; 8.551      ;
; -7.530 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.537      ;
; -7.530 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.019      ; 8.585      ;
; -7.529 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 8.573      ;
; -7.529 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.016     ; 8.549      ;
; -7.529 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.023      ; 8.588      ;
; -7.528 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 8.569      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                         ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.244 ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 0.084      ;
; -0.111 ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; -0.071     ; 0.084      ;
; -0.111 ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; -0.071     ; 0.084      ;
; 0.336  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2]  ; RF_s1        ; clk         ; 0.000        ; 2.665      ; 3.267      ;
; 0.473  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[5]   ; RF_s1        ; clk         ; 0.000        ; 2.686      ; 3.425      ;
; 0.501  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[7]   ; RF_s1        ; clk         ; 0.000        ; 2.679      ; 3.446      ;
; 0.537  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 0.865      ;
; 0.538  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 0.866      ;
; 0.539  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 0.861      ;
; 0.541  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 0.863      ;
; 0.629  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 0.957      ;
; 0.711  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.066      ; 1.043      ;
; 0.721  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.049      ;
; 0.722  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.746  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.057      ; 1.069      ;
; 0.751  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.057      ; 1.074      ;
; 0.762  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.053      ; 1.081      ;
; 0.763  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.063      ; 1.092      ;
; 0.765  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.063      ; 1.094      ;
; 0.767  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 1.089      ;
; 0.767  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 1.089      ;
; 0.769  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.061     ; 0.974      ;
; 0.769  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.061     ; 0.974      ;
; 0.771  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.773  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.078      ; 1.117      ;
; 0.775  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.057      ; 1.098      ;
; 0.777  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.078      ; 1.121      ;
; 0.778  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.106      ;
; 0.778  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.057      ; 1.101      ;
; 0.779  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.107      ;
; 0.790  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.082      ; 1.138      ;
; 0.791  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.066      ; 1.123      ;
; 0.792  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.082      ; 1.140      ;
; 0.794  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.070      ; 1.130      ;
; 0.794  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.070      ; 1.130      ;
; 0.794  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.066      ; 1.126      ;
; 0.797  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.086      ; 1.149      ;
; 0.797  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.086      ; 1.149      ;
; 0.797  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; -0.080     ; 0.983      ;
; 0.801  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.071      ; 1.138      ;
; 0.804  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 1.167      ;
; 0.804  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 1.167      ;
; 0.805  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.071      ; 1.142      ;
; 0.806  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.075      ; 1.147      ;
; 0.807  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[10] ; RF_s1        ; clk         ; 0.000        ; 0.047      ; 1.120      ;
; 0.807  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.075      ; 1.148      ;
; 0.808  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ; RF_s1        ; clk         ; 0.000        ; 0.047      ; 1.121      ;
; 0.819  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.063      ; 1.148      ;
; 0.820  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.046      ; 1.132      ;
; 0.822  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.150      ;
; 0.822  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.063      ; 1.151      ;
; 0.822  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.046      ; 1.134      ;
; 0.826  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.154      ;
; 0.829  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 1.151      ;
; 0.829  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.056      ; 1.151      ;
; 0.836  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2]  ; RF_s1        ; clk         ; -0.500       ; 2.665      ; 3.267      ;
; 0.846  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.074      ; 1.186      ;
; 0.852  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.051      ; 1.169      ;
; 0.852  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.074      ; 1.192      ;
; 0.855  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.051      ; 1.172      ;
; 0.856  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.086      ; 1.208      ;
; 0.857  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.086      ; 1.209      ;
; 0.865  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.061      ;
; 0.866  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.034      ; 1.166      ;
; 0.878  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.074      ;
; 0.881  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.077      ;
; 0.887  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.071     ; 1.082      ;
; 0.888  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.219     ; 0.935      ;
; 0.889  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.219     ; 0.936      ;
; 0.890  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.071     ; 1.085      ;
; 0.908  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; -0.080     ; 1.094      ;
; 0.923  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.119      ;
; 0.931  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.127      ;
; 0.935  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.053     ; 1.148      ;
; 0.935  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; -0.054     ; 1.147      ;
; 0.935  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.139      ;
; 0.936  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; -0.054     ; 1.148      ;
; 0.937  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.141      ;
; 0.938  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.053     ; 1.151      ;
; 0.938  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.142      ;
; 0.939  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.143      ;
; 0.943  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.219     ; 0.990      ;
; 0.952  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.156      ;
; 0.952  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.062     ; 1.156      ;
; 0.952  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.228     ; 0.990      ;
; 0.953  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.228     ; 0.991      ;
; 0.963  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; -0.070     ; 1.159      ;
; 0.973  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[5]   ; RF_s1        ; clk         ; -0.500       ; 2.686      ; 3.425      ;
; 1.001  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[7]   ; RF_s1        ; clk         ; -0.500       ; 2.679      ; 3.446      ;
; 1.007  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.077      ; 1.350      ;
; 1.008  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.062      ; 1.336      ;
; 1.008  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.077      ; 1.351      ;
; 1.008  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.066      ; 1.340      ;
; 1.012  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.082      ; 1.360      ;
; 1.013  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.082      ; 1.361      ;
; 1.017  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.077      ; 1.360      ;
; 1.021  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.077      ; 1.364      ;
; 1.023  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ; RF_s1        ; clk         ; 0.000        ; -0.219     ; 1.070      ;
; 1.024  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ; RF_s1        ; clk         ; 0.000        ; -0.219     ; 1.071      ;
; 1.037  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[10] ; RF_s1        ; clk         ; 0.000        ; 0.047      ; 1.350      ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RF_s1'                                                                                                                                      ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 3.168 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 3.112      ;
; 3.202 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 3.422      ;
; 3.379 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 3.323      ;
; 3.464 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 3.683      ;
; 3.507 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 3.451      ;
; 3.573 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.228      ; 3.801      ;
; 3.589 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.071     ; 3.518      ;
; 3.606 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 3.677      ;
; 3.610 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 3.830      ;
; 3.680 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.046     ; 3.634      ;
; 3.734 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 3.953      ;
; 3.742 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 3.813      ;
; 3.776 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.053      ; 3.829      ;
; 3.776 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 3.846      ;
; 3.810 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 3.872      ;
; 3.816 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.046     ; 3.770      ;
; 3.844 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 3.906      ;
; 3.851 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.057     ; 3.794      ;
; 3.875 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.228      ; 4.103      ;
; 3.887 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.081      ; 3.968      ;
; 3.905 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 4.125      ;
; 3.945 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.071     ; 3.874      ;
; 3.971 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 4.033      ;
; 3.984 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.057     ; 3.927      ;
; 4.010 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.047     ; 3.963      ;
; 4.011 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.230      ;
; 4.016 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.064     ; 3.952      ;
; 4.022 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.057     ; 3.965      ;
; 4.041 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 4.261      ;
; 4.045 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.047     ; 3.998      ;
; 4.048 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 4.118      ;
; 4.067 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.005      ;
; 4.113 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.057     ; 4.056      ;
; 4.146 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.365      ;
; 4.179 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.047     ; 4.132      ;
; 4.186 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.230      ; 4.416      ;
; 4.195 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.053      ; 4.248      ;
; 4.204 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.142      ;
; 4.230 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 4.174      ;
; 4.250 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.188      ;
; 4.288 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 4.358      ;
; 4.292 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.082     ; 4.210      ;
; 4.295 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.064     ; 4.231      ;
; 4.297 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.081      ; 4.378      ;
; 4.305 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[8]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.243      ;
; 4.315 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.051      ; 4.366      ;
; 4.316 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 4.260      ;
; 4.343 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.070     ; 4.273      ;
; 4.355 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.054      ; 4.409      ;
; 4.363 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 4.307      ;
; 4.368 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.587      ;
; 4.402 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.212      ; 4.614      ;
; 4.404 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.342      ;
; 4.407 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.063     ; 4.344      ;
; 4.426 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.047     ; 4.379      ;
; 4.426 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 4.496      ;
; 4.426 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.082     ; 4.344      ;
; 4.430 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.649      ;
; 4.432 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 4.494      ;
; 4.432 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.079      ; 4.511      ;
; 4.466 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 4.537      ;
; 4.473 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.211      ; 4.684      ;
; 4.473 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.228      ; 4.701      ;
; 4.483 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.421      ;
; 4.487 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.054      ; 4.541      ;
; 4.495 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 4.557      ;
; 4.495 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.080      ; 4.575      ;
; 4.499 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.066     ; 4.433      ;
; 4.499 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.063     ; 4.436      ;
; 4.500 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.062      ; 4.562      ;
; 4.500 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 4.571      ;
; 4.506 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.725      ;
; 4.507 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 4.727      ;
; 4.524 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.075     ; 4.449      ;
; 4.537 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.212      ; 4.749      ;
; 4.537 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.063     ; 4.474      ;
; 4.541 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.220      ; 4.761      ;
; 4.544 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[11] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 0.000        ; -0.068     ; 4.476      ;
; 4.552 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.490      ;
; 4.552 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[12] ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.074     ; 4.478      ;
; 4.557 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.219      ; 4.776      ;
; 4.570 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 4.641      ;
; 4.580 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.230      ; 4.810      ;
; 4.581 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.066     ; 4.515      ;
; 4.584 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 4.655      ;
; 4.591 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 4.661      ;
; 4.602 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.211      ; 4.813      ;
; 4.607 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.229      ; 4.836      ;
; 4.609 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.080      ; 4.689      ;
; 4.612 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[8]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.062     ; 4.550      ;
; 4.614 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.200      ; 4.814      ;
; 4.619 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]   ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.056     ; 4.563      ;
; 4.620 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[8]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.063     ; 4.557      ;
; 4.627 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.071      ; 4.698      ;
; 4.628 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.072      ; 4.700      ;
; 4.636 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.061      ; 4.697      ;
; 4.638 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; 0.042      ; 4.680      ;
; 4.638 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.066     ; 4.572      ;
; 4.640 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.086     ; 4.554      ;
; 4.646 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; 0.070      ; 4.716      ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RF_s1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; RF_s1 ; Rise       ; RF_s1                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[10]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[10]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[11]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[11]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[12]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[12]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[13]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[13]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[14]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[14]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[15]|datab    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[15]|datab    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[8]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[8]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[9]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[9]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[9]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; 20.286 ; 20.286 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; 20.184 ; 20.184 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; 20.212 ; 20.212 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; 20.286 ; 20.286 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; 19.929 ; 19.929 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; 18.525 ; 18.525 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; 18.595 ; 18.595 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; 16.523 ; 16.523 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; 18.595 ; 18.595 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; 18.347 ; 18.347 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; 18.471 ; 18.471 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; 18.537 ; 18.537 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; 6.529  ; 6.529  ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; 14.110 ; 14.110 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; 13.577 ; 13.577 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; 7.070  ; 7.070  ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; 6.234  ; 6.234  ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; 5.928  ; 5.928  ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; 5.673  ; 5.673  ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; 7.070  ; 7.070  ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; 6.111  ; 6.111  ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; 5.811  ; 5.811  ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; 6.735  ; 6.735  ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; 5.308  ; 5.308  ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; 16.283 ; 16.283 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; 16.181 ; 16.181 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; 16.209 ; 16.209 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; 16.283 ; 16.283 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; 15.926 ; 15.926 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; 14.522 ; 14.522 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; 14.592 ; 14.592 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; 12.520 ; 12.520 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; 14.592 ; 14.592 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; 14.344 ; 14.344 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; 14.468 ; 14.468 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; 14.534 ; 14.534 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; 7.893  ; 7.893  ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; 7.893  ; 7.893  ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; 7.560  ; 7.560  ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; 7.742  ; 7.742  ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; 7.305  ; 7.305  ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; 5.801  ; 5.801  ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; 5.371  ; 5.371  ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; 5.493  ; 5.493  ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; 5.546  ; 5.546  ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; 5.801  ; 5.801  ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; 5.642  ; 5.642  ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; 5.347  ; 5.347  ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; 5.376  ; 5.376  ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; 5.458  ; 5.458  ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; 7.184  ; 7.184  ; Rise       ; clk             ;
; RF_s0            ; clk        ; 6.576  ; 6.576  ; Rise       ; clk             ;
; RF_s1            ; clk        ; 1.993  ; 1.993  ; Rise       ; clk             ;
; alu_s0           ; clk        ; 10.107 ; 10.107 ; Rise       ; clk             ;
; alu_s1           ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; 6.483  ; 6.483  ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; 6.023  ; 6.023  ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; 6.325  ; 6.325  ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; 5.914  ; 5.914  ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; 6.483  ; 6.483  ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; 6.036  ; 6.036  ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; 5.906  ; 5.906  ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; 6.309  ; 6.309  ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; 5.910  ; 5.910  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; -6.811 ; -6.811 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; -7.586 ; -7.586 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; -6.811 ; -6.811 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; -6.932 ; -6.932 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; -7.268 ; -7.268 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; -6.945 ; -6.945 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; -6.670 ; -6.670 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; -6.670 ; -6.670 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; -7.472 ; -7.472 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; -7.311 ; -7.311 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; -7.358 ; -7.358 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; -7.503 ; -7.503 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; -4.127 ; -4.127 ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; -4.831 ; -4.831 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; -4.419 ; -4.419 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; -4.170 ; -4.170 ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; -5.373 ; -5.373 ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; -4.869 ; -4.869 ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; -4.838 ; -4.838 ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; -5.238 ; -5.238 ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; -5.019 ; -5.019 ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; -4.619 ; -4.619 ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; -4.810 ; -4.810 ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; -4.170 ; -4.170 ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; -6.905 ; -6.905 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; -7.680 ; -7.680 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; -6.905 ; -6.905 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; -7.026 ; -7.026 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; -7.362 ; -7.362 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; -7.039 ; -7.039 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; -6.545 ; -6.545 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; -6.545 ; -6.545 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; -8.141 ; -8.141 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; -8.217 ; -8.217 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; -8.027 ; -8.027 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; -8.406 ; -8.406 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; -5.473 ; -5.473 ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; -5.942 ; -5.942 ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; -5.690 ; -5.690 ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; -5.928 ; -5.928 ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; -5.473 ; -5.473 ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; -3.827 ; -3.827 ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; -4.822 ; -4.822 ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; -5.102 ; -5.102 ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; -4.014 ; -4.014 ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; -5.280 ; -5.280 ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; -5.098 ; -5.098 ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; -3.827 ; -3.827 ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; -4.816 ; -4.816 ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; -4.149 ; -4.149 ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; -5.184 ; -5.184 ; Rise       ; clk             ;
; RF_s0            ; clk        ; -4.009 ; -4.009 ; Rise       ; clk             ;
; RF_s1            ; clk        ; -0.336 ; -0.336 ; Rise       ; clk             ;
; alu_s0           ; clk        ; -4.774 ; -4.774 ; Rise       ; clk             ;
; alu_s1           ; clk        ; -4.856 ; -4.856 ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; -4.382 ; -4.382 ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; -5.474 ; -5.474 ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; -5.934 ; -5.934 ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; -4.382 ; -4.382 ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; -5.962 ; -5.962 ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; -5.492 ; -5.492 ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; -4.386 ; -4.386 ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; -5.749 ; -5.749 ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; -4.601 ; -4.601 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 15.603 ; 15.603 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 14.172 ; 14.172 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 11.665 ; 11.665 ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 10.730 ; 10.730 ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 10.049 ; 10.049 ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 9.564  ; 9.564  ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 9.693  ; 9.693  ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 10.165 ; 10.165 ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 10.145 ; 10.145 ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 9.680  ; 9.680  ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 11.150 ; 11.150 ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 10.238 ; 10.238 ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 11.665 ; 11.665 ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 10.824 ; 10.824 ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 10.086 ; 10.086 ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 11.537 ; 11.537 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 11.257 ; 11.257 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 10.334 ; 10.334 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 9.256  ; 9.256  ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 9.117  ; 9.117  ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 8.563  ; 8.563  ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 8.563  ; 8.563  ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 8.563  ; 8.563  ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 8.657  ; 8.657  ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 8.808  ; 8.808  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 21.749 ; 22.990 ; 22.990 ; 21.749 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 20.654 ; 20.319 ; 20.319 ; 20.654 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 18.497 ; 17.256 ; 17.256 ; 18.497 ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 16.260 ; 16.062 ; 16.062 ; 16.260 ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 15.337 ; 15.452 ; 15.452 ; 15.337 ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 15.840 ; 15.840 ; 15.840 ; 15.840 ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 15.846 ; 15.622 ; 15.622 ; 15.846 ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 15.850 ; 16.098 ; 16.098 ; 15.850 ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 16.111 ; 16.360 ; 16.360 ; 16.111 ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 15.103 ; 15.511 ; 15.511 ; 15.103 ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 16.775 ; 16.258 ; 16.258 ; 16.775 ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 16.374 ; 15.714 ; 15.714 ; 16.374 ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 16.657 ; 16.443 ; 16.443 ; 16.657 ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 15.764 ; 15.915 ; 15.915 ; 15.764 ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 17.238 ; 16.503 ; 16.503 ; 17.238 ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 15.895 ; 15.423 ; 15.423 ; 15.895 ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 17.037 ; 16.196 ; 16.196 ; 17.037 ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 16.990 ; 16.528 ; 16.528 ; 16.990 ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 21.468 ; 23.018 ; 23.018 ; 21.468 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 20.682 ; 19.821 ; 19.821 ; 20.682 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 18.525 ; 16.312 ; 16.312 ; 18.525 ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 16.288 ; 15.564 ; 15.564 ; 16.288 ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 15.263 ; 14.954 ; 14.954 ; 15.263 ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 15.349 ; 15.342 ; 15.342 ; 15.349 ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 15.630 ; 15.123 ; 15.123 ; 15.630 ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 15.861 ; 15.600 ; 15.600 ; 15.861 ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 16.167 ; 15.862 ; 15.862 ; 16.167 ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 14.856 ; 15.062 ; 15.062 ; 14.856 ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 16.803 ; 16.596 ; 16.596 ; 16.803 ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 15.952 ; 15.445 ; 15.445 ; 15.952 ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 16.166 ; 15.944 ; 15.944 ; 16.166 ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 15.792 ; 15.721 ; 15.721 ; 15.792 ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 16.574 ; 16.750 ; 16.750 ; 16.574 ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 15.923 ; 15.375 ; 15.375 ; 15.923 ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 17.065 ; 16.191 ; 16.191 ; 17.065 ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 15.849 ; 17.019 ; 17.019 ; 15.849 ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 23.092 ; 21.681 ; 21.681 ; 23.092 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 20.034 ; 20.756 ; 20.756 ; 20.034 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 16.551 ; 18.599 ; 18.599 ; 16.551 ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 15.769 ; 16.362 ; 16.362 ; 15.769 ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 15.052 ; 15.341 ; 15.341 ; 15.052 ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 15.555 ; 15.563 ; 15.563 ; 15.555 ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 15.561 ; 15.885 ; 15.885 ; 15.561 ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 15.477 ; 15.939 ; 15.939 ; 15.477 ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 15.897 ; 16.245 ; 16.245 ; 15.897 ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 15.275 ; 15.236 ; 15.236 ; 15.275 ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 16.809 ; 16.877 ; 16.877 ; 16.809 ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 16.089 ; 16.026 ; 16.026 ; 16.089 ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 16.372 ; 16.197 ; 16.197 ; 16.372 ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 15.934 ; 15.866 ; 15.866 ; 15.934 ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 16.183 ; 16.967 ; 16.967 ; 16.183 ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 15.588 ; 15.997 ; 15.997 ; 15.588 ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 15.265 ; 17.139 ; 17.139 ; 15.265 ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 17.232 ; 16.253 ; 16.253 ; 17.232 ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 21.787 ; 22.735 ; 22.735 ; 21.787 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 20.399 ; 20.148 ; 20.148 ; 20.399 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 18.242 ; 16.093 ; 16.093 ; 18.242 ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 16.005 ; 15.292 ; 15.292 ; 16.005 ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 15.273 ; 15.166 ; 15.166 ; 15.273 ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 15.661 ; 15.669 ; 15.669 ; 15.661 ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 15.364 ; 15.947 ; 15.947 ; 15.364 ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 15.919 ; 15.583 ; 15.583 ; 15.919 ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 16.181 ; 16.003 ; 16.003 ; 16.181 ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 14.944 ; 15.381 ; 15.381 ; 14.944 ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 16.520 ; 16.915 ; 16.915 ; 16.520 ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 15.669 ; 16.203 ; 16.203 ; 15.669 ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 15.840 ; 16.486 ; 16.486 ; 15.840 ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 15.681 ; 16.040 ; 16.040 ; 15.681 ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 17.056 ; 15.813 ; 15.813 ; 17.056 ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 15.640 ; 15.694 ; 15.694 ; 15.640 ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 16.782 ; 15.477 ; 15.477 ; 16.782 ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 16.222 ; 17.338 ; 17.338 ; 16.222 ;
; RF_Rp_rd      ; RF_Rp_zero       ; 21.331 ;        ;        ; 21.331 ;
; RF_Rp_rd      ; alu_comp_gt      ;        ; 19.737 ; 19.737 ;        ;
; RF_Rp_rd      ; data_ram_out[0]  ; 13.347 ; 16.838 ; 16.838 ; 13.347 ;
; RF_Rp_rd      ; data_ram_out[1]  ; 13.383 ; 15.715 ; 15.715 ; 13.383 ;
; RF_Rp_rd      ; data_ram_out[2]  ; 12.837 ; 14.870 ; 14.870 ; 12.837 ;
; RF_Rp_rd      ; data_ram_out[3]  ; 12.837 ; 15.258 ; 15.258 ; 12.837 ;
; RF_Rp_rd      ; data_ram_out[4]  ; 14.170 ; 15.223 ; 15.223 ; 14.170 ;
; RF_Rp_rd      ; data_ram_out[5]  ; 13.373 ; 15.516 ; 15.516 ; 13.373 ;
; RF_Rp_rd      ; data_ram_out[6]  ; 14.200 ; 15.778 ; 15.778 ; 14.200 ;
; RF_Rp_rd      ; data_ram_out[7]  ; 13.373 ; 15.112 ; 15.112 ; 13.373 ;
; RF_Rp_rd      ; data_ram_out[8]  ; 13.129 ; 15.775 ; 15.775 ; 13.129 ;
; RF_Rp_rd      ; data_ram_out[9]  ; 13.129 ; 15.715 ; 15.715 ; 13.129 ;
; RF_Rp_rd      ; data_ram_out[10] ; 13.849 ; 16.044 ; 16.044 ; 13.849 ;
; RF_Rp_rd      ; data_ram_out[11] ; 13.611 ; 15.516 ; 15.516 ; 13.611 ;
; RF_Rp_rd      ; data_ram_out[12] ; 13.849 ; 16.552 ; 16.552 ; 13.849 ;
; RF_Rp_rd      ; data_ram_out[13] ; 13.347 ; 15.110 ; 15.110 ; 13.347 ;
; RF_Rp_rd      ; data_ram_out[14] ; 13.611 ; 15.993 ; 15.993 ; 13.611 ;
; RF_Rp_rd      ; data_ram_out[15] ; 13.114 ; 16.198 ; 16.198 ; 13.114 ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 18.377 ; 18.393 ; 18.393 ; 18.377 ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 18.129 ; 18.134 ; 18.134 ; 18.129 ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 18.216 ; 18.253 ; 18.253 ; 18.216 ;
; RF_Rq_rd      ; alu_comp_gt      ;        ; 18.324 ; 18.324 ;        ;
+---------------+------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 15.679 ; 15.488 ; 15.488 ; 15.679 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 14.065 ; 14.256 ; 14.256 ; 14.065 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 12.282 ; 12.282 ; 12.282 ; 12.282 ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 12.318 ; 12.318 ; 12.318 ; 12.318 ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 13.105 ; 13.105 ; 13.105 ; 13.105 ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 13.135 ; 13.135 ; 13.135 ; 13.135 ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 12.064 ; 12.064 ; 12.064 ; 12.064 ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 12.064 ; 12.064 ; 12.064 ; 12.064 ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 12.784 ; 12.784 ; 12.784 ; 12.784 ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 12.546 ; 12.546 ; 12.546 ; 12.546 ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 12.784 ; 12.784 ; 12.784 ; 12.784 ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 12.282 ; 12.282 ; 12.282 ; 12.282 ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 12.546 ; 12.546 ; 12.546 ; 12.546 ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 14.713 ; 15.037 ; 15.037 ; 14.713 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 13.614 ; 13.290 ; 13.290 ; 13.614 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 11.507 ; 11.507 ; 11.507 ; 11.507 ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 11.543 ; 11.543 ; 11.543 ; 11.543 ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 12.330 ; 12.330 ; 12.330 ; 12.330 ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 11.533 ; 11.533 ; 11.533 ; 11.533 ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 12.360 ; 12.360 ; 12.360 ; 12.360 ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 11.533 ; 11.533 ; 11.533 ; 11.533 ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 11.507 ; 11.507 ; 11.507 ; 11.507 ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 14.834 ; 14.834 ; 14.834 ; 14.834 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 13.411 ; 13.411 ; 13.411 ; 13.411 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 11.664 ; 11.664 ; 11.664 ; 11.664 ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 11.118 ; 11.118 ; 11.118 ; 11.118 ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 11.118 ; 11.118 ; 11.118 ; 11.118 ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 12.451 ; 12.451 ; 12.451 ; 12.451 ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 11.654 ; 11.654 ; 11.654 ; 11.654 ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 12.481 ; 12.481 ; 12.481 ; 12.481 ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 11.654 ; 11.654 ; 11.654 ; 11.654 ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 12.130 ; 12.130 ; 12.130 ; 12.130 ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 11.892 ; 11.892 ; 11.892 ; 11.892 ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 12.130 ; 12.130 ; 12.130 ; 12.130 ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 11.892 ; 11.892 ; 11.892 ; 11.892 ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 11.395 ; 11.395 ; 11.395 ; 11.395 ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 11.964 ; 11.964 ; 11.964 ; 11.964 ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 12.000 ; 12.000 ; 12.000 ; 12.000 ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 12.787 ; 12.787 ; 12.787 ; 12.787 ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 12.817 ; 12.817 ; 12.817 ; 12.817 ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 12.466 ; 12.466 ; 12.466 ; 12.466 ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 12.466 ; 12.466 ; 12.466 ; 12.466 ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 11.964 ; 11.964 ; 11.964 ; 11.964 ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; RF_Rp_rd      ; RF_Rp_zero       ; 14.847 ;        ;        ; 14.847 ;
; RF_Rp_rd      ; alu_comp_gt      ;        ; 13.424 ; 13.424 ;        ;
; RF_Rp_rd      ; data_ram_out[0]  ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; RF_Rp_rd      ; data_ram_out[1]  ; 11.677 ; 11.677 ; 11.677 ; 11.677 ;
; RF_Rp_rd      ; data_ram_out[2]  ; 11.131 ; 11.131 ; 11.131 ; 11.131 ;
; RF_Rp_rd      ; data_ram_out[3]  ; 11.131 ; 11.131 ; 11.131 ; 11.131 ;
; RF_Rp_rd      ; data_ram_out[4]  ; 12.464 ; 12.241 ; 12.241 ; 12.464 ;
; RF_Rp_rd      ; data_ram_out[5]  ; 11.667 ; 11.667 ; 11.667 ; 11.667 ;
; RF_Rp_rd      ; data_ram_out[6]  ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; RF_Rp_rd      ; data_ram_out[7]  ; 11.667 ; 11.667 ; 11.667 ; 11.667 ;
; RF_Rp_rd      ; data_ram_out[8]  ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; RF_Rp_rd      ; data_ram_out[9]  ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; RF_Rp_rd      ; data_ram_out[10] ; 12.143 ; 12.143 ; 12.143 ; 12.143 ;
; RF_Rp_rd      ; data_ram_out[11] ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; RF_Rp_rd      ; data_ram_out[12] ; 12.143 ; 12.143 ; 12.143 ; 12.143 ;
; RF_Rp_rd      ; data_ram_out[13] ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; RF_Rp_rd      ; data_ram_out[14] ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; RF_Rp_rd      ; data_ram_out[15] ; 11.408 ; 11.408 ; 11.408 ; 11.408 ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 13.822 ; 13.822 ; 13.822 ; 13.822 ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 14.255 ; 14.515 ; 14.515 ; 14.255 ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 14.543 ; 14.463 ; 14.463 ; 14.543 ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 14.401 ; 14.144 ; 14.144 ; 14.401 ;
; RF_Rq_rd      ; alu_comp_gt      ;        ; 14.630 ; 14.630 ;        ;
+---------------+------------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; RF_s1 ; -4.676 ; -31.787       ;
; clk   ; -2.913 ; -302.819      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.218 ; -0.867        ;
; RF_s1 ; 1.527  ; 0.000         ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -257.380              ;
; RF_s1 ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RF_s1'                                                                                                                                     ;
+--------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.676 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.759      ;
; -4.655 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.751      ;
; -4.631 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.714      ;
; -4.628 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.711      ;
; -4.603 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.681      ;
; -4.594 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.672      ;
; -4.585 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.668      ;
; -4.552 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.058     ; 4.649      ;
; -4.538 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.613      ;
; -4.530 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.605      ;
; -4.528 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.058     ; 4.625      ;
; -4.527 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.050     ; 4.632      ;
; -4.527 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.076     ; 4.606      ;
; -4.497 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.572      ;
; -4.491 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.574      ;
; -4.487 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.071     ; 4.571      ;
; -4.484 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.562      ;
; -4.479 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.554      ;
; -4.477 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.552      ;
; -4.477 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.076     ; 4.556      ;
; -4.471 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.567      ;
; -4.467 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.071     ; 4.551      ;
; -4.465 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.543      ;
; -4.464 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.560      ;
; -4.460 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.556      ;
; -4.454 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.532      ;
; -4.444 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.071     ; 4.528      ;
; -4.443 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.539      ;
; -4.442 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.071     ; 4.526      ;
; -4.435 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.510      ;
; -4.435 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.513      ;
; -4.404 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.500      ;
; -4.404 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.482      ;
; -4.401 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.135     ; 4.448      ;
; -4.380 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.476      ;
; -4.380 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.122     ; 4.440      ;
; -4.377 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.466      ;
; -4.376 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.454      ;
; -4.375 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.471      ;
; -4.374 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.452      ;
; -4.364 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.050     ; 4.469      ;
; -4.356 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.135     ; 4.403      ;
; -4.353 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.135     ; 4.400      ;
; -4.353 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[1] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.442      ;
; -4.328 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.140     ; 4.370      ;
; -4.326 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.409      ;
; -4.323 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[0]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.401      ;
; -4.319 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.140     ; 4.361      ;
; -4.318 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.058     ; 4.415      ;
; -4.314 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.403      ;
; -4.313 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.391      ;
; -4.310 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.135     ; 4.357      ;
; -4.308 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.002     ; 4.832      ;
; -4.302 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[1]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.385      ;
; -4.299 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.377      ;
; -4.287 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[3]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.376      ;
; -4.287 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.011      ; 4.824      ;
; -4.284 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[4] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.373      ;
; -4.280 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.358      ;
; -4.277 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.121     ; 4.338      ;
; -4.274 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.352      ;
; -4.269 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.059     ; 4.365      ;
; -4.265 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.058     ; 4.362      ;
; -4.263 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.143     ; 4.302      ;
; -4.263 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.002     ; 4.787      ;
; -4.260 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.002     ; 4.784      ;
; -4.255 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[4] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.344      ;
; -4.255 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.143     ; 4.294      ;
; -4.254 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; -0.081     ; 4.669      ;
; -4.253 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.121     ; 4.314      ;
; -4.252 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.113     ; 4.321      ;
; -4.252 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.139     ; 4.295      ;
; -4.239 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.314      ;
; -4.235 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.007     ; 4.754      ;
; -4.233 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; -0.068     ; 4.661      ;
; -4.226 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.007     ; 4.745      ;
; -4.224 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[3] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.313      ;
; -4.222 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.143     ; 4.261      ;
; -4.220 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.309      ;
; -4.217 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; -0.002     ; 4.741      ;
; -4.216 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.135     ; 4.263      ;
; -4.212 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.134     ; 4.260      ;
; -4.209 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.140     ; 4.251      ;
; -4.209 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; -0.081     ; 4.624      ;
; -4.206 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 1.000        ; -0.081     ; 4.621      ;
; -4.204 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.143     ; 4.243      ;
; -4.203 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.077     ; 4.281      ;
; -4.202 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.143     ; 4.241      ;
; -4.202 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.139     ; 4.245      ;
; -4.196 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.122     ; 4.256      ;
; -4.196 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[2] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.279      ;
; -4.193 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.072     ; 4.276      ;
; -4.192 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.134     ; 4.240      ;
; -4.190 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[1]  ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.140     ; 4.232      ;
; -4.190 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[4] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.279      ;
; -4.189 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.122     ; 4.249      ;
; -4.188 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.080     ; 4.263      ;
; -4.185 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[3] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 1.000        ; -0.122     ; 4.245      ;
; -4.184 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 1.000        ; 0.012      ; 4.722      ;
; -4.181 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[4]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 1.000        ; -0.066     ; 4.270      ;
+--------+-----------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.913 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.939      ;
; -2.912 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.938      ;
; -2.892 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.931      ;
; -2.891 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.930      ;
; -2.868 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.894      ;
; -2.867 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.893      ;
; -2.865 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.891      ;
; -2.864 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.890      ;
; -2.862 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.871      ;
; -2.861 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.870      ;
; -2.858 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.868      ;
; -2.857 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.867      ;
; -2.841 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.010     ; 3.863      ;
; -2.840 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.861      ;
; -2.840 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.010     ; 3.862      ;
; -2.839 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.860      ;
; -2.837 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.009     ; 3.860      ;
; -2.836 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.009     ; 3.859      ;
; -2.831 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.852      ;
; -2.830 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.851      ;
; -2.822 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.848      ;
; -2.821 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.847      ;
; -2.817 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.826      ;
; -2.816 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.825      ;
; -2.814 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.823      ;
; -2.813 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.822      ;
; -2.813 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.823      ;
; -2.812 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.822      ;
; -2.810 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.820      ;
; -2.809 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.819      ;
; -2.805 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.837      ;
; -2.805 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.837      ;
; -2.799 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.825      ;
; -2.799 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.825      ;
; -2.796 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.822      ;
; -2.793 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.819      ;
; -2.791 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.823      ;
; -2.789 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.829      ;
; -2.789 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.028     ; 3.793      ;
; -2.788 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.820      ;
; -2.788 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.828      ;
; -2.788 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.028     ; 3.792      ;
; -2.785 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 3.790      ;
; -2.784 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 3.789      ;
; -2.784 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 3.829      ;
; -2.784 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 3.829      ;
; -2.780 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.028     ; 3.784      ;
; -2.779 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.028     ; 3.783      ;
; -2.778 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.817      ;
; -2.778 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.817      ;
; -2.776 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 3.781      ;
; -2.775 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.793      ;
; -2.775 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 3.780      ;
; -2.775 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.814      ;
; -2.774 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.792      ;
; -2.772 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.811      ;
; -2.771 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.780      ;
; -2.770 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.779      ;
; -2.770 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.013      ; 3.815      ;
; -2.767 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.777      ;
; -2.767 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.013      ; 3.812      ;
; -2.767 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.785      ;
; -2.766 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 3.806      ;
; -2.766 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[7] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.776      ;
; -2.766 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.784      ;
; -2.765 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.805      ;
; -2.764 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 3.812      ;
; -2.764 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.010     ; 3.786      ;
; -2.764 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.804      ;
; -2.763 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[1] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 3.811      ;
; -2.763 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.010     ; 3.785      ;
; -2.762 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.008      ; 3.802      ;
; -2.760 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.797      ;
; -2.760 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.797      ;
; -2.760 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.797      ;
; -2.760 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.792      ;
; -2.760 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.792      ;
; -2.757 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.789      ;
; -2.757 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.789      ;
; -2.756 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.793      ;
; -2.756 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.793      ;
; -2.754 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.780      ;
; -2.754 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.780      ;
; -2.752 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.789      ;
; -2.751 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.777      ;
; -2.751 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.777      ;
; -2.751 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.777      ;
; -2.749 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.786      ;
; -2.748 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.774      ;
; -2.748 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.774      ;
; -2.746 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.745 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.782      ;
; -2.745 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.771      ;
; -2.745 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 3.798      ;
; -2.743 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.743 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[0]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.741 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 3.794      ;
; -2.740 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[1]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.772      ;
; -2.739 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.789      ;
; -2.739 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[0] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.789      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                         ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.108      ; 0.042      ;
; -0.169 ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; 0.059      ; 0.042      ;
; -0.168 ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; 0.058      ; 0.042      ;
; -0.146 ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[2]  ; RF_s1        ; clk         ; 0.000        ; 1.641      ; 1.647      ;
; -0.103 ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[5]   ; RF_s1        ; clk         ; 0.000        ; 1.660      ; 1.709      ;
; -0.063 ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[7]   ; RF_s1        ; clk         ; 0.000        ; 1.654      ; 1.743      ;
; 0.148  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.409      ;
; 0.148  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.106      ; 0.406      ;
; 0.149  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.410      ;
; 0.149  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.106      ; 0.407      ;
; 0.166  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.107      ; 0.425      ;
; 0.199  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.115      ; 0.466      ;
; 0.207  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.068      ; 0.427      ;
; 0.207  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.068      ; 0.427      ;
; 0.231  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; 0.050      ; 0.433      ;
; 0.232  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.493      ;
; 0.234  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.495      ;
; 0.235  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.107      ; 0.494      ;
; 0.240  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.107      ; 0.499      ;
; 0.244  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.122      ; 0.518      ;
; 0.247  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.105      ; 0.504      ;
; 0.247  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.105      ; 0.504      ;
; 0.248  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.102      ; 0.502      ;
; 0.249  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.108      ; 0.509      ;
; 0.249  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.122      ; 0.523      ;
; 0.251  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.106      ; 0.509      ;
; 0.251  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.115      ; 0.518      ;
; 0.252  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[8]   ; RF_s1        ; clk         ; 0.000        ; 0.108      ; 0.512      ;
; 0.253  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.117      ; 0.522      ;
; 0.253  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.106      ; 0.511      ;
; 0.254  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[9]  ; RF_s1        ; clk         ; 0.000        ; 0.117      ; 0.523      ;
; 0.254  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.115      ; 0.521      ;
; 0.255  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.102      ; 0.509      ;
; 0.257  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.128      ; 0.537      ;
; 0.258  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.108      ; 0.518      ;
; 0.258  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.108      ; 0.518      ;
; 0.258  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.128      ; 0.538      ;
; 0.259  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.117      ; 0.528      ;
; 0.260  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.129      ; 0.541      ;
; 0.261  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[11]  ; RF_s1        ; clk         ; 0.000        ; 0.129      ; 0.542      ;
; 0.263  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.117      ; 0.532      ;
; 0.264  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ; RF_s1        ; clk         ; 0.000        ; 0.140      ; 0.556      ;
; 0.264  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.123      ; 0.539      ;
; 0.264  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[12]  ; RF_s1        ; clk         ; 0.000        ; 0.123      ; 0.539      ;
; 0.265  ; mux16bit:mux0|data_o[11] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ; RF_s1        ; clk         ; 0.000        ; 0.140      ; 0.557      ;
; 0.268  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[10] ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 0.517      ;
; 0.269  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 0.518      ;
; 0.269  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.011     ; 0.410      ;
; 0.271  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.011     ; 0.412      ;
; 0.275  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.110      ; 0.537      ;
; 0.275  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.096      ; 0.523      ;
; 0.276  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.537      ;
; 0.276  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.096      ; 0.524      ;
; 0.278  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[1]  ; RF_s1        ; clk         ; 0.000        ; 1.642      ; 2.072      ;
; 0.278  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.110      ; 0.540      ;
; 0.278  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; 0.059      ; 0.489      ;
; 0.279  ; mux16bit:mux0|data_o[9]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[9]   ; RF_s1        ; clk         ; 0.000        ; 0.109      ; 0.540      ;
; 0.280  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.105      ; 0.537      ;
; 0.281  ; mux16bit:mux0|data_o[10] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[10]  ; RF_s1        ; clk         ; 0.000        ; 0.105      ; 0.538      ;
; 0.283  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[4]   ; RF_s1        ; clk         ; 0.000        ; 1.664      ; 2.099      ;
; 0.283  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[4]   ; RF_s1        ; clk         ; 0.000        ; 1.664      ; 2.099      ;
; 0.283  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.123      ; 0.558      ;
; 0.285  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[0]   ; RF_s1        ; clk         ; 0.000        ; 1.655      ; 2.092      ;
; 0.287  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.059      ; 0.498      ;
; 0.288  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.134      ; 0.574      ;
; 0.289  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.104      ;
; 0.289  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.104      ;
; 0.289  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.123      ; 0.564      ;
; 0.290  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.660      ; 2.102      ;
; 0.290  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]   ; RF_s1        ; clk         ; 0.000        ; 1.654      ; 2.096      ;
; 0.290  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.059      ; 0.501      ;
; 0.290  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; 0.058      ; 0.500      ;
; 0.292  ; mux16bit:mux0|data_o[12] ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ; RF_s1        ; clk         ; 0.000        ; 0.134      ; 0.578      ;
; 0.293  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[0]   ; RF_s1        ; clk         ; 0.000        ; 1.654      ; 2.099      ;
; 0.293  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; 0.058      ; 0.503      ;
; 0.295  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.660      ; 2.107      ;
; 0.297  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]   ; RF_s1        ; clk         ; 0.000        ; 1.654      ; 2.103      ;
; 0.297  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[4]   ; RF_s1        ; clk         ; 0.000        ; 1.660      ; 2.109      ;
; 0.297  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.011     ; 0.438      ;
; 0.300  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[4]   ; RF_s1        ; clk         ; 0.000        ; 1.660      ; 2.112      ;
; 0.301  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[0]   ; RF_s1        ; clk         ; 0.000        ; 1.659      ; 2.112      ;
; 0.301  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 0.550      ;
; 0.302  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.020     ; 0.434      ;
; 0.303  ; mux16bit:mux0|data_o[8]  ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[8]  ; RF_s1        ; clk         ; 0.000        ; 0.097      ; 0.552      ;
; 0.303  ; mux16bit:mux0|data_o[15] ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[15]  ; RF_s1        ; clk         ; 0.000        ; -0.020     ; 0.435      ;
; 0.308  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.067      ; 0.527      ;
; 0.310  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.067      ; 0.529      ;
; 0.310  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; RF_s1        ; clk         ; 0.000        ; 0.059      ; 0.521      ;
; 0.311  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.126      ;
; 0.311  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.067      ; 0.530      ;
; 0.311  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.067      ; 0.530      ;
; 0.312  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[0]   ; RF_s1        ; clk         ; 0.000        ; 1.659      ; 2.123      ;
; 0.312  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.127      ;
; 0.312  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.127      ;
; 0.312  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[13]  ; RF_s1        ; clk         ; 0.000        ; 0.075      ; 0.539      ;
; 0.312  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; 0.075      ; 0.539      ;
; 0.313  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[1]   ; RF_s1        ; clk         ; 0.000        ; 1.655      ; 2.120      ;
; 0.313  ; RF_s1                    ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[3]   ; RF_s1        ; clk         ; 0.000        ; 1.663      ; 2.128      ;
; 0.313  ; mux16bit:mux0|data_o[13] ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[13] ; RF_s1        ; clk         ; 0.000        ; 0.075      ; 0.540      ;
; 0.313  ; mux16bit:mux0|data_o[14] ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14] ; RF_s1        ; clk         ; 0.000        ; 0.050      ; 0.515      ;
+--------+--------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RF_s1'                                                                                                                                      ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.527 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.105     ; 1.422      ;
; 1.538 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 1.550      ;
; 1.617 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 1.628      ;
; 1.626 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.105     ; 1.521      ;
; 1.649 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.105     ; 1.544      ;
; 1.657 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.020      ; 1.677      ;
; 1.687 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 1.699      ;
; 1.717 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.117     ; 1.600      ;
; 1.731 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.096     ; 1.635      ;
; 1.738 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 1.749      ;
; 1.741 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 1.683      ;
; 1.761 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.096     ; 1.665      ;
; 1.768 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 1.709      ;
; 1.771 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 1.713      ;
; 1.772 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.666      ;
; 1.784 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.020      ; 1.804      ;
; 1.791 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.067     ; 1.724      ;
; 1.806 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.075     ; 1.731      ;
; 1.820 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.067     ; 1.753      ;
; 1.845 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 1.857      ;
; 1.846 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.740      ;
; 1.849 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.117     ; 1.732      ;
; 1.854 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.112     ; 1.742      ;
; 1.868 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.067     ; 1.801      ;
; 1.873 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.049     ; 1.824      ;
; 1.874 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.097     ; 1.777      ;
; 1.875 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 1.886      ;
; 1.875 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 1.887      ;
; 1.877 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.771      ;
; 1.880 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.097     ; 1.783      ;
; 1.882 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 1.823      ;
; 1.901 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.795      ;
; 1.907 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.109     ; 1.798      ;
; 1.908 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.097     ; 1.811      ;
; 1.936 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.109     ; 1.827      ;
; 1.959 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.075     ; 1.884      ;
; 1.960 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 1.971      ;
; 1.973 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 1.914      ;
; 1.977 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.021      ; 1.998      ;
; 1.978 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.112     ; 1.866      ;
; 1.995 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[8]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.107     ; 1.888      ;
; 2.000 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[10]  ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.105     ; 1.895      ;
; 2.000 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 2.011      ;
; 2.018 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.912      ;
; 2.020 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.109     ; 1.911      ;
; 2.024 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.049     ; 1.975      ;
; 2.025 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 1.966      ;
; 2.028 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.117     ; 1.911      ;
; 2.029 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.128     ; 1.901      ;
; 2.029 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[10] ; mux16bit:mux0|data_o[10] ; clk          ; RF_s1       ; 0.000        ; -0.097     ; 1.932      ;
; 2.038 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.109     ; 1.929      ;
; 2.051 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.076     ; 1.975      ;
; 2.051 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.050     ; 2.001      ;
; 2.052 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.110     ; 1.942      ;
; 2.052 ; RF_16x16:rf_0|FFD_RF:\gen_registers:6:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 2.063      ;
; 2.054 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.020      ; 2.074      ;
; 2.057 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.004      ; 2.061      ;
; 2.057 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.128     ; 1.929      ;
; 2.060 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.050     ; 2.010      ;
; 2.062 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 2.073      ;
; 2.071 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.108     ; 1.963      ;
; 2.074 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 2.016      ;
; 2.075 ; RF_16x16:rf_0|FFD_RF:\gen_registers:3:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.106     ; 1.969      ;
; 2.075 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.108     ; 1.967      ;
; 2.077 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.110     ; 1.967      ;
; 2.077 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 2.089      ;
; 2.084 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.075     ; 2.009      ;
; 2.086 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.021      ; 2.107      ;
; 2.086 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.004      ; 2.090      ;
; 2.087 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[14] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.020      ; 2.107      ;
; 2.089 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.066     ; 2.023      ;
; 2.092 ; RF_16x16:rf_0|FFD_RF:\gen_registers:9:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.004      ; 2.096      ;
; 2.097 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 2.108      ;
; 2.103 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 2.045      ;
; 2.105 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[12] ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.123     ; 1.982      ;
; 2.106 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 2.118      ;
; 2.109 ; RF_16x16:rf_0|FFD_RF:\gen_registers:5:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.067     ; 2.042      ;
; 2.110 ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.075     ; 2.035      ;
; 2.114 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.123     ; 1.991      ;
; 2.118 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 2.059      ;
; 2.122 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[8]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.107     ; 2.015      ;
; 2.124 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.115     ; 2.009      ;
; 2.128 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.050     ; 2.078      ;
; 2.129 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 2.070      ;
; 2.132 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[6]   ; mux16bit:mux0|data_o[8]  ; clk          ; RF_s1       ; 0.000        ; -0.111     ; 2.021      ;
; 2.134 ; RF_16x16:rf_0|FFD_RF:\gen_registers:15:reg|reg16[11] ; mux16bit:mux0|data_o[11] ; clk          ; RF_s1       ; 0.000        ; -0.113     ; 2.021      ;
; 2.134 ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ; mux16bit:mux0|data_o[9]  ; clk          ; RF_s1       ; 0.000        ; -0.109     ; 2.025      ;
; 2.134 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[12]  ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.115     ; 2.019      ;
; 2.134 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[12] ; mux16bit:mux0|data_o[12] ; clk          ; RF_s1       ; 0.000        ; -0.123     ; 2.011      ;
; 2.138 ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 2.079      ;
; 2.145 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[15]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.004      ; 2.149      ;
; 2.145 ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.011      ; 2.156      ;
; 2.147 ; RF_16x16:rf_0|FFD_RF:\gen_registers:8:reg|reg16[14]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.066     ; 2.081      ;
; 2.148 ; RF_16x16:rf_0|FFD_RF:\gen_registers:7:reg|reg16[13]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.068     ; 2.080      ;
; 2.149 ; RF_16x16:rf_0|FFD_RF:\gen_registers:14:reg|reg16[13] ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.059     ; 2.090      ;
; 2.151 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; mux16bit:mux0|data_o[14] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 2.093      ;
; 2.154 ; RF_16x16:rf_0|FFD_RF:\gen_registers:1:reg|reg16[13]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.012      ; 2.166      ;
; 2.155 ; RF_16x16:rf_0|FFD_RF:\gen_registers:4:reg|reg16[14]  ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; -0.006     ; 2.149      ;
; 2.155 ; RF_16x16:rf_0|FFD_RF:\gen_registers:13:reg|reg16[14] ; mux16bit:mux0|data_o[15] ; clk          ; RF_s1       ; 0.000        ; 0.020      ; 2.175      ;
; 2.156 ; RF_16x16:rf_0|FFD_RF:\gen_registers:2:reg|reg16[12]  ; mux16bit:mux0|data_o[13] ; clk          ; RF_s1       ; 0.000        ; -0.058     ; 2.098      ;
+-------+------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:0:reg|reg16[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:10:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:11:reg|reg16[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RF_16x16:rf_0|FFD_RF:\gen_registers:12:reg|reg16[10] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RF_s1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; RF_s1 ; Rise       ; RF_s1                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; RF_s1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; RF_s1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[10]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[10]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[11]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[11]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[12]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[12]|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[13]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[13]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[14]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[14]|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[15]|datab    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[15]|datab    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[8]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[8]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux0|data_o[9]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux0|data_o[9]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RF_s1 ; Rise       ; mux16bit:mux0|data_o[9]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; 9.376 ; 9.376 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; 9.336 ; 9.336 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; 9.376 ; 9.376 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; 9.375 ; 9.375 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; 9.192 ; 9.192 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; 8.583 ; 8.583 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; 8.592 ; 8.592 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; 7.659 ; 7.659 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; 8.592 ; 8.592 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; 8.469 ; 8.469 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; 8.545 ; 8.545 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; 8.584 ; 8.584 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; 3.362 ; 3.362 ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; 6.578 ; 6.578 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; 6.340 ; 6.340 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; 3.594 ; 3.594 ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; 3.226 ; 3.226 ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; 3.043 ; 3.043 ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; 2.956 ; 2.956 ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; 3.594 ; 3.594 ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; 3.170 ; 3.170 ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; 3.037 ; 3.037 ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; 3.462 ; 3.462 ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; 2.805 ; 2.805 ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; 7.613 ; 7.613 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; 7.573 ; 7.573 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; 7.613 ; 7.613 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; 7.612 ; 7.612 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; 7.429 ; 7.429 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; 5.896 ; 5.896 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; 6.706 ; 6.706 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; 6.782 ; 6.782 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; 2.992 ; 2.992 ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; 2.807 ; 2.807 ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; 2.863 ; 2.863 ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; 2.888 ; 2.888 ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; 2.992 ; 2.992 ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; 2.907 ; 2.907 ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; 2.787 ; 2.787 ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; 2.798 ; 2.798 ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; 2.846 ; 2.846 ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; RF_s0            ; clk        ; 3.321 ; 3.321 ; Rise       ; clk             ;
; RF_s1            ; clk        ; 0.637 ; 0.637 ; Rise       ; clk             ;
; alu_s0           ; clk        ; 4.815 ; 4.815 ; Rise       ; clk             ;
; alu_s1           ; clk        ; 4.577 ; 4.577 ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; 3.271 ; 3.271 ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; 3.082 ; 3.082 ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; 3.225 ; 3.225 ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; 3.014 ; 3.014 ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; 3.271 ; 3.271 ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; 3.086 ; 3.086 ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; 3.047 ; 3.047 ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; 3.212 ; 3.212 ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; 3.043 ; 3.043 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; -3.466 ; -3.466 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; -3.795 ; -3.795 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; -3.466 ; -3.466 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; -3.499 ; -3.499 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; -3.639 ; -3.639 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; -3.485 ; -3.485 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; -3.423 ; -3.423 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; -3.423 ; -3.423 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; -3.750 ; -3.750 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; -3.680 ; -3.680 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; -3.681 ; -3.681 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; -3.796 ; -3.796 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; -2.300 ; -2.300 ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; -2.622 ; -2.622 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; -2.399 ; -2.399 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; -2.331 ; -2.331 ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; -2.865 ; -2.865 ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; -2.584 ; -2.584 ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; -2.605 ; -2.605 ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; -2.776 ; -2.776 ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; -2.696 ; -2.696 ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; -2.533 ; -2.533 ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; -2.617 ; -2.617 ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; -2.331 ; -2.331 ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; -3.434 ; -3.434 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; -3.763 ; -3.763 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; -3.434 ; -3.434 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; -3.467 ; -3.467 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; -3.607 ; -3.607 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; -3.453 ; -3.453 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; -3.205 ; -3.205 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; -3.205 ; -3.205 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; -3.907 ; -3.907 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; -3.942 ; -3.942 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; -3.838 ; -3.838 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; -4.050 ; -4.050 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; -2.861 ; -2.861 ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; -3.108 ; -3.108 ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; -2.960 ; -2.960 ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; -3.084 ; -3.084 ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; -2.861 ; -2.861 ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; -2.530 ; -2.530 ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; -2.644 ; -2.644 ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; -2.165 ; -2.165 ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; -2.734 ; -2.734 ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; -2.625 ; -2.625 ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; -2.741 ; -2.741 ; Rise       ; clk             ;
; RF_s0            ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; RF_s1            ; clk        ; 0.146  ; 0.146  ; Rise       ; clk             ;
; alu_s0           ; clk        ; -2.456 ; -2.456 ; Rise       ; clk             ;
; alu_s1           ; clk        ; -2.470 ; -2.470 ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; -2.805 ; -2.805 ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; -3.006 ; -3.006 ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; -3.013 ; -3.013 ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; -2.804 ; -2.804 ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; -2.924 ; -2.924 ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 7.830 ; 7.830 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 7.174 ; 7.174 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 6.080 ; 6.080 ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 5.594 ; 5.594 ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 5.323 ; 5.323 ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 5.069 ; 5.069 ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 5.302 ; 5.302 ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 5.138 ; 5.138 ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 5.389 ; 5.389 ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 6.080 ; 6.080 ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 5.368 ; 5.368 ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 5.661 ; 5.661 ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 5.293 ; 5.293 ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 5.763 ; 5.763 ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 6.022 ; 6.022 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 5.914 ; 5.914 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 4.908 ; 4.908 ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 4.727 ; 4.727 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 10.929 ; 11.538 ; 11.538 ; 10.929 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 10.473 ; 10.257 ; 10.257 ; 10.473 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 9.483  ; 8.874  ; 8.874  ; 9.483  ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 8.433  ; 8.374  ; 8.374  ; 8.433  ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 8.020  ; 8.051  ; 8.051  ; 8.020  ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 8.269  ; 8.248  ; 8.248  ; 8.269  ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 8.230  ; 8.110  ; 8.110  ; 8.230  ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 8.317  ; 8.425  ; 8.425  ; 8.317  ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 8.300  ; 8.408  ; 8.408  ; 8.300  ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 7.910  ; 8.123  ; 8.123  ; 7.910  ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 8.723  ; 8.463  ; 8.463  ; 8.723  ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 8.497  ; 8.181  ; 8.181  ; 8.497  ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 8.633  ; 8.556  ; 8.556  ; 8.633  ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 8.253  ; 8.280  ; 8.280  ; 8.253  ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 8.892  ; 8.565  ; 8.565  ; 8.892  ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 8.304  ; 8.040  ; 8.040  ; 8.304  ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 8.867  ; 8.399  ; 8.399  ; 8.867  ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 8.800  ; 8.570  ; 8.570  ; 8.800  ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 10.793 ; 11.578 ; 11.578 ; 10.793 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 10.513 ; 10.034 ; 10.034 ; 10.513 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 9.523  ; 8.470  ; 8.470  ; 9.523  ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 8.473  ; 8.163  ; 8.163  ; 8.473  ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 7.994  ; 7.828  ; 7.828  ; 7.994  ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 8.043  ; 8.025  ; 8.025  ; 8.043  ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 8.127  ; 7.910  ; 7.910  ; 8.127  ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 8.348  ; 8.202  ; 8.202  ; 8.348  ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 8.349  ; 8.185  ; 8.185  ; 8.349  ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 7.839  ; 7.916  ; 7.916  ; 7.839  ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 8.763  ; 8.617  ; 8.617  ; 8.763  ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 8.365  ; 8.088  ; 8.088  ; 8.365  ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 8.472  ; 8.333  ; 8.333  ; 8.472  ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 8.293  ; 8.214  ; 8.214  ; 8.293  ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 8.666  ; 8.678  ; 8.678  ; 8.666  ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 8.344  ; 8.076  ; 8.076  ; 8.344  ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 8.907  ; 8.403  ; 8.403  ; 8.907  ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 8.284  ; 8.816  ; 8.816  ; 8.284  ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 11.577 ; 10.895 ; 10.895 ; 11.577 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 10.152 ; 10.512 ; 10.512 ; 10.152 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 8.565  ; 9.522  ; 9.522  ; 8.565  ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 8.253  ; 8.472  ; 8.472  ; 8.253  ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 7.894  ; 7.997  ; 7.997  ; 7.894  ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 8.143  ; 8.122  ; 8.122  ; 8.143  ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 8.104  ; 8.232  ; 8.232  ; 8.104  ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 8.152  ; 8.351  ; 8.351  ; 8.152  ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 8.241  ; 8.352  ; 8.352  ; 8.241  ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 8.018  ; 7.997  ; 7.997  ; 8.018  ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 8.719  ; 8.762  ; 8.762  ; 8.719  ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 8.371  ; 8.364  ; 8.364  ; 8.371  ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 8.507  ; 8.471  ; 8.471  ; 8.507  ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 8.316  ; 8.292  ; 8.292  ; 8.316  ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 8.439  ; 8.773  ; 8.773  ; 8.439  ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 8.178  ; 8.343  ; 8.343  ; 8.178  ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 8.021  ; 8.906  ; 8.906  ; 8.021  ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 8.918  ; 8.444  ; 8.444  ; 8.918  ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 10.920 ; 11.394 ; 11.394 ; 10.920 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 10.329 ; 10.185 ; 10.185 ; 10.329 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 9.339  ; 8.324  ; 8.324  ; 9.339  ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 8.289  ; 7.963  ; 7.963  ; 8.289  ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 7.929  ; 7.938  ; 7.938  ; 7.929  ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 8.126  ; 8.176  ; 8.176  ; 8.126  ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 7.945  ; 8.254  ; 8.254  ; 7.945  ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 8.303  ; 8.177  ; 8.177  ; 8.303  ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 8.286  ; 8.266  ; 8.266  ; 8.286  ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 7.813  ; 8.043  ; 8.043  ; 7.813  ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 8.579  ; 8.744  ; 8.744  ; 8.579  ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 8.181  ; 8.404  ; 8.404  ; 8.181  ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 8.288  ; 8.540  ; 8.540  ; 8.288  ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 8.117  ; 8.341  ; 8.341  ; 8.117  ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 8.766  ; 8.271  ; 8.271  ; 8.766  ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 8.160  ; 8.203  ; 8.203  ; 8.160  ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 8.723  ; 8.058  ; 8.058  ; 8.723  ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 8.413  ; 8.943  ; 8.943  ; 8.413  ;
; RF_Rp_rd      ; RF_Rp_zero       ; 10.785 ;        ;        ; 10.785 ;
; RF_Rp_rd      ; alu_comp_gt      ;        ; 9.990  ; 9.990  ;        ;
; RF_Rp_rd      ; data_ram_out[0]  ; 7.108  ; 8.730  ; 8.730  ; 7.108  ;
; RF_Rp_rd      ; data_ram_out[1]  ; 7.142  ; 8.166  ; 8.166  ; 7.142  ;
; RF_Rp_rd      ; data_ram_out[2]  ; 6.874  ; 7.784  ; 7.784  ; 6.874  ;
; RF_Rp_rd      ; data_ram_out[3]  ; 6.874  ; 7.981  ; 7.981  ; 6.874  ;
; RF_Rp_rd      ; data_ram_out[4]  ; 7.420  ; 7.919  ; 7.919  ; 7.420  ;
; RF_Rp_rd      ; data_ram_out[5]  ; 7.132  ; 8.158  ; 8.158  ; 7.132  ;
; RF_Rp_rd      ; data_ram_out[6]  ; 7.450  ; 8.141  ; 8.141  ; 7.450  ;
; RF_Rp_rd      ; data_ram_out[7]  ; 7.132  ; 7.932  ; 7.932  ; 7.132  ;
; RF_Rp_rd      ; data_ram_out[8]  ; 7.014  ; 8.215  ; 8.215  ; 7.014  ;
; RF_Rp_rd      ; data_ram_out[9]  ; 7.014  ; 8.186  ; 8.186  ; 7.014  ;
; RF_Rp_rd      ; data_ram_out[10] ; 7.345  ; 8.365  ; 8.365  ; 7.345  ;
; RF_Rp_rd      ; data_ram_out[11] ; 7.244  ; 8.089  ; 8.089  ; 7.244  ;
; RF_Rp_rd      ; data_ram_out[12] ; 7.345  ; 8.578  ; 8.578  ; 7.345  ;
; RF_Rp_rd      ; data_ram_out[13] ; 7.108  ; 7.900  ; 7.900  ; 7.108  ;
; RF_Rp_rd      ; data_ram_out[14] ; 7.244  ; 8.303  ; 8.303  ; 7.244  ;
; RF_Rp_rd      ; data_ram_out[15] ; 6.999  ; 8.414  ; 8.414  ; 6.999  ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 8.550  ; 8.550  ; 8.550  ; 8.550  ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 9.416  ; 9.352  ; 9.352  ; 9.416  ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 9.293  ; 9.265  ; 9.265  ; 9.293  ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 9.296  ; 9.369  ; 9.369  ; 9.296  ;
; RF_Rq_rd      ; alu_comp_gt      ;        ; 9.408  ; 9.408  ;        ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 8.184 ; 8.105 ; 8.105 ; 8.184 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 7.426 ; 7.505 ; 7.505 ; 7.426 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 6.642 ; 6.642 ; 6.642 ; 6.642 ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 6.642 ; 6.642 ; 6.642 ; 6.642 ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 6.509 ; 6.509 ; 6.509 ; 6.509 ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 7.776 ; 7.918 ; 7.918 ; 7.776 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 7.239 ; 7.097 ; 7.097 ; 7.239 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 6.323 ; 6.323 ; 6.323 ; 6.323 ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 6.631 ; 6.631 ; 6.631 ; 6.631 ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 6.180 ; 6.180 ; 6.180 ; 6.180 ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 6.634 ; 6.634 ; 6.634 ; 6.634 ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; RF_Rp_rd      ; RF_Rp_zero       ; 7.795 ;       ;       ; 7.795 ;
; RF_Rp_rd      ; alu_comp_gt      ;       ; 7.116 ; 7.116 ;       ;
; RF_Rp_rd      ; data_ram_out[0]  ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; RF_Rp_rd      ; data_ram_out[1]  ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; RF_Rp_rd      ; data_ram_out[2]  ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; RF_Rp_rd      ; data_ram_out[3]  ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; RF_Rp_rd      ; data_ram_out[4]  ; 6.620 ; 6.540 ; 6.540 ; 6.620 ;
; RF_Rp_rd      ; data_ram_out[5]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; RF_Rp_rd      ; data_ram_out[6]  ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; RF_Rp_rd      ; data_ram_out[7]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; RF_Rp_rd      ; data_ram_out[8]  ; 6.214 ; 6.214 ; 6.214 ; 6.214 ;
; RF_Rp_rd      ; data_ram_out[9]  ; 6.214 ; 6.214 ; 6.214 ; 6.214 ;
; RF_Rp_rd      ; data_ram_out[10] ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; RF_Rp_rd      ; data_ram_out[11] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; RF_Rp_rd      ; data_ram_out[12] ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; RF_Rp_rd      ; data_ram_out[13] ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; RF_Rp_rd      ; data_ram_out[14] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; RF_Rp_rd      ; data_ram_out[15] ; 6.199 ; 6.199 ; 6.199 ; 6.199 ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 7.451 ; 7.575 ; 7.575 ; 7.451 ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 7.599 ; 7.617 ; 7.617 ; 7.599 ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 7.506 ; 7.412 ; 7.412 ; 7.506 ;
; RF_Rq_rd      ; alu_comp_gt      ;       ; 7.624 ; 7.624 ;       ;
+---------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -11.855  ; -0.244 ; N/A      ; N/A     ; -1.380              ;
;  RF_s1           ; -11.855  ; 1.527  ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -7.852   ; -0.244 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -949.269 ; -0.867 ; 0.0      ; 0.0     ; -258.76             ;
;  RF_s1           ; -82.018  ; 0.000  ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -867.251 ; -0.867 ; N/A      ; N/A     ; -257.380            ;
+------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; 20.286 ; 20.286 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; 20.184 ; 20.184 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; 20.212 ; 20.212 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; 20.286 ; 20.286 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; 19.929 ; 19.929 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; 18.525 ; 18.525 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; 18.595 ; 18.595 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; 16.523 ; 16.523 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; 18.595 ; 18.595 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; 18.347 ; 18.347 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; 18.471 ; 18.471 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; 18.537 ; 18.537 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; 6.529  ; 6.529  ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; 14.110 ; 14.110 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; 13.577 ; 13.577 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; 7.070  ; 7.070  ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; 6.234  ; 6.234  ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; 5.928  ; 5.928  ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; 5.673  ; 5.673  ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; 7.070  ; 7.070  ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; 6.111  ; 6.111  ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; 5.811  ; 5.811  ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; 6.735  ; 6.735  ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; 5.308  ; 5.308  ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; 16.283 ; 16.283 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; 16.181 ; 16.181 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; 16.209 ; 16.209 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; 16.283 ; 16.283 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; 15.926 ; 15.926 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; 14.522 ; 14.522 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; 14.592 ; 14.592 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; 12.520 ; 12.520 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; 14.592 ; 14.592 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; 14.344 ; 14.344 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; 14.468 ; 14.468 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; 14.534 ; 14.534 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; 7.893  ; 7.893  ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; 7.893  ; 7.893  ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; 7.560  ; 7.560  ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; 7.742  ; 7.742  ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; 7.305  ; 7.305  ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; 5.801  ; 5.801  ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; 5.371  ; 5.371  ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; 5.493  ; 5.493  ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; 5.546  ; 5.546  ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; 5.801  ; 5.801  ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; 5.642  ; 5.642  ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; 5.347  ; 5.347  ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; 5.376  ; 5.376  ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; 5.458  ; 5.458  ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; 7.184  ; 7.184  ; Rise       ; clk             ;
; RF_s0            ; clk        ; 6.576  ; 6.576  ; Rise       ; clk             ;
; RF_s1            ; clk        ; 1.993  ; 1.993  ; Rise       ; clk             ;
; alu_s0           ; clk        ; 10.107 ; 10.107 ; Rise       ; clk             ;
; alu_s1           ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; 6.483  ; 6.483  ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; 6.023  ; 6.023  ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; 6.325  ; 6.325  ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; 5.914  ; 5.914  ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; 6.483  ; 6.483  ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; 6.036  ; 6.036  ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; 5.906  ; 5.906  ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; 6.309  ; 6.309  ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; 5.910  ; 5.910  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_addr[*]    ; RF_s1      ; -3.466 ; -3.466 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[0]   ; RF_s1      ; -3.795 ; -3.795 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[1]   ; RF_s1      ; -3.466 ; -3.466 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[2]   ; RF_s1      ; -3.499 ; -3.499 ; Rise       ; RF_s1           ;
;  RF_Rp_addr[3]   ; RF_s1      ; -3.639 ; -3.639 ; Rise       ; RF_s1           ;
; RF_Rp_rd         ; RF_s1      ; -3.485 ; -3.485 ; Rise       ; RF_s1           ;
; RF_Rq_addr[*]    ; RF_s1      ; -3.423 ; -3.423 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[0]   ; RF_s1      ; -3.423 ; -3.423 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[1]   ; RF_s1      ; -3.750 ; -3.750 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[2]   ; RF_s1      ; -3.680 ; -3.680 ; Rise       ; RF_s1           ;
;  RF_Rq_addr[3]   ; RF_s1      ; -3.681 ; -3.681 ; Rise       ; RF_s1           ;
; RF_Rq_rd         ; RF_s1      ; -3.796 ; -3.796 ; Rise       ; RF_s1           ;
; RF_s0            ; RF_s1      ; -2.300 ; -2.300 ; Rise       ; RF_s1           ;
; alu_s0           ; RF_s1      ; -2.622 ; -2.622 ; Rise       ; RF_s1           ;
; alu_s1           ; RF_s1      ; -2.399 ; -2.399 ; Rise       ; RF_s1           ;
; data_ram_in[*]   ; RF_s1      ; -2.331 ; -2.331 ; Rise       ; RF_s1           ;
;  data_ram_in[8]  ; RF_s1      ; -2.865 ; -2.865 ; Rise       ; RF_s1           ;
;  data_ram_in[9]  ; RF_s1      ; -2.584 ; -2.584 ; Rise       ; RF_s1           ;
;  data_ram_in[10] ; RF_s1      ; -2.605 ; -2.605 ; Rise       ; RF_s1           ;
;  data_ram_in[11] ; RF_s1      ; -2.776 ; -2.776 ; Rise       ; RF_s1           ;
;  data_ram_in[12] ; RF_s1      ; -2.696 ; -2.696 ; Rise       ; RF_s1           ;
;  data_ram_in[13] ; RF_s1      ; -2.533 ; -2.533 ; Rise       ; RF_s1           ;
;  data_ram_in[14] ; RF_s1      ; -2.617 ; -2.617 ; Rise       ; RF_s1           ;
;  data_ram_in[15] ; RF_s1      ; -2.331 ; -2.331 ; Rise       ; RF_s1           ;
; RF_Rp_addr[*]    ; clk        ; -3.434 ; -3.434 ; Rise       ; clk             ;
;  RF_Rp_addr[0]   ; clk        ; -3.763 ; -3.763 ; Rise       ; clk             ;
;  RF_Rp_addr[1]   ; clk        ; -3.434 ; -3.434 ; Rise       ; clk             ;
;  RF_Rp_addr[2]   ; clk        ; -3.467 ; -3.467 ; Rise       ; clk             ;
;  RF_Rp_addr[3]   ; clk        ; -3.607 ; -3.607 ; Rise       ; clk             ;
; RF_Rp_rd         ; clk        ; -3.453 ; -3.453 ; Rise       ; clk             ;
; RF_Rq_addr[*]    ; clk        ; -3.205 ; -3.205 ; Rise       ; clk             ;
;  RF_Rq_addr[0]   ; clk        ; -3.205 ; -3.205 ; Rise       ; clk             ;
;  RF_Rq_addr[1]   ; clk        ; -3.907 ; -3.907 ; Rise       ; clk             ;
;  RF_Rq_addr[2]   ; clk        ; -3.942 ; -3.942 ; Rise       ; clk             ;
;  RF_Rq_addr[3]   ; clk        ; -3.838 ; -3.838 ; Rise       ; clk             ;
; RF_Rq_rd         ; clk        ; -4.050 ; -4.050 ; Rise       ; clk             ;
; RF_W_addr[*]     ; clk        ; -2.861 ; -2.861 ; Rise       ; clk             ;
;  RF_W_addr[0]    ; clk        ; -3.108 ; -3.108 ; Rise       ; clk             ;
;  RF_W_addr[1]    ; clk        ; -2.960 ; -2.960 ; Rise       ; clk             ;
;  RF_W_addr[2]    ; clk        ; -3.084 ; -3.084 ; Rise       ; clk             ;
;  RF_W_addr[3]    ; clk        ; -2.861 ; -2.861 ; Rise       ; clk             ;
; RF_W_data[*]     ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  RF_W_data[0]    ; clk        ; -2.530 ; -2.530 ; Rise       ; clk             ;
;  RF_W_data[1]    ; clk        ; -2.644 ; -2.644 ; Rise       ; clk             ;
;  RF_W_data[2]    ; clk        ; -2.165 ; -2.165 ; Rise       ; clk             ;
;  RF_W_data[3]    ; clk        ; -2.734 ; -2.734 ; Rise       ; clk             ;
;  RF_W_data[4]    ; clk        ; -2.625 ; -2.625 ; Rise       ; clk             ;
;  RF_W_data[5]    ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  RF_W_data[6]    ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  RF_W_data[7]    ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
; RF_W_wr          ; clk        ; -2.741 ; -2.741 ; Rise       ; clk             ;
; RF_s0            ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; RF_s1            ; clk        ; 0.146  ; 0.146  ; Rise       ; clk             ;
; alu_s0           ; clk        ; -2.456 ; -2.456 ; Rise       ; clk             ;
; alu_s1           ; clk        ; -2.470 ; -2.470 ; Rise       ; clk             ;
; data_ram_in[*]   ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
;  data_ram_in[0]  ; clk        ; -2.805 ; -2.805 ; Rise       ; clk             ;
;  data_ram_in[1]  ; clk        ; -3.006 ; -3.006 ; Rise       ; clk             ;
;  data_ram_in[2]  ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
;  data_ram_in[3]  ; clk        ; -3.013 ; -3.013 ; Rise       ; clk             ;
;  data_ram_in[4]  ; clk        ; -2.804 ; -2.804 ; Rise       ; clk             ;
;  data_ram_in[5]  ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
;  data_ram_in[6]  ; clk        ; -2.924 ; -2.924 ; Rise       ; clk             ;
;  data_ram_in[7]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 15.603 ; 15.603 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 14.172 ; 14.172 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 11.665 ; 11.665 ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 10.730 ; 10.730 ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 10.049 ; 10.049 ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 9.564  ; 9.564  ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 9.693  ; 9.693  ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 10.165 ; 10.165 ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 10.145 ; 10.145 ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 9.680  ; 9.680  ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 11.150 ; 11.150 ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 10.238 ; 10.238 ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 11.665 ; 11.665 ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 10.824 ; 10.824 ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 10.086 ; 10.086 ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 11.537 ; 11.537 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; RF_Rp_zero        ; clk        ; 5.914 ; 5.914 ; Rise       ; clk             ;
; alu_comp_gt       ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
; data_ram_out[*]   ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  data_ram_out[0]  ; clk        ; 4.908 ; 4.908 ; Rise       ; clk             ;
;  data_ram_out[1]  ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  data_ram_out[2]  ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  data_ram_out[3]  ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  data_ram_out[4]  ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  data_ram_out[5]  ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data_ram_out[6]  ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  data_ram_out[7]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  data_ram_out[8]  ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data_ram_out[9]  ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  data_ram_out[10] ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data_ram_out[11] ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  data_ram_out[12] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data_ram_out[13] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data_ram_out[14] ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  data_ram_out[15] ; clk        ; 4.727 ; 4.727 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 21.749 ; 22.990 ; 22.990 ; 21.749 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 20.654 ; 20.319 ; 20.319 ; 20.654 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 18.497 ; 17.256 ; 17.256 ; 18.497 ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 16.260 ; 16.062 ; 16.062 ; 16.260 ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 15.337 ; 15.452 ; 15.452 ; 15.337 ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 15.840 ; 15.840 ; 15.840 ; 15.840 ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 15.846 ; 15.622 ; 15.622 ; 15.846 ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 15.850 ; 16.098 ; 16.098 ; 15.850 ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 16.111 ; 16.360 ; 16.360 ; 16.111 ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 15.103 ; 15.511 ; 15.511 ; 15.103 ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 16.775 ; 16.258 ; 16.258 ; 16.775 ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 16.374 ; 15.714 ; 15.714 ; 16.374 ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 16.657 ; 16.443 ; 16.443 ; 16.657 ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 15.764 ; 15.915 ; 15.915 ; 15.764 ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 17.238 ; 16.503 ; 16.503 ; 17.238 ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 15.895 ; 15.423 ; 15.423 ; 15.895 ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 17.037 ; 16.196 ; 16.196 ; 17.037 ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 16.990 ; 16.528 ; 16.528 ; 16.990 ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 21.468 ; 23.018 ; 23.018 ; 21.468 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 20.682 ; 19.821 ; 19.821 ; 20.682 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 18.525 ; 16.312 ; 16.312 ; 18.525 ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 16.288 ; 15.564 ; 15.564 ; 16.288 ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 15.263 ; 14.954 ; 14.954 ; 15.263 ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 15.349 ; 15.342 ; 15.342 ; 15.349 ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 15.630 ; 15.123 ; 15.123 ; 15.630 ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 15.861 ; 15.600 ; 15.600 ; 15.861 ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 16.167 ; 15.862 ; 15.862 ; 16.167 ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 14.856 ; 15.062 ; 15.062 ; 14.856 ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 16.803 ; 16.596 ; 16.596 ; 16.803 ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 15.952 ; 15.445 ; 15.445 ; 15.952 ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 16.166 ; 15.944 ; 15.944 ; 16.166 ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 15.792 ; 15.721 ; 15.721 ; 15.792 ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 16.574 ; 16.750 ; 16.750 ; 16.574 ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 15.923 ; 15.375 ; 15.375 ; 15.923 ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 17.065 ; 16.191 ; 16.191 ; 17.065 ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 15.849 ; 17.019 ; 17.019 ; 15.849 ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 23.092 ; 21.681 ; 21.681 ; 23.092 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 20.034 ; 20.756 ; 20.756 ; 20.034 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 16.551 ; 18.599 ; 18.599 ; 16.551 ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 15.769 ; 16.362 ; 16.362 ; 15.769 ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 15.052 ; 15.341 ; 15.341 ; 15.052 ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 15.555 ; 15.563 ; 15.563 ; 15.555 ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 15.561 ; 15.885 ; 15.885 ; 15.561 ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 15.477 ; 15.939 ; 15.939 ; 15.477 ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 15.897 ; 16.245 ; 16.245 ; 15.897 ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 15.275 ; 15.236 ; 15.236 ; 15.275 ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 16.809 ; 16.877 ; 16.877 ; 16.809 ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 16.089 ; 16.026 ; 16.026 ; 16.089 ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 16.372 ; 16.197 ; 16.197 ; 16.372 ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 15.934 ; 15.866 ; 15.866 ; 15.934 ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 16.183 ; 16.967 ; 16.967 ; 16.183 ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 15.588 ; 15.997 ; 15.997 ; 15.588 ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 15.265 ; 17.139 ; 17.139 ; 15.265 ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 17.232 ; 16.253 ; 16.253 ; 17.232 ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 21.787 ; 22.735 ; 22.735 ; 21.787 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 20.399 ; 20.148 ; 20.148 ; 20.399 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 18.242 ; 16.093 ; 16.093 ; 18.242 ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 16.005 ; 15.292 ; 15.292 ; 16.005 ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 15.273 ; 15.166 ; 15.166 ; 15.273 ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 15.661 ; 15.669 ; 15.669 ; 15.661 ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 15.364 ; 15.947 ; 15.947 ; 15.364 ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 15.919 ; 15.583 ; 15.583 ; 15.919 ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 16.181 ; 16.003 ; 16.003 ; 16.181 ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 14.944 ; 15.381 ; 15.381 ; 14.944 ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 16.520 ; 16.915 ; 16.915 ; 16.520 ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 15.669 ; 16.203 ; 16.203 ; 15.669 ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 15.840 ; 16.486 ; 16.486 ; 15.840 ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 15.681 ; 16.040 ; 16.040 ; 15.681 ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 17.056 ; 15.813 ; 15.813 ; 17.056 ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 15.640 ; 15.694 ; 15.694 ; 15.640 ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 16.782 ; 15.477 ; 15.477 ; 16.782 ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 16.222 ; 17.338 ; 17.338 ; 16.222 ;
; RF_Rp_rd      ; RF_Rp_zero       ; 21.331 ;        ;        ; 21.331 ;
; RF_Rp_rd      ; alu_comp_gt      ;        ; 19.737 ; 19.737 ;        ;
; RF_Rp_rd      ; data_ram_out[0]  ; 13.347 ; 16.838 ; 16.838 ; 13.347 ;
; RF_Rp_rd      ; data_ram_out[1]  ; 13.383 ; 15.715 ; 15.715 ; 13.383 ;
; RF_Rp_rd      ; data_ram_out[2]  ; 12.837 ; 14.870 ; 14.870 ; 12.837 ;
; RF_Rp_rd      ; data_ram_out[3]  ; 12.837 ; 15.258 ; 15.258 ; 12.837 ;
; RF_Rp_rd      ; data_ram_out[4]  ; 14.170 ; 15.223 ; 15.223 ; 14.170 ;
; RF_Rp_rd      ; data_ram_out[5]  ; 13.373 ; 15.516 ; 15.516 ; 13.373 ;
; RF_Rp_rd      ; data_ram_out[6]  ; 14.200 ; 15.778 ; 15.778 ; 14.200 ;
; RF_Rp_rd      ; data_ram_out[7]  ; 13.373 ; 15.112 ; 15.112 ; 13.373 ;
; RF_Rp_rd      ; data_ram_out[8]  ; 13.129 ; 15.775 ; 15.775 ; 13.129 ;
; RF_Rp_rd      ; data_ram_out[9]  ; 13.129 ; 15.715 ; 15.715 ; 13.129 ;
; RF_Rp_rd      ; data_ram_out[10] ; 13.849 ; 16.044 ; 16.044 ; 13.849 ;
; RF_Rp_rd      ; data_ram_out[11] ; 13.611 ; 15.516 ; 15.516 ; 13.611 ;
; RF_Rp_rd      ; data_ram_out[12] ; 13.849 ; 16.552 ; 16.552 ; 13.849 ;
; RF_Rp_rd      ; data_ram_out[13] ; 13.347 ; 15.110 ; 15.110 ; 13.347 ;
; RF_Rp_rd      ; data_ram_out[14] ; 13.611 ; 15.993 ; 15.993 ; 13.611 ;
; RF_Rp_rd      ; data_ram_out[15] ; 13.114 ; 16.198 ; 16.198 ; 13.114 ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 18.377 ; 18.393 ; 18.393 ; 18.377 ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 18.129 ; 18.134 ; 18.134 ; 18.129 ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 18.216 ; 18.253 ; 18.253 ; 18.216 ;
; RF_Rq_rd      ; alu_comp_gt      ;        ; 18.324 ; 18.324 ;        ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; RF_Rp_addr[0] ; RF_Rp_zero       ; 8.184 ; 8.105 ; 8.105 ; 8.184 ;
; RF_Rp_addr[0] ; alu_comp_gt      ; 7.426 ; 7.505 ; 7.505 ; 7.426 ;
; RF_Rp_addr[0] ; data_ram_out[0]  ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; RF_Rp_addr[0] ; data_ram_out[1]  ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; RF_Rp_addr[0] ; data_ram_out[2]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; RF_Rp_addr[0] ; data_ram_out[3]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; RF_Rp_addr[0] ; data_ram_out[4]  ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; RF_Rp_addr[0] ; data_ram_out[5]  ; 6.642 ; 6.642 ; 6.642 ; 6.642 ;
; RF_Rp_addr[0] ; data_ram_out[6]  ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; RF_Rp_addr[0] ; data_ram_out[7]  ; 6.642 ; 6.642 ; 6.642 ; 6.642 ;
; RF_Rp_addr[0] ; data_ram_out[8]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; RF_Rp_addr[0] ; data_ram_out[9]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; RF_Rp_addr[0] ; data_ram_out[10] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; RF_Rp_addr[0] ; data_ram_out[11] ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; RF_Rp_addr[0] ; data_ram_out[12] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; RF_Rp_addr[0] ; data_ram_out[13] ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; RF_Rp_addr[0] ; data_ram_out[14] ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; RF_Rp_addr[0] ; data_ram_out[15] ; 6.509 ; 6.509 ; 6.509 ; 6.509 ;
; RF_Rp_addr[1] ; RF_Rp_zero       ; 7.776 ; 7.918 ; 7.918 ; 7.776 ;
; RF_Rp_addr[1] ; alu_comp_gt      ; 7.239 ; 7.097 ; 7.097 ; 7.239 ;
; RF_Rp_addr[1] ; data_ram_out[0]  ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; RF_Rp_addr[1] ; data_ram_out[1]  ; 6.323 ; 6.323 ; 6.323 ; 6.323 ;
; RF_Rp_addr[1] ; data_ram_out[2]  ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; RF_Rp_addr[1] ; data_ram_out[3]  ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; RF_Rp_addr[1] ; data_ram_out[4]  ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; RF_Rp_addr[1] ; data_ram_out[5]  ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; RF_Rp_addr[1] ; data_ram_out[6]  ; 6.631 ; 6.631 ; 6.631 ; 6.631 ;
; RF_Rp_addr[1] ; data_ram_out[7]  ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; RF_Rp_addr[1] ; data_ram_out[8]  ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
; RF_Rp_addr[1] ; data_ram_out[9]  ; 6.195 ; 6.195 ; 6.195 ; 6.195 ;
; RF_Rp_addr[1] ; data_ram_out[10] ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; RF_Rp_addr[1] ; data_ram_out[11] ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; RF_Rp_addr[1] ; data_ram_out[12] ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; RF_Rp_addr[1] ; data_ram_out[13] ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; RF_Rp_addr[1] ; data_ram_out[14] ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; RF_Rp_addr[1] ; data_ram_out[15] ; 6.180 ; 6.180 ; 6.180 ; 6.180 ;
; RF_Rp_addr[2] ; RF_Rp_zero       ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; RF_Rp_addr[2] ; alu_comp_gt      ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; RF_Rp_addr[2] ; data_ram_out[0]  ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; RF_Rp_addr[2] ; data_ram_out[1]  ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; RF_Rp_addr[2] ; data_ram_out[2]  ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; RF_Rp_addr[2] ; data_ram_out[3]  ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; RF_Rp_addr[2] ; data_ram_out[4]  ; 6.634 ; 6.634 ; 6.634 ; 6.634 ;
; RF_Rp_addr[2] ; data_ram_out[5]  ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; RF_Rp_addr[2] ; data_ram_out[6]  ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; RF_Rp_addr[2] ; data_ram_out[7]  ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; RF_Rp_addr[2] ; data_ram_out[8]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[2] ; data_ram_out[9]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[2] ; data_ram_out[10] ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; RF_Rp_addr[2] ; data_ram_out[11] ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; RF_Rp_addr[2] ; data_ram_out[12] ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; RF_Rp_addr[2] ; data_ram_out[13] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; RF_Rp_addr[2] ; data_ram_out[14] ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; RF_Rp_addr[2] ; data_ram_out[15] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; RF_Rp_addr[3] ; RF_Rp_zero       ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; RF_Rp_addr[3] ; alu_comp_gt      ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; RF_Rp_addr[3] ; data_ram_out[0]  ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; RF_Rp_addr[3] ; data_ram_out[1]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; RF_Rp_addr[3] ; data_ram_out[2]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[3] ; data_ram_out[3]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; RF_Rp_addr[3] ; data_ram_out[4]  ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; RF_Rp_addr[3] ; data_ram_out[5]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; RF_Rp_addr[3] ; data_ram_out[6]  ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; RF_Rp_addr[3] ; data_ram_out[7]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; RF_Rp_addr[3] ; data_ram_out[8]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; RF_Rp_addr[3] ; data_ram_out[9]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; RF_Rp_addr[3] ; data_ram_out[10] ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; RF_Rp_addr[3] ; data_ram_out[11] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; RF_Rp_addr[3] ; data_ram_out[12] ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; RF_Rp_addr[3] ; data_ram_out[13] ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; RF_Rp_addr[3] ; data_ram_out[14] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; RF_Rp_addr[3] ; data_ram_out[15] ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; RF_Rp_rd      ; RF_Rp_zero       ; 7.795 ;       ;       ; 7.795 ;
; RF_Rp_rd      ; alu_comp_gt      ;       ; 7.116 ; 7.116 ;       ;
; RF_Rp_rd      ; data_ram_out[0]  ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; RF_Rp_rd      ; data_ram_out[1]  ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; RF_Rp_rd      ; data_ram_out[2]  ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; RF_Rp_rd      ; data_ram_out[3]  ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; RF_Rp_rd      ; data_ram_out[4]  ; 6.620 ; 6.540 ; 6.540 ; 6.620 ;
; RF_Rp_rd      ; data_ram_out[5]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; RF_Rp_rd      ; data_ram_out[6]  ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; RF_Rp_rd      ; data_ram_out[7]  ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; RF_Rp_rd      ; data_ram_out[8]  ; 6.214 ; 6.214 ; 6.214 ; 6.214 ;
; RF_Rp_rd      ; data_ram_out[9]  ; 6.214 ; 6.214 ; 6.214 ; 6.214 ;
; RF_Rp_rd      ; data_ram_out[10] ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; RF_Rp_rd      ; data_ram_out[11] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; RF_Rp_rd      ; data_ram_out[12] ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; RF_Rp_rd      ; data_ram_out[13] ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; RF_Rp_rd      ; data_ram_out[14] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; RF_Rp_rd      ; data_ram_out[15] ; 6.199 ; 6.199 ; 6.199 ; 6.199 ;
; RF_Rq_addr[0] ; alu_comp_gt      ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; RF_Rq_addr[1] ; alu_comp_gt      ; 7.451 ; 7.575 ; 7.575 ; 7.451 ;
; RF_Rq_addr[2] ; alu_comp_gt      ; 7.599 ; 7.617 ; 7.617 ; 7.599 ;
; RF_Rq_addr[3] ; alu_comp_gt      ; 7.506 ; 7.412 ; 7.412 ; 7.506 ;
; RF_Rq_rd      ; alu_comp_gt      ;       ; 7.624 ; 7.624 ;       ;
+---------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18432    ; 0        ; 0        ; 0        ;
; RF_s1      ; clk      ; 272      ; 144      ; 0        ; 0        ;
; clk        ; RF_s1    ; 3200     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18432    ; 0        ; 0        ; 0        ;
; RF_s1      ; clk      ; 272      ; 144      ; 0        ; 0        ;
; clk        ; RF_s1    ; 3200     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 3407  ; 3407 ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 863   ; 863  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 19 23:26:00 2023
Info: Command: quartus_sta Datapath -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RF_s1 RF_s1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.855       -82.018 RF_s1 
    Info (332119):    -7.852      -867.251 clk 
Info (332146): Worst-case hold slack is -0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.244        -0.466 clk 
    Info (332119):     3.168         0.000 RF_s1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -257.380 clk 
    Info (332119):    -1.380        -1.380 RF_s1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.676       -31.787 RF_s1 
    Info (332119):    -2.913      -302.819 clk 
Info (332146): Worst-case hold slack is -0.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.218        -0.867 clk 
    Info (332119):     1.527         0.000 RF_s1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -257.380 clk 
    Info (332119):    -1.380        -1.380 RF_s1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 51 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Wed Jul 19 23:26:01 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


