<def f='vpp_1804/build-root/build-vpp_debug-native/dpdk/dpdk-stable-18.02.1/drivers/net/virtio/virtio_pci.h' l='151' ll='160'/>
<size>16</size>
<doc f='vpp_1804/build-root/build-vpp_debug-native/dpdk/dpdk-stable-18.02.1/drivers/net/virtio/virtio_pci.h' l='150'>/* This is the PCI capability header: */</doc>
<mbr r='virtio_pci_cap::cap_vndr' o='0' t='uint8_t'/>
<mbr r='virtio_pci_cap::cap_next' o='8' t='uint8_t'/>
<mbr r='virtio_pci_cap::cap_len' o='16' t='uint8_t'/>
<mbr r='virtio_pci_cap::cfg_type' o='24' t='uint8_t'/>
<mbr r='virtio_pci_cap::bar' o='32' t='uint8_t'/>
<mbr r='virtio_pci_cap::padding' o='40' t='uint8_t [3]'/>
<mbr r='virtio_pci_cap::offset' o='64' t='uint32_t'/>
<mbr r='virtio_pci_cap::length' o='96' t='uint32_t'/>
