主文
  1 原告の請求を棄却する。
  2 訴訟費用は原告の負担とする。
  3 この判決に対する上告及び上告受理申立てのための付加期間を30日と定める。

事実及び理由
第1 請求
  特許庁が不服2003−20346号事件について平成18年2月15日に
  した審決を取り消す。
第2 当事者間に争いのない事実
  1 特許庁における手続の経緯
    原告は，平成5年(1993年)12月21日(優先権主張1992年12
    月21日，米国)，発明の名称を「フィールド酸化膜アイランドが除去されたメモリアレー及び方法」とする国際特許出願(特願平6−515394号，以下「本願」という。)をした。
    原告は，平成15年7月22日付けで拒絶査定を受けたので，同年10月17日，拒絶査定不服審判を請求するとともに，本願に係る明細書の特許請求の範囲の記載を補正する手続補正(以下，この補正を「本件補正」といい，本件補正後の本願に係る明細書及び図面を「本願明細書」という。)をし，上記審判請求は不服2003−20346号事件として特許庁に係属した。
    特許庁は，平成18年2月15日，「本件審判の請求は，成り立たない。」との審決(附加期間90日)をし，平成18年2月28日，その謄本を原告に送達した。
  2 特許請求の範囲
    本願明細書の特許請求の範囲の請求項1の記載は，次のとおりである(以下，この発明を「本願発明」という。)。
    「【請求項1】電気的にプログラム可能な不揮発性半導体メモリであって，Y個の行とX個の列に配列され，メモリセルとして指定されるセルの少なくとも1つの列と，選択セルとして指定されるセルの少なくとも2つの列を含み，前記2つの列における各々のセルのゲートに接続している2つの選択線が隣接して配置される，プログラム可能なトランジスタセルのアレーと，前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と，からなり，プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも2つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ。」
  3 審決の理由
    別紙審決書写しのとおりである。要するに，本願発明は，本願の優先権主張日前の他の出願であって，その出願後に出願公開された特願平3−342155号の願書に最初に添付した明細書及び図面(以下「先願明細書」という。特開平6−111592号公報(甲3)参照。)に記載された発明(以下「先願発明」という。)と同一であり，本願発明の発明者が先願発明の発明者と同一であるとも，本願の出願時にその出願人が先願発明に係る特許出願の出願人と同一であるとも認められないので，本願発明は特許法29条の2の規定により特許を受けることができない，としたものである。
    審決は，上記結論を導くに当たり，下記(1)のとおり，先願発明の内容を認定し，下記(2)のとおり，本願発明と先願発明とを対比し，両者は同一である判断した。
    (1) 先願発明の内容
      「電気的にコア注入可能な不揮発性メモリであって，規則的な格子パターンに配列され，メモリセルとして指定されるセルの少なくとも1つの列と，選択用トランジスタとして指定されるセルの少なくとも2つの列を含み，前記2つの列における各々のセルのゲートに接続している2つの選択ラインが配置される，コア注入可能なフラットセル・トランジスタのアレイと，前記選択用トランジスタがメモリトランジスタの選択されたものに対して電圧を供給する手段と，からなり，コア注入可能なトランジスタが，高V 状態か，TH
      前記高V ではない状態のどちらかにコア注入可能であり，前記少なくともTH
      2つの列及び行における前記選択用トランジスタが，高V 状態と前記高VTH
      ではない状態とで一つおきとなるようコア注入されている不揮発性メモTH
      リ。」
    (2) 本願発明と先願発明の対比・判断
      ア
        本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって，Y個の行とX個の列に配列され，メモリセルとして指定されるセルの少なくとも1つの列と，選択セルとして指定されるセルの少なくとも2つの列を含み，前記2つの列における各々のセルのゲートに接続している2つの選択線が配置される，プログラム可能なトランジスタセルのアレーと，前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と，からなり，プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも2つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ。」である点で一致する。
      イ
        本願発明では，上記選択セルとして指定されるセルの少なくとも2つの列における各々のセルのゲートに接続している2つの選択線が，隣接して配置されているのに対して，先願発明では，隣接して配置されていない。
        しかし，選択セルとして指定されるセルの少なくとも2つの列について，前記2つの列における各々のセルに接続している2つの選択線を隣接して配置した半導体メモリは，不揮発性半導体メモリの1タイプとして常套のものにすぎず(特開平1−119992号公報(甲4)の第3図に関する
        記載等を参照)，先願発明でも2つの選択線を隣接して配置することを特に排除しているわけではないから，本願発明は，上記2つの選択線の配置についての特定事項において，先願発明とは異なる発明ではない。
第3 取消事由に係る原告の主張
  本願発明と先願発明とは，以下の点において相違し，両者は同一の発明ではないから，これを同一の発明であると認定判断した審決には違法がある。
  1 分離用セルの存在について
    本願発明において「選択セルとして指定されるセルの・・・列」は，選択セル以外のセルを含まないと理解すべきであるのに対して，先願発明においては，選択セル以外のセルである分離用セルを含んでいる点において，両者は異なる。
    また，本願発明は，「前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされている」のに対して，先願発明は，分離用トランジスタを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおきになっていない点で，両者は異なる。
    したがって，審決の認定には誤りがある。
    (1)
      本願発明は，「選択セルとして指定されるセルの少なくとも2つの列」をその構成としているが，以下の理由から，「選択セルの列」は，選択セル以外のセルを一切除外する意味に理解すべきである。
      すなわち，本願明細書(甲1，2)の図8(メモリセグメントの概略図)，9，11A，11Bの記載によれば，本願発明において，メモリセグメント間に，先願発明における分離用トランジスタに相当する構成を含むことは何ら示唆していないし，選択セルの列にメモリセグメントを物理的に分離する目的で選択セル以外の要素を含めることは記載していない。したがって，本願発明のメモリは，メモリセグメント間に，メモリセグメントを電気的かつ物理的に分離するための何らかの要素を設けた構成を含むものではなく，図8のような個々のメモリセグメントを直接結合したメモリセグメントのみからなるものである。
      なお，本願発明は，選択トランジスタ間の電気的絶縁を達成するために，従来必要とされた選択トランジスタ間のFOXアイランド(フィールド酸化膜領域を指す。)を除去することを目的とし，そのための手段として，FOXアイランドを高閾値状態の選択トランジスタで置き換えるようにしたものである。
    (2) これに対して，確かに，先願明細書(甲3)の図1では，列と行に，右バンク選択用トランジスタQR ，QR ……及び左バンク選択用トランジスタQL ，QL ……が配置され，高V 状態とそうでない状態が一つおき
  11 12 TH
    に配置されているが，他方，右選択用トランジスタ及び左バンク選択用トランジスタに，分離用トランジスタS が接続されている。つまり，先願発明ij
    におけるトランジスタの列には，選択用トランジスタのみでなく，分離用トランジスタを含んでいる。
    先願発明は，従来のメモリ構成において，メモリセルトランジスタが横方向に接続されているために生じる他のメモリセルとの干渉を防止することを目的とし，そのための解決手段として，メモリ領域を複数のブロックに分割するとともに，ブロック同士を分離するための分離領域を所定間隔で設けるようにしたものである。以上のとおり，先願発明において，メモリ領域を複数のブロックに分割し，分離用トランジスタを設けることは必須の構成要件であるから，分離用トランジスタを設ける構成要件を備えない本願発明は，先願発明の技術的範囲に含まれない別個の発明である。また，本願出願(優先権主張)時点において，先願明細書は公知ではなかったのであるから，先願発明から単に分離用トランジスタを設けない構成が技術常識であったということはできない。
    なお，先願明細書の段落【0024】に記載されているように，分離用トランジスタは，横方向のセル間干渉を防止するために，メモリセルに対して，コア注入を行って高V 状態としたものであるから，右バンク選択ラインSTH
    R1や左バンク選択ラインSL1に接続された分離用トランジスタは，本願発明の高閾値状態にプログラムされた選択セルと，機能上格別な差異を有するものでもない。本願発明と先願発明との対比においては，本願発明の「半導体メモリ」と先願発明の「半導体記憶装置」の全体とを対比すべきであって，先願発明から分離用トランジスタを除いた部分を対比して，同一であると判断することは許されない。
  2 選択線の隣接配置について
    2つの選択線を隣接して配置することは，その構成及び作用において，単なる周知技術の付加のものではない。
    したがって，審決の認定判断には誤りがある。
    (1)
      本願発明は，2つの選択線を隣接して配置した従来のメモリ構成において，隣接する選択トランジスタ間に設けられた電気的絶縁のためのFOXアイランドを除去することを目的に，その解決手段として，選択線が隣接していることにより選択トランジスタの周りを囲むように配置されたFOXアイランドを，高閾値状態の選択トランジスタで置き換えるものである。本願発明によれば，FOXアイランドを高閾値状態の選択トランジスタで置き換えた場合に，選択トランジスタが，行方向(選択線と直交する方向)にも高閾値状態と低閾値状態が一つおきとなるように配置されるため，選択トランジスタが行方向に隣接することによる電気的干渉を受けにくい。つまり，選択セル間の電気的絶縁をもたらす目的で使用されるFOXアイランド(フィールド酸化膜)を不要にするとの効果は，選択線を隣接させる構成を採ることによって格別なものとなる。また，本願発明は，選択線を隣接させることにより，選択トランジスタをチップ内の隣接した領域に配置することができるので，選択トランジスタの特性を揃えやすいという効果も有する。
      これに対して，先願発明は，メモリセル間の干渉を防止することを目的としているのであって，上下左右に隣接する選択セル間の酸化膜領域を除去することは目的としていないから，選択線が隣接配置させることを必須の構成としていない。この点で，本願発明と先願発明とは異なる。
    (2) 被告は，先願発明の右バンク選択ラインSR1及び左バンク選択ラインSL1を配置する際に，隣接して配置することは単なる設計的事項にすぎず，その効果も，格別顕著とはいえない旨主張する。しかし，選択ラインを隣接させた構成自体が公知であったとしても，先願明細書，甲4，乙1(特開平4−230079号公報)，乙2(特開平3−178100号公報)には，列
      方向及び行方向において電気的干渉を防止するという効果を維持しつつ，高閾値状態にプログラムされた選択セルでFOXアイランドを置換することが開示されていない以上，先願発明において，右バンク選択ラインSR1と左バンク選択ラインSL1を隣接して配置することに，特段の動機付けとなるものはないので，本願発明に係る配置は単なる設計的事項とはいえない。
第4 取消事由に対する被告の反論
  以下のとおりの理由から，審決の認定判断に誤りはない。
  1 分離用セルの存在について
    (1)
      本願発明において，メモリは，「Y個の行とX個の列に配列され，メモリセルとして指定されるセルの少なくとも1つの列と，選択セルとして指定されるセルの少なくとも2つの列を含」むものであり，「プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも2つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされて」おり，また，本願明細書(甲1，2)の図8及びその説明には，実施例として，4行×5列のメモリセル及び選択セルからなるメモリセグメントが記載されている。
    (2) 先願発明のメモリは，記憶素子であるメモリセルM ，M ，M 及びMの列，M ，M ，M 及びM の列，ないし，M ，M ，M 及びM
  04 11 12 13 14 M1 M2 M3
    の列，並びに，これらのメモリセルを選択する選択セルである右バンク選M4
    択用トランジスタQR ，QR ，QR 及びQR の列と，左バンク選択用トランジスタQL ，QL ，QL 及びQL の列でブロックが構成され，上記ブロックを単位として，メモリセルの書き込みや読み出しがなされるものである。上記ブロックは，4個の行とM＋2個の列に配列され，メモリセルとして指定されるセルの列，並びに，選択セルとして指定されるセルの列を含むことは，明らかである。
    先願発明は，記憶素子であるメモリセルの列，並びに，これらのメモリセルを選択する選択セルである右バンク選択用トランジスタの列と，左バンク選択用トランジスタの列でブロックが構成され，前記ブロックを単位として，メモリセルの書き込みや読み出しがなされる。これらのメモリセルを選択する選択セルである右バンク選択用トランジスタの列は，QR 及びQR が，高V 状態(高閾値状態)となっていることから，1つおきに，高V 状態TH TH
    (高閾値状態)とそうでない状態(低閾値状態)が，交互になっている。同様に，選択セルである左バンク選択用トランジスタの列は，QL 及びQLが，高V 状態(高閾値状態)となっていることから，1つおきに，高V
  13 TH
    状態(高閾値状態)とそうでない状態(低閾値状態)が，交互になっていTH
    る。さらに，QR とQL ，QR とQL ，QR とQL ，及び，Q
    R とQL は行方向，すなわち，選択線に直交する方向にも，高V 状態
  14 14 TH
    (高閾値状態)とそうでない状態(低閾値状態)となっている。
    (3)
      そして，先願発明における，「分離用トランジスタ」は，メモリ領域を複数のブロックに分割し，それらのブロック同士を分離するために設けられたものにすぎず，右バンク及び左バンクのメモリセルの選択に係るものでないから，本願発明における「選択セルの列」に，先願発明における「分離用トランジスタ」を含めて，同一性を判断すべきではない。
      したがって，本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって，Y個の行とX個の列に配列され，メモリセルとして指定されるセルの少なくとも1つの列と，選択セルとして指定されるセルの少なくとも2つの列を含み」，「プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも2つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされて」いる点において，一致している。
  2 選択線の隣接配置について
    (1)
      不揮発性半導体メモリにおいて，選択セルとして指定されるセルの，少なくとも2つの列について，前記2つの列における各々のセルに接続している2つの選択線を隣接して配置することは，周知・慣用の技術であり(甲4，乙1，2)，先願発明の右バンク選択ラインSR1及び左バンク選択ラインSL1を配置する際に，隣接して配置することは，単なる設計的事項にすぎない。
    (2)
      不揮発性半導体メモリは，半導体基板上に回路パターンを転写して製造されることが普通であるから，半導体基板上のトランジスタの配置に当たり，互いに隔てた領域より，隣接した領域の方が，特性が揃うことは，当業者において自明である。
      また，不揮発性半導体メモリにおいて，選択セルとして指定されるセルの少なくとも2つの列について，選択トランジスタが列方向に高V 状態(高TH
      閾値状態)とそうでない状態(低閾値状態)の1つおきになり，行方向(選択線に直交する方向)にも高V 状態(高閾値状態)とそうでない状態(低TH
      閾値状態)となるように配置しない限り，書き込みや読み出しをする際に選択できないメモリセルが生ずることになるから，すべてのメモリセルを選択し，書き込みや読みと出しをするためには，上記のように交互に配置することが必然となる。したがって，原告主張の効果は，選択線を隣接して配置する構成を採ることによる当然の効果にすぎず，格別顕著な効果であるとは認められない。
    (3)
      以上のとおり，先願発明において，メモリセルの選択線を隣接して配置することは，単なる設計的事項にすぎず，隣接配置による効果も格別顕著なものとはいえないから，本願発明と先願発明とは別異の発明ということはできない。
第5 当裁判所の判断
  1 分離用セルの存在について
    原告は，本願発明においては，「選択セルとして指定されるセルの少なくとも2つの列」が，選択セル以外のセルを含まないと解すべきであるのに対し，先願発明においては，選択セルのみならず分離用セルを含んでいるから，両者はこの点において異なり，これに反する審決の認定には誤りがある旨主張する。
    しかし，この点に係る原告の主張は，以下のとおりの理由により，採用できない。
    (1)
      本願発明に係る特許請求の範囲(請求項1)の記載は，前記第2の2「特許請求の範囲」のとおりである。これよれば，本願発明において，「Y個の行とX個の列に配列された・・・トランジスタセルのアレー」，「前記少なくとも2つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ。」を構成要件とするものである。
    (2) これに対して，先願明細書(甲3)の図1(実施例の回路図)には，列と行に，右バンク選択用トランジスタ及び左バンク選択用トランジスタが配置されており，これによると，高V 状態とそうでない状態が一つおき(交互)TH
      となっている(当事者間に争いはない。)が，他方，右選択用トランジスタ及び左バンク選択用トランジスタに加えて，分離用トランジスタS が接続さij
      れている。
      ところで，先願明細書の「発明の詳細な説明」欄(段落【0015】～【0024】，【0035】～【0038】)の記載及び図1には，「セル間干渉による電流差の減少を防ぐため，本実施例では，・・・メモリセルに対してコア注入を行って，高V 状態とすることで横方向のセル間干渉を防止する。つTH
      まり記憶素子として働くメモリセル4列とブロック間分離用セル1列にて小ブロックを構成する。」，「このように，上記実施例によれば，フラットセル構造のメモリアレイにおいて，メモリトランジスタにコア注入を行ったものをブロック間の分離として1列追加することにより，セル間の干渉電流を排除すると同時に接地線を固定(常時接地)にでき，集積度をあまり劣化させることなくオン電流(I )を増大でき，高速のメモリが得られる効果があOＮ
      る。」，「なお，分離用のメモリセルを用いず，例えばLOCOS分離を用いることも可能であるが，LOCOS分離を用いると厚い酸化膜とフラットセル領域の境界条件により，大きな領域を必要とし，高集積という点からみて得策ではない。」，「さらに，フラットセル構造やXセル構造に限らず，横方向にメモり素子がつながることにより，メモリセル間に干渉が生じる素子であれば，適用できることは言うまでもない。」等の記載があり，これらの記載によれば，メモリトランジスタにコア注入を行って高V 状態とすることでセルTH
      間干渉を防止することが開示されていると認められる。
      そうすると，先願発明に係る図面(図1)には，分離用トランジスタが用いられている態様が示されているけれども，先願明細書の全体の記載からすれば，セル間干渉による電流差の減少を防止するとの課題に照らして，その解決手段として，選択用トランジスタにコア注入を行って高V 状態とするTH
      ことも当然に示唆されているということができる。以上のとおりであるから，先願明細書に開示された発明の内容としては，分離用トランジスタを設けることが，必須の構成であるとすることはできない。
    (3)
      以上によれば，先願明細書の図1に記載された先願発明の具体的な態様において，Y個の行とX個の列に配列されたトランジスタセルのアレー以外に，分離用トランジスタを有することは，先願発明の内容を理解する上で，付加的な構成にすぎないというべきであるから，これをもって本願発明との実質的な相違点ということはできない。
      なお，原告は，先願発明について，分離用トランジスタを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおきになっていないことをも指摘するが，かかる原告の主張は，先願発明が分離用トランジスタを有することを本願発明との相違点ととらえることを前提とするものであり，その前提において採用できないことは，上記のとおりである。
  2 選択線の隣接配置について
    原告は，本願発明において，2つの選択線を隣接して配置する構成を採用したことは，単なる周知技術の付加ではない旨主張し，これに反する審決の認定判断には誤りがある旨主張する。
    しかし，この点に係る原告の主張は，以下のとおりの理由により採用できない。
    (1) まず，先願に係る特許請求の範囲，先願明細書及び図面によれば，先願発明の内容は，前記1(2)のとおりである。すなわち，先願明細書及び図1によれば，先願発明は，セル間干渉による電流差の減少を防ぐため，実施例では，メモリセルに対してコア注入を行って，高V 状態とすることで横方向のセTH
      ル間干渉を防止するとの課題に対して，その解決手段として，列と行に，右バンク選択用トランジスタ及び左バンク選択用トランジスタを配置し，高V状態とそうでない状態が一つおき(交互)に配置されていること(争いがTH
      ない。)，メモリセルの2つの選択線は，メモリセルを挟んで配置させていること，図1には，分離用トランジスタが用いられている態様のみが示されているけれども，先願明細書の全体の記載からすれば，セル間干渉による電流差の減少を防止するとの課題に照らして，その解決手段として，選択用トランジスタにコア注入を行って高V 状態とすることも当然に示唆されているTH
      ということが認められる。
      ところで，不揮発性半導体メモリにおいて，互いに隔てた領域に配置されたトランジスタに比べて，隣接した領域に配置されたトランジスタの方がその特性が揃えやすく，互いに隣接した領域にトランジスタを配置させることは技術常識であるといえるから，メモリセルを2つの選択線により選択する場合には，2つの選択線をメモリセルを挟んで配置する方法(先願発明)か，2つの選択線を隣接して配置する方法(本願発明)のいずれかを用いることが自然である。なお，甲4の第3図，乙1の図6，乙2の第6図に示されるように，不揮発性半導体メモリにおいて2つの選択線を隣接して配置することは，ごく普通に行われていることであるといえる。
      そうすると，先願明細書，図1には，メモリセルの2つの選択線は，メモリセルを挟んで配置させている態様のみが示されているけれども，先願発明の内容としては，2つの選択線を隣接して配置する方法を除外しているものではないと理解するのが相当である。
    (2)
      以上のとおり，本願発明において，メモリセルを2つの選択線で選択する場合に，2つの選択線を隣接して配置するとの構成は，先願発明の技術的範囲に含まれるとみるべきであり，当業者が必要により適宜選択すべき技術的事項にすぎず(本願明細書における図4の従来技術や，甲4の第3図の実施例として，2つの選択線を隣接して配置することが，何らの説明もなく記載されていることも，上記の判断の裏付となる。)，また，選択線を隣接して配置したことによる格別顕著な効果もない。したがって，本願発明において，2つの選択線を隣接して配置する構成を採用したことは，本願発明と先願発明との相違点ということはできない。
  3 結論
    その他，原告は縷々主張するがいずれも理由がない。
    以上のとおりであるから，原告主張の取消事由は理由がなく，審決にこれを取り消すべき違法はない。原告の本訴請求は理由がないから，これを棄却することとし，主文のとおり判決する。


事件番号: 平成18年(行ケ)10296
裁判所: 知的財産高等裁判所
裁判所部名: 知的財産高等裁判所第3部
裁判年月日: 2007-03-26
権利種別: 特許権
事件種別: 審決取消訴訟
判例ID: 034405
知財高裁判例ID: 929
