//------------------------------------------------------------
// DONOT MODIFY THIS FILE
// generated by JISHENGJU automatically
//------------------------------------------------------------

#ifndef AONSYS_CLKGEN_REG_OFFSET_DEFINE_H
#define AONSYS_CLKGEN_REG_OFFSET_DEFINE_H

#define	REG_AONSYS_CLKGEN_BASE		0xFFF46000
/* add ap clken base here */
#define REG_APSYS_CLKGEN_BASE		0xFF010000

#define REG_AON_AUDIO_PLL_CFG0          (REG_AONSYS_CLKGEN_BASE + 0x0  )
#define REG_AON_AUDIO_PLL_CFG1          (REG_AONSYS_CLKGEN_BASE + 0x4  )
#define REG_AON_AUDIO_PLL_CFG2          (REG_AONSYS_CLKGEN_BASE + 0x8  )
#define REG_AON_AUDIO_PLL_CFG3          (REG_AONSYS_CLKGEN_BASE + 0xc  )
#define REG_AON_SYS_PLL_CFG0            (REG_AONSYS_CLKGEN_BASE + 0x10 )
#define REG_AON_SYS_PLL_CFG1            (REG_AONSYS_CLKGEN_BASE + 0x14 )
#define REG_AON_SYS_PLL_CFG2            (REG_AONSYS_CLKGEN_BASE + 0x18 )
#define REG_AON_SYS_PLL_CFG3            (REG_AONSYS_CLKGEN_BASE + 0x1c )
#define REG_AON_AONSYS_PLL_STS          (REG_AONSYS_CLKGEN_BASE + 0x90 )
#define REG_AON_AONSYS_CLK_CFG          (REG_AONSYS_CLKGEN_BASE + 0x100)
#define REG_AON_SHARE_SRAM_CLK_CFG      (REG_AONSYS_CLKGEN_BASE + 0x104)
#define REG_AON_AUDIO_SUBSYS_ACLK_CFG   (REG_AONSYS_CLKGEN_BASE + 0x108)
#define REG_AON_AUDIO_I2S_CLK_CFG       (REG_AONSYS_CLKGEN_BASE + 0x10c)
#define REG_AON_AUDIO_C906_CCLK_CFG     (REG_AONSYS_CLKGEN_BASE + 0x110)
#define REG_AON_AUDIO_CLK_GATE          (REG_AONSYS_CLKGEN_BASE + 0x114)
#define REG_AON_AOI2C_CLK_CFG           (REG_AONSYS_CLKGEN_BASE + 0x11c)
#define REG_AON_AONSYS_CLK_GATE         (REG_AONSYS_CLKGEN_BASE + 0x120)
#define REG_AON_APSYS_CLK_GATE          (REG_AONSYS_CLKGEN_BASE + 0x130)
#define REG_AON_DSP0_CLK_GATE           (REG_AONSYS_CLKGEN_BASE + 0x134)
#define REG_AON_DSP1_CLK_GATE           (REG_AONSYS_CLKGEN_BASE + 0x138)
#define REG_AON_GPU_CLK_GATE            (REG_AONSYS_CLKGEN_BASE + 0x13c)
#define REG_AON_VDEC_CLK_GATE           (REG_AONSYS_CLKGEN_BASE + 0x140)
#define REG_AON_VENC_CLK_GATE           (REG_AONSYS_CLKGEN_BASE + 0x144)
#define REG_AON_CLKGEN_RESERVED_REG_0          (REG_AONSYS_CLKGEN_BASE + 0x160)
#define REG_AON_CLKGEN_RESERVED_REG_1          (REG_AONSYS_CLKGEN_BASE + 0x164)
#define REG_AON_CLKGEN_RESERVED_REG_2          (REG_AONSYS_CLKGEN_BASE + 0x168)
#define REG_AON_CLKGEN_RESERVED_REG_3          (REG_AONSYS_CLKGEN_BASE + 0x16c)
#define REG_AON_AONSYS_CLK_MNT_TEECFG   (REG_AONSYS_CLKGEN_BASE + 0x170)
#define REG_AON_TEST_CLK_CFG            (REG_AONSYS_CLKGEN_BASE + 0x180)
#define REG_AON_TEST_CLK_STS            (REG_AONSYS_CLKGEN_BASE + 0x184)

#define REG_AP_C910_CORE_CLK_TEECFG	(REG_APSYS_CLKGEN_BASE + 0x1104)

#define AUDIO_SUBSYS_ACLK_CP2AP_EN	(1 << 0)
#define AUDIO_SUBSYS_ACLK_AP2CP_EN	(1 << 1)

#define VDEC_SUBSYS_VDEC_CLK_EN		(1 << 0)
#define VDEC_SUBSYS_VENC_CLK_EN         (1 << 0)
#define VDEC_SUBSYS_GPU_CLK_EN         (1 << 0)
#define VDEC_SUBSYS_DSP0_CLK_EN         (1 << 0)
#define VDEC_SUBSYS_DSP1_CLK_EN         (1 << 0)


#define C910_CORE0_CLK_EN		(1 << 5)
#define C910_CORE1_CLK_EN		(1 << 13)
#define C910_CORE2_CLK_EN		(1 << 21)
#define C910_CORE3_CLK_EN		(1 << 29)
#endif

