3.5. 

А. В следующей диаграмме состояний (см. task 3_5.PNG) три состояния (А-С), один вход (х) и два выхода (yz). Задайте для этого конечного автомата числовые значения состояний с использованием метода унитарного кодирования. Запишите выражения для выходных значений и следующего состояния в виде сокращенной дизъюнктивной нормальной формы. Используйте несущественные комбинации, если таковые имеются. Затем напишите на SystemVerilog модель, соответствующую этой диаграмме состояний, с таким заголовком модуля:

module p3_5 
(input logic x, clk, reset, 
output logic y, z);

В. Напишите тестовое окружение, используя неявный стиль описания конечного автомата. Необходимо обойти все допустимые состояния и пройтись по всем дугам. Чтобы показать, что модель работает, включите в тестовое окружение вывод на консоль текущего состояния вместе со значением входов и выходов. Ваш модуль должен создать экземпляр модуля p3_5 внутри модуля тестового окружения testbench.