# v9版本主要做了以下修改

1.完善SoC整体设计，经测试目前最高频率为110MHz，而且RTL代码仍然有优化空间



# 后续计划



### 1.扩展外设（GPIO、UART、DDR3 RAM、数码管、定时器、PWM）

### 2.采用AXI+分层总线架构

```
+----------------+     +-----------------+     +---------------+
| RISC-V CPU     |     | AXI Interconnect|     | DDR3 Controller|
| (AXI Master)   |---->|                 |---->| (AXI Slave)    |
+----------------+     +-----------------+     +---------------+
                        |           |
                        |           |  AXI-to-Legacy Bridge
                        |           v
                        |     +-----------------+
                        |     | Legacy Devices  |
                        |     | (RAM/GPIO/Timer)|
                        |     +-----------------+
                        |
                        v（预留DMA接口）
                  +-----------------+
                  | Future AXI Master|
                  | (e.g., DMA)     |
                  +-----------------+
```

### 3.实现CSR寄存器和相关系统指令，支持中断系统

### 4.扩展指令集（M、F、D指令集），支持乘法除法取模求余单双精度浮点数指令

### 5.对SOC时序进行分析