
SBT = sbt

# Generare Verilog code
hdl:
	$(SBT) "run-main sop1.SOP1Main --targetDir generated --backend v"

###### Minimum Makefile ends here ########

intsbt:
	$(SBT)
