Fitter report for DE0_CV_Default
Tue Apr 24 22:34:08 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Apr 24 22:34:08 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE0_CV_Default                              ;
; Top-level Entity Name           ; CPU                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 95 / 18,480 ( < 1 % )                       ;
; Total registers                 ; 63                                          ;
; Total pins                      ; 81 / 224 ( 36 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clock~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                             ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                            ; Ignored Value ; Ignored Source                               ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------------------------------+
; Location                 ;                ;              ; CLOCK2_50                             ; PIN_H13       ; QSF Assignment                               ;
; Location                 ;                ;              ; CLOCK3_50                             ; PIN_E10       ; QSF Assignment                               ;
; Location                 ;                ;              ; CLOCK4_50                             ; PIN_V15       ; QSF Assignment                               ;
; Location                 ;                ;              ; CLOCK_50                              ; PIN_M9        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[0]                          ; PIN_W8        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[10]                         ; PIN_U8        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[11]                         ; PIN_P6        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[12]                         ; PIN_R7        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[1]                          ; PIN_T8        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[2]                          ; PIN_U11       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[3]                          ; PIN_Y10       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[4]                          ; PIN_N6        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[5]                          ; PIN_AB10      ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[6]                          ; PIN_P12       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[7]                          ; PIN_P7        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[8]                          ; PIN_P8        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_ADDR[9]                          ; PIN_R5        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_BA[0]                            ; PIN_T7        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_BA[1]                            ; PIN_AB7       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_CAS_N                            ; PIN_V6        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_CKE                              ; PIN_R6        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_CLK                              ; PIN_AB11      ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_CS_N                             ; PIN_U6        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[0]                            ; PIN_Y9        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[10]                           ; PIN_AA8       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[11]                           ; PIN_AA7       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[12]                           ; PIN_V10       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[13]                           ; PIN_V9        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[14]                           ; PIN_U10       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[15]                           ; PIN_T9        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[1]                            ; PIN_T10       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[2]                            ; PIN_R9        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[3]                            ; PIN_Y11       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[4]                            ; PIN_R10       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[5]                            ; PIN_R11       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[6]                            ; PIN_R12       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[7]                            ; PIN_AA12      ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[8]                            ; PIN_AA9       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_DQ[9]                            ; PIN_AB8       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_LDQM                             ; PIN_U12       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_RAS_N                            ; PIN_AB6       ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_UDQM                             ; PIN_N8        ; QSF Assignment                               ;
; Location                 ;                ;              ; DRAM_WE_N                             ; PIN_AB5       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[0]                             ; PIN_N16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[10]                            ; PIN_N21       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[11]                            ; PIN_R22       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[12]                            ; PIN_R21       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[13]                            ; PIN_T22       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[14]                            ; PIN_N20       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[15]                            ; PIN_N19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[16]                            ; PIN_M22       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[17]                            ; PIN_P19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[18]                            ; PIN_L22       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[19]                            ; PIN_P17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[1]                             ; PIN_B16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[20]                            ; PIN_P16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[21]                            ; PIN_M18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[22]                            ; PIN_L18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[23]                            ; PIN_L17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[24]                            ; PIN_L19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[25]                            ; PIN_K17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[26]                            ; PIN_K19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[27]                            ; PIN_P18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[28]                            ; PIN_R15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[29]                            ; PIN_R17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[2]                             ; PIN_M16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[30]                            ; PIN_R16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[31]                            ; PIN_T20       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[32]                            ; PIN_T19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[33]                            ; PIN_T18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[34]                            ; PIN_T17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[35]                            ; PIN_T15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[3]                             ; PIN_C16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[4]                             ; PIN_D17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[5]                             ; PIN_K20       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[6]                             ; PIN_K21       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[7]                             ; PIN_K22       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[8]                             ; PIN_M20       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_0[9]                             ; PIN_M21       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[0]                             ; PIN_H16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[10]                            ; PIN_H18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[11]                            ; PIN_J18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[12]                            ; PIN_J19       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[13]                            ; PIN_G11       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[14]                            ; PIN_H10       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[15]                            ; PIN_J11       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[16]                            ; PIN_H14       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[17]                            ; PIN_A15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[18]                            ; PIN_J13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[19]                            ; PIN_L8        ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[1]                             ; PIN_A12       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[20]                            ; PIN_A14       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[21]                            ; PIN_B15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[22]                            ; PIN_C15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[23]                            ; PIN_E14       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[24]                            ; PIN_E15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[25]                            ; PIN_E16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[26]                            ; PIN_F14       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[27]                            ; PIN_F15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[28]                            ; PIN_F13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[29]                            ; PIN_F12       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[2]                             ; PIN_H15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[30]                            ; PIN_G16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[31]                            ; PIN_G15       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[32]                            ; PIN_G13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[33]                            ; PIN_G12       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[34]                            ; PIN_J17       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[35]                            ; PIN_K16       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[3]                             ; PIN_B12       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[4]                             ; PIN_A13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[5]                             ; PIN_B13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[6]                             ; PIN_C13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[7]                             ; PIN_D13       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[8]                             ; PIN_G18       ; QSF Assignment                               ;
; Location                 ;                ;              ; GPIO_1[9]                             ; PIN_G17       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[0]                               ; PIN_U21       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[1]                               ; PIN_V21       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[2]                               ; PIN_W22       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[3]                               ; PIN_W21       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[4]                               ; PIN_Y22       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[5]                               ; PIN_Y21       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX0[6]                               ; PIN_AA22      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[0]                               ; PIN_AA20      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[1]                               ; PIN_AB20      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[2]                               ; PIN_AA19      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[3]                               ; PIN_AA18      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[4]                               ; PIN_AB18      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[5]                               ; PIN_AA17      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX1[6]                               ; PIN_U22       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[0]                               ; PIN_Y19       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[1]                               ; PIN_AB17      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[2]                               ; PIN_AA10      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[3]                               ; PIN_Y14       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[4]                               ; PIN_V14       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[5]                               ; PIN_AB22      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX2[6]                               ; PIN_AB21      ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[0]                               ; PIN_Y16       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[1]                               ; PIN_W16       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[2]                               ; PIN_Y17       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[3]                               ; PIN_V16       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[4]                               ; PIN_U17       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[5]                               ; PIN_V18       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX3[6]                               ; PIN_V19       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[0]                               ; PIN_U20       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[1]                               ; PIN_Y20       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[2]                               ; PIN_V20       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[3]                               ; PIN_U16       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[4]                               ; PIN_U15       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[5]                               ; PIN_Y15       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX4[6]                               ; PIN_P9        ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[0]                               ; PIN_N9        ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[1]                               ; PIN_M8        ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[2]                               ; PIN_T14       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[3]                               ; PIN_P14       ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[4]                               ; PIN_C1        ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[5]                               ; PIN_C2        ; QSF Assignment                               ;
; Location                 ;                ;              ; HEX5[6]                               ; PIN_W19       ; QSF Assignment                               ;
; Location                 ;                ;              ; KEY[0]                                ; PIN_U7        ; QSF Assignment                               ;
; Location                 ;                ;              ; KEY[1]                                ; PIN_W9        ; QSF Assignment                               ;
; Location                 ;                ;              ; KEY[2]                                ; PIN_M7        ; QSF Assignment                               ;
; Location                 ;                ;              ; KEY[3]                                ; PIN_M6        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[0]                               ; PIN_AA2       ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[1]                               ; PIN_AA1       ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[2]                               ; PIN_W2        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[3]                               ; PIN_Y3        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[4]                               ; PIN_N2        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[5]                               ; PIN_N1        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[6]                               ; PIN_U2        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[7]                               ; PIN_U1        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[8]                               ; PIN_L2        ; QSF Assignment                               ;
; Location                 ;                ;              ; LEDR[9]                               ; PIN_L1        ; QSF Assignment                               ;
; Location                 ;                ;              ; PS2_CLK                               ; PIN_D3        ; QSF Assignment                               ;
; Location                 ;                ;              ; PS2_CLK2                              ; PIN_E2        ; QSF Assignment                               ;
; Location                 ;                ;              ; PS2_DAT                               ; PIN_G2        ; QSF Assignment                               ;
; Location                 ;                ;              ; PS2_DAT2                              ; PIN_G1        ; QSF Assignment                               ;
; Location                 ;                ;              ; RESET_N                               ; PIN_P22       ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_CLK                                ; PIN_H11       ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_CMD                                ; PIN_B11       ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_DATA[0]                            ; PIN_K9        ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_DATA[1]                            ; PIN_D12       ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_DATA[2]                            ; PIN_E12       ; QSF Assignment                               ;
; Location                 ;                ;              ; SD_DATA[3]                            ; PIN_C11       ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[0]                                 ; PIN_U13       ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[1]                                 ; PIN_V13       ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[2]                                 ; PIN_T13       ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[3]                                 ; PIN_T12       ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[4]                                 ; PIN_AA15      ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[5]                                 ; PIN_AB15      ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[6]                                 ; PIN_AA14      ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[7]                                 ; PIN_AA13      ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[8]                                 ; PIN_AB13      ; QSF Assignment                               ;
; Location                 ;                ;              ; SW[9]                                 ; PIN_AB12      ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_B[0]                              ; PIN_B6        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_B[1]                              ; PIN_B7        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_B[2]                              ; PIN_A8        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_B[3]                              ; PIN_A7        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_G[0]                              ; PIN_L7        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_G[1]                              ; PIN_K7        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_G[2]                              ; PIN_J7        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_G[3]                              ; PIN_J8        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_HS                                ; PIN_H8        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_R[0]                              ; PIN_A9        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_R[1]                              ; PIN_B10       ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_R[2]                              ; PIN_C9        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_R[3]                              ; PIN_A5        ; QSF Assignment                               ;
; Location                 ;                ;              ; VGA_VS                                ; PIN_G8        ; QSF Assignment                               ;
; PLL Bandwidth Preset     ; CPU            ;              ; *PLL_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; ../src/rtl/Dispositivos/PLL/PLL/PLL_0002.qip ;
; PLL Compensation Mode    ; CPU            ;              ; *PLL_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; ../src/rtl/Dispositivos/PLL/PLL/PLL_0002.qip ;
; PLL Automatic Self-Reset ; CPU            ;              ; *PLL_0002*|altera_pll:altera_pll_i*|* ; OFF           ; ../src/rtl/Dispositivos/PLL/PLL/PLL_0002.qip ;
; I/O Standard             ; CPU            ;              ; CLOCK2_50                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; CLOCK3_50                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; CLOCK4_50                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; CLOCK_50                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[0]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[10]                         ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[11]                         ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[12]                         ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[1]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[2]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[3]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[4]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[5]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[6]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[7]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[8]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_ADDR[9]                          ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_BA[0]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_BA[1]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_CAS_N                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_CKE                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_CLK                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_CS_N                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[0]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[10]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[11]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[12]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[13]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[14]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[15]                           ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[1]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[2]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[3]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[4]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[5]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[6]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[7]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[8]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_DQ[9]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_LDQM                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_RAS_N                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_UDQM                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; DRAM_WE_N                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[0]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[10]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[11]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[12]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[13]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[14]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[15]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[16]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[17]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[18]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[19]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[1]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[20]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[21]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[22]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[23]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[24]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[25]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[26]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[27]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[28]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[29]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[2]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[30]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[31]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[32]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[33]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[34]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[35]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[3]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[4]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[5]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[6]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[7]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[8]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_0[9]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[0]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[10]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[11]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[12]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[13]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[14]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[15]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[16]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[17]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[18]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[19]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[1]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[20]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[21]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[22]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[23]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[24]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[25]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[26]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[27]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[28]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[29]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[2]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[30]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[31]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[32]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[33]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[34]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[35]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[3]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[4]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[5]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[6]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[7]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[8]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; GPIO_1[9]                             ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX0[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX1[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX2[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX3[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX4[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; HEX5[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; KEY[0]                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; KEY[1]                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; KEY[2]                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; KEY[3]                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[0]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[1]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[2]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[3]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[4]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[5]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[6]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[7]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[8]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; LEDR[9]                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; PS2_CLK                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; PS2_CLK2                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; PS2_DAT                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; PS2_DAT2                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; RESET_N                               ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_CLK                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_CMD                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_DATA[0]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_DATA[1]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_DATA[2]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SD_DATA[3]                            ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[0]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[1]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[2]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[3]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[4]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[5]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[6]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[7]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[8]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; SW[9]                                 ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_B[0]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_B[1]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_B[2]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_B[3]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_G[0]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_G[1]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_G[2]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_G[3]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_HS                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_R[0]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_R[1]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_R[2]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_R[3]                              ; 3.3-V LVTTL   ; QSF Assignment                               ;
; I/O Standard             ; CPU            ;              ; VGA_VS                                ; 3.3-V LVTTL   ; QSF Assignment                               ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 372 ) ; 0.00 % ( 0 / 372 )         ; 0.00 % ( 0 / 372 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 372 ) ; 0.00 % ( 0 / 372 )         ; 0.00 % ( 0 / 372 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 372 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 95 / 18,480        ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 95                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 101 / 18,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 17                 ;       ;
;         [b] ALMs used for LUT logic                         ; 69                 ;       ;
;         [c] ALMs used for registers                         ; 15                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 14 / 1,848         ; < 1 % ;
;     -- Logic LABs                                           ; 14                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 146                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 72                 ;       ;
;     -- 5 input functions                                    ; 19                 ;       ;
;     -- 4 input functions                                    ; 26                 ;       ;
;     -- <=3 input functions                                  ; 29                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 16                 ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 63                 ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 63 / 36,960        ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 36,960         ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 63                 ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 81 / 224           ; 36 %  ;
;     -- Clock pins                                           ; 5 / 9              ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 308            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 3,153,920      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 4.1% / 4.3% / 3.5% ;       ;
; Maximum fan-out                                             ; 63                 ;       ;
; Highest non-global fan-out                                  ; 57                 ;       ;
; Total fan-out                                               ; 1042               ;       ;
; Average fan-out                                             ; 2.69               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 95 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 95                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 101 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 17                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 69                    ; 0                              ;
;         [c] ALMs used for registers                         ; 15                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 14 / 1848 ( < 1 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 14                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 146                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 72                    ; 0                              ;
;     -- 5 input functions                                    ; 19                    ; 0                              ;
;     -- 4 input functions                                    ; 26                    ; 0                              ;
;     -- <=3 input functions                                  ; 29                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 16                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 63 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 36960 ( 0 % )     ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 63                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 81                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1042                  ; 0                              ;
;     -- Registered Connections                               ; 144                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 34                    ; 0                              ;
;     -- Output Ports                                         ; 47                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock           ; M16   ; 5B       ; 54           ; 18           ; 60           ; 63                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[0]          ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[10]         ; W16   ; 4A       ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[11]         ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[12]         ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[13]         ; Y15   ; 4A       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[14]         ; R12   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[15]         ; U12   ; 3B       ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[1]          ; AA19  ; 4A       ; 44           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[2]          ; T7    ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[3]          ; T14   ; 4A       ; 43           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[4]          ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[5]          ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[6]          ; AB17  ; 4A       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[7]          ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[8]          ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inM[9]          ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[0]  ; V16   ; 4A       ; 46           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[10] ; AB6   ; 3B       ; 16           ; 0            ; 91           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[11] ; U6    ; 3A       ; 12           ; 0            ; 51           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[12] ; R7    ; 3A       ; 14           ; 0            ; 51           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[13] ; T8    ; 3A       ; 12           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[14] ; AB5   ; 3B       ; 16           ; 0            ; 74           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[15] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 57                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[1]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[2]  ; V14   ; 4A       ; 38           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[3]  ; AB20  ; 4A       ; 40           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[4]  ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[5]  ; V13   ; 4A       ; 33           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[6]  ; V15   ; 4A       ; 38           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[7]  ; AB21  ; 4A       ; 40           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[8]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[9]  ; V10   ; 3B       ; 16           ; 0            ; 40           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset           ; V6    ; 3A       ; 12           ; 0            ; 34           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; addressM[0]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[10] ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[11] ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[12] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[13] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[14] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[1]  ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[2]  ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[3]  ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[4]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[5]  ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[6]  ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[7]  ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[8]  ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addressM[9]  ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[0]      ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[10]     ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[11]     ; AA8   ; 3B       ; 19           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[12]     ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[13]     ; AB8   ; 3B       ; 19           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[14]     ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[15]     ; M6    ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[1]      ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[2]      ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[3]      ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[4]      ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[5]      ; M9    ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[6]      ; T9    ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[7]      ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[8]      ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outM[9]      ; R9    ; 3B       ; 23           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[0]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[10]    ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[11]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[12]    ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[13]    ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[14]    ; T10   ; 3B       ; 23           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[1]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[2]     ; Y11   ; 3B       ; 29           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[3]     ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[4]     ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[5]     ; U10   ; 3B       ; 19           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[6]     ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[7]     ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[8]     ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcout[9]     ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; writeM       ; R10   ; 3B       ; 25           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 30 / 48 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; outM[1]                         ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; addressM[14]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; outM[11]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; addressM[4]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; outM[7]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; inM[0]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; inM[4]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; instruction[4]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; pcout[0]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; pcout[7]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; addressM[7]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; inM[1]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; outM[4]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; instruction[14]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; instruction[10]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; addressM[10]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; outM[13]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; pcout[3]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; inM[12]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; inM[5]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; inM[9]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; addressM[2]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; inM[6]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; addressM[12]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; instruction[3]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; instruction[7]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; outM[15]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; outM[12]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; addressM[5]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; outM[5]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; clock                           ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; instruction[1]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; addressM[3]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; outM[10]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; pcout[9]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; outM[14]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; addressM[11]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; outM[2]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; pcout[4]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; addressM[0]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; pcout[13]                       ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; instruction[12]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; outM[9]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; writeM                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; inM[11]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; inM[14]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; inM[2]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; instruction[13]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; outM[6]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; pcout[14]                       ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; inM[7]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; pcout[1]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; inM[3]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; instruction[11]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; pcout[11]                       ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; pcout[12]                       ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; pcout[5]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; pcout[6]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; inM[15]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; inM[8]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; addressM[13]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; reset                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; instruction[15]                 ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; instruction[9]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; instruction[5]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; instruction[2]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; instruction[6]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; instruction[0]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; addressM[6]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; pcout[10]                       ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; addressM[1]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; inM[10]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; addressM[8]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; outM[3]                         ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; outM[8]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; instruction[8]                  ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; pcout[2]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; pcout[8]                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; inM[13]                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; outM[0]                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; addressM[9]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; outM[0]         ; Missing drive strength and slew rate ;
; outM[1]         ; Missing drive strength and slew rate ;
; outM[2]         ; Missing drive strength and slew rate ;
; outM[3]         ; Missing drive strength and slew rate ;
; outM[4]         ; Missing drive strength and slew rate ;
; outM[5]         ; Missing drive strength and slew rate ;
; outM[6]         ; Missing drive strength and slew rate ;
; outM[7]         ; Missing drive strength and slew rate ;
; outM[8]         ; Missing drive strength and slew rate ;
; outM[9]         ; Missing drive strength and slew rate ;
; outM[10]        ; Missing drive strength and slew rate ;
; outM[11]        ; Missing drive strength and slew rate ;
; outM[12]        ; Missing drive strength and slew rate ;
; outM[13]        ; Missing drive strength and slew rate ;
; outM[14]        ; Missing drive strength and slew rate ;
; outM[15]        ; Missing drive strength and slew rate ;
; writeM          ; Missing drive strength and slew rate ;
; addressM[0]     ; Missing drive strength and slew rate ;
; addressM[1]     ; Missing drive strength and slew rate ;
; addressM[2]     ; Missing drive strength and slew rate ;
; addressM[3]     ; Missing drive strength and slew rate ;
; addressM[4]     ; Missing drive strength and slew rate ;
; addressM[5]     ; Missing drive strength and slew rate ;
; addressM[6]     ; Missing drive strength and slew rate ;
; addressM[7]     ; Missing drive strength and slew rate ;
; addressM[8]     ; Missing drive strength and slew rate ;
; addressM[9]     ; Missing drive strength and slew rate ;
; addressM[10]    ; Missing drive strength and slew rate ;
; addressM[11]    ; Missing drive strength and slew rate ;
; addressM[12]    ; Missing drive strength and slew rate ;
; addressM[13]    ; Missing drive strength and slew rate ;
; addressM[14]    ; Missing drive strength and slew rate ;
; pcout[0]        ; Missing drive strength and slew rate ;
; pcout[1]        ; Missing drive strength and slew rate ;
; pcout[2]        ; Missing drive strength and slew rate ;
; pcout[3]        ; Missing drive strength and slew rate ;
; pcout[4]        ; Missing drive strength and slew rate ;
; pcout[5]        ; Missing drive strength and slew rate ;
; pcout[6]        ; Missing drive strength and slew rate ;
; pcout[7]        ; Missing drive strength and slew rate ;
; pcout[8]        ; Missing drive strength and slew rate ;
; pcout[9]        ; Missing drive strength and slew rate ;
; pcout[10]       ; Missing drive strength and slew rate ;
; pcout[11]       ; Missing drive strength and slew rate ;
; pcout[12]       ; Missing drive strength and slew rate ;
; pcout[13]       ; Missing drive strength and slew rate ;
; pcout[14]       ; Missing drive strength and slew rate ;
; outM[0]         ; Missing location assignment          ;
; outM[1]         ; Missing location assignment          ;
; outM[2]         ; Missing location assignment          ;
; outM[3]         ; Missing location assignment          ;
; outM[4]         ; Missing location assignment          ;
; outM[5]         ; Missing location assignment          ;
; outM[6]         ; Missing location assignment          ;
; outM[7]         ; Missing location assignment          ;
; outM[8]         ; Missing location assignment          ;
; outM[9]         ; Missing location assignment          ;
; outM[10]        ; Missing location assignment          ;
; outM[11]        ; Missing location assignment          ;
; outM[12]        ; Missing location assignment          ;
; outM[13]        ; Missing location assignment          ;
; outM[14]        ; Missing location assignment          ;
; outM[15]        ; Missing location assignment          ;
; writeM          ; Missing location assignment          ;
; addressM[0]     ; Missing location assignment          ;
; addressM[1]     ; Missing location assignment          ;
; addressM[2]     ; Missing location assignment          ;
; addressM[3]     ; Missing location assignment          ;
; addressM[4]     ; Missing location assignment          ;
; addressM[5]     ; Missing location assignment          ;
; addressM[6]     ; Missing location assignment          ;
; addressM[7]     ; Missing location assignment          ;
; addressM[8]     ; Missing location assignment          ;
; addressM[9]     ; Missing location assignment          ;
; addressM[10]    ; Missing location assignment          ;
; addressM[11]    ; Missing location assignment          ;
; addressM[12]    ; Missing location assignment          ;
; addressM[13]    ; Missing location assignment          ;
; addressM[14]    ; Missing location assignment          ;
; pcout[0]        ; Missing location assignment          ;
; pcout[1]        ; Missing location assignment          ;
; pcout[2]        ; Missing location assignment          ;
; pcout[3]        ; Missing location assignment          ;
; pcout[4]        ; Missing location assignment          ;
; pcout[5]        ; Missing location assignment          ;
; pcout[6]        ; Missing location assignment          ;
; pcout[7]        ; Missing location assignment          ;
; pcout[8]        ; Missing location assignment          ;
; pcout[9]        ; Missing location assignment          ;
; pcout[10]       ; Missing location assignment          ;
; pcout[11]       ; Missing location assignment          ;
; pcout[12]       ; Missing location assignment          ;
; pcout[13]       ; Missing location assignment          ;
; pcout[14]       ; Missing location assignment          ;
; instruction[8]  ; Missing location assignment          ;
; instruction[15] ; Missing location assignment          ;
; instruction[11] ; Missing location assignment          ;
; instruction[13] ; Missing location assignment          ;
; instruction[12] ; Missing location assignment          ;
; inM[0]          ; Missing location assignment          ;
; instruction[9]  ; Missing location assignment          ;
; instruction[14] ; Missing location assignment          ;
; instruction[10] ; Missing location assignment          ;
; instruction[7]  ; Missing location assignment          ;
; inM[1]          ; Missing location assignment          ;
; inM[2]          ; Missing location assignment          ;
; inM[3]          ; Missing location assignment          ;
; inM[4]          ; Missing location assignment          ;
; inM[5]          ; Missing location assignment          ;
; inM[6]          ; Missing location assignment          ;
; inM[7]          ; Missing location assignment          ;
; inM[8]          ; Missing location assignment          ;
; inM[9]          ; Missing location assignment          ;
; inM[10]         ; Missing location assignment          ;
; inM[11]         ; Missing location assignment          ;
; inM[12]         ; Missing location assignment          ;
; inM[13]         ; Missing location assignment          ;
; inM[14]         ; Missing location assignment          ;
; inM[15]         ; Missing location assignment          ;
; instruction[3]  ; Missing location assignment          ;
; reset           ; Missing location assignment          ;
; instruction[2]  ; Missing location assignment          ;
; instruction[1]  ; Missing location assignment          ;
; instruction[0]  ; Missing location assignment          ;
; clock           ; Missing location assignment          ;
; instruction[4]  ; Missing location assignment          ;
; instruction[5]  ; Missing location assignment          ;
; instruction[6]  ; Missing location assignment          ;
+-----------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------+--------------+--------------+
; Compilation Hierarchy Node          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                      ; Entity Name  ; Library Name ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------+--------------+--------------+
; |CPU                                ; 94.5 (0.5)           ; 100.0 (0.5)                      ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (1)             ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 81   ; 0            ; |CPU                                                                     ; CPU          ; work         ;
;    |ALU:ALUS|                       ; 38.0 (0.0)           ; 42.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS                                                            ; ALU          ; work         ;
;       |Add16:ad16|                  ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16                                                 ; Add16        ; work         ;
;          |FullAdder:fulladder11|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder11                           ; FullAdder    ; work         ;
;             |HalfAdder:HA1|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder11|HalfAdder:HA1             ; HalfAdder    ; work         ;
;             |HalfAdder:HA2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder11|HalfAdder:HA2             ; HalfAdder    ; work         ;
;          |FullAdder:fulladder13|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder13                           ; FullAdder    ; work         ;
;          |FullAdder:fulladder16|    ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder16                           ; FullAdder    ; work         ;
;             |HalfAdder:HA2|         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder16|HalfAdder:HA2             ; HalfAdder    ; work         ;
;          |FullAdder:fulladder2|     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder2                            ; FullAdder    ; work         ;
;          |FullAdder:fulladder3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder3                            ; FullAdder    ; work         ;
;          |FullAdder:fulladder4|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder4                            ; FullAdder    ; work         ;
;          |FullAdder:fulladder5|     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder5                            ; FullAdder    ; work         ;
;          |FullAdder:fulladder6|     ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder6                            ; FullAdder    ; work         ;
;             |HalfAdder:HA1|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder6|HalfAdder:HA1              ; HalfAdder    ; work         ;
;             |HalfAdder:HA2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder6|HalfAdder:HA2              ; HalfAdder    ; work         ;
;          |FullAdder:fulladder7|     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder7                            ; FullAdder    ; work         ;
;          |FullAdder:fulladder8|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|Add16:ad16|FullAdder:fulladder8                            ; FullAdder    ; work         ;
;       |And16:an16|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|And16:an16                                                 ; And16        ; work         ;
;       |comparador16:comp16|         ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|comparador16:comp16                                        ; comparador16 ; work         ;
;       |inversor16:if16|             ; 12.2 (12.2)          ; 12.7 (12.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|inversor16:if16                                            ; inversor16   ; work         ;
;       |inversor16:ix16|             ; 4.8 (4.8)            ; 9.0 (9.0)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|inversor16:ix16                                            ; inversor16   ; work         ;
;       |inversor16:iy16|             ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALUS|inversor16:iy16                                            ; inversor16   ; work         ;
;    |ControlUnit:ControlUnitS|       ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ControlUnit:ControlUnitS                                            ; ControlUnit  ; work         ;
;    |PC:pcs|                         ; 32.8 (0.0)           ; 34.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs                                                              ; PC           ; work         ;
;       |Inc16:c2|                    ; 10.7 (0.0)           ; 11.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2                                                     ; Inc16        ; work         ;
;          |Add16:fullader1|          ; 10.7 (0.0)           ; 11.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1                                     ; Add16        ; work         ;
;             |FullAdder:fulladder10| ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder10               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder10|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder11| ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder11               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder11|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder12| ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder12               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder12|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder13| ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder13               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder13|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder14| ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder14               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder14|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder15| ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder15               ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder15|HalfAdder:HA2 ; HalfAdder    ; work         ;
;             |FullAdder:fulladder2|  ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder2                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder2|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder3|  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder3                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder3|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder4|  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder4                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder4|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder5|  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder5                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder5|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder6|  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder6                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder6|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder7|  ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder7                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder7|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder8|  ; 1.3 (0.0)            ; 1.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder8                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder8|HalfAdder:HA2  ; HalfAdder    ; work         ;
;             |FullAdder:fulladder9|  ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder9                ; FullAdder    ; work         ;
;                |HalfAdder:HA2|      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder9|HalfAdder:HA2  ; HalfAdder    ; work         ;
;       |Mux16:c3|                    ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Mux16:c3                                                     ; Mux16        ; work         ;
;       |Register16:c1|               ; 4.7 (0.0)            ; 4.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1                                                ; Register16   ; work         ;
;          |Register8:r1|             ; 2.7 (0.0)            ; 2.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1                                   ; Register8    ; work         ;
;             |BinaryDigit:c1|        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c2|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c3|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c4|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c5|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c6|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c7|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c8|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |Register8:r2|             ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2                                   ; Register8    ; work         ;
;             |BinaryDigit:c1|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c2|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c3|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c4|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c5|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c6|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;             |BinaryDigit:c7|        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;                |FlipFlopD:c2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;    |Register16:Aregister|           ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister                                                ; Register16   ; work         ;
;       |Register8:r1|                ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;       |Register8:r2|                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Aregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;    |Register16:Dregister|           ; 4.2 (0.0)            ; 4.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister                                                ; Register16   ; work         ;
;       |Register8:r1|                ; 2.2 (0.0)            ; 2.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;       |Register8:r2|                ; 2.0 (0.0)            ; 2.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Dregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;    |Register16:Sregister|           ; 4.8 (0.0)            ; 5.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister                                                ; Register16   ; work         ;
;       |Register8:r1|                ; 2.2 (0.0)            ; 2.4 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;       |Register8:r2|                ; 2.7 (0.0)            ; 2.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2                                   ; Register8    ; work         ;
;          |BinaryDigit:c1|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c1                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c2|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c2                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c3|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c3                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c4|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c4                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c5|           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c5                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c6|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c6                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c7|           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c7                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2       ; FlipFlopD    ; work         ;
;          |BinaryDigit:c8|           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c8                    ; BinaryDigit  ; work         ;
;             |FlipFlopD:c2|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Register16:Sregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2       ; FlipFlopD    ; work         ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------+--------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; outM[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[10]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[11]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[12]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[13]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[14]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM[15]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; writeM          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addressM[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[10]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[11]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[12]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[13]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcout[14]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; instruction[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[0]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[1]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[2]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[3]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[4]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[5]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[6]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[7]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[8]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[9]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[10]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[11]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[12]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[13]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[14]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inM[15]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; instruction[8]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ControlUnit:ControlUnitS|f                                                 ; 0                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~0                                          ; 0                 ; 0       ;
; instruction[15]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|f                                                 ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[0]~0                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[0]~0                                            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|no                                                ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[1]~1                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[1]~1                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[2]~2                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[2]~2                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[3]~3                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[3]~3                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[4]~4                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[4]~4                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[5]~5                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[5]~5                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[6]~6                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[6]~6                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[7]~7                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[7]~7                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[8]~8                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[8]~8                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[9]~9                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[9]~9                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[10]~10                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[10]~10                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[11]~11                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[11]~11                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[12]~12                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[12]~12                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[13]~13                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[13]~13                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[14]~14                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[14]~14                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[15]~15                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[15]~15                                          ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadM                                             ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~0                                          ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~1                                          ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~2                                          ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadD                                             ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadS                                             ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadA                                             ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2|q~0          ; 1                 ; 0       ;
; instruction[11]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[0]~0                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[1]~1                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[2]~2                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[3]~3                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[4]~4                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[5]~5                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[6]~6                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[7]~7                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[8]~8                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[9]~9                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[10]~10                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[11]~11                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[12]~12                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[13]~13                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[14]~14                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[15]~15                                          ; 1                 ; 0       ;
; instruction[13]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[0]~0                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[1]~1                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[2]~2                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[3]~3                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[4]~4                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[5]~5                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[6]~6                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[7]~7                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[8]~8                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[9]~9                                            ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[10]~10                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[11]~11                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[12]~12                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[13]~13                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[14]~14                                          ; 1                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[15]~15                                          ; 1                 ; 0       ;
; instruction[12]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[0]~0                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[1]~1                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[2]~2                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[3]~3                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[4]~4                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[5]~5                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[6]~6                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[7]~7                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[8]~8                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[9]~9                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[10]~10                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[11]~11                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[12]~12                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[13]~13                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[14]~14                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:ix16|y[15]~15                                          ; 0                 ; 0       ;
; inM[0]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[0]~0                                            ; 0                 ; 0       ;
; instruction[9]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[0]~0                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[1]~1                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[2]~2                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[3]~3                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[4]~4                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[5]~5                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[6]~6                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[7]~7                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[8]~8                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[9]~9                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[10]~10                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[11]~11                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[12]~12                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[13]~13                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[14]~14                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[15]~15                                          ; 0                 ; 0       ;
; instruction[14]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[0]~0                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[1]~1                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[2]~2                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[3]~3                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[4]~4                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[5]~5                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[6]~6                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[7]~7                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[8]~8                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[9]~9                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[10]~10                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[11]~11                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[12]~12                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[13]~13                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[14]~14                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[15]~15                                          ; 0                 ; 0       ;
; instruction[10]                                                                   ;                   ;         ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[0]~0                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[1]~1                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[2]~2                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[3]~3                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[4]~4                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[5]~5                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[6]~6                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[7]~7                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[8]~8                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[9]~9                                            ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[10]~10                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[11]~11                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[12]~12                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[13]~13                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[14]~14                                          ; 0                 ; 0       ;
;      - ALU:ALUS|inversor16:iy16|y[15]~15                                          ; 0                 ; 0       ;
; instruction[7]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|no                                                ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~0                                          ; 1                 ; 0       ;
; inM[1]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[1]~1                                            ; 1                 ; 0       ;
; inM[2]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[2]~2                                            ; 1                 ; 0       ;
; inM[3]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[3]~3                                            ; 1                 ; 0       ;
; inM[4]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[4]~4                                            ; 0                 ; 0       ;
; inM[5]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[5]~5                                            ; 0                 ; 0       ;
; inM[6]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[6]~6                                            ; 1                 ; 0       ;
; inM[7]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[7]~7                                            ; 0                 ; 0       ;
; inM[8]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[8]~8                                            ; 0                 ; 0       ;
; inM[9]                                                                            ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[9]~9                                            ; 0                 ; 0       ;
; inM[10]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[10]~10                                          ; 0                 ; 0       ;
; inM[11]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[11]~11                                          ; 0                 ; 0       ;
; inM[12]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[12]~12                                          ; 0                 ; 0       ;
; inM[13]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[13]~13                                          ; 0                 ; 0       ;
; inM[14]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[14]~14                                          ; 0                 ; 0       ;
; inM[15]                                                                           ;                   ;         ;
;      - ALU:ALUS|inversor16:iy16|y[15]~15                                          ; 0                 ; 0       ;
; instruction[3]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadM                                             ; 1                 ; 0       ;
; reset                                                                             ;                   ;         ;
;      - PC:pcs|Mux16:c3|q[0]~0                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[1]~1                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[2]~2                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[3]~3                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[4]~4                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[5]~5                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[6]~6                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[7]~7                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[8]~8                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[9]~9                                                     ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[10]~10                                                   ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[11]~11                                                   ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[12]~12                                                   ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[13]~13                                                   ; 1                 ; 0       ;
;      - PC:pcs|Mux16:c3|q[14]~14                                                   ; 1                 ; 0       ;
;      - PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder2|HalfAdder:HA2|soma    ; 1                 ; 0       ;
;      - PC:pcs|Inc16:c2|Add16:fullader1|FullAdder:fulladder2|HalfAdder:HA2|vaium~0 ; 1                 ; 0       ;
; instruction[2]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~0                                          ; 1                 ; 0       ;
; instruction[1]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~1                                          ; 1                 ; 0       ;
; instruction[0]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadPC~2                                          ; 0                 ; 0       ;
; clock                                                                             ;                   ;         ;
; instruction[4]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadD                                             ; 0                 ; 0       ;
; instruction[5]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q            ; 0                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadS                                             ; 0                 ; 0       ;
; instruction[6]                                                                    ;                   ;         ;
;      - Register16:Aregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2|q            ; 1                 ; 0       ;
;      - ControlUnit:ControlUnitS|loadA                                             ; 1                 ; 0       ;
;      - Register16:Aregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2|q~0          ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ControlUnit:ControlUnitS|loadA ; MLABCELL_X13_Y1_N0 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:ControlUnitS|loadD ; LABCELL_X16_Y4_N57 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:ControlUnitS|loadS ; LABCELL_X16_Y4_N21 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                          ; PIN_M16            ; 63      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; instruction[15]                ; PIN_V9             ; 57      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M16  ; 63      ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 397 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 12 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 139 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 83 / 25,920 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 50 / 140,056 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 124 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 47 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 47 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 194 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 211 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 1 / 120 ( < 1 % )       ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 81        ; 0            ; 0            ; 81        ; 81        ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 81           ; 81           ; 81           ; 81           ; 81           ; 0         ; 81           ; 81           ; 0         ; 0         ; 81           ; 34           ; 81           ; 81           ; 81           ; 81           ; 34           ; 81           ; 81           ; 81           ; 81           ; 34           ; 81           ; 81           ; 81           ; 81           ; 81           ; 81           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outM[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeM             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addressM[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcout[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inM[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock,I/O            ; 1.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Register                                                 ; Destination Register                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.399             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.353             ;
; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q ; 0.343             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.337             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.320             ;
; instruction[11]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.320             ;
; instruction[13]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.320             ;
; instruction[12]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.320             ;
; instruction[15]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.320             ;
; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q ; 0.316             ;
; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.297             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.294             ;
; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q ; 0.293             ;
; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q ; 0.293             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.291             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.282             ;
; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q ; pcout[3]                                                        ; 0.281             ;
; PC:pcs|Register16:c1|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q ; pcout[4]                                                        ; 0.262             ;
; inM[0]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.249             ;
; instruction[9]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.249             ;
; instruction[14]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.249             ;
; instruction[10]                                                 ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.249             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.249             ;
; reset                                                           ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[15]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[14]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[13]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[12]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[11]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[10]                                                         ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[9]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[8]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r2|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[7]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c8|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[6]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c7|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[5]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c6|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[4]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c5|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[3]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c4|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[2]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; instruction[2]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c3|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; inM[1]                                                          ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; instruction[1]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Aregister|Register8:r1|BinaryDigit:c2|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; instruction[8]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Dregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; Register16:Sregister|Register8:r1|BinaryDigit:c1|FlipFlopD:c2|q ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; instruction[7]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
; instruction[0]                                                  ; PC:pcs|Register16:c1|Register8:r2|BinaryDigit:c3|FlipFlopD:c2|q ; 0.186             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: This table only shows the top 85 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "DE0_CV_Default"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 81 pins of 81 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 63 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'DE0_CV_Default.sdc'
Warning (332174): Ignored filter at DE0_CV_Default.sdc(5): CLOCK2_50 could not be matched with a port File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(5): Argument <targets> is an empty collection File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
Warning (332174): Ignored filter at DE0_CV_Default.sdc(6): CLOCK3_50 could not be matched with a port File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(6): Argument <targets> is an empty collection File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
Warning (332174): Ignored filter at DE0_CV_Default.sdc(7): CLOCK_50 could not be matched with a port File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 7
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(7): Argument <targets> is an empty collection File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 7
    Info (332050): create_clock -period 20 [get_ports CLOCK_50] File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 7
Warning (332174): Ignored filter at DE0_CV_Default.sdc(8): CLOCK4_50 could not be matched with a port File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(8): Argument <targets> is an empty collection File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
    Info (332050): create_clock -period 20 [get_ports CLOCK4_50] File: C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        clock
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 221 warnings
    Info: Peak virtual memory: 2216 megabytes
    Info: Processing ended: Tue Apr 24 22:34:09 2018
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/duda/Documents/Insper/3-semestre/elementos/Projeto/Z01/Projetos/G-Computador/Quartus/DE0_CV_Default.fit.smsg.


