# Verlog
# 什么是向量线网
# what is sva
# Finite State Machine
## 由状态寄存器和组合逻辑电路 任意时刻的输出取决于该时刻的输入，与电路原来的状态无关 构成
