TimeQuest Timing Analyzer report for MIC1
Wed Dec 11 17:04:37 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 19.88 MHz ; 19.88 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -24.651 ; -4692.732     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.372 ; -42.866       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -24.651 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 25.116     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.365 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 25.223     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.106 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 23.573     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -23.044 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 25.033     ;
; -22.855 ; DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.454     ; 21.437     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.806 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.831      ; 25.173     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.731 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.322      ; 24.589     ;
; -22.681 ; DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.559     ; 21.158     ;
; -22.662 ; DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.462     ; 21.236     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.617 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.071     ; 23.082     ;
; -22.616 ; DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.629     ; 21.023     ;
; -22.529 ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.485     ; 21.080     ;
; -22.524 ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.485     ; 21.075     ;
; -22.521 ; DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.565     ; 20.992     ;
; -22.504 ; DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.624     ; 20.916     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.466 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.453      ; 24.455     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.350 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.476      ; 24.362     ;
; -22.313 ; DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.452     ; 20.897     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.292 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.397      ; 25.225     ;
; -22.261 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.339      ; 24.136     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.372 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 2.852      ;
; -2.288 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.959      ; 2.937      ;
; -2.257 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 2.967      ;
; -2.096 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.128      ;
; -2.068 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.479      ; 3.677      ;
; -2.036 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.330      ; 3.560      ;
; -2.013 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.935      ; 3.188      ;
; -1.992 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.232      ;
; -1.976 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.975      ; 3.265      ;
; -1.960 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.959      ; 3.265      ;
; -1.926 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 4.957      ; 3.297      ;
; -1.911 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.313      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.894 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 4.663      ;
; -1.861 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.975      ; 3.380      ;
; -1.827 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.463      ; 3.902      ;
; -1.809 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.469      ; 3.926      ;
; -1.753 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 4.965      ; 3.478      ;
; -1.694 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.469      ; 4.041      ;
; -1.688 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 4.957      ; 3.535      ;
; -1.686 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.538      ;
; -1.657 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 4.961      ; 3.570      ;
; -1.618 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.935      ; 3.583      ;
; -1.556 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 4.964      ; 3.674      ;
; -1.535 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.689      ;
; -1.486 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.467      ; 4.247      ;
; -1.469 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.463      ; 4.260      ;
; -1.438 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.469      ; 4.297      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.438 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.119      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.427 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.791      ; 5.130      ;
; -1.416 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.467      ; 4.317      ;
; -1.411 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.813      ;
; -1.409 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.331      ; 4.188      ;
; -1.403 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 4.957      ; 3.820      ;
; -1.388 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.469      ; 4.347      ;
; -1.363 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 4.956      ; 3.859      ;
; -1.362 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 4.961      ; 3.865      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.328 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.810      ; 5.248      ;
; -1.326 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 5.469      ; 4.409      ;
; -1.322 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 4.956      ; 3.900      ;
; -1.308 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 5.474      ; 4.432      ;
; -1.294 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.331      ; 4.303      ;
; -1.289 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 4.965      ; 3.942      ;
; -1.286 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.952      ; 3.932      ;
; -1.286 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.313      ; 4.293      ;
; -1.278 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.975      ; 3.963      ;
; -1.276 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.484      ; 4.474      ;
; -1.255 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 4.957      ; 3.968      ;
; -1.248 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.976      ;
; -1.237 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.936      ; 3.965      ;
; -1.232 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.457      ; 4.491      ;
; -1.226 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 4.957      ; 3.997      ;
; -1.213 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 4.961      ; 4.014      ;
; -1.205 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.952      ; 4.013      ;
; -1.199 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.470      ; 4.537      ;
; -1.191 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.479      ; 4.554      ;
; -1.185 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.330      ; 4.411      ;
; -1.182 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 4.961      ; 4.045      ;
; -1.160 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.479      ; 4.585      ;
; -1.146 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.331      ; 4.451      ;
; -1.135 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.959      ; 4.090      ;
; -1.134 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 4.090      ;
; -1.132 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.959      ; 4.093      ;
; -1.121 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 4.961      ; 4.106      ;
; -1.096 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.331      ; 4.501      ;
; -1.094 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.809      ; 5.481      ;
; -1.094 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.809      ; 5.481      ;
; -1.094 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.809      ; 5.481      ;
; -1.094 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.809      ; 5.481      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.164  ; 2.164  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -2.045 ; -2.045 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.980  ; 0.980  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.274  ; 1.274  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.671  ; 1.671  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.215  ; 1.215  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.263  ; 1.263  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.298  ; 1.298  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.539  ; 1.539  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.652  ; 1.652  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.706  ; 1.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.793  ; 1.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.164  ; 2.164  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.145  ; 1.145  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.442  ; 1.442  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.551  ; 1.551  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.523  ; 1.523  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.638  ; 1.638  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.643  ; 1.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.668  ; 1.668  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.077  ; 1.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.706  ; 1.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.589  ; 1.589  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.683  ; 1.683  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.673  ; 1.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.135  ; 1.135  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.493  ; 1.493  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.450  ; 1.450  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.575  ; 1.575  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.408  ; 1.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.244  ; 1.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.090  ; 1.090  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.065  ; 2.065  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 2.065  ; 2.065  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.526  ; 1.526  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.607  ; 1.607  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.564  ; 1.564  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.157  ; 1.157  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.699  ; 1.699  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.676  ; 1.676  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.338  ; 1.338  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.275  ; 2.275  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.275  ; 2.275  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.750 ; -0.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.044 ; -1.044 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.985 ; -0.985 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.033 ; -1.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.068 ; -1.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.309 ; -1.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.422 ; -1.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.476 ; -1.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.563 ; -1.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.934 ; -1.934 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.915 ; -0.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.212 ; -1.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.321 ; -1.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.293 ; -1.293 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.408 ; -1.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.413 ; -1.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.438 ; -1.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.847 ; -0.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.476 ; -1.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.786 ; -0.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.359 ; -1.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.443 ; -1.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.905 ; -0.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.263 ; -1.263 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.220 ; -1.220 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.345 ; -1.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.178 ; -1.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.014 ; -1.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.860 ; -0.860 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.901 ; -0.901 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.616 ; -1.616 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.036 ; -1.036 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.303 ; -1.303 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.321 ; -1.321 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.901 ; -0.901 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.464 ; -1.464 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.102 ; -1.102 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.145 ; 15.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.944 ; 13.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.981 ; 13.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.647 ; 13.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.645 ; 13.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.406 ; 14.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.262 ; 14.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.191 ; 14.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.221 ; 14.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.398 ; 14.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.009 ; 14.009 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.890 ; 13.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.746 ; 13.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.106 ; 14.106 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.471 ; 14.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.145 ; 15.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.213 ; 14.213 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.926 ; 13.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.097 ; 14.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 13.989 ; 13.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.269 ; 14.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.878 ; 13.878 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.538 ; 14.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.547 ; 13.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.072 ; 15.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.593  ; 9.593  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.637  ; 9.637  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.321  ; 9.321  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.865  ; 9.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.279  ; 9.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.081 ; 10.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.953 ; 10.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.530  ; 9.530  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.037 ; 10.037 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.128 ; 11.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.478  ; 9.478  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.797  ; 9.797  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.701  ; 9.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.566  ; 9.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.582  ; 9.582  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.774  ; 9.774  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.482 ; 10.482 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.346  ; 6.346  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 10.803 ; 10.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.136 ; 10.136 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.803 ; 10.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.268 ; 10.268 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 10.111 ; 10.111 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.116 ; 10.116 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.022 ; 10.022 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.552  ; 8.552  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.577  ; 8.577  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.729  ; 8.729  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.410  ; 7.410  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.022 ; 10.022 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.093 ; 10.093 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.300 ; 10.300 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.105 ; 10.105 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.372 ; 10.372 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.701 ; 10.701 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.522  ; 9.522  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.011 ; 10.011 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.840 ; 10.840 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.039 ; 10.039 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.330  ; 9.330  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.452 ; 10.452 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.323  ; 9.323  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.760  ; 9.760  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.944 ; 10.944 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.823  ; 9.823  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.335 ; 10.335 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.708 ; 11.708 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.954  ; 9.954  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.977  ; 9.977  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.959  ; 9.959  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.708 ; 11.708 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.024 ; 11.024 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.648 ; 11.648 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.159 ; 10.159 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.232 ; 10.232 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.001 ; 10.001 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.879  ; 9.879  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.122 ; 10.122 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.945  ; 9.945  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.889  ; 9.889  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.202 ; 10.202 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.016 ; 10.016 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.978  ; 9.978  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.346 ; 10.346 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.965  ; 9.965  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.757  ; 9.757  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.740  ; 9.740  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.544  ; 9.544  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.793  ; 9.793  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.494  ; 9.494  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.564 ; 13.564 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.374 ; 13.374 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.947 ; 12.947 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.235 ; 12.235 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.564 ; 13.564 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 13.400 ; 13.400 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.556 ; 13.556 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.820 ; 12.820 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.237 ; 12.237 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.241 ; 13.241 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.944 ; 13.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.981 ; 13.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.647 ; 13.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.645 ; 13.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.406 ; 14.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.262 ; 14.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.191 ; 14.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.221 ; 14.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.398 ; 14.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.009 ; 14.009 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.890 ; 13.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.746 ; 13.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.106 ; 14.106 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.471 ; 14.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.145 ; 15.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.213 ; 14.213 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.926 ; 13.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.097 ; 14.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 13.989 ; 13.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.269 ; 14.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.878 ; 13.878 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.538 ; 14.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.547 ; 13.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.072 ; 15.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.279  ; 9.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.593  ; 9.593  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.637  ; 9.637  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.321  ; 9.321  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.865  ; 9.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.279  ; 9.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.081 ; 10.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.953 ; 10.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.530  ; 9.530  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.037 ; 10.037 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.128 ; 11.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.478  ; 9.478  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.797  ; 9.797  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.701  ; 9.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.566  ; 9.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.582  ; 9.582  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.774  ; 9.774  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.482 ; 10.482 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.346  ; 6.346  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.136 ; 10.136 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.803 ; 10.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.268 ; 10.268 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 10.111 ; 10.111 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.116 ; 10.116 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.410  ; 7.410  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.552  ; 8.552  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.577  ; 8.577  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.729  ; 8.729  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.410  ; 7.410  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.938  ; 9.938  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.323  ; 9.323  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.093 ; 10.093 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.300 ; 10.300 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.105 ; 10.105 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.372 ; 10.372 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.701 ; 10.701 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.522  ; 9.522  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.011 ; 10.011 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.840 ; 10.840 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.039 ; 10.039 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.330  ; 9.330  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.452 ; 10.452 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.323  ; 9.323  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.760  ; 9.760  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.944 ; 10.944 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.823  ; 9.823  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.335 ; 10.335 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.494  ; 9.494  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.954  ; 9.954  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.977  ; 9.977  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.959  ; 9.959  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.708 ; 11.708 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.024 ; 11.024 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.648 ; 11.648 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.159 ; 10.159 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.232 ; 10.232 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.001 ; 10.001 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.879  ; 9.879  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.122 ; 10.122 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.945  ; 9.945  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.889  ; 9.889  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.202 ; 10.202 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.016 ; 10.016 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.978  ; 9.978  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.346 ; 10.346 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.965  ; 9.965  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.757  ; 9.757  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.740  ; 9.740  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.544  ; 9.544  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.793  ; 9.793  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.494  ; 9.494  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.941 ; 10.941 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.124 ; 12.124 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.662 ; 11.662 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 10.941 ; 10.941 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.276 ; 12.276 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.149 ; 12.149 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.261 ; 12.261 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.497 ; 11.497 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.975 ; 10.975 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.462 ; 12.462 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 9.614  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 9.614  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 10.630 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 10.211 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 10.620 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 9.644  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 9.644  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 10.211 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 10.630 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 11.596 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 10.599 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 10.599 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 11.596 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 10.804 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 10.461 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 11.042 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 11.032 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 11.546 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 10.570 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 10.609 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 10.814 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 10.712 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 11.546 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 11.591 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 10.582 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 10.612 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 10.744 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 10.580 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 10.712 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 11.365 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 9.614  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 9.614  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 10.630 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 10.211 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 10.620 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 9.644  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 9.644  ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 10.211 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 10.630 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 11.596 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 10.599 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 10.599 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 11.596 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 10.804 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 10.461 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 11.042 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 11.032 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 11.546 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 10.570 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 10.609 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 10.814 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 10.712 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 11.546 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 11.591 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 10.582 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 10.612 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 10.734 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 10.744 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 10.580 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 10.712 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 11.365 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 9.614     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 9.614     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 10.630    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 10.211    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 10.620    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 9.644     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 9.644     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 10.211    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 10.630    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 11.596    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 10.599    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 10.599    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 11.596    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 10.804    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 10.461    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 11.042    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 11.032    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 11.546    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 10.570    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 10.609    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 10.814    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 10.712    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 11.546    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 11.591    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 10.582    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 10.612    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 10.744    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 10.580    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 10.712    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 11.365    ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 9.614     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 9.614     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 10.630    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 10.211    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 10.620    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 9.644     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 9.644     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 10.211    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 10.630    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 11.596    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 10.599    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 10.599    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 11.596    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 10.804    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 10.461    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 11.042    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 11.032    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 11.546    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 10.570    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 10.609    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 10.814    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 10.712    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 11.546    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 11.591    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 10.582    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 10.612    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 10.734    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 10.744    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 10.580    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 10.712    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 11.365    ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.855 ; -2099.706     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.315 ; -26.904       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.855 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 11.313     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.297 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.423     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.175 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 10.635     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.131 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.306     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.032 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.391     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -10.019 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 11.145     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.974  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 10.432     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.892  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.643      ; 11.067     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.821  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.666      ; 11.019     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.816  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.594      ; 10.942     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.799  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8    ; CLOCK        ; CLOCK       ; 0.500        ; 0.827      ; 11.158     ;
; -9.781  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.612      ; 10.925     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.315 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.286      ;
; -1.271 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.330      ;
; -1.268 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 1.336      ;
; -1.190 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.411      ;
; -1.171 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.693      ; 1.674      ;
; -1.166 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.627      ; 1.613      ;
; -1.144 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst20     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.457      ;
; -1.128 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.454      ;
; -1.126 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.475      ;
; -1.111 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.466      ; 1.507      ;
; -1.096 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.505      ;
; -1.081 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.451      ; 1.522      ;
; -1.080 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 1.749      ;
; -1.057 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.777      ;
; -1.057 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.466      ; 1.561      ;
; -1.049 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.456      ; 1.559      ;
; -1.025 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.576      ;
; -1.013 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.821      ;
; -0.986 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.615      ;
; -0.977 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.605      ;
; -0.963 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.454      ; 1.643      ;
; -0.947 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.457      ; 1.662      ;
; -0.928 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 1.901      ;
; -0.922 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.912      ;
; -0.909 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.450      ; 1.693      ;
; -0.887 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.947      ;
; -0.887 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.714      ;
; -0.880 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.954      ;
; -0.878 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.448      ; 1.722      ;
; -0.876 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.454      ; 1.730      ;
; -0.873 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 1.907      ;
; -0.867 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.734      ;
; -0.864 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.970      ;
; -0.859 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.448      ; 1.741      ;
; -0.849 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.610      ; 1.913      ;
; -0.839 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.689      ; 2.002      ;
; -0.836 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 1.998      ;
; -0.834 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.432      ; 1.750      ;
; -0.829 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 1.951      ;
; -0.821 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.466      ; 1.797      ;
; -0.819 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.444      ; 1.777      ;
; -0.815 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.699      ; 2.036      ;
; -0.809 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.792      ;
; -0.804 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.456      ; 1.804      ;
; -0.798 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.453      ; 1.807      ;
; -0.793 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.693      ; 2.052      ;
; -0.789 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.454      ; 1.817      ;
; -0.789 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.444      ; 1.807      ;
; -0.778 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.672      ; 2.046      ;
; -0.778 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.823      ;
; -0.778 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.823      ;
; -0.775 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.684      ; 2.061      ;
; -0.772 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.693      ; 2.073      ;
; -0.768 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.627      ; 2.011      ;
; -0.762 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.018      ;
; -0.760 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.666      ; 2.058      ;
; -0.759 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.842      ;
; -0.757 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.681      ; 2.076      ;
; -0.755 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 2.030      ;
; -0.755 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.025      ;
; -0.749 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 1.855      ;
; -0.748 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.853      ;
; -0.741 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.860      ;
; -0.735 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.866      ;
; -0.735 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 1.869      ;
; -0.726 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.875      ;
; -0.722 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.456      ; 1.886      ;
; -0.717 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.865      ;
; -0.715 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.886      ;
; -0.712 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 2.122      ;
; -0.709 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.672      ; 2.115      ;
; -0.709 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.450      ; 1.893      ;
; -0.708 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 2.077      ;
; -0.706 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.895      ;
; -0.705 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.454      ; 1.901      ;
; -0.699 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.129      ;
; -0.698 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.130      ;
; -0.697 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.610      ; 2.065      ;
; -0.689 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.444      ; 1.907      ;
; -0.686 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.444      ; 1.910      ;
; -0.677 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.446      ; 1.921      ;
; -0.676 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.690      ; 2.166      ;
; -0.674 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 2.155      ;
; -0.670 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.623      ; 2.105      ;
; -0.669 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.645      ; 2.128      ;
; -0.666 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.449      ; 1.935      ;
; -0.660 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 2.174      ;
; -0.652 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.610      ; 2.110      ;
; -0.652 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.426      ; 1.926      ;
; -0.652 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.128      ;
; -0.651 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 1.953      ;
; -0.649 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20    ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.933      ;
; -0.649 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.693      ; 2.196      ;
; -0.648 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.605      ; 2.109      ;
; -0.646 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.182      ;
; -0.639 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst      ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.456      ; 1.969      ;
; -0.630 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 2.204      ;
; -0.627 ; DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.682      ; 2.207      ;
; -0.626 ; DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst20     ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.451      ; 1.977      ;
; -0.625 ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 2.160      ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.175  ; 1.175  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.397 ; -1.397 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.531  ; 0.531  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.662  ; 0.662  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.898  ; 0.898  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.624  ; 0.624  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.666  ; 0.666  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.643  ; 0.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.788  ; 0.788  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.863  ; 0.863  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.887  ; 0.887  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.995  ; 0.995  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.175  ; 1.175  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.628  ; 0.628  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.783  ; 0.783  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.878  ; 0.878  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.825  ; 0.825  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.884  ; 0.884  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.904  ; 0.904  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.601  ; 0.601  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.906  ; 0.906  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.560  ; 0.560  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.883  ; 0.883  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.873  ; 0.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.872  ; 0.872  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.600  ; 0.600  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.804  ; 0.804  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.763  ; 0.763  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.890  ; 0.890  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.745  ; 0.745  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.647  ; 0.647  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.594  ; 0.594  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.040  ; 1.040  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.040  ; 1.040  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 0.805  ; 0.805  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 0.856  ; 0.856  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 0.835  ; 0.835  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 0.610  ; 0.610  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 0.928  ; 0.928  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 0.914  ; 0.914  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 0.702  ; 0.702  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.517  ; 1.517  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.517  ; 1.517  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.411 ; -0.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.542 ; -0.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.778 ; -0.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.504 ; -0.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.546 ; -0.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.523 ; -0.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.668 ; -0.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.743 ; -0.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.767 ; -0.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.875 ; -0.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.055 ; -1.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.508 ; -0.508 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.663 ; -0.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.758 ; -0.758 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.705 ; -0.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.764 ; -0.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.784 ; -0.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.481 ; -0.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.786 ; -0.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.440 ; -0.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.753 ; -0.753 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.752 ; -0.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.480 ; -0.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.684 ; -0.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.643 ; -0.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.770 ; -0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.625 ; -0.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.527 ; -0.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.474 ; -0.474 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.831 ; -0.831 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -0.568 ; -0.568 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -0.686 ; -0.686 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -0.691 ; -0.691 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -0.805 ; -0.805 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.580 ; -0.580 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.595 ; 7.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.445 ; 7.445 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.491 ; 7.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.297 ; 7.297 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.199 ; 7.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.294 ; 7.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.701 ; 7.701 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.583 ; 7.583 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.566 ; 7.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.575 ; 7.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.589 ; 7.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.713 ; 7.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.602 ; 7.602 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.508 ; 7.508 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.395 ; 7.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.623 ; 7.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.382 ; 7.382 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.573 ; 7.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.710 ; 7.710 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.896 ; 7.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.578 ; 7.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.422 ; 7.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.555 ; 7.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.498 ; 7.498 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.636 ; 7.636 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.476 ; 7.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.759 ; 7.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.225 ; 7.225 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.963 ; 7.963 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.644 ; 7.644 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.265 ; 5.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.298 ; 5.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.168 ; 5.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.137 ; 6.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.431 ; 5.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.977 ; 5.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.623 ; 5.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.345 ; 5.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.440 ; 5.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.203 ; 5.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.519 ; 5.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.555 ; 5.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.063 ; 6.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.290 ; 5.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.400 ; 5.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.466 ; 5.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.396 ; 5.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.335 ; 5.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.300 ; 5.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.439 ; 5.439 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.784 ; 3.784 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.939 ; 4.939 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.719 ; 4.719 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.008 ; 5.008 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.599 ; 4.599 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.337 ; 5.337 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.771 ; 5.771 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.720 ; 5.720 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.944 ; 5.944 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.227 ; 5.227 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.742 ; 5.742 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.317 ; 5.317 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.258 ; 5.258 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.425 ; 5.425 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.225 ; 5.225 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.857 ; 6.857 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.836 ; 6.836 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.565 ; 6.565 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.857 ; 6.857 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.656 ; 5.656 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.780 ; 5.780 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.683 ; 5.683 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.567 ; 5.567 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.692 ; 5.692 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.783 ; 5.783 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.633 ; 5.633 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.846 ; 5.846 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.911 ; 5.911 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.959 ; 5.959 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.014 ; 6.014 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.977 ; 5.977 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.946 ; 5.946 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.178 ; 6.178 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.126 ; 6.126 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.318 ; 6.318 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.015 ; 6.015 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.924 ; 5.924 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.904 ; 5.904 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.833 ; 5.833 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.938 ; 5.938 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.009 ; 6.009 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.792 ; 5.792 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.837 ; 7.837 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.738 ; 7.738 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.518 ; 7.518 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.130 ; 7.130 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.806 ; 7.806 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.670 ; 7.670 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.837 ; 7.837 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.398 ; 7.398 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.128 ; 7.128 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.518 ; 7.518 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.199 ; 7.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.595 ; 7.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.445 ; 7.445 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.491 ; 7.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.297 ; 7.297 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.199 ; 7.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.294 ; 7.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.701 ; 7.701 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.583 ; 7.583 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.566 ; 7.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.575 ; 7.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.589 ; 7.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.713 ; 7.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.602 ; 7.602 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.508 ; 7.508 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.395 ; 7.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.623 ; 7.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.382 ; 7.382 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.573 ; 7.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.710 ; 7.710 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.896 ; 7.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.578 ; 7.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.422 ; 7.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.555 ; 7.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.498 ; 7.498 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.636 ; 7.636 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.476 ; 7.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.759 ; 7.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.225 ; 7.225 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.963 ; 7.963 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.644 ; 7.644 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.265 ; 5.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.298 ; 5.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.168 ; 5.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.137 ; 6.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.431 ; 5.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.977 ; 5.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.623 ; 5.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.345 ; 5.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.440 ; 5.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.203 ; 5.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.519 ; 5.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.555 ; 5.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.063 ; 6.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.290 ; 5.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.400 ; 5.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.466 ; 5.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.396 ; 5.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.335 ; 5.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.300 ; 5.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.439 ; 5.439 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.784 ; 3.784 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.939 ; 4.939 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.719 ; 4.719 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.008 ; 5.008 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.599 ; 4.599 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.337 ; 5.337 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.771 ; 5.771 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.720 ; 5.720 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.944 ; 5.944 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.227 ; 5.227 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.742 ; 5.742 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.317 ; 5.317 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.258 ; 5.258 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.425 ; 5.425 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.225 ; 5.225 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.567 ; 5.567 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.836 ; 6.836 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.565 ; 6.565 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.857 ; 6.857 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.656 ; 5.656 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.780 ; 5.780 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.683 ; 5.683 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.567 ; 5.567 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.692 ; 5.692 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.783 ; 5.783 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.633 ; 5.633 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.846 ; 5.846 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.911 ; 5.911 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.959 ; 5.959 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.014 ; 6.014 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.977 ; 5.977 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.946 ; 5.946 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.178 ; 6.178 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.126 ; 6.126 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.318 ; 6.318 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.015 ; 6.015 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.924 ; 5.924 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.904 ; 5.904 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.833 ; 5.833 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.938 ; 5.938 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.009 ; 6.009 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.792 ; 5.792 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.105 ; 7.105 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.873 ; 6.873 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.161 ; 7.161 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.039 ; 7.039 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.743 ; 6.743 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.489 ; 6.489 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 5.765 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 5.765 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.275 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.035 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.265 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 5.795 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 5.795 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.035 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.275 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.838 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.256 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.256 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.838 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.426 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.262 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.536 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.526 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.789 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.229 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.266 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.436 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.376 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.789 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.827 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.319 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.349 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.400 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.239 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.376 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.704 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 5.765 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 5.765 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.275 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.035 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.265 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 5.795 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 5.795 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.035 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.275 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.838 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.256 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.256 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.838 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.426 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.262 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.536 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.526 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.789 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.229 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.266 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.436 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.376 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.789 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.827 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.319 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.349 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.390 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.400 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.239 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.376 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.704 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 5.765     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 5.765     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.275     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.035     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.265     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 5.795     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 5.795     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.035     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.275     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.838     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.256     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.256     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.838     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.426     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.262     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.536     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.526     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.789     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.229     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.266     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.436     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.376     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.789     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.827     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.319     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.349     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.400     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.239     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.376     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.704     ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; DATA_MEM_OUT[*]   ; CLOCK      ; 5.765     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 5.765     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.275     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.035     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.265     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 5.795     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 5.795     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.035     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.275     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.838     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.256     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.256     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.838     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.426     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.262     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.536     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.526     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.789     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.229     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.266     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.436     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.376     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.789     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.827     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.319     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.349     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.390     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.400     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.239     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.376     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.704     ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -24.651   ; -2.372  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -24.651   ; -2.372  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4692.732 ; -42.866 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4692.732 ; -42.866 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.164  ; 2.164  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.397 ; -1.397 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.980  ; 0.980  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.274  ; 1.274  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.671  ; 1.671  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.215  ; 1.215  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.263  ; 1.263  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.298  ; 1.298  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.539  ; 1.539  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.652  ; 1.652  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.706  ; 1.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.793  ; 1.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.164  ; 2.164  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.145  ; 1.145  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.442  ; 1.442  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.551  ; 1.551  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.523  ; 1.523  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.638  ; 1.638  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.643  ; 1.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.668  ; 1.668  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.077  ; 1.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.706  ; 1.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.589  ; 1.589  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.683  ; 1.683  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.673  ; 1.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.135  ; 1.135  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.493  ; 1.493  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.450  ; 1.450  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.575  ; 1.575  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.408  ; 1.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.244  ; 1.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.090  ; 1.090  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.065  ; 2.065  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 2.065  ; 2.065  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.526  ; 1.526  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.607  ; 1.607  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.564  ; 1.564  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.157  ; 1.157  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.699  ; 1.699  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.676  ; 1.676  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.338  ; 1.338  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.275  ; 2.275  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.275  ; 2.275  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.411 ; -0.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.542 ; -0.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.778 ; -0.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.504 ; -0.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.546 ; -0.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.523 ; -0.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.668 ; -0.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.743 ; -0.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.767 ; -0.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.875 ; -0.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.055 ; -1.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.508 ; -0.508 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.663 ; -0.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.758 ; -0.758 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.705 ; -0.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.764 ; -0.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.784 ; -0.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.481 ; -0.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.786 ; -0.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.440 ; -0.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.753 ; -0.753 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.752 ; -0.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.480 ; -0.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.684 ; -0.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.643 ; -0.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.770 ; -0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.625 ; -0.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.527 ; -0.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.474 ; -0.474 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.831 ; -0.831 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -0.568 ; -0.568 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -0.686 ; -0.686 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -0.691 ; -0.691 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -0.805 ; -0.805 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.580 ; -0.580 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.145 ; 15.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.944 ; 13.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.981 ; 13.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.647 ; 13.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.645 ; 13.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.406 ; 14.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.262 ; 14.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.191 ; 14.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.221 ; 14.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.398 ; 14.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.009 ; 14.009 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.890 ; 13.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.746 ; 13.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.106 ; 14.106 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.471 ; 14.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.145 ; 15.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.213 ; 14.213 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.926 ; 13.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.097 ; 14.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 13.989 ; 13.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.269 ; 14.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.878 ; 13.878 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.538 ; 14.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.547 ; 13.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.072 ; 15.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.593  ; 9.593  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.637  ; 9.637  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.321  ; 9.321  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.865  ; 9.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.279  ; 9.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.081 ; 10.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.953 ; 10.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.530  ; 9.530  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.037 ; 10.037 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.128 ; 11.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.478  ; 9.478  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.797  ; 9.797  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.728  ; 9.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.701  ; 9.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.566  ; 9.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.582  ; 9.582  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.774  ; 9.774  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.482 ; 10.482 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.346  ; 6.346  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 10.803 ; 10.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.136 ; 10.136 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.803 ; 10.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.268 ; 10.268 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 10.111 ; 10.111 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.116 ; 10.116 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.022 ; 10.022 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.552  ; 8.552  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.577  ; 8.577  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.729  ; 8.729  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.410  ; 7.410  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.022 ; 10.022 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.093 ; 10.093 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.300 ; 10.300 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.105 ; 10.105 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.372 ; 10.372 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.701 ; 10.701 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.522  ; 9.522  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.011 ; 10.011 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.840 ; 10.840 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.039 ; 10.039 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.330  ; 9.330  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.452 ; 10.452 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.323  ; 9.323  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.760  ; 9.760  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.944 ; 10.944 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.823  ; 9.823  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.335 ; 10.335 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.708 ; 11.708 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.954  ; 9.954  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.977  ; 9.977  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.959  ; 9.959  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.708 ; 11.708 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.024 ; 11.024 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.648 ; 11.648 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.159 ; 10.159 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.232 ; 10.232 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.001 ; 10.001 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.879  ; 9.879  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.122 ; 10.122 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.945  ; 9.945  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.889  ; 9.889  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.202 ; 10.202 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.016 ; 10.016 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.978  ; 9.978  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.941  ; 9.941  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.346 ; 10.346 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.965  ; 9.965  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.757  ; 9.757  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.518  ; 9.518  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.740  ; 9.740  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.544  ; 9.544  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.793  ; 9.793  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.952  ; 9.952  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.494  ; 9.494  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.564 ; 13.564 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.374 ; 13.374 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.947 ; 12.947 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.235 ; 12.235 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.564 ; 13.564 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 13.400 ; 13.400 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.556 ; 13.556 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.820 ; 12.820 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.237 ; 12.237 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.241 ; 13.241 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.199 ; 7.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.595 ; 7.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.445 ; 7.445 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.491 ; 7.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.297 ; 7.297 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.199 ; 7.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.294 ; 7.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.701 ; 7.701 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.583 ; 7.583 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.566 ; 7.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.575 ; 7.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.589 ; 7.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.713 ; 7.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.602 ; 7.602 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.508 ; 7.508 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.395 ; 7.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.623 ; 7.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.382 ; 7.382 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.573 ; 7.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.710 ; 7.710 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.896 ; 7.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.578 ; 7.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.422 ; 7.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.555 ; 7.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.498 ; 7.498 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.636 ; 7.636 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.476 ; 7.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.759 ; 7.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.225 ; 7.225 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.963 ; 7.963 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.644 ; 7.644 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.265 ; 5.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.298 ; 5.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.168 ; 5.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.137 ; 6.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.431 ; 5.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.977 ; 5.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.623 ; 5.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.345 ; 5.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.440 ; 5.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.203 ; 5.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.519 ; 5.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.555 ; 5.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.063 ; 6.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.290 ; 5.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.400 ; 5.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.466 ; 5.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.396 ; 5.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.335 ; 5.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.300 ; 5.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.439 ; 5.439 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.784 ; 3.784 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.939 ; 4.939 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.719 ; 4.719 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.008 ; 5.008 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.599 ; 4.599 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.337 ; 5.337 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.771 ; 5.771 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.720 ; 5.720 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.944 ; 5.944 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.227 ; 5.227 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.742 ; 5.742 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.317 ; 5.317 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.258 ; 5.258 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.425 ; 5.425 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.225 ; 5.225 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.567 ; 5.567 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.836 ; 6.836 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.565 ; 6.565 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.857 ; 6.857 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.656 ; 5.656 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.780 ; 5.780 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.683 ; 5.683 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.567 ; 5.567 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.692 ; 5.692 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.783 ; 5.783 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.633 ; 5.633 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.846 ; 5.846 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.911 ; 5.911 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.959 ; 5.959 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.014 ; 6.014 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.977 ; 5.977 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.946 ; 5.946 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.178 ; 6.178 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.126 ; 6.126 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.318 ; 6.318 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.015 ; 6.015 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.924 ; 5.924 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.904 ; 5.904 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.833 ; 5.833 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.938 ; 5.938 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.009 ; 6.009 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.792 ; 5.792 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.105 ; 7.105 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.873 ; 6.873 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.161 ; 7.161 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.039 ; 7.039 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.743 ; 6.743 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.489 ; 6.489 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 145515   ; 5369918  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 145515   ; 5369918  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 150   ; 150  ;
; Unconstrained Output Port Paths ; 889   ; 889  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 11 17:04:35 2024
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.651     -4692.732 CLOCK 
Info (332146): Worst-case hold slack is -2.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.372       -42.866 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.855     -2099.706 CLOCK 
Info (332146): Worst-case hold slack is -1.315
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.315       -26.904 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Wed Dec 11 17:04:37 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


