TimeQuest Timing Analyzer report for top
Mon May 27 14:18:34 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uart:u2|uart_clk'
 12. Slow Model Setup: 'VGA_Controller:v2|CLK_4'
 13. Slow Model Setup: 'uart:u2|reccnt[0]'
 14. Slow Model Setup: 'clk100'
 15. Slow Model Setup: 'clk11'
 16. Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'
 17. Slow Model Setup: 'uart:u2|gesture[1]'
 18. Slow Model Setup: 'VGA_Controller:v2|CLK_2'
 19. Slow Model Hold: 'uart:u2|uart_clk'
 20. Slow Model Hold: 'clk100'
 21. Slow Model Hold: 'VGA_Controller:v2|CLK_2'
 22. Slow Model Hold: 'uart:u2|reccnt[0]'
 23. Slow Model Hold: 'uart:u2|gesture[1]'
 24. Slow Model Hold: 'VGA_Controller:v2|CLK_4'
 25. Slow Model Hold: 'clk11'
 26. Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'
 27. Slow Model Minimum Pulse Width: 'clk100'
 28. Slow Model Minimum Pulse Width: 'clk11'
 29. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 30. Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'
 31. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 32. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 33. Slow Model Minimum Pulse Width: 'uart:u2|gesture[1]'
 34. Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Fast Model Setup Summary
 44. Fast Model Hold Summary
 45. Fast Model Recovery Summary
 46. Fast Model Removal Summary
 47. Fast Model Minimum Pulse Width Summary
 48. Fast Model Setup: 'uart:u2|uart_clk'
 49. Fast Model Setup: 'uart:u2|reccnt[0]'
 50. Fast Model Setup: 'VGA_Controller:v2|CLK_4'
 51. Fast Model Setup: 'clk100'
 52. Fast Model Setup: 'clk11'
 53. Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'
 54. Fast Model Setup: 'uart:u2|gesture[1]'
 55. Fast Model Setup: 'VGA_Controller:v2|CLK_2'
 56. Fast Model Hold: 'uart:u2|uart_clk'
 57. Fast Model Hold: 'clk100'
 58. Fast Model Hold: 'VGA_Controller:v2|CLK_2'
 59. Fast Model Hold: 'uart:u2|reccnt[0]'
 60. Fast Model Hold: 'uart:u2|gesture[1]'
 61. Fast Model Hold: 'VGA_Controller:v2|CLK_4'
 62. Fast Model Hold: 'clk11'
 63. Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'
 64. Fast Model Minimum Pulse Width: 'clk100'
 65. Fast Model Minimum Pulse Width: 'clk11'
 66. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 67. Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'
 68. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 69. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 70. Fast Model Minimum Pulse Width: 'uart:u2|gesture[1]'
 71. Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Output Enable Times
 77. Minimum Output Enable Times
 78. Output Disable Times
 79. Minimum Output Disable Times
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Setup Transfers
 86. Hold Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk11                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk11 }                     ;
; clk100                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk100 }                    ;
; uart:u2|gesture[1]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|gesture[1] }        ;
; uart:u2|reccnt[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|reccnt[0] }         ;
; uart:u2|uart_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|uart_clk }          ;
; VGA_Controller:v2|CLK_2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_2 }   ;
; VGA_Controller:v2|CLK_4   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_4 }   ;
; VGA_Controller:v2|VGA_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|VGA_CLK } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+---------------------------------------------------------------+
; Slow Model Fmax Summary                                       ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 172.83 MHz ; 172.83 MHz      ; uart:u2|uart_clk        ;      ;
; 179.66 MHz ; 179.66 MHz      ; VGA_Controller:v2|CLK_4 ;      ;
; 253.1 MHz  ; 253.1 MHz       ; clk100                  ;      ;
; 282.97 MHz ; 282.97 MHz      ; clk11                   ;      ;
; 510.2 MHz  ; 510.2 MHz       ; uart:u2|gesture[1]      ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -4.786 ; -36.164       ;
; VGA_Controller:v2|CLK_4   ; -4.566 ; -167.094      ;
; uart:u2|reccnt[0]         ; -3.018 ; -3.018        ;
; clk100                    ; -2.951 ; -155.606      ;
; clk11                     ; -2.534 ; -17.033       ;
; VGA_Controller:v2|VGA_CLK ; -1.075 ; -7.402        ;
; uart:u2|gesture[1]        ; -0.480 ; -0.480        ;
; VGA_Controller:v2|CLK_2   ; 2.536  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -4.012 ; -6.520        ;
; clk100                    ; -3.180 ; -10.499       ;
; VGA_Controller:v2|CLK_2   ; -2.707 ; -5.009        ;
; uart:u2|reccnt[0]         ; -1.808 ; -1.808        ;
; uart:u2|gesture[1]        ; -0.683 ; -0.683        ;
; VGA_Controller:v2|CLK_4   ; 0.499  ; 0.000         ;
; clk11                     ; 1.167  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 1.356  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.941 ; -150.341      ;
; clk11                     ; -1.941 ; -19.749       ;
; VGA_Controller:v2|CLK_4   ; -0.742 ; -75.684       ;
; uart:u2|uart_clk          ; -0.742 ; -19.292       ;
; VGA_Controller:v2|VGA_CLK ; -0.742 ; -13.356       ;
; VGA_Controller:v2|CLK_2   ; -0.742 ; -2.968        ;
; uart:u2|gesture[1]        ; 0.500  ; 0.000         ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|uart_clk'                                                                                            ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -4.786 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.424     ; 3.402      ;
; -4.649 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.424     ; 3.265      ;
; -4.474 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.424     ; 3.090      ;
; -4.216 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.424     ; 2.832      ;
; -3.893 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.528      ;
; -3.888 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.523      ;
; -3.871 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.506      ;
; -3.866 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.501      ;
; -3.756 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.391      ;
; -3.751 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.386      ;
; -3.581 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.216      ;
; -3.576 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.405     ; 2.211      ;
; -3.426 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.018      ; 4.484      ;
; -3.289 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.018      ; 4.347      ;
; -3.114 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.018      ; 4.172      ;
; -3.065 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.009      ; 4.114      ;
; -2.932 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.972      ;
; -2.930 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.970      ;
; -2.928 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.009      ; 3.977      ;
; -2.856 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.018      ; 3.914      ;
; -2.781 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.821      ;
; -2.779 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.819      ;
; -2.753 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.009      ; 3.802      ;
; -2.713 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 3.755      ;
; -2.586 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.626      ;
; -2.584 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.624      ;
; -2.562 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 3.604      ;
; -2.495 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.009      ; 3.544      ;
; -2.427 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -2.426     ; 1.041      ;
; -2.377 ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -0.019     ; 3.398      ;
; -2.367 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 3.409      ;
; -2.196 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.236      ;
; -2.042 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.082      ;
; -2.040 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.080      ;
; -2.030 ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -0.019     ; 3.051      ;
; -1.988 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 3.030      ;
; -1.868 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.908      ;
; -1.661 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.701      ;
; -1.602 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.644      ;
; -1.600 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.640      ;
; -1.537 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.579      ;
; -1.421 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.463      ;
; -1.409 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.449      ;
; -1.336 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.376      ;
; -1.261 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.303      ;
; -1.230 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.272      ;
; -1.149 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.189      ;
; -1.117 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 2.157      ;
; -1.104 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 2.146      ;
; -1.061 ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.016      ; 2.117      ;
; -1.017 ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.423      ; 4.480      ;
; -0.928 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.968      ;
; -0.915 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.955      ;
; -0.833 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 1.875      ;
; -0.832 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.002      ; 1.874      ;
; -0.778 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.818      ;
; -0.749 ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.789      ;
; -0.670 ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.423      ; 4.133      ;
; -0.656 ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.414      ; 4.110      ;
; -0.603 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.643      ;
; -0.457 ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.497      ;
; -0.309 ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.414      ; 3.763      ;
; -0.292 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.007      ; 1.339      ;
; -0.289 ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.783      ; 2.916      ;
; 0.211  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.783      ; 2.916      ;
; 0.235  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.805      ;
; 0.469  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.802      ; 2.177      ;
; 0.472  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.802      ; 2.174      ;
; 0.969  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.802      ; 2.177      ;
; 0.972  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.802      ; 2.174      ;
; 1.071  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 4.225      ; 3.998      ;
; 1.432  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 4.216      ; 3.628      ;
; 1.571  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 4.225      ; 3.998      ;
; 1.932  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 4.216      ; 3.628      ;
; 1.948  ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 2.405      ; 1.497      ;
; 4.246  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 4.207      ; 0.805      ;
; 4.746  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 4.207      ; 0.805      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.566 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.600      ;
; -4.566 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.600      ;
; -4.566 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.600      ;
; -4.566 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.600      ;
; -4.566 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.600      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.532 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.572      ;
; -4.196 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.230      ;
; -4.196 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.230      ;
; -4.196 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.230      ;
; -4.196 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.230      ;
; -4.196 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.230      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.162 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.202      ;
; -4.051 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.086      ;
; -4.051 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.086      ;
; -4.051 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.086      ;
; -4.051 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.086      ;
; -4.051 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.086      ;
; -4.037 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.072      ;
; -4.037 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.072      ;
; -4.037 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.072      ;
; -4.037 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.072      ;
; -4.037 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.072      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.017 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.058      ;
; -4.010 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.045      ;
; -4.010 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.045      ;
; -4.010 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.045      ;
; -4.010 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.045      ;
; -4.010 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 5.045      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -4.003 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.044      ;
; -3.999 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.033      ;
; -3.999 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.033      ;
; -3.999 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.033      ;
; -3.999 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.033      ;
; -3.999 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 5.033      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.976 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 5.017      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.965 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.005      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.893 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.001     ; 4.932      ;
; -3.870 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.905      ;
; -3.870 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.905      ;
; -3.870 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.905      ;
; -3.870 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.905      ;
; -3.870 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.905      ;
; -3.839 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 4.876      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.836 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 4.877      ;
; -3.819 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 4.853      ;
; -3.819 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 4.853      ;
; -3.819 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 4.853      ;
; -3.819 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 4.853      ;
; -3.819 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 4.853      ;
; -3.804 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.839      ;
; -3.804 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.839      ;
; -3.804 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.005     ; 4.839      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -3.018 ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 1.000        ; -1.729     ; 0.931      ;
; 0.645  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.500        ; 2.673      ; 1.169      ;
; 1.145  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 1.000        ; 2.673      ; 1.169      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk100'                                                                                                          ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.951 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.032     ; 3.959      ;
; -2.951 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.032     ; 3.959      ;
; -2.951 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.032     ; 3.959      ;
; -2.951 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.032     ; 3.959      ;
; -2.810 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]           ; clk100       ; clk100      ; 1.000        ; 0.007      ; 3.857      ;
; -2.596 ; rwmode[0]              ; SRAM:rm|state.idle          ; clk100       ; clk100      ; 1.000        ; 0.022      ; 3.658      ;
; -2.444 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.496      ;
; -2.444 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[7]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.496      ;
; -2.443 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[5]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.495      ;
; -2.443 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[12]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.495      ;
; -2.441 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[13]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.493      ;
; -2.439 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[17]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.491      ;
; -2.437 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.489      ;
; -2.437 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.489      ;
; -2.435 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[0]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.487      ;
; -2.435 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[2]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.487      ;
; -2.432 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[11]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.484      ;
; -2.432 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[14]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.484      ;
; -2.432 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[15]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.484      ;
; -2.335 ; rwmode[1]              ; SRAM:rm|state.mem_write     ; clk100       ; clk100      ; 1.000        ; -0.006     ; 3.369      ;
; -2.326 ; rwmode[0]              ; SRAM:rm|state.mem_read      ; clk100       ; clk100      ; 1.000        ; 0.022      ; 3.388      ;
; -2.267 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.028     ; 3.279      ;
; -2.265 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[19]~en  ; clk100       ; clk100      ; 1.000        ; -0.028     ; 3.277      ;
; -2.248 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.300      ;
; -2.248 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[7]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.300      ;
; -2.247 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[5]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.299      ;
; -2.247 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[12]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.299      ;
; -2.245 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[13]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.297      ;
; -2.243 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[17]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.295      ;
; -2.241 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.293      ;
; -2.241 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.293      ;
; -2.239 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[0]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.291      ;
; -2.239 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[2]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.291      ;
; -2.236 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[11]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.288      ;
; -2.236 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[14]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.288      ;
; -2.236 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[15]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 3.288      ;
; -2.197 ; rwmode[0]              ; SRAM:rm|state.mem_write     ; clk100       ; clk100      ; 1.000        ; -0.006     ; 3.231      ;
; -2.152 ; rwmode[1]              ; SRAM:rm|state.idle          ; clk100       ; clk100      ; 1.000        ; 0.022      ; 3.214      ;
; -2.148 ; rwmode[1]              ; SRAM:rm|state.mem_read      ; clk100       ; clk100      ; 1.000        ; 0.022      ; 3.210      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.143 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.165      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.142 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]           ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.183      ;
; -2.086 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.132      ;
; -2.086 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.132      ;
; -2.086 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.132      ;
; -2.086 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.132      ;
; -2.086 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.132      ;
; -2.083 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[6]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.105      ;
; -2.083 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[9]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.105      ;
; -2.083 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[14]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.105      ;
; -2.083 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[27]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.105      ;
; -2.081 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[17]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.103      ;
; -2.081 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[31]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.103      ;
; -2.079 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[16]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.101      ;
; -2.079 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[29]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.101      ;
; -2.076 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[24]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.098      ;
; -2.073 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[7]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.095      ;
; -2.073 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.095      ;
; -2.071 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.028     ; 3.083      ;
; -2.069 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[2]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.091      ;
; -2.069 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.091      ;
; -2.069 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[19]~en  ; clk100       ; clk100      ; 1.000        ; -0.028     ; 3.081      ;
; -2.065 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[1]~en   ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.087      ;
; -2.065 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[13]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.087      ;
; -2.065 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[26]~en  ; clk100       ; clk100      ; 1.000        ; -0.018     ; 3.087      ;
; -2.017 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[0]~en   ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.041      ;
; -2.017 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[12]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.041      ;
; -2.016 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[11]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.040      ;
; -2.015 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[23]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.039      ;
; -2.014 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[25]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.038      ;
; -2.013 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.059      ;
; -2.013 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[22]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.059      ;
; -2.010 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.056      ;
; -2.010 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[28]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.034      ;
; -2.008 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.054      ;
; -2.007 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[19]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.031      ;
; -2.007 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[21]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 3.053      ;
; -2.007 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[30]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.031      ;
; -2.005 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[15]~en  ; clk100       ; clk100      ; 1.000        ; -0.016     ; 3.029      ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.534 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.574      ;
; -2.470 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.510      ;
; -2.377 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.417      ;
; -2.345 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.385      ;
; -2.201 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.241      ;
; -2.176 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.216      ;
; -2.169 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.209      ;
; -2.116 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.156      ;
; -2.084 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.124      ;
; -2.019 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.059      ;
; -1.987 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.027      ;
; -1.965 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.005      ;
; -1.843 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.883      ;
; -1.814 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.854      ;
; -1.811 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.851      ;
; -1.798 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.838      ;
; -1.726 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.766      ;
; -1.703 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.743      ;
; -1.679 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.719      ;
; -1.677 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.717      ;
; -1.639 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.679      ;
; -1.617 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.657      ;
; -1.553 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.593      ;
; -1.546 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.586      ;
; -1.539 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.579      ;
; -1.514 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.554      ;
; -1.460 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.500      ;
; -1.447 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.487      ;
; -1.428 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.468      ;
; -1.371 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.411      ;
; -1.370 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.410      ;
; -1.341 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.381      ;
; -1.338 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.378      ;
; -1.284 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.324      ;
; -1.277 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.317      ;
; -1.255 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.295      ;
; -1.253 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.293      ;
; -1.252 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.292      ;
; -1.208 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.248      ;
; -1.191 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.231      ;
; -1.184 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.224      ;
; -1.180 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.220      ;
; -1.177 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.217      ;
; -1.169 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.209      ;
; -1.167 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.207      ;
; -1.152 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.192      ;
; -1.134 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.174      ;
; -1.105 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.145      ;
; -1.098 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.138      ;
; -1.083 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.123      ;
; -1.066 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.106      ;
; -1.048 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.088      ;
; -1.041 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.081      ;
; -1.040 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.080      ;
; -1.040 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.080      ;
; -1.019 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.059      ;
; -1.012 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.052      ;
; -1.008 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.048      ;
; -1.006 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.046      ;
; -0.997 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.037      ;
; -0.980 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.020      ;
; -0.976 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.016      ;
; -0.967 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.007      ;
; -0.933 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.973      ;
; -0.926 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.966      ;
; -0.922 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.962      ;
; -0.911 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.951      ;
; -0.785 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.825      ;
; -0.784 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.824      ;
; -0.621 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.661      ;
; -0.620 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.660      ;
; -0.500 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.540      ;
; -0.497 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.537      ;
; -0.496 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.536      ;
; -0.487 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.527      ;
; -0.454 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.494      ;
; -0.453 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.447 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.487      ;
; -0.443 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.483      ;
; -0.433 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.473      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; -1.075 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.874      ;
; -1.070 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.869      ;
; -1.068 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.867      ;
; -0.759 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.558      ;
; -0.705 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.504      ;
; -0.704 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.503      ;
; -0.702 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.501      ;
; -0.697 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.496      ;
; -0.622 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.241     ; 1.421      ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|gesture[1]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.480 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.500        ; 1.548      ; 1.169      ;
; 0.020  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 1.000        ; 1.548      ; 1.169      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.536 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.902      ; 1.210      ;
; 2.941 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.902      ; 0.805      ;
; 3.036 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.902      ; 1.210      ;
; 3.441 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.902      ; 0.805      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -4.012 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 4.207      ; 0.805      ;
; -3.512 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 4.207      ; 0.805      ;
; -1.214 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.405      ; 1.497      ;
; -1.198 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 4.216      ; 3.628      ;
; -0.837 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 4.225      ; 3.998      ;
; -0.698 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 4.216      ; 3.628      ;
; -0.337 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 4.225      ; 3.998      ;
; -0.238 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.802      ; 2.174      ;
; -0.235 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.802      ; 2.177      ;
; 0.262  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.802      ; 2.174      ;
; 0.265  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.802      ; 2.177      ;
; 0.499  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.523  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.783      ; 2.916      ;
; 1.023  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.783      ; 2.916      ;
; 1.026  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.007      ; 1.339      ;
; 1.043  ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.414      ; 3.763      ;
; 1.191  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.497      ;
; 1.337  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.643      ;
; 1.390  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.414      ; 4.110      ;
; 1.404  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.423      ; 4.133      ;
; 1.483  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.789      ;
; 1.512  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.818      ;
; 1.566  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 1.874      ;
; 1.567  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 1.875      ;
; 1.649  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.955      ;
; 1.662  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.968      ;
; 1.672  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.978      ;
; 1.751  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.423      ; 4.480      ;
; 1.795  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.016      ; 2.117      ;
; 1.838  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.146      ;
; 1.883  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.189      ;
; 1.883  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.189      ;
; 1.964  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.272      ;
; 1.995  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.303      ;
; 2.013  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.319      ;
; 2.070  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.376      ;
; 2.155  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.463      ;
; 2.172  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.478      ;
; 2.174  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.480      ;
; 2.271  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.579      ;
; 2.336  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 2.644      ;
; 2.395  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.701      ;
; 2.399  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.705      ;
; 2.722  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 3.030      ;
; 2.764  ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -0.019     ; 3.051      ;
; 3.101  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 3.409      ;
; 3.111  ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -0.019     ; 3.398      ;
; 3.161  ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.426     ; 1.041      ;
; 3.229  ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.009      ; 3.544      ;
; 3.296  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 3.604      ;
; 3.320  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.626      ;
; 3.447  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.002      ; 3.755      ;
; 3.487  ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.009      ; 3.802      ;
; 3.590  ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.018      ; 3.914      ;
; 3.662  ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.009      ; 3.977      ;
; 3.664  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.970      ;
; 3.666  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 3.972      ;
; 3.799  ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.009      ; 4.114      ;
; 3.848  ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.018      ; 4.172      ;
; 4.023  ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.018      ; 4.347      ;
; 4.160  ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.018      ; 4.484      ;
; 4.310  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.211      ;
; 4.315  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.216      ;
; 4.485  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.386      ;
; 4.490  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.391      ;
; 4.600  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.501      ;
; 4.605  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.506      ;
; 4.622  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.523      ;
; 4.627  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.405     ; 2.528      ;
; 4.950  ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.424     ; 2.832      ;
; 5.208  ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.424     ; 3.090      ;
; 5.383  ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.424     ; 3.265      ;
; 5.520  ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -2.424     ; 3.402      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk100'                                                                                                                             ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.180 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 3.375      ; 0.805      ;
; -2.680 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 3.375      ; 0.805      ;
; -1.976 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.778      ; 0.108      ;
; -1.289 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; 0.000        ; 3.336      ; 2.657      ;
; -1.046 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 3.336      ; 2.900      ;
; -1.003 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.778      ; 1.081      ;
; -1.003 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.778      ; 1.081      ;
; -1.002 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.778      ; 1.082      ;
; -0.851 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.653      ; 0.108      ;
; -0.789 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; -0.500       ; 3.336      ; 2.657      ;
; -0.546 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; -0.500       ; 3.336      ; 2.900      ;
; 0.122  ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.653      ; 1.081      ;
; 0.122  ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.653      ; 1.081      ;
; 0.123  ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.653      ; 1.082      ;
; 0.409  ; uart:u2|draw               ; rwmode[1]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.840      ; 1.555      ;
; 0.411  ; uart:u2|draw               ; rwmode[0]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.840      ; 1.557      ;
; 0.489  ; VGA_Controller:v2|addr[1]  ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.040      ;
; 0.490  ; VGA_Controller:v2|addr[2]  ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.041      ;
; 0.490  ; VGA_Controller:v2|addr[6]  ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.041      ;
; 0.492  ; VGA_Controller:v2|addr[11] ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.043      ;
; 0.496  ; VGA_Controller:v2|addr[9]  ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.047      ;
; 0.497  ; VGA_Controller:v2|addr[8]  ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.048      ;
; 0.497  ; VGA_Controller:v2|addr[13] ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.048      ;
; 0.497  ; VGA_Controller:v2|addr[17] ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.048      ;
; 0.498  ; VGA_Controller:v2|addr[3]  ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.049      ;
; 0.498  ; VGA_Controller:v2|addr[12] ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.049      ;
; 0.499  ; VGA_Controller:v2|addr[0]  ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.050      ;
; 0.499  ; SRAM:rm|state.idle         ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMWE          ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMOE          ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMCE          ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.502  ; VGA_Controller:v2|addr[5]  ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.053      ;
; 0.502  ; VGA_Controller:v2|addr[7]  ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.053      ;
; 0.502  ; VGA_Controller:v2|addr[14] ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.053      ;
; 0.503  ; VGA_Controller:v2|addr[18] ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.054      ;
; 0.504  ; VGA_Controller:v2|addr[16] ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.055      ;
; 0.655  ; VGA_Controller:v2|addr[15] ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.206      ;
; 0.657  ; VGA_Controller:v2|addr[4]  ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.208      ;
; 0.751  ; button2_r[0]               ; button2_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.057      ;
; 0.755  ; button1_r[1]               ; button1_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.061      ;
; 0.761  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.067      ;
; 0.762  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.068      ;
; 0.903  ; button2_r[1]               ; button2_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.209      ;
; 0.958  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.264      ;
; 0.968  ; VGA_Controller:v2|addr[10] ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.245      ; 1.519      ;
; 1.107  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.413      ;
; 1.148  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.454      ;
; 1.178  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.484      ;
; 1.192  ; button1_r[0]               ; button1_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.498      ;
; 1.213  ; SRAM:rm|state.mem_write    ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.519      ;
; 1.262  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.568      ;
; 1.531  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.837      ;
; 1.533  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.839      ;
; 1.536  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[6]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.842      ;
; 1.537  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.843      ;
; 1.538  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.844      ;
; 1.576  ; button2_r[2]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.882      ;
; 1.576  ; button2_r[2]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.882      ;
; 1.727  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.033      ;
; 1.729  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.035      ;
; 1.732  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[6]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.038      ;
; 1.733  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.039      ;
; 1.734  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.040      ;
; 1.755  ; button1_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.061      ;
; 1.757  ; button1_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.063      ;
; 1.800  ; button1_r[2]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.106      ;
; 1.802  ; button1_r[2]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.108      ;
; 1.819  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; -0.028     ; 2.097      ;
; 1.821  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; -0.028     ; 2.099      ;
; 2.299  ; button2_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.605      ;
; 2.299  ; button2_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.605      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[0]~en    ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[5]~en    ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[11]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[12]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[19]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[20]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[23]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[25]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[28]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.539  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMDATA[30]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.829      ;
; 2.542  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[5]~en    ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.832      ;
; 2.542  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[20]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.832      ;
; 2.543  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.833      ;
; 2.545  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[19]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.835      ;
; 2.545  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 2.857      ;
; 2.545  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[30]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.835      ;
; 2.546  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[18]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 2.858      ;
; 2.548  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[3]~en    ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 2.860      ;
; 2.548  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[28]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.838      ;
; 2.551  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 2.863      ;
; 2.551  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[22]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 2.863      ;
; 2.552  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[25]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.842      ;
; 2.553  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[23]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.843      ;
; 2.554  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[11]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.844      ;
; 2.555  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[0]~en    ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.845      ;
; 2.555  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[12]~en   ; clk100                    ; clk100      ; 0.000        ; -0.016     ; 2.845      ;
; 2.557  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; -0.028     ; 2.835      ;
; 2.602  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; -0.028     ; 2.880      ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.707 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.902      ; 0.805      ;
; -2.302 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.902      ; 1.210      ;
; -2.207 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.902      ; 0.805      ;
; -1.802 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.902      ; 1.210      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -1.808 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.000        ; 2.673      ; 1.169      ;
; -1.308 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; -0.500       ; 2.673      ; 1.169      ;
; 2.660  ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 0.000        ; -1.729     ; 0.931      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|gesture[1]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.683 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.000        ; 1.548      ; 1.169      ;
; -0.183 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; -0.500       ; 1.548      ; 1.169      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.499 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 1.054 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.001     ; 1.359      ;
; 1.060 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.363      ;
; 1.060 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.363      ;
; 1.062 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.368      ;
; 1.066 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.369      ;
; 1.067 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.370      ;
; 1.068 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.371      ;
; 1.070 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.376      ;
; 1.072 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.375      ;
; 1.072 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.375      ;
; 1.074 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.377      ;
; 1.148 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 1.458      ;
; 1.176 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.482      ;
; 1.187 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.493      ;
; 1.193 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.499      ;
; 1.217 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.523      ;
; 1.225 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.531      ;
; 1.235 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.542      ;
; 1.240 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.543      ;
; 1.243 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.550      ;
; 1.393 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.699      ;
; 1.400 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 1.708      ;
; 1.406 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 1.713      ;
; 1.407 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 1.714      ;
; 1.435 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 1.742      ;
; 1.447 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 1.747      ;
; 1.451 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 1.751      ;
; 1.458 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.764      ;
; 1.464 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.770      ;
; 1.480 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.786      ;
; 1.487 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.793      ;
; 1.489 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.795      ;
; 1.520 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.826      ;
; 1.526 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.832      ;
; 1.537 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.843      ;
; 1.545 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.851      ;
; 1.547 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 1.854      ;
; 1.563 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.869      ;
; 1.574 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.880      ;
; 1.589 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 1.889      ;
; 1.591 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.897      ;
; 1.595 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.901      ;
; 1.628 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.934      ;
; 1.630 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.936      ;
; 1.672 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.978      ;
; 1.705 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.011      ;
; 1.716 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.022      ;
; 1.723 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.029      ;
; 1.724 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.030      ;
; 1.735 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.041      ;
; 1.758 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.064      ;
; 1.775 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.081      ;
; 1.775 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.081      ;
; 1.791 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.097      ;
; 1.797 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 2.097      ;
; 1.808 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.114      ;
; 1.809 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.115      ;
; 1.810 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.116      ;
; 1.841 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 2.141      ;
; 1.844 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.150      ;
; 1.861 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.167      ;
; 1.861 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.167      ;
; 1.877 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.183      ;
; 1.881 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.187      ;
; 1.896 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.202      ;
; 1.905 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.211      ;
; 1.913 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.219      ;
; 1.926 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.232      ;
; 1.938 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.244      ;
; 1.947 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.253      ;
; 1.959 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.265      ;
; 1.966 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.272      ;
; 1.968 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.274      ;
; 1.982 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.288      ;
; 1.989 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.295      ;
; 1.991 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.297      ;
; 2.000 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.306      ;
; 2.002 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.308      ;
; 2.021 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.327      ;
; 2.025 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 2.335      ;
; 2.025 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.331      ;
; 2.033 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.339      ;
; 2.049 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.355      ;
; 2.052 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.358      ;
; 2.054 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.360      ;
; 2.055 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.361      ;
; 2.068 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.374      ;
; 2.085 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.391      ;
; 2.086 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.392      ;
; 2.088 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.394      ;
; 2.119 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.425      ;
; 2.135 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.441      ;
; 2.138 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.444      ;
; 2.140 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.446      ;
; 2.153 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.459      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.167 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.473      ;
; 1.177 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.487      ;
; 1.187 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.494      ;
; 1.221 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.527      ;
; 1.230 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.537      ;
; 1.234 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.540      ;
; 1.354 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.660      ;
; 1.354 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.660      ;
; 1.355 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.661      ;
; 1.510 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.816      ;
; 1.518 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.824      ;
; 1.518 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.824      ;
; 1.519 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.825      ;
; 1.645 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.951      ;
; 1.656 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.966      ;
; 1.667 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.973      ;
; 1.701 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.007      ;
; 1.710 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.016      ;
; 1.714 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.020      ;
; 1.731 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.037      ;
; 1.740 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.046      ;
; 1.742 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.048      ;
; 1.746 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.052      ;
; 1.753 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.059      ;
; 1.774 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.080      ;
; 1.775 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.081      ;
; 1.777 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.083      ;
; 1.778 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.084      ;
; 1.782 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.088      ;
; 1.800 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.106      ;
; 1.817 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.123      ;
; 1.832 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.138      ;
; 1.839 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.145      ;
; 1.868 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.174      ;
; 1.886 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.192      ;
; 1.901 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.207      ;
; 1.903 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.209      ;
; 1.911 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.217      ;
; 1.914 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.220      ;
; 1.914 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.220      ;
; 1.915 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.221      ;
; 1.918 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.224      ;
; 1.925 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.231      ;
; 1.948 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.254      ;
; 1.949 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.255      ;
; 1.986 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.292      ;
; 1.987 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.293      ;
; 1.989 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.295      ;
; 2.011 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.317      ;
; 2.018 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.324      ;
; 2.072 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.378      ;
; 2.075 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.381      ;
; 2.104 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.410      ;
; 2.105 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.411      ;
; 2.162 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.468      ;
; 2.181 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.487      ;
; 2.194 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.500      ;
; 2.218 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.524      ;
; 2.219 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.525      ;
; 2.248 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.554      ;
; 2.273 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.579      ;
; 2.280 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.586      ;
; 2.287 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.593      ;
; 2.351 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.657      ;
; 2.373 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.679      ;
; 2.407 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.713      ;
; 2.408 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.714      ;
; 2.413 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.719      ;
; 2.437 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.743      ;
; 2.450 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.756      ;
; 2.451 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.757      ;
; 2.548 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.854      ;
; 2.575 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.881      ;
; 2.576 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.882      ;
; 2.846 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 3.152      ;
; 2.851 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 3.157      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 1.356 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.421      ;
; 1.431 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.496      ;
; 1.436 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.501      ;
; 1.438 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.503      ;
; 1.439 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.504      ;
; 1.493 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.558      ;
; 1.802 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.867      ;
; 1.804 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.869      ;
; 1.809 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.241     ; 1.874      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[18]~en   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|gesture[1]'                                                                  ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|tempData[8]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|tempData[8]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[1]      ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[8]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[8]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[1]      ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 5.034 ; 5.034 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 4.451 ; 4.451 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.762 ; 4.762 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 4.308 ; 4.308 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.576 ; 3.576 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.587 ; 3.587 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.628 ; 4.628 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 5.034 ; 5.034 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.614 ; 4.614 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 4.637 ; 4.637 ; Rise       ; clk100           ;
; rst           ; clk100           ; 3.442 ; 3.442 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 4.130 ; 4.130 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 5.377 ; 5.377 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -3.310 ; -3.310 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -4.185 ; -4.185 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -4.496 ; -4.496 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -4.042 ; -4.042 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -3.310 ; -3.310 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -3.321 ; -3.321 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -4.362 ; -4.362 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -4.768 ; -4.768 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -4.348 ; -4.348 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -4.371 ; -4.371 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.358  ; 0.358  ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.611  ; 0.611  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -3.419 ; -3.419 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.729  ; 8.729  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 11.884 ; 11.884 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 10.721 ; 10.721 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.068 ; 11.068 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.884 ; 11.884 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 12.172 ; 12.172 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 12.172 ; 12.172 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.844 ; 11.844 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.102 ; 11.102 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 11.087 ; 11.087 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 10.697 ; 10.697 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 10.723 ; 10.723 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.087 ; 11.087 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 9.357  ; 9.357  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 8.487  ; 8.487  ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.256 ; 10.256 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.324 ; 10.324 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 8.988  ; 8.988  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.224  ; 8.224  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.202  ; 8.202  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 8.658  ; 8.658  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.677  ; 8.677  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.874  ; 7.874  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 8.595  ; 8.595  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 8.562  ; 8.562  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.216  ; 8.216  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.988  ; 8.988  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.625  ; 8.625  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 7.886  ; 7.886  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.860  ; 8.860  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.965  ; 8.965  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 8.604  ; 8.604  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 8.236  ; 8.236  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 7.893  ; 7.893  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 8.476  ; 8.476  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 8.992  ; 8.992  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.992  ; 8.992  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.243  ; 8.243  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.633  ; 8.633  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.287  ; 8.287  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.729  ; 8.729  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 9.972  ; 9.972  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 10.320 ; 10.320 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 9.972  ; 9.972  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 10.787 ; 10.787 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 9.989  ; 9.989  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 11.063 ; 11.063 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 10.752 ; 10.752 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 9.989  ; 9.989  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 9.595  ; 9.595  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 9.595  ; 9.595  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 9.608  ; 9.608  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 9.996  ; 9.996  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 9.357  ; 9.357  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 8.487  ; 8.487  ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.256 ; 10.256 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.324 ; 10.324 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 7.874  ; 7.874  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.224  ; 8.224  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.202  ; 8.202  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 8.658  ; 8.658  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.677  ; 8.677  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.874  ; 7.874  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 8.595  ; 8.595  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 8.562  ; 8.562  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.216  ; 8.216  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.988  ; 8.988  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.625  ; 8.625  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 7.886  ; 7.886  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.860  ; 8.860  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.965  ; 8.965  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 8.604  ; 8.604  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 8.236  ; 8.236  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 7.893  ; 7.893  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 8.476  ; 8.476  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 8.243  ; 8.243  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.992  ; 8.992  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.243  ; 8.243  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.633  ; 8.633  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.287  ; 8.287  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.719  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.417  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.051  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.139  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.132  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.722  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.452  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.740  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.414  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 8.025  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.082  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.055  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 7.732  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 7.734  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.770  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.815  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 7.721  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 7.719  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 8.103  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 7.749  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.691  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 7.701  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.746  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 7.702  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 7.737  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 7.738  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.704  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.263  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.043  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 9.488  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.417  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 10.274 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.045  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.049  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.083  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 7.691  ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 9.835  ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.790  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.413  ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.225 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 9.852  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.836  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.239 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 9.889  ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 10.352 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 9.423  ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 9.592  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.372 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.055  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 9.513  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.755 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.060  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.779  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.719  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.417  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.051  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.139  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.132  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.722  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.452  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.740  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.414  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 8.025  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.082  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.055  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 7.732  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 7.734  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.770  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.815  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 7.721  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 7.719  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 8.103  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 7.749  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.691  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 7.701  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.746  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 7.702  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 7.737  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 7.738  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.704  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.263  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.043  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 9.488  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.417  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 10.274 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.045  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.049  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.083  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 7.691  ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 9.835  ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.790  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.413  ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.225 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 9.852  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.836  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.239 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 9.889  ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 10.352 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 9.423  ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 9.592  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.372 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.055  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 9.513  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.755 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.060  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.779  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.719     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.417     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.051     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.139     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.132     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.722     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.452     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.740     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.414     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 8.025     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.082     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.055     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 7.732     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 7.734     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.770     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.815     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 7.721     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 7.719     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 8.103     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 7.749     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.691     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 7.701     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.746     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 7.702     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 7.737     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 7.738     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.704     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.263     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.043     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 9.488     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.417     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 10.274    ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.045     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.049     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.083     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 7.691     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 9.835     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.790     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.413     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.225    ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 9.852     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.836     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.239    ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 9.889     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 10.352    ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 9.423     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 9.592     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.372    ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.055     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 9.513     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.755    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.060     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.779     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.719     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.417     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.051     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.139     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 8.132     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 7.722     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 8.452     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 7.740     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.414     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 8.025     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 8.082     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 8.055     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 7.732     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 7.734     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.770     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 8.815     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 7.721     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 7.719     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 8.103     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 7.749     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.691     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 7.701     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.746     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 7.702     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 7.737     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 7.738     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.704     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.263     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.043     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 9.488     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 8.417     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 10.274    ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 8.045     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.049     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 9.083     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 7.691     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 9.835     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.790     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.413     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.225    ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 9.852     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 9.836     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.239    ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 9.889     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 10.352    ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 9.423     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 9.592     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.372    ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.055     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 9.513     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 10.755    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.060     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 9.779     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -1.493 ; -5.261        ;
; uart:u2|reccnt[0]         ; -0.937 ; -0.937        ;
; VGA_Controller:v2|CLK_4   ; -0.853 ; -24.293       ;
; clk100                    ; -0.473 ; -8.114        ;
; clk11                     ; -0.229 ; -0.296        ;
; VGA_Controller:v2|VGA_CLK ; 0.116  ; 0.000         ;
; uart:u2|gesture[1]        ; 0.190  ; 0.000         ;
; VGA_Controller:v2|CLK_2   ; 1.723  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -1.880 ; -4.333        ;
; clk100                    ; -1.752 ; -10.306       ;
; VGA_Controller:v2|CLK_2   ; -1.455 ; -2.798        ;
; uart:u2|reccnt[0]         ; -0.522 ; -0.522        ;
; uart:u2|gesture[1]        ; -0.188 ; -0.188        ;
; VGA_Controller:v2|CLK_4   ; 0.215  ; 0.000         ;
; clk11                     ; 0.355  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 0.647  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.380 ; -101.380      ;
; clk11                     ; -1.380 ; -13.380       ;
; VGA_Controller:v2|CLK_4   ; -0.500 ; -51.000       ;
; uart:u2|uart_clk          ; -0.500 ; -13.000       ;
; VGA_Controller:v2|VGA_CLK ; -0.500 ; -9.000        ;
; VGA_Controller:v2|CLK_2   ; -0.500 ; -2.000        ;
; uart:u2|gesture[1]        ; 0.500  ; 0.000         ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|uart_clk'                                                                                            ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.493 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.256     ; 1.269      ;
; -1.414 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.256     ; 1.190      ;
; -1.363 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.256     ; 1.139      ;
; -1.290 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.256     ; 1.066      ;
; -1.076 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.863      ;
; -1.071 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.858      ;
; -1.032 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.819      ;
; -1.027 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.814      ;
; -0.997 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.784      ;
; -0.992 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.779      ;
; -0.946 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.733      ;
; -0.941 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.245     ; 0.728      ;
; -0.636 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -1.257     ; 0.411      ;
; -0.548 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.016      ; 1.596      ;
; -0.469 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.016      ; 1.517      ;
; -0.440 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.008      ; 1.480      ;
; -0.418 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.016      ; 1.466      ;
; -0.361 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.008      ; 1.401      ;
; -0.345 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.016      ; 1.393      ;
; -0.310 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.008      ; 1.350      ;
; -0.237 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.008      ; 1.277      ;
; -0.226 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.258      ;
; -0.223 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.255      ;
; -0.184 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.217      ;
; -0.176 ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -0.011     ; 1.197      ;
; -0.163 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.195      ;
; -0.160 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.192      ;
; -0.121 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.154      ;
; -0.102 ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; -0.011     ; 1.123      ;
; -0.096 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.128      ;
; -0.093 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.125      ;
; -0.054 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.087      ;
; 0.006  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.026      ;
; 0.035  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.997      ;
; 0.038  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.994      ;
; 0.048  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.985      ;
; 0.106  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.926      ;
; 0.131  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.902      ;
; 0.145  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.887      ;
; 0.170  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.863      ;
; 0.175  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.857      ;
; 0.227  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.806      ;
; 0.239  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.793      ;
; 0.245  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.787      ;
; 0.273  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.760      ;
; 0.290  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.743      ;
; 0.306  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.698      ; 1.065      ;
; 0.307  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.725      ;
; 0.313  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.015      ; 0.734      ;
; 0.322  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.710      ;
; 0.322  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.711      ;
; 0.337  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.695      ;
; 0.370  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.662      ;
; 0.406  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.627      ;
; 0.407  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 0.626      ;
; 0.416  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.616      ;
; 0.431  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.601      ;
; 0.467  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.565      ;
; 0.508  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.524      ;
; 0.548  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.007      ; 0.491      ;
; 0.665  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.680  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.709      ; 0.702      ;
; 0.683  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 0.709      ; 0.699      ;
; 0.769  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.261      ; 1.524      ;
; 0.806  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.698      ; 1.065      ;
; 0.843  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.261      ; 1.450      ;
; 0.877  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.253      ; 1.408      ;
; 0.951  ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.253      ; 1.334      ;
; 1.180  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.709      ; 0.702      ;
; 1.183  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 0.709      ; 0.699      ;
; 1.251  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.970      ; 1.392      ;
; 1.359  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.962      ; 1.276      ;
; 1.751  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.970      ; 1.392      ;
; 1.753  ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 1.000        ; 1.245      ; 0.524      ;
; 1.859  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.962      ; 1.276      ;
; 2.260  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.500        ; 1.954      ; 0.367      ;
; 2.760  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 1.000        ; 1.954      ; 0.367      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -0.937 ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 1.000        ; -1.204     ; 0.346      ;
; 0.524  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.500        ; 0.807      ; 0.426      ;
; 1.024  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 1.000        ; 0.807      ; 0.426      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.853 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.879      ;
; -0.853 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.879      ;
; -0.853 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.879      ;
; -0.853 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.879      ;
; -0.853 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.879      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.861      ;
; -0.749 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.775      ;
; -0.749 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.775      ;
; -0.749 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.775      ;
; -0.749 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.775      ;
; -0.749 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.775      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.757      ;
; -0.708 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.734      ;
; -0.708 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.734      ;
; -0.708 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.734      ;
; -0.708 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.734      ;
; -0.708 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.734      ;
; -0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.715      ;
; -0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.715      ;
; -0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.715      ;
; -0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.715      ;
; -0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.715      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.684 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.716      ;
; -0.673 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.699      ;
; -0.673 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.699      ;
; -0.673 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.699      ;
; -0.673 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.699      ;
; -0.673 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.699      ;
; -0.669 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.695      ;
; -0.669 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.695      ;
; -0.669 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.695      ;
; -0.669 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.695      ;
; -0.669 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.695      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.697      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.684      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.649 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.681      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 1.677      ;
; -0.632 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.658      ;
; -0.632 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.658      ;
; -0.632 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.658      ;
; -0.632 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.658      ;
; -0.632 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.658      ;
; -0.630 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.656      ;
; -0.630 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.656      ;
; -0.630 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.656      ;
; -0.630 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.656      ;
; -0.630 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.656      ;
; -0.628 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.654      ;
; -0.628 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.654      ;
; -0.628 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.654      ;
; -0.628 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.654      ;
; -0.628 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.654      ;
; -0.621 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.647      ;
; -0.621 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.647      ;
; -0.621 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.647      ;
; -0.621 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.647      ;
; -0.621 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.647      ;
; -0.619 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.006     ; 1.645      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk100'                                                                                                          ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.473 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.024     ; 1.481      ;
; -0.473 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.024     ; 1.481      ;
; -0.473 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.024     ; 1.481      ;
; -0.473 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.024     ; 1.481      ;
; -0.301 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]           ; clk100       ; clk100      ; 1.000        ; 0.009      ; 1.342      ;
; -0.218 ; rwmode[0]              ; SRAM:rm|state.idle          ; clk100       ; clk100      ; 1.000        ; 0.016      ; 1.266      ;
; -0.161 ; rwmode[0]              ; SRAM:rm|state.mem_read      ; clk100       ; clk100      ; 1.000        ; 0.016      ; 1.209      ;
; -0.159 ; rwmode[1]              ; SRAM:rm|state.mem_write     ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.182      ;
; -0.146 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.190      ;
; -0.146 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[7]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.190      ;
; -0.145 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[5]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.189      ;
; -0.145 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[12]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.189      ;
; -0.144 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[13]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.188      ;
; -0.142 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[17]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.186      ;
; -0.139 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.183      ;
; -0.139 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.183      ;
; -0.136 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[0]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.180      ;
; -0.136 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[2]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.180      ;
; -0.133 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[11]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.177      ;
; -0.133 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[14]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.177      ;
; -0.133 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[15]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.177      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.122 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.137      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.107 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]           ; clk100       ; clk100      ; 1.000        ; 0.004      ; 1.143      ;
; -0.086 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.130      ;
; -0.086 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[7]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.130      ;
; -0.085 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[5]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.129      ;
; -0.085 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[12]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.129      ;
; -0.084 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[13]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.128      ;
; -0.082 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[17]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.126      ;
; -0.079 ; rwmode[1]              ; SRAM:rm|state.idle          ; clk100       ; clk100      ; 1.000        ; 0.016      ; 1.127      ;
; -0.079 ; rwmode[0]              ; SRAM:rm|state.mem_write     ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.102      ;
; -0.079 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.123      ;
; -0.079 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.123      ;
; -0.078 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.116      ;
; -0.078 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en   ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.116      ;
; -0.078 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.116      ;
; -0.078 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.116      ;
; -0.078 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.116      ;
; -0.077 ; rwmode[1]              ; SRAM:rm|state.mem_read      ; clk100       ; clk100      ; 1.000        ; 0.016      ; 1.125      ;
; -0.076 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[0]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.120      ;
; -0.076 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[2]~en   ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.120      ;
; -0.073 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[11]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.117      ;
; -0.073 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[14]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.117      ;
; -0.073 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[15]~en  ; clk100       ; clk100      ; 1.000        ; 0.012      ; 1.117      ;
; -0.053 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.025     ; 1.060      ;
; -0.051 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMADDR[19]~en  ; clk100       ; clk100      ; 1.000        ; -0.025     ; 1.058      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[6]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[9]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[14]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[17]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[27]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.035 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[31]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.050      ;
; -0.032 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[16]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.047      ;
; -0.032 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[29]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.047      ;
; -0.030 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[24]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.045      ;
; -0.027 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[7]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.042      ;
; -0.027 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[8]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~en   ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[2]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.039      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en   ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.039      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.024 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.042      ;
; -0.020 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[1]~en   ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.035      ;
; -0.020 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[13]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.035      ;
; -0.020 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[26]~en  ; clk100       ; clk100      ; 1.000        ; -0.017     ; 1.035      ;
; 0.002  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[0]~en   ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.016      ;
; 0.003  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[11]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.015      ;
; 0.003  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[12]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.015      ;
; 0.005  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[22]~en  ; clk100       ; clk100      ; 1.000        ; 0.006      ; 1.033      ;
; 0.005  ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[23]~en  ; clk100       ; clk100      ; 1.000        ; -0.014     ; 1.013      ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.229 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.261      ;
; -0.204 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.236      ;
; -0.166 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.198      ;
; -0.146 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.178      ;
; -0.097 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.129      ;
; -0.077 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.109      ;
; -0.067 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.099      ;
; -0.042 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.074      ;
; -0.042 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.074      ;
; -0.004 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.036      ;
; 0.007  ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.025      ;
; 0.016  ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.016      ;
; 0.048  ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.984      ;
; 0.065  ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.967      ;
; 0.073  ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.959      ;
; 0.083  ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.949      ;
; 0.085  ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.947      ;
; 0.090  ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.942      ;
; 0.092  ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.940      ;
; 0.108  ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.924      ;
; 0.111  ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.921      ;
; 0.120  ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.912      ;
; 0.131  ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.901      ;
; 0.133  ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.899      ;
; 0.138  ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.894      ;
; 0.146  ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.886      ;
; 0.154  ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.878      ;
; 0.166  ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.866      ;
; 0.180  ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.852      ;
; 0.196  ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.836      ;
; 0.200  ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.832      ;
; 0.212  ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.820      ;
; 0.215  ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.817      ;
; 0.226  ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.806      ;
; 0.235  ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.797      ;
; 0.235  ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.797      ;
; 0.237  ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.795      ;
; 0.247  ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.785      ;
; 0.255  ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.777      ;
; 0.256  ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.776      ;
; 0.258  ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.774      ;
; 0.270  ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.762      ;
; 0.272  ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.760      ;
; 0.275  ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.757      ;
; 0.282  ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.750      ;
; 0.284  ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.748      ;
; 0.295  ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.737      ;
; 0.307  ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.725      ;
; 0.310  ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.722      ;
; 0.317  ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.715      ;
; 0.319  ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.713      ;
; 0.330  ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.702      ;
; 0.330  ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.702      ;
; 0.331  ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.701      ;
; 0.332  ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.700      ;
; 0.342  ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.690      ;
; 0.344  ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.688      ;
; 0.345  ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.687      ;
; 0.352  ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.680      ;
; 0.364  ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.668      ;
; 0.365  ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.667      ;
; 0.369  ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.663      ;
; 0.377  ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.655      ;
; 0.379  ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.653      ;
; 0.380  ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.652      ;
; 0.387  ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.645      ;
; 0.405  ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.627      ;
; 0.406  ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.626      ;
; 0.451  ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.581      ;
; 0.452  ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.580      ;
; 0.504  ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.528      ;
; 0.504  ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.528      ;
; 0.505  ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.527      ;
; 0.509  ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.523      ;
; 0.513  ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.519      ;
; 0.515  ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.517      ;
; 0.517  ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.515      ;
; 0.518  ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.514      ;
; 0.525  ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.507      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                         ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 0.116 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.666      ;
; 0.117 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.665      ;
; 0.119 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.663      ;
; 0.195 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.587      ;
; 0.223 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.559      ;
; 0.224 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.558      ;
; 0.226 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.556      ;
; 0.228 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.249     ; 0.555      ;
; 0.233 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.250     ; 0.549      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|gesture[1]'                                                                                              ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; 0.190 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.500        ; 0.473      ; 0.426      ;
; 0.690 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 1.000        ; 0.473      ; 0.426      ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.723 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.529      ; 0.479      ;
; 1.835 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.529      ; 0.367      ;
; 2.223 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.529      ; 0.479      ;
; 2.335 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.529      ; 0.367      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.880 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.954      ; 0.367      ;
; -1.380 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.954      ; 0.367      ;
; -0.979 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.962      ; 1.276      ;
; -0.873 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.245      ; 0.524      ;
; -0.871 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.970      ; 1.392      ;
; -0.479 ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.962      ; 1.276      ;
; -0.371 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.970      ; 1.392      ;
; -0.303 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.709      ; 0.699      ;
; -0.300 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.709      ; 0.702      ;
; -0.071 ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.253      ; 1.334      ;
; 0.003  ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.253      ; 1.408      ;
; 0.037  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.261      ; 1.450      ;
; 0.074  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.698      ; 1.065      ;
; 0.111  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.261      ; 1.524      ;
; 0.197  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.709      ; 0.699      ;
; 0.200  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.709      ; 0.702      ;
; 0.215  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.332  ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.007      ; 0.491      ;
; 0.372  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.413  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.565      ;
; 0.449  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.601      ;
; 0.464  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.616      ;
; 0.473  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.626      ;
; 0.474  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.627      ;
; 0.510  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.662      ;
; 0.513  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.665      ;
; 0.543  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.695      ;
; 0.558  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.710      ;
; 0.558  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.710      ;
; 0.558  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.711      ;
; 0.567  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.015      ; 0.734      ;
; 0.574  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.698      ; 1.065      ;
; 0.590  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.743      ;
; 0.607  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.760      ;
; 0.635  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.787      ;
; 0.653  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.806      ;
; 0.655  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.807      ;
; 0.661  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.813      ;
; 0.664  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.710  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.863      ;
; 0.735  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.887      ;
; 0.738  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.890      ;
; 0.749  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.902      ;
; 0.832  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 0.985      ;
; 0.934  ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 1.087      ;
; 0.976  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.128      ;
; 0.982  ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -0.011     ; 1.123      ;
; 1.001  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 1.154      ;
; 1.056  ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -0.011     ; 1.197      ;
; 1.064  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.001      ; 1.217      ;
; 1.103  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.255      ;
; 1.106  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.258      ;
; 1.117  ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.008      ; 1.277      ;
; 1.190  ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.008      ; 1.350      ;
; 1.225  ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.016      ; 1.393      ;
; 1.241  ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.008      ; 1.401      ;
; 1.298  ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.016      ; 1.466      ;
; 1.320  ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.008      ; 1.480      ;
; 1.349  ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.016      ; 1.517      ;
; 1.428  ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.016      ; 1.596      ;
; 1.516  ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.257     ; 0.411      ;
; 1.821  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.728      ;
; 1.826  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.733      ;
; 1.872  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.779      ;
; 1.877  ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.784      ;
; 1.907  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.814      ;
; 1.912  ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.819      ;
; 1.951  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.858      ;
; 1.956  ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.245     ; 0.863      ;
; 2.170  ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.256     ; 1.066      ;
; 2.243  ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.256     ; 1.139      ;
; 2.294  ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.256     ; 1.190      ;
; 2.373  ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; -1.256     ; 1.269      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk100'                                                                                                                             ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.752 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 1.826      ; 0.367      ;
; -1.424 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.314      ; 0.042      ;
; -1.252 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 1.826      ; 0.367      ;
; -1.167 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; 0.000        ; 1.795      ; 0.921      ;
; -1.115 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 1.795      ; 0.973      ;
; -1.090 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.980      ; 0.042      ;
; -1.083 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.314      ; 0.383      ;
; -1.082 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.314      ; 0.384      ;
; -1.082 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|gesture[1]        ; clk100      ; 0.000        ; 1.314      ; 0.384      ;
; -0.749 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.980      ; 0.383      ;
; -0.748 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.980      ; 0.384      ;
; -0.748 ; uart:u2|tempData[1]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.980      ; 0.384      ;
; -0.706 ; uart:u2|draw               ; rwmode[0]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 1.029      ; 0.475      ;
; -0.684 ; uart:u2|draw               ; rwmode[1]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 1.029      ; 0.497      ;
; -0.667 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; -0.500       ; 1.795      ; 0.921      ;
; -0.615 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; -0.500       ; 1.795      ; 0.973      ;
; -0.016 ; VGA_Controller:v2|addr[1]  ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.389      ;
; -0.016 ; VGA_Controller:v2|addr[2]  ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.389      ;
; -0.016 ; VGA_Controller:v2|addr[6]  ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.389      ;
; -0.015 ; VGA_Controller:v2|addr[9]  ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.390      ;
; -0.015 ; VGA_Controller:v2|addr[11] ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.390      ;
; -0.014 ; VGA_Controller:v2|addr[13] ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.391      ;
; -0.014 ; VGA_Controller:v2|addr[17] ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.391      ;
; -0.013 ; VGA_Controller:v2|addr[3]  ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.392      ;
; -0.013 ; VGA_Controller:v2|addr[8]  ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.392      ;
; -0.013 ; VGA_Controller:v2|addr[12] ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.392      ;
; -0.012 ; VGA_Controller:v2|addr[0]  ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.393      ;
; -0.011 ; VGA_Controller:v2|addr[5]  ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.394      ;
; -0.011 ; VGA_Controller:v2|addr[7]  ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.394      ;
; -0.011 ; VGA_Controller:v2|addr[14] ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.394      ;
; -0.011 ; VGA_Controller:v2|addr[18] ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.394      ;
; -0.010 ; VGA_Controller:v2|addr[16] ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.395      ;
; 0.074  ; VGA_Controller:v2|addr[15] ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.479      ;
; 0.076  ; VGA_Controller:v2|addr[4]  ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.481      ;
; 0.160  ; VGA_Controller:v2|addr[10] ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.253      ; 0.565      ;
; 0.215  ; SRAM:rm|state.idle         ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMWE          ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMOE          ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMCE          ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; button2_r[0]               ; button2_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; button1_r[1]               ; button1_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.400      ;
; 0.308  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.460      ;
; 0.328  ; button2_r[1]               ; button2_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.480      ;
; 0.363  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; SRAM:rm|state.mem_write    ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.522      ;
; 0.389  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.541      ;
; 0.389  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.541      ;
; 0.403  ; button1_r[0]               ; button1_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.555      ;
; 0.521  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.673      ;
; 0.522  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.674      ;
; 0.526  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[6]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.679      ;
; 0.528  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; button1_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.684      ;
; 0.539  ; button1_r[2]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.691      ;
; 0.554  ; button1_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.706      ;
; 0.561  ; button1_r[2]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.713      ;
; 0.577  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; -0.025     ; 0.704      ;
; 0.577  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; -0.025     ; 0.704      ;
; 0.581  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.734      ;
; 0.586  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[6]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.740      ;
; 0.651  ; button2_r[2]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; button2_r[2]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.803      ;
; 0.805  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.943      ;
; 0.806  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[5]~en    ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.944      ;
; 0.807  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[20]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.945      ;
; 0.808  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[19]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.946      ;
; 0.809  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[18]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 0.967      ;
; 0.809  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 0.967      ;
; 0.810  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[30]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.948      ;
; 0.811  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[28]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.949      ;
; 0.813  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[3]~en    ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 0.971      ;
; 0.814  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 0.972      ;
; 0.815  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[22]~en   ; clk100                    ; clk100      ; 0.000        ; 0.006      ; 0.973      ;
; 0.815  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[23]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.953      ;
; 0.815  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[25]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.953      ;
; 0.815  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; -0.025     ; 0.942      ;
; 0.815  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; -0.025     ; 0.942      ;
; 0.815  ; button2_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.967      ;
; 0.815  ; button2_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.967      ;
; 0.817  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[11]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.955      ;
; 0.817  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[12]~en   ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.955      ;
; 0.818  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[0]~en    ; clk100                    ; clk100      ; 0.000        ; -0.014     ; 0.956      ;
; 0.818  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; -0.025     ; 0.945      ;
; 0.840  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[1]~en    ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.975      ;
; 0.840  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[13]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.975      ;
; 0.840  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[26]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.975      ;
; 0.844  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[2]~en    ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.979      ;
; 0.844  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[10]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.979      ;
; 0.847  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[7]~en    ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.982      ;
; 0.847  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[8]~en    ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.982      ;
; 0.850  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.985      ;
; 0.852  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[16]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.987      ;
; 0.852  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; -0.017     ; 0.987      ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.455 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.529      ; 0.367      ;
; -1.343 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.529      ; 0.479      ;
; -0.955 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.529      ; 0.367      ;
; -0.843 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.529      ; 0.479      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+
; -0.522 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; 0.000        ; 0.807      ; 0.426      ;
; -0.022 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; -0.500       ; 0.807      ; 0.426      ;
; 1.550  ; uart:u2|gesture[0] ; uart:u2|draw        ; uart:u2|uart_clk   ; uart:u2|reccnt[0] ; 0.000        ; -1.204     ; 0.346      ;
+--------+--------------------+---------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|gesture[1]'                                                                                                ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.188 ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; 0.000        ; 0.473      ; 0.426      ;
; 0.312  ; uart:u2|gesture[1] ; uart:u2|tempData[1] ; uart:u2|gesture[1] ; uart:u2|gesture[1] ; -0.500       ; 0.473      ; 0.426      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.367      ;
; 0.322 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.474      ;
; 0.326 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.482      ;
; 0.359 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.528      ;
; 0.379 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.528      ;
; 0.380 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.530      ;
; 0.381 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.530      ;
; 0.381 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.530      ;
; 0.383 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.532      ;
; 0.383 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.532      ;
; 0.385 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.534      ;
; 0.390 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.542      ;
; 0.397 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.553      ;
; 0.400 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.552      ;
; 0.419 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.571      ;
; 0.428 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.581      ;
; 0.441 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.595      ;
; 0.446 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.598      ;
; 0.450 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.603      ;
; 0.450 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.603      ;
; 0.455 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.601      ;
; 0.459 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.608      ;
; 0.460 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.614      ;
; 0.472 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.624      ;
; 0.491 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.637      ;
; 0.505 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.669      ;
; 0.520 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.672      ;
; 0.527 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.679      ;
; 0.530 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.679      ;
; 0.540 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.699      ;
; 0.555 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.702      ;
; 0.557 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.711      ;
; 0.574 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.727      ;
; 0.579 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.727      ;
; 0.581 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.736      ;
; 0.590 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.746      ;
; 0.602 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.755      ;
; 0.609 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.761      ;
; 0.611 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.769      ;
; 0.613 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.766      ;
; 0.619 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.778      ;
; 0.629 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.781      ;
; 0.639 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.791      ;
; 0.644 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.796      ;
; 0.653 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.806      ;
; 0.660 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.813      ;
; 0.664 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.816      ;
; 0.679 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.831      ;
; 0.685 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.837      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.507      ;
; 0.362 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.528      ;
; 0.428 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.581      ;
; 0.474 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.627      ;
; 0.493 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.645      ;
; 0.500 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.680      ;
; 0.535 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.690      ;
; 0.544 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.702      ;
; 0.561 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.725      ;
; 0.585 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.737      ;
; 0.596 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.764      ;
; 0.618 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.785      ;
; 0.643 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.797      ;
; 0.654 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.806      ;
; 0.665 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.820      ;
; 0.680 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.836      ;
; 0.700 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.852      ;
; 0.706 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.859      ;
; 0.714 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.866      ;
; 0.726 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.878      ;
; 0.734 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.886      ;
; 0.738 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.890      ;
; 0.739 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.891      ;
; 0.742 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.894      ;
; 0.749 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.901      ;
; 0.769 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.921      ;
; 0.772 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.924      ;
; 0.778 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.930      ;
; 0.779 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.931      ;
; 0.790 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.942      ;
; 0.797 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.949      ;
; 0.807 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.959      ;
; 0.832 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.984      ;
; 0.842 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.994      ;
; 0.843 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.995      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 0.647 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.549      ;
; 0.652 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.249     ; 0.555      ;
; 0.654 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.556      ;
; 0.656 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.558      ;
; 0.657 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.559      ;
; 0.685 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.587      ;
; 0.761 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.663      ;
; 0.763 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.665      ;
; 0.764 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.250     ; 0.666      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[18]~en   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|uart_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|gesture[1]'                                                                  ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|gesture[1]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; u2|tempData[8]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; u2|tempData[8]~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|gesture[1] ; Rise       ; uart:u2|tempData[1]      ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[8]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[8]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[8]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[1]      ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 2.064 ; 2.064 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 1.860 ; 1.860 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 1.995 ; 1.995 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 1.781 ; 1.781 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 1.563 ; 1.563 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 1.568 ; 1.568 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 1.932 ; 1.932 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 2.064 ; 2.064 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 1.924 ; 1.924 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 1.946 ; 1.946 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.777 ; 0.777 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 1.500 ; 1.500 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 2.214 ; 2.214 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.443 ; -1.443 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.740 ; -1.740 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.875 ; -1.875 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.661 ; -1.661 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.443 ; -1.443 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.448 ; -1.448 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.812 ; -1.812 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.944 ; -1.944 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.804 ; -1.804 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.826 ; -1.826 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.599  ; 0.599  ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.622  ; 0.622  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.588 ; -1.588 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.912 ; 3.912 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.903 ; 4.903 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.500 ; 4.500 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.620 ; 4.620 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.903 ; 4.903 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.969 ; 4.969 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.969 ; 4.969 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.878 ; 4.878 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.648 ; 4.648 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.634 ; 4.634 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.583 ; 4.583 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.517 ; 4.517 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.634 ; 4.634 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.073 ; 4.073 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 3.974 ; 3.974 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.492 ; 4.492 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 4.179 ; 4.179 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 3.915 ; 3.915 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.082 ; 4.082 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.090 ; 4.090 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.826 ; 3.826 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.026 ; 4.026 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.920 ; 3.920 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.167 ; 4.167 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.060 ; 4.060 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 3.836 ; 3.836 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 3.837 ; 3.837 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.179 ; 4.179 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 3.832 ; 3.832 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 3.846 ; 3.846 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 3.963 ; 3.963 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 4.158 ; 4.158 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.158 ; 4.158 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.934 ; 3.934 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.057 ; 4.057 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 3.961 ; 3.961 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.912 ; 3.912 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.269 ; 4.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.395 ; 4.395 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.269 ; 4.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.551 ; 4.551 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.283 ; 4.283 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.606 ; 4.606 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.529 ; 4.529 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.283 ; 4.283 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.150 ; 4.150 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.224 ; 4.224 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.150 ; 4.150 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.286 ; 4.286 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.073 ; 4.073 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 3.974 ; 3.974 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.492 ; 4.492 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.826 ; 3.826 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 3.915 ; 3.915 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.082 ; 4.082 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.090 ; 4.090 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.826 ; 3.826 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.026 ; 4.026 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.920 ; 3.920 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.167 ; 4.167 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.060 ; 4.060 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 3.836 ; 3.836 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 3.837 ; 3.837 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.179 ; 4.179 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 3.832 ; 3.832 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 3.846 ; 3.846 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 3.963 ; 3.963 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.934 ; 3.934 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.158 ; 4.158 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.934 ; 3.934 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.057 ; 4.057 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 3.961 ; 3.961 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.744 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.943 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.831 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 3.881 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.878 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.747 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 3.975 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.940 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 3.805 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 3.846 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.832 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 3.757 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 3.758 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.051 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.100 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 3.746 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 3.744 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 3.769 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.717 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.729 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.023 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.728 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.761 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.762 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.730 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.229 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.167 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.262 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 3.943 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.517 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 3.821 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 3.822 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.208 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 3.717 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.368 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.046 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.940 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.501 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.378 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.363 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.512 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.396 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.543 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.299 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.322 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.581 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.830 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.282 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.688 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 3.840 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.394 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.744 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.943 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.831 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 3.881 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.878 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.747 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 3.975 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.940 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 3.805 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 3.846 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.832 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 3.757 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 3.758 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.051 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.100 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 3.746 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 3.744 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 3.769 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.717 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.729 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.023 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.728 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.761 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.762 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.730 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.229 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.167 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.262 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 3.943 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.517 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 3.821 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 3.822 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.208 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 3.717 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.368 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.046 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.940 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.501 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.378 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.363 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.512 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.396 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.543 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.299 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.322 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.581 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.830 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.282 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.688 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 3.840 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.394 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.744     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.943     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.831     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 3.881     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.878     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.747     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 3.975     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.940     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 3.805     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 3.846     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.832     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 3.757     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 3.758     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.051     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.100     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 3.746     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 3.744     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 3.769     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.717     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.729     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.023     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.728     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.761     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.762     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.730     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.229     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.167     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.262     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 3.943     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.517     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 3.821     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 3.822     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.208     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 3.717     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.368     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.046     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.940     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.501     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.378     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.363     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.512     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.396     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.543     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.299     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.322     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.581     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.830     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.282     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.688     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 3.840     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.394     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.744     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.943     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 3.831     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 3.881     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 3.878     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.747     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 3.975     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.940     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 3.805     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 3.846     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.832     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 3.757     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 3.758     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.051     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.100     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 3.746     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 3.744     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 3.769     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.717     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 3.729     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.023     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.728     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.761     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.762     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.730     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.229     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.167     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.262     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 3.943     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.517     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 3.821     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 3.822     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 4.208     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 3.717     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.368     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.046     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.940     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.501     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.378     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.363     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.512     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 4.396     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.543     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.299     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.322     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.581     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.830     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.282     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 4.688     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 3.840     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.394     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -4.786   ; -4.012  ; N/A      ; N/A     ; -1.941              ;
;  VGA_Controller:v2|CLK_2   ; 1.723    ; -2.707  ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|CLK_4   ; -4.566   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|VGA_CLK ; -1.075   ; 0.647   ; N/A      ; N/A     ; -0.742              ;
;  clk100                    ; -2.951   ; -3.180  ; N/A      ; N/A     ; -1.941              ;
;  clk11                     ; -2.534   ; 0.355   ; N/A      ; N/A     ; -1.941              ;
;  uart:u2|gesture[1]        ; -0.480   ; -0.683  ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|reccnt[0]         ; -3.018   ; -1.808  ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|uart_clk          ; -4.786   ; -4.012  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS            ; -386.797 ; -24.519 ; 0.0      ; 0.0     ; -281.39             ;
;  VGA_Controller:v2|CLK_2   ; 0.000    ; -5.009  ; N/A      ; N/A     ; -2.968              ;
;  VGA_Controller:v2|CLK_4   ; -167.094 ; 0.000   ; N/A      ; N/A     ; -75.684             ;
;  VGA_Controller:v2|VGA_CLK ; -7.402   ; 0.000   ; N/A      ; N/A     ; -13.356             ;
;  clk100                    ; -155.606 ; -10.499 ; N/A      ; N/A     ; -150.341            ;
;  clk11                     ; -17.033  ; 0.000   ; N/A      ; N/A     ; -19.749             ;
;  uart:u2|gesture[1]        ; -0.480   ; -0.683  ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|reccnt[0]         ; -3.018   ; -1.808  ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|uart_clk          ; -36.164  ; -6.520  ; N/A      ; N/A     ; -19.292             ;
+----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 5.034 ; 5.034 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 4.451 ; 4.451 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.762 ; 4.762 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 4.308 ; 4.308 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.576 ; 3.576 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.587 ; 3.587 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.628 ; 4.628 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 5.034 ; 5.034 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.614 ; 4.614 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 4.637 ; 4.637 ; Rise       ; clk100           ;
; rst           ; clk100           ; 3.442 ; 3.442 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 4.130 ; 4.130 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 5.377 ; 5.377 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.443 ; -1.443 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.740 ; -1.740 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.875 ; -1.875 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.661 ; -1.661 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.443 ; -1.443 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.448 ; -1.448 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.812 ; -1.812 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.944 ; -1.944 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.804 ; -1.804 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.826 ; -1.826 ; Rise       ; clk100           ;
; rst           ; clk100           ; 0.599  ; 0.599  ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 0.622  ; 0.622  ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.588 ; -1.588 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.729  ; 8.729  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 11.884 ; 11.884 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 10.721 ; 10.721 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.068 ; 11.068 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.884 ; 11.884 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 12.172 ; 12.172 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 12.172 ; 12.172 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.844 ; 11.844 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.102 ; 11.102 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 11.087 ; 11.087 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 10.697 ; 10.697 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 10.723 ; 10.723 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.087 ; 11.087 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 9.357  ; 9.357  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 8.487  ; 8.487  ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.256 ; 10.256 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.324 ; 10.324 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 8.988  ; 8.988  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.224  ; 8.224  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 8.202  ; 8.202  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 8.658  ; 8.658  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 8.677  ; 8.677  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.874  ; 7.874  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 8.595  ; 8.595  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 8.562  ; 8.562  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.216  ; 8.216  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.988  ; 8.988  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 8.625  ; 8.625  ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.250  ; 8.250  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 7.886  ; 7.886  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 8.860  ; 8.860  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 8.965  ; 8.965  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 7.885  ; 7.885  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 8.604  ; 8.604  ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 8.236  ; 8.236  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 7.893  ; 7.893  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 8.476  ; 8.476  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 8.992  ; 8.992  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.992  ; 8.992  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.243  ; 8.243  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.633  ; 8.633  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.287  ; 8.287  ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.912 ; 3.912 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.269 ; 4.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.395 ; 4.395 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.269 ; 4.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.551 ; 4.551 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.283 ; 4.283 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.606 ; 4.606 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.529 ; 4.529 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.283 ; 4.283 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.150 ; 4.150 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.224 ; 4.224 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.150 ; 4.150 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.286 ; 4.286 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.073 ; 4.073 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 3.974 ; 3.974 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.492 ; 4.492 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.545 ; 4.545 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.826 ; 3.826 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 3.915 ; 3.915 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.082 ; 4.082 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.090 ; 4.090 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.826 ; 3.826 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.026 ; 4.026 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.920 ; 3.920 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.167 ; 4.167 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.060 ; 4.060 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 3.836 ; 3.836 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 3.837 ; 3.837 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.179 ; 4.179 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 3.832 ; 3.832 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.052 ; 4.052 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 3.944 ; 3.944 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 3.846 ; 3.846 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 3.963 ; 3.963 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.934 ; 3.934 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.158 ; 4.158 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.934 ; 3.934 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.057 ; 4.057 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 3.961 ; 3.961 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 188      ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; clk100                    ; 4        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; clk100                    ; 6        ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; clk100                    ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|gesture[1]        ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|reccnt[0]         ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 6        ; 6        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 80       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1039     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 188      ; 0        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; clk100                    ; 4        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; clk100                    ; 6        ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; clk100                    ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|gesture[1]        ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|gesture[1]        ; uart:u2|reccnt[0]         ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 1        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 6        ; 6        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 80       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1039     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 190   ; 190  ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon May 27 14:18:32 2019
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_4 VGA_Controller:v2|CLK_4
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_2 VGA_Controller:v2|CLK_2
    Info (332105): create_clock -period 1.000 -name clk100 clk100
    Info (332105): create_clock -period 1.000 -name clk11 clk11
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|VGA_CLK VGA_Controller:v2|VGA_CLK
    Info (332105): create_clock -period 1.000 -name uart:u2|gesture[1] uart:u2|gesture[1]
    Info (332105): create_clock -period 1.000 -name uart:u2|uart_clk uart:u2|uart_clk
    Info (332105): create_clock -period 1.000 -name uart:u2|reccnt[0] uart:u2|reccnt[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.786       -36.164 uart:u2|uart_clk 
    Info (332119):    -4.566      -167.094 VGA_Controller:v2|CLK_4 
    Info (332119):    -3.018        -3.018 uart:u2|reccnt[0] 
    Info (332119):    -2.951      -155.606 clk100 
    Info (332119):    -2.534       -17.033 clk11 
    Info (332119):    -1.075        -7.402 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.480        -0.480 uart:u2|gesture[1] 
    Info (332119):     2.536         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -4.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.012        -6.520 uart:u2|uart_clk 
    Info (332119):    -3.180       -10.499 clk100 
    Info (332119):    -2.707        -5.009 VGA_Controller:v2|CLK_2 
    Info (332119):    -1.808        -1.808 uart:u2|reccnt[0] 
    Info (332119):    -0.683        -0.683 uart:u2|gesture[1] 
    Info (332119):     0.499         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     1.167         0.000 clk11 
    Info (332119):     1.356         0.000 VGA_Controller:v2|VGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -150.341 clk100 
    Info (332119):    -1.941       -19.749 clk11 
    Info (332119):    -0.742       -75.684 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.742       -19.292 uart:u2|uart_clk 
    Info (332119):    -0.742       -13.356 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.742        -2.968 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|gesture[1] 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.493        -5.261 uart:u2|uart_clk 
    Info (332119):    -0.937        -0.937 uart:u2|reccnt[0] 
    Info (332119):    -0.853       -24.293 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.473        -8.114 clk100 
    Info (332119):    -0.229        -0.296 clk11 
    Info (332119):     0.116         0.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):     0.190         0.000 uart:u2|gesture[1] 
    Info (332119):     1.723         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880        -4.333 uart:u2|uart_clk 
    Info (332119):    -1.752       -10.306 clk100 
    Info (332119):    -1.455        -2.798 VGA_Controller:v2|CLK_2 
    Info (332119):    -0.522        -0.522 uart:u2|reccnt[0] 
    Info (332119):    -0.188        -0.188 uart:u2|gesture[1] 
    Info (332119):     0.215         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     0.355         0.000 clk11 
    Info (332119):     0.647         0.000 VGA_Controller:v2|VGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -101.380 clk100 
    Info (332119):    -1.380       -13.380 clk11 
    Info (332119):    -0.500       -51.000 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.500       -13.000 uart:u2|uart_clk 
    Info (332119):    -0.500        -9.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.500        -2.000 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|gesture[1] 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Mon May 27 14:18:34 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


