Fitter report for UART
Thu Dec 06 16:20:10 2018
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 06 16:20:10 2018          ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Full Version ;
; Revision Name                      ; UART                                           ;
; Top-level Entity Name              ; Block1                                         ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C20F484C7                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 410 / 18,752 ( 2 % )                           ;
;     Total combinational functions  ; 371 / 18,752 ( 2 % )                           ;
;     Dedicated logic registers      ; 206 / 18,752 ( 1 % )                           ;
; Total registers                    ; 206                                            ;
; Total pins                         ; 38 / 315 ( 12 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 4.21        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-6 processors         ;  23.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 622 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 622 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 616     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/KudA/PROJECTS/Qartus/TEST_010_CLOCK_UART_CONTROL_PLL/output_files/UART.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 410 / 18,752 ( 2 % ) ;
;     -- Combinational with no register       ; 204                  ;
;     -- Register only                        ; 39                   ;
;     -- Combinational with a register        ; 167                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 219                  ;
;     -- 3 input functions                    ; 62                   ;
;     -- <=2 input functions                  ; 90                   ;
;     -- Register only                        ; 39                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 330                  ;
;     -- arithmetic mode                      ; 41                   ;
;                                             ;                      ;
; Total registers*                            ; 206 / 19,649 ( 1 % ) ;
;     -- Dedicated logic registers            ; 206 / 18,752 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 31 / 1,172 ( 3 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 38 / 315 ( 12 % )    ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 52 ( 0 % )       ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 1 / 16 ( 6 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 1% / 2% / 1%         ;
; Maximum fan-out                             ; 206                  ;
; Highest non-global fan-out                  ; 105                  ;
; Total fan-out                               ; 1916                 ;
; Average fan-out                             ; 2.95                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 410 / 18752 ( 2 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 204                 ; 0                              ;
;     -- Register only                        ; 39                  ; 0                              ;
;     -- Combinational with a register        ; 167                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 219                 ; 0                              ;
;     -- 3 input functions                    ; 62                  ; 0                              ;
;     -- <=2 input functions                  ; 90                  ; 0                              ;
;     -- Register only                        ; 39                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 330                 ; 0                              ;
;     -- arithmetic mode                      ; 41                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 206                 ; 0                              ;
;     -- Dedicated logic registers            ; 206 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 31 / 1172 ( 3 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 38                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 0 / 20 ( 0 % )      ; 2 / 20 ( 10 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 207                 ; 1                              ;
;     -- Registered Input Connections         ; 206                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 207                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1914                ; 210                            ;
;     -- Registered Connections               ; 1091                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 208                            ;
;     -- hard_block:auto_generated_inst       ; 208                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 1                              ;
;     -- Output Ports                         ; 35                  ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; data   ; F14   ; 4        ; 35           ; 27           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk0 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset  ; L22   ; 5        ; 50           ; 14           ; 0           ; 105                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; clk         ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led[0]      ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]      ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]      ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]      ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[0]    ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[1]    ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[2]    ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[3]    ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[4]    ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[5]    ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_l[6]    ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[0]    ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[1]    ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[2]    ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[3]    ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[4]    ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[5]    ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; min_m[6]    ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; reconfig_en ; C7    ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; resett      ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sec_l[0]    ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[1]    ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[2]    ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[3]    ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[4]    ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[5]    ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_l[6]    ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[0]    ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[1]    ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[2]    ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[3]    ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[4]    ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[5]    ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sec_m[6]    ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 41 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 5 / 36 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 304        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 298        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 293        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 287        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; resett                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 273        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 103        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 111        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 114        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 136        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 140        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 102        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 110        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 113        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 135        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 323        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 321        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 303        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 297        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 286        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 278        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; min_l[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; min_l[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; reconfig_en                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 296        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; sec_m[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; sec_m[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; min_l[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; min_m[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; min_m[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; min_m[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 302        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; sec_m[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; sec_l[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; min_l[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; min_l[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 301        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; sec_l[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; sec_l[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; min_m[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; min_m[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 295        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 294        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 276        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; data                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; sec_m[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; min_l[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; min_l[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 277        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; sec_l[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; sec_l[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 17         ; 2        ; sec_m[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; sec_m[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; sec_m[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 300        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 299        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 290        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 274        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; sec_l[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; sec_l[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; min_m[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 2        ; inclk0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; min_m[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 58         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 64         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 109        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 108        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 116        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 145        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 185        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 191        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 59         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 60         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 68         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 91         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 90         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 61         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 62         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 80         ; 1        ; clk                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 107        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 146        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 182        ; 6        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 66         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 101        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V20      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 180        ; 6        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 100        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 105        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 112        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y19      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; PLL:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 50.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 50.0 MHz                              ;
; Nominal VCO frequency            ; 800.0 MHz                             ;
; VCO post scale K counter         ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 31.25 MHz                             ;
; Freq max lock                    ; 62.5 MHz                              ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 1                                     ;
; M value                          ; 16                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; inclk0                                ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C2      ; 16            ; 8/8 Even   ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                       ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; |Block1                         ; 410 (0)     ; 206 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 38   ; 0            ; 204 (0)      ; 39 (0)            ; 167 (0)          ; |Block1                                   ;              ;
;    |PLL:inst2|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL:inst2                         ;              ;
;       |altpll:altpll_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL:inst2|altpll:altpll_component ;              ;
;    |control:inst13|             ; 121 (121)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 8 (8)             ; 39 (39)          ; |Block1|control:inst13                    ;              ;
;    |keeper:inst10|              ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |Block1|keeper:inst10                     ;              ;
;    |mil_sec:inst|               ; 43 (43)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (9)             ; 17 (17)          ; |Block1|mil_sec:inst                      ;              ;
;    |num_split:inst4|            ; 29 (29)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 11 (11)          ; |Block1|num_split:inst4                   ;              ;
;    |num_split_m:inst11|         ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 5 (5)             ; 11 (11)          ; |Block1|num_split_m:inst11                ;              ;
;    |out_l:inst6|                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |Block1|out_l:inst6                       ;              ;
;    |out_l:inst7|                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |Block1|out_l:inst7                       ;              ;
;    |out_m:inst8|                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |Block1|out_m:inst8                       ;              ;
;    |out_m:inst9|                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |Block1|out_m:inst9                       ;              ;
;    |parser:inst12|              ; 46 (46)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 11 (11)          ; |Block1|parser:inst12                     ;              ;
;    |registr_4bit:inst18|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|registr_4bit:inst18               ;              ;
;    |registr_8bit:inst17|        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |Block1|registr_8bit:inst17               ;              ;
;    |sec:inst1|                  ; 29 (29)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 5 (5)             ; 11 (11)          ; |Block1|sec:inst1                         ;              ;
;    |split_freq:inst3|           ; 42 (42)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 23 (23)          ; |Block1|split_freq:inst3                  ;              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; reconfig_en ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Output   ; --            ; --            ; --                    ; --  ;
; resett      ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_l[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; min_m[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_l[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sec_m[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; inclk0      ; Input    ; --            ; --            ; --                    ; --  ;
; data        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; reset                                  ;                   ;         ;
; inclk0                                 ;                   ;         ;
; data                                   ;                   ;         ;
;      - keeper:inst10|data~0            ; 0                 ; 6       ;
;      - keeper:inst10|data~1            ; 0                 ; 6       ;
;      - keeper:inst10|data~2            ; 0                 ; 6       ;
;      - keeper:inst10|data~3            ; 0                 ; 6       ;
;      - keeper:inst10|data~4            ; 0                 ; 6       ;
;      - keeper:inst10|data~5            ; 0                 ; 6       ;
;      - keeper:inst10|data~6            ; 0                 ; 6       ;
;      - keeper:inst10|data~7            ; 0                 ; 6       ;
;      - split_freq:inst3|state~16       ; 0                 ; 6       ;
;      - split_freq:inst3|state~20       ; 0                 ; 6       ;
;      - split_freq:inst3|prev_data[0]~0 ; 0                 ; 6       ;
;      - split_freq:inst3|state~23       ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                 ;
+-----------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; PLL_1              ; 206     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control:inst13|count[1]~3               ; LCCOMB_X9_Y19_N4   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|min_l_reg[1]~7           ; LCCOMB_X6_Y19_N2   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|min_m_reg[1]~7           ; LCCOMB_X3_Y19_N20  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|out_min_l[0]~2           ; LCCOMB_X8_Y19_N20  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|prev_key[3]~1            ; LCCOMB_X10_Y19_N30 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|sec_l_reg[3]~6           ; LCCOMB_X8_Y19_N28  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|sec_m_reg[1]~7           ; LCCOMB_X9_Y20_N14  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control:inst13|state[1]                 ; LCFF_X10_Y19_N11   ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; control:inst13|state[2]                 ; LCFF_X10_Y19_N17   ; 28      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; control:inst13|state[2]~12              ; LCCOMB_X11_Y19_N28 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; inclk0                                  ; PIN_L1             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; keeper:inst10|out[0]~1                  ; LCCOMB_X16_Y18_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mil_sec:inst|count_clk[15]~50           ; LCCOMB_X29_Y18_N30 ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mil_sec:inst|out[1]~19                  ; LCCOMB_X29_Y18_N0  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mil_sec:inst|out[9]~18                  ; LCCOMB_X21_Y19_N26 ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; num_split:inst4|l[1]~6                  ; LCCOMB_X12_Y19_N8  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; num_split:inst4|m[3]~4                  ; LCCOMB_X8_Y20_N30  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; num_split_m:inst11|l[1]~11              ; LCCOMB_X5_Y19_N4   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; num_split_m:inst11|m[0]~6               ; LCCOMB_X2_Y19_N26  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; parser:inst12|state[2]~16               ; LCCOMB_X12_Y20_N24 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                                   ; PIN_L22            ; 105     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sec:inst1|out[2]~7                      ; LCCOMB_X13_Y19_N6  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; split_freq:inst3|count_en[0]            ; LCFF_X19_Y18_N31   ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; split_freq:inst3|out[3]~2               ; LCCOMB_X19_Y18_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                        ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; PLL_1    ; 206     ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; reset                                                 ; 105     ;
; parser:inst12|reconfig_en                             ; 62      ;
; control:inst13|state[2]                               ; 28      ;
; control:inst13|Equal6~0                               ; 21      ;
; control:inst13|state[0]                               ; 20      ;
; control:inst13|state[1]                               ; 18      ;
; mil_sec:inst|count_clk[15]~50                         ; 16      ;
; control:inst13|out_min_l[0]~2                         ; 16      ;
; parser:inst12|state[2]                                ; 15      ;
; split_freq:inst3|count_en[0]                          ; 15      ;
; data                                                  ; 12      ;
; parser:inst12|state[1]                                ; 11      ;
; mil_sec:inst|out[1]~19                                ; 10      ;
; mil_sec:inst|out[9]~18                                ; 10      ;
; num_split_m:inst11|l[0]                               ; 9       ;
; registr_4bit:inst18|out[0]                            ; 9       ;
; registr_4bit:inst18|out[1]                            ; 9       ;
; registr_4bit:inst18|out[2]                            ; 9       ;
; registr_4bit:inst18|out[3]                            ; 9       ;
; control:inst13|sec_m_reg[0]                           ; 9       ;
; control:inst13|sec_l_reg[0]                           ; 9       ;
; control:inst13|min_m_reg[0]                           ; 9       ;
; control:inst13|min_l_reg[0]                           ; 9       ;
; parser:inst12|state[0]                                ; 9       ;
; split_freq:inst3|state.NEXT_BITS                      ; 8       ;
; keeper:inst10|out[0]~1                                ; 8       ;
; keeper:inst10|prev_b_clk[2]                           ; 8       ;
; num_split:inst4|m[1]                                  ; 8       ;
; num_split:inst4|m[0]                                  ; 8       ;
; num_split:inst4|l[0]                                  ; 8       ;
; num_split_m:inst11|l[1]                               ; 8       ;
; registr_8bit:inst17|out[0]                            ; 8       ;
; control:inst13|out_sec_l[3]                           ; 8       ;
; control:inst13|out_sec_l[2]                           ; 8       ;
; control:inst13|out_sec_l[1]                           ; 8       ;
; control:inst13|out_sec_l[0]                           ; 8       ;
; control:inst13|out_min_l[3]                           ; 8       ;
; control:inst13|out_min_l[2]                           ; 8       ;
; control:inst13|out_min_l[1]                           ; 8       ;
; control:inst13|out_min_l[0]                           ; 8       ;
; control:inst13|state[2]~1                             ; 7       ;
; num_split:inst4|m[3]                                  ; 7       ;
; num_split:inst4|m[2]                                  ; 7       ;
; num_split:inst4|l[1]                                  ; 7       ;
; num_split_m:inst11|l[3]                               ; 7       ;
; num_split_m:inst11|l[2]                               ; 7       ;
; registr_8bit:inst17|out[1]                            ; 7       ;
; control:inst13|out_sec_m[3]                           ; 7       ;
; control:inst13|out_sec_m[2]                           ; 7       ;
; control:inst13|out_sec_m[1]                           ; 7       ;
; control:inst13|out_min_m[3]                           ; 7       ;
; control:inst13|out_min_m[2]                           ; 7       ;
; control:inst13|out_min_m[1]                           ; 7       ;
; split_freq:inst3|out[0]                               ; 7       ;
; control:inst13|sec_m_reg[2]                           ; 7       ;
; control:inst13|sec_m_reg[1]                           ; 7       ;
; control:inst13|sec_l_reg[1]                           ; 7       ;
; control:inst13|min_m_reg[2]                           ; 7       ;
; control:inst13|min_m_reg[1]                           ; 7       ;
; control:inst13|min_l_reg[1]                           ; 7       ;
; sec:inst1|out[2]~7                                    ; 6       ;
; sec:inst1|out[2]~0                                    ; 6       ;
; split_freq:inst3|out[1]                               ; 6       ;
; keeper:inst10|prev_b_clk[1]                           ; 6       ;
; num_split_m:inst11|l[1]~4                             ; 6       ;
; num_split:inst4|l[2]                                  ; 6       ;
; num_split_m:inst11|m[1]                               ; 6       ;
; num_split_m:inst11|m[0]                               ; 6       ;
; parser:inst12|state[2]~15                             ; 6       ;
; parser:inst12|Equal8~1                                ; 6       ;
; registr_8bit:inst17|out[3]                            ; 6       ;
; registr_8bit:inst17|out[4]                            ; 6       ;
; control:inst13|out_sec_m[0]                           ; 6       ;
; control:inst13|out_min_m[0]                           ; 6       ;
; control:inst13|sec_l_reg[2]                           ; 6       ;
; control:inst13|min_l_reg[2]                           ; 6       ;
; split_freq:inst3|state.000                            ; 5       ;
; split_freq:inst3|state~15                             ; 5       ;
; split_freq:inst3|Equal3~0                             ; 5       ;
; split_freq:inst3|out[2]                               ; 5       ;
; control:inst13|state[2]~13                            ; 5       ;
; control:inst13|state[2]~5                             ; 5       ;
; control:inst13|state[2]~3                             ; 5       ;
; control:inst13|Equal8~0                               ; 5       ;
; num_split:inst4|l[3]                                  ; 5       ;
; num_split_m:inst11|m[3]                               ; 5       ;
; num_split_m:inst11|m[2]                               ; 5       ;
; parser:inst12|Equal7~1                                ; 5       ;
; parser:inst12|Equal7~0                                ; 5       ;
; control:inst13|sec_l_reg[3]                           ; 5       ;
; control:inst13|min_l_reg[3]                           ; 5       ;
; num_split_m:inst11|l[1]~11                            ; 4       ;
; split_freq:inst3|prev_data[0]                         ; 4       ;
; split_freq:inst3|out[3]~2                             ; 4       ;
; keeper:inst10|prev_b_clk[1]~1                         ; 4       ;
; control:inst13|prev_key[3]~1                          ; 4       ;
; keeper:inst10|Equal0~1                                ; 4       ;
; split_freq:inst3|out[3]                               ; 4       ;
; keeper:inst10|prev_b_clk[3]                           ; 4       ;
; keeper:inst10|Equal0~0                                ; 4       ;
; keeper:inst10|prev_b_clk[0]                           ; 4       ;
; num_split:inst4|m[3]~4                                ; 4       ;
; num_split:inst4|l[1]~6                                ; 4       ;
; sec:inst1|out[4]                                      ; 4       ;
; sec:inst1|out[5]                                      ; 4       ;
; sec:inst1|out[2]                                      ; 4       ;
; sec:inst1|out[3]                                      ; 4       ;
; sec:inst1|out[0]                                      ; 4       ;
; sec:inst1|out[1]                                      ; 4       ;
; num_split:inst4|l[1]~1                                ; 4       ;
; num_split_m:inst11|m[0]~6                             ; 4       ;
; control:inst13|count[0]                               ; 4       ;
; num_split_m:inst11|l[1]~2                             ; 4       ;
; parser:inst12|state[2]~14                             ; 4       ;
; registr_8bit:inst17|out[7]                            ; 4       ;
; mil_sec:inst|out[9]                                   ; 4       ;
; mil_sec:inst|out[8]                                   ; 4       ;
; mil_sec:inst|out[7]                                   ; 4       ;
; mil_sec:inst|out[6]                                   ; 4       ;
; mil_sec:inst|out[5]                                   ; 4       ;
; mil_sec:inst|out[4]                                   ; 4       ;
; mil_sec:inst|out[2]                                   ; 4       ;
; mil_sec:inst|out[1]                                   ; 4       ;
; mil_sec:inst|out[0]                                   ; 4       ;
; mil_sec:inst|out[3]                                   ; 4       ;
; control:inst13|sec_m_reg[3]                           ; 4       ;
; control:inst13|min_m_reg[3]                           ; 4       ;
; split_freq:inst3|out[3]~6                             ; 3       ;
; keeper:inst10|Decoder0~3                              ; 3       ;
; split_freq:inst3|state.FIRST_BIT                      ; 3       ;
; split_freq:inst3|Equal1~1                             ; 3       ;
; keeper:inst10|Decoder0~0                              ; 3       ;
; control:inst13|sec_m_reg[1]~7                         ; 3       ;
; num_split:inst4|m[3]~1                                ; 3       ;
; num_split:inst4|m[3]~0                                ; 3       ;
; control:inst13|sec_l_reg[3]~6                         ; 3       ;
; control:inst13|min_m_reg[1]~7                         ; 3       ;
; num_split_m:inst11|m[0]~1                             ; 3       ;
; num_split_m:inst11|m[0]~0                             ; 3       ;
; control:inst13|min_l_reg[1]~7                         ; 3       ;
; control:inst13|state[2]~17                            ; 3       ;
; control:inst13|state[2]~12                            ; 3       ;
; parser:inst12|state[2]~16                             ; 3       ;
; parser:inst12|state~10                                ; 3       ;
; parser:inst12|Equal4~2                                ; 3       ;
; parser:inst12|Equal0~0                                ; 3       ;
; parser:inst12|Equal4~0                                ; 3       ;
; registr_8bit:inst17|out[5]                            ; 3       ;
; split_freq:inst3|state.COUNT_ENABLE                   ; 3       ;
; split_freq:inst3|count[11]                            ; 3       ;
; split_freq:inst3|count[5]                             ; 3       ;
; split_freq:inst3|count[10]                            ; 3       ;
; split_freq:inst3|count[3]                             ; 3       ;
; split_freq:inst3|count[4]                             ; 3       ;
; split_freq:inst3|count[2]                             ; 3       ;
; split_freq:inst3|count[1]                             ; 3       ;
; control:inst13|count[1]                               ; 3       ;
; parser:inst12|out[0]                                  ; 3       ;
; parser:inst12|out[1]                                  ; 3       ;
; parser:inst12|out[2]                                  ; 3       ;
; parser:inst12|out[3]                                  ; 3       ;
; split_freq:inst3|state~18                             ; 2       ;
; mil_sec:inst|Equal0~4                                 ; 2       ;
; keeper:inst10|Decoder0~5                              ; 2       ;
; keeper:inst10|Decoder0~4                              ; 2       ;
; keeper:inst10|Decoder0~2                              ; 2       ;
; split_freq:inst3|Equal2~2                             ; 2       ;
; split_freq:inst3|Equal2~1                             ; 2       ;
; split_freq:inst3|Equal2~0                             ; 2       ;
; split_freq:inst3|out~0                                ; 2       ;
; keeper:inst10|Decoder0~1                              ; 2       ;
; sec:inst1|Equal1~2                                    ; 2       ;
; control:inst13|count[1]~3                             ; 2       ;
; control:inst13|Equal2~0                               ; 2       ;
; control:inst13|count~0                                ; 2       ;
; keeper:inst10|prev_b_clk[1]~0                         ; 2       ;
; control:inst13|sec_m_reg~4                            ; 2       ;
; control:inst13|sec_m_reg~3                            ; 2       ;
; control:inst13|Equal10~0                              ; 2       ;
; control:inst13|sec_m_reg~0                            ; 2       ;
; control:inst13|sec_l_reg~4                            ; 2       ;
; control:inst13|sec_l_reg~3                            ; 2       ;
; control:inst13|Equal7~0                               ; 2       ;
; num_split:inst4|l[1]~5                                ; 2       ;
; num_split:inst4|l[1]~4                                ; 2       ;
; num_split:inst4|l[1]~3                                ; 2       ;
; control:inst13|sec_l_reg~0                            ; 2       ;
; control:inst13|min_m_reg~4                            ; 2       ;
; control:inst13|min_m_reg~3                            ; 2       ;
; control:inst13|Equal14~0                              ; 2       ;
; control:inst13|min_m_reg~0                            ; 2       ;
; control:inst13|min_l_reg[1]~6                         ; 2       ;
; control:inst13|min_l_reg~4                            ; 2       ;
; control:inst13|min_l_reg~3                            ; 2       ;
; control:inst13|Equal12~0                              ; 2       ;
; control:inst13|prev_key[3]~0                          ; 2       ;
; control:inst13|state[2]~15                            ; 2       ;
; control:inst13|state[2]~14                            ; 2       ;
; control:inst13|state[2]~10                            ; 2       ;
; control:inst13|state[2]~6                             ; 2       ;
; control:inst13|state[2]~2                             ; 2       ;
; num_split_m:inst11|Equal3~0                           ; 2       ;
; control:inst13|min_l_reg~0                            ; 2       ;
; parser:inst12|state[2]~21                             ; 2       ;
; parser:inst12|state[2]~17                             ; 2       ;
; parser:inst12|state[2]~13                             ; 2       ;
; parser:inst12|state[2]~9                              ; 2       ;
; parser:inst12|Equal6~0                                ; 2       ;
; parser:inst12|Equal8~0                                ; 2       ;
; parser:inst12|Equal4~1                                ; 2       ;
; parser:inst12|state[2]~8                              ; 2       ;
; registr_8bit:inst17|out[6]                            ; 2       ;
; registr_8bit:inst17|out[2]                            ; 2       ;
; out_m:inst8|out~1                                     ; 2       ;
; out_m:inst9|out~1                                     ; 2       ;
; mil_sec:inst|count_clk[15]                            ; 2       ;
; mil_sec:inst|count_clk[14]                            ; 2       ;
; mil_sec:inst|count_clk[13]                            ; 2       ;
; mil_sec:inst|count_clk[12]                            ; 2       ;
; mil_sec:inst|count_clk[9]                             ; 2       ;
; mil_sec:inst|count_clk[8]                             ; 2       ;
; mil_sec:inst|count_clk[11]                            ; 2       ;
; mil_sec:inst|count_clk[10]                            ; 2       ;
; mil_sec:inst|count_clk[6]                             ; 2       ;
; mil_sec:inst|count_clk[7]                             ; 2       ;
; mil_sec:inst|count_clk[5]                             ; 2       ;
; mil_sec:inst|count_clk[4]                             ; 2       ;
; mil_sec:inst|count_clk[3]                             ; 2       ;
; mil_sec:inst|count_clk[2]                             ; 2       ;
; mil_sec:inst|count_clk[1]                             ; 2       ;
; mil_sec:inst|count_clk[0]                             ; 2       ;
; split_freq:inst3|count[9]                             ; 2       ;
; split_freq:inst3|count[12]                            ; 2       ;
; split_freq:inst3|count[8]                             ; 2       ;
; split_freq:inst3|count[7]                             ; 2       ;
; split_freq:inst3|count[6]                             ; 2       ;
; split_freq:inst3|count[0]                             ; 2       ;
; keeper:inst10|data[0]                                 ; 2       ;
; keeper:inst10|data[1]                                 ; 2       ;
; keeper:inst10|data[3]                                 ; 2       ;
; keeper:inst10|data[4]                                 ; 2       ;
; keeper:inst10|data[6]                                 ; 2       ;
; keeper:inst10|data[2]                                 ; 2       ;
; keeper:inst10|data[7]                                 ; 2       ;
; keeper:inst10|data[5]                                 ; 2       ;
; control:inst13|count[2]                               ; 2       ;
; PLL:inst2|altpll:altpll_component|_clk0~clkctrl_e_clk ; 1       ;
; inclk0                                                ; 1       ;
; parser:inst12|state[1]~25                             ; 1       ;
; parser:inst12|state[1]~24                             ; 1       ;
; parser:inst12|state[2]~23                             ; 1       ;
; parser:inst12|state[2]~22                             ; 1       ;
; split_freq:inst3|Selector9~1                          ; 1       ;
; split_freq:inst3|Selector9~0                          ; 1       ;
; split_freq:inst3|state~24                             ; 1       ;
; split_freq:inst3|state~23                             ; 1       ;
; split_freq:inst3|prev_data[0]~0                       ; 1       ;
; split_freq:inst3|state~22                             ; 1       ;
; split_freq:inst3|state~21                             ; 1       ;
; split_freq:inst3|state~20                             ; 1       ;
; split_freq:inst3|state~19                             ; 1       ;
; split_freq:inst3|state~17                             ; 1       ;
; split_freq:inst3|state~16                             ; 1       ;
; mil_sec:inst|Equal0~3                                 ; 1       ;
; mil_sec:inst|Equal0~2                                 ; 1       ;
; mil_sec:inst|Equal0~1                                 ; 1       ;
; mil_sec:inst|Equal0~0                                 ; 1       ;
; keeper:inst10|data~7                                  ; 1       ;
; keeper:inst10|data~6                                  ; 1       ;
; keeper:inst10|data~5                                  ; 1       ;
; keeper:inst10|data~4                                  ; 1       ;
; keeper:inst10|data~3                                  ; 1       ;
; keeper:inst10|data~2                                  ; 1       ;
; keeper:inst10|data~1                                  ; 1       ;
; split_freq:inst3|out~5                                ; 1       ;
; split_freq:inst3|out~4                                ; 1       ;
; split_freq:inst3|Add1~0                               ; 1       ;
; keeper:inst10|prev_b_clk~5                            ; 1       ;
; keeper:inst10|prev_b_clk~4                            ; 1       ;
; split_freq:inst3|out~3                                ; 1       ;
; split_freq:inst3|state~14                             ; 1       ;
; split_freq:inst3|state~13                             ; 1       ;
; split_freq:inst3|Equal1~0                             ; 1       ;
; split_freq:inst3|out~1                                ; 1       ;
; keeper:inst10|prev_b_clk~3                            ; 1       ;
; keeper:inst10|prev_b_clk~2                            ; 1       ;
; keeper:inst10|data~0                                  ; 1       ;
; sec:inst1|Add0~16                                     ; 1       ;
; sec:inst1|Add0~15                                     ; 1       ;
; sec:inst1|Add0~10                                     ; 1       ;
; sec:inst1|Add0~9                                      ; 1       ;
; sec:inst1|out~8                                       ; 1       ;
; sec:inst1|out[2]~6                                    ; 1       ;
; sec:inst1|out[2]~5                                    ; 1       ;
; sec:inst1|prev_mil_sec[7]                             ; 1       ;
; sec:inst1|prev_mil_sec[6]                             ; 1       ;
; sec:inst1|out[2]~4                                    ; 1       ;
; sec:inst1|prev_mil_sec[5]                             ; 1       ;
; sec:inst1|prev_mil_sec[4]                             ; 1       ;
; sec:inst1|out[2]~3                                    ; 1       ;
; sec:inst1|prev_mil_sec[3]                             ; 1       ;
; sec:inst1|prev_mil_sec[2]                             ; 1       ;
; sec:inst1|out[2]~2                                    ; 1       ;
; sec:inst1|prev_mil_sec[1]                             ; 1       ;
; sec:inst1|prev_mil_sec[0]                             ; 1       ;
; sec:inst1|out[2]~1                                    ; 1       ;
; sec:inst1|prev_mil_sec[9]                             ; 1       ;
; sec:inst1|prev_mil_sec[8]                             ; 1       ;
; sec:inst1|Equal1~1                                    ; 1       ;
; sec:inst1|Equal1~0                                    ; 1       ;
; sec:inst1|Add0~4                                      ; 1       ;
; sec:inst1|Equal2~0                                    ; 1       ;
; control:inst13|count~4                                ; 1       ;
; control:inst13|count~2                                ; 1       ;
; control:inst13|count~1                                ; 1       ;
; keeper:inst10|out~8                                   ; 1       ;
; keeper:inst10|out~7                                   ; 1       ;
; keeper:inst10|out~6                                   ; 1       ;
; keeper:inst10|out~5                                   ; 1       ;
; keeper:inst10|out~4                                   ; 1       ;
; keeper:inst10|out~3                                   ; 1       ;
; keeper:inst10|out~2                                   ; 1       ;
; keeper:inst10|out~0                                   ; 1       ;
; num_split:inst4|m[3]~10                               ; 1       ;
; num_split:inst4|m[3]~9                                ; 1       ;
; num_split:inst4|Add1~0                                ; 1       ;
; control:inst13|sec_m_reg~9                            ; 1       ;
; control:inst13|Add5~1                                 ; 1       ;
; control:inst13|Add4~1                                 ; 1       ;
; num_split:inst4|m~8                                   ; 1       ;
; num_split:inst4|m~7                                   ; 1       ;
; control:inst13|sec_m_reg~8                            ; 1       ;
; control:inst13|Add5~0                                 ; 1       ;
; control:inst13|Add4~0                                 ; 1       ;
; num_split:inst4|m~6                                   ; 1       ;
; num_split:inst4|m~5                                   ; 1       ;
; control:inst13|sec_m_reg[1]~6                         ; 1       ;
; control:inst13|sec_m_reg~5                            ; 1       ;
; num_split:inst4|m[3]~3                                ; 1       ;
; num_split:inst4|l[1]~12                               ; 1       ;
; num_split:inst4|m~2                                   ; 1       ;
; control:inst13|sec_m_reg~2                            ; 1       ;
; control:inst13|sec_m_reg~1                            ; 1       ;
; num_split:inst4|l~11                                  ; 1       ;
; num_split:inst4|Add0~0                                ; 1       ;
; control:inst13|sec_l_reg~8                            ; 1       ;
; control:inst13|Add3~1                                 ; 1       ;
; control:inst13|Add2~1                                 ; 1       ;
; num_split:inst4|l~10                                  ; 1       ;
; num_split:inst4|l~9                                   ; 1       ;
; control:inst13|sec_l_reg~7                            ; 1       ;
; control:inst13|Add3~0                                 ; 1       ;
; control:inst13|Add2~0                                 ; 1       ;
; num_split:inst4|l~8                                   ; 1       ;
; num_split:inst4|l~7                                   ; 1       ;
; control:inst13|sec_l_reg~5                            ; 1       ;
; num_split:inst4|temp_data[5]                          ; 1       ;
; num_split:inst4|temp_data[4]                          ; 1       ;
; num_split:inst4|temp_data[3]                          ; 1       ;
; num_split:inst4|temp_data[2]                          ; 1       ;
; num_split:inst4|temp_data[1]                          ; 1       ;
; num_split:inst4|temp_data[0]                          ; 1       ;
; num_split:inst4|l~2                                   ; 1       ;
; num_split:inst4|l[1]~0                                ; 1       ;
; control:inst13|sec_l_reg~2                            ; 1       ;
; control:inst13|sec_l_reg~1                            ; 1       ;
; num_split_m:inst11|m[3]~12                            ; 1       ;
; num_split_m:inst11|m[3]~11                            ; 1       ;
; num_split_m:inst11|Add1~0                             ; 1       ;
; control:inst13|min_m_reg~9                            ; 1       ;
; control:inst13|Add9~1                                 ; 1       ;
; control:inst13|Add8~1                                 ; 1       ;
; num_split_m:inst11|m~10                               ; 1       ;
; num_split_m:inst11|m~9                                ; 1       ;
; control:inst13|min_m_reg~8                            ; 1       ;
; control:inst13|Add9~0                                 ; 1       ;
; control:inst13|Add8~0                                 ; 1       ;
; num_split_m:inst11|m~8                                ; 1       ;
; num_split_m:inst11|m~7                                ; 1       ;
; control:inst13|min_m_reg[1]~6                         ; 1       ;
; control:inst13|min_m_reg~5                            ; 1       ;
; num_split_m:inst11|m[0]~5                             ; 1       ;
; num_split_m:inst11|prev_l[2]                          ; 1       ;
; num_split_m:inst11|prev_l[3]                          ; 1       ;
; num_split_m:inst11|m[0]~4                             ; 1       ;
; num_split_m:inst11|prev_l[0]                          ; 1       ;
; num_split_m:inst11|prev_l[1]                          ; 1       ;
; num_split_m:inst11|m[0]~3                             ; 1       ;
; num_split_m:inst11|m~2                                ; 1       ;
; control:inst13|min_m_reg~2                            ; 1       ;
; control:inst13|min_m_reg~1                            ; 1       ;
; num_split_m:inst11|l~10                               ; 1       ;
; num_split_m:inst11|Add0~0                             ; 1       ;
; control:inst13|min_l_reg~9                            ; 1       ;
; control:inst13|Add7~1                                 ; 1       ;
; control:inst13|Add6~1                                 ; 1       ;
; num_split_m:inst11|l~9                                ; 1       ;
; num_split_m:inst11|l~8                                ; 1       ;
; control:inst13|min_l_reg~8                            ; 1       ;
; control:inst13|Add7~0                                 ; 1       ;
; control:inst13|Add6~0                                 ; 1       ;
; num_split_m:inst11|l~7                                ; 1       ;
; num_split_m:inst11|l~6                                ; 1       ;
; control:inst13|min_l_reg~5                            ; 1       ;
; control:inst13|state~25                               ; 1       ;
; control:inst13|state~24                               ; 1       ;
; control:inst13|state~23                               ; 1       ;
; control:inst13|state~22                               ; 1       ;
; control:inst13|state~21                               ; 1       ;
; control:inst13|state[0]~20                            ; 1       ;
; control:inst13|state[0]~19                            ; 1       ;
; control:inst13|state[0]~18                            ; 1       ;
; control:inst13|state[0]~16                            ; 1       ;
; control:inst13|state[2]~11                            ; 1       ;
; control:inst13|state[2]~9                             ; 1       ;
; control:inst13|prev_key[3]                            ; 1       ;
; control:inst13|prev_key[2]                            ; 1       ;
; control:inst13|state[2]~8                             ; 1       ;
; control:inst13|prev_key[1]                            ; 1       ;
; control:inst13|prev_key[0]                            ; 1       ;
; control:inst13|state[2]~7                             ; 1       ;
; control:inst13|state[2]~4                             ; 1       ;
; control:inst13|state[2]~0                             ; 1       ;
; control:inst13|prev_reconfig_en                       ; 1       ;
; num_split_m:inst11|l[1]~5                             ; 1       ;
; num_split_m:inst11|Equal0~0                           ; 1       ;
; num_split_m:inst11|prev_sec_m[3]                      ; 1       ;
; num_split_m:inst11|prev_sec_m[0]                      ; 1       ;
; num_split_m:inst11|prev_sec_m[2]                      ; 1       ;
; num_split_m:inst11|prev_sec_m[1]                      ; 1       ;
; num_split_m:inst11|l~3                                ; 1       ;
; control:inst13|min_l_reg~2                            ; 1       ;
; control:inst13|min_l_reg~1                            ; 1       ;
; keeper:inst10|out[0]                                  ; 1       ;
; keeper:inst10|out[1]                                  ; 1       ;
; keeper:inst10|out[3]                                  ; 1       ;
; keeper:inst10|out[4]                                  ; 1       ;
; keeper:inst10|out[6]                                  ; 1       ;
; keeper:inst10|out[2]                                  ; 1       ;
; keeper:inst10|out[7]                                  ; 1       ;
; keeper:inst10|out[5]                                  ; 1       ;
; control:inst13|out_sec_m~3                            ; 1       ;
; control:inst13|out_sec_m~2                            ; 1       ;
; control:inst13|out_sec_m~1                            ; 1       ;
; control:inst13|out_sec_m~0                            ; 1       ;
; control:inst13|out_sec_l~3                            ; 1       ;
; control:inst13|out_sec_l~2                            ; 1       ;
; control:inst13|out_sec_l~1                            ; 1       ;
; control:inst13|out_sec_l~0                            ; 1       ;
; control:inst13|out_min_m~3                            ; 1       ;
; control:inst13|out_min_m~2                            ; 1       ;
; control:inst13|out_min_m~1                            ; 1       ;
; control:inst13|out_min_m~0                            ; 1       ;
; control:inst13|out_min_l~5                            ; 1       ;
; control:inst13|out_min_l~4                            ; 1       ;
; control:inst13|out_min_l~3                            ; 1       ;
; control:inst13|out_min_l[0]~1                         ; 1       ;
; control:inst13|out_min_l~0                            ; 1       ;
; parser:inst12|Mux7~3                                  ; 1       ;
; parser:inst12|Mux7~2                                  ; 1       ;
; parser:inst12|Mux7~1                                  ; 1       ;
; parser:inst12|Mux7~0                                  ; 1       ;
; parser:inst12|Mux6~2                                  ; 1       ;
; parser:inst12|Mux6~1                                  ; 1       ;
; parser:inst12|Mux6~0                                  ; 1       ;
; parser:inst12|Mux5~3                                  ; 1       ;
; parser:inst12|Mux5~2                                  ; 1       ;
; parser:inst12|Mux5~1                                  ; 1       ;
; parser:inst12|Mux5~0                                  ; 1       ;
; parser:inst12|Mux4~2                                  ; 1       ;
; parser:inst12|Mux4~1                                  ; 1       ;
; parser:inst12|Mux4~0                                  ; 1       ;
; parser:inst12|state[1]~20                             ; 1       ;
; parser:inst12|state[2]~19                             ; 1       ;
; parser:inst12|state[2]~18                             ; 1       ;
; parser:inst12|state~12                                ; 1       ;
; parser:inst12|state~11                                ; 1       ;
; parser:inst12|Equal6~1                                ; 1       ;
; parser:inst12|Equal2~0                                ; 1       ;
; parser:inst12|state[2]~7                              ; 1       ;
; parser:inst12|state~6                                 ; 1       ;
; out_m:inst8|out~2                                     ; 1       ;
; out_m:inst8|WideOr1~0                                 ; 1       ;
; out_m:inst8|WideOr0~0                                 ; 1       ;
; out_m:inst8|Decoder0~1                                ; 1       ;
; out_m:inst8|Decoder0~0                                ; 1       ;
; out_m:inst8|out~0                                     ; 1       ;
; out_l:inst6|WideOr3~0                                 ; 1       ;
; out_l:inst6|WideOr2~0                                 ; 1       ;
; out_l:inst6|WideOr1~0                                 ; 1       ;
; out_l:inst6|WideOr0~0                                 ; 1       ;
; out_l:inst6|Decoder0~0                                ; 1       ;
; out_l:inst6|out~1                                     ; 1       ;
; out_l:inst6|out~0                                     ; 1       ;
; out_m:inst9|out~2                                     ; 1       ;
; out_m:inst9|WideOr1~0                                 ; 1       ;
; out_m:inst9|WideOr0~0                                 ; 1       ;
; out_m:inst9|Decoder0~1                                ; 1       ;
; out_m:inst9|Decoder0~0                                ; 1       ;
; out_m:inst9|out~0                                     ; 1       ;
; out_l:inst7|WideOr3~0                                 ; 1       ;
; out_l:inst7|WideOr2~0                                 ; 1       ;
; out_l:inst7|WideOr1~0                                 ; 1       ;
; out_l:inst7|WideOr0~0                                 ; 1       ;
; out_l:inst7|Decoder0~0                                ; 1       ;
; out_l:inst7|out~1                                     ; 1       ;
; out_l:inst7|out~0                                     ; 1       ;
; parser:inst12|Mux3~0                                  ; 1       ;
; out_m:inst8|out[3]                                    ; 1       ;
; out_m:inst8|out[6]                                    ; 1       ;
; out_m:inst9|out[3]                                    ; 1       ;
; out_m:inst9|out[6]                                    ; 1       ;
; mil_sec:inst|count_clk[15]~48                         ; 1       ;
; mil_sec:inst|count_clk[14]~47                         ; 1       ;
; mil_sec:inst|count_clk[14]~46                         ; 1       ;
; mil_sec:inst|count_clk[13]~45                         ; 1       ;
; mil_sec:inst|count_clk[13]~44                         ; 1       ;
; mil_sec:inst|count_clk[12]~43                         ; 1       ;
; mil_sec:inst|count_clk[12]~42                         ; 1       ;
; mil_sec:inst|count_clk[11]~41                         ; 1       ;
; mil_sec:inst|count_clk[11]~40                         ; 1       ;
; mil_sec:inst|count_clk[10]~39                         ; 1       ;
; mil_sec:inst|count_clk[10]~38                         ; 1       ;
; mil_sec:inst|count_clk[9]~37                          ; 1       ;
; mil_sec:inst|count_clk[9]~36                          ; 1       ;
; mil_sec:inst|count_clk[8]~35                          ; 1       ;
; mil_sec:inst|count_clk[8]~34                          ; 1       ;
; mil_sec:inst|count_clk[7]~33                          ; 1       ;
; mil_sec:inst|count_clk[7]~32                          ; 1       ;
; mil_sec:inst|count_clk[6]~31                          ; 1       ;
; mil_sec:inst|count_clk[6]~30                          ; 1       ;
; mil_sec:inst|count_clk[5]~29                          ; 1       ;
; mil_sec:inst|count_clk[5]~28                          ; 1       ;
; mil_sec:inst|count_clk[4]~27                          ; 1       ;
; mil_sec:inst|count_clk[4]~26                          ; 1       ;
; mil_sec:inst|count_clk[3]~25                          ; 1       ;
; mil_sec:inst|count_clk[3]~24                          ; 1       ;
; mil_sec:inst|count_clk[2]~23                          ; 1       ;
; mil_sec:inst|count_clk[2]~22                          ; 1       ;
; mil_sec:inst|count_clk[1]~21                          ; 1       ;
; mil_sec:inst|count_clk[1]~20                          ; 1       ;
; mil_sec:inst|count_clk[0]~19                          ; 1       ;
; mil_sec:inst|count_clk[0]~18                          ; 1       ;
; split_freq:inst3|count[12]~37                         ; 1       ;
; split_freq:inst3|count[11]~36                         ; 1       ;
; split_freq:inst3|count[11]~35                         ; 1       ;
; split_freq:inst3|count[10]~34                         ; 1       ;
; split_freq:inst3|count[10]~33                         ; 1       ;
; split_freq:inst3|count[9]~32                          ; 1       ;
; split_freq:inst3|count[9]~31                          ; 1       ;
; split_freq:inst3|count[8]~30                          ; 1       ;
; split_freq:inst3|count[8]~29                          ; 1       ;
; split_freq:inst3|count[7]~28                          ; 1       ;
; split_freq:inst3|count[7]~27                          ; 1       ;
; split_freq:inst3|count[6]~26                          ; 1       ;
; split_freq:inst3|count[6]~25                          ; 1       ;
; split_freq:inst3|count[5]~24                          ; 1       ;
; split_freq:inst3|count[5]~23                          ; 1       ;
; split_freq:inst3|count[4]~22                          ; 1       ;
; split_freq:inst3|count[4]~21                          ; 1       ;
; split_freq:inst3|count[3]~20                          ; 1       ;
; split_freq:inst3|count[3]~19                          ; 1       ;
; split_freq:inst3|count[2]~18                          ; 1       ;
; split_freq:inst3|count[2]~17                          ; 1       ;
; split_freq:inst3|count[1]~16                          ; 1       ;
; split_freq:inst3|count[1]~15                          ; 1       ;
; split_freq:inst3|count[0]~14                          ; 1       ;
; split_freq:inst3|count[0]~13                          ; 1       ;
; mil_sec:inst|out[9]~30                                ; 1       ;
; mil_sec:inst|out[8]~29                                ; 1       ;
; mil_sec:inst|out[8]~28                                ; 1       ;
; mil_sec:inst|out[7]~27                                ; 1       ;
; mil_sec:inst|out[7]~26                                ; 1       ;
; mil_sec:inst|out[6]~25                                ; 1       ;
; mil_sec:inst|out[6]~24                                ; 1       ;
; mil_sec:inst|out[5]~23                                ; 1       ;
; mil_sec:inst|out[5]~22                                ; 1       ;
; mil_sec:inst|out[4]~21                                ; 1       ;
; mil_sec:inst|out[4]~20                                ; 1       ;
; mil_sec:inst|out[3]~17                                ; 1       ;
; mil_sec:inst|out[3]~16                                ; 1       ;
; mil_sec:inst|out[2]~15                                ; 1       ;
; mil_sec:inst|out[2]~14                                ; 1       ;
; mil_sec:inst|out[1]~13                                ; 1       ;
; mil_sec:inst|out[1]~12                                ; 1       ;
; mil_sec:inst|out[0]~11                                ; 1       ;
; mil_sec:inst|out[0]~10                                ; 1       ;
; sec:inst1|Add0~13                                     ; 1       ;
; sec:inst1|Add0~12                                     ; 1       ;
; sec:inst1|Add0~11                                     ; 1       ;
; sec:inst1|Add0~8                                      ; 1       ;
; sec:inst1|Add0~7                                      ; 1       ;
; sec:inst1|Add0~6                                      ; 1       ;
; sec:inst1|Add0~5                                      ; 1       ;
; sec:inst1|Add0~3                                      ; 1       ;
; sec:inst1|Add0~2                                      ; 1       ;
; sec:inst1|Add0~1                                      ; 1       ;
; sec:inst1|Add0~0                                      ; 1       ;
; out_m:inst8|out[0]                                    ; 1       ;
; out_m:inst8|out[1]                                    ; 1       ;
; out_m:inst8|out[2]                                    ; 1       ;
; out_m:inst8|out[4]                                    ; 1       ;
; out_m:inst8|out[5]                                    ; 1       ;
; out_l:inst6|out[0]                                    ; 1       ;
; out_l:inst6|out[1]                                    ; 1       ;
; out_l:inst6|out[2]                                    ; 1       ;
; out_l:inst6|out[3]                                    ; 1       ;
; out_l:inst6|out[4]                                    ; 1       ;
; out_l:inst6|out[5]                                    ; 1       ;
; out_l:inst6|out[6]                                    ; 1       ;
; out_m:inst9|out[0]                                    ; 1       ;
; out_m:inst9|out[1]                                    ; 1       ;
; out_m:inst9|out[2]                                    ; 1       ;
; out_m:inst9|out[4]                                    ; 1       ;
; out_m:inst9|out[5]                                    ; 1       ;
; out_l:inst7|out[0]                                    ; 1       ;
; out_l:inst7|out[1]                                    ; 1       ;
; out_l:inst7|out[2]                                    ; 1       ;
; out_l:inst7|out[3]                                    ; 1       ;
; out_l:inst7|out[4]                                    ; 1       ;
; out_l:inst7|out[5]                                    ; 1       ;
; out_l:inst7|out[6]                                    ; 1       ;
+-------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 431 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 5 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 79 / 36,000 ( < 1 % )  ;
; Direct links                ; 169 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 295 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 12 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 205 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 0                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.74) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.52) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 5                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.97) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 6                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.65) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 5                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 06 16:19:55 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off UART -c UART
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP2C20F484C7 for design "UART"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 38 total pins
    Info (169086): Pin reconfig_en not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin resett not assigned to an exact location on the device
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst2|altpll_component|pll|clk[0] with master clock period: 5.000 found on PLL node: inst2|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    5.000          clk
    Info (332111):    5.000 inst2|altpll_component|pll|clk[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y14 to location X11_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 35 output pins without output pin load capacitance assignment
    Info (306007): Pin "reconfig_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "resett" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_l[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "min_m[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_l[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sec_m[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/KudA/PROJECTS/Qartus/TEST_010_CLOCK_UART_CONTROL_PLL/output_files/UART.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 955 megabytes
    Info: Processing ended: Thu Dec 06 16:20:10 2018
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/KudA/PROJECTS/Qartus/TEST_010_CLOCK_UART_CONTROL_PLL/output_files/UART.fit.smsg.


