Fitter report for project01
Sat Jul 07 22:11:54 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 07 22:11:54 2018       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; project01                                   ;
; Top-level Entity Name              ; project01                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 15,292 / 114,480 ( 13 % )                   ;
;     Total combinational functions  ; 13,708 / 114,480 ( 12 % )                   ;
;     Dedicated logic registers      ; 8,888 / 114,480 ( 8 % )                     ;
; Total registers                    ; 9007                                        ;
; Total pins                         ; 114 / 529 ( 22 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,344,512 / 3,981,312 ( 84 % )              ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.79        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  26.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; UART_TXD      ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_ADDR[12] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_DQM[3]   ; Incomplete set of assignments ;
; DRAM_DQM[2]   ; Incomplete set of assignments ;
; DRAM_DQM[1]   ; Incomplete set of assignments ;
; DRAM_DQM[0]   ; Incomplete set of assignments ;
; HEX0[6]       ; Incomplete set of assignments ;
; HEX0[5]       ; Incomplete set of assignments ;
; HEX0[4]       ; Incomplete set of assignments ;
; HEX0[3]       ; Incomplete set of assignments ;
; HEX0[2]       ; Incomplete set of assignments ;
; HEX0[1]       ; Incomplete set of assignments ;
; HEX0[0]       ; Incomplete set of assignments ;
; HEX1[6]       ; Incomplete set of assignments ;
; HEX1[5]       ; Incomplete set of assignments ;
; HEX1[4]       ; Incomplete set of assignments ;
; HEX1[3]       ; Incomplete set of assignments ;
; HEX1[2]       ; Incomplete set of assignments ;
; HEX1[1]       ; Incomplete set of assignments ;
; HEX1[0]       ; Incomplete set of assignments ;
; HEX2[6]       ; Incomplete set of assignments ;
; HEX2[5]       ; Incomplete set of assignments ;
; HEX2[4]       ; Incomplete set of assignments ;
; HEX2[3]       ; Incomplete set of assignments ;
; HEX2[2]       ; Incomplete set of assignments ;
; HEX2[1]       ; Incomplete set of assignments ;
; HEX2[0]       ; Incomplete set of assignments ;
; HEX3[6]       ; Incomplete set of assignments ;
; HEX3[5]       ; Incomplete set of assignments ;
; HEX3[4]       ; Incomplete set of assignments ;
; HEX3[3]       ; Incomplete set of assignments ;
; HEX3[2]       ; Incomplete set of assignments ;
; HEX3[1]       ; Incomplete set of assignments ;
; HEX3[0]       ; Incomplete set of assignments ;
; HEX4[6]       ; Incomplete set of assignments ;
; HEX4[5]       ; Incomplete set of assignments ;
; HEX4[4]       ; Incomplete set of assignments ;
; HEX4[3]       ; Incomplete set of assignments ;
; HEX4[2]       ; Incomplete set of assignments ;
; HEX4[1]       ; Incomplete set of assignments ;
; HEX4[0]       ; Incomplete set of assignments ;
; LEDR[17]      ; Incomplete set of assignments ;
; LEDR[16]      ; Incomplete set of assignments ;
; LEDR[15]      ; Incomplete set of assignments ;
; LEDR[14]      ; Incomplete set of assignments ;
; LEDR[13]      ; Incomplete set of assignments ;
; LEDR[12]      ; Incomplete set of assignments ;
; LEDR[11]      ; Incomplete set of assignments ;
; LEDR[10]      ; Incomplete set of assignments ;
; LEDR[9]       ; Incomplete set of assignments ;
; LEDR[8]       ; Incomplete set of assignments ;
; LEDR[7]       ; Incomplete set of assignments ;
; LEDR[6]       ; Incomplete set of assignments ;
; LEDR[5]       ; Incomplete set of assignments ;
; LEDR[4]       ; Incomplete set of assignments ;
; LEDR[3]       ; Incomplete set of assignments ;
; LEDR[2]       ; Incomplete set of assignments ;
; LEDR[1]       ; Incomplete set of assignments ;
; LEDR[0]       ; Incomplete set of assignments ;
; DRAM_DQ[31]   ; Incomplete set of assignments ;
; DRAM_DQ[30]   ; Incomplete set of assignments ;
; DRAM_DQ[29]   ; Incomplete set of assignments ;
; DRAM_DQ[28]   ; Incomplete set of assignments ;
; DRAM_DQ[27]   ; Incomplete set of assignments ;
; DRAM_DQ[26]   ; Incomplete set of assignments ;
; DRAM_DQ[25]   ; Incomplete set of assignments ;
; DRAM_DQ[24]   ; Incomplete set of assignments ;
; DRAM_DQ[23]   ; Incomplete set of assignments ;
; DRAM_DQ[22]   ; Incomplete set of assignments ;
; DRAM_DQ[21]   ; Incomplete set of assignments ;
; DRAM_DQ[20]   ; Incomplete set of assignments ;
; DRAM_DQ[19]   ; Incomplete set of assignments ;
; DRAM_DQ[18]   ; Incomplete set of assignments ;
; DRAM_DQ[17]   ; Incomplete set of assignments ;
; DRAM_DQ[16]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; UART_RXD      ; Incomplete set of assignments ;
+---------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                  ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_bank[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_bank[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[16]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[16]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[17]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[17]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[18]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[18]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[19]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[19]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[20]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[20]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[21]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[21]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[22]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[22]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[23]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[23]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[24]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[24]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[25]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[25]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[26]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[26]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[27]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[27]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[28]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[28]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[29]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[29]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[30]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[30]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[31]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_data[31]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_dqm[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_dqm[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_dqm[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_dqm[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_31                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_31                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_31                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[2]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[3]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[4]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[5]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[6]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[7]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[8]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[9]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[10]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[11]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[12]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[13]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[14]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[15]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[16]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[17]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[18]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[19]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[20]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[21]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[22]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[23]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[24]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[25]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[26]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[27]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[28]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[29]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[30]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|za_data[31]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity        ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                       ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[1]            ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[2]            ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[3]            ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[4]            ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[5]            ; PIN_AC26      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[6]            ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[7]            ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                       ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysP01_sdram_control ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysP01_sdram_control ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23695 ) ; 0.00 % ( 0 / 23695 )       ; 0.00 % ( 0 / 23695 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23695 ) ; 0.00 % ( 0 / 23695 )       ; 0.00 % ( 0 / 23695 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 23453 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 229 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/team06/Desktop/project02/project01/project01/output_files/project01.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 15,292 / 114,480 ( 13 % )      ;
;     -- Combinational with no register       ; 6404                           ;
;     -- Register only                        ; 1584                           ;
;     -- Combinational with a register        ; 7304                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 6563                           ;
;     -- 3 input functions                    ; 5580                           ;
;     -- <=2 input functions                  ; 1565                           ;
;     -- Register only                        ; 1584                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 9519                           ;
;     -- arithmetic mode                      ; 4189                           ;
;                                             ;                                ;
; Total registers*                            ; 9,007 / 117,053 ( 8 % )        ;
;     -- Dedicated logic registers            ; 8,888 / 114,480 ( 8 % )        ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )            ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,322 / 7,155 ( 18 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 114 / 529 ( 22 % )             ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 7                              ;
; M9Ks                                        ; 417 / 432 ( 97 % )             ;
; Total block memory bits                     ; 3,344,512 / 3,981,312 ( 84 % ) ;
; Total block memory implementation bits      ; 3,843,072 / 3,981,312 ( 97 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 7 / 20 ( 35 % )                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 8.8% / 8.5% / 9.1%             ;
; Peak interconnect usage (total/H/V)         ; 44.7% / 41.7% / 49.0%          ;
; Maximum fan-out                             ; 9207                           ;
; Highest non-global fan-out                  ; 3857                           ;
; Total fan-out                               ; 88157                          ;
; Average fan-out                             ; 3.60                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 15131 / 114480 ( 13 % ) ; 161 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 6326                    ; 78                     ; 0                              ;
;     -- Register only                         ; 1569                    ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 7236                    ; 68                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 6497                    ; 66                     ; 0                              ;
;     -- 3 input functions                     ; 5543                    ; 37                     ; 0                              ;
;     -- <=2 input functions                   ; 1522                    ; 43                     ; 0                              ;
;     -- Register only                         ; 1569                    ; 15                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 9381                    ; 138                    ; 0                              ;
;     -- arithmetic mode                       ; 4181                    ; 8                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 8924                    ; 83                     ; 0                              ;
;     -- Dedicated logic registers             ; 8805 / 114480 ( 8 % )   ; 83 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1308 / 7155 ( 18 % )    ; 16 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 114                     ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 3344512                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 3843072                 ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 417 / 432 ( 96 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 6 / 24 ( 25 % )         ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 9517                    ; 121                    ; 2                              ;
;     -- Registered Input Connections          ; 8911                    ; 93                     ; 0                              ;
;     -- Output Connections                    ; 250                     ; 180                    ; 9210                           ;
;     -- Registered Output Connections         ; 4                       ; 179                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 87727                   ; 925                    ; 9220                           ;
;     -- Registered Connections                ; 35104                   ; 664                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 256                     ; 299                    ; 9212                           ;
;     -- sld_hub:auto_hub                      ; 299                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 9212                    ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 54                      ; 61                     ; 2                              ;
;     -- Output Ports                          ; 86                      ; 79                     ; 3                              ;
;     -- Bidir Ports                           ; 32                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 39                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 46                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 59                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 65                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; UART_RXD ; G12   ; 8        ; 27           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_31 ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21 ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20 ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19 ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18 ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17 ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16 ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15 ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14 ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13 ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12 ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30 ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11 ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10 ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9  ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8  ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7  ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6  ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5  ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4  ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3  ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2  ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29 ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1  ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe               ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28 ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27 ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26 ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25 ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24 ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23 ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 12 / 71 ( 17 % ) ; 2.5V          ; --           ;
; 5        ; 16 / 65 ( 25 % ) ; 2.5V          ; --           ;
; 6        ; 6 / 58 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 21 / 72 ( 29 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_0|sd1|pll7                                                       ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 25.0 MHz                                                                     ;
; Nominal VCO frequency         ; 375.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 333 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 40.0 MHz                                                                     ;
; Freq max lock                 ; 86.69 MHz                                                                    ;
; M VCO Tap                     ; 1                                                                            ;
; M Initial                     ; 2                                                                            ;
; M value                       ; 15                                                                           ;
; N value                       ; 2                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; CLOCK_50                                                                     ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                  ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+
; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[0] ; clock0       ; 3    ; 2   ; 75.0 MHz         ; -81 (-3000 ps) ; 9.00 (333 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; inst|altpll_0|sd1|pll7|clk[0] ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[1] ; clock1       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)       ; 9.00 (333 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 2       ; 1       ; inst|altpll_0|sd1|pll7|clk[1] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                          ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+-----------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |project01                                                                                          ; 15292 (1)    ; 8888 (0)                  ; 119 (119)     ; 3344512     ; 417  ; 6            ; 0       ; 3         ; 114  ; 0            ; 6404 (1)     ; 1584 (0)          ; 7304 (0)         ; |project01                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |qsysP01:inst|                                                                                   ; 15130 (0)    ; 8805 (0)                  ; 0 (0)         ; 3344512     ; 417  ; 6            ; 0       ; 3         ; 0    ; 0            ; 6325 (0)     ; 1569 (0)          ; 7236 (0)         ; |project01|qsysP01:inst                                                                                                                                                                                                                                                                                                                          ; qsysP01      ;
;       |altera_reset_controller:rst_controller_001|                                                  ; 16 (10)      ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (4)             ; 8 (6)            ; |project01|qsysP01:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                               ; qsysP01      ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project01|qsysP01:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                ; qsysP01      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project01|qsysP01:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                    ; qsysP01      ;
;       |altera_reset_controller:rst_controller|                                                      ; 4 (1)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |project01|qsysP01:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                   ; qsysP01      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project01|qsysP01:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_altpll_0:altpll_0|                                                                   ; 12 (8)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 7 (5)            ; |project01|qsysP01:inst|qsysP01_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                ; qsysP01      ;
;          |qsysP01_altpll_0_altpll_rqa2:sd1|                                                         ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1                                                                                                                                                                                                                                                               ; qsysP01      ;
;          |qsysP01_altpll_0_stdsync_sv6:stdsync2|                                                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |project01|qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                          ; qsysP01      ;
;             |qsysP01_altpll_0_dffpipe_l2c:dffpipe3|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_stdsync_sv6:stdsync2|qsysP01_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                    ; qsysP01      ;
;       |qsysP01_hex0:hex0|                                                                           ; 19 (19)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_hex0:hex0                                                                                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_hex0:hex1|                                                                           ; 17 (17)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_hex0:hex1                                                                                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_hex0:hex2|                                                                           ; 17 (17)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_hex0:hex2                                                                                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_hex0:hex3|                                                                           ; 17 (17)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 9 (9)            ; |project01|qsysP01:inst|qsysP01_hex0:hex3                                                                                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_hex0:hex4|                                                                           ; 17 (17)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_hex0:hex4                                                                                                                                                                                                                                                                                                        ; qsysP01      ;
;       |qsysP01_jtag_uart_0:jtag_uart_0|                                                             ; 165 (40)     ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (17)      ; 17 (1)            ; 98 (22)          ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                          ; qsysP01      ;
;          |alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|                                  ; 74 (74)      ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 16 (16)           ; 36 (36)          ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                  ; work         ;
;          |qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|                            ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r                                                                                                                                                                                                                            ; qsysP01      ;
;             |scfifo:rfifo|                                                                          ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                               ; work         ;
;                |scfifo_jr21:auto_generated|                                                         ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                    ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                            ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                               ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                      ; 14 (8)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                       ; work         ;
;                         |cntr_do7:count_usedw|                                                      ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                  ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                        ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                         ; work         ;
;                      |cntr_1ob:wr_ptr|                                                              ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                               ; work         ;
;                      |dpram_nl21:FIFOram|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                            ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                ; work         ;
;          |qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|                            ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w                                                                                                                                                                                                                            ; qsysP01      ;
;             |scfifo:wfifo|                                                                          ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                               ; work         ;
;                |scfifo_jr21:auto_generated|                                                         ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                    ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                            ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                               ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                      ; 13 (7)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                       ; work         ;
;                         |cntr_do7:count_usedw|                                                      ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                  ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                        ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                         ; work         ;
;                      |cntr_1ob:wr_ptr|                                                              ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                               ; work         ;
;                      |dpram_nl21:FIFOram|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                            ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                ; work         ;
;       |qsysP01_led_output:led_output|                                                               ; 39 (39)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 21 (21)          ; |project01|qsysP01:inst|qsysP01_led_output:led_output                                                                                                                                                                                                                                                                                            ; qsysP01      ;
;       |qsysP01_mm_interconnect_0:mm_interconnect_0|                                                 ; 1272 (0)     ; 489 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (0)      ; 62 (0)            ; 614 (0)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                              ; qsysP01      ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|                                ; 9 (9)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                    ; qsysP01      ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                  ; 15 (15)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 11 (11)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_avalon_sc_fifo:hex0_s1_agent_rsp_fifo|                                             ; 10 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex0_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_avalon_sc_fifo:hex1_s1_agent_rsp_fifo|                                             ; 12 (12)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex1_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_avalon_sc_fifo:hex2_s1_agent_rsp_fifo|                                             ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex2_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_avalon_sc_fifo:hex3_s1_agent_rsp_fifo|                                             ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex3_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_avalon_sc_fifo:hex4_s1_agent_rsp_fifo|                                             ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex4_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                       ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                           ; qsysP01      ;
;          |altera_avalon_sc_fifo:led_output_s1_agent_rsp_fifo|                                       ; 12 (12)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_output_s1_agent_rsp_fifo                                                                                                                                                                                                                           ; qsysP01      ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                               ; 13 (13)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                   ; qsysP01      ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                 ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                     ; qsysP01      ;
;          |altera_avalon_sc_fifo:rs232_0_avalon_rs232_slave_agent_rsp_fifo|                          ; 10 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_rs232_slave_agent_rsp_fifo                                                                                                                                                                                                              ; qsysP01      ;
;          |altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|                                    ; 42 (42)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 29 (29)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; qsysP01      ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                          ; 10 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                              ; qsysP01      ;
;          |altera_avalon_sc_fifo:test_slave_0_avalon_slave_0_agent_rsp_fifo|                         ; 12 (12)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:test_slave_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                             ; qsysP01      ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                     ; 18 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 7 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                         ; qsysP01      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                              ; 18 (14)      ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (8)            ; 7 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                ; qsysP01      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                     ; 15 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 4 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                         ; qsysP01      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                              ; 15 (11)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (4)             ; 4 (4)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                ; qsysP01      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                     ; 15 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 6 (0)             ; 7 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                         ; qsysP01      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                              ; 15 (11)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (3)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                ; qsysP01      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                         ; 25 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 10 (0)           ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                             ; qsysP01      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                              ; 25 (21)      ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (11)           ; 10 (7)           ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                    ; qsysP01      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                     ; work         ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                       ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                           ; qsysP01      ;
;          |altera_merlin_slave_agent:altpll_0_pll_slave_agent|                                       ; 4 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent                                                                                                                                                                                                                           ; qsysP01      ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                             ; qsysP01      ;
;          |altera_merlin_slave_agent:hex0_s1_agent|                                                  ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex0_s1_agent                                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_agent:hex1_s1_agent|                                                  ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex1_s1_agent                                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_agent:hex2_s1_agent|                                                  ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex2_s1_agent                                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_agent:hex3_s1_agent|                                                  ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex3_s1_agent                                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_agent:hex4_s1_agent|                                                  ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex4_s1_agent                                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_agent:led_output_s1_agent|                                            ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_output_s1_agent                                                                                                                                                                                                                                ; qsysP01      ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                    ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                        ; qsysP01      ;
;          |altera_merlin_slave_agent:sdram_control_s1_agent|                                         ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_control_s1_agent                                                                                                                                                                                                                             ; qsysP01      ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                               ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                   ; qsysP01      ;
;          |altera_merlin_slave_agent:test_slave_0_avalon_slave_0_agent|                              ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:test_slave_0_avalon_slave_0_agent                                                                                                                                                                                                                  ; qsysP01      ;
;          |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                 ; qsysP01      ;
;          |altera_merlin_slave_translator:hex0_s1_translator|                                        ; 14 (14)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex0_s1_translator                                                                                                                                                                                                                            ; qsysP01      ;
;          |altera_merlin_slave_translator:hex1_s1_translator|                                        ; 13 (13)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex1_s1_translator                                                                                                                                                                                                                            ; qsysP01      ;
;          |altera_merlin_slave_translator:hex2_s1_translator|                                        ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex2_s1_translator                                                                                                                                                                                                                            ; qsysP01      ;
;          |altera_merlin_slave_translator:hex3_s1_translator|                                        ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex3_s1_translator                                                                                                                                                                                                                            ; qsysP01      ;
;          |altera_merlin_slave_translator:hex4_s1_translator|                                        ; 14 (14)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex4_s1_translator                                                                                                                                                                                                                            ; qsysP01      ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                  ; 23 (23)      ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_translator:led_output_s1_translator|                                  ; 23 (23)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 21 (21)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_output_s1_translator                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                          ; 33 (33)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                              ; qsysP01      ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                ; qsysP01      ;
;          |altera_merlin_slave_translator:rs232_0_avalon_rs232_slave_translator|                     ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_rs232_slave_translator                                                                                                                                                                                                         ; qsysP01      ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                     ; 8 (8)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                         ; qsysP01      ;
;          |altera_merlin_slave_translator:test_slave_0_avalon_slave_0_translator|                    ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:test_slave_0_avalon_slave_0_translator                                                                                                                                                                                                        ; qsysP01      ;
;          |altera_merlin_traffic_limiter:nios2_data_master_limiter|                                  ; 31 (31)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 21 (21)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter                                                                                                                                                                                                                      ; qsysP01      ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                           ; 32 (32)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 21 (21)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                               ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_demux:cmd_demux_001|                                        ; 32 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_demux:cmd_demux|                                            ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_001|                                            ; 18 (14)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 2 (1)             ; 9 (7)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 5 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_002|                                            ; 9 (6)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 4 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_003|                                            ; 12 (9)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 6 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_004|                                            ; 55 (52)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 49 (46)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_005|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 1 (1)             ; 6 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_006|                                            ; 67 (64)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 61 (58)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_007|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 4 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_008|                                            ; 62 (59)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (51)      ; 1 (1)             ; 9 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_009|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_010|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 4 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_011|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_012|                                            ; 10 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_013|                                            ; 13 (10)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 4 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_cmd_mux:cmd_mux|                                                ; 19 (16)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 1 (1)             ; 9 (6)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                    ; qsysP01      ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                       ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_router:router_001|                                              ; 40 (40)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 9 (9)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                  ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_router:router|                                                  ; 36 (36)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 12 (12)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_router:router                                                                                                                                                                                                                                      ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_001|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_002|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_003|                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_004|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_006|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_007|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_008|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_009|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_010|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_011|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_012|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_013|                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                                                                                                            ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux:rsp_demux|                                            ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                    ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                                                                                                                                        ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_mux:rsp_mux_001|                                            ; 180 (180)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 80 (80)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                ; qsysP01      ;
;          |qsysP01_mm_interconnect_0_rsp_mux:rsp_mux|                                                ; 173 (173)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 0 (0)             ; 46 (46)          ; |project01|qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                    ; qsysP01      ;
;       |qsysP01_nios2:nios2|                                                                         ; 2742 (0)     ; 1696 (0)                  ; 0 (0)         ; 64640       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1044 (0)     ; 364 (0)           ; 1334 (0)         ; |project01|qsysP01:inst|qsysP01_nios2:nios2                                                                                                                                                                                                                                                                                                      ; qsysP01      ;
;          |qsysP01_nios2_cpu:cpu|                                                                    ; 2742 (2353)  ; 1696 (1425)               ; 0 (0)         ; 64640       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1044 (927)   ; 364 (317)         ; 1334 (1109)      ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu                                                                                                                                                                                                                                                                                ; qsysP01      ;
;             |qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht                                                                                                                                                                                                                             ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                    ; work         ;
;             |qsysP01_nios2_cpu_dc_data_module:qsysP01_nios2_cpu_dc_data|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_data_module:qsysP01_nios2_cpu_dc_data                                                                                                                                                                                                                     ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_data_module:qsysP01_nios2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_data_module:qsysP01_nios2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                            ; work         ;
;             |qsysP01_nios2_cpu_dc_tag_module:qsysP01_nios2_cpu_dc_tag|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_tag_module:qsysP01_nios2_cpu_dc_tag                                                                                                                                                                                                                       ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_tag_module:qsysP01_nios2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ; work         ;
;                   |altsyncram_lic1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_tag_module:qsysP01_nios2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lic1:auto_generated                                                                                                                                                              ; work         ;
;             |qsysP01_nios2_cpu_dc_victim_module:qsysP01_nios2_cpu_dc_victim|                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_victim_module:qsysP01_nios2_cpu_dc_victim                                                                                                                                                                                                                 ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_victim_module:qsysP01_nios2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                       ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_victim_module:qsysP01_nios2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                        ; work         ;
;             |qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data|                            ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data                                                                                                                                                                                                                     ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                  ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                            ; work         ;
;             |qsysP01_nios2_cpu_ic_tag_module:qsysP01_nios2_cpu_ic_tag|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_tag_module:qsysP01_nios2_cpu_ic_tag                                                                                                                                                                                                                       ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_tag_module:qsysP01_nios2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ; work         ;
;                   |altsyncram_dad1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_tag_module:qsysP01_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated                                                                                                                                                              ; work         ;
;             |qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell                                                                                                                                                                                                                    ; qsysP01      ;
;                |altera_mult_add:the_altmult_add_p1|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_jp01:auto_generated|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                   ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_j011:auto_generated|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                   ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_j011:auto_generated|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                   ; work         ;
;             |qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|                           ; 387 (85)     ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (5)      ; 47 (5)            ; 224 (75)         ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci                                                                                                                                                                                                                    ; qsysP01      ;
;                |qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|    ; 136 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 40 (0)            ; 56 (0)           ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper                                                                                                                                    ; qsysP01      ;
;                   |qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|   ; 52 (48)      ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 30 (27)           ; 19 (18)          ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk                                                      ; qsysP01      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                         ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                         ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|         ; 93 (89)      ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 10 (6)            ; 49 (49)          ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck                                                            ; qsysP01      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                         ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                         ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:qsysP01_nios2_cpu_debug_slave_phy|                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsysP01_nios2_cpu_debug_slave_phy                                                                           ; work         ;
;                |qsysP01_nios2_cpu_nios2_avalon_reg:the_qsysP01_nios2_cpu_nios2_avalon_reg|          ; 10 (10)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_avalon_reg:the_qsysP01_nios2_cpu_nios2_avalon_reg                                                                                                                                          ; qsysP01      ;
;                |qsysP01_nios2_cpu_nios2_oci_break:the_qsysP01_nios2_cpu_nios2_oci_break|            ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_oci_break:the_qsysP01_nios2_cpu_nios2_oci_break                                                                                                                                            ; qsysP01      ;
;                |qsysP01_nios2_cpu_nios2_oci_debug:the_qsysP01_nios2_cpu_nios2_oci_debug|            ; 11 (9)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_oci_debug:the_qsysP01_nios2_cpu_nios2_oci_debug                                                                                                                                            ; qsysP01      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_oci_debug:the_qsysP01_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                        ; work         ;
;                |qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|                  ; 115 (115)    ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 51 (51)          ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem                                                                                                                                                  ; qsysP01      ;
;                   |qsysP01_nios2_cpu_ociram_sp_ram_module:qsysP01_nios2_cpu_ociram_sp_ram|          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|qsysP01_nios2_cpu_ociram_sp_ram_module:qsysP01_nios2_cpu_ociram_sp_ram                                                                           ; qsysP01      ;
;                      |altsyncram:the_altsyncram|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|qsysP01_nios2_cpu_ociram_sp_ram_module:qsysP01_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|qsysP01_nios2_cpu_ociram_sp_ram_module:qsysP01_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |qsysP01_nios2_cpu_register_bank_a_module:qsysP01_nios2_cpu_register_bank_a|            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_a_module:qsysP01_nios2_cpu_register_bank_a                                                                                                                                                                                                     ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_a_module:qsysP01_nios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_a_module:qsysP01_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                            ; work         ;
;             |qsysP01_nios2_cpu_register_bank_b_module:qsysP01_nios2_cpu_register_bank_b|            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_b_module:qsysP01_nios2_cpu_register_bank_b                                                                                                                                                                                                     ; qsysP01      ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_b_module:qsysP01_nios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_b_module:qsysP01_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                            ; work         ;
;       |qsysP01_onchip_memory2_0:onchip_memory2_0|                                                   ; 341 (0)      ; 4 (0)                     ; 0 (0)         ; 3276800     ; 400  ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)      ; 4 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                ; qsysP01      ;
;          |altsyncram:the_altsyncram|                                                                ; 341 (0)      ; 4 (0)                     ; 0 (0)         ; 3276800     ; 400  ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)      ; 4 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_hjj1:auto_generated|                                                        ; 341 (4)      ; 4 (4)                     ; 0 (0)         ; 3276800     ; 400  ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)      ; 4 (4)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated                                                                                                                                                                                                                       ; work         ;
;                |decode_8ua:decode3|                                                                 ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3                                                                                                                                                                                                    ; work         ;
;                |mux_5qb:mux2|                                                                       ; 320 (320)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (320)    ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|mux_5qb:mux2                                                                                                                                                                                                          ; work         ;
;       |qsysP01_rs232_0:rs232_0|                                                                     ; 235 (37)     ; 168 (33)                  ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (4)       ; 2 (2)             ; 166 (31)         ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0                                                                                                                                                                                                                                                                                                  ; qsysP01      ;
;          |altera_up_rs232_in_deserializer:RS232_In_Deserializer|                                    ; 100 (22)     ; 67 (18)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (4)       ; 0 (0)             ; 67 (18)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer                                                                                                                                                                                                                                            ; qsysP01      ;
;             |altera_up_rs232_counters:RS232_In_Counters|                                            ; 26 (26)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters                                                                                                                                                                                                 ; qsysP01      ;
;             |altera_up_sync_fifo:RS232_In_FIFO|                                                     ; 52 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO                                                                                                                                                                                                          ; qsysP01      ;
;                |scfifo:Sync_FIFO|                                                                   ; 52 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                         ; work         ;
;                   |scfifo_a341:auto_generated|                                                      ; 52 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated                                                                                                                                                              ; work         ;
;                      |a_dpfifo_tq31:dpfifo|                                                         ; 52 (29)      ; 33 (13)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo                                                                                                                                         ; work         ;
;                         |altsyncram_je81:FIFOram|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_je81:FIFOram                                                                                                                 ; work         ;
;                         |cntr_0ab:wr_ptr|                                                           ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr                                                                                                                         ; work         ;
;                         |cntr_ca7:usedw_counter|                                                    ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter                                                                                                                  ; work         ;
;                         |cntr_v9b:rd_ptr_msb|                                                       ; 7 (7)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                     ; work         ;
;          |altera_up_rs232_out_serializer:RS232_Out_Serializer|                                      ; 98 (23)      ; 68 (19)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (4)       ; 0 (0)             ; 68 (19)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer                                                                                                                                                                                                                                              ; qsysP01      ;
;             |altera_up_rs232_counters:RS232_Out_Counters|                                           ; 24 (24)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters                                                                                                                                                                                                  ; qsysP01      ;
;             |altera_up_sync_fifo:RS232_Out_FIFO|                                                    ; 51 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO                                                                                                                                                                                                           ; qsysP01      ;
;                |scfifo:Sync_FIFO|                                                                   ; 51 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                          ; work         ;
;                   |scfifo_a341:auto_generated|                                                      ; 51 (0)       ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 33 (0)           ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated                                                                                                                                                               ; work         ;
;                      |a_dpfifo_tq31:dpfifo|                                                         ; 51 (28)      ; 33 (13)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo                                                                                                                                          ; work         ;
;                         |altsyncram_je81:FIFOram|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_je81:FIFOram                                                                                                                  ; work         ;
;                         |cntr_0ab:wr_ptr|                                                           ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr                                                                                                                          ; work         ;
;                         |cntr_ca7:usedw_counter|                                                    ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter                                                                                                                   ; work         ;
;                         |cntr_v9b:rd_ptr_msb|                                                       ; 7 (7)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project01|qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                      ; work         ;
;       |qsysP01_sdram_control:sdram_control|                                                         ; 435 (269)    ; 284 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (147)    ; 63 (5)            ; 221 (97)         ; |project01|qsysP01:inst|qsysP01_sdram_control:sdram_control                                                                                                                                                                                                                                                                                      ; qsysP01      ;
;          |qsysP01_sdram_control_input_efifo_module:the_qsysP01_sdram_control_input_efifo_module|    ; 190 (190)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 58 (58)           ; 128 (128)        ; |project01|qsysP01:inst|qsysP01_sdram_control:sdram_control|qsysP01_sdram_control_input_efifo_module:the_qsysP01_sdram_control_input_efifo_module                                                                                                                                                                                                ; qsysP01      ;
;       |test_slave:test_slave_0|                                                                     ; 10069 (4766) ; 5981 (2092)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4058 (2653)  ; 997 (997)         ; 5014 (83)        ; |project01|qsysP01:inst|test_slave:test_slave_0                                                                                                                                                                                                                                                                                                  ; qsysP01      ;
;          |TOP_MVM:top_mvm|                                                                          ; 6336 (36)    ; 3889 (20)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1405 (16)    ; 0 (0)             ; 4931 (20)        ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm                                                                                                                                                                                                                                                                                  ; qsysP01      ;
;             |MVM:mvm|                                                                               ; 6285 (0)     ; 3869 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1381 (0)     ; 0 (0)             ; 4904 (0)         ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm                                                                                                                                                                                                                                                                          ; qsysP01      ;
;                |DCounter:dcounter|                                                                  ; 28 (28)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 9 (9)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|DCounter:dcounter                                                                                                                                                                                                                                                        ; qsysP01      ;
;                |FSM_MUX:fsm_mux|                                                                    ; 1080 (16)    ; 19 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (5)       ; 0 (0)             ; 1042 (11)        ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux                                                                                                                                                                                                                                                          ; qsysP01      ;
;                   |FSM_16_state:fsm|                                                                ; 40 (40)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 8 (8)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|FSM_16_state:fsm                                                                                                                                                                                                                                         ; qsysP01      ;
;                   |MUX_4to1:gen_loop[0].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[0].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[100].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[100].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[101].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[101].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[102].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[102].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[103].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[103].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[104].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[104].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[105].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[105].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[106].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[106].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[107].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[107].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[108].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[108].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[109].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[109].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[10].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[10].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[110].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[110].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[111].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[111].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[112].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[112].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[113].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[113].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[114].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[114].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[115].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[115].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[116].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[116].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[117].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[117].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[118].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[118].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[119].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[119].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[11].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[11].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[120].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[120].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[121].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[121].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[122].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[122].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[123].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[123].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[124].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[124].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[125].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[125].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[126].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[126].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[127].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[127].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[128].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[128].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[129].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[129].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[12].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[12].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[130].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[130].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[131].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[131].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[132].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[132].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[133].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[133].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[134].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[134].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[135].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[135].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[136].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[136].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[137].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[137].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[138].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[138].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[139].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[139].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[13].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[13].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[140].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[140].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[141].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[141].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[142].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[142].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[143].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[143].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[144].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[144].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[145].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[145].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[146].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[146].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[147].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[147].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[148].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[148].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[149].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[149].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[14].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[14].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[150].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[150].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[151].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[151].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[152].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[152].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[153].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[153].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[154].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[154].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[155].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[155].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[156].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[156].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[157].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[157].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[158].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[158].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[159].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[159].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[15].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[15].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[160].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[160].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[161].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[161].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[162].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[162].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[163].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[163].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[164].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[164].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[165].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[165].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[166].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[166].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[167].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[167].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[168].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[168].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[169].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[169].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[16].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[16].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[170].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[170].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[171].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[171].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[172].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[172].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[173].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[173].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[174].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[174].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[175].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[175].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[176].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[176].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[177].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[177].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[178].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[178].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[179].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[179].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[17].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[17].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[180].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[180].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[181].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[181].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[182].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[182].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[183].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[183].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[184].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[184].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[185].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[185].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[186].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[186].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[187].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[187].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[188].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[188].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[189].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[189].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[18].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[18].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[190].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[190].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[191].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[191].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[192].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[192].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[193].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[193].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[194].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[194].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[195].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[195].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[196].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[196].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[197].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[197].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[198].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[198].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[199].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[199].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[19].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[19].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[1].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[1].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[200].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[200].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[201].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[201].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[202].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[202].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[203].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[203].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[204].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[204].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[205].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[205].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[206].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[206].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[207].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[207].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[208].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[208].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[209].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[209].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[20].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[20].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[210].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[210].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[211].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[211].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[212].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[212].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[213].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[213].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[214].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[214].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[215].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[215].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[216].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[216].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[217].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[217].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[218].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[218].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[219].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[219].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[21].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[21].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[220].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[220].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[221].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[221].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[222].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[222].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[223].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[223].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[224].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[224].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[225].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[225].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[226].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[226].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[227].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[227].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[228].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[228].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[229].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[229].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[22].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[22].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[230].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[230].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[231].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[231].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[232].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[232].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[233].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[233].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[234].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[234].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[235].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[235].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[236].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[236].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[237].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[237].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[238].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[238].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[239].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[239].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[23].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[23].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[240].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[240].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[241].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[241].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[242].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[242].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[243].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[243].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[244].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[244].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[245].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[245].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[246].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[246].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[247].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[247].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[248].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[248].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[249].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[249].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[24].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[24].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[250].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[250].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[251].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[251].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[252].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[252].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[253].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[253].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[254].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[254].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[255].mux|                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[255].mux                                                                                                                                                                                                                               ; qsysP01      ;
;                   |MUX_4to1:gen_loop[25].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[25].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[26].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[26].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[27].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[27].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[28].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[28].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[29].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[29].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[2].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[2].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[30].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[30].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[31].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[31].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[32].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[32].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[33].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[33].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[34].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[34].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[35].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[35].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[36].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[36].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[37].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[37].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[38].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[38].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[39].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[39].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[3].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[3].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[40].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[40].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[41].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[41].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[42].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[42].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[43].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[43].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[44].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[44].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[45].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[45].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[46].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[46].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[47].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[47].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[48].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[48].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[49].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[49].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[4].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[4].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[50].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[50].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[51].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[51].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[52].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[52].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[53].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[53].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[54].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[54].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[55].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[55].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[56].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[56].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[57].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[57].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[58].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[58].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[59].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[59].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[5].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[5].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[60].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[60].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[61].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[61].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[62].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[62].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[63].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[63].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[64].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[64].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[65].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[65].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[66].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[66].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[67].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[67].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[68].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[68].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[69].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[69].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[6].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[6].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[70].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[70].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[71].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[71].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[72].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[72].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[73].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[73].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[74].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[74].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[75].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[75].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[76].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[76].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[77].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[77].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[78].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[78].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[79].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[79].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[7].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[7].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[80].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[80].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[81].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[81].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[82].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[82].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[83].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[83].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[84].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[84].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[85].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[85].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[86].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[86].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[87].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[87].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[88].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[88].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[89].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[89].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[8].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[8].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                   |MUX_4to1:gen_loop[90].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[90].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[91].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[91].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[92].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[92].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[93].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[93].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[94].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[94].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[95].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[95].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[96].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[96].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[97].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[97].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[98].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[98].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[99].mux|                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[99].mux                                                                                                                                                                                                                                ; qsysP01      ;
;                   |MUX_4to1:gen_loop[9].mux|                                                        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|MUX_4to1:gen_loop[9].mux                                                                                                                                                                                                                                 ; qsysP01      ;
;                |UpDCounter:gen_loop[0].updcounter|                                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[0].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[100].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[100].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[101].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[101].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[102].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[102].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[103].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[103].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[104].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[104].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[105].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[105].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[106].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[106].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[107].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[107].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[108].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[108].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[109].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[109].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[10].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[10].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[110].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[110].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[111].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[111].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[112].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[112].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[113].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[113].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[114].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[114].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[115].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[115].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[116].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[116].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[117].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[117].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[118].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[118].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[119].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[119].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[11].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[11].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[120].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[120].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[121].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[121].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[122].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[122].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[123].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[123].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[124].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[124].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[125].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[125].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[126].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[126].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[127].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[127].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[128].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[128].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[129].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[129].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[12].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[12].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[130].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[130].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[131].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[131].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[132].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[132].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[133].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[133].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[134].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[134].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[135].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[135].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[136].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[136].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[137].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[137].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[138].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[138].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[139].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[139].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[13].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[13].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[140].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[140].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[141].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[141].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[142].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[142].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[143].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[143].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[144].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[144].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[145].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[145].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[146].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[146].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[147].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[147].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[148].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[148].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[149].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[149].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[14].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[14].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[150].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[150].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[151].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[151].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[152].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[152].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[153].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[153].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[154].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[154].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[155].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[155].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[156].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[156].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[157].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[157].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[158].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[158].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[159].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[159].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[15].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[15].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[160].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[160].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[161].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[161].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[162].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[162].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[163].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[163].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[164].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[164].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[165].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[165].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[166].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[166].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[167].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[167].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[168].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[168].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[169].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[169].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[16].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[16].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[170].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[170].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[171].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[171].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[172].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[172].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[173].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[173].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[174].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[174].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[175].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[175].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[176].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[176].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[177].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[177].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[178].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[178].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[179].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[179].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[17].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[17].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[180].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[180].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[181].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[181].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[182].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[182].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[183].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[183].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[184].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[184].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[185].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[185].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[186].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[186].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[187].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[187].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[188].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[188].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[189].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[189].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[18].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[18].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[190].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[190].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[191].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[191].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[192].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[192].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[193].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[193].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[194].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[194].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[195].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[195].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[196].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[196].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[197].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[197].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[198].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[198].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[199].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[199].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[19].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[19].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[1].updcounter|                                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[1].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[200].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[200].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[201].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[201].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[202].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[202].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[203].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[203].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[204].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[204].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[205].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[205].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[206].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[206].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[207].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[207].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[208].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[208].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[209].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[209].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[20].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[20].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[210].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[210].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[211].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[211].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[212].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[212].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[213].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[213].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[214].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[214].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[215].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[215].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[216].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[216].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[217].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[217].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[218].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[218].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[219].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[219].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[21].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[21].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[220].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[220].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[221].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[221].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[222].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[222].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[223].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[223].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[224].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[224].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[225].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[225].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[226].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[226].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[227].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[227].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[228].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[228].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[229].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[229].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[22].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[22].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[230].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[230].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[231].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[231].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[232].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[232].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[233].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[233].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[234].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[234].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[235].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[235].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[236].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[236].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[237].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[237].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[238].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[238].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[239].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[239].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[23].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[23].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[240].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[240].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[241].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[241].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[242].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[242].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[243].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[243].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[244].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[244].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[245].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[245].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[246].updcounter|                                                ; 17 (17)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[246].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[247].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[247].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[248].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[248].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[249].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[249].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[24].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[24].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[250].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[250].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[251].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[251].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[252].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[252].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[253].updcounter|                                                ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[253].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[254].updcounter|                                                ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[254].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[255].updcounter|                                                ; 17 (17)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[255].updcounter                                                                                                                                                                                                                                      ; qsysP01      ;
;                |UpDCounter:gen_loop[25].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[25].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[26].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[26].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[27].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[27].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[28].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[28].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[29].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[29].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[2].updcounter|                                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[2].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[30].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[30].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[31].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[31].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[32].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[32].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[33].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[33].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[34].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[34].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[35].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[35].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[36].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[36].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[37].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[37].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[38].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[38].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[39].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[39].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[3].updcounter|                                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[3].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[40].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[40].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[41].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[41].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[42].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[42].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[43].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[43].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[44].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[44].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[45].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[45].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[46].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[46].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[47].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[47].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[48].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[48].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[49].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[49].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[4].updcounter|                                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[4].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[50].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[50].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[51].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[51].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[52].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[52].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[53].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[53].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[54].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[54].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[55].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[55].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[56].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[56].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[57].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[57].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[58].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[58].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[59].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[59].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[5].updcounter|                                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[5].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[60].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[60].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[61].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[61].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[62].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[62].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[63].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[63].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[64].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[64].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[65].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[65].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[66].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[66].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[67].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[67].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[68].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[68].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[69].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[69].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[6].updcounter|                                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[6].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[70].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[70].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[71].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[71].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[72].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[72].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[73].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[73].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[74].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[74].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[75].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[75].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[76].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[76].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[77].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[77].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[78].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[78].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[79].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[79].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[7].updcounter|                                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[7].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[80].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[80].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[81].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[81].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[82].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[82].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[83].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[83].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[84].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[84].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[85].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[85].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[86].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[86].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[87].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[87].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[88].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[88].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[89].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[89].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[8].updcounter|                                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[8].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;                |UpDCounter:gen_loop[90].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[90].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[91].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[91].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[92].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[92].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[93].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[93].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[94].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[94].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[95].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[95].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[96].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[96].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[97].updcounter|                                                 ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[97].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[98].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[98].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[99].updcounter|                                                 ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[99].updcounter                                                                                                                                                                                                                                       ; qsysP01      ;
;                |UpDCounter:gen_loop[9].updcounter|                                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[9].updcounter                                                                                                                                                                                                                                        ; qsysP01      ;
;             |NumTransformer:numTran|                                                                ; 15 (15)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |project01|qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|NumTransformer:numTran                                                                                                                                                                                                                                                           ; qsysP01      ;
;    |sld_hub:auto_hub|                                                                               ; 161 (1)      ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 15 (0)            ; 68 (0)           ; |project01|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 160 (0)      ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 15 (0)            ; 68 (0)           ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                          ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                      ; 160 (7)      ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (1)       ; 15 (2)            ; 68 (0)           ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                           ; 157 (0)      ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 13 (0)            ; 68 (0)           ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                          ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                       ; 157 (111)    ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (58)      ; 13 (12)           ; 68 (43)          ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                             ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                         ; 25 (25)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                     ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                       ; 21 (21)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |project01|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; UART_RXD      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[31]                                                                                                           ;                   ;         ;
; DRAM_DQ[30]                                                                                                           ;                   ;         ;
; DRAM_DQ[29]                                                                                                           ;                   ;         ;
; DRAM_DQ[28]                                                                                                           ;                   ;         ;
; DRAM_DQ[27]                                                                                                           ;                   ;         ;
; DRAM_DQ[26]                                                                                                           ;                   ;         ;
; DRAM_DQ[25]                                                                                                           ;                   ;         ;
; DRAM_DQ[24]                                                                                                           ;                   ;         ;
; DRAM_DQ[23]                                                                                                           ;                   ;         ;
; DRAM_DQ[22]                                                                                                           ;                   ;         ;
; DRAM_DQ[21]                                                                                                           ;                   ;         ;
; DRAM_DQ[20]                                                                                                           ;                   ;         ;
; DRAM_DQ[19]                                                                                                           ;                   ;         ;
; DRAM_DQ[18]                                                                                                           ;                   ;         ;
; DRAM_DQ[17]                                                                                                           ;                   ;         ;
; DRAM_DQ[16]                                                                                                           ;                   ;         ;
; DRAM_DQ[15]                                                                                                           ;                   ;         ;
; DRAM_DQ[14]                                                                                                           ;                   ;         ;
; DRAM_DQ[13]                                                                                                           ;                   ;         ;
; DRAM_DQ[12]                                                                                                           ;                   ;         ;
; DRAM_DQ[11]                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                            ;                   ;         ;
; DRAM_DQ[8]                                                                                                            ;                   ;         ;
; DRAM_DQ[7]                                                                                                            ;                   ;         ;
; DRAM_DQ[6]                                                                                                            ;                   ;         ;
; DRAM_DQ[5]                                                                                                            ;                   ;         ;
; DRAM_DQ[4]                                                                                                            ;                   ;         ;
; DRAM_DQ[3]                                                                                                            ;                   ;         ;
; DRAM_DQ[2]                                                                                                            ;                   ;         ;
; DRAM_DQ[1]                                                                                                            ;                   ;         ;
; DRAM_DQ[0]                                                                                                            ;                   ;         ;
; CLOCK_50                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                 ;                   ;         ;
;      - qsysP01:inst|altera_reset_controller:rst_controller|merged_reset~0                                             ; 0                 ; 6       ;
; UART_RXD                                                                                                              ;                   ;         ;
;      - qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg~9 ; 1                 ; 6       ;
;      - qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|receiving_data~0    ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                  ; PIN_Y2                ; 64      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                  ; PIN_Y2                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y37_N0        ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                       ; FF_X49_Y23_N23        ; 406     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                        ; FF_X49_Y23_N1         ; 280     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                        ; FF_X49_Y23_N1         ; 2202    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                    ; FF_X57_Y2_N1          ; 61      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                        ; LCCOMB_X85_Y28_N0     ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                         ; FF_X70_Y21_N17        ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                  ; PLL_1                 ; 9197    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                  ; PLL_1                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_hex0:hex0|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y23_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_hex0:hex1|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X70_Y24_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_hex0:hex2|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X70_Y22_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_hex0:hex3|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y26_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_hex0:hex4|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y21_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                              ; LCCOMB_X52_Y18_N0     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                                                                                                                 ; FF_X63_Y20_N1         ; 38      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                        ; LCCOMB_X48_Y18_N14    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                      ; LCCOMB_X49_Y18_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysP01_jtag_uart_0_alt_jtag_atlantic|write~1                                                                                                                                                                                              ; LCCOMB_X48_Y18_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y22_N8     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                      ; FF_X59_Y26_N9         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y22_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X58_Y25_N12    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X57_Y25_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y18_N12    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                       ; FF_X59_Y22_N23        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y21_N26    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_led_output:led_output|always0~1                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y29_N26    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                              ; LCCOMB_X68_Y21_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                            ; LCCOMB_X67_Y21_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex0_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                       ; LCCOMB_X68_Y23_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex1_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                       ; LCCOMB_X67_Y24_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex2_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                       ; LCCOMB_X69_Y22_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex3_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                       ; LCCOMB_X67_Y23_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex4_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                       ; LCCOMB_X73_Y25_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; LCCOMB_X59_Y22_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_output_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                 ; LCCOMB_X65_Y26_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                         ; LCCOMB_X65_Y21_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                           ; LCCOMB_X60_Y25_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_rs232_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                    ; LCCOMB_X63_Y28_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                  ; LCCOMB_X35_Y22_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                  ; LCCOMB_X34_Y22_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                  ; LCCOMB_X33_Y22_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                  ; LCCOMB_X33_Y22_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                  ; LCCOMB_X33_Y22_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                  ; LCCOMB_X33_Y21_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                  ; LCCOMB_X34_Y21_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_control_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                              ; LCCOMB_X34_Y21_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                    ; LCCOMB_X63_Y24_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:test_slave_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                   ; LCCOMB_X69_Y27_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                     ; LCCOMB_X66_Y22_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                     ; LCCOMB_X66_Y21_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                     ; LCCOMB_X67_Y21_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                         ; LCCOMB_X65_Y25_N18    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|pending_response_count[2]~0                                                                                                                                                              ; LCCOMB_X63_Y25_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|save_dest_id~1                                                                                                                                                                           ; LCCOMB_X63_Y25_N30    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                       ; LCCOMB_X62_Y23_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~0                                                                                                                                                                    ; LCCOMB_X61_Y22_N14    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X65_Y24_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                     ; LCCOMB_X65_Y24_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X69_Y25_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                     ; LCCOMB_X69_Y25_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X62_Y22_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                     ; LCCOMB_X62_Y24_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X63_Y22_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                     ; LCCOMB_X63_Y21_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                 ; LCCOMB_X74_Y21_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~0                                                                                                                                                                                     ; LCCOMB_X73_Y21_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X59_Y21_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                     ; LCCOMB_X52_Y21_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X66_Y26_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                     ; LCCOMB_X66_Y26_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X53_Y22_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                     ; LCCOMB_X53_Y22_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X70_Y23_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                     ; LCCOMB_X69_Y23_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X72_Y25_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                     ; LCCOMB_X72_Y25_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X66_Y23_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                     ; LCCOMB_X67_Y23_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X68_Y25_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~1                                                                                                                                                                                     ; LCCOMB_X69_Y22_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X67_Y25_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~1                                                                                                                                                                                     ; LCCOMB_X68_Y24_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                     ; LCCOMB_X59_Y23_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_mm_interconnect_0:mm_interconnect_0|qsysP01_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                         ; LCCOMB_X58_Y22_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                              ; LCCOMB_X53_Y27_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                              ; LCCOMB_X47_Y27_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                              ; LCCOMB_X47_Y27_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                        ; LCCOMB_X52_Y27_N0     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                            ; LCCOMB_X52_Y27_N14    ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                              ; LCCOMB_X52_Y27_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                         ; FF_X49_Y27_N29        ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                ; FF_X50_Y27_N21        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                              ; LCCOMB_X45_Y28_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                              ; FF_X43_Y28_N11        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                     ; FF_X45_Y31_N27        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                        ; FF_X46_Y27_N19        ; 905     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_pipe_flush_waddr[17]~22                                                                                                                                                                                                                          ; LCCOMB_X43_Y28_N16    ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                            ; LCCOMB_X47_Y28_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                     ; LCCOMB_X45_Y28_N14    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|Add10~5                                                                                                                                                                                                                                            ; LCCOMB_X33_Y31_N4     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                             ; FF_X35_Y26_N9         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                 ; LCCOMB_X47_Y23_N0     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                            ; FF_X40_Y27_N25        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|D_src2[6]~7                                                                                                                                                                                                                                        ; LCCOMB_X35_Y26_N0     ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                        ; FF_X42_Y27_N9         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                          ; LCCOMB_X41_Y27_N14    ; 180     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                             ; LCCOMB_X41_Y27_N18    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                       ; LCCOMB_X41_Y27_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_dc_raw_hazard~18                                                                                                                                                                                                                                 ; LCCOMB_X47_Y28_N28    ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                        ; FF_X35_Y33_N1         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                        ; FF_X35_Y33_N21        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                        ; FF_X35_Y33_N9         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                        ; FF_X35_Y33_N29        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                           ; LCCOMB_X46_Y28_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|d_address_offset_field[1]~1                                                                                                                                                                                                                        ; LCCOMB_X53_Y27_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|d_writedata[4]~32                                                                                                                                                                                                                                  ; LCCOMB_X52_Y27_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                               ; LCCOMB_X50_Y27_N14    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                ; LCCOMB_X50_Y27_N26    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                   ; LCCOMB_X52_Y27_N18    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                 ; FF_X63_Y24_N19        ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                             ; LCCOMB_X53_Y23_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                             ; LCCOMB_X52_Y23_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                              ; LCCOMB_X52_Y22_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                        ; LCCOMB_X49_Y23_N16    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                 ; LCCOMB_X50_Y24_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|address[8]                                                                                                                                                                             ; FF_X56_Y19_N13        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|jxuir                    ; FF_X79_Y18_N3         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X83_Y28_N30    ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X79_Y28_N28    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~1   ; LCCOMB_X79_Y26_N10    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X79_Y26_N22    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; LCCOMB_X79_Y28_N10    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_sysclk:the_qsysP01_nios2_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X79_Y18_N17        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|sr[1]~13                       ; LCCOMB_X79_Y18_N4     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|sr[20]~21                      ; LCCOMB_X81_Y28_N16    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|qsysP01_nios2_cpu_debug_slave_tck:the_qsysP01_nios2_cpu_debug_slave_tck|sr[37]~31                      ; LCCOMB_X79_Y18_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsysP01_nios2_cpu_debug_slave_phy|virtual_state_sdr~0                           ; LCCOMB_X79_Y18_N18    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_debug_slave_wrapper:the_qsysP01_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsysP01_nios2_cpu_debug_slave_phy|virtual_state_uir~0                           ; LCCOMB_X79_Y18_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_avalon_reg:the_qsysP01_nios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X61_Y28_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|MonDReg[0]~15                                                                                                        ; LCCOMB_X77_Y26_N22    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                       ; LCCOMB_X74_Y27_N28    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3408w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N14    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3425w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N18    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3435w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N4     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3445w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N8     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3455w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N22    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3465w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N10    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3475w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N28    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3485w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N0     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3504w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N2     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3515w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N16    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3525w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N30    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3535w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N12    ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|decode_8ua:decode3|w_anode3545w[3]                                                                                                                                                        ; LCCOMB_X50_Y22_N20    ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|baud_counter[9]~20                                                                                                                                                  ; LCCOMB_X80_Y40_N12    ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                         ; LCCOMB_X74_Y29_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                  ; LCCOMB_X74_Y29_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                     ; LCCOMB_X76_Y36_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|rd_ptr_lsb~1                                                                                                ; LCCOMB_X76_Y36_N2     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|comb~0                                                                                                                                                                                                         ; LCCOMB_X74_Y29_N16    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[9]~1                                                                                                                                                                                         ; LCCOMB_X79_Y38_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|baud_counter[4]~16                                                                                                                                                   ; LCCOMB_X81_Y34_N4     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                          ; LCCOMB_X82_Y32_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                   ; LCCOMB_X82_Y32_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                      ; LCCOMB_X77_Y37_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|comb~0                                                                                                                                                                                                           ; LCCOMB_X82_Y32_N0     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|data_out_shift_reg[7]~2                                                                                                                                                                                          ; LCCOMB_X77_Y37_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|data_out_shift_reg[7]~4                                                                                                                                                                                          ; LCCOMB_X81_Y34_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|read_interrupt_en~0                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y26_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|readdata[18]~2                                                                                                                                                                                                                                                       ; LCCOMB_X72_Y26_N14    ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|Selector27~6                                                                                                                                                                                                                                             ; LCCOMB_X31_Y21_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|Selector34~3                                                                                                                                                                                                                                             ; LCCOMB_X31_Y21_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|active_rnw~2                                                                                                                                                                                                                                             ; LCCOMB_X32_Y21_N22    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[11]~1                                                                                                                                                                                                                                             ; LCCOMB_X29_Y21_N30    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_count[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X33_Y17_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_state.000010000                                                                                                                                                                                                                                        ; FF_X32_Y21_N19        ; 72      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|m_state.001000000                                                                                                                                                                                                                                        ; FF_X29_Y21_N29        ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe                                                                                                                                                                                                                                                       ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_1                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_10                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_11                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_12                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_13                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_14                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_15                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_16                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_17                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_18                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_19                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_2                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_20                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_21                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_22                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_23                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_24                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_25                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_26                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_27                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_28                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_29                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_3                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_30                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_31                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_4                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_5                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_6                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_7                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_8                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|oe~_Duplicate_9                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|qsysP01_sdram_control_input_efifo_module:the_qsysP01_sdram_control_input_efifo_module|entry_0[61]~0                                                                                                                                                      ; LCCOMB_X52_Y21_N2     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|qsysP01_sdram_control:sdram_control|qsysP01_sdram_control_input_efifo_module:the_qsysP01_sdram_control_input_efifo_module|entry_1[61]~0                                                                                                                                                      ; LCCOMB_X52_Y21_N0     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|DCounter:dcounter|counter_r[2]~12                                                                                                                                                                                                            ; LCCOMB_X88_Y32_N10    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|DCounter:dcounter|counter_r[2]~13                                                                                                                                                                                                            ; LCCOMB_X88_Y32_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|counter_r[6]~10                                                                                                                                                                                                              ; LCCOMB_X86_Y33_N0     ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|counter_r[6]~11                                                                                                                                                                                                              ; LCCOMB_X86_Y33_N2     ; 3849    ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|counter_r[5]~17                                                                                                                                                                                                                                      ; LCCOMB_X85_Y43_N6     ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|counter_r[5]~18                                                                                                                                                                                                                                      ; LCCOMB_X86_Y35_N16    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|dim_counter_r[8]~28                                                                                                                                                                                                                                                  ; LCCOMB_X85_Y43_N2     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|dim_counter_r[8]~29                                                                                                                                                                                                                                                  ; LCCOMB_X84_Y42_N24    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[100][7]~105                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y53_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[104][7]~99                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[108][7]~104                                                                                                                                                                                                                                                 ; LCCOMB_X81_Y53_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[113][7]~100                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y53_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[116][3]~103                                                                                                                                                                                                                                                 ; LCCOMB_X81_Y53_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[120][6]~102                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y40_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[124][7]~106                                                                                                                                                                                                                                                 ; LCCOMB_X82_Y35_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[128][7]~63                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[132][7]~30                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[139][0]~50                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[140][7]~25                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[146][4]~57                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[151][7]~18                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[153][7]~69                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[157][7]~35                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[15][6]~93                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[162][3]~62                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y53_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[167][1]~29                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N6     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[168][6]~39                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[174][6]~23                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y53_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[177][0]~55                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N6     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[17][0]~91                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y54_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[181][2]~16                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y53_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[187][2]~66                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[189][3]~33                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[193][0]~60                                                                                                                                                                                                                                                  ; LCCOMB_X85_Y43_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[199][7]~28                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[1][3]~95                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y54_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[202][7]~49                                                                                                                                                                                                                                                  ; LCCOMB_X85_Y43_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[206][7]~24                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[20][4]~90                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[210][3]~54                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[215][7]~14                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[219][0]~67                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[220][3]~34                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y56_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[225][5]~64                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y54_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[229][4]~31                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[235][0]~52                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y54_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[239][7]~26                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y53_N6     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[241][7]~59                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[247][3]~20                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y53_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[248][0]~70                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y54_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[253][6]~36                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y40_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[256][5]~3                                                                                                                                                                                                                                                   ; LCCOMB_X85_Y43_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[27][7]~96                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y54_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[29][7]~97                                                                                                                                                                                                                                                   ; LCCOMB_X82_Y35_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[34][1]~87                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[37][6]~83                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y53_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[43][6]~86                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y53_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[45][7]~81                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[50][1]~85                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[52][2]~82                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[56][6]~88                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[5][3]~94                                                                                                                                                                                                                                                    ; LCCOMB_X81_Y53_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[60][1]~84                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[65][4]~76                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[68][7]~77                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y53_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[73][5]~73                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y53_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[76][2]~72                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[81][7]~74                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[86][7]~75                                                                                                                                                                                                                                                   ; LCCOMB_X81_Y53_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[88][7]~79                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[92][7]~78                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[96][7]~101                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|matrix_r[9][0]~92                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y54_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|mvm_rst~3                                                                                                                                                                                                                                                            ; LCCOMB_X83_Y42_N6     ; 3857    ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[4]~12                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y40_N22    ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[4]~13                                                                                                                                                                                                                                                 ; LCCOMB_X85_Y43_N18    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|vector_counter_r[5]~12                                                                                                                                                                                                                                               ; LCCOMB_X83_Y42_N8     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; qsysP01:inst|test_slave:test_slave_0|vector_counter_r[5]~16                                                                                                                                                                                                                                               ; LCCOMB_X83_Y42_N10    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                         ; FF_X46_Y16_N23        ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                              ; LCCOMB_X46_Y12_N8     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                ; LCCOMB_X46_Y12_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                              ; LCCOMB_X46_Y17_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                 ; LCCOMB_X47_Y16_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                 ; LCCOMB_X46_Y16_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~6                                                   ; LCCOMB_X48_Y16_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~7                                    ; LCCOMB_X45_Y12_N22    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~8                                    ; LCCOMB_X41_Y16_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                      ; LCCOMB_X48_Y16_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                          ; LCCOMB_X47_Y17_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                           ; LCCOMB_X41_Y16_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                      ; LCCOMB_X40_Y16_N30    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                      ; LCCOMB_X41_Y16_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                              ; FF_X46_Y16_N1         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                             ; FF_X46_Y16_N27        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                              ; FF_X46_Y16_N5         ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                              ; FF_X47_Y17_N1         ; 46      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                              ; FF_X47_Y17_N9         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                       ; LCCOMB_X46_Y16_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                             ; FF_X46_Y15_N9         ; 31      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                           ; LCCOMB_X47_Y16_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                   ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                               ; PIN_Y2            ; 64      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                           ; JTAG_X1_Y37_N0    ; 169     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                     ; FF_X49_Y23_N1     ; 2202    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X57_Y2_N1      ; 61      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; qsysP01:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                     ; LCCOMB_X85_Y28_N0 ; 6       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|prev_reset                                                                                      ; FF_X70_Y21_N17    ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[1]                                               ; PLL_1             ; 9197    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; qsysP01:inst|test_slave:test_slave_0|mvm_rst~3                                                                ; 3857    ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|counter_r[6]~11                  ; 3849    ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|A_mem_stall                                            ; 905     ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|FSM_16_state:fsm|o_sel[1]~4      ; 837     ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|FSM_MUX:fsm_mux|FSM_16_state:fsm|o_sel[0]~7      ; 699     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[5]                                                        ; 638     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[1]                                                        ; 638     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[4]                                                        ; 637     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[0]                                                        ; 637     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[3]                                                        ; 624     ;
; qsysP01:inst|test_slave:test_slave_0|read_counter_r[2]                                                        ; 624     ;
; qsysP01:inst|test_slave:test_slave_0|TOP_MVM:top_mvm|MVM:mvm|UpDCounter:gen_loop[246].updcounter|counter_r[0] ; 504     ;
+---------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_r:the_qsysP01_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_jtag_uart_0:jtag_uart_0|qsysP01_jtag_uart_0_scfifo_w:the_qsysP01_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_bht_module:qsysP01_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X37_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_data_module:qsysP01_nios2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X51_Y30_N0, M9K_X51_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_tag_module:qsysP01_nios2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lic1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 20           ; 64           ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 1280    ; 64                          ; 20                          ; 64                          ; 20                          ; 1280                ; 1    ; None ; M9K_X51_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_dc_victim_module:qsysP01_nios2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X51_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_data_module:qsysP01_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X51_Y24_N0, M9K_X51_Y23_N0, M9K_X51_Y25_N0, M9K_X51_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_ic_tag_module:qsysP01_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 25           ; 128          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 3200    ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None ; M9K_X51_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_nios2_oci:the_qsysP01_nios2_cpu_nios2_oci|qsysP01_nios2_cpu_nios2_ocimem:the_qsysP01_nios2_cpu_nios2_ocimem|qsysP01_nios2_cpu_ociram_sp_ram_module:qsysP01_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X78_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_a_module:qsysP01_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_register_bank_b_module:qsysP01_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hjj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 102400       ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3276800 ; 102400                      ; 32                          ; --                          ; --                          ; 3276800             ; 400  ; None ; M9K_X51_Y9_N0, M9K_X15_Y16_N0, M9K_X15_Y13_N0, M9K_X37_Y21_N0, M9K_X37_Y13_N0, M9K_X37_Y27_N0, M9K_X37_Y8_N0, M9K_X37_Y9_N0, M9K_X37_Y28_N0, M9K_X15_Y9_N0, M9K_X37_Y20_N0, M9K_X37_Y18_N0, M9K_X37_Y23_N0, M9K_X37_Y19_N0, M9K_X37_Y15_N0, M9K_X37_Y16_N0, M9K_X37_Y12_N0, M9K_X15_Y8_N0, M9K_X37_Y25_N0, M9K_X15_Y12_N0, M9K_X37_Y26_N0, M9K_X64_Y43_N0, M9K_X15_Y57_N0, M9K_X51_Y47_N0, M9K_X15_Y59_N0, M9K_X15_Y47_N0, M9K_X104_Y62_N0, M9K_X104_Y58_N0, M9K_X104_Y61_N0, M9K_X78_Y50_N0, M9K_X104_Y55_N0, M9K_X78_Y56_N0, M9K_X104_Y57_N0, M9K_X104_Y54_N0, M9K_X78_Y60_N0, M9K_X104_Y51_N0, M9K_X78_Y57_N0, M9K_X104_Y60_N0, M9K_X104_Y59_N0, M9K_X51_Y57_N0, M9K_X51_Y53_N0, M9K_X64_Y61_N0, M9K_X51_Y59_N0, M9K_X104_Y65_N0, M9K_X104_Y56_N0, M9K_X78_Y59_N0, M9K_X78_Y58_N0, M9K_X51_Y20_N0, M9K_X78_Y21_N0, M9K_X78_Y31_N0, M9K_X78_Y17_N0, M9K_X78_Y38_N0, M9K_X78_Y69_N0, M9K_X78_Y62_N0, M9K_X78_Y70_N0, M9K_X78_Y64_N0, M9K_X78_Y72_N0, M9K_X78_Y68_N0, M9K_X51_Y71_N0, M9K_X64_Y72_N0, M9K_X64_Y68_N0, M9K_X15_Y68_N0, M9K_X37_Y64_N0, M9K_X51_Y68_N0, M9K_X104_Y26_N0, M9K_X104_Y28_N0, M9K_X78_Y39_N0, M9K_X104_Y27_N0, M9K_X64_Y51_N0, M9K_X78_Y49_N0, M9K_X78_Y51_N0, M9K_X78_Y48_N0, M9K_X104_Y29_N0, M9K_X78_Y33_N0, M9K_X78_Y41_N0, M9K_X104_Y38_N0, M9K_X104_Y70_N0, M9K_X78_Y53_N0, M9K_X78_Y55_N0, M9K_X78_Y54_N0, M9K_X51_Y41_N0, M9K_X51_Y35_N0, M9K_X78_Y30_N0, M9K_X64_Y42_N0, M9K_X15_Y61_N0, M9K_X51_Y65_N0, M9K_X37_Y69_N0, M9K_X51_Y52_N0, M9K_X15_Y49_N0, M9K_X15_Y48_N0, M9K_X37_Y49_N0, M9K_X37_Y51_N0, M9K_X51_Y49_N0, M9K_X37_Y48_N0, M9K_X15_Y51_N0, M9K_X15_Y50_N0, M9K_X15_Y29_N0, M9K_X15_Y32_N0, M9K_X15_Y24_N0, M9K_X15_Y36_N0, M9K_X104_Y41_N0, M9K_X104_Y40_N0, M9K_X64_Y41_N0, M9K_X64_Y45_N0, M9K_X78_Y46_N0, M9K_X104_Y43_N0, M9K_X104_Y45_N0, M9K_X104_Y42_N0, M9K_X104_Y37_N0, M9K_X104_Y36_N0, M9K_X104_Y35_N0, M9K_X104_Y31_N0, M9K_X15_Y65_N0, M9K_X15_Y62_N0, M9K_X15_Y53_N0, M9K_X15_Y52_N0, M9K_X15_Y63_N0, M9K_X37_Y56_N0, M9K_X37_Y55_N0, M9K_X15_Y64_N0, M9K_X51_Y46_N0, M9K_X15_Y56_N0, M9K_X37_Y57_N0, M9K_X37_Y53_N0, M9K_X37_Y63_N0, M9K_X37_Y39_N0, M9K_X15_Y45_N0, M9K_X15_Y44_N0, M9K_X51_Y45_N0, M9K_X64_Y24_N0, M9K_X51_Y36_N0, M9K_X51_Y13_N0, M9K_X64_Y25_N0, M9K_X37_Y37_N0, M9K_X37_Y32_N0, M9K_X15_Y40_N0, M9K_X51_Y44_N0, M9K_X64_Y21_N0, M9K_X37_Y2_N0, M9K_X104_Y13_N0, M9K_X64_Y28_N0, M9K_X78_Y2_N0, M9K_X104_Y10_N0, M9K_X104_Y5_N0, M9K_X78_Y9_N0, M9K_X15_Y35_N0, M9K_X15_Y18_N0, M9K_X15_Y19_N0, M9K_X15_Y6_N0, M9K_X15_Y34_N0, M9K_X104_Y14_N0, M9K_X64_Y1_N0, M9K_X78_Y11_N0, M9K_X64_Y5_N0, M9K_X64_Y2_N0, M9K_X64_Y9_N0, M9K_X78_Y4_N0, M9K_X64_Y17_N0, M9K_X64_Y3_N0, M9K_X64_Y20_N0, M9K_X51_Y3_N0, M9K_X51_Y12_N0, M9K_X37_Y6_N0, M9K_X78_Y1_N0, M9K_X78_Y13_N0, M9K_X51_Y1_N0, M9K_X51_Y2_N0, M9K_X51_Y31_N0, M9K_X15_Y3_N0, M9K_X51_Y10_N0, M9K_X51_Y14_N0, M9K_X37_Y10_N0, M9K_X64_Y14_N0, M9K_X37_Y4_N0, M9K_X64_Y7_N0, M9K_X64_Y54_N0, M9K_X64_Y52_N0, M9K_X51_Y54_N0, M9K_X104_Y63_N0, M9K_X64_Y56_N0, M9K_X64_Y49_N0, M9K_X64_Y53_N0, M9K_X64_Y57_N0, M9K_X64_Y58_N0, M9K_X64_Y62_N0, M9K_X51_Y56_N0, M9K_X64_Y47_N0, M9K_X78_Y15_N0, M9K_X64_Y11_N0, M9K_X64_Y13_N0, M9K_X78_Y3_N0, M9K_X104_Y3_N0, M9K_X64_Y10_N0, M9K_X64_Y6_N0, M9K_X104_Y11_N0, M9K_X64_Y26_N0, M9K_X64_Y4_N0, M9K_X64_Y22_N0, M9K_X104_Y4_N0, M9K_X51_Y8_N0, M9K_X104_Y47_N0, M9K_X104_Y48_N0, M9K_X78_Y44_N0, M9K_X78_Y47_N0, M9K_X78_Y45_N0, M9K_X104_Y53_N0, M9K_X104_Y46_N0, M9K_X104_Y44_N0, M9K_X78_Y43_N0, M9K_X104_Y49_N0, M9K_X104_Y50_N0, M9K_X78_Y42_N0, M9K_X37_Y67_N0, M9K_X51_Y61_N0, M9K_X51_Y48_N0, M9K_X51_Y62_N0, M9K_X37_Y66_N0, M9K_X37_Y65_N0, M9K_X51_Y60_N0, M9K_X51_Y64_N0, M9K_X78_Y52_N0, M9K_X15_Y67_N0, M9K_X51_Y63_N0, M9K_X51_Y67_N0, M9K_X15_Y66_N0, M9K_X78_Y7_N0, M9K_X104_Y6_N0, M9K_X104_Y12_N0, M9K_X104_Y8_N0, M9K_X78_Y5_N0, M9K_X64_Y8_N0, M9K_X78_Y8_N0, M9K_X104_Y9_N0, M9K_X78_Y6_N0, M9K_X64_Y15_N0, M9K_X78_Y12_N0, M9K_X64_Y12_N0, M9K_X104_Y30_N0, M9K_X64_Y31_N0, M9K_X64_Y33_N0, M9K_X64_Y34_N0, M9K_X64_Y35_N0, M9K_X64_Y36_N0, M9K_X51_Y38_N0, M9K_X51_Y16_N0, M9K_X64_Y16_N0, M9K_X64_Y29_N0, M9K_X64_Y30_N0, M9K_X51_Y34_N0, M9K_X64_Y37_N0, M9K_X64_Y46_N0, M9K_X51_Y55_N0, M9K_X64_Y55_N0, M9K_X64_Y50_N0, M9K_X51_Y6_N0, M9K_X15_Y10_N0, M9K_X64_Y18_N0, M9K_X37_Y14_N0, M9K_X51_Y29_N0, M9K_X51_Y17_N0, M9K_X15_Y14_N0, M9K_X51_Y37_N0, M9K_X51_Y27_N0, M9K_X51_Y4_N0, M9K_X51_Y11_N0, M9K_X15_Y4_N0, M9K_X37_Y7_N0, M9K_X37_Y11_N0, M9K_X37_Y3_N0, M9K_X37_Y17_N0, M9K_X51_Y15_N0, M9K_X15_Y15_N0, M9K_X51_Y7_N0, M9K_X64_Y19_N0, M9K_X51_Y28_N0, M9K_X15_Y23_N0, M9K_X15_Y21_N0, M9K_X37_Y24_N0, M9K_X37_Y5_N0, M9K_X51_Y5_N0, M9K_X15_Y11_N0, M9K_X15_Y20_N0, M9K_X15_Y17_N0, M9K_X15_Y5_N0, M9K_X15_Y22_N0, M9K_X15_Y7_N0, M9K_X15_Y25_N0, M9K_X51_Y42_N0, M9K_X37_Y38_N0, M9K_X37_Y30_N0, M9K_X37_Y59_N0, M9K_X37_Y40_N0, M9K_X37_Y60_N0, M9K_X37_Y54_N0, M9K_X37_Y41_N0, M9K_X15_Y26_N0, M9K_X15_Y60_N0, M9K_X15_Y46_N0, M9K_X37_Y42_N0, M9K_X15_Y41_N0, M9K_X37_Y50_N0, M9K_X15_Y42_N0, M9K_X15_Y43_N0, M9K_X51_Y43_N0, M9K_X37_Y52_N0, M9K_X15_Y55_N0, M9K_X37_Y47_N0, M9K_X37_Y45_N0, M9K_X37_Y43_N0, M9K_X37_Y44_N0, M9K_X15_Y54_N0, M9K_X37_Y46_N0, M9K_X104_Y33_N0, M9K_X104_Y32_N0, M9K_X104_Y19_N0, M9K_X104_Y34_N0, M9K_X78_Y32_N0, M9K_X64_Y40_N0, M9K_X104_Y21_N0, M9K_X104_Y24_N0, M9K_X51_Y40_N0, M9K_X104_Y25_N0, M9K_X104_Y22_N0, M9K_X104_Y18_N0, M9K_X104_Y39_N0, M9K_X15_Y27_N0, M9K_X15_Y39_N0, M9K_X51_Y39_N0, M9K_X15_Y30_N0, M9K_X37_Y35_N0, M9K_X15_Y28_N0, M9K_X15_Y33_N0, M9K_X15_Y38_N0, M9K_X15_Y37_N0, M9K_X37_Y29_N0, M9K_X37_Y31_N0, M9K_X15_Y31_N0, M9K_X51_Y50_N0, M9K_X51_Y51_N0, M9K_X15_Y58_N0, M9K_X51_Y66_N0, M9K_X37_Y62_N0, M9K_X37_Y70_N0, M9K_X37_Y61_N0, M9K_X37_Y72_N0, M9K_X37_Y36_N0, M9K_X51_Y58_N0, M9K_X51_Y70_N0, M9K_X37_Y58_N0, M9K_X15_Y69_N0, M9K_X104_Y7_N0, M9K_X64_Y32_N0, M9K_X104_Y20_N0, M9K_X78_Y34_N0, M9K_X104_Y15_N0, M9K_X78_Y28_N0, M9K_X78_Y10_N0, M9K_X104_Y23_N0, M9K_X64_Y39_N0, M9K_X78_Y35_N0, M9K_X104_Y17_N0, M9K_X64_Y38_N0, M9K_X64_Y70_N0, M9K_X64_Y60_N0, M9K_X64_Y69_N0, M9K_X64_Y59_N0, M9K_X51_Y72_N0, M9K_X37_Y68_N0, M9K_X78_Y71_N0, M9K_X64_Y71_N0, M9K_X64_Y44_N0, M9K_X64_Y63_N0, M9K_X37_Y71_N0, M9K_X51_Y69_N0, M9K_X104_Y64_N0, M9K_X78_Y22_N0, M9K_X78_Y26_N0, M9K_X78_Y14_N0, M9K_X64_Y27_N0, M9K_X104_Y16_N0, M9K_X64_Y23_N0, M9K_X78_Y18_N0, M9K_X78_Y16_N0, M9K_X78_Y20_N0, M9K_X78_Y23_N0, M9K_X78_Y19_N0, M9K_X78_Y24_N0, M9K_X64_Y66_N0, M9K_X78_Y63_N0, M9K_X78_Y67_N0, M9K_X104_Y68_N0, M9K_X78_Y65_N0, M9K_X78_Y66_N0, M9K_X64_Y65_N0, M9K_X64_Y64_N0, M9K_X78_Y29_N0, M9K_X104_Y69_N0, M9K_X78_Y61_N0, M9K_X104_Y67_N0, M9K_X64_Y67_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X78_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X78_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y34_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y33_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    qsysP01:inst|qsysP01_nios2:nios2|qsysP01_nios2_cpu:cpu|qsysP01_nios2_cpu_mult_cell:the_qsysP01_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X22_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 28,451 / 342,891 ( 8 % )  ;
; C16 interconnects     ; 889 / 10,120 ( 9 % )      ;
; C4 interconnects      ; 18,034 / 209,544 ( 9 % )  ;
; Direct links          ; 2,766 / 342,891 ( < 1 % ) ;
; Global clocks         ; 7 / 20 ( 35 % )           ;
; Local interconnects   ; 8,736 / 119,088 ( 7 % )   ;
; R24 interconnects     ; 1,287 / 9,963 ( 13 % )    ;
; R4 interconnects      ; 20,791 / 289,782 ( 7 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.57) ; Number of LABs  (Total = 1322) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 134                            ;
; 2                                           ; 53                             ;
; 3                                           ; 63                             ;
; 4                                           ; 29                             ;
; 5                                           ; 47                             ;
; 6                                           ; 23                             ;
; 7                                           ; 22                             ;
; 8                                           ; 21                             ;
; 9                                           ; 18                             ;
; 10                                          ; 22                             ;
; 11                                          ; 16                             ;
; 12                                          ; 31                             ;
; 13                                          ; 58                             ;
; 14                                          ; 48                             ;
; 15                                          ; 96                             ;
; 16                                          ; 641                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 1322) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 331                            ;
; 1 Clock                            ; 829                            ;
; 1 Clock enable                     ; 592                            ;
; 1 Sync. clear                      ; 279                            ;
; 1 Sync. load                       ; 48                             ;
; 2 Async. clears                    ; 6                              ;
; 2 Clock enables                    ; 90                             ;
; 2 Clocks                           ; 13                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.70) ; Number of LABs  (Total = 1322) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 104                            ;
; 2                                            ; 64                             ;
; 3                                            ; 66                             ;
; 4                                            ; 28                             ;
; 5                                            ; 41                             ;
; 6                                            ; 26                             ;
; 7                                            ; 14                             ;
; 8                                            ; 13                             ;
; 9                                            ; 17                             ;
; 10                                           ; 16                             ;
; 11                                           ; 12                             ;
; 12                                           ; 25                             ;
; 13                                           ; 33                             ;
; 14                                           ; 30                             ;
; 15                                           ; 58                             ;
; 16                                           ; 91                             ;
; 17                                           ; 22                             ;
; 18                                           ; 16                             ;
; 19                                           ; 17                             ;
; 20                                           ; 25                             ;
; 21                                           ; 21                             ;
; 22                                           ; 31                             ;
; 23                                           ; 26                             ;
; 24                                           ; 35                             ;
; 25                                           ; 16                             ;
; 26                                           ; 32                             ;
; 27                                           ; 26                             ;
; 28                                           ; 40                             ;
; 29                                           ; 44                             ;
; 30                                           ; 300                            ;
; 31                                           ; 21                             ;
; 32                                           ; 11                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.53) ; Number of LABs  (Total = 1322) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 158                            ;
; 2                                               ; 118                            ;
; 3                                               ; 113                            ;
; 4                                               ; 189                            ;
; 5                                               ; 97                             ;
; 6                                               ; 53                             ;
; 7                                               ; 39                             ;
; 8                                               ; 52                             ;
; 9                                               ; 35                             ;
; 10                                              ; 38                             ;
; 11                                              ; 35                             ;
; 12                                              ; 23                             ;
; 13                                              ; 28                             ;
; 14                                              ; 25                             ;
; 15                                              ; 272                            ;
; 16                                              ; 23                             ;
; 17                                              ; 8                              ;
; 18                                              ; 3                              ;
; 19                                              ; 5                              ;
; 20                                              ; 1                              ;
; 21                                              ; 2                              ;
; 22                                              ; 1                              ;
; 23                                              ; 1                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.58) ; Number of LABs  (Total = 1322) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 22                             ;
; 3                                            ; 47                             ;
; 4                                            ; 99                             ;
; 5                                            ; 51                             ;
; 6                                            ; 47                             ;
; 7                                            ; 271                            ;
; 8                                            ; 33                             ;
; 9                                            ; 33                             ;
; 10                                           ; 33                             ;
; 11                                           ; 27                             ;
; 12                                           ; 21                             ;
; 13                                           ; 31                             ;
; 14                                           ; 22                             ;
; 15                                           ; 25                             ;
; 16                                           ; 24                             ;
; 17                                           ; 21                             ;
; 18                                           ; 26                             ;
; 19                                           ; 29                             ;
; 20                                           ; 106                            ;
; 21                                           ; 27                             ;
; 22                                           ; 24                             ;
; 23                                           ; 27                             ;
; 24                                           ; 20                             ;
; 25                                           ; 24                             ;
; 26                                           ; 17                             ;
; 27                                           ; 27                             ;
; 28                                           ; 20                             ;
; 29                                           ; 24                             ;
; 30                                           ; 26                             ;
; 31                                           ; 29                             ;
; 32                                           ; 25                             ;
; 33                                           ; 22                             ;
; 34                                           ; 11                             ;
; 35                                           ; 12                             ;
; 36                                           ; 8                              ;
; 37                                           ; 5                              ;
; 38                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 114          ; 55           ; 114          ; 0            ; 0            ; 118       ; 114          ; 0            ; 118       ; 118       ; 0            ; 111          ; 0            ; 0            ; 35           ; 0            ; 111          ; 35           ; 0            ; 0            ; 0            ; 111          ; 0            ; 0            ; 0            ; 0            ; 0            ; 118       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 63           ; 4            ; 118          ; 118          ; 0         ; 4            ; 118          ; 0         ; 0         ; 118          ; 7            ; 118          ; 118          ; 83           ; 118          ; 7            ; 83           ; 118          ; 118          ; 118          ; 7            ; 118          ; 118          ; 118          ; 118          ; 118          ; 0         ; 118          ; 118          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "project01"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of -81 degrees (-3000 ps) for qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/team06/desktop/project02/project01/project01/db/ip/qsysp01/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/team06/desktop/project02/project01/project01/db/ip/qsysp01/submodules/qsysp01_nios2_cpu.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register qsysP01:inst|qsysP01_sdram_control:sdram_control|m_addr[9] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|altpll_0|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|altpll_0|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsysP01:inst|altera_reset_controller:rst_controller_001|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[6]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[5]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[4]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[3]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[2]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[1]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[0]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[6]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[5]
        Info (176357): Destination node qsysP01:inst|qsysP01_rs232_0:rs232_0|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_a341:auto_generated|a_dpfifo_tq31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node qsysP01:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsysP01:inst|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node qsysP01:inst|qsysP01_altpll_0:altpll_0|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsysP01:inst|qsysP01_altpll_0:altpll_0|readdata[0]~2
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Warning (15058): PLL "qsysP01:inst|qsysP01_altpll_0:altpll_0|qsysP01_altpll_0_altpll_rqa2:sd1|pll7" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/team06/Desktop/project02/project01/project01/output_files/project01.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 6151 megabytes
    Info: Processing ended: Sat Jul 07 22:11:57 2018
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:01:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/team06/Desktop/project02/project01/project01/output_files/project01.fit.smsg.


